知財求人 - 知財ポータルサイト「IP Force」
特開2024-22341積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024022341
(43)【公開日】2024-02-16
(54)【発明の名称】積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
(51)【国際特許分類】
H01G 4/30 20060101AFI20240208BHJP
H01G 2/06 20060101ALI20240208BHJP
H01G 4/228 20060101ALI20240208BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 513
H01G4/30 516
H01G4/30 201G
H01G2/06 Z
H01G4/228 A
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022125845
(22)【出願日】2022-08-05
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100079577
【弁理士】
【氏名又は名称】岡田 全啓
(74)【代理人】
【識別番号】100167966
【弁理士】
【氏名又は名称】扇谷 一
(72)【発明者】
【氏名】安田 辰徳
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC01
5E001AF03
5E082AA01
5E082AB03
5E082GG01
5E082GG11
(57)【要約】
【課題】小型化した積層セラミックコンデンサに対するワイヤボンディングによる接合性を向上しうる積層セラミックコンデンサを提供する。
【解決手段】本発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対し実装面と対向する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、複数の誘電体層上に配置され、積層体の内部に位置し、第１の端面に引き出される第１の内部電極層と、複数の誘電体層上に配置され、積層体の内部に位置し、第２の端面に引き出される第２の内部電極層と、第１の端面上に配置された第１の外部電極と、第２の端面上に配置された第２の外部電極と、を有する。第１の外部電極は、最外層にＡｕめっき層を有し、第１の外部電極の長さ方向からみたときの面積は、第２の外部電極の長さ方向からみたときの面積よりも大きい。
【選択図】図１
【解決手段】本発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対し実装面と対向する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、複数の誘電体層上に配置され、積層体の内部に位置し、第１の端面に引き出される第１の内部電極層と、複数の誘電体層上に配置され、積層体の内部に位置し、第２の端面に引き出される第２の内部電極層と、第１の端面上に配置された第１の外部電極と、第２の端面上に配置された第２の外部電極と、を有する。第１の外部電極は、最外層にＡｕめっき層を有し、第１の外部電極の長さ方向からみたときの面積は、第２の外部電極の長さ方向からみたときの面積よりも大きい。
【選択図】図１
【特許請求の範囲】
【請求項1】
積層された複数の誘電体層を含み、積層方向に相対し実装面と対向する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第１の端面に引き出される第１の内部電極層と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第２の端面に引き出される第２の内部電極層と、
前記第１の端面上に配置された第１の外部電極と、
前記第２の端面上に配置された第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、最外層にＡｕめっき層を有し、
前記第１の外部電極の前記長さ方向からみたときの面積は、前記第２の外部電極の前記長さ方向からみたときの面積よりも大きい、積層セラミックコンデンサ。
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第１の端面に引き出される第１の内部電極層と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第２の端面に引き出される第２の内部電極層と、
前記第１の端面上に配置された第１の外部電極と、
前記第２の端面上に配置された第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、最外層にＡｕめっき層を有し、
前記第１の外部電極の前記長さ方向からみたときの面積は、前記第２の外部電極の前記長さ方向からみたときの面積よりも大きい、積層セラミックコンデンサ。
【請求項2】
前記積層体の前記長さ方向からみたとき、
前記第１の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．９倍以上１．１倍以下である、請求項１に記載の積層セラミックコンデンサ。
前記第１の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．９倍以上１．１倍以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項3】
前記積層体の前記長さ方向からみたとき、
前記第２の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．８倍以上１．０５倍以下である、請求項１に記載の積層セラミックコンデンサ。
前記第２の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．８倍以上１．０５倍以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項4】
前記第２の外部電極の表面粗さＳａ２は、前記第１の外部電極の表面粗さＳａ１よりも粗い、請求項１に記載の積層セラミックコンデンサ。
【請求項5】
前記第１の外部電極の表面粗さＳａ１は、０．９μｍ以下である、請求項４に記載の積層セラミックコンデンサ。
【請求項6】
前記第１の外部電極の空隙率は、前記第２の外部電極の空隙率よりも高い、請求項１に記載の積層セラミックコンデンサ。
【請求項7】
前記第１の外部電極の空隙率は、３％以上３０％以下である、請求項６に記載の積層セラミックコンデンサ。
【請求項8】
基板と、
前記基板の主面に配置されるランド電極と、
前記基板に実装された積層セラミックコンデンサと、を備え、
前記積層セラミックコンデンサは請求項１ないし請求項７のいずれかに記載の積層セラミックコンデンサであり、
前記第１の外部電極には、ワイヤーが電気的に接続され、
前記積層体の前記第２の端面側が前記基板と対向することで、前記第２の外部電極と前記ランド電極とが接続されるように実装される、積層セラミックコンデンサの実装構造。
前記基板の主面に配置されるランド電極と、
前記基板に実装された積層セラミックコンデンサと、を備え、
前記積層セラミックコンデンサは請求項１ないし請求項７のいずれかに記載の積層セラミックコンデンサであり、
前記第１の外部電極には、ワイヤーが電気的に接続され、
前記積層体の前記第２の端面側が前記基板と対向することで、前記第２の外部電極と前記ランド電極とが接続されるように実装される、積層セラミックコンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、積層セラミックコンデンサおよびその実装構造に関し、特に、ワイヤボンディングにより、電極の少なくとも一つを実装基板上の電極などに接続するように構成された積層セラミックコンデンサおよびその実装構造に関する。
【背景技術】
【0002】
従来、基板には、ＩＣチップ、セラミック電子部品などが実装されることがある。ＩＣチップは、半田に含まれるフラックスにより悪影響を受ける場合がある。このため、ＩＣチップとセラミック電子部品とは、ワイヤボンディングを用いて、電気的に接続されることがある。たとえば、特許文献１には、ワイヤボンディングを用いてＩＣチップに電気的に接続される積層コンデンサが開示されている。
【0003】
特許文献１に記載されているように、ワイヤボンディングを用いてＩＣチップに電気的に接続される積層コンデンサでは、半田実装の場合に比べてＩＣチップから積層コンデンサまでのループ距離が長く、また、電気信号の通り道の断面積が小さくなるため、高周波インピーダンスが高くなる傾向にある。ここで、高周波インピーダンスが高くなると高周波ノイズを除去できず、セラミック電子装置の動作不良につながる。よって、高周波インピーダンスを下げるために、一般的には、ワイヤーを積層コンデンサの外部電極表面に複数本打つことで対応している。このとき、たとえば、外部電極の表面の中央部と外部電極の表面の四隅の部分にワイヤボンディングされる。
【0004】
また、ＩＣチップ側と積層コンデンサの外部電極との具体的な接続方法としては、たとえば、まず、ＩＣチップ側にワイヤーを打ってから積層コンデンサ側にワイヤーと打つ（２ｎｄボンディング）方法と、積層コンデンサ側にワイヤーを打って（１ｓｔボンディング）から、ＩＣチップ側にワイヤーを打つ方法とがある。ＩＣ業界では、まず、ＩＣチップ側にワイヤーを打ってからその他の部品にワイヤーを打つのが一般的である。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】実開平５－４４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、近年、セラミック電子部品の小型化によって、狙いの位置に所望のワイヤボンディングを行うのが困難になってきている。
【0007】
また、ワイヤボンディング径が小さくなっていることで、ワイヤボンディングと外部電極との接合強度が弱くなっている問題が生じている。
【0008】
それゆえに、この発明の主たる目的は、小型化した積層セラミックコンデンサに対するワイヤボンディングによる接合性を向上しうる積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【0009】
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対し実装面と対向する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、複数の誘電体層上に配置され、積層体の内部に位置し、第１の端面に引き出される第１の内部電極層と、複数の誘電体層上に配置され、積層体の内部に位置し、第２の端面に引き出される第２の内部電極層と、第１の端面上に配置された第１の外部電極と、第２の端面上に配置された第２の外部電極と、を有する積層セラミックコンデンサにおいて、第１の外部電極は、最外層にＡｕめっき層を有し、第１の外部電極の長さ方向からみたときの面積は、第２の外部電極の長さ方向からみたときの面積よりも大きい、積層セラミックコンデンサである。
【0010】
この発明にかかる積層セラミックコンデンサでは、第１の外部電極の長さ方向からみたときの面積は、第２の外部電極の長さ方向からみたときの面積よりも大きいので、第１の外部電極にワイヤボンディングをするときに、実装基板への実装の自由度が向上するため、より多くのワイヤボンディングを実施することができる。また、第２の外部電極が、実装側の電極であり、ワイヤボンディングされない電極であるので、実装時に用いられるランド電極の面積を変更することなく実装することができる
また、この発明にかかる積層セラミックコンデンサは、第１の外部電極の最外層にＡｕめっき層を有するので、第１の外部電極に対するワイヤボンディング時に使用されるＡｕワイヤーと、Ａｕめっき層との金属拡散によって接合強度を向上させることができる。
また、この発明にかかる積層セラミックコンデンサは、第１の外部電極の最外層にＡｕめっき層を有するので、第１の外部電極に対するワイヤボンディング時に使用されるＡｕワイヤーと、Ａｕめっき層との金属拡散によって接合強度を向上させることができる。
【発明の効果】
【0011】
この発明によれば、小型化した積層セラミックコンデンサに対するワイヤボンディングによる接合性を向上しうる積層セラミックコンデンサを提供しうる。
【0012】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
１．積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。
図１は、この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１に示す積層セラミックコンデンサの上面図である。図３は、図１に示す積層セラミックコンデンサの底面図である。図４は、図１に示す積層セラミックコンデンサの正面図である。図５は、この発明にかかる積層セラミックコンデンサを示す図１の線Ｖ－Ｖにおける断面図である。図６は、この発明にかかる積層セラミックコンデンサを示す図１の線ＶＩ－ＶＩにおける断面図である。図７は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図５の線ＶＩＩ－ＶＩＩにおける断面図である。
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。
図１は、この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１に示す積層セラミックコンデンサの上面図である。図３は、図１に示す積層セラミックコンデンサの底面図である。図４は、図１に示す積層セラミックコンデンサの正面図である。図５は、この発明にかかる積層セラミックコンデンサを示す図１の線Ｖ－Ｖにおける断面図である。図６は、この発明にかかる積層セラミックコンデンサを示す図１の線ＶＩ－ＶＩにおける断面図である。図７は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図５の線ＶＩＩ－ＶＩＩにおける断面図である。
【0015】
【0016】
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。
【0017】
この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
【0018】
積層体１２の寸法は、特に限定されない。
【0019】
積層体１２は、図５に示すように、第１の主面１２ａ及び第２の主面１２ｂ同士を結ぶ積層方向ｘにおいて、複数の内部電極層１６が対向する有効層部１５ａと、最も第１の主面１２ａ側に位置する内部電極層１６と第１の主面１２ａとの間に位置する複数の誘電体層１４から形成される第１の外層部１５ｂ１と、最も第２の主面１２ｂ側に位置する内部電極層１６と第２の主面１２ｂとの間に位置する複数の誘電体層１４から形成される第２の外層部１５ｂ２と、を有する。
【0020】
第１の外層部１５ｂ１は、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数の誘電体層１４との間に位置する複数の誘電体層１４との集合体である。
【0021】
第２の外層部１５ｂ２は、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数の誘電体層１４との間に位置する複数の誘電体層１４との集合体である。
【0022】
そして、第１の外層部１５ｂ１及び第２の外層部１５ｂ２に挟まれた領域が有効層部１５ａである。積層される誘電体層１４の枚数は、特に限定されないが、第１の外層部１５ｂ１及び第２の外層部１５ｂ２を含み、１５枚以上３３０枚以下であることが好ましい。
【0023】
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
【0024】
誘電体層１４は、ＢａＴｉＯ3を基本的なペロブスカイト型化合物を含む複数の結晶数を有することができる。
【0025】
誘電体層１４の厚みが薄い方がコンデンサとしての容量は大きくなるため、結晶粒径は１μｍ以下が好ましい。
誘電体層１４の厚みが薄くなっていくにつれて結晶粒径が小さくなっていくが、結晶粒径が小さくなりすぎるとサイズ効果によって比誘電率の低下を招く。そのため、結晶粒径の大きさは誘電体層１４の厚みによって適宜設計される。
誘電体層１４の厚みが薄くなっていくにつれて結晶粒径が小さくなっていくが、結晶粒径が小さくなりすぎるとサイズ効果によって比誘電率の低下を招く。そのため、結晶粒径の大きさは誘電体層１４の厚みによって適宜設計される。
【0026】
焼成後の誘電体層１４の厚みは、０．５μｍ以上４２μｍ以下であることが好ましい。
【0027】
積層体１２は、複数の内部電極層１６として、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って誘電体層１４を挟んで交互に配置されるように埋設されている。
【0028】
第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａとを有する。第１の引出電極部２０ａは、その端部が第１の主面１２ａに引き出され、露出している。
【0029】
第１の内部電極層１６ａの第１の対向電極部１８ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
【0030】
第１の内部電極層１６ａの第１の引出電極部２０ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
【0031】
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と、第１の内部電極層１６ａの第１の引出電極部２０ａの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
【0032】
第１の内部電極層１６ａの第１の引出電極部２０ａは、積層体１２の第１の端面１２ｅの中央に向かって湾曲していてもよい。
【0033】
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂとを有する。第２の引出電極部２０ｂは、その端部が第２の主面１２ｂに引き出され、露出している。
【0034】
第２の内部電極層１６ｂの第２の対向電極部１８ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
【0035】
第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
【0036】
第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と、第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
【0037】
第２の内部電極層１６ｂの第２の引出電極部２０ｂは、積層体１２の第２の端面１２ｆの中央に向かって湾曲していてもよい。
【0038】
第１の端面１２ｅに引き出された内部電極層１６の最も第１の主面１２ａ側の内部電極層１６と最も第２の主面１２ｂ側の内部電極層１６との距離、および第２の端面１２ｆに引き出された内部電極層１６の最も第１の主面１２ａ側の内部電極層１６と最も第２の主面１２ｂ側の内部電極層１６との距離は、最も第１の主面１２ａ側の第１の対向電極部１８ａまたは第２の対向電極部１８ｂと第２の主面１２ｂ側の第１の対向電極部１８ａまたは第２の対向電極部１８ｂとの距離よりも短くなっていてもよい。
【0039】
積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の対向電極部１８ａの端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の対向電極部１８ｂの端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２２ｂを含む。
【0040】
積層体１２の第１の側面１２ｃ上および第２の側面１２ｄ上には、図示しないが、絶縁層が配置されていてもよい。絶縁層が配置されると、内部電極層１６と誘電体層１４の界面が絶縁層によって被覆されることになり、水分の浸入を抑制することができる。絶縁層は、誘電体層１４と同様の成分であることが好ましいが、これに限定されない。絶縁層を内部電極層１６と接合されるように配置してもよい。
【0041】
積層体１２の各端部（Ｌギャップ）２２ｂには、図示しないが、段差層が配置されていてもよい。段差層の一部を内部電極層１６が覆うように配置されていてもよいし、内部電極層１６の一部を段差層が覆うように配置されてもよい。段差層は、内部電極層１６と同様の厚みを有することが好ましい。段差層は、誘電体層１４と同様の成分であることが好ましいが、これに限定されない。
【0042】
また、積層体１２の各端部（Ｌギャップ）２２ｂには、図示しないが、ダミー電極層が配置されていてもよい。ダミー電極層は、第１の外層部１５ｂ１および第２の外層部１５ｂ２に配置されていてもよい。この場合、第１の外層部１５ｂ１および第２の外層部１５ｂ２において、端部（Ｌギャップ）２２ｂを積層方向に平行移動した場所に該当する部分上に配置されることが好ましい。ダミー電極層は、内部電極層１６の厚みの総和と同様の厚みであることが好ましい。つまり、ダミー電極層は、内部電極層１６の厚み×内部電極層の枚数と同様の厚みであることが好ましい。
【0043】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
【0044】
内部電極層１６、すなわち第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、合わせて４枚以上３００枚以下であることが好ましい。
また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、合わせて４枚以上３００枚以下であることが好ましい。
【0045】
積層セラミックコンデンサ１０のコンデンサの容量を高容量にするためには内部電極層１６の面積を多くする必要があるため、内部電極層１６のＬＷ面におけるカバレッジは９０％以上であることが好ましい。ＬＷ面におけるカバレッジとは、積層体１２のＬＷ面からみたときの内部電極層１６の縁部の内側の面積から、空隙の面積を引いた割合で定義される。
【0046】
ＬＷ面におけるカバレッジが高い方が積層セラミックコンデンサ１０の容量は高くなるが、低くても誘電体層１４同士が空隙を介して接合されるため、誘電体層１４間の接合強度が高くなり、層間剥離の発生を抑制しうる。
【0047】
内部電極層１６は、厚みが一様になっていることが好ましいが、幅方向ｙの縁部の厚みが幅方向ｙの中央部の厚みに比べて厚くなっていてもよい。
【0048】
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、図１に示されるように、外部電極３０が配置される。
外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
【0049】
第１の外部電極３０ａは、第１の端面１２ｅの表面に配置される。また、第１の外部電極３０ａは、第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されていてもよい。なお、第１の外部電極３０ａは、第１の側面１２ｃの一部および第２の側面１２ｄの一部に多少回り込んでいてもよい。このとき、第１の外部電極３０ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
【0050】
第２の外部電極３０ｂは、第２の端面１２ｆの表面に配置される。また、第２の外部電極３０ｂは、第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されていてもよい。なお、第２の外部電極３０ｂは、第１の側面１２ｃの一部および第２の側面１２ｄの一部に多少回り込んでいてもよい。このとき、第２の外部電極３０ｂ、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。
【0051】
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極３０ａと第２の内部電極層１６ｂが接続された第２の外部電極３０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
【0052】
外部電極３０は、積層体１２上に配置される導電性金属を有する下地電極層３２と、下地電極層３２の表面に配置されるめっき層４０とを含む。
より詳細には、第１の外部電極３０ａは、積層体１２上に配置される導電性金属を有する第１の下地電極層３２ａと、第１の下地電極層３２ａの表面に配置される第１のめっき層４０ａとを含む。
第２の外部電極３０ｂは、積層体１２上に配置される導電性金属を有する第２の下地電極層３２ｂと、第２の下地電極層３２ｂの表面に配置される第２のめっき層４０ｂとを含む。
より詳細には、第１の外部電極３０ａは、積層体１２上に配置される導電性金属を有する第１の下地電極層３２ａと、第１の下地電極層３２ａの表面に配置される第１のめっき層４０ａとを含む。
第２の外部電極３０ｂは、積層体１２上に配置される導電性金属を有する第２の下地電極層３２ｂと、第２の下地電極層３２ｂの表面に配置される第２のめっき層４０ｂとを含む。
【0053】
第１の外部電極３０ａの表面粗さＳａ１は、第２の外部電極３０ｂの表面粗さＳａ２よりも小さいことが好ましい。実装面側である第２の外部電極３０ｂの表面粗さＳａ２を第１の外部電極３０ａの表面粗さＳａ１よりも粗くすることで、アンカー効果によって、実装基板の表面に配置されるランド電極との接合が良好となるとともに、第１の外部電極３０ａの表面粗さＳａ１を第２の外部電極３０ｂの表面粗さＳａ２よりも小さくすることで、ワイヤボンディング時のワイヤボンディング性を向上させることができる。
【0054】
また、仮に、第２の外部電極３０ｂの第２のめっき層４０ｂの最外層がＡｕめっき層で形成されている場合、第１の外部電極３０ａの表面粗さＳａ１と第２の外部電極３０ｂの表面粗さＳａ２との間で変化させることで、たとえば、外部電極３０に光などを照射することで、実装時の上下面を判別することができる。
【0055】
より好ましくは、第１の外部電極３０ａの表面粗さＳａ１は、０．９μｍ以下である。これにより、第１の外部電極３０ａに対するワイヤボンディング時の接触不良を低減されることができる。外部電極３０の表面粗さは、レーザー変位計などで測定することができる。
【0056】
積層体１２の長さ方向ｚからみたとき、第１の外部電極３０ａの面積は、第２の外部電極３０ｂの面積よりも大きい。これにより、第１の外部電極３０ａにワイヤボンディングをするときに、実装基板への実装の自由度が向上するため、より多くのワイヤボンディングを実施することができる。また、第２の外部電極３０ｂは、実装側の電極であり、ワイヤボンディングされない電極であるので、実装時に用いられるランド電極の面積を変更することなく実装することができる。
【0057】
より好ましくは、積層体１２の長さ方向ｚから見たとき、第１の外部電極３０ａの面積は、積層体１２の第１の端面１２ｅの面積の０．９倍以上１．１倍以下であることが好ましい。また、このとき、積層体１２の長さ方向ｚから見たとき、第２の外部電極３０ｂの面積は、積層体１２の第２の端面１２ｆの面積の０．８倍以上１．０５倍以下であることが好ましい。なお、積層体１２の端面１２ｅ，１２ｆの面積は、外部電極３０を剥がした後に測定されてもよいし、外部電極３０が主面１２ａ，１２ｂまたは側面１２ｃ，１２ｄに回り込んでいない場合は、外周の長さから算出される。
【0058】
第１の外部電極３０ａの空隙率は、第２の外部電極３０ｂの空隙率よりも高いことが好ましい。これにより、ワイヤボンディング時に、積層体１２の端面に対して垂直な方向により押し込めるようになるため、ワイヤボンディングと第１の外部電極３０ａとの接合性が向上する。
【0059】
なお、第１の外部電極３０ａに配置される空隙３４は、図８に示すように、第１の下地電極層３２ａの内部に配置される。また、図示しないが、第２の外部電極３０ｂに配置される空隙は、第２の下地電極層３２ｂの内部に配置される。
【0060】
より好ましくは、第１の外部電極３０ａの空隙率は、３％以上３０％以下である。第１の外部電極３０ａの空隙率が３％より小さくなると、ワイヤボンディング時に、積層体１２の端面に対して垂直な方向に十分に押し込むことが困難となる。一方、第１の外部電極３０ａの空隙率が３０％より大きくなると、電流経路が長くなることによるＥＳＲの増加や、空隙３４が増加することによる耐湿性の低下に繋がる。
【0061】
外部電極３０の空隙率は、以下に説明するように定義される。
積層体１２の両側面１２ｃ，１２ｄを結ぶ幅方向ｙの１／２Ｗの長さ、若しくは、積層体１２の両主面１２ａ，１２ｂを結ぶ長さ方向ｚの１／２Ｔの長さまでそれぞれの研磨面と略平行になるように断面研磨する。その後、断面研磨面において、画像解析ソフトを用いて、外部電極３０の下地電極層３２の面積に対する空隙の面積の割合を測定することで空隙率を算出する。
積層体１２の両側面１２ｃ，１２ｄを結ぶ幅方向ｙの１／２Ｗの長さ、若しくは、積層体１２の両主面１２ａ，１２ｂを結ぶ長さ方向ｚの１／２Ｔの長さまでそれぞれの研磨面と略平行になるように断面研磨する。その後、断面研磨面において、画像解析ソフトを用いて、外部電極３０の下地電極層３２の面積に対する空隙の面積の割合を測定することで空隙率を算出する。
【0062】
下地電極層３２は、第１の下地電極層３２ａおよび第２の下地電極層３２ｂを有する。
【0063】
第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅ上に配置される。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆ上に配置される。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆ上に配置される。
【0064】
下地電極層３２は、焼付け層で形成される。
【0065】
焼付け層は、金属成分とガラス成分もしくはセラミック成分のどちらかを含んでいるか、もしくはガラス成分およびセラミック成分の両方を含んでいることが好ましい。本実施の形態では、下地電極層３２は、金属成分とセラミック成分を有する焼付け層で形成される。これにより、積層体１２と焼付け層との密着力が向上し、積層体１２の内部での水分の浸入を抑制することができる。その結果、積層セラミックコンデンサ１０の耐湿信頼性を向上させることができる。
【0066】
焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。また、セラミック成分を含有させる場合には、セラミック成分として誘電体層と同種のセラミック成分を用いてもよいし、異なる種のセラミック成分を用いてもよい。
【0067】
焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【0068】
焼付け層は、セラミック成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層１６および誘電体層１４を有する積層チップに塗布した導電性ペーストと同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料（セラミック成分）を添加したものを焼付けて焼付け層を形成することが好ましい。
【0069】
焼付け層は、複数層であってもよい。
【0070】
第１の端面１２ｅに位置する第１の下地電極層３２ａの第１の主面１２ａと第２の主面１２ｂとを結ぶ幅方向ｙの中央部における第１および第２の焼付け層の厚みは、例えば、５μｍ以上１４μｍ以下程度であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの第１の主面１２ａと第２の主面１２ｂとを結ぶ幅方向ｙの中央部における第１および第２の焼付け層の厚みは、例えば、５μｍ以上１４μｍ以下程度であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの第１の主面１２ａと第２の主面１２ｂとを結ぶ幅方向ｙの中央部における第１および第２の焼付け層の厚みは、例えば、５μｍ以上１４μｍ以下程度であることが好ましい。
【0071】
めっき層４０は、第１のめっき層４０ａと第２のめっき層４０ｂとを含む。
【0072】
第１のめっき層４０ａは、第１の端面１２ｅ側に配置され、第１の下地電極層３２ａの表面を覆うように配置される。
第２のめっき層４０ｂは、第２の端面１２ｆ側に配置され、第２の下地電極層３２ｂの表面を覆うように配置される。
第２のめっき層４０ｂは、第２の端面１２ｆ側に配置され、第２の下地電極層３２ｂの表面を覆うように配置される。
【0073】
めっき層４０は、複数層により形成されてもよい。
めっき層４０は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
めっき層４０は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【0074】
めっき層４０が複数層で形成される場合は、めっき層４０は、積層体１２側から下地電極層３２を覆う下層めっき層４２と、下層めっき層４２を覆うように配置される上層めっき層４４とを含むことが好ましい。
【0075】
好ましくは、下層めっき層４２は、Ｎｉめっきとし、上層めっき層４４はＡｕめっきの２層構造である。下層めっき層４２をＮｉめっき層により形成されることで、下地電極層３２が積層セラミックコンデンサ１０を実装基板に実装する際の半田によって浸食されることを防止することがきる。また、上層めっき層４４をＡｕめっき層により形成されることで、積層セラミックコンデンサ１０に対するワイヤボンディング用ワイヤーの接合性を向上させることができる。
【0076】
めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【0077】
下層めっき層４２は、第１の下層めっき層４２ａおよび第２の下層めっき層４２ｂを有する。
第１の下層めっき層４２ａは、第１の主面１２ａ側に配置され、第１の下地電極層３２ａの表面を覆うように配置される。第２の下層めっき層４２ｂは、第２の主面１２ｂ側に配置され、第２の下地電極層３２ｂの表面を覆うように配置される。
第１の下層めっき層４２ａは、第１の主面１２ａ側に配置され、第１の下地電極層３２ａの表面を覆うように配置される。第２の下層めっき層４２ｂは、第２の主面１２ｂ側に配置され、第２の下地電極層３２ｂの表面を覆うように配置される。
【0078】
上層めっき層４４は、第１の上層めっき層４４ａおよび第２の上層めっき層４４ｂを有する。
第１の上層めっき層４４ａは、第１の下層めっき層４２ａを直接覆うように配置される。
第２の上層めっき層４４ｂは、第２の下層めっき層４２ｂを直接覆うように配置される。
第１の上層めっき層４４ａは、第１の下層めっき層４２ａを直接覆うように配置される。
第２の上層めっき層４４ｂは、第２の下層めっき層４２ｂを直接覆うように配置される。
【0079】
なお、特に、第１の外部電極３０ａに位置する第１のめっき層４０ａの最外層は、Ａｕめっき層が配置されている。これにより、第１の外部電極３０ａに対するワイヤボンディング時に使用されるＡｕワイヤーと、Ａｕめっき層との金属拡散によって接合強度を向上させることができる。従って、第１の上層めっき層４４ａは、Ａｕめっき層が配置される。
【0080】
積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上０．５ｍｍ以下、幅方向ｙのＷ寸法が０．２５ｍｍ以上０．８ｍｍ以下、積層方向ｘのＴ寸法が０．２５ｍｍ以上０．８ｍｍ以下である。
また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上０．５ｍｍ以下、幅方向ｙのＷ寸法が０．２５ｍｍ以上０．８ｍｍ以下、積層方向ｘのＴ寸法が０．２５ｍｍ以上０．８ｍｍ以下である。
また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
【0081】
図１に示す積層セラミックコンデンサ１０は、積層体１２の長さ方向ｚからみたとき、第１の外部電極３０ａの面積が、第２の外部電極３０ｂの面積よりも大きいので、第１の外部電極３０ａにワイヤボンディングをするときに、実装基板への実装の自由度が向上するため、より多くのワイヤボンディングを実施することができる。また、第２の外部電極３０ｂが、実装側の電極であり、ワイヤボンディングされない電極であるので、実装時に用いられるランド電極の面積を変更することなく実装することができる。
【0082】
また、図１に示す積層セラミックコンデンサ１０は、第１の外部電極３０ａに位置する第１のめっき層４０ａの最外層にはＡｕめっき層が配置されているので、第１の外部電極３０ａに対するワイヤボンディング時に使用されるＡｕワイヤーと、Ａｕめっき層との金属拡散によって接合強度を向上させることができる。
【0083】
２．積層セラミックコンデンサの実装構造
続いて、この発明の実施の形態に係る積層セラミックコンデンサの実装構造５０について説明する。
図９は、この発明の実施の形態に係る積層セラミックコンデンサの実装構造の一例を示すＬＴ断面図である。
続いて、この発明の実施の形態に係る積層セラミックコンデンサの実装構造５０について説明する。
図９は、この発明の実施の形態に係る積層セラミックコンデンサの実装構造の一例を示すＬＴ断面図である。
【0084】
図１に示す積層セラミックコンデンサ１０は、たとえば、図９に示されるような積層セラミックコンデンサの実装構造５０におけるセラミック電子装置の部品として使用することができる。積層セラミックコンデンサの実装構造５０は、積層セラミックコンデンサ１０と、基板６０と、ワイヤー７０とを備える。
【0085】
基板６０は、積層セラミックコンデンサ１０の第２の端面１２ｆが、基板６０の主面６０ａと対向するように配置される。基板６０の主面６０ａの表面にはランド電極６２が配置される。そして、積層セラミックコンデンサ１０の第２の外部電極３０ｂとランド電極６２とが、導電性接着剤の硬化物またはＡｕ箔、半田８０を介して接続されている。
【0086】
ワイヤー７０は、積層セラミックコンデンサ１０の第１の端面１２ｅの表面に形成された第１の外部電極３０ａに熱・超音波・荷重をかけてワイヤー７０と第１の外部電極３０ａとの間で金属拡散させて、第１の外部電極３０ａと電気的に接続される。
【0087】
３．積層セラミックコンデンサの製造方法
次に、積層セラミックコンデンサの製造方法について説明する。
次に、積層セラミックコンデンサの製造方法について説明する。
【0088】
まず、誘電体層用のセラミックグリーンシートおよび内部電極層用の導電性ペーストが準備される。セラミックグリーンシートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
【0089】
そして、セラミックグリーンシート上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターンが形成されたセラミックグリーンシート、および第２の内部電極層のパターンが形成されたセラミックグリーンシートが準備される。内部電極層用の導電性ペーストは、たとえば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。なお、セラミックグリーンシートに関しては、内部電極層のパターンが印刷されていない外層用のセラミックグリーンシートも作製される。
【0090】
続いて、内部電極層のパターンが印刷されていない外層用のセラミックグリーンシートが所定枚数積層されることにより、第２の外層部となる部分が形成される。その上に第１の内部電極層のパターンが印刷されたセラミックグリーンシート、および第２の内部電極層のパターンが印刷されたセラミックグリーンシートを本発明の構造となるように順次積層されることにより、有効層部となる部分が形成される。この有効層部となる部分の上に、内部電極層のパターンが印刷されてない外層用のセラミックグリーンシートが所定枚数積層されることにより、第１の外層部となる部分が形成される。これにより、積層シートが作製される。
【0091】
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
【0092】
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
【0093】
次に、積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
【0094】
（下地電極層）
下地電極層を形成する場合に、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に、積層体に導電性ペーストを塗布して焼き付ける場合について、説明する。
まず、積層体の両端面に下地電極層となる導電性ペーストを塗布し、下地電極層を形成する。具体的には、ガラス成分と金属成分とを含む導電性ペーストをディッピングにより塗布し、その後、焼付け処理を行い下地電極が形成される。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
このとき、本実施の形態にかかる下地電極層となる導電性ペーストの粘度を高くすれば、より多くの導電性ペーストが付着するため、任意の面積を持つ外部電極を形成することができる。
下地電極層を形成する場合に、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に、積層体に導電性ペーストを塗布して焼き付ける場合について、説明する。
まず、積層体の両端面に下地電極層となる導電性ペーストを塗布し、下地電極層を形成する。具体的には、ガラス成分と金属成分とを含む導電性ペーストをディッピングにより塗布し、その後、焼付け処理を行い下地電極が形成される。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
このとき、本実施の形態にかかる下地電極層となる導電性ペーストの粘度を高くすれば、より多くの導電性ペーストが付着するため、任意の面積を持つ外部電極を形成することができる。
【0095】
また、外部電極の空隙率は、公知の有機バインダや有機溶剤の量を多くすることで揮発成分が多くなるため、所望の空隙率を形成することができる。
【0096】
この後、外部電極の表面をサンドブラスト法で処理するが、サンドブラスト法の吹付粒の大きさ、吹き付ける強さによって、任意の面に所定の粗さを形成させることができる。このとき、後述するめっきによって粗さに追従するようにめっき層を形成してもよいし、めっき層を形成した後に、サンドブラスト法などで所望の粗さにしてもよい。
【0097】
その後、必要に応じて、めっき層４０が形成される。
すなわち、第１の下地電極層３２ａの表面に第１のめっき層４０ａを形成し、第２の下地電極層３２ｂの表面に第２のめっき層４０ｂを形成する。具体的には、第１のめっき層４０ａは、第１の主面１２ａ上に配置されている第１の下地電極層３２ａの表面を完全に覆うように形成される。また、第２のめっき層４０ｂは、第２の主面１２ｂ上に配置されている第２の下地電極層３２ｂの表面を完全に覆うように形成される。
すなわち、第１の下地電極層３２ａの表面に第１のめっき層４０ａを形成し、第２の下地電極層３２ｂの表面に第２のめっき層４０ｂを形成する。具体的には、第１のめっき層４０ａは、第１の主面１２ａ上に配置されている第１の下地電極層３２ａの表面を完全に覆うように形成される。また、第２のめっき層４０ｂは、第２の主面１２ｂ上に配置されている第２の下地電極層３２ｂの表面を完全に覆うように形成される。
【0098】
より具体的には、めっき層４０は、下層めっき層４２と、下層めっき層４２上に配置される上層めっき層４４で形成される。
【0099】
下層めっき層４２はＮｉめっき層により形成され、上層めっき層４４はＡｕめっき層により形成される。
【0100】
また、本実施の形態では、めっき時間を長くするなどすることで、よりめっきが成長するため、Ａｕめっきの面積を大きくすることができるが、これに限定されない。
【0101】
以上のようにして、積層セラミックコンデンサ１０が製造される。
【0102】
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【0103】
＜１＞
積層された複数の誘電体層を含み、積層方向に相対し実装面と対向する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第１の端面に引き出される第１の内部電極層と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第２の端面に引き出される第２の内部電極層と、
前記第１の端面上に配置された第１の外部電極と、
前記第２の端面上に配置された第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、最外層にＡｕめっき層を有し、
前記第１の外部電極の前記長さ方向からみたときの面積は、前記第２の外部電極の前記長さ方向からみたときの面積よりも大きい、積層セラミックコンデンサ。
積層された複数の誘電体層を含み、積層方向に相対し実装面と対向する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第１の端面に引き出される第１の内部電極層と、
前記複数の誘電体層上に配置され、前記積層体の内部に位置し、前記第２の端面に引き出される第２の内部電極層と、
前記第１の端面上に配置された第１の外部電極と、
前記第２の端面上に配置された第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、最外層にＡｕめっき層を有し、
前記第１の外部電極の前記長さ方向からみたときの面積は、前記第２の外部電極の前記長さ方向からみたときの面積よりも大きい、積層セラミックコンデンサ。
【0104】
＜２＞
前記積層体の前記長さ方向からみたとき、
前記第１の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．９倍以上１．１倍以下である、＜１＞に記載の積層セラミックコンデンサ。
前記積層体の前記長さ方向からみたとき、
前記第１の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．９倍以上１．１倍以下である、＜１＞に記載の積層セラミックコンデンサ。
【0105】
＜３＞
前記積層体の前記長さ方向からみたとき、
前記第２の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．８倍以上１．０５倍以下である、＜１＞または＜２＞に記載の積層セラミックコンデンサ。
前記積層体の前記長さ方向からみたとき、
前記第２の外部電極の面積は、前記積層体を長さ方向からみたときの面積の０．８倍以上１．０５倍以下である、＜１＞または＜２＞に記載の積層セラミックコンデンサ。
【0106】
＜４＞
前記第２の外部電極の表面粗さＳａ２は、前記第１の外部電極の表面粗さＳａ１よりも粗い、＜１＞ないし＜３＞のいずれかに記載の積層セラミックコンデンサ。
前記第２の外部電極の表面粗さＳａ２は、前記第１の外部電極の表面粗さＳａ１よりも粗い、＜１＞ないし＜３＞のいずれかに記載の積層セラミックコンデンサ。
【0107】
＜５＞
前記第１の外部電極の表面粗さＳａ１は、０．９μｍ以下である、＜１＞ないし＜４＞のいずれかに記載の積層セラミックコンデンサ。
前記第１の外部電極の表面粗さＳａ１は、０．９μｍ以下である、＜１＞ないし＜４＞のいずれかに記載の積層セラミックコンデンサ。
【0108】
＜６＞
前記第１の外部電極の空隙率は、前記第２の外部電極の空隙率よりも高い、＜１＞ないし＜５＞のいずれかに記載の積層セラミックコンデンサ。
前記第１の外部電極の空隙率は、前記第２の外部電極の空隙率よりも高い、＜１＞ないし＜５＞のいずれかに記載の積層セラミックコンデンサ。
【0109】
＜７＞
前記第１の外部電極の空隙率は、３％以上３０％以下である、＜１＞ないし＜６＞のいずれかに記載の積層セラミックコンデンサ。
前記第１の外部電極の空隙率は、３％以上３０％以下である、＜１＞ないし＜６＞のいずれかに記載の積層セラミックコンデンサ。
【0110】
＜８＞
基板と、
前記基板の主面に配置されるランド電極と、
前記基板に実装された積層セラミックコンデンサと、を備え、
前記積層セラミックコンデンサは＜１＞ないし＜７＞のいずれかに記載の積層セラミックコンデンサであり、
前記第１の外部電極には、ワイヤーが電気的に接続され、
前記積層体の前記第２の端面側が前記基板と対向することで、前記第２の外部電極と前記ランド電極とが接続されるように実装される、積層セラミックコンデンサの実装構造。
基板と、
前記基板の主面に配置されるランド電極と、
前記基板に実装された積層セラミックコンデンサと、を備え、
前記積層セラミックコンデンサは＜１＞ないし＜７＞のいずれかに記載の積層セラミックコンデンサであり、
前記第１の外部電極には、ワイヤーが電気的に接続され、
前記積層体の前記第２の端面側が前記基板と対向することで、前記第２の外部電極と前記ランド電極とが接続されるように実装される、積層セラミックコンデンサの実装構造。
【符号の説明】
【0111】
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１５ａ 有効層部
１５ｂ１ 第１の外層部
１５ｂ２ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３４ 空隙
４０ めっき層
４０ａ 第１のめっき層
４０ｂ 第２のめっき層
４２ 下層めっき層
４２ａ 第１の下層めっき層
４２ｂ 第２の下層めっき層
４４ 上層めっき層
４４ａ 第１の上層めっき層
４４ｂ 第２の上層めっき層
５０ 積層セラミックコンデンサの実装構造
６０ 基板
６０ａ 主面
６２ ランド電極
７０ ワイヤー
８０ 半田
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１５ａ 有効層部
１５ｂ１ 第１の外層部
１５ｂ２ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３４ 空隙
４０ めっき層
４０ａ 第１のめっき層
４０ｂ 第２のめっき層
４２ 下層めっき層
４２ａ 第１の下層めっき層
４２ｂ 第２の下層めっき層
４４ 上層めっき層
４４ａ 第１の上層めっき層
４４ｂ 第２の上層めっき層
５０ 積層セラミックコンデンサの実装構造
６０ 基板
６０ａ 主面
６２ ランド電極
７０ ワイヤー
８０ 半田
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】