知財求人 - 知財ポータルサイト「IP Force」
▶ チュンアン・ユニヴァーシティ・インダストリー・アカデミック・コーペレーション・ファウンデーションの特許一覧 ▶ リサーチ アンド ビジネス ファウンデーション ソンギュングァン ユニバーシティの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024022494
(43)【公開日】2024-02-16
(54)【発明の名称】薄膜トランジスタおよびその製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20240208BHJP
H01L 21/336 20060101ALI20240208BHJP
H01L 21/28 20060101ALI20240208BHJP
H01L 29/423 20060101ALI20240208BHJP
【ＦＩ】
H01L29/78 617K
H01L29/78 617L
H01L29/78 617M
H01L29/78 618A
H01L29/78 618B
H01L21/28 301B
H01L21/28 301R
H01L29/58 G
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023111343
(22)【出願日】2023-07-06
(31)【優先権主張番号】10-2022-0097845
(32)【優先日】2022-08-05
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】509344010
【氏名又は名称】チュンアン・ユニヴァーシティ・インダストリー・アカデミック・コーペレーション・ファウンデーション
(71)【出願人】
【識別番号】508224890
【氏名又は名称】リサーチ アンド ビジネス ファウンデーション ソンギュングァン ユニバーシティ
【住所又は居所原語表記】２０６６， Ｓｅｏｂｕ－ｒｏ， Ｊａｎｇａｎ－ｇｕ Ｓｕｗｏｎ－ｓｉ Ｇｙｅｏｎｇｇｉ－ｄｏ １６４１９ Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】パク、スン キュ
(72)【発明者】
【氏名】チョン、ソン ピル
(72)【発明者】
【氏名】キム、ヨン－フン
(72)【発明者】
【氏名】パク、ポ ヨン
【テーマコード（参考）】
4M104
5F110
【Ｆターム（参考）】
4M104AA03
4M104AA08
4M104AA09
4M104BB02
4M104BB08
4M104BB13
4M104BB14
4M104BB16
4M104BB17
4M104CC05
4M104DD34
4M104DD35
4M104DD37
4M104DD43
4M104DD79
4M104EE03
4M104EE16
5F110AA07
5F110BB01
5F110BB05
5F110CC03
5F110CC07
5F110DD05
5F110DD13
5F110EE02
5F110EE03
5F110EE04
5F110EE43
5F110EE44
5F110EE45
5F110FF01
5F110FF02
5F110FF03
5F110FF09
5F110FF23
5F110GG01
5F110GG13
5F110GG28
5F110GG29
5F110GG42
5F110GG43
5F110GG44
5F110GG58
5F110HK02
5F110HK03
5F110HK04
(57)【要約】
【課題】本発明は、薄膜トランジスタおよびその製造方法を開示する。
【解決手段】本発明の薄膜トランジスタは、前記ゲート絶縁膜上に形成された金属層、前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層、前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層、および前記金属酸化物半導体層上に形成されたソース／ドレイン電極を含み、前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含み、前記金属酸化物半導体層は、非晶質金属酸化物半導体層が熱処理によって結晶化されたものであることを特徴とする。
【代表図】図１
【解決手段】本発明の薄膜トランジスタは、前記ゲート絶縁膜上に形成された金属層、前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層、前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層、および前記金属酸化物半導体層上に形成されたソース／ドレイン電極を含み、前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含み、前記金属酸化物半導体層は、非晶質金属酸化物半導体層が熱処理によって結晶化されたものであることを特徴とする。
【代表図】図１
【特許請求の範囲】
【請求項1】
ゲート電極の役割を同時に果たす基板上にゲート絶縁膜を形成する第１ステップ；
前記ゲート絶縁膜上に金属層を形成する第２ステップ；
前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ；
前記構造体を熱処理する第４ステップ；および
前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップ；を含み、
前記第４ステップの間に、前記非晶質金属酸化物半導体層と前記金属層との間に金属酸化物層が形成され、前記非晶質金属酸化物半導体層は結晶化され、前記金属層または金属酸化物層と隣接した前記非晶質金属酸化物半導体層の内部に酸素欠乏領域が形成される、ことを特徴とする薄膜トランジスタの製造方法。
前記ゲート絶縁膜上に金属層を形成する第２ステップ；
前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ；
前記構造体を熱処理する第４ステップ；および
前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップ；を含み、
前記第４ステップの間に、前記非晶質金属酸化物半導体層と前記金属層との間に金属酸化物層が形成され、前記非晶質金属酸化物半導体層は結晶化され、前記金属層または金属酸化物層と隣接した前記非晶質金属酸化物半導体層の内部に酸素欠乏領域が形成される、ことを特徴とする薄膜トランジスタの製造方法。
【請求項2】
基板上にゲート電極を形成した後、前記ゲート電極上にゲート絶縁膜を形成する第１ステップ；
前記ゲート絶縁膜上に金属層を形成する第２ステップ；
前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ；
前記構造体を熱処理する第４ステップ；および
前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップ；を含み、
前記第４ステップの間に、前記非晶質金属酸化物半導体層と前記金属層との間に金属酸化物層が形成され、前記非晶質金属酸化物半導体層は結晶化され、前記金属層または金属酸化物層と隣接した前記非晶質金属酸化物半導体層の内部に酸素欠乏領域が形成される、ことを特徴とする薄膜トランジスタの製造方法。
前記ゲート絶縁膜上に金属層を形成する第２ステップ；
前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ；
前記構造体を熱処理する第４ステップ；および
前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップ；を含み、
前記第４ステップの間に、前記非晶質金属酸化物半導体層と前記金属層との間に金属酸化物層が形成され、前記非晶質金属酸化物半導体層は結晶化され、前記金属層または金属酸化物層と隣接した前記非晶質金属酸化物半導体層の内部に酸素欠乏領域が形成される、ことを特徴とする薄膜トランジスタの製造方法。
【請求項3】
前記金属層は、Ａｌ、Ｃｒ、Ｍｏ、Ａｇ、Ｔａ、およびＴｉからなる群より選択されたいずれか１つの金属または２つ以上の合金で形成されたものである、ことを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項4】
前記金属酸化物層は、前記金属層を形成する金属の酸化物層である、ことを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項5】
前記非晶質金属酸化物半導体は、ＺＴＯ、ＩＺＴＯ、ＩＧＺＴＯ、ＺｎＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＯ、ＧＺＯ、ＧＺＴＯ、ＩＳＺＯ、およびＩＳＺＴＯの中で選択されたいずれか一つの物質で形成されたものである、ことを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項6】
前記熱処理は、１００～１０００℃の温度で行われる、ことを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項7】
前記金属層の幅（Ｌｂａｒ）と前記ソースおよびドレインによって露出された前記非晶質金属酸化物層の幅（Ｌｃｈ）との比率（Ｌｂａｒ／Ｌｃｈ）は、０．５以上１未満である、ことを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項8】
請求項１または２の方法によって製造され、
ゲート電極の役割を同時に果たす基板；
前記基板上に形成されたゲート絶縁膜；
前記ゲート絶縁膜上に形成された金属層；
前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層；
前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層；および
前記金属酸化物半導体層上に形成されたソース／ドレイン電極；を含み、
前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含む、ことを特徴とする薄膜トランジスタ。
ゲート電極の役割を同時に果たす基板；
前記基板上に形成されたゲート絶縁膜；
前記ゲート絶縁膜上に形成された金属層；
前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層；
前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層；および
前記金属酸化物半導体層上に形成されたソース／ドレイン電極；を含み、
前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含む、ことを特徴とする薄膜トランジスタ。
【請求項9】
請求項１または２の方法によって製造され、
基板；
前記基板上に形成されたゲート電極；
前記ゲート電極上に形成されたゲート絶縁膜；
前記ゲート絶縁膜上に形成された金属層；
前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層；
前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層；および
前記金属酸化物半導体層上に形成されたソース／ドレイン電極；を含み、
前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含む、ことを特徴とする薄膜トランジスタ。
基板；
前記基板上に形成されたゲート電極；
前記ゲート電極上に形成されたゲート絶縁膜；
前記ゲート絶縁膜上に形成された金属層；
前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層；
前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層；および
前記金属酸化物半導体層上に形成されたソース／ドレイン電極；を含み、
前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含む、ことを特徴とする薄膜トランジスタ。
【請求項10】
前記金属酸化物半導体層は、非晶質金属酸化物半導体層が熱処理によって結晶化されたものである、ことを特徴とする請求項９に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディスプレイ、メモリ、回路などの電子素子に適用可能な薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【0002】
初期ディスプレイ素子は、非晶質シリコン素材に基づいて技術の進歩が始まってＬＣＤ産業に利用された。非晶質シリコン素材は、低い電荷移動度を有するため、ディスプレイの解像度が増加するにつれて、高い電荷移動度が要求され、多結晶質シリコン素材が開発されたが、多結晶質シリコン素材も工程が複雑で、収率が低く、工程温度が高いなどの欠点により、近来には金属酸化物無機物を利用して半導体素材研究が行われている。非晶質金属酸化物無機物は、透明性が高く、廉価で大面積化の可能性、移動度が優れるなどの長所により、開発および研究が行われている。それにもかかわらず、高電圧での動作安定性の限界点および次世代高解像度ディスプレイに十分でない移動度により未だに研究がさらに必要な実情である。次世代高解像度ディスプレイに用いるためには、電荷移動度が高く、大面積化可能な工程、動作安定性のある半導体素子が必要である。
【0003】
最近、シリコン素材を代替できる半導体素材として、金属酸化物半導体が研究されており、一部量産に適用されている。しかしながら、従来の金属酸化物薄膜素子は、シリコン薄膜素子に比べて、低コスト、および絶縁特性にもかかわらず、低い移動度が短所として指摘された。単結晶シリコンの場合、移動度が約３００ｃｍ２／Ｖｓ、低温ポリシリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ）の場合、１００ｃｍ２／Ｖｓであるが、金属酸化物の場合、１０～２０ｃｍ２／Ｖｓレベルの低い移動度を有していて、大面積または高走査率、超高解像度ディスプレイのように、早い反応を必要とする場合、追加的な改善が必要である。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一目的は、移動度が改善された結晶質の金属酸化物半導体を含む薄膜トランジスタ、およびその製造方法を提供することである。
【0005】
本発明の他の目的は、本発明の製造方法によって製造された薄膜トランジスタを通じて、最終的に高解像度大面積ディスプレイ素子の駆動を含んで、光電素子、メモリ素子、センサーなど従来常用化された金属酸化物に基づく電子素子に適用可能な半導体製作核心技術を確保することである。
【課題を解決するための手段】
【0006】
本発明の一実施形態による薄膜トランジスタの製造方法は、ゲート電極の役割を同時に果たす基板上にゲート絶縁膜を形成する第１ステップ；前記ゲート絶縁膜上に金属層を形成する第２ステップ；前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ；前記構造体を熱処理する第４ステップ；および前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップ；を含み、前記第４ステップの間に、前記非晶質金属酸化物半導体層と前記金属層との間に金属酸化物層が形成され、前記非晶質金属酸化物半導体層は結晶化され、前記金属層または金属酸化物層と隣接した前記非晶質金属酸化物半導体層の内部に酸素欠乏領域が形成される。
【0007】
本発明の追加的な実施形態による薄膜トランジスタの製造方法は、基板上にゲート電極を形成した後に、前記ゲート電極上にゲート絶縁膜を形成する第１ステップ；前記ゲート絶縁膜上に金属層を形成する第２ステップ；前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ；前記構造体を熱処理する第４ステップ；および前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップ；を含み、前記第４ステップの間に、前記非晶質金属酸化物半導体層と前記金属層との間に金属酸化物層が形成され、前記非晶質金属酸化物半導体層は結晶化され、前記金属層または金属酸化物層と隣接した前記非晶質金属酸化物半導体層の内部に酸素欠乏領域が形成される。
【0008】
前記金属層は、Ａｌ、Ｃｒ、Ｍｏ、Ａｇ、Ｔａ、およびＴｉからなる群より選択されたいずれか１つの金属または２つ以上の合金で形成される。
前記金属酸化物層は、前記金属層を形成する金属の酸化物層である。
前記非晶質金属酸化物半導体は、ＺＴＯ、ＩＺＴＯ、ＩＧＺＴＯ、ＺｎＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＯ、ＧＺＯ、ＧＺＴＯ、ＩＳＺＯ、およびＩＳＺＴＯの中で選択されたいずれか一つの物質で形成される。
前記金属酸化物層は、前記金属層を形成する金属の酸化物層である。
前記非晶質金属酸化物半導体は、ＺＴＯ、ＩＺＴＯ、ＩＧＺＴＯ、ＺｎＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＯ、ＧＺＯ、ＧＺＴＯ、ＩＳＺＯ、およびＩＳＺＴＯの中で選択されたいずれか一つの物質で形成される。
【0009】
前記熱処理は、１００～１０００℃の温度で行われる。
前記金属層の幅（Ｌｂａｒ）と前記ソースおよびドレインによって露出された前記非晶質金属酸化物層の幅（Ｌｃｈ）との比率（Ｌｂａｒ／Ｌｃｈ）は、０．５以上１未満である。
前記金属層の幅（Ｌｂａｒ）と前記ソースおよびドレインによって露出された前記非晶質金属酸化物層の幅（Ｌｃｈ）との比率（Ｌｂａｒ／Ｌｃｈ）は、０．５以上１未満である。
【0010】
本発明の一実施形態による薄膜トランジスタは、ゲート電極の役割を同時に果たす基板；前記基板上に形成されたゲート絶縁膜；前記ゲート絶縁膜上に形成された金属層；前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層；前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層；および前記金属酸化物半導体層上に形成されたソース／ドレイン電極；を含み、前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含む。
【0011】
本発明の追加的な実施形態による薄膜トランジスタは、基板；前記基板上に形成されたゲート電極；前記ゲート電極上に形成されたゲート絶縁膜；前記ゲート絶縁膜上に形成された金属層；前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層；前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層；および前記金属酸化物半導体層上に形成されたソース／ドレイン電極；を含み、前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含む。
前記金属酸化物半導体層は、非晶質金属酸化物半導体層が熱処理によって結晶化されたものである。
前記金属酸化物半導体層は、非晶質金属酸化物半導体層が熱処理によって結晶化されたものである。
【発明の効果】
【0012】
本発明に係ると、超高解像度、大面積ディスプレイの具現に適用可能な高移動度結晶質の金属酸化物に基づく素子、および工程核心技術を提供することができ、高移動度の結晶質金属酸化物半導体を通じて次世代ディスプレイを具現することにより、技術競争力を備えることができ、ディスプレイだけでなく、多様な金属酸化物のそれぞれの電気的性質を利用して、今後のメモリ、回路などの電子素子に容易に活用することができるという長所がある。
【図面の簡単な説明】
【0013】
【図1】本発明の薄膜トランジスタの製造方法の順序図である。
【図2】本発明の薄膜トランジスタおよびその製造方法を示す図面である。
【図3A】本発明の一実施形態によって製造された薄膜トランジスタの３次元構造を示す。
【図3B】断面構造および実際素子の顕微鏡写真を示す図面である。Ｌｂａｒは、金属層の幅を示し、Ｌｃｈは、ソース／ドレイン電極の間の間隔（チャンネル領域の長さ）を示す。
【図4】本発明の一実施形態によって製造された薄膜トランジスタの断面を示すＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ）イメージである。
【図5A】ＴＥＭのＥＤＳ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を示す。
【図5B】ラインスキャニング（Ｌｉｎｅ ｓｃａｎｎｉｎｇ）を通じて本発明の一実施形態によって製造された薄膜トランジスタの元素成分を分析した結果を示した図面である。
【図6A】図６Ａ及び図６Ｂは、５０μｍチャンネル長さ（Ｌｃｈ）を有する薄膜トランジスタ素子にそれぞれ０、１５、３０、４５μｍの幅（Ｌｂａｒ）を有するＡｌ金属層を適用した際の図面である。そのうち、図６Ａは、ゲート電圧（ｇａｔｅ ｖｏｌｔａｇｅ）によるドレイン電流（ｄｒａｉｎ ｃｕｒｒｕｎｔ）を示す。
【図6B】電界効果移動度（Ｆｌｅｉｄ－Ｅｆｆｅｃｔ Ｍｏｂｉｌｉｔｙ）を示す図面である。
【図7A】図７Ａ～Ｄは、５０μｍチャンネル長さ（Ｌｃｈ）を有する薄膜トランジスタ素子にそれぞれ０、１５、３０、４５μｍの幅（Ｌｂａｒ）を有するＡｌ金属層を適用した際の図面である。そのうち、図７Ａは電界効果移動度を示す。
【図7B】ｏｎ／ｏｆｆ電流比（ｃｕｒｒｅｎｔ ｒａｔｉｏ）を示す。
【図7C】閾値電圧（Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ、Ｖｔｈ）を示す。
【図7D】閾値電圧以下の急激に小さい勾配（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅ）の変化を示す。
【図8】金属層の長さによる薄膜トランジスタ素子の活性化エネルギーを示す図面である。
【発明を実施するための形態】
【0014】
以下、添付図面を参照して本発明の実施形態について詳しく説明する。本発明は、多様な変更を施すことができ、様々な形態を有し得、特定の実施例を図面に例示して本文で詳しく説明する。しかしながら、これは本発明を特定の開示形態に対して限定しようとするのではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことに理解されるべきである。各図面を説明しながら類似の参照符号を類似の構成要素に対して用いた。
【0015】
本出願で用いた用語は、ただ特定の実施例を説明するために用いられたもので、本発明を限定しようとする意図はない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本出願で、「含む」または「有する」などの用語は、明細書上に記載された特徴、段階、動作、構成要素、部分品またはこれらを組み合わせたのが存在することを指定しようとするのであって、一つまたはその以上の他の特徴や、段階、動作、構成要素、部分品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことに理解されるべきである。
【0016】
異なるように定義されない限り、技術的または科学的用語を含んでここで用いられるすべての用語は、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるのと同じ意味を有する。通常用いられる辞典に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有することに解釈されるべきであり、本出願で明白に定義しない限り、理想的または過度に形式的な意味に解釈されない。
【0017】
本発明において、「非晶質」とは、物質内の原子が特定周期性を有せず、ランダムに配列されている状態を意味する。
本発明において、「結晶化」とは、原子がランダムに配列されている状態から特定配列構造を有する状態に変化されることを意味する。
本発明において、「結晶化」とは、原子がランダムに配列されている状態から特定配列構造を有する状態に変化されることを意味する。
【0018】
図１および２は、本発明の薄膜トランジスタ、およびその製造方法を説明するための図面である。
図１および２を参照すると、本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成する第１ステップ、前記ゲート絶縁膜上に金属層を形成する第２ステップ、前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ、前記構造体を熱処理する第４ステップ、および前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップを含む。
図１および２を参照すると、本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成する第１ステップ、前記ゲート絶縁膜上に金属層を形成する第２ステップ、前記金属層の表面を全部覆うように非晶質金属酸化物半導体層を形成して、構造体を製造する第３ステップ、前記構造体を熱処理する第４ステップ、および前記熱処理された構造体上にソース／ドレイン電極層を蒸着する第５ステップを含む。
【0019】
この場合、第１ステップで上記のように行われることが通常的であるが、基板自体がゲート電極の役割まで果たす場合（例えば、図２のように、ｐ型Ｓｉが基板およびゲート電極として同時に用いられる場合）には、基板上にゲート絶縁膜をすぐ形成するように行われてもよい。第１ステップは、本発明の明細書全体において、同一に基板がゲート電極の役割まで果たす場合と、そうでない場合に適用されることができ、これは、請求項でも分けて記載した。
【0020】
前記基板は、シリコン（Ｓｉ）を含んでもよい。しかしながら、シリコンに限定されるものではなく、硝子および高分子などを含んでもよい。前記基板は、ｐ型不純物イオンを含むｐ型基板またはｎ型不純物イオンを含むｎ型基板であってもよい。本発明の一実施形態の薄膜トランジスタにおいて、基板は、ｐ型Ｓｉ基板であってもよい。
【0021】
前記ゲート電極は、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、およびＴｉからなる群より選択されたいずれか１つの金属または２つ以上の合金で形成されてもよいが、これに限定されない。
【0022】
前記ゲート絶縁膜は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＯ２およびＺｒＯ２の少なくともいずれか一つの物質で形成されたものであってもよい。一実施形態において、ゲート絶縁膜は、ＳｉＯ２であってもよい。ゲート絶縁膜の厚さは、約１～１０００ｎｍであってもよい。
【0023】
前記第１ステップにおいて、前記ゲート絶縁膜の形成は、熱酸化（Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）方法によって行われてもよい。本発明の薄膜トランジスタで安定的なゲート絶縁膜の形成が非常に重要である。したがって、本発明の一実施形態において、前記熱酸化方法によって基板上にＳｉＯ２ゲート絶縁膜を形成してもよい。
【0024】
前記金属層は、Ａｌ、Ｃｒ、Ｍｏ、Ａｌ、Ａｇ、Ｔａ、およびＴｉからなる群より選択されたいずれか一つの金属で形成されたものであってもよい。しかしながら、必ずこれに限定するものではない。例えば、一実施形態において、金属層は、Ａｌであってもよい。金属層の厚さは、約１～５０ｎｍであってもよく、好ましくは、金属層の厚さは、約１～１５ｎｍであってもよい。
【0025】
一実施形態において、金属層はパターン化された金属層であってもよい。パターン化された金属層は、薄膜トランジスタの集積度を高めることができる。また、パターン化された金属層の幅（Ｌｂａｒ）によって本発明の薄膜トランジスタの特性を制御することができる。これに関する内容は、下記の実験例を参照して詳しく説明する。
【0026】
前記第２ステップにおいて、金属層の形成は、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、電子ビーム蒸着法（Ｅ－ｂｅａｍ ｅｖａｐｏｒａｔｉｏｎ）、熱蒸着法（Ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）、レーザ分子線蒸着法（Ｌ－ＭＢＥ、Ｌａｓｅｒ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、パルスレーザ蒸着法（ＰＬＤ、Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、有機金属化学蒸着法（Ｍｅｔａｌ－Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）、水素気相蒸着法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ、ＨＶＰＥ）などによって行われてもよく、好ましくは、熱蒸着法（Ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）によって行われてもよい。前記方法によって金属層を蒸着した後に、追加的にパターニングステップを行ってもよい。例えば、前記パターニングは、フォトリソグラフィによって行われてもよい。
【0027】
前記非晶質金属酸化物半導体層は、ＺＴＯ、ＩＺＴＯ、ＩＧＺＴＯ、ＺｎＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＯ、ＧＺＯ、ＧＺＴＯ、ＩＳＺＯ、およびＩＳＺＴＯの中で選択されたいずれか一つの物質で形成されたものであってもよい。例えば、前記非晶質金属酸化物半導体は、ＺＴＯであってもよい。
【0028】
前記第３ステップにおいて、非晶質金属酸化物半導体層の形成は、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）などの真空蒸着方法、スピンコーティング（Ｓｐｉｎｇ ｃｏａｔｉｎｇ）またはインクジェット方法などによって行われてもよい。一実施形態において、非晶質金属酸化物半導体層は、ＲＦスパッタリングによって行われてもよい。非晶質金属酸化物半導体層は、露出された金属層の表面を全部覆うように形成されてもよく、たとえ、金属層がパターン化されている場合、非晶質金属酸化物半導体層は、金属層と同じパターンで形成されてもよい。この時、前記非晶質金属酸化物半導体層のパターニングは、フォトリソグラフィによって行われてもよい。
【0029】
前記第４ステップにおいて、熱処理は、約１００～１０００℃の温度で行われてもよく、好ましくは、約２００～８００℃の温度で行われてもよく、さらに好ましくは、約４００～６００℃の温度で行われてもよい。熱処理実行時間や方法は、本発明で特に限定されず、実験者が所望の目的によって考慮して実行すればよい。
【0030】
前記第４ステップを行う間に、非晶質金属酸化物半導体層と当接する金属層は、非晶質金属酸化物半導体層の酸素を吸収して、界面に金属酸化物層を形成することができる。すなわち、金属酸化物層は、金属層の金属が酸化された物質で形成されたものである。この時、金属層または金属酸化物層と隣接した非晶質金属酸化物半導体層の内部には、酸素欠乏領域または酸素欠乏層が形成されることができる。この過程が行われると同時に、非晶質金属酸化物半導体層は結晶化されることができる。
【0031】
整理すると、本発明は、前記第４ステップを行った後、金属層と前記金属層上に形成された非晶質金属酸化物半導体層構造物が、金属層、前記金属層上に形成された金属酸化物層、および前記金属酸化物層上に形成された結晶化された結晶質金属酸化物半導体層を含む構造物に変更されることができ、また前記結晶質金属酸化物半導体層は、前記金属酸化物層と隣接した領域に酸素欠乏層を含んでもよい。
【0032】
前記ソース／ドレイン電極は、金属で形成されてもよく、例えば、Ａｌ、Ａｇ、Ａｕ、Ｃｒ、Ｍｏ、Ａｌ、Ａｇ、Ｔａ、およびＴｉからなる群より選択されたいずれか一つの金属で形成されてもよい。
【0033】
前記第５ステップにおいて、ソース／ドレイン電極層の形成は、熱蒸着方法によって形成されることができる。前記ソース／ドレイン電極層は、前記結晶質金属酸化物半導体層上に形成され、前記結晶質金属酸化物半導体層の表面を全部覆わないように形成されることができる。
【0034】
前記第５ステップ以後に、前記ソース／ドレイン電極層によって露出された前記結晶質酸化物半導体層の表面は、チャンネル領域（またはチャンネル層）に定義されることができる。本発明は、チャンネル領域の幅（Ｌｃｈ）、すなわち、ソースとドレイン電極との間の間隔によって本発明の薄膜トランジスタの特性を制御することができる。
【0035】
一実施形態において、前記金属層の幅（Ｌｂａｒ）と前記ソースおよびドレインによって露出された前記非晶質金属酸化物層の幅（Ｌｃｈ）との比率（Ｌｂａｒ／Ｌｃｈ）は、１未満であってもよい。本発明の薄膜トランジスタは、Ｌｂａｒ／Ｌｃｈ比率によって薄膜トランジスタの電気的特性が変化するようになるが、通常、Ｌｂａｒ／Ｌｃｈが１に近いほど移動度が高くなる。ただ、下部金属層とチャンネル上部のソース／ドレイン電極が両方で全部重なるようになる場合（ｏｖｅｒｌａｐ）、移動度特性向上が低下されることがある。好ましくは、本発明において、Ｌｂａｒ／Ｌｃｈ比率は０．５～１以下、または０．８以上１未満であってもよい。
【0036】
本発明の薄膜トランジスタは、本発明の製造方法によって製造され、基板、前記基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された金属層、前記金属層上に形成され、前記金属層の表面を全部覆うように形成された金属酸化物層、前記金属酸化物層の表面を全部覆うように形成された金属酸化物半導体層、および前記金属酸化物半導体層上に形成されたソース／ドレイン電極を含み、前記金属酸化物層と隣接した前記金属酸化物半導体層の内部に酸素欠乏層をさらに含むことを特徴とする。
【0037】
本発明の薄膜トランジスタは、金属層と金属酸化物半導体層との間に金属酸化物層、すなわち、絶縁体層を形成することを特徴とする。これは、金属酸化物半導体層の上部に金属層を備える従来のトランジスタと比べて、金属酸化物半導体層の追加的な電荷蓄積（ｃｈａｒｇｅＡｃｃｕｍｕｌａｔｉｏｎ）および電荷挙動（ｃｈａｒｇｅ ｔｒａｎｓｐｏｒｔ）に肯定的な影響を与えることができる。
【0038】
前記酸素欠乏層は、電荷濃度および移動度の向上をもたらすことができる。これは、熱処理以後にトランジスタ素子の活性化エネルギー（ａｃｔｉｖａｔｉｏｎ ｅｎｅｒｇｙ：ＥＡ）変化によって確認することができ、これは、以下の実験例を通じて具体的に説明する。
【0039】
前記金属酸化物半導体層は結晶質金属酸化物半導体層で、非晶質金属酸化物半導体層が熱処理によって結晶化された結晶質金属酸化物半導体層であってもよい。
【0040】
以下、具体的な実施例および比較例を通じて本発明の薄膜トランジスタおよびその製造方法についてより詳しく説明する。ただ、本発明の実施形態は、本発明の一部実施形態に過ぎず、本発明の範囲が下記実施例に限定されるものではない。
【0041】
＜実施例＞
基板および電極として用いられるｐ－型シリコン基板上に約２００ｎｍ厚さのＳｉＯ２を形成し、これをゲート絶縁膜として用いた。ＳｉＯ２ゲート絶縁膜の上部にアルミニウム（Ａｌ）金属層を熱蒸着（Ｔｈｅｒｍａｌ Ｅｖａｐｏｒａｔｉｏｎ）方法で形成し、次に、フォトリソグラフィを利用してパターニングを行った。その後、パターニングされた金属層の上部に非晶質ＺＴＯ（ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）金属酸化物半導体層をＲＦスパッタリング方法で形成した。この時、ＺＴＯターゲット物質のＺｎ：Ｓｎ比率は７：３であって。金属酸化物半導体層を形成した後、フォトリソグラフィ方法でパターニングした。その次、空気の中で４５０℃の温度で１時間熱処理をした。熱処理は、ホットプレートを利用した。熱処理過程で、ＺＴＯ層と当接しているＡｌ層は、隣接したＺＴＯの中の酸素を吸収して界面で酸化アルミニウム（Ａｌ２Ｏ３）が形成され、同時に非晶質ＺＴＯ層の結晶化が行われた。また、Ａｌ層と隣接したＺＴＯ層では酸素欠乏層が形成された。最後に、薄膜トランジスタを製造するのために、ソース／ドレイン電極を形成し、ソース／ドレイン電極はＡｌ電極で熱蒸着方法によって形成した。その次に、フォトリソグラフィを利用してパターニングして、本発明の一実施形態による薄膜トランジスタを製造した。
基板および電極として用いられるｐ－型シリコン基板上に約２００ｎｍ厚さのＳｉＯ２を形成し、これをゲート絶縁膜として用いた。ＳｉＯ２ゲート絶縁膜の上部にアルミニウム（Ａｌ）金属層を熱蒸着（Ｔｈｅｒｍａｌ Ｅｖａｐｏｒａｔｉｏｎ）方法で形成し、次に、フォトリソグラフィを利用してパターニングを行った。その後、パターニングされた金属層の上部に非晶質ＺＴＯ（ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）金属酸化物半導体層をＲＦスパッタリング方法で形成した。この時、ＺＴＯターゲット物質のＺｎ：Ｓｎ比率は７：３であって。金属酸化物半導体層を形成した後、フォトリソグラフィ方法でパターニングした。その次、空気の中で４５０℃の温度で１時間熱処理をした。熱処理は、ホットプレートを利用した。熱処理過程で、ＺＴＯ層と当接しているＡｌ層は、隣接したＺＴＯの中の酸素を吸収して界面で酸化アルミニウム（Ａｌ２Ｏ３）が形成され、同時に非晶質ＺＴＯ層の結晶化が行われた。また、Ａｌ層と隣接したＺＴＯ層では酸素欠乏層が形成された。最後に、薄膜トランジスタを製造するのために、ソース／ドレイン電極を形成し、ソース／ドレイン電極はＡｌ電極で熱蒸着方法によって形成した。その次に、フォトリソグラフィを利用してパターニングして、本発明の一実施形態による薄膜トランジスタを製造した。
【0042】
＜実験例＞
１．構造分析
図３Ａは、本発明の一実施形態によって製造された薄膜トランジスタの３次元構造を示し、図３Ｂは、断面構造および実際素子の顕微鏡写真を示す図面である。Ｌｂａｒは金属層の幅を示し、Ｌｃｈはソース／ドレイン電極の間の間隔（チャンネル領域の長さ）を示す。
１．構造分析
図３Ａは、本発明の一実施形態によって製造された薄膜トランジスタの３次元構造を示し、図３Ｂは、断面構造および実際素子の顕微鏡写真を示す図面である。Ｌｂａｒは金属層の幅を示し、Ｌｃｈはソース／ドレイン電極の間の間隔（チャンネル領域の長さ）を示す。
【0043】
図３Ａを参考すると、本発明の薄膜トランジスタは、熱処理によってＡｌ層とＺＴＯ層との間に酸化アルミニウム（Ａｌ２Ｏ３）を形成し、Ａｌ層と隣接したＺＴＯ層の内部領域に酸素が欠乏された層を含む（図示せず）。図３Ｂを参考すると、本発明の薄膜トランジスタは、Ｌｂａｒ／Ｌｃｈ比率によって電気的特性を制御することができる。Ｌｂａｒ／Ｌｃｈの比率が１に近く製造されるほど薄膜トランジスタの移動度を高めることができる。ただ、Ｌｂａｒ＜Ｌｃｈの場合には、薄膜トランジスタの移動度特性向上が低下されることが示された。
【0044】
２．断面分析
図４は、本発明の一実施形態によって製造された薄膜トランジスタの断面を示すＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ）イメージである。
図４は、本発明の一実施形態によって製造された薄膜トランジスタの断面を示すＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ）イメージである。
【0045】
図４を参照すると、Ａｌ層とＺＴＯ層が隣接した部分に酸化アルミニウム（Ａｌ２Ｏ３）層および結晶化されたＺＴＯ層（Ｃｒｙｓｔａｌｌｉｚｅｄ ＺＴＯ；ｃ－ＺＴＯ）が形成されたことを確認することができる。
【0046】
３．元素分析
図５Ａは、ＴＥＭのＥＤＳ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を示し、図５Ｂは、ラインスキャニング（Ｌｉｎｅ ｓｃａｎｎｉｎｇ）を通じて本発明の一実施形態によって製造された薄膜トランジスタの元素成分を分析した結果を示した図面である。
図５Ａは、ＴＥＭのＥＤＳ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を示し、図５Ｂは、ラインスキャニング（Ｌｉｎｅ ｓｃａｎｎｉｎｇ）を通じて本発明の一実施形態によって製造された薄膜トランジスタの元素成分を分析した結果を示した図面である。
【0047】
図５Ａおよび図５Ｂを参照すると、酸化アルミニウム（Ａｌ２Ｏ３）層と隣接している結晶化されたＺＴＯ層（ｃ－ＺＴＯ）に酸素欠乏層が存在することを確認することができる。金属酸化物半導体層に酸素欠乏層が存在するようになると、電子濃度を増加させて、移動度を増加させることができることと知られている。よって、本発明は、金属酸化物半導体層に酸素欠乏層を含むことにより、高移動度特性を提供することができる。
【0048】
４．薄膜トランジスタ特性
図６は、５０μｍチャンネル長さ（Ｌｃｈ）を有する薄膜トランジスタ素子に、それぞれ０、１５、３０、４５μｍの幅（Ｌｂａｒ）を有するＡｌ金属層を適用した際の図面であり、図６Ａは、ゲート電圧（ｇａｔｅ ｖｏｌｔａｇｅ）によるドレイン電流（ｄｒａｉｎ ｃｕｒｒｕｎｔ）を示し、図６Ｂは、電界効果移動度（Ｆｌｅｉｄ－Ｅｆｆｅｃｔ Ｍｏｂｉｌｉｔｙ）を示す図面である。
図６は、５０μｍチャンネル長さ（Ｌｃｈ）を有する薄膜トランジスタ素子に、それぞれ０、１５、３０、４５μｍの幅（Ｌｂａｒ）を有するＡｌ金属層を適用した際の図面であり、図６Ａは、ゲート電圧（ｇａｔｅ ｖｏｌｔａｇｅ）によるドレイン電流（ｄｒａｉｎ ｃｕｒｒｕｎｔ）を示し、図６Ｂは、電界効果移動度（Ｆｌｅｉｄ－Ｅｆｆｅｃｔ Ｍｏｂｉｌｉｔｙ）を示す図面である。
【0049】
図６Ａを参照すると、Ｌｂａｒの大きさが０から４５μｍに増加した時、ドレイン電流が増加することが示され、図６Ｂを参照すると、電界効果移動度もＬｂａｒの大きさが大きくなるほど増加する傾向を示した。特に、Ｌｂａｒが４５μｍの場合、１００ｃｍ２／Ｖｓ以上の電界効果移動度を示した。
【0050】
図７は、５０μｍチャンネル長さ（Ｌｃｈ）を有する薄膜トランジスタ素子にそれぞれ０、１５、３０、４５μｍの幅（Ｌｂａｒ）を有するＡｌ金属層を適用した際の図面であり、それぞれ、図７Ａは、電界効果移動度、図７Ｂは、ｏｎ／ｏｆｆ電流比（ｃｕｒｒｅｎｔ ｒａｔｉｏ）、図７Ｃは、閾値電圧（Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ、Ｖｔｈ）、および図７Ｄは、閾値電圧以下の急激に小さい勾配（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅ）の変化を示している。
【0051】
図７Ａを参照すると、Ｌｂａｒの大きさが大きくなるほど電界効果移動度は増加する傾向を示した。一方、それぞれ、図７Ｂ、７Ｃおよび７Ｄを参照すると、ｏｎ／ｏｆｆ電流比、閾値電圧および閾値電圧以下勾配特性の場合、Ａｌ金属層がない場合と類似の特性を示している。
【0052】
５．活性化エネルギー分析
図８は、金属層の長さによる薄膜トランジスタ素子の活性化エネルギーを示す図面である。
図８を参照すると、金属層の長さによって活性化エネルギー減少が確認され、特に、金属層の長さがチャンネル長さに近接するほど活性化エネルギーは減少することが示された。活性化エネルギーの減少は、酸素欠乏層または結晶化層の存在で説明することができる。
図８は、金属層の長さによる薄膜トランジスタ素子の活性化エネルギーを示す図面である。
図８を参照すると、金属層の長さによって活性化エネルギー減少が確認され、特に、金属層の長さがチャンネル長さに近接するほど活性化エネルギーは減少することが示された。活性化エネルギーの減少は、酸素欠乏層または結晶化層の存在で説明することができる。
【0053】
以上、本発明の好ましい実施形態を参照して説明したが、当該技術分野において通常の知識を有する者は、特許請求範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更することができることを理解すべきである。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図7D】
【図8】
