特開 2024-22564 ＦＰＧＡリレーシステム上のブールリレー論理でのリレー再フラッシュ検出及び伝搬

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024022564

(43)【公開日】2024-02-16

(54)【発明の名称】ＦＰＧＡリレーシステム上のブールリレー論理でのリレー再フラッシュ検出及び伝搬

(51)【国際特許分類】

   G05B 19/05 20060101AFI20240208BHJP

【ＦＩ】

G05B19/05 D

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023126973

(22)【出願日】2023-08-03

(31)【優先権主張番号】202211044374

(32)【優先日】2022-08-03

(33)【優先権主張国・地域又は機関】IN

(71)【出願人】

【識別番号】517318263

【氏名又は名称】ベイカー ヒューズ ホールディングス エルエルシー

(74)【代理人】

【識別番号】110002871

【氏名又は名称】弁理士法人坂本国際特許商標事務所

(72)【発明者】

【氏名】ゴア，サウラブ

(72)【発明者】

【氏名】ソナヴァネ，サガール

【テーマコード（参考）】

5H220

【Ｆターム（参考）】

5H220BB07

5H220BB12

5H220CC07

5H220CX01

5H220JJ12

5H220JJ28

5H220KK05

5H220LL02

(57)【要約】      （修正有）

【課題】フィールドプログラマブルゲートアレイ（ＦＰＧＡ）上のブールリレー論理でのリレー再フラッシュ検出及び伝搬に関する。
【解決手段】リレー論理評価器は、状態変化を示す信号を受信するように構成された回路を含む。回路は、回路によって受信された状態変化を示す第２の信号を送信するように構成される。コントローラは、リレー論理評価器に結合される。コントローラは、回路から第２の信号を受信することに応答して、状態変化のカウントを示す値を決定するように構成される。コントローラは、値を示す信号を提供するように構成される。
【選択図】図１

【特許請求の範囲】

【請求項1】

リレーシステムであって、
状態変化を示す信号を受信するように構成された回路を備えるリレー論理評価器であって、前記回路が、前記回路によって受信された前記状態変化を示す第２の信号を送信するように構成される、リレー論理評価器と、
前記リレー論理評価器に結合されたコントローラであって、前記コントローラが、前記回路から前記第２の信号を受信することに応答して状態変化のカウントを示す値を決定するように構成され、前記コントローラが、前記値を示す信号を提供するように構成される、コントローラと、を備える、リレーシステム。

【請求項2】

前記コントローラが、
前記第２の信号を受信し、前記リレー論理評価器の前記回路から前記第２の信号を受信することに応答して状態変化のカウントを示す前記値を決定するように構成された再フラッシュキューカウンタと、
前記値を示す前記信号を提供するように構成されたリレー出力コントローラと、を備える、請求項１に記載のリレーシステム。

【請求項3】

前記コントローラの設定を調整するように構成された構成信号を受信するように構成された入力構成ピン、を更に備える、請求項１に記載のリレーシステム。

【請求項4】

前記値を示す前記信号が、方形波信号を含む、請求項１に記載のリレーシステム。

【請求項5】

前記コントローラに結合されたライト、を更に備える、請求項１に記載のリレーシステム。

【請求項6】

前記ライトが、フラッシュのカウントが人間の観察者によって識別可能であるレートでフラッシュするように構成されている、請求項５に記載のリレーシステム。

【請求項7】

前記リレー論理評価器が、複数の入力を備え、前記リレー論理評価器が、前記複数の入力によって複数の信号を順次受信するように構成される、請求項１に記載のリレーシステム。

【請求項8】

前記リレー論理評価器が、最大２５５の入力を備える、請求項７に記載のリレーシステム。

【請求項9】

前記状態変化を示す信号が、閾値を超える信号を出力するセンサから生じ、前記センサが、プラント内で動作する、請求項７に記載のシステム。

【請求項10】

方法であって、
論理評価器回路によって、状態変化を示す信号を受信することと、
コントローラによって、前記受信された信号に基づいて状態変化の数を示す値を決定することと、
前記コントローラによって、前記決定された値を示す信号を提供することと、を含む、方法。

【請求項11】

前記信号を受信することに応答して、前記決定された値に等しいフラッシュのシーケンスをフラッシュするように構成されたライトによって前記信号を受信すること、を更に含む、請求項１０に記載の方法。

【請求項12】

前記ライトが、人間の観察者に識別可能なレートでフラッシュする、請求項１１に記載の方法。

【請求項13】

前記コントローラが、構成ピンを備え、前記方法が、構成ピンによって、前記コントローラを構成すること、を更に含む、請求項１０に記載の方法。

【請求項14】

前記コントローラを構成することが、
許容可能なキュー長を調整することと、
再フラッシュ時間を調整することと、又は、
再フラッシュ有効化状態を変更することと、を含む、請求項１３に記載の方法。

【請求項15】

リレーシステムであって、
状態変化を示す信号を受信するように構成された回路を備えるリレー論理評価器であって、前記回路が、前記リレー論理評価器によって受信された前記状態変化を示す第２の信号を送信するように構成される、リレー論理評価器と、
前記リレー論理評価器に結合されたコントローラであって、前記コントローラが、前記リレー論理評価器の前記回路から前記第２の信号を受信することに応答して状態変化のカウントを示す値を決定するように構成され、前記コントローラが、前記値を示す信号を提供するように構成され、前記コントローラが、
プロセッサと、
命令を含む非一時的メモリであって、前記命令が、前記プロセッサに、
前記コントローラによって、受信された信号に基づいて状態変化の数を示す値を決定することと、
前記コントローラによって、前記決定された値を示す信号を提供することと、を行うように命令する、非一時的メモリと、を備える、コントローラと、を備える、リレーシステム。

【請求項16】

前記コントローラが、
前記第２の信号を受信し、前記リレー論理評価器の回路から前記第２の信号を受信することに応答して状態変化のカウントを示す前記値を決定するように構成された再フラッシュキューカウンタと、
前記値を示す前記信号を提供するように構成されたリレー出力コントローラと、を備える、請求項１５に記載のリレーシステム。

【請求項17】

前記コントローラの設定を調整するように構成された構成信号を受信するように構成された入力構成ピン、を更に備える、請求項１５に記載のリレーシステム。

【請求項18】

前記コントローラに結合されたライト、を更に備える、請求項１５に記載のリレーシステム。

【請求項19】

前記ライトが、フラッシュのカウントが人間の観察者によって識別可能であるレートでフラッシュするように構成されている、請求項１８に記載のリレーシステム。

【請求項20】

前記リレー論理評価器が、複数の入力を備え、前記リレー論理評価器が、前記複数の入力によって複数の信号を同時に受信するように構成される、請求項１５に記載のリレーシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、パフォーマンス監視システムにおける再フラッシュ検出に関する。

【背景技術】

【0002】

フィールドプログラマブルゲートアレイ（field-programmable gate array、ＦＰＧＡ）は、製造後に顧客又は設計者によって構成されるように設計された集積回路である。ＦＰＧＡ構成は、一般に、ハードウェア記述言語（hardware description language、ＨＤＬ）を使用して指定される。ＦＰＧＡは、プログラム可能な論理ブロックのアレイと、ブロックを一緒に配線することを可能にする再構成可能な相互接続の階層とを含む。論理ブロックは、複雑な組み合わせ機能を実行するように、又はＡＮＤ及びＸＯＲのような単純な論理ゲートとして作用するように構成することができる。ほとんどのＦＰＧＡにおいて、論理ブロックはまた、単純なフリップフロップ又はより完全なメモリのブロックであり得るメモリ要素を含む。多くのＦＰＧＡは、異なる論理機能を実装するように再プログラムすることができ、コンピュータソフトウェアで実行されるような柔軟な再構成可能なコンピューティングを可能にする。このようなシステムは、プラント監視システムに配備されることがある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本開示で説明する主題は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）上のブールリレー論理でのリレー再フラッシュ検出及び伝搬に関する。

【0004】

主題の例示的な実装形態は、以下のシステムを有するリレーシステムである。リレー論理評価器は、状態変化を示す信号を受信するように構成された回路を含む。回路は、回路によって受信された状態変化を示す第２の信号を送信するように構成される。コントローラは、リレー論理評価器に結合される。コントローラは、回路から第２の信号を受信することに応答して、状態変化のカウントを示す値を決定するように構成される。コントローラは、値を示す信号を提供するように構成される。

【0005】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。コントローラは、第２の信号を受信し、リレー論理評価器の回路から第２の信号を受信することに応答して状態変化のカウントを示す値を決定するように構成された再フラッシュキューカウンタを含む。リレー出力コントローラは、値を示す信号を提供するように構成される。

【0006】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。入力構成ピンは、コントローラの設定を調整するように構成された構成信号を受信するように構成される。

【0007】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。値を示す信号は、方形波信号を含む。

【0008】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。ライトが、コントローラに結合される。

【0009】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。ライトは、フラッシュのカウントが人間の観察者によって識別可能であるレートでフラッシュするように構成される。

【0010】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。リレー論理評価器は、複数の入力を含む。リレー論理評価器は、入力によって複数の信号を順次受信するように構成される。

【0011】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。リレー論理評価器は、最大２５５個の入力を含む。

【0012】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。状態変化を示す信号は、閾値を超える信号を出力するセンサから生じる。センサは、プラント内で動作する。

【0013】

本開示内で説明される主題の例示的な実装形態は、以下の特徴を有する方法である。状態変化を示す信号が、論理評価器回路によって受信される。状態変化の数を示す値は、受信された信号に基づいてコントローラによって決定される。決定された値を示す信号が、コントローラによって提供される。

【0014】

例示的な方法単独と、又は他の態様と組み合わせて組み合わせることができる、例示的な方法の態様は、以下を含む。信号は、信号を受信することに応答して、決定された値に等しいフラッシュのシーケンスをフラッシュするように構成されたライトによって受信される。

【0015】

例示的な方法単独と、又は他の態様と組み合わせて組み合わせることができる、例示的な方法の態様は、以下を含む。ライトは、人間の観察者に識別可能なレートでフラッシュする。

【0016】

例示的な方法単独と、又は他の態様と組み合わせて組み合わせることができる、例示的な方法の態様は、以下を含む。コントローラは、構成ピンを含む。方法は、構成ピンによって、コントローラを構成することを更に含む。

【0017】

例示的な方法単独と、又は他の態様と組み合わせて組み合わせることができる、例示的な方法の態様は、以下を含む。コントローラを構成することは、許容可能なキュー長を調整すること、再フラッシュ時間を調整すること、又は再フラッシュ有効化状態を変更することを含む。

【0018】

本開示内で説明される主題の例示的な実装形態は、以下の特徴を有するリレーシステムである。リレー論理評価器は、状態変化を示す信号を受信するように構成された回路を含む。回路は、リレー論理評価器によって受信された状態変化を示す第２の信号を送信するように構成される。コントローラは、リレー論理評価器に結合される。コントローラは、リレー論理評価器の回路から第２の信号を受信することに応答して、状態変化のカウントを示す値を決定するように構成される。コントローラは、値を示す信号を提供するように構成される。コントローラは、プロセッサと、プロセッサに以下の動作を実行するように命令する命令を含む非一時的メモリとを含む。状態変化の数を示す値は、受信された信号に基づいてコントローラによって決定される。決定された値を示す信号が、コントローラによって提供される。

【0019】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。コントローラは、第２の信号を受信し、リレー論理評価器の回路から第２の信号を受信することに応答して状態変化のカウントを示す値を決定するように構成された再フラッシュキューカウンタを含む。リレー出力コントローラは、値を示す信号を提供するように構成される。

【0020】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。入力構成ピンは、コントローラの設定を調整するように構成された構成信号を受信するように構成される。

【0021】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。ライトが、コントローラに結合される。

【0022】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。ライトは、フラッシュのカウントが人間の観察者によって識別可能であるレートでフラッシュするように構成される。

【0023】

例示的なリレーシステム単独と、又は他の態様と組み合わせて組み合わせることができる、例示的なリレーシステムの態様は、以下を含む。リレー論理評価器は、複数の入力を含む。リレー論理評価器は、複数の入力によって複数の信号を同時に受信するように構成される。

【0024】

本開示の１つ以上の実装形態の詳細は、添付の図面及び以下の説明に記載されている。本開示の他の特徴、目的、及び利点は、説明及び図面から、並びに特許請求の範囲から明らかである。

【図面の簡単な説明】

【0025】

本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、本明細書で開示される主題の特定の態様を示し、説明とともに、開示される実装形態に関連する原理のいくつかを説明するのに役立つ。図面において、

【図1】図１は、例示的なリレーシステムのブロック図を例解する。

【図2】図２は、本開示の態様とともに使用され得る例示的なコントローラのブロック図を例解する。

【図3】図３は、本開示の態様とともに使用され得る例示的な方法のフロー図を例解する。 様々な図に示される同様の参照番号は、同様の特徴を指す。

【発明を実施するための形態】

【0026】

本開示は、フィールドプログラマブルフィールドアレイ（ＦＰＧＡ）上のブールリレー論理でのリレー再フラッシュ検出及び伝搬に関する。より具体的には、再フラッシュ検出及び伝搬は、再フラッシュを処理するためのリレー論理ルールエンジンに統合され、ハードウェア記述言語（ＨＤＬ）が、論理回路の構造及び挙動を記述するために使用される。リレー再フラッシュ検出、処理、及び伝搬は、本明細書で説明する主題によって実行することができる。各入力は、連続的に（例えば、予想される信号を検出するのに十分なサンプルレートで）、０～１のアラーム遷移を監視し、任意の数の入力を監視することができる。本明細書で説明される概念を使用して、全ての処理入力ステップにおいて（すなわち、出力リレーに向かってリレー論理全体に伝搬する遷移が検出されたときに）遷移を検出及び登録することができる。検出された遷移は、リレー論理全体に伝搬される。入力から出力への再フラッシュの伝搬は、入力と出力との間のブール論理を含む。最後に、再フラッシュが有効になっているリレーの出力を検出した入力再フラッシュに基づいて、特定のリレーが再フラッシュであることを出力リレーに適用する。ｘ個の再フラッシュシーケンスが入力で検出される場合、出力リレーはｘ回再フラッシュされる。したがって、この回路は、再フラッシュを処理又は検出又は伝搬するための外部ハードウェアを排除する。

【0027】

図１は、例示的なリレーシステム１００のブロック図を例解する。リレーシステム１００は、リレー論理評価器１０２を含む。リレー論理評価器１０２は、複数の入力１０４を含む。いくつかの実装形態では、リレー論理評価器１０２は、複数の入力１０４によって複数の信号を順次受信するように構成される。いくつかの実装形態では、リレー論理評価器１０２は、複数の入力１０４によって複数の信号を同時に受信するように構成される。いくつかの実装形態では、リレー論理評価器は、最大２５５個の入力を含む。いくつかの実装形態では、状態変化を示す信号は、閾値を超える信号を出力するセンサから生じる。そのようなセンサは、例えば、プラント（発電所、加工プラント、ガスプラント、生産設備、等）内で動作することができる。いくつかの実装形態では、状態変化を示す信号は、別個のコントローラ又は調整システムから生じるか、又は別個のコントローラ又は調整システムによって調整される。例えば、信号は、閾値（アラーム値など）が設定される制御室によってセンサから受信され得る。センサ信号が予め設定された値を超えたことを示すと、制御室は、リレー論理評価器に信号を送信し得る。

【0028】

リレー論理評価器１０２は、状態の検出された再フラッシュなどの状態変化を示す信号を受信するように構成された回路１０６を備える。そのような状態は、指定された閾値を超えること、オン／オフ遷移、トリップインジケータ及び／又はアラームインジケータを含むことができる。回路は、回路によって受信された状態変化を示す第２の信号をコントローラ１０８に送信するように構成される。

【0029】

コントローラ１０８は、有線又は無線データ接続などによってリレー論理評価器１０２に結合される。いくつかの実装形態では、コントローラ１０８及びリレー論理評価器１０２は、同じ処理システム上、例えば同じＦＰＧＡ上に常駐する。コントローラ１０８は、回路１０６から第２の信号を受信することに応答して、状態変化のカウントを示す値を決定するように構成される。すなわち、コントローラは、リレー論理評価器１０２によって検出された状態変化の数をカウントする。コントローラ１０８は、カウント値を示す信号を提供するように構成される。いくつかの実装形態では、コントローラ１０８は、リレー論理評価器１０２の回路から第２の信号を受信することに応答して、第２の信号を受信し、状態変化のカウントを示す値を決定するように構成された再フラッシュキューカウンタ１１０を含む。すなわち、そのような実装形態では、再フラッシュキューカウンタ１１０は、リレー論理評価器１０２からの信号に基づいてカウントを決定する。カウント値が決定されると、再フラッシュキューカウンタ１１０に結合されたリレー出力コントローラ１０８は、その値を示す信号を提供するように構成される。そのような信号は、方形波信号、正弦波信号、又はそのような値を通信するのに適した任意の他の電気信号を含むことができる。

【0030】

いくつかの実装形態では、コントローラ１０８は、コントローラ１０８の設定を調整するように構成された構成信号を受信するように構成された入力構成ピンを含む。そのような設定は、許容可能なキュー長、再フラッシュタイミング、及び／又は再フラッシュ有効化状態を含むことができる。そのような設定は、本開示全体を通して論じられる。いくつかの実装形態では、構成ピンは、ＦＰＧＡレジスタ又はメモリの形態のソフト入力を含む。いくつかの実装形態では、構成ピンは、コントローラ１０８が存在するエンクロージャからアクセス可能なハードピンを含む。

【0031】

いくつかの実装形態では、ライト１１４がコントローラに結合される。そのような実装形態では、ライト１１４は、カウント値を示す信号を受信し、カウント値に等しいシーケンスをフラッシュさせる。ライト１１４は、フラッシュのカウントが人間の観察者によって識別可能であるレートで、例えば、毎秒１回のフラッシュのレートでフラッシュするように構成される。いくつかの実装形態では、フラッシュレートは、入力構成ピンによって調整することができる設定である。主にライトに結合されるものとして説明されているが、本開示から逸脱することなく、他の構成要素、例えば、カウント値を解釈して数値として値を表示するデータレコーダ又はディスプレイをコントローラ１０８に結合することができる。

【0032】

図２は、本開示の態様とともに使用され得る例示的なコントローラ１０８のブロック図である。コントローラ１０８は、とりわけ、システム１００のパラメータを監視し、システムの様々な動作パラメータを作動及び／又は調整するための信号を送信することができる。図４に示すように、コントローラ１０８は、１つ以上のプロセッサ２５０と、プロセッサ２５０に本明細書で説明する動作を実行させる命令を含む非一時的記憶媒体（例えば、メモリ２５２）とを含むことができる。プロセッサ２５０は、例えば評価器１０２を含むシステム内の構成要素との通信を送受信するための入力／出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ、Ｉ／Ｏ）インタフェース２５４に結合される。特定の例では、コントローラ１０８は加えて、システム１００の様々なシステム構成要素（システムに結合されたプラント内のシステムを含む）、並びにシステム１００に信号を提供する他のセンサ（例えば、圧力センサ、温度センサ、振動センサ、及び他のタイプのセンサ）のうちの１つ以上と状態を通信し、それらに作動及び／又は制御信号を送信することができる。図２ではコントローラ内にあるものとして例解されているが、プロセッサ２０５及び／又はメモリ２５２などの様々なコントローラ構成要素は、本開示から逸脱することなく、コントローラとは別個に位置することができる。

【0033】

いくつかの実装形態では、メモリ２５２は、様々な動作を実行するようにプロセッサに命令する命令を含む。例えば、いくつかの実装形態では、命令は、受信された信号に基づいて状態変化の数を示す値を決定するようにプロセッサ２５０に命令する。いくつかの実装形態では、命令は、決定された値を示す信号を提供するようにプロセッサ２５０に命令する。

【0034】

動作において、システムへのアラーム入力は、周期的にスキャンされる。アラーム入力毎に、「アラームなし」状態から「アラーム状態」への遷移が検出された場合、対応するアラーム入力に対して再フラッシュ状態ビットが設定され、メモリ２５２に記憶される。いくつかの実装形態では、ルール論理内の全てのオペレータステップが順次評価される。いくつかの実装形態では、ルール論理内の全てのオペレータステップが同時に評価される。

【0035】

オペレータ評価中に、オペレータステップへの入力のいずれかがその再フラッシュ状態セットを有する場合。オペレータステップの出力に対する再フラッシュ状態も設定され、メモリ２５２に記憶される。ルール論理内の全てのリレー出力ステップは、順次評価される。リレー出力ステップへの入力のいずれかが、その再フラッシュ状態セットを有する場合、カウンタ１１０は、対応するリレー出力に対してインクリメントされ、メモリ２５２に記憶されるが、しかしながら、カウンタ１１０が構成されたキュー長（図１の構成ピン１１２によって設定される）に達する場合、カウンタ１１０はもはやインクリメントされない。

【0036】

リレー出力に対して再フラッシュオプションが有効にされ（例えば、図１の構成ピン１１２によって）、再フラッシュカウンタが０より大きい場合、リレー出力は再フラッシュされ、すなわち、リレーは、構成された再フラッシュ期間についてトリップされず、構成された再フラッシュ期間について再びトリップされる。再フラッシュシーケンス毎に、カウンタは１だけ減分される。いくつかの実装形態では、ライトをこのプロセスに結合して、総カウントを示すシーケンスをフラッシュさせることができる。

【0037】

図３は、本開示の態様とともに使用され得る例示的な方法３００のフロー図を例解する。いくつかの実装形態では、方法ステップの全て又は一部は、コントローラ１０８によって実行される。３０２において、信号が論理評価器回路によって受信される。信号は、状態変化を示す。そのような状態変化の例は、本開示全体にわたって説明されている。

【0038】

３０４において、状態変化の数を示す値が、例えば、コントローラ１０８によって、受信された信号に基づいて決定される。３０６において、決定された値を示す信号がコントローラ１０８によって提供される。いくつかの実装形態では、信号は、信号を受信することに応答して、決定された値に等しいフラッシュのシーケンスをフラッシュするように構成されたライト１１４（図１）によって受信される。例えば、５回の状態変化は、５回のフラッシュをもたらす。そのような実装形態では、ライトは、人間の観察者に識別可能なレート、例えば、毎秒１回のフラッシュでフラッシュする。

【0039】

いくつかの実装形態では、コントローラは、構成ピンによって構成可能である。例えば、構成ピンは、コントローラを構成するための電気信号を受信する。このような構成信号は、例えば、許容可能なキュー長を調整するために使用することができる。このような調整は、コントローラによって処理することができるイベントの最大数を決定するために使用され、例えば、２５５イベントを最大として設定することができる。代替的に又は追加して、再フラッシュ時間を調整することができる。代替的に又は追加して、再フラッシュ有効化状態は、例えば、「オン」状態又は「オフ状態」にトグルされ得る。

【0040】

本開示は、多くの具体的な実装形態の詳細を含むが、これらは、特許請求され得るものの範囲に対する限定として解釈されるべきではなく、むしろ、特定の発明の特定の実装形態に特有の特徴の説明として解釈されるべきである。別個の実装形態の文脈において本開示で説明されるいくつかの特徴はまた、単一の実装形態において組み合わせて実装され得る。逆に、単一の実装形態の文脈で説明される様々な特徴はまた、複数の実装形態において別々に、又は任意の適切な部分的組み合わせにおいて実装され得る。更に、特徴は、特定の組み合わせで作用するものとして上記で説明され、最初はそのように請求されてもよいが、請求される組み合わせからの１つ以上の特徴は、場合によっては、組み合わせから削除することができ、請求される組み合わせは、部分組み合わせ又は部分組み合わせの変形形態を対象とすることができる。

【0041】

同様に、動作は特定の順序で図面に示されているが、これは、所望の結果を達成するために、そのような動作が示された特定の順序で、若しくは連続的な順序で実行されること、又は全ての例解された動作が実行されることを必要とすると理解されるべきではない。更に、上記で説明した実装形態における様々なシステム構成要素の分離は、全ての実装形態においてそのような分離を必要とすると理解されるべきではなく、説明された構成要素及びシステムは、一般に、単一の製品に一緒に統合され得るか、又は複数の製品にパッケージ化され得ることを理解されたい。

【0042】

こうして、主題の特定の実装形態について説明してきた。他の実装形態は、以下の特許請求の範囲の範囲内にある。場合によっては、特許請求の範囲に記載された動作は、異なる順序で実行することができ、それでも所望の結果を達成することができる。加えて、添付の図に示されたプロセスは、所望の結果を達成するために、図示される特定の順序、又は連続的な順序を必ずしも必要としない。

【図1】

【図2】

【図3】