特開 2024-23011 フィルタ装置およびそれを備えた高周波フロントエンド回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024023011

(43)【公開日】2024-02-21

(54)【発明の名称】フィルタ装置およびそれを備えた高周波フロントエンド回路

(51)【国際特許分類】

   H03H 7/09 20060101AFI20240214BHJP

   H04B 1/38 20150101ALI20240214BHJP

   H01F 17/00 20060101ALI20240214BHJP

   H01F 27/00 20060101ALI20240214BHJP

【ＦＩ】

H03H7/09 Z

H04B1/38

H01F17/00 D

H01F27/00 S

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022126529

(22)【出願日】2022-08-08

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】尾形 誠

【テーマコード（参考）】

5E070

5J024

5K011

【Ｆターム（参考）】

5E070AA05

5E070CB13

5J024AA01

5J024BA11

5J024CA04

5J024CA06

5J024DA04

5J024DA25

5J024DA33

5J024EA03

5J024KA01

5K011DA27

(57)【要約】      （修正有）

【課題】外部シールド電極の影響を抑制してフィルタ特性を向上させる共振器を有するフィルタ装置及びフィルタ装置を提供する。
【解決手段】フィルタ装置１００は、積層体、入力端子Ｔ１、出力端子Ｔ２、接地端子ＧＮＤ、共通電極ＰＣ、接地電極ＰＧ１、第１の共振器、第２の共振器、シールド電極ＰＧ２及び接地ビアＶＧ１、ＶＧ２を備える。第１の共振器は、第１ビアＶＬ１Ａ、ＶＬ１Ｂ及び平板電極Ｐ１を含む。第１ビアは、一方端が共通電極に接続され、他方端が入力端子に接続されている。平板電極は、第１ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なっている。第２の共振器は、第２ビアＶＬ２Ａ、ＶＬ２Ｂ及び平板電極Ｐ２を含む。第２ビアは、一方端が共通電極に接続され、他方端が出力端子に接続されている。平板電極Ｐ２は、第２ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１面および第２面を有し、複数の誘電体層が積層された積層体と、
前記積層体の前記第２面に配置された入力端子、出力端子、および接地端子と、
前記積層体の前記第１面側に配置された共通電極と、
前記接地端子に接続された接地電極と、
前記共通電極と前記接地電極との間の層に配置された第１共振器および第２共振器と、
前記共通電極よりも前記第１面側に配置され、前記積層体の積層方向から平面視した場合に前記共通電極の全体と重なるシールド電極と、
前記共通電極を介して、前記シールド電極と前記接地電極とを接続する第１接地ビアと、
前記共通電極を介さずに、前記シールド電極と前記接地電極とを直接接続する第２接地ビアとを備え、
前記第１共振器は、
一方端が前記共通電極に接続され、他方端が前記入力端子に接続された第１ビアと、
前記第１ビアに接続され、前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第１平板電極とを含み、
前記第２共振器は、
一方端が前記共通電極に接続され、他方端が前記出力端子に接続された第２ビアと、
前記第２ビアに接続され、前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第２平板電極とを含む、フィルタ装置。

【請求項2】

前記共通電極から前記シールド電極および前記第２接地ビアを経由して前記接地電極に至る経路長は、前記共通電極から前記第１接地ビアを経由して前記接地電極に至る経路長よりも長い、請求項１に記載のフィルタ装置。

【請求項3】

前記共通電極から前記シールド電極および前記第２接地ビアを経由して前記接地電極に至る経路のインダクタンス値は、前記共通電極から前記第１接地ビアを経由して前記接地電極に至る経路のインダクタンス値よりも大きい、請求項１に記載のフィルタ装置。

【請求項4】

前記第１共振器と前記第２共振器との間に配置された第３共振器をさらに備え、
前記第３共振器は、
前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第３平板電極と、
前記共通電極と前記第３平板電極との間に配置された第３ビアとを含む、請求項１～３のいずれか１項に記載のフィルタ装置。

【請求項5】

前記第２共振器と前記第３共振器との間に配置された第４共振器をさらに備え、
前記第４共振器は、
前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第４平板電極と、
前記共通電極と前記第４平板電極との間に配置された第４ビアとを含む、請求項４に記載のフィルタ装置。

【請求項6】

前記第１平板電極に接続され、前記積層方向から平面視した場合に前記第３平板電極と少なくとも一部が重なる第５平板電極と、
前記第２平板電極に接続され、前記積層方向から平面視した場合に前記第４平板電極と少なくとも一部が重なる第６平板電極と、
前記積層方向から平面視した場合に、前記第５平板電極および前記第６平板電極と少なくとも一部が重なる第７平板電極とをさらに備える、請求項５に記載のフィルタ装置。

【請求項7】

第１面および第２面を有し、複数の誘電体層が積層された積層体と、
前記積層体の前記第２面に配置された入出力端子および接地端子と、
前記積層体の前記第１面側に配置された第１電極と、
前記接地端子に接続された接地電極と、
前記第１電極と前記接地電極との間の層に配置された共振器と、
前記第１電極よりも前記第１面側に配置され、前記積層体の積層方向から平面視した場合に前記第１電極と重なるシールド電極と、
前記第１電極を介して、前記シールド電極と前記接地電極とを接続する第５接地ビアと、
前記第１電極を介さずに、前記シールド電極と前記接地電極とを直接接続する第６接地ビアとを備え、
前記共振器は、
一方端が前記第１電極に接続され、他方端が前記入出力端子に接続された第５ビアと、
前記第５ビアに接続され、前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第２電極とを含む、フィルタ装置。

【請求項8】

第１面および第２面を有し、複数の誘電体層が積層された積層体と、
前記積層体の前記第２面に配置された入力端子、出力端子、および接地端子と、
前記積層体の前記第１面側に配置された共通電極と、
前記接地端子に接続された接地電極と、
前記共通電極と前記接地電極との間の層に配置された第１共振器および第２共振器と、
前記共通電極よりも前記第１面側に配置された、第１シールド電極および第２シールド電極と、
前記共通電極を介して、前記第１シールド電極と前記接地電極とを接続する第１接地ビアと、
前記共通電極を介さずに、前記第１シールド電極と前記接地電極とを直接接続する第２接地ビアと、
前記共通電極を介して、前記第２シールド電極と前記接地電極とを接続する第３接地ビアと、
前記共通電極を介さずに、前記第２シールド電極と前記接地電極とを直接接続する第４接地ビアとを備え、
前記積層体の積層方向から平面視した場合に、前記第１シールド電極および前記第２シールド電極によって、前記共通電極のほぼ全体が覆われており、
前記第１共振器は、
一方端が前記共通電極に接続され、他方端が前記入力端子に接続された第１ビアと、
前記第１ビアに接続され、前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第１平板電極とを含み、
前記第２共振器は、
一方端が前記共通電極に接続され、他方端が前記出力端子に接続された第２ビアと、
前記第２ビアに接続され、前記積層方向から平面視した場合に前記接地電極と少なくとも一部が重なる第２平板電極とを含む、フィルタ装置。

【請求項9】

前記フィルタ装置は、バンドパスフィルタである、請求項１に記載のフィルタ装置。

【請求項10】

請求項１に記載のフィルタ装置を備えた、高周波フロントエンド回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、フィルタ装置およびそれを備えた高周波フロントエンド回路に関し、より特定的には、フィルタ装置の特性を向上させるための技術に関する。

【背景技術】

【0002】

国際公開第２０２２／０１９１１２号明細書（特許文献１）においては、本体の上面側に配置された共通電極に複数の共振器が接続されたフィルタ装置において、当該共通電極よりもさらに上面側に、接地電極に接続された内部シールド電極が配置された構成が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０２２／０１９１１２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

国際公開第２０２２／０１９１１２号明細書（特許文献１）に開示されたフィルタ装置においては、内部シールド電極によって、フィルタ装置外部に存在する外部機器のシールド電極（外部シールド電極）と、フィルタ装置の共通電極との結合が抑制される。これにより、外部シールド電極に起因するフィルタ特性の変動が抑制できる。

【0005】

一方で、国際公開第２０２２／０１９１１２号明細書（特許文献１）に開示されたフィルタ装置においては、内部シールド電極と接地電極とを接続するビアが、各共振器における接地ビアと共用されているため、内部シールド電極を介して共振器同士が結合し得る。そのため、国際公開第２０２２／０１９１１２号明細書（特許文献１）のような内部シールド電極を用いた場合でも、外部シールド電極が共振器間の結合に少なからず影響し得る。フィルタ特性のさらなる向上を実現するためには、このような外部シールド電極による影響を可能な限り排除することが必要となる。

【0006】

本開示は、このような課題を解決するためになされたものであって、その目的は、共振器を有するフィルタ装置において、外部シールド電極の影響を抑制してフィルタ特性を向上させることである。

【課題を解決するための手段】

【0007】

本開示のある局面に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子と、出力端子と、接地端子と、積層体の第１面側に配置された共通電極と、接地端子に接続された接地電極と、第１共振器および第２共振器と、シールド電極と、第１接地ビアおよび第２接地ビアとを備える。入力端子、出力端子、および接地端子は、積層体の第２面に配置されている。第１共振器および第２共振器は、共通電極と接地電極との間の層に配置されている。シールド電極は、共通電極よりも第１面側に配置され、積層体の積層方向から平面視した場合に共通電極の全体と重なっている。第１接地ビアは、共通電極を介して、シールド電極と接地電極とを接続している。第２接地ビアは、共通電極を介さずに、シールド電極と接地電極とを直接接続している。第１共振器は、第１ビアと、第１平板電極とを含む。第１ビアは、一方端が共通電極に接続され、他方端が入力端子に接続されている。第１平板電極は、第１ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なっている。第２共振器は、第２ビアと、第２平板電極とを含む。第２ビアは、一方端が共通電極に接続され、他方端が出力端子に接続されている。第２平板電極は、第２ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なっている。

【0008】

本開示の他の局面に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入出力端子と、接地端子と、積層体の第１面側に配置された第１電極と、接地端子に接続された接地電極と、第１電極と接地電極との間の層に配置された共振器と、シールド電極と、第５接地ビアおよび第６接地ビアとを備える。入出力端子および接地端子は、積層体の第２面に配置されている。シールド電極は、第１電極よりも第１面側に配置され、積層体の積層方向から平面視した場合に第１電極と重なっている。第５接地ビアは、第１電極を介して、シールド電極と接地電極とを接続している。第６接地ビアは、第１電極を介さずに、シールド電極と接地電極とを直接接続している。共振器は、一方端が第１電極に接続され、他方端が入出力端子に接続された第５ビアと、第５ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第２電極とを含む。

【0009】

本開示のさらに他の局面に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子と、出力端子と、接地端子と積層体の第１面側に配置された共通電極と、接地端子に接続された接地電極と、第１共振器および第２共振器と、第１シールド電極および第２シールド電極と、第１接地ビア～第４接地ビアとを備える。入力端子、出力端子、および接地端子は、積層体の第２面に配置されている。第１共振器および第２共振器は、共通電極と接地電極との間の層に配置されている。第１シールド電極および第２シールド電極は、共通電極よりも第１面側に配置されている。第１接地ビアは、共通電極および共振器を介して、第１シールド電極と接地電極とを接続している。第２接地ビアは、共通電極を介さずに、第１シールド電極と接地電極とを直接接続している。第３接地ビアは、共通電極を介して、第２シールド電極と接地電極とを接続している。第４接地ビアは、共通電極を介さずに、第２シールド電極と接地電極とを直接接続している。積層体の積層方向から平面視した場合に、第１シールド電極および第２シールド電極によって、共通電極のほぼ全体が覆われている。第１共振器は、一方端が共通電極に接続され、他方端が入力端子に接続された第１ビアと、第１ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第１平板電極とを含む。第２共振器は、一方端が共通電極に接続され、他方端が出力端子に接続された第２ビアと、第２ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第２平板電極とを含む。

【発明の効果】

【0010】

本開示に係るフィルタ装置においては、シールド電極には、共通電極を介して接地電極に接続される接地ビア（第１接地ビア，第３接地ビア，第５接地ビア）と、共通電極を介さずに接地電極に直接接続される接地ビア（第２接地ビア，第４接地ビア，第６接地ビア）とが接続されている。このような構成によって、共振器に流れる信号（電流）の大部分は共通電極を介する接地ビアを経由して接地電極に伝達され、共通電極を介さない接地ビアおよびシールド電極を経由する経路には信号はほとんど伝達されない。したがって、フィルタ装置の外部機器の外部シールド電極が近接した場合でも、外部シールド電極の影響を抑制してフィルタ特性を向上させることができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係るフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。

【図2】実施の形態１のフィルタ装置の等価回路図である。

【図3】実施の形態１のフィルタ装置の外観斜視図である。

【図4】実施の形態１のフィルタ装置の積層構造を示す分解斜視図である。

【図5】比較例のフィルタ装置の積層構造を示す分解斜視図である。

【図6】実施の形態１および比較例のフィルタ装置における信号経路を説明するための図である。

【図7】実施の形態１および比較例のフィルタ装置における通過特性を説明するための図である。

【図8】実施の形態２のフィルタ装置の積層構造を示す分解斜視図である。

【図9】実施の形態３のフィルタ装置の積層構造を示す分解斜視図である。

【図10】実施の形態４のフィルタ装置の積層構造を示す分解斜視図である。

【図11】実施の形態５のフィルタ装置の等価回路図である。

【図12】実施の形態５のフィルタ装置の積層構造の一例を示す分解斜視図である。

【発明を実施するための形態】

【0012】

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

【0013】

［実施の形態１］
（通信装置の基本構成）
図１は、実施の形態１のフィルタ装置が適用される高周波フロントエンド回路２０を有する通信装置１０のブロック図である。通信装置１０は、たとえば、携帯端末あるいは携帯電話基地局である。

【0014】

図１を参照して、通信装置１０は、アンテナ１２と、高周波フロントエンド回路２０と、ミキサ３０と、局部発振器３２と、Ｄ／Ａコンバータ（ＤＡＣ）４０と、ＲＦ回路５０とを備える。また、高周波フロントエンド回路２０は、バンドパスフィルタ２２，２８と、増幅器２４と、減衰器２６とを含む。なお、図１においては、高周波フロントエンド回路２０が、アンテナ１２から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路２０はアンテナ１２を介して高周波信号を受信する受信回路を含んでいてもよい。

【0015】

通信装置１０は、ＲＦ回路５０から伝達された送信信号を高周波信号にアップコンバートしてアンテナ１２から放射する。ＲＦ回路５０から出力された送信信号である変調済みのデジタル信号は、Ｄ／Ａコンバータ４０によってアナログ信号に変換される。ミキサ３０は、Ｄ／Ａコンバータ４０によってデジタル信号からアナログ信号に変換された送信信号を、局部発振器３２からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ２８は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の送信信号のみを抽出する。減衰器２６は、送信信号の強度を調整する。増幅器２４は、減衰器２６を通過した送信信号を、所定のレベルまで電力増幅する。バンドパスフィルタ２２は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ２２を通過した送信信号は、アンテナ１２から放射される。

【0016】

上記のような通信装置１０におけるバンドパスフィルタ２２，２８として、本開示に対応したフィルタ装置を採用することができる。

【0017】

（フィルタ装置の構成）
次に図２～図４を用いて、実施の形態１のフィルタ装置１００の詳細な構成について説明する。

【0018】

図２は、フィルタ装置１００の等価回路図である。図２を参照して、フィルタ装置１００は、入力端子Ｔ１と、出力端子Ｔ２と、接地端子ＧＮＤと、共振器ＲＣ１～ＲＣ４とを備える。共振器ＲＣ１～ＲＣ４の各々は、インダクタとキャパシタとが並列接続されたＬＣ並列共振器である。

【0019】

共振器ＲＣ１は、入力端子Ｔ１と接地端子ＧＮＤとの間に直列に接続されたインダクタＬ１Ａ，Ｌ１Ｂと、インダクタＬ１Ｂに並列に接続されたインダクタＬ２Ｂと、当該インダクタＬ１Ａ，Ｌ１Ｂに並列に接続されたキャパシタＣ１とを含む。インダクタＬ１ＡとキャパシタＣ１との接続ノードＮ１Ａは、入力端子Ｔ１に接続されている。インダクタＬ１ＢとキャパシタＣ１との接続ノードＮ３Ｂは、接地端子ＧＮＤに接続されている。なお、インダクタＬ２Ｂのインダクタンス値は、インダクタＬ１Ｂのインダクタンス値よりも大きい。

【0020】

共振器ＲＣ２は、出力端子Ｔ２と接地端子ＧＮＤとの間に直列に接続されたインダクタＬ２Ａ，Ｌ２Ｂと、インダクタＬ２Ｂに並列に接続されたインダクタＬ１Ｂと、当該インダクタＬ２Ａ，Ｌ２Ｂに並列に接続されたキャパシタＣ２とを含む。インダクタＬ２ＡとキャパシタＣ２との接続ノードＮ２Ａは、出力端子Ｔ２に接続されている。インダクタＬ２ＢとキャパシタＣ２との接続ノードＮ４Ｂは、接地端子ＧＮＤに接続されている。すなわち、並列接続されたインダクタＬ１Ｂ，Ｌ２Ｂは、共振器ＲＣ１と共用されている。

【0021】

共振器ＲＣ３は、直列に接続されたインダクタＬ３Ａ，Ｌ１Ｂと、インダクタＬ１Ｂに並列に接続されたインダクタＬ２Ｂと、当該インダクタＬ３Ａ，Ｌ１Ｂに並列に接続されたキャパシタＣ３とを含む。インダクタＬ３ＡとキャパシタＣ３との接続ノードＮ３Ａは、キャパシタＣ１３を介して共振器ＲＣ１の接続ノードＮ１Ａ（すなわち、入力端子Ｔ１）に接続されている。共振器ＲＣ３においても、並列接続されたインダクタＬ１Ｂ，Ｌ２Ｂは、共振器ＲＣ１と共用されている。

【0022】

共振器ＲＣ４は、直列に接続されたインダクタＬ４Ａ，Ｌ２Ｂと、インダクタＬ２Ｂに並列に接続されたインダクタＬ１Ｂと、当該インダクタＬ４Ａ，Ｌ２Ｂに並列に接続されたキャパシタＣ４とを含む。インダクタＬ４ＡとキャパシタＣ４との接続ノードＮ４Ａは、キャパシタＣ２４を介して共振器ＲＣ２の接続ノードＮ２Ａ（すなわち、出力端子Ｔ２）に接続されている。共振器ＲＣ４においても、並列接続されたインダクタＬ１Ｂ，Ｌ２Ｂは、共振器ＲＣ１と共用されている。

【0023】

また、共振器ＲＣ１の接続ノードＮ１Ａ（入力端子Ｔ１）と、共振器ＲＣ２の接続ノードＮ２Ａ（出力端子Ｔ２）とが、キャパシタＣ１２を介して接続されている。さらに、接続ノードＮ１Ｂ，Ｎ２Ｂで示される、各共振器のインダクタＬ１Ａ，Ｌ２Ａ，Ｌ３Ａ，Ｌ４Ａが互いに接続された部分が、図４等で後述する共通電極ＰＣに対応する。

【0024】

各共振器同士は、磁気結合により結合している。このように、フィルタ装置１００は、入力端子Ｔ１と出力端子Ｔ２との間に、互いに磁気結合する４段の共振器が配置された構成を有している。各共振器の共振周波数を調整することによって、フィルタ装置１００は、所望の周波数帯域の信号を通過させるバンドパスフィルタとして機能する。

【0025】

図３はフィルタ装置１００の外観斜視図であり、図４はフィルタ装置１００の積層構造の一例を示す分解斜視図である。

【0026】

図３および図４を参照して、フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ８が積層方向に積層された、直方体または略直方体の積層体１１０を備えている。誘電体層ＬＹ１～ＬＹ８は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、ＬＣ並列共振器のインダクタおよびキャパシタが構成される。なお、本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に設けられる導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

【0027】

なお、以降の説明においては、積層体１１０における誘電体層ＬＹ１～ＬＹ８の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の長辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

【0028】

積層体１１０の上面１１１（誘電体層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。積層体１１０の下面１１２（誘電体層ＬＹ８）には、当該フィルタ装置１００と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤの各々は平板電極であり、積層体１１０の下面１１２に規則的に配置されたＬＧＡ（Land Grid Array）端子である。実施の形態１の「上面１１１」および「下面１１２」は、本開示における「第１面」および「第２面」にそれぞれ対応する。

【0029】

フィルタ装置１００は、図２で説明したように、４段のＬＣ並列共振器を有している。より具体的には、ビアＶＬ１Ａ，ＶＬ１Ｂおよびキャパシタ電極Ｐ１を含んで構成された共振器ＲＣ１と、ビアＶＬ２Ａ，ＶＬ２Ｂおよびキャパシタ電極Ｐ２を含んで構成された共振器ＲＣ２と、ビアＶＬ３およびキャパシタ電極Ｐ３を含んで構成された共振器ＲＣ３と、ビアＶＬ４およびキャパシタ電極Ｐ４を含んで構成された共振器ＲＣ４とを含む。ビアＶＬ１Ｂ，ＶＬ２Ｂ，ＶＬ３，ＶＬ４の各々は、誘電体層ＬＹ３に配置された共通電極ＰＣに接続されている。

【0030】

共通電極ＰＣは、ビアＶＧ１，ＶＧ３によって、誘電体層ＬＹ６に配置された接地電極ＰＧ１、および、誘電体層ＬＹ２に配置されたシールド電極ＰＧ２に接続されている。接地電極ＰＧ１は、ビアＶＧ２，ＶＧ４によって、シールド電極ＰＧ２と直接接続されている。また、接地電極ＰＧ１は、ビアＶＧ５，ＶＧ６によって、誘電体層ＬＹ８の接地端子ＧＮＤに接続されている。キャパシタ電極Ｐ１，Ｐ２，Ｐ３，Ｐ４は、誘電体層ＬＹ６に配置されている。

【0031】

入力端子Ｔ１は、ビアＶＬ１Ａにより誘電体層ＬＹ６に配置されたキャパシタ電極Ｐ１に接続されている。キャパシタ電極Ｐ１は、ビアＶＬ１Ｂによって、誘電体層ＬＹ２に配置された共通電極ＰＣに接続されている。キャパシタ電極Ｐ１は、略Ｌ字形状をした平板電極である。積層体１１０を積層方向（Ｚ軸方向）から平面視した場合に、キャパシタ電極Ｐ１の一部は、誘電体層ＬＹ７の接地電極ＰＧ１と重なっている。キャパシタ電極Ｐ１と接地電極ＰＧ１とによって、図２におけるキャパシタＣ１が構成される。

【0032】

ビアＶＬ１Ｂおよび共通電極ＰＣによって、図２におけるインダクタＬ１Ａが構成される。ビアＶＧ１，ＶＧ３における共通電極ＰＣと接地電極ＰＧ１との間の部分によって、図２におけるインダクタＬ１Ｂが構成される。ビアＶＧ１，ＶＧ３における共通電極ＰＣとシールド電極ＰＧ２との間の部分、シールド電極ＰＧ２、および、ビアＶＧ２，ＶＧ４によって、図２におけるインダクタＬ２Ｂが構成される。すなわち、キャパシタ電極Ｐ１、接地電極ＰＧ１、シールド電極ＰＧ２、ビアＶＬ１Ｂ，ＶＧ１～ＶＧ４および共通電極ＰＣによって、共振器ＲＣ１が構成される。

【0033】

出力端子Ｔ２は、ビアＶＬ２Ａにより誘電体層ＬＹ６に配置されたキャパシタ電極Ｐ２に接続されている。キャパシタ電極Ｐ２は、ビアＶＬ２Ｂによって、誘電体層ＬＹ２に配置された共通電極ＰＣに接続されている。キャパシタ電極Ｐ２は、略Ｌ字形状をした平板電極である。積層体１１０を積層方向から平面視した場合に、キャパシタ電極Ｐ２の一部は、誘電体層ＬＹ７の接地電極ＰＧ１と重なっている。キャパシタ電極Ｐ２と接地電極ＰＧ１とによって、図２におけるキャパシタＣ２が構成される。ビアＶＬ２Ｂおよび共通電極ＰＣによって、図２におけるインダクタＬ２Ａが構成される。すなわち、キャパシタ電極Ｐ２、接地電極ＰＧ１、シールド電極ＰＧ２、ビアＶＬ２Ｂ，ＶＧ１～ＶＧ４および共通電極ＰＣによって、共振器ＲＣ２が構成される。

【0034】

共振器ＲＣ１のキャパシタ電極Ｐ１は、ビアＶＬ５によって、誘電体層ＬＹ５に配置されたキャパシタ電極Ｐ５に接続されている。キャパシタ電極Ｐ５は、矩形形状の平板電極である。積層体１１０を積層方向から平面視した場合に、キャパシタ電極Ｐ５の一部は、誘電体層ＬＹ６に配置された共振器ＲＣ３のキャパシタ電極Ｐ３と重なっている。キャパシタ電極Ｐ３とキャパシタ電極Ｐ５とによって、図２におけるキャパシタＣ１３が構成される。ビアＶＬ３は、キャパシタ電極Ｐ３と共通電極ＰＣに接続されている。キャパシタ電極Ｐ３、接地電極ＰＧ１、シールド電極ＰＧ２、ビアＶＬ３，ＶＧ１～ＶＧ４および共通電極ＰＣによって、共振器ＲＣ３が構成される。

【0035】

共振器ＲＣ２のキャパシタ電極Ｐ２は、ビアＶＬ６によって、誘電体層ＬＹ５に配置されたキャパシタ電極Ｐ６に接続されている。キャパシタ電極Ｐ６は、矩形形状の平板電極である。積層体１１０を積層方向から平面視した場合に、キャパシタ電極Ｐ６の一部は、誘電体層ＬＹ６に配置された共振器ＲＣ４のキャパシタ電極Ｐ４と重なっている。キャパシタ電極Ｐ４とキャパシタ電極Ｐ６とによって、図２におけるキャパシタＣ２４が構成される。ビアＶＬ４は、キャパシタ電極Ｐ４と共通電極ＰＣに接続されている。キャパシタ電極Ｐ４、接地電極ＰＧ１、シールド電極ＰＧ２、ビアＶＬ４，ＶＧ１～ＶＧ４および共通電極ＰＣによって、共振器ＲＣ４が構成される。

【0036】

誘電体層ＬＹ４には、矩形形状のキャパシタ電極Ｐ７が配置されている。キャパシタ電極Ｐ７は、積層体１１０を積層方向から平面視した場合に、誘電体層ＬＹ５に配置されたキャパシタ電極Ｐ５およびキャパシタ電極Ｐ６と部分的に重なっている。キャパシタ電極Ｐ５～Ｐ７によって、図２におけるキャパシタＣ１２が構成される。

【0037】

実施の形態１における「ビアＶＬ１Ａ，ＶＬ１Ｂ」は、本開示における「第１ビア」に対応する。実施の形態１における「ビアＶＬ２Ａ，ＶＬ２Ｂ」は、本開示における「第２ビア」に対応する。実施の形態１における「ビアＶＬ３」および「ビアＶＬ４」は、本開示における「第３ビア」および「第４ビア」にそれぞれ対応する。実施の形態１における「ビアＶＧ１，ＶＧ３」の各々は、本開示における「第１接地ビア」に対応する。実施の形態１における「ビアＶＧ２，ＶＧ４」の各々は、本開示における「第２接地ビア」に対応する。実施の形態１における「キャパシタ電極Ｐ１～Ｐ７」は、本開示における「第１平板電極」～「第７平板電極」にそれぞれ対応する。

【0038】

（フィルタ特性）
次に、図５～図７を用いて、実施の形態１のフィルタ装置１００のフィルタ特性について、比較例と比較しながら説明する。図５は比較例のフィルタ装置１００Ｘの分解斜視図である。フィルタ装置１００Ｘにおいては、図４で説明したフィルタ装置１００における、ビアＶＧ２，ＶＧ４が除かれた構成となっている。フィルタ装置１００Ｘにおけるその他の構成はフィルタ装置１００と同様である。図５において図４と重複する要素の説明は繰り返さない。

【0039】

図６は、実施の形態１および比較例のフィルタ装置における信号経路を説明するための図である。図６においては、左図に実施の形態１のフィルタ装置１００における分解斜視図の一部が示されており、右図には比較例のフィルタ装置１００Ｘにおける分解斜視図の一部が示されている。なお、図６の説明においては、図２および図４を適宜参照しながら、２段目の共振器ＲＣ３を流れる信号について説明する。

【0040】

共振器ＲＣ１からキャパシタＣ１３を介して共振器ＲＣ３に伝達された信号は、ビアＶＬ３によって共通電極ＰＣに伝達される。共通電極ＰＣにおいては、ビアＶＬ３に最も近接しているビアＶＧ１に信号が伝達され、その大部分は実線の矢印ＡＲ１の経路によって接地電極ＰＧ１へと流れる。また、ビアＶＧ１に伝達された信号の一部は、シールド電極ＰＧ２へも伝達される。

【0041】

右図に示されるビアＶＧ２，ＶＧ４のない比較例のフィルタ装置１００Ｘにおいては、シールド電極ＰＧ２に伝達された信号は、破線の矢印ＡＲ３のように、共振器ＲＣ２，ＲＣ４に用いられるビアＶＧ３を通って接地電極ＰＧ１へと流れる。すなわち、共振器ＲＣ３と共振器ＲＣ４とを結合する信号が、シールド電極ＰＧ２を介して伝達される。そのため、外部機器におけるシールド電極（外部シールド電極）が、フィルタ装置１００Ｘに近接した場合、共振器ＲＣ３と共振器ＲＣ４との間の結合が、この外部シールド電極によって影響を受ける。

【0042】

一方、実施の形態１のフィルタ装置１００においては、シールド電極ＰＧ２に伝達された信号は、ビアＶＧ１に最も近接しているビアＶＧ２に伝達され、破線の矢印ＡＲ２のようにビアＶＧ２を介して接地電極ＰＧ１へと流れ、ビアＶＧ３へはほとんど流れない。すなわち、シールド電極ＰＧ２においては、共振器ＲＣ３と共振器ＲＣ４を結合する信号が流れないため、外部シールド電極が存在した場合でも、共振器ＲＣ３と共振器ＲＣ４との結合には影響しない。

【0043】

なお、共通電極ＰＣからシールド電極ＰＧ２を経由して接地電極ＰＧ１に至る経路の経路長は、共通電極ＰＣからビアＶＧ１のみを経由して接地電極ＰＧ１に至る経路の経路長よりも長く、インダクタンス値が大きくなるため、信号の大部分はビアＶＧ１のみを経由する経路に流れる。そのため、比較例のフィルタ装置１００Ｘの場合でも、シールド電極ＰＧ２のない構成に比べると外部シールド電極による影響を低減することはできる。しかしながら、実施の形態１のように、シールド電極ＰＧ２と接地電極ＰＧ１とを直接接続するビアＶＧ２，ＶＧ４を設けることによって、比較例の場合に比べて、共振器間の結合に対する外部シールド電極の影響をさらに低減することができる。

【0044】

図７は、実施の形態１および比較例のフィルタ装置において、外部シールドの有無による通過特性の変化を説明するための図である。図７においては、左図に実施の形態１のフィルタ装置１００の通過特性のグラフが示されており、右図には比較例のフィルタ装置１００Ｘの通過特性のグラフが示されている。各グラフにおいて、横軸には周波数が示されており、縦軸には挿入損失が示されている。また、各グラフにおいて、実線ＬＮ１０，ＬＮ２０は外部シールド電極がない場合の通過特性であり、破線ＬＮ１１，ＬＮ２１は外部シールド電極がある場合の通過特性である。

【0045】

図７を参照して、右図の比較例の場合には、外部シールド電極がある場合には、外部シールド電極がない場合に比べて、通過帯域が低周波数側に拡大しており、言い換えれば通過帯域と非通過帯域との間の減衰特性が低下している。なお、このような特性変化は、所望のフィルタ特性に対して必ずしも悪い影響とは言えない場合もあるが、外部シールド電極の有無によってフィルタ特性が変動すれば、当該フィルタ装置が適用された機器の性能が不安定になる可能性がある。

【0046】

一方で、左図の実施の形態１の場合には、外部シールド電極の有無による通過特性の変化はほとんど見られない。したがって、実施の形態１のような構成とすることによって、外部シールド電極の影響を抑制してフィルタ特性を向上（安定化）させるとともに、当該フィルタ装置が適用された機器の性能の安定化を図ることができる。

【0047】

なお、上記の説明においては、４つの共振器で構成されるフィルタ装置について説明したが、共振器の数は５つ以上であってもよい。

【0048】

［実施の形態２］
実施の形態２においては、シールド電極が複数の平板電極によって形成される構成について説明する。

【0049】

図８は、実施の形態２のフィルタ装置１００Ａの積層構造を示す分解斜視図である。フィルタ装置１００Ａにおいては、実施の形態１のフィルタ装置１００のシールド電極ＰＧ２が、シールド電極ＰＧ２１，ＰＧ２２に置き換えられた構成となっている。図８において、図４で示したフィルタ装置１００と重複する要素の説明は繰り返さない。

【0050】

図８を参照して、フィルタ装置１００Ａの誘電体層ＬＹ２には、１段目の共振器ＲＣ１および２段目の共振器ＲＣ３に対して設けられたシールド電極ＰＧ２１と、３段目の共振器ＲＣ４および４段目の共振器ＲＣ２に対して設けられたシールド電極ＰＧ２２とが配置されている。

【0051】

シールド電極ＰＧ２１，ＰＧ２２の各々は、矩形形状の平板電極であり、全体として図４のフィルタ装置１００のシールド電極ＰＧ２と同程度の大きさとなっている。言い換えれば、積層体１１０の積層方向から平面視した場合に、シールド電極ＰＧ２１，ＰＧ２２によって、共通電極ＰＣのほぼ全体が覆われている。シールド電極ＰＧ２１にはビアＶＧ１，ＶＧ２が接続されており、シールド電極ＰＧ２２にはビアＶＧ３，ＶＧ４が接続されている。

【0052】

このように、シールド電極が二分割された構成においても、各シールド電極に、共振器を介さずに接地電極ＰＧ１に接続されるビアが配置されているため、外部機器の外部シールド電極が近接した場合でも、共振器間の結合への影響を低減することができる。また、シールド電極が分割されているため、シールド電極を介した共振器ＲＣ３と共振器ＲＣ４との結合も抑制できる。

【0053】

実施の形態２における「シールド電極ＰＧ２１」および「シールド電極ＰＧ２２」は、本開示における「第１シールド電極」および「第２シールド電極」に対応する。実施の形態２における「ビアＶＧ１」～「ビアＶＧ４」は、本開示における「第１接地ビア」～「第４接地ビア」にそれぞれ対応する。

【0054】

［実施の形態３］
実施の形態３においては、フィルタ装置が２つの共振器で構成される例について説明する。

【0055】

図９は、実施の形態３のフィルタ装置１００Ｂの積層構造を示す分解斜視図である。フィルタ装置１００Ｂにおいては、実施の形態１のフィルタ装置１００における共振器ＲＣ３，ＲＣ４が削除された構成となっている。より具体的には、フィルタ装置１００Ｂは、図４におけるキャパシタ電極Ｐ３，Ｐ４およびビアＶＬ３，ＶＬ４が削除された構成となっている。図９において、図４で示したフィルタ装置１００と重複する要素の説明は繰り返さない。

【0056】

フィルタ装置１００Ｂのような２段の共振器の構成においても、共振器を介さずに接地電極ＰＧ１に接続されるビアＶＧ２，ＶＧ４が、シールド電極ＰＧ２に配置されているため、外部機器の外部シールド電極が近接した場合でも、共振器間の結合への影響を低減することができる。

【0057】

［実施の形態４］
実施の形態４においては、フィルタ装置が３つの共振器で構成される例について説明する。

【0058】

図１０は、実施の形態４のフィルタ装置１００Ｃの積層構造を示す分解斜視図である。フィルタ装置１００Ｃにおいては、実施の形態１のフィルタ装置１００における共振器ＲＣ４が削除された構成となっている。図１０において、図４で示したフィルタ装置１００と重複する要素の説明は繰り返さない。

【0059】

より具体的には、フィルタ装置１００Ｃは、図４におけるキャパシタ電極Ｐ４およびビアＶＬ４が削除された構成となっている。なお、フィルタ装置１００Ｃにおいては、共振器ＲＣ３を構成するキャパシタ電極Ｐ３およびビアＶＬ３は、積層体１１０において、Ｘ軸方向の中央付近に配置されている。そして、キャパシタ電極Ｐ３は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ５に配置されたキャパシタ電極Ｐ５，Ｐ６と部分的に重なっている。

【0060】

フィルタ装置１００Ｃのような３段の共振器の構成においても、共振器を介さずに接地電極ＰＧ１に接続されるビアＶＧ２，ＶＧ４が、シールド電極ＰＧ２に接続されているため、外部機器の外部シールド電極が近接した場合でも、共振器間の結合への影響を低減することができる。

【0061】

［実施の形態５］
実施の形態５においては、フィルタ装置が１つの共振器で構成される例について説明する。

【0062】

図１１は、実施の形態５のフィルタ装置１００Ｄの等価回路図である。また、図１２は、フィルタ装置１００Ｄの積層構造を示す分解斜視図である。

【0063】

まず図１１を参照して、フィルタ装置１００Ｄは、入力端子Ｔ１と出力端子Ｔ２とをつなぐ経路と、接地端子ＧＮＤとの間に共振器ＲＣ１１が接続された構成を有している。共振器ＲＣ１１は、インダクタＬ１１，Ｌ１２，Ｌ１３と、キャパシタＣ１１とを含んでいる。インダクタＬ１１の一方端は、入力端子Ｔ１および出力端子Ｔ２に接続されている。インダクタＬ１２，Ｌ１３は、インダクタＬ１１の他方端と接地端子ＧＮＤとの間に並列に接続されている。インダクタＬ１３のインダクタンス値は、インダクタＬ１２のインダクタンス値よりも大きい。キャパシタＣ１１は、入力端子Ｔ１および出力端子Ｔ２と、接地端子ＧＮＤとの間に接続されている。

【0064】

次に図１２を参照して、フィルタ装置１００Ｄにおける積層体１１０Ｄは、複数の誘電体層ＬＹ１１～ＬＹ１６が積層された構成を有している。実施の形態１のフィルタ装置１００と同様に、上面１１１（誘電体層ＬＹ１１）には方向性マークＤＭが配置されている。また、下面１１２（誘電体層ＬＹ１６）には、入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤが配置されている。なお、実施の形態５においては、入力端子Ｔ１および出力端子Ｔ２は、共通の１つの平板電極によって構成されている。そのため、以降の説明においては、入力端子Ｔ１および出力端子Ｔ２を包括して「入出力端子Ｔ１２」とも称する。

【0065】

入出力端子Ｔ１２は、ビアＶＬ１１によって、誘電体層ＬＹ１４に配置されたキャパシタ電極Ｐ１２に接続されている。キャパシタ電極Ｐ１２は、略Ｌ字形状を有する平板電極であり、積層体１１０Ｄの法線方向から平面視した場合に、誘電体層ＬＹ１５に配置された接地電極ＰＧ１１と部分的に重なっている。接地電極ＰＧ１１は、ビアＶＧ１３，ＶＧ１４によって、誘電体層ＬＹ１６の接地端子ＧＮＤに接続されている。すなわち、キャパシタ電極Ｐ１４と接地端子ＧＮＤとによって、図１１におけるキャパシタＣ１１が構成される。

【0066】

キャパシタ電極Ｐ１２は、さらに、ビアＶＬ１２によって、誘電体層ＬＹ１３に配置された平板電極Ｐ１１に接続されている。ビアＶＬ１２および平板電極Ｐ１１によって、図１１におけるインダクタＬ１１が構成される。平板電極Ｐ１１は、ビアＶＧ１１によって誘電体層ＬＹ１２に配置されたシールド電極ＰＧ１２、および、誘電体層ＬＹ１５に配置された接地電極ＰＧ１１に接続されている。

【0067】

シールド電極ＰＧ１２は、略矩形形状を有する平板電極であり、積層体１１０Ｄの法線方向から平面視した場合に、誘電体層ＬＹ１３の平板電極Ｐ１１と重なっている。シールド電極ＰＧ１２は、ビアＶＧ１２によって、平板電極Ｐ１１を介さずに接地電極ＰＧ１１に直接接続されている。

【0068】

すなわち、平板電極Ｐ１１からビアＶＧ１１のみを経由して接地電極ＰＧ１１に至る経路によって、図１１におけるインダクタＬ１２が構成される。また、平板電極Ｐ１１から、ビアＶＧ１１、シールド電極ＰＧ１２およびビアＶＧ１２を経由して接地電極ＰＧ１１に至る経路によって、図１１におけるインダクタＬ１３が構成される。平板電極Ｐ１１は、図１１における、インダクタＬ１１，Ｌ１２，Ｌ１３の接続ノードの部分に対応する。

【0069】

このような構成においても、共振器ＲＣ１１を流れる電流は、主に平板電極Ｐ１１からビアＶＧ１１のみを経由して接地電極ＰＧ１１へ至る経路長の短い（インダクタンス値の小さい）経路を流れ、シールド電極ＰＧ１２を経由する経路にはほとんど流れない。そのため、フィルタ装置１００Ｄの上面１１１方向に、外部機器のシールド電極が存在する場合においても、フィルタ装置１００Ｄへの影響を低減することができる。

【0070】

なお、実施の形態５における「平板電極Ｐ１１」は、本開示における「第１電極」に対応する。実施の形態５における「ビアＶＧ１１」および「ビアＶＧ１２」は、本開示における「第５接地ビア」および「第６接地ビア」にそれぞれ対応する。実施の形態５における「ビアＶＬ１２」は、本開示における「第５ビア」に対応する。実施の形態５における「キャパシタ電極Ｐ１２」は、本開示における「第２電極」に対応する。
［態様］
（第１項）一態様に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子と、出力端子と、接地端子と、積層体の第１面側に配置された共通電極と、接地端子に接続された接地電極と、第１共振器および第２共振器と、シールド電極と、第１接地ビアおよび第２接地ビアとを備える。入力端子、出力端子、および接地端子は、積層体の第２面に配置されている。第１共振器および第２共振器は、共通電極と接地電極との間の層に配置されている。シールド電極は、共通電極よりも第１面側に配置され、積層体の積層方向から平面視した場合に共通電極の全体と重なっている。第１接地ビアは、共通電極を介して、シールド電極と接地電極とを接続している。第２接地ビアは、共通電極を介さずに、シールド電極と接地電極とを直接接続している。第１共振器は、第１ビアと、第１平板電極とを含む。第１ビアは、一方端が共通電極に接続され、他方端が入力端子に接続されている。第１平板電極は、第１ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なっている。第２共振器は、第２ビアと、第２平板電極とを含む。第２ビアは、一方端が共通電極に接続され、他方端が出力端子に接続されている。第２平板電極は、第２ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なっている。

【0071】

（第２項）第１項に記載のフィルタ装置において、共通電極からシールド電極および第２接地ビアを経由して接地電極に至る経路長は、共通電極から第１接地ビアを経由して接地電極に至る経路長よりも長い。

【0072】

（第３項）第１項に記載のフィルタ装置において、共通電極からシールド電極および第２接地ビアを経由して接地電極に至る経路のインダクタンス値は、共通電極から第１接地ビアを経由して接地電極に至る経路のインダクタンス値よりも大きい。

【0073】

（第４項）第１項～第３のいずれか１項に記載のフィルタ装置は、第１共振器と第２共振器との間に配置された第３共振器をさらに備える。第３共振器は、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第３平板電極と、共通電極と第３平板電極との間に配置された第３ビアとを含む。

【0074】

（第５項）第４項に記載のフィルタ装置は、第２共振器と第３共振器との間に配置された第４共振器をさらに備える。第４共振器は、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第４平板電極と、共通電極と第４平板電極との間に配置された第４ビアとを含む。

【0075】

（第６項）第５項に記載のフィルタ装置は、第５平板電極～第７平板電極をさらに備える。第５平板電極は、第１平板電極に接続され、積層方向から平面視した場合に第３平板電極と少なくとも一部が重なっている。第６平板電極は、第２平板電極に接続され、積層方向から平面視した場合に第４平板電極と少なくとも一部が重なっている。第７平板電極は、積層方向から平面視した場合に、第５平板電極および第６平板電極と少なくとも一部が重なっている。

【0076】

（第７項）他の態様に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入出力端子と、接地端子と、積層体の第１面側に配置された第１電極と、接地端子に接続された接地電極と、第１電極と接地電極との間の層に配置された共振器と、シールド電極と、第５接地ビアおよび第６接地ビアとを備える。入出力端子および接地端子は、積層体の第２面に配置されている。シールド電極は、第１電極よりも第１面側に配置され、積層体の積層方向から平面視した場合に第１電極と重なっている。第５接地ビアは、第１電極を介して、シールド電極と接地電極とを接続している。第６接地ビアは、第１電極を介さずに、シールド電極と接地電極とを直接接続している。共振器は、一方端が第１電極に接続され、他方端が入出力端子に接続された第５ビアと、第５ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第２電極とを含む。

【0077】

（第８項）他の態様に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子と、出力端子と、接地端子と積層体の第１面側に配置された共通電極と、接地端子に接続された接地電極と、第１共振器および第２共振器と、第１シールド電極および第２シールド電極と、第１接地ビア～第４接地ビアとを備える。入力端子、出力端子、および接地端子は、積層体の第２面に配置されている。第１共振器および第２共振器は、共通電極と接地電極との間の層に配置されている。第１シールド電極および第２シールド電極は、共通電極よりも第１面側に配置されている。第１接地ビアは、共通電極および共振器を介して、第１シールド電極と接地電極とを接続している。第２接地ビアは、共通電極を介さずに、第１シールド電極と接地電極とを直接接続している。第３接地ビアは、共通電極を介して、第２シールド電極と接地電極とを接続している。第４接地ビアは、共通電極を介さずに、第２シールド電極と接地電極とを直接接続している。積層体の積層方向から平面視した場合に、第１シールド電極および第２シールド電極によって、共通電極のほぼ全体が覆われている。第１共振器は、一方端が共通電極に接続され、他方端が入力端子に接続された第１ビアと、第１ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第１平板電極とを含む。第２共振器は、一方端が共通電極に接続され、他方端が出力端子に接続された第２ビアと、第２ビアに接続され、積層方向から平面視した場合に接地電極と少なくとも一部が重なる第２平板電極とを含む。

【0078】

（第９項）第１項～第８項のいずれか１項に記載のフィルタ装置は、バンドパスフィルタである。

【0079】

（第１０項）他の態様に係る高周波フロントエンド回路は、第１項～第１０のいずれか１項に記載のフィルタ装置を備えている。

【0080】

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0081】

１０ 通信装置、１２ アンテナ、２０ 高周波フロントエンド回路、２２，２８ バンドパスフィルタ、２４ 増幅器、２６ 減衰器、３０ ミキサ、３２ 局部発振器、４０ Ｄ／Ａコンバータ、５０ ＲＦ回路、１００，１００Ａ～１００Ｄ，１００Ｘ フィルタ装置、１１０，１１０Ｄ 積層体、１１１ 上面、１１２ 下面、Ｎ１Ａ～Ｎ４Ａ，Ｎ１Ｂ～Ｎ４Ｂ 接続ノード、Ｃ１～Ｃ４，Ｃ１１～Ｃ１３，Ｃ２４ キャパシタ、ＤＭ 方向性マーク、ＧＮＤ 接地端子、Ｌ１Ａ～Ｌ４Ａ，Ｌ１Ｂ，Ｌ２Ｂ，Ｌ１１～Ｌ１３ インダクタ、ＬＹ１～ＬＹ８，ＬＹ１１～ＬＹ１６ 誘電体層、ＶＧ１～ＶＧ６，ＶＧ１１～ＶＧ１４，ＶＬ１Ａ，ＶＬ１Ｂ，ＶＬ２Ａ，ＶＬ２Ｂ，ＶＬ３～ＶＬ６，ＶＬ１１，ＶＬ１２ ビア、Ｐ１～Ｐ７，Ｐ１２，Ｐ１４ キャパシタ電極、Ｐ１１ 平板電極、ＰＣ 共通電極、ＰＧ１，ＰＧ１１ 接地電極、ＰＧ２，ＰＧ１２，ＰＧ２１，ＰＧ２２ シールド電極、ＲＣ１～ＲＣ４，ＲＣ１１ 共振器、Ｔ１ 入力端子、Ｔ２ 出力端子、Ｔ１２ 入出力端子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】