特開 2024-23071 表示装置および発光ダイオードチップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024023071

(43)【公開日】2024-02-21

(54)【発明の名称】表示装置および発光ダイオードチップ

(51)【国際特許分類】

   H01L 33/38 20100101AFI20240214BHJP

   G09F 9/33 20060101ALI20240214BHJP

【ＦＩ】

H01L33/38

G09F9/33

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2022126632

(22)【出願日】2022-08-08

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】武政 健一

【テーマコード（参考）】

5C094

5F241

【Ｆターム（参考）】

5C094AA21

5C094AA42

5C094BA03

5C094BA25

5C094CA19

5C094DB01

5C094FA01

5C094FA02

5C094GB01

5F241AA25

5F241CA93

5F241FF06

(57)【要約】

【課題】発光ダイオードチップと実装基板との電気的な接続信頼性を向上させる。
【解決手段】アノード電極２０ＥＡは、コンタクトホール２３Ｈ１と重なる位置に形成され、突起電極３３と接触しない窪み部２６Ｄ１と、窪み部２６Ｄ１よりも絶縁層２３から離れる方向に突出し、かつ突起電極３３と接触している突出部２６Ｗ１と、を含んでいる。カソード電極２０ＥＫは、コンタクトホール２３Ｈ２と重なる位置に形成され、突起電極３４と接触しない窪み部２６Ｄ２と、窪み部２６Ｄ２よりも絶縁層２３から離れる方向に突出し、かつ、突起電極３４と接触している突出部２６Ｗ２と、を含んでいる。窪み部２６Ｄ１と突起電極３３との間の空間は、アノード電極２０ＥＡと突起電極３３との接続部分の周囲の空間に連通している。窪み部２６Ｄ２と突起電極３４との間の空間は、カソード電極２０ＥＫと突起電極３４との接続部分の周囲の空間に連通している。
【選択図】図５

【特許請求の範囲】

【請求項1】

第１突起電極および第２突起電極を備えた基板と、
前記第１突起電極と対向する位置に配置された第１電極、および前記第２突起電極と対向する位置に配置された第２電極を有し、前記基板上に搭載された発光ダイオードチップと、
を有し、
前記発光ダイオードチップは、
半導体層と、
前記半導体層の第１面を覆う第１絶縁層と、
前記第１絶縁層上に形成された第１電極と、
前記第１絶縁層上に前記第１電極と離間するように形成された第２電極と、
を含み、
前記第１電極は、前記第１絶縁層に形成された第１コンタクトホールを介してダイオード素子のアノードおよびカソードの一方と電気的に接続され、
前記第２電極は、前記第１絶縁層に形成された第２コンタクトホールを介して前記ダイオード素子の前記アノードおよび前記カソードの他方と電気的に接続され、
前記第１電極は、
前記第１コンタクトホールと重なる位置に形成され、前記第１突起電極と接触しない第１窪み部と、
前記第１窪み部とは異なる位置に形成され、前記第１窪み部よりも前記第１絶縁層から離れる方向に突出し、かつ前記第１突起電極と接触している第１突出部と、
を含み、
前記第２電極は、
前記第２コンタクトホールと重なる位置に形成され、前記第２突起電極と接触しない第２窪み部と、
前記第２窪み部とは異なる位置に形成され、前記第２窪み部よりも前記第１絶縁層から離れる方向に突出し、かつ、前記第２突起電極と接触している第２突出部と、
を含み、
前記第１窪み部と前記第１突起電極との間の空間は、前記第１電極と前記第１突起電極との接続部分の周囲の空間に連通し、
前記第２窪み部と前記第２突起電極との間の空間は、前記第２電極と前記第２突起電極との接続部分の周囲の空間に連通している、表示装置。

【請求項2】

請求項１において、
前記第１電極は、前記第１窪み部と前記第１突出部との間に位置し、前記第１窪み部に連なる第１平面部を有し、
前記第２電極は、前記第２窪み部と前記第２突出部との間に位置し、前記第２窪み部に連なる第２平面部を有している、表示装置。

【請求項3】

請求項２において、
平面視において、
前記第１平面部および前記第２平面部のそれぞれは、前記第１窪み部または前記第２窪み部の周囲を囲む四角形の外縁を有し、
前記第１突出部は、前記第１平面部の外縁の四辺のうちの少なくとも一辺に沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうちの少なくとも一辺に沿って形成されている、表示装置。

【請求項4】

請求項３において、
前記第１突出部は、前記第１平面部の外縁の四辺のうち、前記第２平面部から最も遠い第１辺のみに沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうち、前記第１平面部から最も遠い第２辺のみに沿って形成されている、表示装置。

【請求項5】

請求項３において、
前記第１突出部は、前記第１平面部の外縁の四辺のうちの複数の辺に沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうちの複数の辺に沿って形成されている、表示装置。

【請求項6】

請求項５において、
前記第１突出部は、前記第１平面部の外縁の四辺のうち、第１辺を除く三辺に沿って前記第１平面部を囲むように形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうち、第２辺を除く三辺に沿って前記第２平面部を囲むように形成されている、表示装置。

【請求項7】

請求項６において、
前記第１平面部の前記第１辺は、前記第１平面部の外縁の四辺のうち、前記第２平面部から最も遠い辺であり、
前記第２平面部の前記第２辺は、前記第２平面部の外縁の四辺のうち、前記第１平面部から最も遠い辺である、表示装置。

【請求項8】

請求項３において、
前記第１突出部は、前記第１平面部の外縁の四辺のうち、前記第２平面部に最も近い第１辺のみに沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうち、前記第１平面部に最も近い第２辺のみに沿って形成され、
前記第１絶縁層の厚さは、前記第１電極と前記第２電極との間の第１部分の第１厚さが、前記第２電極と前記発光ダイオードチップの外縁との間に位置する第２部分の第２厚さよりも厚い、表示装置。

【請求項9】

ダイオード素子が形成された半導体層と、
前記半導体層の第１面を覆う第１絶縁層と、
前記第１絶縁層上に形成された第１電極と、
前記第１絶縁層上に前記第１電極と離間するように形成された第２電極と、
を有し、
前記第１電極は、前記第１絶縁層に形成された第１コンタクトホールを介して前記ダイオード素子のアノードおよびカソードの一方と電気的に接続され、
前記第２電極は、前記第１絶縁層に形成された第２コンタクトホールを介して前記ダイオード素子の前記アノードおよび前記カソードの他方と電気的に接続され、
前記第１電極は、
前記第１コンタクトホールと重なる位置に形成された第１窪み部と、
前記第１窪み部とは異なる位置に形成され、前記第１窪み部よりも前記第１絶縁層から離れる方向に突出している第１突出部と、
を含み、
前記第２電極は、
前記第２コンタクトホールと重なる位置に形成された第２窪み部と、
前記第２窪み部とは異なる位置に形成され、前記第２窪み部よりも前記第１絶縁層から離れる方向に突出している第２突出部と、
を含み、
前記第１窪み部内の空間は、前記第１電極の周囲の空間に連通し、
前記第２窪み部内の空間は、前記第２電極の周囲の空間に連通している、発光ダイオードチップ。

【請求項10】

請求項９において、
前記第１電極は、前記第１窪み部と前記第１突出部との間に位置し、前記第１窪み部に連なる第１平面部を有し、
前記第２電極は、前記第２窪み部と前記第２突出部との間に位置し、前記第２窪み部に連なる第２平面部を有している、発光ダイオードチップ。

【請求項11】

請求項１０において、
平面視において、
前記第１平面部および前記第２平面部のそれぞれは、前記第１窪み部または前記第２窪み部の周囲を囲む四角形の外縁を有し、
前記第１突出部は、前記第１平面部の外縁の四辺のうちの少なくとも一辺に沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうちの少なくとも一辺に沿って形成されている、発光ダイオードチップ。

【請求項12】

請求項１１において、
前記第１突出部は、前記第１平面部の外縁の四辺のうち、前記第２平面部から最も遠い第１辺のみに沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうち、前記第１平面部から最も遠い第２辺のみに沿って形成されている、発光ダイオードチップ。

【請求項13】

請求項１１において、
前記第１突出部は、前記第１平面部の外縁の四辺のうちの複数の辺に沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうちの複数の辺に沿って形成されている、発光ダイオードチップ。

【請求項14】

請求項１３において、
前記第１突出部は、前記第１平面部の外縁の四辺のうち、第１辺を除く三辺に沿って前記第１平面部を囲むように形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうち、第２辺を除く三辺に沿って前記第２平面部を囲むように形成されている、発光ダイオードチップ。

【請求項15】

請求項１４において、
前記第１平面部の前記第１辺は、前記第１平面部の外縁の四辺のうち、前記第２平面部から最も遠い辺であり、
前記第２平面部の前記第２辺は、前記第２平面部の外縁の四辺のうち、前記第１平面部から最も遠い辺である、発光ダイオードチップ。

【請求項16】

請求項１１において、
前記第１突出部は、前記第１平面部の外縁の四辺のうち、前記第２平面部に最も近い第１辺のみに沿って形成され、
前記第２突出部は、前記第２平面部の外縁の四辺のうち、前記第１平面部に最も近い第２辺のみに沿って形成され、
前記第１絶縁層の厚さは、前記第１電極と前記第２電極との間の第１部分の第１厚さが、前記第２電極と前記発光ダイオードチップの外縁との間に位置する第２部分の第２厚さよりも厚い、発光ダイオードチップ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置の製造技術に関する。

【背景技術】

【0002】

表示装置として、基板上に、自発光素子である無機発光ダイオード素子が行列上に配列されたＬＥＤ（Light Emitting Diode）表示装置がある（例えば、特許文献１（特開２０２２－２９２２６号公報）参照）。特許文献１には、ＬＥＤチップのアノード電極の位置とカソード電極の位置との間に段差部がある事、およびこの段差部を埋め込むようにカソード電極用のバンプが設けられている事が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－２９２２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＬＥＤ表示装置が備えている複数のＬＥＤチップのそれぞれは、例えば半田などの導電性接合材を介してバックプレーンと呼ばれる基板上に実装されている。ＬＥＤチップの電極は、バックプレーンの端子と対向する位置に配置され、電極とダイオード素子との間には、絶縁層が設けられている。電極とダイオード素子とは、絶縁層に形成されたコンタクトホールを介して電気的に接続されている。本願発明者の検討によれば、電極の形状によっては、電極と導電性接合材との接合部分に空気が閉じ込められた領域が生じる場合があることが判った。電極と導電性接合材との接合部分に空気が閉じ込められた領域が生じた場合、ＬＥＤチップとバックプレーンとの電気的な接続信頼性が低下する原因となる。
本発明の目的は、複数の無機発光ダイオード素子を用いた表示装置の性能を向上させる技術を提供することにある。

【課題を解決するための手段】

【0005】

本発明の一態様である表示装置は、第１突起電極および第２突起電極を備えた基板と、前記第１突起電極と対向する位置に配置された第１電極、および前記第２突起電極と対向する位置に配置された第２電極を有し、前記基板上に搭載された発光ダイオードチップと、を有している。前記発光ダイオードチップは、半導体層と、前記半導体層の第１面を覆う第１絶縁層と、前記第１絶縁層上に形成された第１電極と、前記第１絶縁層上に前記第１電極と離間するように形成された第２電極と、を含んでいる。前記第１電極は、前記第１絶縁層に形成された第１コンタクトホールを介してダイオード素子のアノードおよびカソードの一方と電気的に接続されている。前記第２電極は、前記第１絶縁層に形成された第２コンタクトホールを介して前記ダイオード素子の前記アノードおよび前記カソードの他方と電気的に接続されている。前記第１電極は、前記第１コンタクトホールと重なる位置に形成され、前記第１突起電極と接触しない第１窪み部と、前記第１窪み部とは異なる位置に形成され、前記第１窪み部よりも前記第１絶縁層から離れる方向に突出し、かつ前記第１突起電極と接触している第１突出部と、を含んでいる。前記第２電極は、前記第２コンタクトホールと重なる位置に形成され、前記第２突起電極と接触しない第２窪み部と、前記第２窪み部とは異なる位置に形成され、前記第２窪み部よりも前記第１絶縁層から離れる方向に突出し、かつ、前記第２突起電極と接触している第２突出部と、を含んでいる。前記第１窪み部と前記第１突起電極との間の空間は、前記第１電極と前記第１突起電極との接続部分の周囲の空間に連通している。前記第２窪み部と前記第２突起電極との間の空間は、前記第２電極と前記第２突起電極との接続部分の周囲の空間に連通している。

【0006】

本発明の他の態様である発光ダイオードチップは、ダイオード素子が形成された半導体層と、前記半導体層の第１面を覆う第１絶縁層と、前記第１絶縁層上に形成された第１電極と、前記第１絶縁層上に前記第１電極と離間するように形成された第２電極と、を有している。前記第１電極は、前記第１絶縁層に形成された第１コンタクトホールを介して前記ダイオード素子のアノードおよびカソードの一方と電気的に接続されている。前記第２電極は、前記第１絶縁層に形成された第２コンタクトホールを介して前記ダイオード素子の前記アノードおよび前記カソードの他方と電気的に接続されている。前記第１電極は、
前記第１コンタクトホールと重なる位置に形成された第１窪み部と、前記第１窪み部とは異なる位置に形成され、前記第１窪み部よりも前記第１絶縁層から離れる方向に突出している第１突出部と、を含んでいる。前記第２電極は、前記第２コンタクトホールと重なる位置に形成された第２窪み部と、前記第２窪み部とは異なる位置に形成され、前記第２窪み部よりも前記第１絶縁層から離れる方向に突出している第２突出部と、を含んでいる。前記第１窪み部内の空間は、前記第１電極の周囲の空間に連通している。前記第２窪み部内の空間は、前記第２電極の周囲の空間に連通している。

【図面の簡単な説明】

【0007】

【図1】一実施形態である表示装置の構成例を示す平面図である。

【図2】図１に示す画素周辺の回路の構成例を示す回路図である。

【図3】図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤチップの周辺構造の一例を示す透過拡大平面図である。

【図4】図３のＡ－Ａ線に沿った拡大断面図である。

【図5】図４に示すＬＥＤチップの電極近辺の拡大断面図である。

【図6】図５に示すＬＥＤチップを電極形成面側から視た平面図である。

【図7】図６に対する変形例であるＬＥＤチップの平面図である。

【図8】図７のＢ－Ｂ線に沿った断面視において、ＬＥＤチップを基板上に搭載した状態を示す拡大断面図である。

【図9】図６に対する他の変形例を示す平面図である。

【図10】図９に示すＬＥＤチップの斜視図である。

【発明を実施するための形態】

【0008】

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。

【0009】

以下の実施の形態では、複数の発光ダイオードチップ（以下、ＬＥＤチップと記載する）が基板上に搭載された表示装置の例として、複数のマイクロＬＥＤチップが搭載されたマイクロＬＥＤ表示装置を取り上げて説明する。

【0010】

＜表示装置＞
まず、本実施の形態の電子装置であるマイクロＬＥＤ表示装置の構成例について説明する。図１は、電子装置の一実施形態であるマイクロＬＥＤ表示装置の構成例を示す平面図である。図１では、表示領域ＤＡと周辺領域ＰＦＡとの境界、制御回路５、駆動回路６、および複数の画素ＰＩＸのそれぞれを二点鎖線で示している。図２は、図１に示す画素周辺の回路の構成例を示す回路図である。

【0011】

図１に示すように、本実施の形態の表示装置ＤＳＰ１は、表示領域ＤＡと、表示領域ＤＡの周囲を枠状に囲む周辺領域ＰＦＡと、表示領域ＤＡ内に行列上に配列された複数の画素ＰＩＸと、を有している。また、表示装置ＤＳＰ１は、基板１０と、基板１０上に形成された制御回路５と、基板１０上に形成された駆動回路６と、を有している。基板１０はガラスまたは樹脂から成る。後述する図４に示すように、基板１０は、面１０ｆおよび面１０ｆの反対側の面１０ｂを備えている。

【0012】

図１および図２に示す制御回路５は、表示装置ＤＳＰ１の表示機能の駆動を制御する制御回路である。例えば、制御回路５は、基板１０上に実装されたドライバＩＣ（Integrated Circuit）である。図１に示す例では、制御回路５は、基板１０が備える４辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路５は、複数の画素ＰＩＸに接続される配線（映像信号配線）ＶＬ（図２参照）を駆動する信号線駆動回路を含んでいる。ただし、制御回路５の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバＩＣは、回路基板上に搭載されている場合がある。また例えば、配線ＶＬを駆動する信号線駆動回路は、制御回路５とは別に形成されている場合がある。

【0013】

駆動回路６は、複数の画素ＰＩＸのうち、走査信号線ＧＬ（後述する図２参照）を駆動する回路を含む。また、駆動回路６は、複数の画素ＰＩＸのそれぞれに搭載されたＬＥＤチップに基準電位を供給する回路を含む。駆動回路６は、制御回路５からの制御信号に基づいて、複数の走査信号線ＧＬを駆動する。図１に示す例では、駆動回路６は、基板１０が備える４辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路６の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路６が回路基板上に搭載されている場合がある。

【0014】

次に、図２を用いて画素ＰＩＸの回路構成例について説明する。なお、図２では、４個の画素ＰＩＸを代表的に取り上げて図示しているが、図１に示す複数の画素ＰＩＸのそれぞれが、図２に示す画素ＰＩＸと同様の回路を備えている。以下では、画素ＰＩＸが備えるスイッチ、およびＬＥＤチップ２０を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路５（図１参照）から供給される映像信号Ｖｓｇに応じてＬＥＤチップ２０の発光状態を制御する電圧信号方式の回路である。

【0015】

図２に示すように、画素ＰＩＸは、ＬＥＤチップ２０を備えている。ＬＥＤチップ２０は、発光ダイオードチップ、詳しくは、マイクロ発光ダイオードチップである。ＬＥＤチップ２０はアノード電極２０ＥＡおよびカソード電極２０ＥＫを有している。ＬＥＤチップ２０のカソード電極２０ＥＫは、基準電位（固定電位）ＰＶＳが供給される配線ＶＳＬに接続されている。ＬＥＤチップ２０のアノード電極２０ＥＡは、配線３１を介してスイッチング素子ＳＷのドレイン電極ＥＤと電気的に接続されている。

【0016】

画素ＰＩＸは、スイッチング素子ＳＷを備えている。スイッチング素子ＳＷは、制御信号Ｇｓに応答して画素回路と配線ＶＬとの接続状態（オンまたはオフの状態）を制御するトランジスタである。スイッチング素子ＳＷは、例えば薄膜トランジスタである。スイッチング素子ＳＷがオン状態の時、画素回路には、配線ＶＬから映像信号Ｖｓｇが入力される。

【0017】

駆動回路６は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路６は、制御回路５（図１参照）から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Ｇｓを出力する。

【0018】

複数の走査信号線ＧＬのそれぞれは、Ｘ方向に延びている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極に接続されている。走査信号線ＧＬに制御信号Ｇｓが供給されると、スイッチング素子ＳＷがオン状態となり、ＬＥＤチップ２０に映像信号Ｖｓｇが供給される。

【0019】

＜ＬＥＤチップの周辺構造＞
次に、図１に示す複数の画素ＰＩＸのそれぞれに配置されるＬＥＤチップの周辺構造について説明する。図３は、図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤチップの周辺構造の一例を示す透過拡大平面図である。図３では、図４に示す無機絶縁層１４の図示を省略している。図３では、半導体層、電極、および走査信号線の輪郭を点線で示している。図４は、図３のＡ－Ａ線に沿った拡大断面図である。図５は、図４に示すＬＥＤチップの電極近辺の拡大断面図である。図６は、図５に示すＬＥＤチップを電極形成面側から視た平面図である。

【0020】

図３に示すように、表示装置ＤＳＰ１は、画素ＰＩＸ１を含む複数の画素ＰＩＸ（図４に示す例では画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３）を有している。複数の画素ＰＩＸのそれぞれは、スイッチング素子ＳＷと、ＬＥＤチップ（発光ダイオードチップ）２０と、配線３１と、配線３２と、を有している。なお、画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のそれぞれには、例えば赤、緑、および青のうち、いずれか一色の可視光を出射するＬＥＤチップ２０が搭載され、ＬＥＤチップ２０を駆動するスイッチング素子ＳＷが形成されている。画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のＬＥＤチップから出射される可視光の出力およびタイミングを制御することにより、カラー表示が可能となる。このように互いに異なる色の可視光を出射する複数の画素ＰＩＸを組み合わせる場合、各色用の画素ＰＩＸを副画素と呼び、複数の画素ＰＩＸのセットを画素と呼ぶ場合がある。本実施の形態では、上記副画素に相当する部分が画素ＰＩＸと呼ばれる。

【0021】

配線３１は、スイッチング素子ＳＷのドレイン電極ＥＤおよびＬＥＤチップ２０のアノード電極２０ＥＡのそれぞれに電気的に接続されている。配線３２は、スイッチング素子ＳＷのソース電極ＥＳに接続されている。図３に示す例では、配線３２は屈曲した構造を備え、一方の端部がスイッチング素子ＳＷのソース電極ＥＳに接続され、他方の端部は、配線ＶＬ に接続されている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極ＥＧとして利用される。

【0022】

表示装置ＤＳＰ１は、Ｙ方向に沿って複数の画素ＰＩＸ（図２参照）に亘って延び、かつ、配線３２と電気的に接続される配線ＶＬ と、Ｙ方向に交差（図３では直交）するＸ方向沿って複数の画素ＰＩＸに亘って延び、かつ、ＬＥＤチップ２０のカソード電極２０ＥＫに電気的に接続された配線ＶＳＬと、を更に有している。配線ＶＬと配線ＶＳＬとは、図３に示す配線交差部ＬＸＰにおいて、絶縁層４１を介して交差している。配線ＶＬと配線ＶＳＬとの間に絶縁層４１が介在しているので、配線ＶＬと配線ＶＳＬとは電気的に分離されている。なお、図３に示すレイアウトは、一例であって、種々の変形例がある。例えば、図３に対する変形例の一つとして、スイッチング素子ＳＷが図示しないゲート電極を有し、ゲート電極が走査信号線ＧＬと接続された構造であってもよい。この変形例では、走査信号線ＧＬが、半導体層５０と重ならない位置に配置される場合がある。

【0023】

図４に示すように、表示装置ＤＳＰ１は、ガラスまたは樹脂から成る基板１０と、基板１０上に積層された複数の絶縁層とを含む電子装置である。表示装置ＤＳＰ１が有する複数の絶縁層は、基板１０上に積層される無機絶縁層１１、無機絶縁層１２、無機絶縁層１３、および無機絶縁層１４を含む。基板１０は面１０ｆおよび面１０ｆの反対側の面１０ｂを有している。無機絶縁層１１，１２，１３、および１４のそれぞれは、基板１０の面１０ｆ上に積層されている。

【0024】

スイッチング素子ＳＷは、基板１０上に形成された無機絶縁層１２と、無機絶縁層１２上に形成された半導体層５０と、半導体層５０のドレイン領域に接続されたドレイン電極ＥＤと、半導体層５０のソース領域に接続されたソース電極ＥＳと、半導体層５０を覆う無機絶縁層１３と、を含んでいる。配線３１および配線３２のそれぞれは、例えば、チタンまたはチタン合金から成る第１導体層と、アルミニウムまたはアルミニウム合金から成る第２導体層との積層膜である。

【0025】

図４に示す例は、ゲート電極ＥＧが半導体層５０と基板１０との間にある、ボトムゲート方式の例である。ボトムゲート方式の場合、無機絶縁層１２のうち、ゲート電極ＥＧと半導体層５０との間にある部分がゲート絶縁層として機能する。また、無機絶縁層１２は、半導体層５０を形成するための下地層としても機能する。なお、ゲート電極ＥＧの位置は図４に示す例には限定されず、例えば変形例として後述するトップゲート方式であってもよい。

【0026】

無機絶縁層１１，１２，１３，および１４のそれぞれを構成する材料は特に限定されない。例えば、酸化ケイ素（ＳｉＯ_２）や窒化ケイ素（ＳｉＮ）などを例示することができる。また、半導体層５０は、例えばケイ素から成るシリコン膜にＰ型またはＮ型の導電型の不純物がドープされた半導体膜である。

【0027】

ソース電極ＥＳおよびドレイン電極ＥＤのそれぞれは、半導体層５０のソース領域およびドレイン領域のいずれか一方との電気的なコンタクトをとるためのコンタクトプラグである。コンタクトプラグの材料は、例えばタングステンなどを例示できる。なお、図４に対する変形例として、無機絶縁層１３に半導体層５０のソース領域およびドレイン領域を露出させるコンタクトホールが形成され、コンタクトホール内に配線３１の一部分および配線３２の一部分がそれぞれ埋め込まれている場合がある。この場合、配線３１および配線３２のうち、コンタクトホール内に埋め込まれた部分が半導体層５０に接触し、配線３１および配線３２と半導体層５０との接触界面をドレイン電極ＥＤおよびソース電極ＥＳと見做すことができる。

【0028】

また、図４に示すように、表示装置ＤＳＰ１は、突起電極３３および突起電極３４を備えている。突起電極３３および突起電極３４のそれぞれは、基板１０上にＬＥＤチップ２０を実装するための端子である。２個の突起電極の一方（図４の場合、突起電極３３）は、ＬＥＤチップ２０のアノード電極２０ＥＡに接続され、他方（図４の場合、突起電極３４）は、ＬＥＤチップ２０のカソード電極２０ＥＫに接続されている。

【0029】

突起電極３３は、無機絶縁層１４に形成された開口部（コンタクトホール）と重なる位置で配線３１に接続され、かつ、無機絶縁層１４から突出している。また、突起電極３３は、柱状に成形され、配線３１に接合された導体部３３Ａと、錫を含む半田から成り、導体部３３Ａ上に形成された導体部３３Ｂと、を含んでいる。導体部３３Ａを構成する金属材料は、銅（または銅合金）、チタン、ニッケル、あるいはこれらの積層膜を例示することができる。銅または銅合金を含む導体部３３Ａを用いることにより、突起電極３３の電気的特性を向上させることができる。ただし、本実施の形態に対する変形例として、銅から成る導体部３３Ａを有しない、半田材のみから成る突起電極３３を用いる場合がある。

【0030】

突起電極３４は、無機絶縁層１４に形成された開口部（コンタクトホール）と重なる位置で配線ＶＳＬに接続され、かつ、無機絶縁層１４から突出している。また、突起電極３４は、柱状に成形され、配線ＶＳＬに接合された導体部３４Ａと、錫を含む半田から成り、導体部３４Ａ上に形成された導体部３４Ｂと、を含んでいる。導体部３４Ａを構成する金属材料は、銅（または銅合金）、チタン、ニッケル、あるいはこれらの積層膜を例示することができる。銅または銅合金を含む導体部３４Ａを用いることにより、突起電極３４の電気的特性を向上させることができる。ただし、本実施の形態に対する変形例として、銅から成る導体部３４Ａを有しない、半田材のみから成る突起電極３４を用いる場合がある。

【0031】

図５に示すように、ＬＥＤチップ２０は、ダイオード素子Ｄ１が形成された半導体層２２と、半導体層２２の面２２ｆを覆う絶縁層２３と、絶縁層２３上に形成されたアノード電極２０ＥＡと、絶縁層２３にアノード電極２０ＥＡと離間するように形成されたカソード電極２０ＥＫと、を含んでいる。

【0032】

詳しくは、半導体層２２は、例えばＮ型半導体層である。半導体層２２は、アノード電極２０ＥＡおよびカソード電極２０ＥＫに共通の下地層として形成され、アノード電極２０ＥＡ側には半導体層２２上に活性層２４およびＰ型半導体層２５が積層されている。なお、図示は省略するが、Ｐ型半導体層２５とアノード電極２０ＥＡとの電気的な接続界面の抵抗を低減させる観点から、Ｐ型半導体層２５とアノード電極２０ＥＡとの間に透明電極層が配置される場合がある。半導体層２２およびアノード電極２０ＥＡ側のＰ型半導体層２５は、無機絶縁膜である絶縁層２３に覆われている。絶縁層２３は、例えば、酸化珪素、窒化珪素、あるいは、これらの積層膜から成る。アノード電極２０ＥＡおよびカソード電極ＥＫのそれぞれは、スパッタ法、またはめっき法により形成された金属膜である。めっき法により金属膜が形成される場合には、金属膜を形成するためのシード層が下地に形成される。図示は省略するが、半導体層２２の面２２ｆの反対側の面は、窒化ガリウムから成るバッファ層に覆われている。

【0033】

絶縁層２３には、コンタクトホール（開口部）２３Ｈ１が形成され、アノード電極２０ＥＡは、コンタクトホール２３Ｈ１を介してダイオード素子Ｄ１のアノードと電気的に接続されている。また、絶縁層２３には、コンタクトホール（開口部）２３Ｈ２が形成され、カソード電極２０ＥＫは、コンタクトホール２３Ｈ２を介してダイオード素子Ｄ１のカソードと電気的に接続されている。

【0034】

ところで、アノード電極２０ＥＡおよびカソード電極２０ＥＫのそれぞれの一部は、コンタクトホール２３Ｈ１またはコンタクトホール２３Ｈ２内に埋め込まれている。このため、アノード電極２０ＥＡおよびカソード電極２０ＥＫがスパッタ法で形成される場合でもめっき法で形成される場合でも、コンタクトホール２３Ｈ１またはコンタクトホール２３Ｈ２と重なる位置には窪み部が形成される。図５に示すように、本実施の形態の場合も、アノード電極２０ＥＡは、コンタクトホール２３Ｈ１と重なる位置に形成された窪み部２６Ｄ１を有している。同様に、カソード電極２０ＥＫは、コンタクトホール２３Ｈ２と重なる位置に形成された窪み部２６Ｄ２を有している。

【0035】

ここで、本実施の形態に対する検討例として、ＬＥＤチップ２０を基板１０（図４参照）に実装する際に、窪み部２６Ｄ１に突起電極３３の導体部３３Ｂを埋め込み、窪み部２６Ｄ２に突起電極３４の導体部３４Ｂを埋め込む方法が考えられる。ところが、本願発明者の検討によれば、この方法の場合、ＬＥＤチップの電極と基板１０の突起電極との間にボイド（外部と隔離された空間、言い換えれば、空気が閉じ込められた領域）が生じやすいことが判った。ＬＥＤチップの電極と基板１０の突起電極との間にボイドが生じた場合、ボイドの周辺において電気抵抗が上昇する。また、実装後の表示装置ＤＳＰ１（図１参照）を繰り返し使用することにより温度サイクル負荷が印加されると、ボイドを起点としてＬＥＤチップの電極と突起電極とが剥離する場合がある。このように、ボイドは、ＬＥＤチップと基板１０との電気的な接続信頼性を低下させる原因となる。

【0036】

そこで、本願発明者は、ボイドの発生を抑制する技術について検討し、本実施の形態の構造を見出した。図５に示すように、アノード電極２０ＥＡは、コンタクトホール２３Ｈ１と重なる位置に形成され、突起電極３３と接触しない窪み部２６Ｄ１と、窪み部２６Ｄ１とは異なる位置に形成され、窪み部２６Ｄ１よりも絶縁層２３から離れる方向に突出し、かつ突起電極３３と接触している突出部２６Ｗ１と、を含んでいる。カソード電極２０ＥＫは、コンタクトホール２３Ｈ２と重なる位置に形成され、突起電極３４と接触しない窪み部２６Ｄ２と、窪み部２６Ｄ２とは異なる位置に形成され、窪み部２６Ｄ２よりも絶縁層２３から離れる方向に突出し、かつ、突起電極３４と接触している突出部２６Ｗ２と、を含んでいる。窪み部２６Ｄ１と突起電極３３との間の空間は、アノード電極２０ＥＡと突起電極３３との接続部分の周囲の空間に連通している。窪み部２６Ｄ２と突起電極３４との間の空間は、カソード電極２０ＥＫと突起電極３４との接続部分の周囲の空間に連通している。言い換えれば、窪み部２６Ｄ１内の空間は、アノード電極２０ＥＡの周囲の空間に連通し、窪み部２６Ｄ２内の空間は、カソード電極２０ＥＫの周囲の空間に連通している。

【0037】

アノード電極２０ＥＡの突出部２６Ｗ１およびカソード電極２０ＥＫの突出部２６Ｗ２のそれぞれは、窪み部２６Ｄ１または窪み部２６Ｄ２にボイドが形成されることを抑制するスペーサ部材として機能している。このため、突起電極３３の導体部３３Ａは、アノード電極２０ＥＡの突出部２６Ｗ１に選択的に接合され、窪み部２６Ｄ１には接触しない。また、突起電極３４の導体部３４Ａは、カソード電極２０ＥＫの突出部２６Ｗ２に選択的に接合され、窪み部２６Ｄ２には接触しない。この結果、上記したボイドの発生を防止または抑制できるので、ＬＥＤチップ２０と基板１０（図４参照）との電気的な接続信頼性を向上させることができる。

【0038】

図６に示すように、アノード電極２０ＥＡは、窪み部２６Ｄ１と突出部２６Ｗ１との間に位置し、窪み部２６Ｄ１に連なる平面部２６Ｌ１を有している。また、カソード電極２０ＥＫは、窪み部２６Ｄ２と突出部２６Ｗ２との間に位置し、窪み部２６Ｄ２に連なる平面部２６Ｌ２を有している。図５に示すように、平面部２６Ｌ１は、突起電極３３と接触せず、平面部２６Ｌ２は、突起電極３４と接触していない。図示は省略するが、図５および図６に対する変形例として、平面部２６Ｌ１および平面部２６Ｌ２とが形成されず、例えば、窪み部２６Ｄ１（または窪み部２６Ｄ２）の側壁と突出部２６Ｗ１（または窪み部２６Ｄ２）の側壁とが連続的に繋がっている場合もある。ただし、窪み部２６Ｄ１および窪み部２６Ｄ２の近辺にボイドが発生することを防止する観点からは、平面部２６Ｌ１および平面部２６Ｌ２が設けられていることが好ましい。平面部２６Ｌ１および平面部２６Ｌ２を設けることにより、例えば半田から成る導体部３３Ｂおよび導体部３４Ｂが窪み部２６Ｄ１および窪み部２６Ｄ２まで濡れ広がることを防止できる。

【0039】

また、図６に示す例では、平面視において、平面部２６Ｌ１および平面部２６Ｌ２のそれぞれは、窪み部２６Ｄ１または窪み部２６Ｄ２の周囲を囲む四角形の外縁を有している。突出部２６Ｗ１は、平面部２６Ｌ１の外縁の四辺のうちの少なくとも一辺に沿って形成され、突出部２６Ｗ２は、平面部２６Ｌ２の外縁の四辺のうちの少なくとも一辺に沿って形成されている。

【0040】

詳しくは、後述する図９に示すＬＥＤチップ２０Ｂと同様に、図６に示すＬＥＤチップ２０のアノード電極２０ＥＡの平面部２６Ｌ１は、カソード電極２０ＥＫから最も遠くに位置する辺ＥＡＳ１（図９参照）、カソード電極２０ＥＫの最も近くに位置する辺ＥＡＳ２、辺ＥＡＳ１および辺ＥＡＳ２と交差する辺ＥＡＳ３（図９参照）、および辺ＥＡＳ３の反対側に位置する辺ＥＡＳ４（図９参照）を有している。同様に、ＬＥＤチップ２０のカソード電極２０ＥＫの平面部２６Ｌ２は、アノード電極２０ＥＡから最も遠くに位置する辺ＥＫＳ１（図９参照）、アノード電極２０ＥＡの最も近くに位置する辺ＥＫＳ２、辺ＥＫＳ１および辺ＥＫＳ２と交差する辺ＥＫＳ３（図９参照）、および辺ＥＫＳ３の反対側に位置する辺ＥＫＳ４（図９参照）を有している。なお、図６では、見易さのため、辺ＥＡＳ２および辺ＥＫＳ２のみに符号を付している。

【0041】

図５および図６に示す例の場合、突出部２６Ｗ１は、平面部２６Ｌ１の外縁の四辺のうち、平面部２６Ｌ２に最も近い辺ＥＡＳ２のみに沿って形成されている。また、突出部２６Ｗ２は、平面部２６Ｌ２の外縁の四辺のうち、平面部２６Ｌ１に最も近い辺ＥＫＳ２のみに沿って形成されている。図５および図６に示す構造は、図５に示す絶縁層２３のうち、アノード電極２０ＥＡとカソード電極２０ＥＫとの間に配置される部分の厚さを厚くすることにより、容易に形成することができる。図５に示すように、絶縁層２３のうち、アノード電極２０ＥＡとカソード電極２０ＥＫとの間に位置する部分の厚さ２３Ｔ１は、絶縁層２３のうち、カソード電極２０ＥＫの外側の部分（言い換えればカソード電極２０ＥＫとＬＥＤチップ２０の外縁との間に位置する部分）の厚さ２３Ｔ２よりも厚い。突出部２６Ｗ１および突出部２６Ｗ２のそれぞれは、膜厚が厚い部分の上に形成されている。これにより、アノード電極２０ＥＡおよびカソード電極２０ＥＫとして用いられる金属膜自体の厚さを変化させなくても、突出部２６Ｗ１および突出部２６Ｗ２を容易に形成することができる。

【0042】

選択的に膜厚が厚い部分を備えた絶縁層２３は、以下の方法により形成することができる。例えば、厚さ２３Ｔ２の膜厚で絶縁層を形成した後、アノード電極２０ＥＡおよびカソード電極２０ＥＫが形成される領域の間に、厚さ２３Ｔ２と同程度の厚さの絶縁層をさらに形成する。その後、アノード電極２０ＥＡおよびカソード電極２０ＥＫの一部分がそれぞれ絶縁層２３の膜厚が厚い部分に重なるようにアノード電極２０ＥＡおよびカソード電極２０ＥＫを構成する金属膜を成膜することにより、図５および図６に示す構造が得られる。

【0043】

なお、上記したように絶縁層２３の一部分の膜厚を厚くすることにより突出部２６Ｗ１および突出部２６Ｗ２を形成する方法の他、アノード電極２０ＥＡおよびカソード電極２０ＥＫを構成する金属膜一部分の膜厚を他の部分よりも厚くする方法を適用することも可能である。すなわち、突出部２６Ｗ１および突出部２６Ｗ２における金属膜の膜厚を、電極の他の部分における金属膜の膜厚よりも厚くする。これにより、仮に絶縁層２３の厚さが一定である場合にも、突出部を形成することができる。ただし、絶縁層２３の膜厚を制御する方法の方が容易に制御可能である。

【0044】

また、絶縁層２３を形成する方法の変形例として、以下の方法もある。すなわち、厚さ２３Ｔ２の膜厚で絶縁層を形成した後、ＬＥＤチップ２０の周辺領域をエッチングする。これにより、周辺領域の膜厚が厚さ２３Ｔ２になるように薄くする。アノード電極２０ＥＡおよびカソード電極２０ＥＫの形成した方法は前述と同様である。このように、図５および図６に示す構造は、比較的簡単なプロセスにより形成することができる。

【0045】

図５および図６に示す各部材の寸法例は以下の通りである。まず、図５に示す絶縁層２３の厚さ２３Ｔ１は、１μｍ～数μｍ（５μｍ以下）程度である。厚さ２３Ｔ２は、厚さ２３Ｔ２よりも薄く、厚さ２３Ｔ１に対して４０～６０％程度の厚さである。またアノード電極２０ＥＡおよびカソード電極２０ＥＫを構成する金属膜の厚さＥＴ１は、数μｍ（５μｍ以下）程度である。ただし、厚さＥＴ１は、少なくとも絶縁層２３の厚さ２３Ｔ２より厚く、厚さ２３Ｔ１の値と厚さ２３Ｔ２の値の差よりも厚い。また、厚さＥＴ１は、厚さ２３Ｔ１よりも厚いことが好ましい。これにより、絶縁層２３の膜厚が厚い部分と薄い部分とに跨って電極を形成することができる。なお、ＬＥＤチップ２０の全体の厚さは、１０μｍ以下程度である。

【0046】

また、図６に示す例において、ＬＥＤチップ２０は平面視において四角形（詳しくは長方形）である。ＬＥＤチップ２０のＸ方向の長さ２０Ｌ１は、数μｍ～５０μｍ程度である。また、ＬＥＤチップ２０のＹ方向の長さ２０Ｌ２は、例えば長さ２０Ｌ１の半分程度である。アノード電極２０ＥＡおよびカソード電極２０ＥＫのサイズは、同様である。例えば、アノード電極２０ＥＡおよびカソード電極２０ＥＫのＸ方向の長さＥＡＬ１および長さＥＫＬ１のそれぞれは、ＬＥＤチップ２０の長さ２０Ｌ１に対して半分未満である（例えば数μｍ～２０μｍ程度）。アノード電極２０ＥＡおよびカソード電極２０ＥＫのＹ方向の長さＥＡＬ２および長さＥＫＬ２のそれぞれは、ＬＥＤチップ２０の長さ２０Ｌ２よりも短い（例えば数μｍ～２０μｍ程度）。また、コンタクトホール２３Ｈ１およびコンタクトホール２３Ｈ２の直径は、例えば１μｍ～数μｍ（５μｍ以下）程度である。

【0047】

＜変形例＞
次に、図５および図６に示すＬＥＤチップに対する変形例について説明する。図７は、図６に対する変形例であるＬＥＤチップの平面図である。図８は図７のＢ－Ｂ線に沿った断面視において、ＬＥＤチップを基板上に搭載した状態を示す拡大断面図である。図７および図８に示すＬＥＤチップ２０Ａは、突出部２６Ｗ１および突出部２６Ｗ２の位置が、図５および図６に示すＬＥＤチップ２０と相違する。以下では図５および図６を用いて説明した実施態様との相違点を中心に説明し、共通する部分の説明は省略する。

【0048】

図７に示す突出部２６Ｗ１は、平面部２６Ｌ１の外縁の四辺のうち、平面部２６Ｌ２から最も遠い辺ＥＡＳ１のみに沿って形成されている。突出部２６Ｗ２は、平面部２６Ｌ２の外縁の四辺のうち、平面部２６Ｌ１から最も遠い辺ＥＫＳ１のみに沿って形成されている。詳しくは、後述する図９に示すＬＥＤチップ２０Ｂと同様に、図７に示すＬＥＤチップ２０Ａのアノード電極２０ＥＡの平面部２６Ｌ１は、カソード電極２０ＥＫから最も遠くに位置する辺ＥＡＳ１、カソード電極２０ＥＫの最も近くに位置する辺ＥＡＳ２（図９参照）、辺ＥＡＳ１および辺ＥＡＳ２と交差する辺ＥＡＳ３（図９参照）、および辺ＥＡＳ３の反対側に位置する辺ＥＡＳ４（図９参照）を有している。同様に、ＬＥＤチップ２０Ａのカソード電極２０ＥＫの平面部２６Ｌ２は、アノード電極２０ＥＡから最も遠くに位置する辺ＥＫＳ１、アノード電極２０ＥＡの最も近くに位置する辺ＥＫＳ２（図９参照）、辺ＥＫＳ１および辺ＥＫＳ２と交差する辺ＥＫＳ３（図９参照）、および辺ＥＫＳ３の反対側に位置する辺ＥＫＳ４（図９参照）を有している。なお、図７では、見易さのため、辺ＥＡＳ１および辺ＥＫＳ１のみに符号を付している。

【0049】

ＬＥＤチップ２０Ａの場合、図８に示すように、絶縁層２３のうち、アノード電極２０ＥＡとカソード電極２０ＥＫとの間に位置する部分の厚さ２３Ｔ１は、絶縁層２３のうち、カソード電極２０ＥＫの外側の部分（言い換えればカソード電極２０ＥＫとＬＥＤチップ２０Ａの外縁との間に位置する部分）の厚さ２３Ｔ２よりも薄い。また、絶縁層２３のうち、アノード電極２０ＥＡとカソード電極２０ＥＫとの間に位置する部分の厚さ２３Ｔ１は、絶縁層２３のうち、アノード電極２０ＥＡの外側の部分（言い換えればアノード電極２０ＥＡとＬＥＤチップ２０Ａの外縁との間に位置する部分）の厚さ２３Ｔ２よりも薄い。

【0050】

本変形例のＬＥＤチップ２０Ａの場合、図６に示すＬＥＤチップ２０と比較して、突出部２６Ｗ１と突出部２６Ｗ２との離間距離を大きくすることができる。この場合、アノード電極２０ＥＡとカソード電極２０ＥＫとの距離を近づけた場合でも、突起電極３３の導体部３３Ｂおよび突起電極３４の導体部３４Ｂを介してアノード電極２０ＥＡとカソード電極２０ＥＫとが短絡することを防止できる。また、ＬＥＤチップ２０Ａの場合、図８に示すように、ＬＥＤチップ２０Ａの外縁部の近くで、電極と突起電極とが接合される。このため、基板１０（図４参照）上にＬＥＤチップ２０Ａを固定する強度を向上させることができる。

【0051】

図９は、図６に対する他の変形例を示す平面図である。図１０は、図９に示すＬＥＤチップの斜視図である。なお、図９に示すＬＥＤチップを図４に示す基板１０上に搭載した時の断面図は、図５と同様なので重複する図示を省略する。図９に示すＬＥＤチップ２０Ｂは、突出部２６Ｗ１および突出部２６Ｗ２の形状が、図５および図６に示すＬＥＤチップ２０と相違する。以下では図５および図６を用いて説明した実施態様との相違点を中心に説明し、共通する部分の説明は省略する。

【0052】

図９に示す突出部２６Ｗ１は、平面部２６Ｌ１の外縁の四辺のうちの複数の辺に沿って形成されている。突出部２６Ｗ２は、平面部２６Ｌ２の外縁の四辺のうちの複数の辺に沿って形成されている。図９に示す例では、突出部２６Ｗ１は、平面部２６Ｌ１の外縁の四辺のうち、辺ＥＡＳ１を除く三辺に沿って平面部２６Ｌ１を囲むように形成されている。突出部２６Ｗ２は、平面部２６Ｌ２の外縁の四辺のうち、辺ＥＫＳ１を除く三辺に沿って平面部２６Ｌ２を囲むように形成されている。ただし、変形例として、突出部２６Ｗ１および突出部２６Ｗ１が四辺のうちの任意の二辺に沿って形成されている場合もある。

【0053】

図９に示すように、ＬＥＤチップ２０Ｂのアノード電極２０ＥＡの平面部２６Ｌ１は、カソード電極２０ＥＫから最も遠くに位置する辺ＥＡＳ１、カソード電極２０ＥＫの最も近くに位置する辺ＥＡＳ２、辺ＥＡＳ１および辺ＥＡＳ２と交差する辺ＥＡＳ３、および辺ＥＡＳ３の反対側に位置する辺ＥＡＳ４を有している。同様に、ＬＥＤチップ２０Ｂのカソード電極２０ＥＫの平面部２６Ｌ２は、アノード電極２０ＥＡから最も遠くに位置する辺ＥＫＳ１、アノード電極２０ＥＡの最も近くに位置する辺ＥＫＳ２、辺ＥＫＳ１および辺ＥＫＳ２と交差する辺ＥＫＳ３、および辺ＥＫＳ３の反対側に位置する辺ＥＫＳ４を有している。

【0054】

突出部２６Ｗ１は、平面部２６Ｌ１の四辺のうち、辺ＥＡＳ２、辺ＥＡＳ３、および辺ＥＡＳ４のそれぞれに沿って、平面部２６Ｌ１の周囲に配置されている。突出部２６Ｗ２は、平面部２６Ｌ２の四辺のうち、辺ＥＫＳ２、辺ＥＫＳ３、および辺ＥＫＳ４のそれぞれに沿って、平面部２６Ｌ２の周囲に配置されている。

【0055】

本変形例のように、平面部２６Ｌ１の複数の辺に沿って突出部２６Ｗ１が形成されている場合、突起電極３３（図５参照）の導体部３３Ｂ（図５参照）と突出部２６Ｗ１との接触面積を大きくすることができる。これにより、図６に示す例と比較して接合強度を向上させることができる。また、電気が流れる経路の面積を増大させることができるので、電流経路の抵抗値を低減させることができる。

【0056】

同様に、平面部２６Ｌ２の複数の辺に沿って突出部２６Ｗ２が形成されている場合、突起電極３４（図５参照）の導体部３４Ｂ（図５参照）と突出部２６Ｗ２との接触面積を大きくすることができる。これにより、図６に示す例と比較して接合強度を向上させることができる。また、電気が流れる経路の面積を増大させることができるので、電流経路の抵抗値を低減させることができる。

【0057】

また、接合部の強度を向上させる観点からは、図９に示すＬＥＤチップ２０Ｂのように、平面部２６Ｌ１（または平面部２６Ｌ２）の四辺のうち、３辺に沿って突出部２６Ｗ１（または突出部２６Ｗ２）が形成されていることが特に好ましい。本変形例の場合Ｘ方向およびＹ方向を含むＸ―Ｙ平面内であれば、どの方向から外力が印加された場合でも耐久力を向上させることができる。

【0058】

以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。

【0059】

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【産業上の利用可能性】

【0060】

本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。

【符号の説明】

【0061】

５ 制御回路
６ 駆動回路
１０ 基板
１０ｂ，１０ｆ，２２ｆ，５１ｔ 面
１１，１２，１３，１４ 無機絶縁層
２０，２０Ａ，２０Ｂ ＬＥＤチップ（発光ダイオードチップ）
２０ＥＡ アノード電極
２０ＥＫ カソード電極
２０Ｌ１，２０Ｌ２，ＥＡＬ１，ＥＡＬ２，ＥＫＬ１，ＥＫＬ２ 長さ
２２，５０ 半導体層
２３，４１ 絶縁層
２３Ｈ１，２３Ｈ２ コンタクトホール（開口部）
２３Ｔ１，２３Ｔ２，ＥＴ１ 厚さ
２４ 活性層
２５ Ｐ型半導体層
２６Ｄ１、２６Ｄ２ 窪み部
２６Ｌ１，２６Ｌ２ 平面部
２６Ｗ１，２６Ｗ２ 突出部
３１，３２，ＶＬ，ＶＳＬ 配線
３３，３４ 突起電極
３３Ａ，３３Ｂ，３４Ａ，３４Ｂ 導体部
Ｄ１ ダイオード素子
ＤＡ 表示領域
ＤＳＰ１ 表示装置
ＥＡＳ１，ＥＡＳ２，ＥＡＳ３，ＥＡＳ４，ＥＫＳ１，ＥＫＳ２，ＥＫＳ３，ＥＫＳ４ 辺
ＥＤ ドレイン電極
ＥＧ ゲート電極
ＥＳ ソース電極
ＧＬ 走査信号線
Ｇｓ 制御信号
ＬＸＰ 配線交差部
ＰＦＡ 周辺領域
ＰＩＸ，ＰＩＸ１，ＰＩＸ２ 画素
ＰＶＳ 基準電位（固定電位）
ＳＷ スイッチング素子
Ｖｓｇ 映像信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】