特開 2024-23092 半導体素子の製造方法および半導体層の成膜方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024023092

(43)【公開日】2024-02-21

(54)【発明の名称】半導体素子の製造方法および半導体層の成膜方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240214BHJP

   H01L 21/368 20060101ALI20240214BHJP

【ＦＩ】

H01L29/78 618A

H01L21/368

H01L21/368 L

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022126683

(22)【出願日】2022-08-08

【新規性喪失の例外の表示】特許法第３０条第２項適用申請有り 令和４年１月１３日に、２０２１年度卒業研究論文（国士舘大学理工学部理工学科電子情報学系）にて発表 令和４年１月２２日に、２０２１年度電子情報学系卒業研究発表会にて発表

(71)【出願人】

【識別番号】502245118

【氏名又は名称】学校法人国士舘

(74)【代理人】

【識別番号】100218062

【弁理士】

【氏名又は名称】小野 悠樹

(74)【代理人】

【識別番号】100093230

【弁理士】

【氏名又は名称】西澤 利夫

(72)【発明者】

【氏名】酒井 平祐

【テーマコード（参考）】

5F053

5F110

【Ｆターム（参考）】

5F053AA50

5F053BB42

5F053BB43

5F053DD20

5F053FF01

5F053HH05

5F053LL10

5F053PP03

5F053RR20

5F110AA01

5F110CC03

5F110DD02

5F110DD03

5F110EE01

5F110EE02

5F110EE07

5F110EE43

5F110EE44

5F110FF01

5F110FF02

5F110FF03

5F110FF27

5F110FF28

5F110FF29

5F110GG01

5F110GG05

5F110GG24

5F110GG25

5F110GG28

5F110GG42

5F110GG58

5F110HK01

5F110HK02

5F110HK07

5F110HK32

5F110HK33

(57)【要約】      （修正有）

【課題】半導体層における結晶粒界を抑制し、半導体素子の性能を向上させる半導体素子の製造方法を提供する。
【解決手段】基板１１と、基板１１の面上に形成されるゲート電極１２と、ゲート電極１２を被覆する絶縁層１３と、絶縁層１３の面上に形成されるソース電極１４およびドレイン電極１５と、ソース電極１４およびドレイン電極１５に接続された半導体層とを含む半導体素子の製造方法であって、ソース電極１４とドレイン電極１５との間において、半導体層の前駆溶液Ｓを先端Ｑから吐出する棒状の部材Ｐを移動させることで、前駆溶液Ｓを線状に塗布する工程を含む。当該工程においては、吐出する前駆溶液Ｓから先端Ｑを離間させずに部材Ｐを移動させる。
【選択図】図５

【特許請求の範囲】

【請求項1】

基板と、当該基板の面上に形成されるゲート電極と、当該ゲート電極を被覆する絶縁層と、当該絶縁層の面上に形成されるソース電極およびドレイン電極と、当該ソース電極および当該ドレイン電極に接続された半導体層とを含む半導体素子の製造方法であって、
前記ソース電極と前記ドレイン電極との間において、前記半導体層の前駆溶液を先端から吐出する棒状の部材を移動させることで、当該前駆溶液を線状に塗布する工程を含み、
前記工程においては、吐出する前記前駆溶液から前記先端を離間させずに前記部材を移動させる
製造方法。

【請求項2】

前記工程において、平面視においてソース電極とドレイン電極とが配列する方向に交差する方向に沿って前記部材を移動させる
請求項１の製造方法。

【請求項3】

前記工程において、前記部材を移動させる速度は、０．０８～０．２５ｍｍ／ｓである
請求項１の製造方法。

【請求項4】

前記工程は、前記基板を３０～７０℃に加熱した状態で行う
請求項１の製造方法。

【請求項5】

ソース電極およびドレイン電極に接続された半導体層を成膜する成膜方法であって、
前記ソース電極と前記ドレイン電極との間において、前記半導体層の前駆溶液を先端から吐出する棒状の部材を移動させることで、当該前駆溶液を線状に塗布する工程を含み、
前記工程においては、吐出する前記前駆溶液から前記先端を離間させずに部材を移動させる
成膜方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子の技術に関する。

【背景技術】

【0002】

薄膜トランジスタ（ＴＦＴ）等の半導体素子が従来から提案されている。半導体素子は、ソース電極と、ドレイン電極と、ソース電極およびドレイン電極を接続する半導体層とを含む。半導体層は、例えば金属酸化物や有機物から構成される。

【0003】

ウェットプロセスにおける半導体層の成膜には、例えばスピンコート法が従来から一般的に用いられている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－１２９１０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、スピンコート法を用いて半導体層を形成すると、半導体層に結晶粒界が形成されるという問題がある。特に、半導体層においてソース電極とドレイン電極とが配列する方向（すなわちソース電極からドレイン電極に向かう方向）に対して交差（典型的には直交）する方向に沿って形成される結晶粒界は、ソース電極とドレイン電極との間において電流の流れを阻害し、半導体素子の性能を低下させる原因となる。以上の事情を考慮して、本発明では、半導体層に形成される結晶粒界を抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る製造方法は、基板と、当該基板の面上に形成されるゲート電極と、当該ゲート電極を被覆する絶縁層と、当該絶縁層の面上に形成されるソース電極およびドレイン電極と、当該ソース電極および当該ドレイン電極に接続された半導体層とを含む半導体素子の製造方法であって、前記ソース電極と前記ドレイン電極との間において、前記半導体層の前駆溶液を先端から吐出する棒状の部材を移動させることで、当該前駆溶液を線状に塗布する工程を含み、前記工程においては、吐出する前記前駆溶液から前記先端を離間させずに前記部材を移動させる。

【0007】

本発明に係る成膜方法は、ソース電極およびドレイン電極に接続された半導体層を成膜する成膜方法であって、前記ソース電極と前記ドレイン電極との間において、前記半導体層の前駆溶液を先端から吐出する棒状の部材を移動させることで、当該前駆溶液を線状に塗布する工程を含み、前記工程においては、吐出する前記前駆溶液から前記先端を離間させずに部材を移動させる。

【発明の効果】

【0008】

本発明の製造方法によれば、従来の成膜技術（例えばスピンコート法）を使用して半導体層を成膜する構成と比較して、半導体層における結晶粒界を抑制することができる。ひいては、半導体素子の性能を向上させることが可能になる。

【0009】

本発明の成膜方法によれば、従来の成膜技術（例えばスピンコート法）と比較して、半導体層の結晶粒界を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】本実施形態に係る半導体素子の模式的な断面図である。

【図2】比較例に係る製造方法で製造した半導体層を偏光顕微鏡で撮像した画像である。

【図3】比較例に係る製造方法で製造した半導体層を偏光顕微鏡で撮像した画像である。

【図4】本実施形態に係る半導体素子の製造方法を説明する説明図である。

【図5】本実施形態に係る半導体素子の製造方法を説明する説明図である。

【図6】本実施形態に係る製造方法で製造した半導体装置の画像である。

【図7】本実施形態に係る製造方法で製造した半導体層を偏光顕微鏡で撮像した画像である。

【図8】本実施形態に係る製造方法で用いたガラスペンの写真である。

【発明を実施するための形態】

【0011】

本実施形態に係る半導体素子の製造方法について説明する。半導体素子は、例えば薄膜トランジスタ（ＴＦＴ）であり、例えば、圧力センサ、ｐＨセンサまたはバイオセンサなどの各種センサに使用される。

【0012】

図１は、半導体素子１００の一例に係る断面図である。具体的には、半導体素子１００は、基板１１と、ゲート電極１２と、ゲート絶縁層１３と、ソース電極１４と、ドレイン電極１５と、半導体層１６とを含む。

【0013】

以下の説明では、半導体素子１００における積層方向をＺ方向と表記し、当該Ｚ方向に相互に直交する方向をＸ方向およびＹ方向と表記する。

【0014】

基板１１は、ガラス基板や石英基板等の絶縁性の板状部材である。ゲート電極１２は、基板１１の面上に形成される。ゲート絶縁層１３は、ゲート電極１２を被覆するように形成される。

【0015】

ソース電極１４およびドレイン電極１５は、ゲート絶縁層１３の面上（基板１１とは反対側の表面）において、相互に離間して形成される。半導体素子１００においてソース電極１４とドレイン電極１５とが配列する方向（ソース電極からドレイン電極に向かう方向）がＸ方向であるとも換言できる。ソース電極１４とドレイン電極１５との間（間隔Ｄ）の距離は、例えば２０～１００μｍである。

【0016】

ゲート電極１２とソース電極１４とドレイン電極１５とには、公知の任意の導電材料（例えば金属、金属酸化物、ポリマー）が用いられる。また、ゲート電極１２とソース電極１４とドレイン電極１５との形成には、公知の成膜技術（例えば真空蒸着法やスパッタリング法）が用いられる。

【0017】

ゲート絶縁層１３には、公知の任意の絶縁材料（例えば無機窒化物や無機酸化物などの無機化合物または高分子化合物）が用いられる。また、ゲート絶縁層１３の成膜には、公知の任意の成膜技術（例えば化学気相成長法、スパッタリング法またはスピンコート法）が用いられる。

【0018】

半導体層１６は、ソース電極１４およびドレイン電極１５に接続されるように形成される。半導体層１６は、少なくともソース電極１４およびドレイン電極１５の間にわたり形成されればよい。すなわち、ソース電極１４およびドレイン電極１５の表面（ゲート絶縁層１３とは反対側の表面）に半導体層１６を形成することまでは必須ではない。半導体層１６の膜厚は、例えば３０ｎｍ～１５０ｎｍである。

【0019】

半導体層１６には、公知の任意の半導体材料（例えば有機物や金属酸化物）からなる。有機物は、低分子化合物であっても高分子化合物であってもよい。低分子化合物としては、例えば多環芳香族化合物が例示され、具体例には、テトラセンやペンタセン等のアセン類化合物、オリゴチオフェン類化合物、フタロシアニン類化合物、ペリレン類化合物、ルブレン類化合物、又はトリアリールアミン化合物等のアリールアミン化合物などが例示される。高分子化合物としては、例えば、ポリチオフェン系ポリマー、ポリアセチレン系ポリマー、ポリアニリン系ポリマー、ポリフェニレン系ポリマー、ポリフェニレンビニレン系ポリマー、ポリフルオレン系ポリマー、ポリピロール系ポリマー、トリアリールアミンポリマーなどが例示される。また、有機物として、フラーレンを用いてもよい。

【0020】

金属酸化物は、例えば、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、及びガリウム（Ｇａ）のうち１種類以上の元素を含む酸化物である。

【0021】

半導体層１６は、ソース電極１４とドレイン電極１５とをゲート絶縁層１３上に形成した後に、成膜する。

【0022】

本発明は、半導体層１６の前駆溶液を用いたウェットプロセスにより半導体層１６が成膜される。半導体層１６の前駆溶液は、半導体層１６の原料が含まれた溶液である。前駆溶液としては、例えば、半導体材料そのものが溶けた溶液、または、半導体材料の前駆体を含む溶液が例示される。半導体材料そのもの、および、半導体材料の前駆体としては、公知の任意の物質が使用され、１種でも複数種でもよい。なお、本実施形態に係る半導体層１６の具体的な成膜方法は、後述する。

【0023】

ここで、スピンコート法を用いて半導体層を成膜する方法（以下「比較例」という）について説明する。スピンコート法は、ゲート絶縁層とソース電極とドレイン電極との表面にわたり、半導体層の前駆溶液を滴下した後に、基板を回転させて半導体層を成膜する方法である。

【0024】

図２は、比較例の方法で成膜した半導体層を偏光顕微鏡で拡大(１００倍)した画像である。図３は、図２における偏光顕微鏡にデジタルカメラを付けて撮像した画像である。なお、図２および図３は、半導体層に対して垂直な方向から撮像した画像である。比較例では、濃度が０．０１（ｇ/ｍｌ）のＴＩＰＳペンタセン（6,13-ビス(トリイソプロピルシリルエチニル)ペンタセン）を前駆溶液として使用して、ＴＩＰＳペンタセンからなる半導体層を形成した。なお、回転速度は、６００ｒｐｍであり、回転時間は４５秒である。

【0025】

図２および図３において、色が変化している個所は結晶粒界が形成されている個所である。比較例に係る半導体層では、ソース電極とドレイン電極との間において多くの結晶粒界が形成されていることが確認できる。結晶粒界は、ソース電極とドレイン電極との間における電流の流れを阻害する。特に、ソース電極とドレイン電極とが配列するＸ方向に交差する方向（図２，図３ではＸ方向に直交するＹ方向）に沿うように形成される結晶粒界（以下「特定結晶粒界」という）は、ソース電極とドレイン電極との間における電流の流れを大きく阻害する。特定結晶粒界は、ソース電極側からドレイン電極側に向かう結晶成長と、ドレイン電極側からソース電極側に向かう結晶成長とが相互に並行して進行することで形成されると推測される。

【0026】

なお、結晶粒界は、スピンコート法の他に、従来から提案されている各種の成膜方法（例えばドロップキャスト法、ディップコート法、スプレーコート法、ブレードコート法、ロールコート法およびインクジェット法など）でも発生し得る。

【0027】

以上の事情を考慮して、本発明では、半導体層１６に形成される結晶粒界を抑制する新規な半導体素子１００の製造方法を提案する。

【0028】

図４および図５は、本発明に係る製造方法のうち半導体層１６を成膜する工程（以下「成膜工程」という）を説明する図である。図４は、１つの基板１１に半導体素子１００をアレイ状に配置したアレイ基板の平面図であり、図５は、図４の１個の半導体素子１００に着目した断面図である。

【0029】

図４では、基板１１上に複数の（図４では４個）の半導体素子１００がＹ方向に沿って配置された配列（Ｒ1，Ｒ2）を形成する場合を例示する。配列Ｒ1は、半導体層１６が形成された状態であり、配列Ｒ2は、半導体層１６が形成される前の状態である。図４に例示される通り、半導体層１６は、Ｚ方向からの平面視で間隔Ｄに重なる位置においてＹ方向に沿った長尺状に形成される。

【0030】

ソース電極１４とドレイン電極１５との間隔Ｄは、Ｙ方向に沿って延在する形状である。各配列（Ｒ1，Ｒ2）では、各半導体素子１００における間隔ＤがＹ方向に沿って直線状に位置するように、複数（４個）の半導体素子１００が配置される。

【0031】

配列Ｒ1に例示される通り、本実施形態の成膜工程は、ソース電極１４とドレイン電極１５との間において、半導体層１６の前駆溶液Ｓを線状に塗布する工程である。

【0032】

図４および図５に例示される通り、成膜工程では、棒状の部材（以下「成膜部材」と表記する）Ｐを用いる。成膜部材Ｐは、先端Ｑから半導体層１６の前駆溶液Ｓを吐出する。成膜部材Ｐの形態は、前駆溶液Ｓを保持し、移動しながら当該前駆溶液Ｓを先端Ｑから吐出可能であれば、任意である。例えば、ペン型の成膜部材Ｐが採用される。ペン型の成膜部材Ｐには、例えば、先端Ｑ付近に溝が設けられたガラスペンが採用される。前駆溶液Ｓに先端Ｑを浸して溝に前駆溶液Ｓを吸い上げることで、ガラスペンに前駆溶液Ｓが保持される。なお、ガラスペン以外のペン型の成膜部材Ｐを用いてもよい。

【0033】

図５に例示される通り、吐出する前駆溶液Ｓから先端Ｑを離間させずに（すなわち吐出する前駆溶液Ｓと先端Ｑとが接触した状態で）、成膜部材Ｐを移動させる。間隔Ｄにおけるゲート絶縁層１３の表面と、先端Ｑとで前駆溶液Ｓを挟み込むような状態になる。

【0034】

先端Ｑとゲート絶縁層１３の表面との間の距離Ｆ（最短距離）は、先端Ｑから吐出される前駆溶液Ｓに当該先端Ｑが接触していれば任意であるが、例えば５～１５０μｍ程度である。また、先端Ｑから吐出される前駆溶液Ｓに当該先端Ｑが接触していれば、成膜工程において距離Ｆが常に一定である必要はない。なお、インクジェット法では、ノズル（吐出部）の先端から前駆溶液を液滴として飛翔させる（すなわち吐出する前駆溶液とノズルの先端とは離間した状態になる）。

【0035】

成膜工程において、成膜部材Ｐの先端Ｑから吐出される前駆溶液Ｓに当該先端Ｑが接触していれば、先端Ｑがソース電極１４の表面およびドレイン電極１５の表面に接触するか否かは任意である。図５では、成膜部材Ｐの先端Ｑがソース電極１４の表面およびドレイン電極１５の表面に接触していない場合を例示する。

【0036】

そして、成膜部材Ｐの先端Ｑを吐出する前駆溶液Ｓから離間させない状態で、図４に例示される通り、ソース電極１４とドレイン電極１５との間（間隔Ｄ）において線状に前駆溶液Ｓを塗布する。成膜部材Ｐの先端Ｑは、間隔Ｄに対向するように（すなわち間隔Ｄを覆うように）配置される。

【0037】

具体的には、成膜部材Ｐを間隔Ｄ上でＹ方向に沿って移動させる。間隔Ｄが延在する方向に沿って成膜部材Ｐを移動させるとも換言できる。したがって、間隔Ｄにおいて前駆溶液ＳがＹ方向に沿って線状に塗布される。すなわち、図４の配列Ｒ1のように、線状に半導体層１６が形成される。なお、半導体層１６の幅（Ｘ方向における長さ）は、例えば、間隔Ｄと同等以上であり、間隔Ｄの１００倍以下程度である。

【0038】

図４のように複数（４個）の半導体素子１００を配列して製造する場合には、各半導体素子１００の間隔Ｄ上で連続的に成膜部材Ｐを移動させる。なお、ソース電極１４の表面およびドレイン電極１５の表面に、前駆溶液Ｓが塗布されるか否かは任意である。また、
複数の配列Ｒ（図４ではＲ1およびＲ2）がある場合には、当該各配列Ｒにそれぞれ対応する複数の成膜部材Ｐ（例えば配列Ｒ1に対応する成膜部材Ｐおよび配列Ｒ2に対応する成膜部材Ｐ）を用いて、複数の配列Ｒに対して同時に前駆溶液Ｓを塗布してもよい。

【0039】

成膜部材Ｐの先端Ｑの形状は、間隔Ｄに前駆溶液Ｓを塗布（注入）することが可能であれば、任意である。

【0040】

成膜工程を行う際の基板１１の温度は、例えば３０～７０℃、好ましくは４０～６０℃に設定する。なお、基板１１の加熱には、例えばヒーター等の任意の加熱機器が用いられる。

【0041】

成膜工程において、成膜部材Ｐを移動させる速度（すなわち直線を引く速度）は、結晶粒界を抑制する効果を顕著にする観点からは、例えば０．０８～０．２５ｍｍ／ｓであり、好ましくは０．１０～０．２０ｍｍ／ｓであり、さらに好ましくは０．１４～０．１８ｍｍ／ｓである。

【0042】

以上の説明から理解される通り、本実施形態の製造方法は、ソース電極１４とドレイン電極１５との間（間隔Ｄ）において、半導体層１６の前駆溶液Ｓを先端Ｑから吐出する棒状の成膜部材Ｐを移動させることで、当該前駆溶液を線状に塗布する成膜工程を含み、当該成膜工程においては、吐出する前駆溶液から先端Ｑを離間させずに成膜部材Ｐを移動させる。

【0043】

成膜工程の後に、適宜に他の工程を行ってもよい。なお、成膜工程の後に行う工程は、前駆溶液Ｓの種類に応じて変更し得る。例えば、前駆溶液Ｓに半導体材料そのものが溶解している場合には、成膜工程の後に塗布した前駆溶液Ｓを乾燥させる乾燥工程を行うことで、半導体層１６が形成される。

【0044】

また、前駆溶液Ｓに半導体材料の前駆体を用いる場合には、前駆体の種類に応じた工程を成膜工程の後に行う。例えば、塗布された前駆溶液Ｓに対して、加熱、光照射または焼成等を行うことで前駆体を半導体材料に変化させる工程が適宜に採用される。

【0045】

なお、金属酸化物からなる半導体層１６を形成する場合には、金属酸化物の前駆体（例えば、金属元素の硝酸塩、リン酸塩、炭酸塩、フッ化物または塩化物など）を含む溶液を前駆溶液Ｓとして、成膜工程において前駆溶液Ｓを塗布した後に、例えば加熱や焼成により前駆体を化学反応させて、金属酸化物に変化させる工程を実行する。

【0046】

図６は、本実施形態の製造方法により製造した複数の半導体素子からなるアレイ基板での写真ある。図７は、図６における１個の半導体素子を偏光顕微鏡で拡大(５０倍)した画像である。図７では、上述した比較例と同様に、濃度が０．０１（ｇ／ｍｌ）のＴＩＰＳペンタセンが溶解した溶液を前駆溶液として使用して、ＴＩＰＳペンタセンからなる半導体層を形成した。

【0047】

図６において、基板の温度は、４５℃に設定し、成膜部材の移動速度は０．１６ｍｍ／ｓとした。図６では、ガラスペンを成膜部材として使用した。そして、ソース電極とドレイン電極との間においてガラスペンをＹ方向に沿って移動させることで、半導体層を線状に成膜した。なお、図８には、実際に使用をしたガラスペンの写真を参考までに図示する。

【0048】

図７に例示される通り、本実施形態の製造方法によれば、比較例と比較して、半導体層における結晶粒界（特に特定結晶粒界）が抑制されたことが確認できた。また、結晶性についても良好であることが把握される。

【0049】

本発明において特定結晶粒界が抑制されたのは、成膜工程において、吐出する前駆溶液から成膜部材の先端を離間させなかったことで（すなわち吐出する前駆溶液と成膜部材の先端とを接触した状態にしたことで）、吐出した前駆溶液の上方（図５ではＺ方向の正側）からの蒸発が抑制され、半導体層において結晶成長が進行する方向に変化があったと推測される。

【0050】

以上の説明から理解される通り、本実施形態の製造方法によれば、スピンコート法を用いた比較例と比較して、結晶粒界を抑制することが可能になる。なお、本実施形態の製造方法では、スピンコート法以外の他の成膜方法（例えばドロップキャスト法、ディップコート法、スプレーコート法、ブレードコート法、ロールコート法およびインクジェット法など）を用いた構成と比較しても結晶粒界を抑制する効果があると想定される。

【0051】

また、スピンコート法では、ゲート絶縁層とソース電極とドレイン電極との表面にわたる広範囲において前駆溶液を滴下した後に、基板を回転させて余分な前駆溶液を飛ばすため、歩留まりが悪いという問題がある。それに対して、本実施形態の製造方法によれば、ソース電極とドレイン電極の間に対応する狭い範囲に定めて、棒状の部材で直線状に前駆溶液を塗布する。したがって、本発明の製造方法によれば、スピンコート法と比較して、歩留まりも良好であるという利点がある。具体的には、図６のアレイ基板において、半導体層の成膜に使用した前駆溶液は０．０１ｍｌ程度であった。それに対して、スピンコート法を用いた比較例では、半導体層の成膜に使用した前駆溶液は１ｍｌ程度であった。すなわち、本実施形態の製造方法では、比較例と比較して、１００倍程度歩留まりがよくなる。

【0052】

本発明は、ソース電極および当該ドレイン電極に接続された半導体層を成膜する成膜方法としても観念できる。本発明の成膜方法は、ソース電極と前記ドレイン電極との間において、半導体層の前駆溶液を先端から吐出する棒状の部材を移動させることで、当該前駆溶液を線状に塗布する工程を含み、工程においては、吐出する前駆溶液から前記先端を離間させずに部材を移動させる。本発明の成膜方法は、上述した製造方法と同様の効果が実現される。

【符号の説明】

【0053】

１１ ：基板
１２ ：ゲート電極
１３ ：ゲート絶縁層
１４ ：ソース電極
１５ ：ドレイン電極
１６ ：半導体層
１００ ：半導体素子
Ｐ ：成膜部材
Ｓ ：前駆溶液

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】