特開 2024-24487 磁気メモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024024487

(43)【公開日】2024-02-22

(54)【発明の名称】磁気メモリ

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240215BHJP

   H01L 29/82 20060101ALI20240215BHJP

   H10N 50/10 20230101ALI20240215BHJP

   G11B 5/39 20060101ALI20240215BHJP

【ＦＩ】

H01L27/105 447

H01L29/82 Z

H01L43/08 Z

G11B5/39

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

(21)【出願番号】P 2022127338

(22)【出願日】2022-08-09

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(72)【発明者】

【氏名】梅津 信之

(72)【発明者】

【氏名】近藤 剛

(72)【発明者】

【氏名】下村 尚治

(72)【発明者】

【氏名】中村 志保

(72)【発明者】

【氏名】橋本 進

(72)【発明者】

【氏名】大寺 泰章

(72)【発明者】

【氏名】上田 善寛

【テーマコード（参考）】

4M119

5D034

5F092

【Ｆターム（参考）】

4M119AA20

4M119BB01

4M119BB20

4M119CC05

4M119CC10

4M119DD17

4M119DD33

4M119DD52

4M119EE11

4M119FF05

4M119FF13

4M119FF14

4M119KK12

5D034BA02

5F092AB06

5F092AB07

5F092AB08

5F092AC11

5F092AD23

5F092AD26

5F092BC04

(57)【要約】

【課題】情報の書込み効率を向上させた磁気メモリを提供する。
【解決手段】磁気メモリは、第１方向に沿って延び第１および第２端部を有する第１磁性部材を備える。第1および第２配線は第１磁性部材の第２端部側に該第１磁性部材から離間して配置され、第２方向に沿って延び第３方向に隣り合って配置される。第1および第２配線は、第１方向から見た平面視において、第１配線と第２配線との間に第１磁性部材が位置する。第２磁性部材は、第１および第２配線の上方に設けられた第１部分と、第１配線と第２配線との間に設けられ、第１部分と電気的に接続された第２部分と、第1および第２配線の下方に設けられ、第１および第２部分から電気的に分離された第３部分とを含む。第２磁性部材は、第１および第３部分の少なくとも一方の飽和磁化は第２部分のそれよりも低い。第３配線は、第１磁性部材の第１端部側に設けられ、第３方向に沿って延びている。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１方向に沿って延び第１端部および第２端部を有する複数の第１磁性部材と、
前記第１磁性部材の前記第２端部側に該第１磁性部材から離間して配置され、前記第１方向に交差する第２方向に沿って延び、前記第１方向および前記第２方向に交差する第３方向に隣り合って配置された第1および第２配線であって、前記第１方向から見た平面視において、前記第１配線と前記第２配線との間に少なくとも１つの前記第１磁性部材が位置する前記第１配線および前記第２配線と、
前記第１および第２配線の上方に設けられた第１部分と、前記第１配線と前記第２配線との間に設けられ、前記第１部分と電気的に接続された第２部分と、前記第1および第２配線の下方に設けられ、前記第１および第２部分から電気的に分離された第３部分とを含む第２磁性部材であって、前記第１および第３部分の少なくとも一方の飽和磁化は前記第２部分のそれよりも低い第２磁性部材と、
前記第１磁性部材の前記第１端部側に設けられ、前記第３方向に沿って延びた第３配線と、を備える磁気メモリ。

【請求項2】

前記第１部分と前記第２部分との間に設けられ、該第１および第２部分とは異なる導電材料を含む導電膜をさらに備え、
前記第１部分の飽和磁化は、前記第２部分のそれよりも低い、請求項１に記載の磁気メモリ。

【請求項3】

前記導電膜は、非磁性膜である、請求項２に記載の磁気メモリ。

【請求項4】

前記第３部分の飽和磁化は、前記第２部分のそれよりも低い、請求項１に記載の磁気メモリ。

【請求項5】

前記第１および第２部分は、一体として同一磁性材料で構成されている、請求項４に記載の磁気メモリ。

【請求項6】

前記第１および第３部分の少なくとも一方の交換スティフネスは前記第２部分のそれよりも低い、請求項１に記載の磁気メモリ。

【請求項7】

前記第１方向から見た平面視において、前記第２部分は、前記複数の第１磁性部材のそれぞれに対応して設けられており、
前記第１磁性部材の前記第２端部は、対応する前記第２部分と前記第３部分との間にある、請求項１に記載の磁気メモリ。

【請求項8】

前記第１方向から見た平面視において、前記第３部分は、前記複数の第１磁性部材のそれぞれに対応して設けられた開口部を有し、
前記第１磁性部材の前記第２端部および前記第２部分は、対応する前記開口部内にある、請求項７に記載の磁気メモリ。

【請求項9】

前記複数の第１磁性部材は、それぞれに対応する前記第２部分に電気的に接続され、
前記複数の第１磁性部材と前記第３部分との間に設けられた絶縁膜をさらに備える、請求項８に記載の磁気メモリ。

【請求項10】

複数の第１磁性部材の前記第１端部にそれぞれの一端が電気的に接続された複数の磁気抵抗素子をさらに備える、請求項１から請求項９のいずれか一項に記載の磁気メモリ。

【請求項11】

前記複数の磁気抵抗素子のそれぞれと前記第３配線との間に設けられたスイッチング素子をさらに備える、請求項１０に記載の磁気メモリ。

【請求項12】

第１方向に沿って延び第１端部および第２端部を有する複数の第１磁性部材と、
前記第１磁性部材の前記第２端部側に該第１磁性部材から離間して配置され、前記第１方向に交差する第２方向に沿って延び、前記第１方向および前記第２方向に交差する第３方向に隣り合って配置された第1および第２配線であって、前記第１方向から見た平面視において、前記第１配線と前記第２配線との間に少なくとも１つの前記第１磁性部材が位置する前記第１配線および前記第２配線と、
前記第１および第２配線の上方に設けられた第１部分と、前記第１配線と前記第２配線との間に設けられ、前記第１部分と電気的に接続された第２部分と、前記第1および第２配線の下方に設けられ、前記第１および第２部分から電気的に分離された第３部分とを含む第２磁性部材と、
前記第１部分と前記第２部分との間に設けられた導電層と、
前記第１磁性部材の前記第１端部側に設けられ、前記第３方向に沿って延びた第３配線と、を備える磁気メモリ。

【請求項13】

前記導電膜は、非磁性導電膜である、請求項１２に記載の磁気メモリ。

【請求項14】

前記第１および第３部分の少なくとも一方の交換スティフネスは前記第２部分のそれよりも低い、請求項１２に記載の磁気メモリ。

【請求項15】

前記第１方向から見た平面視において、前記第２部分は、前記複数の第１磁性部材のそれぞれに対応して設けられており、
前記第１磁性部材の前記第２端部は、対応する前記第２部分と前記第３部分との間にある、請求項１２に記載の磁気メモリ。

【請求項16】

前記第１方向から見た平面視において、前記第３部分は、前記複数の第１磁性部材のそれぞれに対応して設けられた開口部を有し、
前記第１磁性部材の前記第２端部および前記第２部分は、対応する前記開口部内にある、請求項１５に記載の磁気メモリ。

【請求項17】

前記複数の第１磁性部材は、それぞれに対応する前記第２部分に電気的に接続され、
前記複数の第１磁性部材と前記第３部分との間に設けられた絶縁膜をさらに備える、請求項１６に記載の磁気メモリ。

【請求項18】

複数の第１磁性部材の前記第１端部にそれぞれの一端が電気的に接続された複数の磁気抵抗素子をさらに備える、請求項１２から請求項１７のいずれか一項に記載の磁気メモリ。

【請求項19】

前記複数の磁気抵抗素子のそれぞれと前記第３配線との間に設けられたスイッチング素子をさらに備える、請求項１８に記載の磁気メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は磁気メモリに関する。

【背景技術】

【0002】

磁性部材に電流を流すことにより磁性部材の磁壁を移動（シフト）させる磁気メモリが知られている。このような磁気メモリにおいて、磁性部材への情報の書き込みは、フィールドラインに電流を流し、この電流によって発生する磁場により行われる。しかし、従来の磁気メモリでは、情報の効率的な書き込みを行うために充分な強度の磁場を得ることが困難であった。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－１４１２５０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

情報の書込み効率を向上させることができる磁気メモリを提供する。

【課題を解決するための手段】

【0005】

本実施形態による磁気メモリは、第１方向に沿って延び第１端部および第２端部を有する複数の第１磁性部材を備える。第1および第２配線は、第１磁性部材の第２端部側に該第１磁性部材から離間して配置され、第１方向に交差する第２方向に沿って延び、第１方向および第２方向に交差する第３方向に隣り合って配置されている。第1および第２配線は、第１方向から見た平面視において、第１配線と第２配線との間に少なくとも１つの第１磁性部材が位置する。第２磁性部材は、第１および第２配線の上方に設けられた第１部分と、第１配線と第２配線との間に設けられ、第１部分と電気的に接続された第２部分と、第1および第２配線の下方に設けられ、第１および第２部分から電気的に分離された第３部分とを含む。第２磁性部材は、第１および第３部分の少なくとも一方の飽和磁化は第２部分のそれよりも低い。第３配線は、第１磁性部材の第１端部側に設けられ、第３方向に沿って延びている。

【図面の簡単な説明】

【0006】

【図1】第1実施形態による磁気メモリの平面図。

【図2】図１に示すＡ－Ａ線に沿った断面図。

【図3】磁性部材の構成例を示す断面図。

【図4】ヨークおよびその周辺の構成例を示す断面図。

【図5】ヨークおよびその周辺の他の構成例を示す断面図。

【図6】メモリ部の磁性部材に情報を書き込む場合を説明する図。

【図7】電流を分割しない場合の書き込み動作を説明する図。

【図8】電流を分割した場合の書き込み動作を説明する図。

【図9】図９Ａ、９Ｂは、ヨークの飽和を回避する書き込み動作を説明する図。

【図10】図１０Ａ、１０Ｂは、ヨークの飽和を回避する書き込み動作を説明する図。

【図11】第１実施形態の磁気メモリの書き込みにおける磁束の見積もりを説明する図。

【図12】メモリ部アレイの端部における書き込み動作を説明する図。

【図13】ヨーク２５ｃの構成例を示す平面図。

【図14】ヨーク２５ｃ、２５ａをヨーク２５ｂ、２５ｄと同一の高飽和磁化材料で構成した場合の磁化方向を示す模式平面図。

【図15】ヨーク２５ｃ、２５ａをヨーク２５ｂ、２５ｄとは異なる低飽和磁化材料で構成した場合の磁化方向を示す模式平面図。

【図16】第２実施形態によるヨークおよびその周辺の構成例を示す断面図。

【発明を実施するための形態】

【0007】

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0008】

（第1実施形態）
図１は、第1実施形態による磁気メモリの平面図である。図２は、図１に示すＡ－Ａ線に沿った断面図である。第１実施形態の磁気メモリは、ｍ、ｎを自然数とするとき、ｍ行ｎ列に配置されたメモリ部１０_ｉｊ（ｉ＝１，・・・ｍ、ｊ＝１，・・・，ｎ）を備えている。なお、図１では、３行５列に配列されたメモリ部１０_１１～１０_３５を示している。

【0009】

第ｉ行のメモリ部１０_ｉ１～１０_ｉｎは、ｘ方向に延びているビット線ＢＬ_ｉに沿って配置され、第１端部（図３の１１ａ）がビット線ＢＬ_ｉに電気的に接続される。本明細書では、「ＡとＢが電気的に接続される」とは、ＡとＢが直接接続されてもよいし、導電体を介して間接的に接続されてもよいことを意味する。第ｉ行において、奇数列のメモリ部１０_ｉ１，１０_ｉ３，・・・と、偶数列のメモリ部１０_ｉ２，１０_ｉ４，・・・は、紙面上で上下方向（ｙ方向）にずれて配置される。例えば、偶数列のメモリ部１０_ｉ２は、奇数列のメモリ部１０_ｉ１とメモリ部１０_ｉ３との間に設けられ、かつ、－ｙ方向にずれて配置される。このような配置を用いたことにより、複数のメモリ部を稠密に配置することができ、集積化を行うことができる。

【0010】

第ｊ列に配置されたメモリ部１０_１ｊ、・・・１０_ｍｊのそれぞれに対して、２つのフィールドラインＦＬ_ｊ，ＦＬ_ｊ＋１（ｊ＝１，・・・，ｎ－１）が設けられている。ｚ方向から見た平面視において、メモリ部１０_１ｊ～１０_ｍｊは、フィールドラインＦＬ_ｊとフィールドラインＦＬ_ｊ＋１との間に対応して位置されている。フィールドラインＦＬ_ｊ＋１は、ｚ方向から見た平面視において、第ｊ列のメモリ部１０_ｉｊのそれぞれの一部に重なるとともに第ｊ＋１列のメモリ部１０_ｉｊ＋１のそれぞれの一部に重なるように配置されてもよい。図２に示すように、フィールドラインＦＬ_ｊ＋１は、第ｊ列のメモリ部１０_ｉｊと第ｊ＋１列のメモリ部１０_ｉｊ＋１との間の領域の上方（＋ｚ方向）に配置される。

【0011】

例えば、第２列に配置されたメモリ部１０_ｉ２に対してフィールドラインＦＬ_２とフィールドラインＦＬ_３が設けられている。ｚ方向から見た平面視において、メモリ部１０_ｉ２は、フィールドラインＦＬ_２とフィールドラインＦＬ_３との間に位置している。フィールドラインＦＬ_２は、ｚ方向から見た平面視において、第１列のメモリ部１０_ｉ１のそれぞれの一部に重なるとともに第２列のメモリ部１０_ｉ２のそれぞれの一部に重なるように配置してもよい。図２に示すように、フィールドラインＦＬ_２は、第１列のメモリ部１０_ｉ１と第２列のメモリ部１０_ｉ２との間の領域の上方に配置される。

【0012】

フィールドラインＦＬ_ｊ（ｊ＝１，・・・，ｎ＋１）は、ｚ方向およびｘ方向に対して交差するｙ方向に沿って延び、ｘ方向に隣り合って配置されている。フィールドラインＦＬ_ｊは、ｘ方向に延びているビット線ＢＬ_ｉと交差する。各フィールドラインＦＬ_ｊは、制御回路１００に接続されて制御される。また、各ビット線ＢＬ_ｉも、制御回路１００に接続されて制御される。

【0013】

図２に示すように、フィールドラインＦＬ_ｊは、メモリ部１０_ｉｊの第２端部（図３の１１ｂ）側に設けられており、メモリ部１０_ｉｊから離間して配置されている。フィールドラインＦＬ_ｊは、ヨーク２５ａ～２５ｄおよびメモリ部１０_ｉｊから電気的に絶縁されている。

【0014】

メモリ部１０_ｉｊの上方にヨーク２５ａが配置されている。ヨーク２５ａは、全てのフィールドラインＦＬ_１～ＦＬ_ｎ＋１のそれぞれの上方に配置される。また、ヨーク２５ａに電気的に接続したプレート電極ＰＬがヨーク２５ａの上面に接しかつ被覆している。また、プレート電極ＰＬは制御回路１００に接続され、制御される。ヨーク２５ａは、プレート電極ＰＬに電気的に接続されており、プレート電極として機能してもよい。
ヨーク２５ｂおよび２５ｄは、隣り合う２つのフィールドラインＦＬ_ｊとフィールドラインＦＬ_ｊ＋１との間に一体として設けられ、ヨーク２５ａと電気的に接続されている。ヨーク２５ｃは、フィールドラインＦＬ_１～ＦＬ_ｎ＋１の下方に設けられ、ヨーク２５ａ、２５ｂおよび２５ｄから電気的に分離されている。ただし、ヨーク２５ｃは、ヨーク２５ａ、２５ｂおよび２５ｄに磁気的に接続されており、ヨーク２５全体として磁気回路を構成する。

【0015】

ヨーク２５ａ、２５ｂ、２５ｃ、２５ｄの材料には、例えば、３ｄ遷移金属（例えば、Ｆｅ、Ｃｏ、Ｎｉのいずれか）を含む合金が用いられる。

【0016】

ヨーク２５ａ、２５ｃの材料は、ヨーク２５ｂ、２５ｄと異なり、ヨーク２５ｂ、２５ｄの材料よりも飽和磁化において低い材料である。ヨーク２５ａ、２５ｃの材料には，例えば、パーマロイ（非磁性材料が添加されてもよい）や、ホイスラー合金が用いられる。また、ヨーク２５ａ、２５ｃの材料として、絶縁体マトリクス中に磁性粒子が密に分散したグラニュラー構造を有する材料を用いても良い。

【0017】

各メモリ部１０_ｉｊは、図２に示すように、導電性の磁性体からなる磁気メモリ線（磁性部材）ＭＬ_ｉｊと、非磁性導電層１２_ｉｊと、磁気抵抗素子１４_ｉｊと、非磁性導電層１６_ｉｊと、縦型薄膜トランジスタ１８_ｉｊと、非磁性導電層１９_ｉｊと、を備えている。

【0018】

各磁性部材ＭＬ_ｉｊは、図２において上下方向（ｚ方向）に沿って延びた垂直磁性材料から構成され、筒形状を有している。図３は、磁性部材ＭＬ_ｉｊの構成例を示す断面図である。各磁性部材ＭＬ_ｉｊの筒内には非磁性絶縁体５０が設けられていてもよい。すなわち、各磁性部材ＭＬ_ｉｊは、非磁性絶縁体５０を取り囲むように設けられていてもよい。磁性部材ＭＬ_ｉｊにおいては、図３に示すように、領域１１ｃ１、縊れ部１１ｄ１、領域１１ｃ２、縊れ部１１ｄ２がｚ方向に沿って配置されている。領域１１ｃ１のｚ方向に沿った断面においてｘ方向における領域１１ｃ１の端部１１ｃ１ａと端部１１ｃ１ｂとの間の長さ（直径）をｄ１とし、縊れ部１１ｄ１のｚ方向に沿った断面においてｘ方向における縊れ部１１ｄ１の端部１１ｄ１ａと端部１１ｄ１ｂとの間の長さ（直径）をｄ２とし、領域１１ｃ２のｚ方向に沿った断面においてｘ方向における領域１１ｃ２の端部１１ｃ２ａと端部１１ｃ２ｂとの間の長さ（直径）をｄ３とし、縊れ部１１ｄ２のｚ方向に沿った断面においてｘ方向における縊れ部１１ｄ２の端部１１ｄ２ａと端部１１ｄ２ｂとの間の長さ（直径）をｄ４とする。この場合、以下の条件が成立する。
ｄ１＞ｄ２，ｄ４、
ｄ３＞ｄ２，ｄ４、

【0019】

また、磁性部材ＭＬ_ｉｊは、第１端部１１ａ（図３）が非磁性導電層１２_ｉｊを介して磁気抵抗素子１４_ｉｊに電気的に接続される。なお、非磁性導電層１２_ｉｊは、省略してもよい。この場合、磁性部材ＭＬ_ｉｊの第１端部１１ａは磁気抵抗素子１４_ｉｊに直接接続される。磁性部材ＭＬ_ｉｊの第１端部１１ａ側には、ビット線ＢＬが設けられている。ビット線ＢＬは、フィールドラインＦＬ_１，・・・，ＦＬ_ｎ＋１に交差するｘ方向に伸びている。

【0020】

また、各磁性部材ＭＬ_ｉｊは、第２端部１１ｂ（図３）がヨーク２５ｄに電気的に接続される。ヨーク２５ｄとヨーク２５ｃは、磁気的に接続される。ここで、「ＡがＢに磁気的に接続される」とは、ＡとＢが磁気回路を構成することを意味し、磁性体同士が直接接触していない場合も含む。ヨーク２５ｃは、ヨーク２５ａに対向して設けられ、ヨーク２５ａとヨーク２５ｃとの間にフィールドラインＦＬ_１，・・・，ＦＬ_ｎ＋１が配置される。ヨーク２５ｂ、２５ｄは、ｚ方向から見た平面視において、図１に示すように、複数のメモリ部１０_ｉｊのそれぞれに対応して設けられている。ヨーク２５ｄは、各磁性部材ＭＬ_ｉｊの筒内の中央部に配置され、ヨーク２５ｃと同じ階層に位置し、ヨーク２５ｃと磁気的に接続される。ヨーク２５ｂは、ヨーク２５ａとヨーク２５ｄとの間に配置され、ヨーク２５ａおよびヨーク２５ｄと電気的に接続されるとともに、磁気的に接続される。したがって、プレート電極ＰＬは、各メモリ部１０_ｉｊに対して共通に電気的に接続される。

【0021】

ヨーク２５ａ、ヨーク２５ｂ、ヨーク２５ｃ、およびヨーク２５ｄは、磁気回路２５を構成する。この磁気回路２５には、磁気ギャップが設けられる。図４は、ヨーク２５およびその周辺の構成例を示す断面図である。例えば、図４に示すように、ヨーク２５ｂは、一端がヨーク２５ａに接続され、他端がヨーク２５ｄに接続される。各磁性部材ＭＬ_ｉｊの第２端部（図３の１１ｂ）は、対応するヨーク２５ｂ、２５ｄとヨーク２５ｃとの間の磁気ギャップに設けられ、ヨーク２５ｂ、２５ｄとヨーク２５ｃとの間に挟まれている。ヨーク２５ｄは、対応する磁性部材ＭＬ_ｉｊの上端部の内側面に電気的に接続される。各磁性部材ＭＬ_ｉｊの外側面に非磁性の絶縁層２８が配置され、この絶縁層２８を介してヨーク２５ｄはヨーク２５ｃと磁気的に接続される。絶縁層２８は、複数の磁性部材ＭＬ_ｉｊの外側面とヨーク２５ｃとの間に設けられている。すなわち、図４に示す場合には、各磁性部材ＭＬ_ｉｊのｘ方向の厚さと絶縁層２８のｘ方向の厚さとの和が磁気ギャップΔとなる。

【0022】

ここで、ヨーク２５ａ、２５ｃの材料は、ヨーク２５ｂ、２５ｄの材料と異なり、ヨーク２５ａ、２５ｃの飽和磁化Ｍｓは、ヨーク２５ｂ、２５ｄの飽和磁化Ｍｓよりも低い。例えば、ヨーク２５ｂ、２５ｄの飽和磁化Ｍｓが約１５００ｅｍｕ／ｃｍ^３であるのに対し、ヨーク２５ａ、２５ｃの飽和磁化Ｍｓは約５００ｅｍｕ／ｃｍ^３である。この場合、ヨーク２５ａ、２５ｃの交換スティフネス定数Ａも、ヨーク２５ｂ、２５ｄの交換スティフネス定数Ａよりも低くなる。例えば、ヨーク２５ｂ、２５ｄの交換スティフネス定数Ａが約１．５ｕｅｒｇ／ｃｍであるのに対し、ヨーク２５ａ、２５ｃの交換スティフネス定数Ａは約０．５ｕｅｒｇ／ｃｍである。このように、ヨーク２５ａ、２５ｃの飽和磁化Ｍｓをヨーク２５ｂ、２５ｄの飽和磁化Ｍｓよりも低下させることによって、ヨーク２５ａ、２５ｃの構造に伴う書き込み磁場強度のばらつきおよび低下を抑制することができる。ヨーク２５ａ、２５ｃの構造とヨーク２５ｂ、２５ｄの材料との関係については後で図１３を参照して説明する。

【0023】

図５は、ヨーク２５ａ～２５ｄおよびその周辺の他の構成例を示す断面図である。図５に示すように構成しても磁気回路２５の磁気ギャップを得ることができる。図５に示す場合は、図４において、各磁性部材ＭＬ_ｉｊと、ヨーク２５ｄとの間に、非磁性導電層２９が設けられていることを示す。この非磁性導電層２９は、各磁性部材ＭＬ_ｉｊの内表面にｚ方向に沿って配置される。この図５に示す場合においては、磁気ギャップΔは、非磁性導電層２９のｘ方向の厚さ、各磁性部材ＭＬ_ｉｊのｘ方向の厚さ、および絶縁層２８のｘ方向の厚さの和となる。なお、図４および図５において、絶縁層２８の代わりに非磁性導電層を用いてもよい。また、各磁性部材ＭＬ_ｉｊは、磁性層（例えば、ＣｏＦｅＢ）と絶縁層（例えばＭｇＯ）との積層構造を備えていてもよい。この場合、ヨーク２５ｄとの接続部分において絶縁層を取り除き、ヨーク２５ｄと磁性層とを接触させて電気的に接続させることが好ましい。なお、ＭｇＯ層は極薄い層なのでこの層にリーク電流が流れる可能性もある。よって、ＭｇＯ層は必ずしも除去しなくてもよい。

【0024】

また、本実施形態では、各磁性部材ＭＬ_ｉｊは、ヨーク２５ｂ、２５ｄと電気的に接続されたが、代わりにヨーク２５ｃと電気的に接続されてもよい。この場合、ヨーク２５ｃはヨーク２５ａと他の場所で電気的に接続されることが好ましい。各磁性部材ＭＬ_ｉｊと、ヨーク２５ｄおよびヨーク２５ｃの少なくとも一方との間に非磁性層を設けてもよい。さらにまた、各磁性部材ＭＬ_ｉｊと、ヨーク２５ｄおよびヨーク２５ｃの両方とが電気的に接続されてもよい。この場合、各磁性部材ＭＬ_ｉｊと、ヨーク２５ｄおよびヨーク２５ｃの少なくとも一方との間に非磁性導電層を設けてもよい。

【0025】

再び図２に戻り、本実施形態の磁気メモリについて説明する。磁気抵抗素子１４_ｉｊは、磁性部材ＭＬ_ｉｊに書き込まれた情報を読み出すものであって、例えばＭＴＪ（Magnetic Tunnel Junction）素子が用いられる。以下、磁気抵抗素子１４_ｉｊがＭＴＪ素子であるとして説明する。ＭＴＪ素子１４_ｉｊは、磁化方向が可変のフリー層（磁化自由層）１４ａと、磁化方向が固定された固定層（参照層）１４ｃと、フリー層１４ａと固定層１４ｃとの間に配置された非磁性絶縁層１４ｂと、を備えている。ＭＴＪ素子１４_ｉｊにおいては、フリー層１４ａは、対応する非磁性導電層１２_ｉｊを介して磁性部材ＭＬ_ｉｊの第１端部１１ａ（図３）に電気的に接続され、固定層１４ｃは対応する非磁性導電層１６_ｉｊを介して対応する縦型薄膜トランジスタ１８_ｉｊに電気的に接続される。ここで、「磁化方向が可変である」とは、後述する読み出し動作において、対応する磁性部材ＭＬ_ｉｊからの漏れ磁場によって磁化方向が変化可能であることを意味し、「磁化方向が固定である」とは、対応する磁性部材ＭＬ_ｉｊからの漏れ磁場によって磁化方向が変化しないことを意味する。

【0026】

縦型薄膜トランジスタ１８_ｉｊは、一端が非磁性導電層１６_ｉｊを介して磁気抵抗素子１４_ｉｊの固定層１４ｃに電気的に接続され、他端が非磁性導電層１９_ｉｊを介してビット線ＢＬ_ｉに電気的に接続され、ｚ方向に延びたチャネル層１８ａと、このチャネル層１８ａを囲む、或いは挟むように配置されたゲート電極部ＳＧ_ｊと、を備えている。すなわち、ゲート電極部ＳＧ_ｊはチャネル層の少なくとも一部を覆っている。チャネル層１８ａは例えば結晶シリコンから構成される。ゲート電極部ＳＧ_ｊは、ｙ方向に沿って延び、制御回路１００に接続されて制御される。

【0027】

ヨーク２５ａ、２５ｂ、２５ｃ、２５ｄは、図２に示すように、フィールドラインＦＬ_１～ＦＬ_ｎ＋１のそれぞれの一部分を囲むように、配置されている。例えば、ヨーク２５ａは、各フィールドラインＦＬ_１～ＦＬ_ｎ＋１の上面に対向して配置されこの上面を覆い、ヨーク（リターンヨークとも云う）２５ｃは各フィールドラインＦＬ_１～ＦＬ_ｎ＋１の下面に対向して配置され、ヨーク２５ｂは、ヨーク２５ａとヨーク２５ｄとを接続し各フィールドラインＦＬ_１～ＦＬ_ｎ＋１の側部に配置される。ヨーク２５ａは各フィールドラインＦＬ_１～ＦＬ_ｎ＋１の上面から離れて配置され、ヨーク２５ｂは各フィールドラインＦＬ_１～ＦＬ_ｎ＋１の側面から離れて配置され、ヨーク２５ｃは各フィールドラインＦＬ_１～ＦＬ_ｎ＋１の下面から離れて配置される。ヨーク２５ｄは、図４および図５に示すように、各磁性部材ＭＬ_ｉｋ内に第２端部１１ｂから挿入されており、対応する磁性部材ＭＬ_ｉｋと電気的に接続されている。

【0028】

（書き込み方法）
次に、本実施形態の磁気メモリの書き込み方法について図６を参照して説明する。図６は、ｉ，ｋを正の整数としたとき、第ｉ行第ｋ列のメモリ部１０_ｉｋの磁性部材ＭＬ_ｉｋに情報を書き込む場合を説明する図である。この場合、メモリ部１０_ｉｋの左上側に位置しているＮ１個のフィールドラインＦＬ_ｋ、ＦＬ_ｋ－１、・・・，ＦＬ_{ｋ―Ｎ１＋１}に書き込み電流を分割して流し、メモリ部１０_ｉｋの右上側に位置しているＮ２個のフィールドラインＦＬ_ｋ＋１、ＦＬ_ｋ＋２、・・・，ＦＬ_ｋ＋Ｎ２に、逆向きの書き込み電流を分割して流すことにより行う。例えば、Ｎ１個のフィールドラインＦＬ_ｋ、ＦＬ_ｋ－１、・・・，ＦＬ_{ｋ―Ｎ１＋１}に手前から奥行き方向に流れる書き込み電流を流し、Ｎ２個のフィールドラインＦＬ_ｋ＋１、ＦＬ_ｋ＋２、・・・，ＦＬ_ｋ＋Ｎ２に奥から手前方向に書き込み電流を流す。

【0029】

次に、書き込み電流を複数のフィールドラインに分割しても書き込み動作が可能なことを図７および図８を参照して説明する。図７は、図２に示すフィールドラインＦＬ_２に書き込み電流、例えば２ｍＡを流して書き込みを行う場合を説明する模式図である。この場合、磁性部材ＭＬ_１１上のヨーク２５ｂ、ヨーク２５ａ、磁性部材ＭＬ_１２上のヨーク２５ｂ、および磁性部材ＭＬ_１２と磁性部材ＭＬ_１１との間のヨーク２５ｃが図７の破線で示す磁気回路３０を形成する。この磁気回路３０においては、ヨーク２５ｃと磁性部材ＭＬ_１１との間に磁気ギャップΔが設けられているとともに、ヨーク２５ｃと磁性部材ＭＬ_１１との間に磁気ギャップΔが設けられている。これらの磁気ギャップΔのそれぞれの長さをＬとし、磁気回路３０を貫く電流値をＩとすると、これらの磁気ギャップΔにおける磁場強度Ｈは、アンペールの法則により、Ｈ＝Ｉ／（２Ｌ）となる。図７においては、Ｉ＝２ｍＡであるので、Ｈ＝２ｍＡ／（２Ｌ）となる。なお、磁気回路３０におけるヨーク２５ａ、２５ｂ、２５ｃの磁気抵抗はゼロとしている。

【0030】

これに対して、４本のフィールドラインに書き込み電流を分割して流した場合の模式図を図８に示す。図８は、図１に示す切断線Ｂ－Ｂで切断した断面に対応する模式図である。図８において、磁性部材ＭＬ_１２上のヨーク２５ｂ、ヨーク２５ａ、磁性部材ＭＬ_１６上のヨーク２５ｂ、およびヨーク２５ｃが図８の破線で示す磁気回路３０を形成する。この磁気回路３０においては、ヨーク２５ｃと磁性部材ＭＬ_１２との間に磁気ギャップΔが設けられているとともに、ヨーク２５ｃと磁性部材ＭＬ_１６との間に磁気ギャップΔが設けられている。なお、磁性部材ＭＬ_１４とヨーク２５ｃとの間にも磁気ギャップが設けられているように見えるが、図１からわかるように、ヨーク２５ｃは連続してつながっており、磁性部材ＭＬ_１４の外側の周囲を迂回して磁気回路３０が形成される。このため、磁性部材ＭＬ_１４とヨーク２５ｃとの間には磁気ギャップは生じない。この図８に示す場合の磁気ギャップにおける磁場強度Ｈは、これらの磁気ギャップΔのそれぞれの長さをＬとし、磁気回路３０を貫く電流値をＩとすると、これらの磁気ギャップΔにおける磁場強度Ｈは、アンペールの法則により、Ｈ＝Ｉ／（２Ｌ）となる。図８においては、Ｉ＝０．５ｍＡ×４＝２ｍＡであるので、Ｈ＝２ｍＡ／（２Ｌ）となる。すなわち、磁気ギャップΔにおける磁場強度は図７に示す場合と同じになる。これは、複数のフィールドラインに書き込み電流を分割しても、電流分割しない場合と同様の書き込み動作を行うことができることを意味する。

【0031】

本実施形態においては、情報を書き込むメモリ部の左上側に位置しているフィールドラインに書き込み電流を流し、上記メモリ部の右上側に位置しているフィールドラインに、逆向きの書き込み電流を流すことにより書き込み動作を行っている。この書き込み動作を行うことにより、ヨークの飽和を回避することができることについて図９Ａ乃至図１０Ｂを参照して説明する。

【0032】

図９Ａは、図６において、フィールドラインＦＬ_ｋとフィールドラインＦＬ_ｋ＋１に同じ大きさで向きが異なる書き込み電流を流し、他のフィールドラインに書き込み電流を流さない場合の模式図である。この場合の磁気回路を図９Ｂに示す。フィールドラインＦＬ_ｋとフィールドラインＦＬ_ｋ＋１に同じ大きさで向きが異なる書き込み電流を流しているので、書き込みメモリ部１０_ｉｋの左右に互いに逆向きの起磁力Ｆが生じる。各ヨーク２５ｂとリターンヨーク２５ｃとの間には磁気ギャップΔが設けられているので、この磁気ギャップΔが磁気抵抗Ｒとなる。

【0033】

図９Ｂにおいて、書き込みメモリ部１０_ｉｋの左側の回路においては、磁気抵抗ＲがＮ１個並列に接続されているので、合成磁気抵抗はＲ／Ｎ１となり、書き込みメモリ部１０_ｉｋの右側の回路においては、磁気抵抗ＲがＮ２個並列に接続されているので、合成磁気抵抗はＲ／Ｎ２となる。すなわち、図９Ｂに示す磁気回路は図１０Ａに示す等価磁気回路で表される。この等価磁気回路においては、２つの起磁力Ｆは並列に接続されている。

【0034】

図１０Ａにおいて、Ｎ１およびＮ２が大きいと仮定すると、合成抵抗Ｒ／Ｎ１、Ｒ／Ｎ２は書き込みメモリ部１０_ｉｋにおける磁気抵抗Ｒに比べて小さくなり、起磁力Ｆによる磁気回路２５を流れる磁束φは、Ｆ／Ｒとなる。

【0035】

これに対して、図９Ａにおいて、書き込み電流をフィールドラインＦＬ_ｋ＋１に流し、他のフィールドラインには書き込み電流を流さない場合の等価磁気回路を図１０Ｂに示す。この図１０Ｂにおいても、合成抵抗Ｒ／Ｎ１、Ｒ／Ｎ２はヨーク３２の磁気抵抗Ｒに比べて小さく、かつ左側の磁気回路には起磁力Ｆが設けられていないので、書き込みメモリ部１０_ｉｋにおける磁気抵抗Ｒの端子３２ａ、３２ｂがほぼショートしている状態に近い。このため、書き込みメモリ部１０_ｉｋに対応するヨークに極めて大きな磁束φが流れ、この磁気抵抗Ｒに磁気飽和が生じる。

【0036】

一方、本実施形態のように、例えば図９Ａに示すように、書き込みメモリ部に対応するヨークの両側に同じ大きさで向きが異なる書き込み電流を流すことにより、磁気飽和が生じることを抑制することができる。

【0037】

次に、図６に示す磁気メモリにおいて、書き込みメモリ部の両側の各ｒ（＜Ｎ１、Ｎ２）本のフィールドラインに互いに逆向きの分割した書き込み電流を流した場合に発生する磁束について、図１１を用いて説明する。図１１はこの場合の磁気回路図である。書き込みメモリ部１０_ｉｋに対応する磁気ギャップに発生する磁束をφ_０とし、書き込みメモリ部１０_ｉｋの左側のｊ（ｊ＝１，・・・，ｒ―１）番目のメモリ部に対応する磁気ギャップに発生する磁束をφ_－ｊとし、書き込みメモリ部１０_ｉｋの右側のｊ（ｊ＝１，・・・，ｒ－１）番目のメモリ部に対応する磁気ギャップに発生する磁束をφ_ｊとする。このとき、これらの磁束は以下の関係式を満たす。
φ_{－（ｒ－１）}＝φ_ｒ－１＝Ｆ／Ｒ、
φ_{－（ｒ－２）}＝φ_ｒ－２＝２Ｆ／Ｒ、
・・・、
φ_０＝ｒＦ／Ｒ

【0038】

この場合、ヨーク内で最も磁束密度が高くなるのは、書き込み電流を流す最外部の領域（図１１において、破線で示す領域）である。この領域を通過する磁束は。以下のようになる。

【0039】

【数1】

【0040】

上記領域の磁束と書き込みメモリ部を通過する磁束φ_０との比を取ると、以下のようになる。

【0041】

【数2】

【0042】

上記比の上限はヨークの膜厚、磁気特性等によって大きく変化する。なお、図１１において、最も磁束密度が高くなる領域の外側の領域におけるメモリ部の合成磁気抵抗は、書き込みメモリ部の左側ではＲ／（Ｎ１－ｒ）、右側ではＲ／（Ｎ２－ｒ）となる。Ｎ１，Ｎ２＞＞ｒと仮定すれば、上記合成磁気抵抗は実質的にゼロと見なすことができる。

【0043】

次に、メモリ部アレイの端部のメモリ部への書き込みについて図１２Ａ、１２Ｂを参照して説明する。図１２Ａはメモリ部アレイの端部における書き込み動作を説明する図であり、図１２Ｂは図１２Ａについての等価磁気回路を示す図である。本実施形態においては、端部のメモリ部への書き込みのために、メモリ部アレイの外側にダミーメモリ部アレイを設けた構成を備えている。端部のメモリ部への書き込みは、図１２Ａ、１２Ｂに示すように、このメモリ部の左側のｒ個のフィールドラインに例えば紙面の奥行き方向から手前方向に流れる書き込み電流を流し、上記端部のメモリ部から右側のｒ個のフィールドライン（メモリ部アレイまたはダミーメモリ部アレイに含まれるメモリ部に対応するフィールドライン）に例えば紙面の手前方向から奥行き方向に流れる書き込み電流を流す。情報が書き込まれるメモリ部の左側のｒ個のフィールドラインに流れる書き込み電流と、右側のｒ個のフィールドラインに流れる書き込み電流とは同じ大きさで向きが互いに異なる。このようにしてメモリ部アレイの端部における書き込みを行うことができる。

【0044】

なお、書き込みを行うメモリ部の片側に位置するフィールドラインのうち書き込み電流を流すフィールドラインの個数をｒとすると、ダミーメモリ部は、少なくともｒ列以上を設けることが好ましい。

【0045】

また、ダミーメモリ部には、図６に示すヨーク２５ａ、リターンヨーク２５ｃ、およびフィールドラインＦＬを設ける（図６参照）。しかし、ダミーメモリ部には、磁性部材ＭＬは設けてもよいし、設けなくともよい。設ける場合は、磁性部材ＭＬはプレート電極ＰＬおよびビット線ＢＬの少なくとも一方と電気的に接続されなくてもよい。なお、メモリ部領域とダミーメモリ部領域とを合わせた領域において、書き込みメモリ部に対して対称性が保たれることが好ましいので、ダミーメモリ部にもヨーク２５ｂ、ヨーク２５ｄを設けることが好ましい。

【0046】

また、ダミーメモリ部をｒ列以上設ける場合には、ｒ＋１列目から外側にフィールドラインを設けなくともよい。

【0047】

また、ｒ＋１列目から外側の図６に示すヨーク２５ａとリターンヨーク２５ｃを接触させる、すなわち磁気ギャップをなくして、磁気抵抗をゼロにしたセルを設けてもよい。なお、磁気ギャップを無くす代わりにヨーク２５ａとリターンヨーク２５ｃとの端部を互いに磁気的に接続してもよい。これにより、書き込み時に書き込みメモリ部の両側の磁気抵抗が同じになる。これは、図１２Ｂにおいて、書き込みメモリ部に対して左側のｒ＋１列目より外側のメモリ部の合成磁気抵抗は実質的にゼロになるからである。

【0048】

以上説明したように、本実施形態においては、メモリ部に書き込みを行う場合は、書き込みメモリ部の両側のｒ列のフィールドラインに互いに逆向きの分割された書き込み電流を流す。また、メモリ部アレイの端部のメモリ部に書き込みを行う場合、ダミーセルを含めて、書き込みメモリ部の両側のｒ列のフィールドラインに互いに逆向きの分割された書き込み電流を流す。これにより、1本のフィールドラインに流す電流の大きさを小さくしても書き込みを行うことができ、フィールドラインにエレクトロマイグレーションが生じるのを抑制することが可能となり、断線が発生することを抑制することができる。

【0049】

なお、メモリ部に書き込みを行う場合は、書き込みメモリ部の左側のｒ１列の各フィールドラインに流す書き込み電流Ｉ１と、右側のｒ２列の各フィールドライン流す書き込み電流Ｉ２とは、Ｉ１×ｒ１＝Ｉ２×ｒ２の関係を満たしていればよい。この関係を満たしていれば、書き込みメモリ部には、左右から同じ磁場が印加される。なお、必ずしも左右から同じ磁場が印加されなくても良いが、磁性体の飽和を回避するために、書き込みメモリ部には、左右から同じ磁場が印加されることが好ましい。

【0050】

本実施形態においては、一回の書き込み動作に、一つの列に配置されたメモリ部に同時に一つの情報、例えば情報「１」の書き込みが行われる。例えばｋをｎ以下の自然数とすると、ｋ列に配置されたｍ個のメモリ部１０_１ｋ～１０_ｍｋに情報「１」の書き込みが行われる。続いて、この情報「１」を記憶すべきメモリ部（例えば、偶数行目のメモリ部１０_２ｊｋ）に対してプレート電極ＰＬと上記情報「１」を記憶するメモリ部に対応するビット線ＢＬ_２ｊとの間に選択的にシフト電流を流し、上記情報を磁気抵抗素子側に移動させ、これにより、情報「１」が格納される。ここで、ｊは１以上ｍ／２以下の自然数である。その後、ｋ列に配置されたメモリ部に対して、情報「０」の書き込みを行う。続いて、情報「１」が格納された以外のメモリ部、例えば、ｋ列の奇数行目のメモリ部に選択的にシフト電流を流し、磁気抵抗素子側に移動させる。以上の２回の動作により、ｋ列に配置されたメモリ部への情報の書き込みが終了する。一回の書き込み動作において、一つの列に配置されたメモリ部に同時に一つの情報が書き込まれることにより、ビット当たりの書き込み消費電力を低減することができる。

【0051】

図１３は、ヨーク２５ｃの構成例を示す平面図である。ヨーク２５ｃ（リターンヨーク）は、ｚ方向から見た平面視において、複数の磁性部材ＭＬ_ｉｊのそれぞれに対応して設けられた開口部ＯＰを有する。磁性部材ＭＬ_ｉｊの第２端部１１ｂおよびヨーク２５ｄ（ヨーク２５ｂ、２５ｄのうち下部２５ｄ）は、図４または図５に示すように、対応する開口部ＯＰ内に設けられている。

【0052】

このように、ヨーク２５ｃに多数の開口部ＯＰが設けられている場合、ヨーク２５ｃをヨーク２５ｂ、２５ｄと同様に飽和磁化Ｍｓの大きな材料で構成すると、ヨーク２５ｃの磁化応答が低下し、磁束がヨーク２５ｃを通りにくくなる。この場合、図１３に示すように、書き込み対象の磁性部材ＭＬ_ｉｋの両側にあるフィールドラインＦＬ_ｋ-５～ＦＬ_ｋとフィールドラインＦＬ_ｋ＋１～ＦＬ_ｋ＋６とに互いに逆方向の書き込み電流Ｉ１、Ｉ２を流したときに、磁場の方向が安定しない。

【0053】

例えば、図１４は、ヨーク２５ｃ、２５ａをヨーク２５ｂ、２５ｄと同一の高飽和磁化材料（例えば、ＦｅＣｏ等）で構成した場合の磁化方向を示す模式平面図である。ヨーク２５ｃの飽和磁化が高い場合、開口部ＯＰにおける磁場方向（図１４の矢印ＡＲ）の向きが書き込み対象の磁性部材ＭＬ_ｉｊの列において安定していない。また、開口部ＯＰにおける磁場方向の向きは、磁性部材ＭＬ_ｉｊの列以外の領域において、磁性部材ＭＬ_ｉｊの列に対して対称となっておらず、やはり安定していない。

【0054】

この場合、書き込み対象の磁性部材ＭＬ_ｉｊには、書き込み電流Ｉ１、Ｉ２の方向に従った論理データを書き込むことができない場合がある。

【0055】

一方、本実施形態では、ヨーク２５ｃをヨーク２５ｂ、２５ｄよりも飽和磁化Ｍｓにおいて小さな材料で構成している。この場合、ヨーク２５ｃの磁化応答が上昇し、磁束がヨーク２５ｃを通り易くなる。よって、図１３に示すように、書き込み対象の磁性部材ＭＬ_ｉｋの両側にあるフィールドラインＦＬ_ｋ-５～ＦＬ_ｋとフィールドラインＦＬ_ｋ＋１～ＦＬ_ｋ＋６とに互いに逆方向の書き込み電流Ｉ１、Ｉ２を流したときに、磁場の方向が所望の向きに安定し易くなる。

【0056】

例えば、図１５は、ヨーク２５ａ、２５ｃをヨーク２５ｂ、２５ｄとは異なる低飽和磁化材料（例えば、非磁性材料を添加したパーマロイ等）で構成した場合の磁化方向を示す模式平面図である。ヨーク２５ｃの飽和磁化がヨーク２５ｂ、２５ｄのそれより低い場合、開口部ＯＰにおける磁場方向（図１５の矢印ＡＲ）の向きが書き込み対象の磁性部材ＭＬ_ｉｊの列において安定している。図１５では、磁性部材ＭＬ_ｉｊの列の全ての開口部ＯＰにおいて、磁場方向が開口部ＯＰの中心へ向かっている。また、開口部ＯＰにおける磁場方向の向きは、磁性部材ＭＬ_ｉｊの列以外の領域において、磁性部材ＭＬ_ｉｊの列に対して対称となっている。即ち、磁性部材ＭＬの列ごとに、磁場方向が所望の向きにほぼ同じとなっており、安定している。

【0057】

これにより、書き込み対象の磁性部材ＭＬ_ｉｊには、書き込み電流Ｉ１、Ｉ２の方向に従った論理データを書き込むことができる。

【0058】

また、ヨーク２５ｂ、２５ｄをｚ方向に挟むようにヨーク２５ｃに対向するヨーク２５ａも、ヨーク２５ｃと同じ材料で構成されている。即ち、ヨーク２５ａは、ヨーク２５ｂ、２５ｄよりも飽和磁化Ｍｓにおいて小さな材料で構成されている。この場合、ヨーク２５ａの透磁率も上昇し、磁束がヨーク２５ａに対しても通り易くなる。よって、書き込み対象の磁性部材ＭＬ_ｉｋの両側にあるフィールドラインＦＬ_ｋ-５～ＦＬ_ｋとフィールドラインＦＬ_ｋ＋１～ＦＬ_ｋ＋６とに互いに逆方向の書き込み電流Ｉ１、Ｉ２を流したときに、ヨーク２５ａにおいても磁場の方向が安定し易くなる。尚、ヨーク２５ａ、２５ｃの少なくともいずれか一方が、ヨーク２５ｂ、２５ｄよりも飽和磁化Ｍｓにおいて小さければよい。これにより、磁場の方向が安定し易くなる。

【0059】

よって、ヨーク２５ａ、２５ｃの少なくともいずれか一方は、それらの間にあるヨーク２５ｂ、２５ｄよりも飽和磁化Ｍｓにおいて低い材料で構成されている。これにより、磁気回路において、開口部ＯＰの磁場が所望の向きに安定し、メモリ部１０_ｉｋの磁性部材ＭＬ_ｉｋに所望の磁場を与えることができる。磁性部材ＭＬ_ｉｋに与える書き込み磁場の強度を向上させ、書き込み磁場のばらつきを抑制することができる。その結果、データの書き込み効率が向上する。

【0060】

ヨーク２５ｂ、２５ｄは、ヨーク２５ａ、２５ｃよりも飽和磁化Ｍｓにおいて高い材料で構成されている。これにより、ヨーク２５ａ～２５ｄで構成される磁気回路２５の磁気飽和を抑制することができる。

【0061】

ヨーク２５ｃがヨーク２５ｂ、２５ｄよりも飽和磁化Ｍｓにおいて低い場合、ヨーク２５ａは、ヨーク２５ｂ、２５ｄと一体的に同一材料で構成されていてもよい。即ち、ヨーク２５ｃは、同一材料で一体形成されたヨーク２５ａ、２５ｂ、２５ｄよりも飽和磁化Ｍｓにおいて低い材料で構成されていてもよい。この場合でも、磁場の方向が安定し易くなる。

【0062】

（読み出し方法）
次に読み出し方法について説明する。メモリ部から情報を読み出す場合、例えばメモリ部１０_１２から情報を読み出す場合、読み出したい情報がメモリ部１０_１２の磁性部材ＭＬ_１２の最下部、すなわちＭＴＪ素子１４_１２に最も近い領域に位置しているときは、磁性部材ＭＬ_１２の最下部に記憶された情報に対応してＭＴＪ素子１４_１２のフリー層１４ａの磁化方向も変化している。よって、制御回路１００を用いてプレート電極ＰＬとビット線ＢＬ_１との間に読み出し電流を流して、ＭＴＪ素子１４_１２からの情報を読み出す。この読み出し情報は、ＭＴＪ素子１４_１２の抵抗状態に対応する。例えば、ＭＴＪ素子１４_１２の抵抗が高い場合は、抵抗が低い場合に比べて、ＭＴＪ素子１４_１２のフリー層１４ａと固定層１４ｃの磁化方向が反平行により近い状態（例えば、９０度以上）に対応し、ＭＴＪ素子１４_１２の抵抗が低い場合は、抵抗が高い場合に比べてＭＴＪ素子１４_１２のフリー層１４ａと固定層１４ｃの磁化方向が平行により近い状態（例えば９０度以下）に対応する。

【0063】

読み出したい情報がメモリ部１０_１２の磁性部材ＭＬ_１２の最下部に存在しない場合は、制御回路１００を用いてプレート電極ＰＬとビット線ＢＬ_１との間にシフト電流を流し、読み出したい情報を磁性部材ＭＬ_１２の最下部に位置するように移動させる。その後、上述した読み出し動作を行うことにより情報を読み出すことができる。

【0064】

以上説明したように、本実施形態によれば、書き込み電流を複数のフィールドラインに分割して書き込みを行うことにより、1本当たりのフィールドラインに流れる書き込み電流を低減することが可能となり、エレクトロマイグレーションによる断線を抑制することができる。また、一回の書き込み動作により、複数のメモリ部への情報の書き込みを行うことが可能となり、書き込み消費電力を低減することができる。

【0065】

（第２実施形態）
図１６は、第２実施形態によるヨーク２５およびその周辺の構成例を示す断面図である。第２実施形態では、ヨーク２５ａとヨーク２５ｂとの間に、ヨーク２５ａとヨーク２５ｂとは異なる導電材料で構成された導電膜２６が設けられている。導電膜２６は、非磁性導電膜であり、例えば、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、ＷまたはＰｔ等で構成されている。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、ヨーク２５ａ、２５ｃの飽和磁化Ｍｓは、ヨーク２５ｂ、２５ｄの飽和磁化Ｍｓよりも低い。ヨーク２５ａ、２５ｃの交換スティフネス定数Ａも、ヨーク２５ｂ、２５ｄの交換スティフネス定数Ａよりも低い。また、第２実施形態の書き込み動作および読出し動作は、第１実施形態のそれらの動作と同様でよい。

【0066】

このように、ヨーク２５ａとヨーク２５ｂが直接接続しておらず、それらの間に非磁性の導電膜２６が介在しても、磁気回路２５は成立する。また、ヨーク２５ａ、２５ｃの材料は、第１実施形態のそれらの材料と同様であるので、第２実施形態は、第１実施形態と同様に、磁性部材ＭＬ_ｉｋに与える書き込み磁場の強度を向上させ、書き込み磁場のばらつきを抑制することができる。さらに、第２実施形態は、第１実施形態のその他の効果も得ることができる。

【0067】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0068】

１０_ｉｊ メモリ部、ＭＬ_ｉｊ 磁性部材、１２_ｉｊ 非磁性導電層、１４_ｉｊ 磁気抵抗素子、１６_ｉｊ 非磁性導電層、１８_ｉｊ 縦型薄膜トランジスタ、１９_ｉｊ 非磁性導電層、ＢＬ_ｉ ビット線、ＦＬ_ｊ フィールドライン、２５ａ～２５ｄ ヨーク、２６ 導電膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図10A】

【図10B】

【図11】

【図12A】

【図12B】

【図13】

【図14】

【図15】

【図16】