知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024025081
(43)【公開日】2024-02-26
(54)【発明の名称】スイッチング制御回路、電源回路
(51)【国際特許分類】
H02M 3/28 20060101AFI20240216BHJP
H02M 3/155 20060101ALI20240216BHJP
【ＦＩ】
H02M3/28 C
H02M3/155 C
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022128231
(22)【出願日】2022-08-10
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000176
【氏名又は名称】弁理士法人一色国際特許事務所
(72)【発明者】
【氏名】日朝 信行
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA18
5H730AA20
5H730AS01
5H730AS04
5H730BB14
5H730BB43
5H730BB57
5H730CC01
5H730DD04
5H730EE02
5H730EE07
5H730EE59
5H730FD01
5H730FD41
5H730FF02
5H730FF19
5H730FG05
5H730VV01
5H730XX03
5H730XX15
5H730XX25
5H730XX35
5H730XX43
(57)【要約】 （修正有）
【課題】サージ電圧を抑制するスイッチング制御回路及び電源回路を提供する。
【解決手段】交流電圧を整流した電圧が印加されるインダクタと、インダクタ電流を制御するトランジスタを制御するスイッチング制御ＩＣであって、交流電圧の実効値が第１レベルか第２レベルかを識別する識別回路を含む判定回路３４と、実効値が第１レベルで、スイッチング制御ＩＣが絶縁型の電源回路に用いられる場合、インダクタ電流を第１電流値と比較し、実効値が第２レベルで、スイッチング制御ＩＣが絶縁型又は非絶縁型の電源回路に用いられる場合、インダクタ電流を第１電流値より大きい第２電流値と比較する第１比較回路（コンパレータ４７）と、インダクタ電流と出力電圧とに基づいてトランジスタを駆動する駆動回路と、を備える。駆動回路は、第１電流値及び第２電流値のうち比較対象の電流値よりインダクタ電流が大きくなると、トランジスタをオフする。
【選択図】図１
【解決手段】交流電圧を整流した電圧が印加されるインダクタと、インダクタ電流を制御するトランジスタを制御するスイッチング制御ＩＣであって、交流電圧の実効値が第１レベルか第２レベルかを識別する識別回路を含む判定回路３４と、実効値が第１レベルで、スイッチング制御ＩＣが絶縁型の電源回路に用いられる場合、インダクタ電流を第１電流値と比較し、実効値が第２レベルで、スイッチング制御ＩＣが絶縁型又は非絶縁型の電源回路に用いられる場合、インダクタ電流を第１電流値より大きい第２電流値と比較する第１比較回路（コンパレータ４７）と、インダクタ電流と出力電圧とに基づいてトランジスタを駆動する駆動回路と、を備える。駆動回路は、第１電流値及び第２電流値のうち比較対象の電流値よりインダクタ電流が大きくなると、トランジスタをオフする。
【選択図】図１
【特許請求の範囲】
【請求項1】
交流電圧に応じた第１整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタのスイッチングを制御するスイッチング制御回路であって、
前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、
前記実効値が前記第１レベルであり、前記スイッチング制御回路が絶縁型の第１電源回路に用いられる第１の場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルであり、前記スイッチング制御回路が絶縁型の第１電源回路に用いられるか、前記スイッチング制御回路が非絶縁型の第２電源回路に用いられる第２の場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、
前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、
を備え、
前記駆動回路は、
前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする、
スイッチング制御回路。
前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、
前記実効値が前記第１レベルであり、前記スイッチング制御回路が絶縁型の第１電源回路に用いられる第１の場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルであり、前記スイッチング制御回路が絶縁型の第１電源回路に用いられるか、前記スイッチング制御回路が非絶縁型の第２電源回路に用いられる第２の場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、
前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、
を備え、
前記駆動回路は、
前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする、
スイッチング制御回路。
【請求項2】
請求項１に記載のスイッチング制御回路であって、
前記スイッチング制御回路が前記第１電源回路に用いられるか、前記スイッチング制御回路が前記第２電源回路に用いられるかを判定する判定回路と、
前記判定回路の判定結果と、前記識別回路の識別結果とに基づいて、前記第１の場合、前記第１電流値に応じた第１基準電圧を出力し、前記第２の場合、前記第２電流値に応じた第２基準電圧を出力する基準電圧出力回路と、
を備え、
前記第１比較回路は、前記インダクタ電流に応じた電圧と、前記基準電圧出力回路の出力とを比較する、
スイッチング制御回路。
前記スイッチング制御回路が前記第１電源回路に用いられるか、前記スイッチング制御回路が前記第２電源回路に用いられるかを判定する判定回路と、
前記判定回路の判定結果と、前記識別回路の識別結果とに基づいて、前記第１の場合、前記第１電流値に応じた第１基準電圧を出力し、前記第２の場合、前記第２電流値に応じた第２基準電圧を出力する基準電圧出力回路と、
を備え、
前記第１比較回路は、前記インダクタ電流に応じた電圧と、前記基準電圧出力回路の出力とを比較する、
スイッチング制御回路。
【請求項3】
請求項１または請求項２に記載のスイッチング制御回路であって、
前記識別回路は、
前記交流電圧に応じた第２整流電圧のレベルと、所定レベルとを比較する第２比較回路と、
前記第２整流電圧のレベルが前記所定レベルより高くなると、前記実効値が前記第１レベルであることを示す識別結果を保持する保持回路と、
を含むスイッチング制御回路。
前記識別回路は、
前記交流電圧に応じた第２整流電圧のレベルと、所定レベルとを比較する第２比較回路と、
前記第２整流電圧のレベルが前記所定レベルより高くなると、前記実効値が前記第１レベルであることを示す識別結果を保持する保持回路と、
を含むスイッチング制御回路。
【請求項4】
請求項３に記載のスイッチング制御回路であって、
前記スイッチング制御回路は、集積回路であり、
前記第２整流電圧が印加される端子を含む、
スイッチング制御回路。
前記スイッチング制御回路は、集積回路であり、
前記第２整流電圧が印加される端子を含む、
スイッチング制御回路。
【請求項5】
交流電圧に応じた第１整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタのスイッチングを制御するスイッチング制御回路であって、
前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、
前記実効値が前記第１レベルである場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルである場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、
前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、
を備え、
前記駆動回路は、
前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする、
スイッチング制御回路。
前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、
前記実効値が前記第１レベルである場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルである場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、
前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、
を備え、
前記駆動回路は、
前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする、
スイッチング制御回路。
【請求項6】
交流電圧から目的レベルの出力電圧を生成する絶縁型の電源回路であって、
前記交流電圧に応じた整流電圧が印加されるインダクタと、
前記インダクタに流れるインダクタ電流を制御するトランジスタと、
前記トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、
前記実効値が前記第１レベルである場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルである場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、
前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、
を含み、
前記駆動回路は、
前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする、
電源回路。
前記交流電圧に応じた整流電圧が印加されるインダクタと、
前記インダクタに流れるインダクタ電流を制御するトランジスタと、
前記トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、
前記実効値が前記第１レベルである場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルである場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、
前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、
を含み、
前記駆動回路は、
前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする、
電源回路。
【請求項7】
請求項６に記載の電源回路であって、
前記電源回路は、フライバック方式の回路である、
電源回路。
前記電源回路は、フライバック方式の回路である、
電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング制御回路、及び制御回路に関する。
【背景技術】
【0002】
交流電圧から、目的レベルの出力電圧を生成する電源回路がある（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第７００４１１３号
【特許文献2】特開２０１４－１１６３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、交流電圧から出力電圧を生成する電源回路では、交流電圧の実効値が高くなると、電源回路が起動する際、大きなサージ電圧が発生し、パワートランジスタが破壊されることがある。
【0005】
本発明は、上記のような従来の問題に鑑みてなされたものであって、サージ電圧を抑制することが可能なスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
前述した課題を解決する主たる本発明の第１の態様は、交流電圧に応じた第１整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタのスイッチングを制御するスイッチング制御回路であって、前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、前記実効値が前記第１レベルであり、前記スイッチング制御回路が絶縁型の第１電源回路に用いられる第１の場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルであり、前記スイッチング制御回路が絶縁型の第１電源回路に用いられるか、前記スイッチング制御回路が非絶縁型の第２電源回路に用いられる第２の場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、を備え、前記駆動回路は、前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする。
【0007】
前述した課題を解決する主たる本発明の第２の態様は、交流電圧に応じた第１整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタのスイッチングを制御するスイッチング制御回路であって、前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、前記実効値が前記第１レベルである場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルである場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、を備え、前記駆動回路は、前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする。
【0008】
前述した課題を解決する主たる本発明の第３の態様は、交流電圧から目的レベルの出力電圧を生成する絶縁型の電源回路であって、前記交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を備え、前記スイッチング制御回路は、前記交流電圧の実効値が第１レベル、または前記第１レベルより低い第２レベルであるかを識別する識別回路と、前記実効値が前記第１レベルである場合、前記インダクタ電流を第１電流値と比較し、前記実効値が前記第２レベルである場合、前記インダクタ電流を前記第１電流値より大きい第２電流値と比較する第１比較回路と、前記インダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて前記トランジスタを駆動する駆動回路と、を含み、前記駆動回路は、前記第１電流値及び前記第２電流値のうち比較対象の電流値より前記インダクタ電流が大きくなると、前記トランジスタをオフする。
【発明の効果】
【0009】
本発明によれば、サージ電圧を抑制することが可能なスイッチング制御回路を提供することができる。
【図面の簡単な説明】
【0010】
【図1】スイッチング制御ＩＣ１０の一例を示す図である。
【図2】(ａ)は、端子Ａに回路８００ａが接続された状態を示す図であり、（ｂ）は、端子Ａに回路８００ｂが接続された状態を示す図であり、（ｃ）は、端子Ａの電圧レベルを説明するための図である。
【図3】判定回路３４の一例を示す図である。
【図4】条件Ａ，Ｂにおける過電流の値を説明するための図である。
【図5】絶縁型の電源回路２０の一例を示す図である。
【図6】スイッチング制御ＩＣ１０の一部の構成を示す図である。
【図7】電源回路２０の動作を説明するための図である。
【図8】電源回路２０の起動時の動作を説明するための図である。
【図9】ＮＭＯＳトランジスタ３０５がオンした際の電圧Ｖｃｓを説明するための図である。
【図10】非絶縁型の電源回路２１の一例を示す図である。
【図11】スイッチング制御ＩＣ１０の一部の構成を示す図である。
【図12】電源回路２１の動作を説明するための図である。
【図13】電源回路２１が起動時の動作を説明するための図である。
【発明を実施するための形態】
【0011】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。また、ここでは、各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。
【0012】
本実施形態で、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう。このため「接続」には、２つの部品が配線のみならず、例えば、抵抗を介して接続されている場合も含む。
【0013】
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング制御ＩＣ１０の構成＞＞＞
図１は、本発明の一実施形態であるスイッチング制御ＩＣ１０の構成を示す図である。スイッチング制御ＩＣ１０は、スイッチング制御ＩＣ１０が、非絶縁型の電源回路、または絶縁型の電源回路に用いられるかを判定し、判定結果に応じて電源回路の動作を制御する集積回路である。
＜＜＜スイッチング制御ＩＣ１０の構成＞＞＞
図１は、本発明の一実施形態であるスイッチング制御ＩＣ１０の構成を示す図である。スイッチング制御ＩＣ１０は、スイッチング制御ＩＣ１０が、非絶縁型の電源回路、または絶縁型の電源回路に用いられるかを判定し、判定結果に応じて電源回路の動作を制御する集積回路である。
【0014】
具体的には、スイッチング制御ＩＣ１０は、非絶縁型のスイッチング電源回路に用いられる際、出力電圧に応じた帰還電圧に基づいて動作する。一方、スイッチング制御ＩＣ１０は、絶縁型のスイッチング電源回路に用いられる際、出力電圧の目的レベルからの誤差を示す電流に基づいて動作する。
【0015】
スイッチング制御ＩＣ１０は、端子ＶＨ，ＶＣＣ，ＺＣＤ，Ａ，Ｂ，ＣＳ，ＯＵＴを有する。なお、スイッチング制御ＩＣ１０には、例えば、接地電圧が印加されるＧＮＤ端子や他の端子が設けられるが、便宜上、ここでは省略されている。
【0016】
端子ＶＨは、交流電圧が整流された整流電圧Ｖｈが印加される端子である。なお、整流電圧Ｖｈは、「第２整流電圧」に相当する。
【0017】
端子ＶＣＣは、スイッチング制御ＩＣ１０を動作させるための電源電圧Ｖｃｃが印加される端子である。
【0018】
端子ＺＣＤは、スイッチング制御ＩＣ１０が用いられる電源回路のインダクタ電流ＩＬに応じた電圧を検出するための端子である。詳細は後述するが、端子ＺＣＤには、インダクタ電流ＩＬがゼロになったか否かを検出する回路が接続される。
【0019】
端子Ａは、スイッチング制御ＩＣ１０が用いられる電源回路が、非絶縁型か、絶縁型かを判定するための電圧が印加される端子である。また、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、端子Ａには、電源回路の出力電圧に応じた帰還電圧が印加される。
【0020】
詳細は後述するが、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、端子Ａには、所定電圧を印加する回路が接続される。なお、本実施形態では、端子Ａの電圧を、電圧Ｖａとする。
【0021】
端子Ｂは、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、位相補償用の素子が接続され、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、フォトトランジスタが接続される端子である。なお、本実施形態では、端子Ｂの電圧を、電圧Ｖｂとする。
【0022】
端子ＣＳは、スイッチング制御ＩＣ１０が用いられる電源回路のインダクタ電流ＩＬを検出するための端子である。詳細は後述するが、端子ＣＳには、インダクタ電流ＩＬが過電流になったか否かを検出する回路が接続される。
【0023】
端子ＯＵＴは、スイッチング素子のスイッチングを制御する駆動信号Ｖｄｒが印加される端子である。
【0024】
スイッチング制御ＩＣ１０は、起動回路３０、電源回路３１、電圧検出回路３２、判定回路３３，３４、コンパレータ４０，４５，４７、パルス回路４１、発振回路４２、誤差増幅回路４３、誤差電圧出力回路４４、基準電圧出力回路４６、ＯＲ回路４８、及び駆動回路４９を含む。
【0025】
＝＝＝起動回路３０＝＝＝
起動回路３０は、電源電圧Ｖｃｃが所定レベルより低い場合、電源電圧Ｖｃｃを整流電圧Ｖｈに基づいて生成する。具体的には、起動回路３０は、整流電圧Ｖｈに基づいて、端子ＶＣＣに接続されたコンデンサ（後述）を充電し、電圧Ｖｃｃを生成する。
起動回路３０は、電源電圧Ｖｃｃが所定レベルより低い場合、電源電圧Ｖｃｃを整流電圧Ｖｈに基づいて生成する。具体的には、起動回路３０は、整流電圧Ｖｈに基づいて、端子ＶＣＣに接続されたコンデンサ（後述）を充電し、電圧Ｖｃｃを生成する。
【0026】
＝＝＝電源回路３１＝＝＝
電源回路３１は、電源電圧Ｖｃｃに基づいて、スイッチング制御ＩＣ１０の内部の回路を動作させるための電源電圧Ｖｄｄを生成する回路（例えば、シリーズレギュレータ）である。なお、スイッチング制御ＩＣ１０に含まれる回路のうち、電源電圧Ｖｄｄが供給される回路は、駆動回路４９のバッファ回路９１（後述）以外の回路である。本実施形態では、駆動回路４９のバッファ回路９１は、電源電圧Ｖｃｃに基づいて動作する。
電源回路３１は、電源電圧Ｖｃｃに基づいて、スイッチング制御ＩＣ１０の内部の回路を動作させるための電源電圧Ｖｄｄを生成する回路（例えば、シリーズレギュレータ）である。なお、スイッチング制御ＩＣ１０に含まれる回路のうち、電源電圧Ｖｄｄが供給される回路は、駆動回路４９のバッファ回路９１（後述）以外の回路である。本実施形態では、駆動回路４９のバッファ回路９１は、電源電圧Ｖｃｃに基づいて動作する。
【0027】
＝＝＝電圧検出回路３２＝＝＝
電圧検出回路３２は、電源電圧Ｖｄｄのレベルが、所定レベルＶ１となったか否かを検出する回路である。なお、「所定レベルＶ１」とは、電源電圧Ｖｄｄが立ち上がったことを示すレベルであり、電源電圧Ｖｄｄの目的レベルが５Ｖである場合、「所定レベルＶ１」は、例えば４．５Ｖである。電圧検出回路３２は、電源電圧Ｖｃｃのレベルが上昇し、所定レベルＶ１となると、信号Ｓ１のレベルをローレベル（以下、Ｌレベル）から、ハイレベル（以下、Ｈレベル）へと変化させる。
電圧検出回路３２は、電源電圧Ｖｄｄのレベルが、所定レベルＶ１となったか否かを検出する回路である。なお、「所定レベルＶ１」とは、電源電圧Ｖｄｄが立ち上がったことを示すレベルであり、電源電圧Ｖｄｄの目的レベルが５Ｖである場合、「所定レベルＶ１」は、例えば４．５Ｖである。電圧検出回路３２は、電源電圧Ｖｃｃのレベルが上昇し、所定レベルＶ１となると、信号Ｓ１のレベルをローレベル（以下、Ｌレベル）から、ハイレベル（以下、Ｈレベル）へと変化させる。
【0028】
＝＝＝判定回路３３＝＝＝
判定回路３３は、電源電圧Ｖｄｄが立ち上がり、信号Ｓ１がＨレベルになると、端子Ａの電圧Ｖａに基づいて、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられるか、絶縁型の電源回路に用いられるかを判定する回路である。
判定回路３３は、電源電圧Ｖｄｄが立ち上がり、信号Ｓ１がＨレベルになると、端子Ａの電圧Ｖａに基づいて、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられるか、絶縁型の電源回路に用いられるかを判定する回路である。
【0029】
具体的には、判定回路３３は、電圧Ｖａのレベルが、所定レベルＶ２（後述）より低い場合、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定し、電圧Ｖａが、所定レベルＶ２より高い場合、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定する。図２は、端子Ａに接続される外部回路と電圧Ｖａとの関係を説明するための図である。
【0030】
＜絶縁型の電源回路に用いられる外部回路が接続される場合＞
まず、図２（ａ）に示すように、絶縁型の電源回路に用いられる回路８００ａが端子Ａに接続される場合に説明する。ここで、回路８００ａは、抵抗５２０、ツェナーダイオード５２１で構成される。また、抵抗５２０に電源電圧Ｖｃｃが印加されると、ツェナーダイオード５２１の降伏電圧Ｖｚ０が発生する。つまり、回路８００ａに電源電圧Ｖｃｃが印加されると、降伏電圧Ｖｚ０が端子Ａに印加されることになる。
まず、図２（ａ）に示すように、絶縁型の電源回路に用いられる回路８００ａが端子Ａに接続される場合に説明する。ここで、回路８００ａは、抵抗５２０、ツェナーダイオード５２１で構成される。また、抵抗５２０に電源電圧Ｖｃｃが印加されると、ツェナーダイオード５２１の降伏電圧Ｖｚ０が発生する。つまり、回路８００ａに電源電圧Ｖｃｃが印加されると、降伏電圧Ｖｚ０が端子Ａに印加されることになる。
【0031】
＜非絶縁型の電源回路に用いられる回路が接続される場合＞
つぎに、図２(ｂ)に示すように、非絶縁型の電源回路に用いられる回路８００ｂが端子Ａに接続される場合に説明する。ここで、回路８００ｂは、抵抗１２０，１２１で構成される分圧回路である。
つぎに、図２(ｂ)に示すように、非絶縁型の電源回路に用いられる回路８００ｂが端子Ａに接続される場合に説明する。ここで、回路８００ｂは、抵抗１２０，１２１で構成される分圧回路である。
【0032】
回路８００ｂは、非絶縁型の電源回路の出力電圧Ｖｏｕｔ２（後述）を分圧した分圧電圧Ｖｄ１を生成する。詳細は後述するが、出力電圧Ｖｏｕｔ２は、予め定められたレベル（例えば、４００Ｖ）となるよう制御される。したがって、本実施形態では、抵抗１２０，１２１の分圧比を調整することにより、端子Ａに印加される分圧電圧Ｖｄ１のレベルを調整できる。
【0033】
＜端子Ａの電圧Ｖａについて＞
図２（ｃ）は、回路８００ａで生成される降伏電圧Ｖｚ０と、回路８００ｂで生成される分圧電圧Ｖｄ１との関係を説明するための図である。分圧電圧Ｖｄ１は、出力電圧Ｖｏｕｔ２が生成されていない場合には、最小値として０（ゼロ）Ｖとなる。
図２（ｃ）は、回路８００ａで生成される降伏電圧Ｖｚ０と、回路８００ｂで生成される分圧電圧Ｖｄ１との関係を説明するための図である。分圧電圧Ｖｄ１は、出力電圧Ｖｏｕｔ２が生成されていない場合には、最小値として０（ゼロ）Ｖとなる。
【0034】
一方、出力電圧Ｖｏｕｔ２が過電圧となると、分圧電圧Ｖｄ１のレベルは、所定レベルＶ３となる。なお、本実施形態の電源回路は、出力電圧Ｖｏｕｔ２が過電圧となると動作を停止するため、回路８００ｂが用いられている際、分圧電圧Ｖｄ１の最大レベルは、所定レベルＶ３となる。つまり、分圧電圧Ｖｄ１は、０から所定レベルＶ３の範囲で変化する。
【0035】
本実施形態では、上述した判定回路３３の所定レベルＶ２は、所定レベルＶ３より高くなるよう所定レベルＶ２は設定されている。さらに、ここでは、降伏電圧Ｖｚ０のレベルは、所定レベルＶ２より高くなるよう、降伏電圧Ｖｚ０は設定されている。
【0036】
したがって、判定回路３３は、端子Ａの電圧Ｖａに基づいて、端子Ａに回路８００ａ，８００ｂの何れが接続されているか、つまりスイッチング制御ＩＣ１０が絶縁型または非絶縁型の電源回路の何れに用いられているかを判定することができる。
【0037】
なお、本実施形態の判定回路３３は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定すると、Ｌレベルの信号Ｓ２を出力し、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定すると、Ｈレベルの信号Ｓ２を出力する。
【0038】
＝＝＝判定回路３４＝＝＝
判定回路３４は、電源回路の過電流を検出するための電流値Ｉоｃとして、電流値Ｉ１を用いるか、電流値Ｉ１より大きい電流値Ｉ２を用いるかを判定する回路である。詳細は後述するが、判定回路３４は、交流電圧Ｖａｃの実効値と、スイッチング制御ＩＣ１０が用いられる電源回路の種別とに基づいて、過電流を検出する電流値を判定する。なお、電流値Ｉ１は、「第１電流値」に相当し、電流値Ｉ２は、「第２電流値」に相当する。
判定回路３４は、電源回路の過電流を検出するための電流値Ｉоｃとして、電流値Ｉ１を用いるか、電流値Ｉ１より大きい電流値Ｉ２を用いるかを判定する回路である。詳細は後述するが、判定回路３４は、交流電圧Ｖａｃの実効値と、スイッチング制御ＩＣ１０が用いられる電源回路の種別とに基づいて、過電流を検出する電流値を判定する。なお、電流値Ｉ１は、「第１電流値」に相当し、電流値Ｉ２は、「第２電流値」に相当する。
【0039】
ここで、本実施形態では、電源回路には、実効値が１００Ｖ、または２４０Ｖの交流電圧Ｖａｃが供給されることとする。ただし、供給される交流電圧Ｖａｃの実効値として、１００Ｖ，２４０Ｖに限られず、他の値（例えば、２００Ｖ，２２０V等）であっても良い
【0040】
また、詳細は後述するが、本実施形態では、交流電圧Ｖａｃの実効値が２４０Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、過電流を検出する電流値Ｉоｃは電流値Ｉ１となる。以下、「交流電圧Ｖａｃの実効値が２４０Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられること」を、「条件Ａ」と称する。
【0041】
一方、交流電圧Ｖａｃの実効値が１００Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられるか、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合には、過電流を検出する電流値Ｉоｃは電流値Ｉ２となる。以下、「交流電圧Ｖａｃの実効値が１００Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられるか、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられること」を、「条件Ｂ」と称する。
【0042】
そして、判定回路３４は、上述した２つの条件Ａ，Ｂのうち、何れかが満たされているか、を判定する。判定回路３４は、図３に示すように、識別回路６０、及びＡＮＤ回路６１を含んで構成される。なお、条件Ａが満たされる場合は、「第１の場合」に相当し、条件Ｂが満たされる場合は、「第２の場合」に相当する。
【0043】
＜＜識別回路６０＞＞
識別回路６０は、交流電圧Ｖａｃを全波整流した整流電圧Ｖｈに基づいて、交流電圧Ｖａｃの実効値が、例えば２４０Ｖであるか、１００Ｖであるかを識別する。なお、ここでは、２４０Ｖは、「第１レベル」に相当し、１００Ｖは、「第１レベルより低い第２レベル」に相当する。ただし、識別回路６０が識別する実効値は、１００Ｖ，２４０Ｖに限られず、大きさの異なる２つのレベルの実効値（例えば、１００Ｖと、２００Ｖ）であれば良い。
識別回路６０は、交流電圧Ｖａｃを全波整流した整流電圧Ｖｈに基づいて、交流電圧Ｖａｃの実効値が、例えば２４０Ｖであるか、１００Ｖであるかを識別する。なお、ここでは、２４０Ｖは、「第１レベル」に相当し、１００Ｖは、「第１レベルより低い第２レベル」に相当する。ただし、識別回路６０が識別する実効値は、１００Ｖ，２４０Ｖに限られず、大きさの異なる２つのレベルの実効値（例えば、１００Ｖと、２００Ｖ）であれば良い。
【0044】
識別回路６０は、抵抗７０，７１、コンパレータ７２、リセット回路７３、及びＳＲフリップフロップ７４を含んで構成される。抵抗７０，７１は、全波整流された整流電圧Ｖｈを分圧する分圧回路を構成する。なお、抵抗７０，７１が生成する分圧電圧を、分圧電圧Ｖｄ２とする。
【0045】
コンパレータ７２は、分圧電圧Ｖｄ２と、基準電圧Ｖｒｅｆ１とを比較する。ここでは、交流電圧Ｖａｃの実効値が２４０Ｖである場合、分圧電圧Ｖｄ２の最大値は、基準電圧Ｖｒｅｆ１より大きくなり、交流電圧Ｖａｃの実効値が１００Ｖである場合、分圧電圧Ｖｄ２の最大値は、基準電圧Ｖｒｅｆ１より小さくなるよう、抵抗７０，７１及び基準電圧Ｖｒｅｆ１が定められている。
【0046】
したがって、コンパレータ７２は、交流電圧Ｖａｃの実効値が２４０Ｖである場合にＨレベルの信号Ｖｃ１を出力し、交流電圧Ｖａｃの実効値が１００Ｖである場合にＬレベルの信号Ｖｃ１を出力する。なお、コンパレータ７２は、「第２比較回路」に相当する。
【0047】
リセット回路７３は、電源電圧Ｖｄｄが所定レベルＶ１となり、信号Ｓ１がＨレベルになると、ＳＲフリップフロップ７４（後述）をリセットするためのリセット信号を出力する。
【0048】
ＳＲフリップフロップ７４は、リセット回路７３からのリセット信号に基づいてＱ出力をＬレベルに変化させ、コンパレータ７２からＨレベルの信号Ｖｃ１が出力されるとＱ出力をＨレベルに変化させる。
【0049】
したがって、スイッチング制御ＩＣ１０に、整流電圧Ｖｈが印加された後、コンパレータ７２が、交流電圧Ｖａｃの実効値が２４０Ｖであることを検出すると、ＳＲフリップフロップ７４は、Ｑ出力をＨレベルに保持する。なお、ＳＲフリップフロップ７４は、「保持回路」に相当し、ＳＲフリップフロップ７４で保持されるＱ出力は、「識別結果」に相当する。
【0050】
＜＜ＡＮＤ回路６１＞＞
ＡＮＤ回路６１は、ＳＲフリップフロップ７４のＱ出力と、信号Ｓ２との論理積を演算し、信号Ｓ３として出力する。ＡＮＤ回路６１は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられることを示すＬレベルの信号Ｓ２が入力されると、Ｌレベルの信号Ｓ３を出力する。
ＡＮＤ回路６１は、ＳＲフリップフロップ７４のＱ出力と、信号Ｓ２との論理積を演算し、信号Ｓ３として出力する。ＡＮＤ回路６１は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられることを示すＬレベルの信号Ｓ２が入力されると、Ｌレベルの信号Ｓ３を出力する。
【0051】
一方、ＡＮＤ回路６１は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられることを示すＨレベルの信号Ｓ２が入力されると、ＳＲフリップフロップ７４のＱ出力に応じた論理レベルの信号Ｓ３を出力する。
【0052】
具体的には、ＡＮＤ回路６１は、信号Ｓ２がＨレベルであり、ＳＲフリップフロップ７４のＱ出力がＨレベルである場合（つまり、交流電圧Ｖａｃの実効値が２４０Ｖの場合）、Ｈレベルの信号Ｓ３を出力する。
【0053】
また、ＡＮＤ回路６１は、信号Ｓ２がＨレベルであり、ＳＲフリップフロップ７４のＱ出力がＬレベルである場合（つまり、交流電圧Ｖａｃの実効値が１００Ｖの場合）、Ｌレベルの信号Ｓ３を出力する。
【0054】
したがってＡＮＤ回路６１は、交流電圧Ｖａｃの実効値が２４０Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる条件Ａが満たされると、Ｈレベルの信号Ｓ３を出力する。
【0055】
一方、ＡＮＤ回路６１は、交流電圧Ｖａｃの実効値が１００Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられるか、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる条件Ｂが満たされると、Ｌレベルの信号Ｓ３を出力する。
【0056】
したがって、図４に示すように、判定回路３４は、条件Ａが満たされる場合、インダクタ電流ＩＬが電流値Ｉ１で過電流となるよう、信号Ｓ３の論理レベルをＨレベルとする。また、判定回路３４は、条件Ｂが満たされる場合、インダクタ電流ＩＬが電流値Ｉ２（＞電流値Ｉ１）で過電流となるよう、信号Ｓ３の論理レベルをＬレベルとする。
【0057】
なお、条件Ａは、上述のように、交流電圧Ｖａｃの実効値が２４０Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合に相当する。また、条件Ｂは、交流電圧Ｖａｃの実効値が１００Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられるか、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合に相当する。
【0058】
＝＝＝コンパレータ４０＝＝＝
コンパレータ４０は、いわゆるゼロ電流検出回路であり、端子ＺＣＤの電圧Ｖｚｃｄに基づいて、電源回路のインダクタ電流ＩＬ（後述）が、ゼロになったか否かを検出する。ここで、「ゼロ」とは、例えば、インダクタ電流ＩＬがほぼゼロとなる電流値（例えば、０．１ｍＡ）であることとする。
コンパレータ４０は、いわゆるゼロ電流検出回路であり、端子ＺＣＤの電圧Ｖｚｃｄに基づいて、電源回路のインダクタ電流ＩＬ（後述）が、ゼロになったか否かを検出する。ここで、「ゼロ」とは、例えば、インダクタ電流ＩＬがほぼゼロとなる電流値（例えば、０．１ｍＡ）であることとする。
【0059】
このため、コンパレータ４０は、電圧Ｖｚｃｄと、例えば０．１ｍＡの電流に応じた基準電圧Ｖｒｅｆ２と、を比較し、インダクタ電流ＩＬがゼロであることを検出する。なお、コンパレータ４０は、インダクタ電流ＩＬがゼロであることを検出すると、信号Ｖｃ２をＬレベルに変化させる。
【0060】
＝＝＝パルス回路４１＝＝＝
パルス回路４１は、インダクタ電流ＩＬがゼロであることが検出され、信号Ｖｃ２がＬレベルになると、Ｈレベルのパルス信号Ｖｐを出力する。
パルス回路４１は、インダクタ電流ＩＬがゼロであることが検出され、信号Ｖｃ２がＬレベルになると、Ｈレベルのパルス信号Ｖｐを出力する。
【0061】
＝＝＝発振回路４２＝＝＝
発振回路４２は、Ｈレベルのパルス信号Ｖｐが入力する毎に、振幅が徐々に大きくなるランプ波Ｖｒを出力する。
発振回路４２は、Ｈレベルのパルス信号Ｖｐが入力する毎に、振幅が徐々に大きくなるランプ波Ｖｒを出力する。
【0062】
＝＝＝誤差増幅回路４３＝＝＝
誤差増幅回路４３は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定され、Ｌレベルの信号Ｓ２が入力されると、基準電圧Ｖｒｅｆ３と、電圧Ｖａとの差に応じた電流を端子Ｂに出力するトランスインピーダンスアンプである。なお、基準電圧Ｖｒｅｆ３は、非絶縁型の電源回路の出力電圧の目的レベルに応じて定められる電圧である。また、ここでは、端子Ｂに印加される電圧を、誤差電圧Ｖｅ１とする。
誤差増幅回路４３は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定され、Ｌレベルの信号Ｓ２が入力されると、基準電圧Ｖｒｅｆ３と、電圧Ｖａとの差に応じた電流を端子Ｂに出力するトランスインピーダンスアンプである。なお、基準電圧Ｖｒｅｆ３は、非絶縁型の電源回路の出力電圧の目的レベルに応じて定められる電圧である。また、ここでは、端子Ｂに印加される電圧を、誤差電圧Ｖｅ１とする。
【0063】
また、誤差増幅回路４３は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定され、Ｈレベルの信号Ｓ２が入力されると、動作を停止する。ここで、誤差増幅回路４３は、動作が停止すると、例えば、誤差増幅回路４３の出力がハイインピーダンス状態になる。
【0064】
＝＝＝誤差電圧出力回路４４＝＝＝
誤差電圧出力回路４４は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定され、Ｈレベルの信号Ｓ２が入力されると、電源回路の出力電圧のレベルを目的レベルとするための誤差電圧Ｖｅ２を出力する回路であり、抵抗８０、スイッチ８１を含む。
誤差電圧出力回路４４は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定され、Ｈレベルの信号Ｓ２が入力されると、電源回路の出力電圧のレベルを目的レベルとするための誤差電圧Ｖｅ２を出力する回路であり、抵抗８０、スイッチ８１を含む。
【0065】
なお、詳細は後述するが、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる際、端子Ｂには、出力電圧の目的レベルからの誤差に応じた電流を発生させるフォトトランジスタが接続される。また、誤差電圧出力回路４４は、フォトトランジスタの電流に応じて誤差電圧Ｖｅ２を生成する。
【0066】
本実施形態では、一端に電源電圧Ｖｄｄが印加された抵抗８０と、端子Ｂとの間には、スイッチ８１が設けられている。そして、抵抗８０に直列接続されたスイッチ８１は、Ｈレベルの信号Ｓ２が入力されると、オンし、Ｌレベルの信号Ｓ２が入力されると、オフする。
【0067】
このため、Ｈレベルの信号Ｓ２が入力され、スイッチ８１がオンとなると、フォトトランジスタ（後述）の電流が抵抗８０に流れる。そして、抵抗８０からは、出力電圧の目的レベルからの誤差に応じた誤差電圧Ｖｅ２が出力される。一方、Ｌレベルの信号Ｓ２が入力され、スイッチ８１がオフとなると、誤差電圧Ｖｅ２の出力は停止される。
【0068】
このように、誤差増幅回路４３は、Ｌレベルの信号Ｓ２が入力された場合に誤差電圧Ｖｅ１を出力し、誤差電圧出力回路４４は、Ｈレベルの信号Ｓ２が入力された場合に誤差電圧Ｖｅ２を出力する。
【0069】
このため、本実施形態では、誤差増幅回路４３と、誤差電圧出力回路４４とのうち、何れか一方のみが動作し、出力電圧の誤差に応じた電圧を出力することになる。なお、端子Ｂに印加される電圧は、電圧Ｖｂであるため、信号Ｓ１がＬレベルの際、電圧Ｖｂは、誤差電圧Ｖｅ１となり、信号Ｓ１がＨレベルの際、電圧Ｖｂは、誤差電圧Ｖｅ２となる。
【0070】
＝＝＝コンパレータ４５＝＝＝
コンパレータ４５は、端子Ｂの電圧Ｖｂと、ランプ波Ｖｒとの大小を比較して、比較結果として信号Ｖｃ３を出力する。ここでは、電圧Ｖｂがコンパレータ４５の反転入力端子に印加され、ランプ波Ｖｒがコンパレータ４５の非反転入力端子に印加されている。このため、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより低い場合、信号Ｖｃ３はＬレベルとなり、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより高くなると信号Ｖｃ３はＨレベルとなる。
コンパレータ４５は、端子Ｂの電圧Ｖｂと、ランプ波Ｖｒとの大小を比較して、比較結果として信号Ｖｃ３を出力する。ここでは、電圧Ｖｂがコンパレータ４５の反転入力端子に印加され、ランプ波Ｖｒがコンパレータ４５の非反転入力端子に印加されている。このため、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより低い場合、信号Ｖｃ３はＬレベルとなり、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより高くなると信号Ｖｃ３はＨレベルとなる。
【0071】
＝＝＝基準電圧出力回路４６＝＝＝
基準電圧出力回路４６は、インダクタ電流ＩＬが過電流となる際の電流値Ｉｏｃを設定するための基準電圧Ｖｒｅｆ４，Ｖｒｅｆ５を、信号Ｓ３の論理レベルに基づいて選択して出力する。
基準電圧出力回路４６は、インダクタ電流ＩＬが過電流となる際の電流値Ｉｏｃを設定するための基準電圧Ｖｒｅｆ４，Ｖｒｅｆ５を、信号Ｓ３の論理レベルに基づいて選択して出力する。
【0072】
ここで、基準電圧Ｖｒｅｆ４は、電流値Ｉ１に対応する電圧であり、基準電圧Ｖｒｅｆ５は、電流値Ｉ１より大きい電流値Ｉ２に対応する電圧である。また、基準電圧出力回路４６は、入力される信号Ｓ３の論理レベルに基づいて、基準電圧Ｖｒｅｆ４，Ｖｒｅｆ５を選択するスイッチ８５を含んで構成される。
【0073】
本実施形態では、交流電圧Ｖａｃの実効値が２４０Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる条件Ａが満たされ、Ｈレベルの信号Ｓ３が入力されると、スイッチ８６は、基準電圧Ｖｒｅｆ４を選択する。
【0074】
また、交流電圧Ｖａｃの実効値が１００Ｖでスイッチング制御ＩＣ１０が絶縁型の電源回路に用いられるか、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる条件Ｂが満たされ、Ｌレベルの信号Ｓ３が入力されると、スイッチ８６は、基準電圧Ｖｒｅｆ４を選択する。
【0075】
なお、基準電圧Ｖｒｅｆ４は、「第１基準電圧」に相当し、基準電圧Ｖｒｅｆ５は、「第２基準電圧」に相当する。また、基準電圧Ｖｒｅｆ４，Ｖｒｅｆ５のそれぞれに対応する電流値Ｉ１，Ｉ２のうち、スイッチ８６で選択される電圧（つまり、電流値）は、インダクタ電流ＩＬと比較される「比較対象の電流値」に相当する。
【0076】
＝＝＝コンパレータ４７＝＝＝
コンパレータ４７は、端子ＣＳの電圧Ｖｃｓと、基準電圧出力回路４６からの電圧とに基づいて、インダクタ電流ＩＬが過電流であるか否かを示す信号Ｖｃ４を出力する。ここでは、電圧Ｖｃｓがコンパレータ４７の非反転入力端子に印加され、基準電圧出力回路４６の電圧がコンパレータ４７の反転入力端子に印加されている。
コンパレータ４７は、端子ＣＳの電圧Ｖｃｓと、基準電圧出力回路４６からの電圧とに基づいて、インダクタ電流ＩＬが過電流であるか否かを示す信号Ｖｃ４を出力する。ここでは、電圧Ｖｃｓがコンパレータ４７の非反転入力端子に印加され、基準電圧出力回路４６の電圧がコンパレータ４７の反転入力端子に印加されている。
【0077】
このため、電圧Ｖｃｓのレベルが基準電圧出力回路４６の電圧のレベルより低い場合、信号Ｖｃ４はＬレベルとなり、電圧Ｖｃｓのレベルが基準電圧出力回路４６の電圧のレベルより高くなると信号Ｖｃ４はＨレベルとなる。なお、コンパレータ４７は、「第１比較回路」に相当する。
【0078】
＝＝＝ＯＲ回路４８＝＝＝
ＯＲ回路４８は、信号Ｖｃ３と信号Ｖｃ４との論理和を出力する。
ＯＲ回路４８は、信号Ｖｃ３と信号Ｖｃ４との論理和を出力する。
【0079】
＝＝＝駆動回路４９＝＝＝
駆動回路４９は、パルス信号Ｖｐが出力されると、パワートランジスタをオンし、ＯＲ回路４８がＨレベルの信号を出力すると、パワートランジスタをオフする。駆動回路４９は、ＳＲフリップフロップ９０、バッファ回路９１を含む。
駆動回路４９は、パルス信号Ｖｐが出力されると、パワートランジスタをオンし、ＯＲ回路４８がＨレベルの信号を出力すると、パワートランジスタをオフする。駆動回路４９は、ＳＲフリップフロップ９０、バッファ回路９１を含む。
【0080】
ＳＲフリップフロップ９０のＳ入力には、パルス信号Ｖｐが入力され、Ｒ入力には、ＯＲ回路４８の出力が入力される。このため、ＳＲフリップフロップ９０のＱ出力は、パルス信号ＶｐがＨレベルになるとＨレベルとなる。一方、ＯＲ回路４８がＨレベルの信号を出力すると、Ｑ出力は、Ｌレベルになる。
【0081】
バッファ回路９１は、ＳＲフリップフロップ９０のＱ出力に基づいて、スイッチング素子を駆動するための駆動信号Ｖｄｒを出力する。具体的には、バッファ回路９１は、Ｑ出力がＨレベルになると、Ｈレベルの駆動信号Ｖｄｒを出力し、Ｑ出力がＬレベルになると、Ｌレベルの駆動信号Ｖｄｒを出力する。
【0082】
上述のように、本実施形態では、条件Ａが満たされる場合、コンパレータ４７は、電圧Ｖｃｓが、基準電圧Ｖｒｅｆ４より高くなると、Ｈレベルの信号Ｖｃ４を出力する。このため、条件Ａが満たされる場合、駆動回路４９は、インダクタ電流ＩＬが小さい電流値Ｉ１となると、Ｌレベルの駆動信号Ｖｄｒを出力する。
【0083】
また、本実施形態では、条件Ｂが満たされる場合、コンパレータ４７は、電圧Ｖｃｓが、基準電圧Ｖｒｅｆ５より高くなると、Ｈレベルの信号Ｖｃ４を出力する。このため、条件Ｂが満たされる場合、駆動回路４９は、インダクタ電流ＩＬが大きい電流値Ｉ２となると、Ｌレベルの駆動信号Ｖｄｒを出力する。
【0084】
＜＜＜絶縁型の電源回路の一例＞＞＞
図５は、絶縁型の電源回路２０の構成の一例を示す図である。電源回路２０は、商用電源の交流電圧Ｖａｃから目的レベルＶｏ１（例えば、１５Ｖ）の出力電圧Ｖｏｕｔ１を負荷１１に生成するフライバック方式のＡＣ－ＤＣコンバータである。電源回路２０における負荷１１は、例えば照明用の発光ダイオード等である。また、電源回路２０は、「第１電源回路」に相当する。
図５は、絶縁型の電源回路２０の構成の一例を示す図である。電源回路２０は、商用電源の交流電圧Ｖａｃから目的レベルＶｏ１（例えば、１５Ｖ）の出力電圧Ｖｏｕｔ１を負荷１１に生成するフライバック方式のＡＣ－ＤＣコンバータである。電源回路２０における負荷１１は、例えば照明用の発光ダイオード等である。また、電源回路２０は、「第１電源回路」に相当する。
【0085】
電源回路２０は、ダイオード３００,３０１，３０７、全波整流回路３０２、コンデンサ３０３，３０８、トランス３０４、ＮＭＯＳトランジスタ３０５、制御ブロック３０６、定電圧回路３０９、及び発光ダイオード３１０を含んで構成される。
【0086】
ダイオード３００,３０１は、交流電圧Ｖａｃを全波整流し、電圧Ｖｈとして、スイッチング制御ＩＣ１０の端子ＶＨに出力する。なお、なお、交流電圧Ｖａｃは、例えば、１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。
【0087】
全波整流回路３０２は、交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃ１として、コンデンサ３０３に出力する。
【0088】
コンデンサ３０３は、電整流圧Ｖｒｅｃ１のノイズを除去しつつ、平滑化する素子である。なお、平滑化された整流電圧Ｖｒｅｃ１はトランス３０４に印加される。なお、整流電圧Ｖｒｅｃ１は、「第１整流電圧」に相当する。
【0089】
トランス３０４は、１次コイルＬ１０（インダクタ）、２次コイルＬ１１、補助コイルＬ１２を備えており、１次コイルＬ１０と、２次コイルＬ１１と、補助コイルＬ１２との間は絶縁されている。
【0090】
トランス３０４においては、１次側の１次コイルＬ１０の両端の電圧の変化に応じて、２次側の２次コイルＬ１１に電圧が発生し、１次コイルＬ１０の電圧の変化に応じて、１次側の補助コイルＬ１２の電圧が発生する。
【0091】
また、１次コイルＬ１０の一端には、ＮＭＯＳトランジスタ３０５のドレインが接続されているため、ＮＭＯＳトランジスタ３０５のスイッチングが開始されると、２次コイルＬ１１と、補助コイルＬ１２の夫々の電圧が変化することとなる。なお、１次コイルＬ１０と、２次コイルＬ１１とは、逆極性で電磁結合されており、２次コイルＬ１１と、補助コイルＬ１２とは、同極性で電磁結合されている。
【0092】
制御ブロック３０６は、ＮＭＯＳトランジスタ３０５のスイッチングを制御するための回路ブロックであり、詳細は後述する。なお、本実施形態では、パワートランジスタとして、ＮＭＯＳトランジスタ３０５が用いられることとしたが、電力を制御できるトランジスタであれば良い。
【0093】
ダイオード３０７は、２次コイルＬ１１の電圧を整流し、コンデンサ３０８は、整流された電圧を平滑化する。この結果、コンデンサ３０８には、平滑化された出力電圧Ｖｏｕｔ１が生成される。なお、出力電圧Ｖｏｕｔ１は、目的レベルＶｏ１の直流電圧（例えば、１５Ｖ）となる。
【0094】
定電圧回路３０９は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。
【0095】
発光ダイオード３１０は、出力電圧Ｖｏｕｔ１と、定電圧回路３０９の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５３０とともに、フォトカプラを構成する。
【0096】
本実施形態では、出力電圧Ｖｏｕｔ１のレベルが高くなると、発光ダイオード３１０からの光の強度は強くなる。
【0097】
＜＜＜制御ブロック３０６＞＞＞
制御ブロック３０６は、スイッチング制御ＩＣ１０、コンデンサ５００、ダイオード５０１、抵抗５０２，５１０，５２０、ツェナーダイオード５２１、及びフォトトランジスタ５３０を含む。
制御ブロック３０６は、スイッチング制御ＩＣ１０、コンデンサ５００、ダイオード５０１、抵抗５０２，５１０，５２０、ツェナーダイオード５２１、及びフォトトランジスタ５３０を含む。
【0098】
スイッチング制御ＩＣ１０は、図１で説明した、ＮＭＯＳトランジスタ３０５のスイッチングを制御する集積回路である。
【0099】
端子ＶＣＣには、一端が接地されたコンデンサ５００の他端と、ダイオード５０１のカソードとが接続されている。このため、コンデンサ５００は、ダイオード５０１からの電流により充電される。そして、コンデンサ５００の充電電圧が、スイッチング制御ＩＣ１０を動作させる電源電圧Ｖｃｃとなる。
【0100】
端子ＺＣＤと、補助コイルＬ１２との間には、抵抗５０２が接続されている。このため、補助コイルＬ１２で発生する電圧Ｖｚ１が、電圧Ｖｚｃｄとして端子ＺＣＤに印加される。また、上述のように、補助コイルＬ１２は、１次コイルＬ１０と逆極性の電圧を発生させる。
【0101】
このため、１次コイルＬ１０に流れるインダクタ電流ＩＬ１が減少している際には、補助コイルＬ１２は、正の電圧Ｖｚ１を発生させ、１次コイルＬ１０に流れるインダクタ電流ＩＬ１が増加している際には、補助コイルＬ１２は、負の電圧Ｖｚ１を発生させる。
【0102】
端子ＣＳには、ＮＭＯＳトランジスタ３０５と、抵抗５１０とが接続されている。抵抗５１０は、ＮＭＯＳトランジスタ３０５がオンの際に、インダクタ電流ＩＬ１を検出するための抵抗である。このため、端子ＣＳには、インダクタ電流ＩＬ１に応じた電圧であり、インダクタ電流ＩＬ１を変換した電圧である電圧Ｖｃｓが印加されることになる。
【0103】
端子Ａには、電源電圧Ｖｃｃが一端に印加される抵抗５２０の他端と、ツェナーダイオード５２１のカソードと、が接続されている。このため、電源電圧Ｖｃｃが十分高くなると、端子Ａに印加される電圧Ｖａは、ツェナーダイオード５２１の降伏電圧Ｖｚ０（例えば、５．１Ｖ）になる。なお、抵抗５２０及びツェナーダイオード５２１は、図２(ａ)に示す回路８００ａと同じである。
【0104】
端子Ｂは、出力電圧Ｖｏｕｔ１のレベルと、目的レベルＶｏ１との誤差を示す誤差電圧が発生する端子であり、フォトトランジスタ５３０が接続される。フォトトランジスタ５３０は、発光ダイオード３１０からの光の強度に応じた大きさのバイアス電流Ｉｂを、端子Ｂから接地へと流す。
【0105】
このため、フォトトランジスタ５３０は、シンク電流を生成するトランジスタとして動作する。なお、端子Ｂと、接地との間には、ノイズを除去するためのコンデンサ等の素子が設けられても良い。
【0106】
端子ＯＵＴは、ＮＭＯＳトランジスタ３０５のゲートが接続されるため、ＮＭＯＳトランジスタ３０５は、駆動信号Ｖｄｒによりスイッチングされる。
【0107】
＝＝＝電源回路２０に用いられるスイッチング制御ＩＣ１０＝＝＝
図６は、絶縁型の電源回路２０に用いられるスイッチング制御ＩＣ１０の一部の構成を示す図である。ここでは、端子Ａには降伏電圧Ｖｚ０が印加されるため、誤差増幅回路４３と、誤差電圧出力回路４４のうち、誤差電圧出力回路４４のみが動作することになる。そして、誤差増幅回路４３の出力はハイインピーダンス状態となるため、端子Ｂの電圧Ｖｂに、誤差増幅回路４３の出力が影響を及ぼすことはない。
図６は、絶縁型の電源回路２０に用いられるスイッチング制御ＩＣ１０の一部の構成を示す図である。ここでは、端子Ａには降伏電圧Ｖｚ０が印加されるため、誤差増幅回路４３と、誤差電圧出力回路４４のうち、誤差電圧出力回路４４のみが動作することになる。そして、誤差増幅回路４３の出力はハイインピーダンス状態となるため、端子Ｂの電圧Ｖｂに、誤差増幅回路４３の出力が影響を及ぼすことはない。
【0108】
＝＝＝電源回路２０におけるスイッチング制御ＩＣ１０の動作＝＝＝
図７は、電源回路２０に用いられるスイッチング制御ＩＣ１０の動作を説明するための図である。
図７は、電源回路２０に用いられるスイッチング制御ＩＣ１０の動作を説明するための図である。
【0109】
まず、時刻ｔ１０にパルス信号Ｖｐが出力されると、駆動信号ＶｄｒがＨレベルになり、ＮＭＯＳトランジスタ３０５はオンする。この結果、インダクタ電流ＩＬ１は増加する。また、パルス信号Ｖｐが出力されると、発振回路４２からのランプ波Ｖｒの振幅が増加する。ＮＭＯＳトランジスタ３０５はオンした時、２次コイルＬ１１は逆極性で電磁結合されているため、ダイオード３０７はオフとなり、トランス３０４にエネルギーが蓄えられる。
【0110】
そして、時刻ｔ１１に、ランプ波Ｖｒの振幅レベルが電圧Ｖｂ（＝Ｖｅ２）のレベルより高くなると、コンパレータ４５は、信号Ｖｃ３をＨレベルに変化させる。この結果、ＳＲフリップフロップ９０はリセットされ、駆動信号ＶｄｒはＬレベルとなる。
【0111】
駆動信号ＶｄｒがＬレベルとなると、ＮＭＯＳトランジスタ３０５はオフする。この結果、インダクタ電流ＩＬ１は急激に減少し、一端が接地された補助コイルＬ１２の他端の電圧Ｖｚ１は正となる。また、トランス３０４に蓄えられたエネルギーが２次コイルＬ１１からダイオード３０７を介して出力される。この結果、電圧Ｖｚｃｄ（＝Ｖｚ１）は、基準電圧Ｖｒｅｆ２より高くなるため、コンパレータ４０から信号Ｖｃ２はＨレベルになる。
【0112】
そして、時刻ｔ１２に２次コイルＬ１１のインダクタ電流ＩＬ２がほぼゼロとなると、主コイルＬ１０に磁気結合された補助コイルＬ１２の電圧Ｖｚ１は急激に低下する。この結果、時刻ｔ１３に、電圧Ｖｚｃｄ（＝Ｖｚ１）は、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０の信号Ｖｃ２はＬレベルになる。
【0113】
信号Ｖｃ２がＬレベルになると、パルス信号Ｖｐが出力され、ＮＭＯＳトランジスタ３０５はオンする。そして、時刻ｔ１３以降、時刻ｔ１０～ｔ１３までの動作が繰り返される。
【0114】
＜＜過電流について＞＞
なお、時刻ｔ１０～ｔ１３の動作が繰り返されている際に、インダクタ電流ＩＬ１が過電流となることがある。ここで、電源回路２０に供給される交流電圧Ｖａｃの実効値が２４０Ｖの場合は、条件Ａが満たされるため、インダクタ電流ＩＬ１が、小さい電流値Ｉ１となると過電流と判定される。一方、電源回路２０に供給される交流電圧Ｖａｃの実効値が１００Ｖの場合は、条件Ｂが満たされるため、インダクタ電流ＩＬ１は、大きい電流値Ｉ２となると過電流と判定される。
なお、時刻ｔ１０～ｔ１３の動作が繰り返されている際に、インダクタ電流ＩＬ１が過電流となることがある。ここで、電源回路２０に供給される交流電圧Ｖａｃの実効値が２４０Ｖの場合は、条件Ａが満たされるため、インダクタ電流ＩＬ１が、小さい電流値Ｉ１となると過電流と判定される。一方、電源回路２０に供給される交流電圧Ｖａｃの実効値が１００Ｖの場合は、条件Ｂが満たされるため、インダクタ電流ＩＬ１は、大きい電流値Ｉ２となると過電流と判定される。
【0115】
コンパレータ４７は、インダクタ電流ＩＬ１が過電流であると判定すると、Ｈレベルの信号Ｖｃ４を出力する。この結果、駆動回路４９は、ＮＭＯＳトランジスタ３０５をオフするため、インダクタ電流ＩＬ１が過電流を超えて大きくなることを防ぐことができる。
【0116】
＝＝＝フィードバック制御＝＝＝
ここで、負荷１１が軽負荷となると、出力電圧Ｖｏｕｔ１は目的レベルＶｏ１より上昇する。この際、図５の定電圧回路３０９のシャントレギュレータ（不図示）に流れる電流が増加するため、発光ダイオード３１０の電流も増加する。
ここで、負荷１１が軽負荷となると、出力電圧Ｖｏｕｔ１は目的レベルＶｏ１より上昇する。この際、図５の定電圧回路３０９のシャントレギュレータ（不図示）に流れる電流が増加するため、発光ダイオード３１０の電流も増加する。
【0117】
そして、フォトトランジスタ５３０が、発光ダイオード３１０からの光の増幅度に応じて、バイアス電流Ｉｂを増加させるため、誤差電圧Ｖｅ２（＝Ｖｂ）は低下する。この結果、ＮＭＯＳトランジスタ３０５がオンする期間は短くなるため、出力電圧Ｖｏｕｔ１は低下する。
【0118】
一方、出力電圧Ｖｏｕｔ１が目的レベルＶｏ１から低くなると、上述とは逆に発光ダイオード３１０の電流は減少する。この結果、バイアス電流Ｉｂは減少し、誤差電圧Ｖｅ２（＝Ｖｂ）は上昇する。したがって、ＮＭＯＳトランジスタ３０５がオンする期間は長くなり、出力電圧Ｖｏｕｔ１は上昇する。
【0119】
このように、電源回路２０においては、出力電圧Ｖｏｕｔ１は、目的レベルＶｏ１になるよう、フィードバック制御されている。したがって、スイッチング制御ＩＣ１０は、絶縁型の電源回路２０に所望の動作をさせることができる。
【0120】
＝＝＝起動時からの電源回路２０の動作について＝＝＝
図７では、電源回路２０の動作波形について説明したが、ここでは電源回路２０の起動時から、目的レベルＶｏ１の出力電圧Ｖｏｕｔ１が生成されるまでの電源回路２０の主要な波形について説明する。なお、ここでは、適宜図１、図５等を参照する。
図７では、電源回路２０の動作波形について説明したが、ここでは電源回路２０の起動時から、目的レベルＶｏ１の出力電圧Ｖｏｕｔ１が生成されるまでの電源回路２０の主要な波形について説明する。なお、ここでは、適宜図１、図５等を参照する。
【0121】
図８は、電源回路２０に、交流電圧Ｖａｃが供給された際の電源回路２０の主要な波形を示す図である。なお、ここでは、交流電圧Ｖａｃの実効値は２４０Ｖであることとする。
【0122】
まず、時刻ｔ２０において、電源回路２０に交流電圧Ｖａｃが供給されると、整流電圧Ｖｈが起動回路３０に供給される。したがって、起動回路３０は、図５のコンデンサ５００を充電するため、電源電圧Ｖｃｃが徐々に高くなる。
【0123】
また、電源回路２０に交流電圧Ｖａｃが供給されると、整流電圧Ｖｒｅｃ１も高くなるため、ＮＭＯＳトランジスタ３０５のドレイン－ソース間電圧Ｖｄｓ（図８の最下段）も徐々に高くなる。
【0124】
図８では便宜上、省略しているが、電源電圧Ｖｃｃが高くなると、図１の電源回路３１は、スイッチング制御ＩＣ１０の内部の電源電圧Ｖｄｄの生成を開始する。この結果、時刻ｔ２１になるまでに、電源電圧Ｖｄｄが所定レベルＶ１となると、電圧検出回路３２がＨレベルの信号Ｓ１を出力し、判定回路３３は、絶縁型の電源回路を示すＨレベル信号Ｓ２を出力する。さらに、判定回路３４は、Ｈレベルの信号Ｓ３を出力するため、基準電圧出力回路４６は、小さい電流値Ｉ１に対応する基準電圧Ｖｒｅｆ４を出力する。
【0125】
また、時刻ｔ２１に、スイッチング制御ＩＣ１０は、ＮＭＯＳトランジスタ３０５のスイッチングを開始すると、電源電圧Ｖｃｃは徐々に減少する。一方、端子Ｂには、電源電圧Ｖｄｄが印加されているため、電圧Ｖｂは、抵抗８０や端子Ｂに発生する寄生容量の影響を受けつつ、徐々に電源電圧Ｖｄｄのレベルに近づくよう上昇する。
【0126】
ここで、電圧Ｖｂのレベルが高くなると、ＮＭＯＳトランジスタ３０５がオンとなる期間は長くなる。この結果、トランス３０４の１次コイルＬ１０に蓄積されるエネルギーも大きくなる。
【0127】
ところで、時刻ｔ２１では、ＮＭＯＳトランジスタ３０５のスイッチングが開始されたばかりであり、出力電圧Ｖｏｕｔ１も０Ｖである。そして、トランス３０４に電流の供給が開始されたタイミングでは、トランス３０４の励磁状態や寄生容量等の影響により、トランス３０４の１次コイルＬ１０に蓄積されたエネルギーは、２次側の２次コイルＬ１１に伝達され難い。
【0128】
この結果、ＮＭＯＳトランジスタ３０５がオンの際に１次コイルＬ１０に蓄積されたエネルギーは、ＮＭＯＳトランジスタ３０５がオフされた際、トランス３０４の１次側の大きなサージ電圧として表れる。この結果、時刻ｔ２１以降のタイミングにおいて、ＮＭＯＳトランジスタ３０５のドレイン－ソース間の電圧Ｖｄｓが大きく上昇する。
【0129】
ここで、電源回路２０において、電圧Ｖｄｓは、以下の式（１）で示される。
Ｖｄｓ＝Ｖｒ＋Ｖｒｅｃ１＋Ｖｓｕｒｇｅ・・・（１）
なお、「Ｖｒ」は、いわゆるフライバック電圧であり、式（２）で表され、「Ｖｓｕｒｇｅ」は、サージ電圧である。
Ｖｄｓ＝Ｖｒ＋Ｖｒｅｃ１＋Ｖｓｕｒｇｅ・・・（１）
なお、「Ｖｒ」は、いわゆるフライバック電圧であり、式（２）で表され、「Ｖｓｕｒｇｅ」は、サージ電圧である。
【0130】
また、フライバック電圧Ｖｒは、以下の式（２）で示される。
Ｖｒ＝（Ｖｏｕｔ１＋Ｖｆ）×Ｎ１／Ｎ２・・・（２）
なお、「Ｖｆ」は、２次側のダイオード３０７の順方向電圧であり、「Ｎ１」は、１次コイルＬ１０の巻き数であり、「Ｎ２」は、２次コイルＬ１１の巻き数である。
Ｖｒ＝（Ｖｏｕｔ１＋Ｖｆ）×Ｎ１／Ｎ２・・・（２）
なお、「Ｖｆ」は、２次側のダイオード３０７の順方向電圧であり、「Ｎ１」は、１次コイルＬ１０の巻き数であり、「Ｎ２」は、２次コイルＬ１１の巻き数である。
【0131】
ここでは、交流電圧Ｖａｃの実効値が２４０Ｖであるため、式（１）の整流電圧Ｖｒｅｃ１も大きくなる。したがって、ＮＭＯＳトランジスタ３０５の破壊を防ぐべく、電圧Ｖｄｓを小さくするためには、サージ電圧Ｖｓｕｒｇｅを小さくする必要がある。
【0132】
図９は、図８の時刻ｔ２１～ｔ２２までにおける駆動信号Ｖｄｒと、電圧Ｖｃｓ（つまり、インダクタ電流ＩＬ１）との一例を説明するための図である。例えば時刻ｔ２００に、駆動信号ＶｄｒがＨレベルとなると、ＮＭＯＳトランジスタ３０５がオンとなるため、インダクタ電流ＩＬ１の増加に応じて、電圧Ｖｃｓも高くなる。
【0133】
本実施形態では、交流電圧Ｖａｃの実効値が２４０Ｖである場合、インダクタ電流ＩＬ１の過電流が小さい電流値Ｉ１となるよう、基準電圧Ｖｒｅｆ４が選択されている。このため、時刻ｔ２０１に電圧Ｖｃｓが基準電圧Ｖｒｅｆ４となると、コンパレータ４７は、信号Ｖｃ４をＨレベルに変化させる。この結果、駆動回路４９は、駆動信号ＶｄｒをＬレベルに変化させ、ＮＭＯＳトランジスタ３０５をオフする。
【0134】
仮に、インダクタ電流ＩＬ１の過電流が大きい電流値Ｉ２となるよう、基準電圧Ｖｒｅｆ５が選択されていると、時刻ｔ２０２に電圧Ｖｃｓが基準電圧Ｖｒｅｆ５となる。この結果、時刻ｔ２０２において、コンパレータ４７は、信号Ｖｃ４をＨレベルに変化させ、駆動回路４９は、ＮＭＯＳトランジスタ３０５をオフする。
【0135】
したがって、本実施形態では、１次コイルＬ１０のインダクタ電流ＩＬ１の最大値を小さくできるため、ＮＭＯＳトランジスタ３０５がオフした際に発生するサージ電圧Ｖｓｕｒｇｅを小さくすることができる。この結果、図８の時刻ｔ２１～ｔ２２に図示したように、例えば、電圧Ｖｄｓのピークを、電圧Ｖｐｋ２（一点鎖線）から、電圧Ｖｐｋ２（実線）に低下させることができる。
【0136】
なお、電圧Ｖｐｋ２（一点鎖線）は、インダクタ電流ＩＬ１の過電流として、大きい電流値Ｉ２を設定した場合の波形であり、電圧Ｖｐｋ２（実線）は、インダクタ電流ＩＬ１の過電流として、小さい電流値Ｉ１を設定した場合の波形である。
【0137】
そして、図８の時刻ｔ２２となると、トランス３０４の１次コイルＬ１０に蓄積されたエネルギーは、２次側の２次コイルＬ１１に伝達されるため、出力電圧Ｖｏｕｔ１が徐々に上昇する。そして、時刻ｔ２２以降、出力電圧Ｖｏｕｔ１が発生するため、トランス３０４の１次コイルＬ１０から、２次コイルＬ１１にエネルギーが伝達し易くなる。
【0138】
この結果、ＮＭＯＳトランジスタ３０５がオフした際、１次側で発生するサージ電圧Ｖｓｕｒｇｅは小さくなる。また、時刻ｔ２２以降、電源電圧Ｖｃｃは徐々に低下するため、駆動回路４９のバッファ回路９１から出力される駆動信号Ｖｄｒのレベルも低下する。したがって、ＮＭＯＳトランジスタ３０５が十分にオンできず、出力電圧Ｖｏｕｔ１の上昇は停滞することになる。
【0139】
その後、時刻ｔ２３となると、トランス３０４の寄生容量等の影響が小さくなるため、トランス３０４の１次コイルＬ１０に蓄積されたエネルギーは、２次側の２次コイルＬ１１、及び補助コイルＬ１２に効率良く伝達される。この結果、電源回路２０の出力電圧Ｖｏｕｔ１、及び電源電圧Ｖｃｃは上昇する。
【0140】
時刻ｔ２３以降、出力電圧Ｖｏｕｔ１は上昇し、目的レベルＶｏ１を超えるが、時刻ｔ２４となると、発光ダイオード３１０が反応し、発光が強くなるため、フォトトランジスタ５３０がバイアス電流Ｉｂを増加させる。この結果、例えば時刻ｔ２４に、電圧Ｖｂは低下し、出力電圧Ｖｏｕｔ１も目的レベルＶｏ１となる。
【0141】
このように、本実施形態では、例えば、図４に示すように、交流電圧Ｖａｃの実効値が２４０Ｖと大きい場合であっても、インダクタ電流ＩＬ１の過電流を小さい電流値Ｉ１とすることができるため、サージ電圧Ｖｓｕｒｇｅを小さくすることができる。
【0142】
なお、例えば、交流電圧Ｖａｃの実効値が１００Ｖの場合、整流電圧Ｖｒｅｃ１は小さくなる。このため、この場合、上述した式（１）から、インダクタ電流ＩＬ１の過電流を大きい電流値Ｉ２としても、ＮＭＯＳトランジスタ３０５の電圧Ｖｄｓの変動を抑制できる。
Ｖｄｓ＝Ｖｒ＋Ｖｒｅｃ１＋Ｖｓｕｒｇｅ・・・（１）
Ｖｄｓ＝Ｖｒ＋Ｖｒｅｃ１＋Ｖｓｕｒｇｅ・・・（１）
【0143】
また、交流電圧Ｖａｃの実効値が１００Ｖの場合、インダクタ電流ＩＬ１の過電流を大きい電流値Ｉ２することで、短時間でより多くのエネルギーを１次側から、２次側に伝達することが可能となる。したがって、電源回路２０の出力電圧Ｖｏｕｔ１の立ち上げ時間（０Ｖから目的レベルＶｏ１となるまでの時間）を短くすることができる。
【0144】
＜＜＜非絶縁型の電源回路の一例＞＞＞
図１０は、非絶縁型の電源回路２１の構成の一例を示す図である。電源回路２１は、商用電源の交流電圧Ｖａｃから目的レベルＶｏ２（例えば、４００Ｖ）の出力電圧Ｖｏｕｔ２を負荷１２に生成する昇圧チョッパー型のＡＣ－ＤＣコンバータである。なお、電源回路２１の負荷１２は、例えば、ＤＣ－ＤＣコンバータやマイコン等の電子機器である。また、電源回路２１は、「第２電源回路」に相当する。
図１０は、非絶縁型の電源回路２１の構成の一例を示す図である。電源回路２１は、商用電源の交流電圧Ｖａｃから目的レベルＶｏ２（例えば、４００Ｖ）の出力電圧Ｖｏｕｔ２を負荷１２に生成する昇圧チョッパー型のＡＣ－ＤＣコンバータである。なお、電源回路２１の負荷１２は、例えば、ＤＣ－ＤＣコンバータやマイコン等の電子機器である。また、電源回路２１は、「第２電源回路」に相当する。
【0145】
電源回路２１は、スイッチング制御ＩＣ１０、ダイオード６００，６０１，６０７，６０９、全波整流回路６０２、コンデンサ６０３，６０５，６０８，６３２，６３３、トランス６０４、抵抗６０６，６１１，６２０，６２１,６３１、及びＮＭＯＳトランジスタ６１０を含んで構成される。
【0146】
スイッチング制御ＩＣ１０は、図１で説明した制御ＩＣであり、電源回路２１の力率を改善しつつ、出力電圧Ｖｏｕｔ２のレベルが目的レベルＶｏ２となるよう、ＮＭＯＳトランジスタ６１０のスイッチングを制御する。
【0147】
ダイオード６００,６０１は、交流電圧Ｖａｃを全波整流し、電圧Ｖｈとして、スイッチング制御ＩＣ１０の端子ＶＨに出力する。
【0148】
全波整流回路６０２は、交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃ２として、コンデンサ６０３と、トランス６０４の主コイルＬ２０に印加する。なお、整流電圧Ｖｒｅｃ２は、「第１整流電圧」に相当する。
【0149】
コンデンサ６０３は、整流電圧Ｖｒｅｃ２を平滑化するための素子である。
【0150】
トランス６０４は、主コイルＬ２０と、主コイルＬ２０に磁気的に結合された補助コイルＬ２１とを有する。ここで、本実施形態では、補助コイルＬ２１に生じる電圧が、主コイルＬ２０に生じる電圧とは極性が逆になるよう、補助コイルＬ２１は巻かれている。
【0151】
補助コイルＬ２１の一端と、端子ＺＣＤとの間には、抵抗１０６が設けられているため、端子ＺＣＤには、補助コイルＬ２１で発生する電圧Ｖｚ２が、電圧Ｖｚｃｄとして印加される。
【0152】
また、補助コイルＬ２１の一端と、接地との間には、ダイオード６０７及びコンデンサ６０８が設けられているため、コンデンサ６０８は、電圧Ｖｚ２により充電される。そして、本実施形態では、コンデンサ６０８の充電電圧が、スイッチング制御ＩＣ１０の電源電圧Ｖｃｃとして供給される。
【0153】
コンデンサ６０５は、主コイルＬ２０、ダイオード６０９、及びＮＭＯＳトランジスタ６１０とともに昇圧チョッパー回路を構成する。このため、コンデンサ６０５の充電電圧が直流の出力電圧Ｖｏｕｔ２となる。
【0154】
ＮＭＯＳトランジスタ６１０は、負荷１１への電力を制御するためのパワートランジスタである。なお、本実施形態では、スイッチング制御ＩＣ１０の端子ＯＵＴからは、ＮＭＯＳトランジスタ６１０を駆動するための駆動信号Ｖｄｒが出力される。
【0155】
抵抗６１１は、ＮＭＯＳトランジスタ６１０がオンとなると、主コイルＬ２０に流れるインダクタ電流ＩＬ１０を検出するための素子である。抵抗６１１の一端は、ＮＭＯＳトランジスタ６１０及び端子ＣＳに接続され、他端は、接地されている。よって端子ＣＳにはインダクタ電流ＩＬ１に応じた電圧であり、インダクタ電流ＩＬ１を変換した電圧である電圧Ｖｃｓが発生する。
【0156】
抵抗６２０，６２１は、出力電圧Ｖｏｕｔ２を分圧する分圧回路を構成し、ＮＭＯＳトランジスタ６１０をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗６２０，６２１が接続されるノードに生成される帰還電圧Ｖｆｂは、端子Ａに印加される。このため、電源回路２１においては、端子Ａの電圧Ｖａは、帰還電圧Ｖｆｂとなる。この場合、抵抗６２０，６２１は、図２の(ｂ)に示す回路８００ｂである。
【0157】
抵抗６３１及びコンデンサ６３２、並びにコンデンサ６３３は、電源回路２１のフィードバックループを安定させるための位相補償用の素子であり、端子Ｂと、接地との間に設けられている。なお、詳細は後述するが、端子Ｂの電圧Ｖｂは、上述した誤差電圧Ｖｅ１となる。
【0158】
＝＝＝電源回路２１に用いられるスイッチング制御ＩＣ１０＝＝＝
図１１は、非絶縁型の電源回路２１に用いられるスイッチング制御ＩＣ１０の一部の構成を示す図である。ここでは、端子Ａの電圧Ｖａは、図２（ｃ）に示す所定レベルＶ２より低いため、誤差増幅回路４３と、誤差電圧出力回路４４のうち、誤差増幅回路４３のみが動作することになる。このため、誤差増幅回路４３が端子Ｂのコンデンサ６３３等を充電し、端子Ｂに印加される誤差電圧Ｖｅ１が、電圧Ｖｂとなる。
図１１は、非絶縁型の電源回路２１に用いられるスイッチング制御ＩＣ１０の一部の構成を示す図である。ここでは、端子Ａの電圧Ｖａは、図２（ｃ）に示す所定レベルＶ２より低いため、誤差増幅回路４３と、誤差電圧出力回路４４のうち、誤差増幅回路４３のみが動作することになる。このため、誤差増幅回路４３が端子Ｂのコンデンサ６３３等を充電し、端子Ｂに印加される誤差電圧Ｖｅ１が、電圧Ｖｂとなる。
【0159】
＝＝＝非絶縁型の電源回路２１の動作＝＝＝
図１２は、電源回路２１に用いられるスイッチング制御ＩＣ１０の動作を説明するための図である。
図１２は、電源回路２１に用いられるスイッチング制御ＩＣ１０の動作を説明するための図である。
【0160】
まず、時刻ｔ３０にパルス信号Ｖｐが出力されると、駆動信号ＶｄｒがＨレベルになり、ＮＭＯＳトランジスタ６１０はオンする。この結果、主コイルＬ２０（インダクタ）に流れるインダクタ電流ＩＬ１０は増加する。また、パルス信号Ｖｐが出力されると、発振回路４２からのランプ波Ｖｒの振幅が増加する。
【0161】
そして、時刻ｔ３１に、ランプ波Ｖｒの振幅レベルが電圧Ｖｂ（＝Ｖｅ１）のレベルより高くなると、コンパレータ４５は、信号Ｖｃ３をＨレベルに変化させる。この結果、ＳＲフリップフロップ９０はリセットされ、駆動信号ＶｄｒはＬレベルとなる。
【0162】
駆動信号ＶｄｒがＬレベルとなると、ＮＭＯＳトランジスタ６１０はオフするため、インダクタ電流ＩＬ１０は徐々に減少する。また、ＮＭＯＳトランジスタ６１０がオフすると、主コイルＬ１０の入力側（全波整流回路６０２側）の電圧が、主コイルＬ１０の出力側（コンデンサ６０５側）より低くなるため、一端が接地された補助コイルＬ２の他端の電圧Ｖｚ２は正となる。この結果、電圧Ｖｚｃｄ（＝Ｖｚ２）は、基準電圧Ｖｒｅｆ２より高くなるため、コンパレータ４０から信号Ｖｃ２はＨレベルになる。
【0163】
そして、時刻ｔ３２にインダクタ電流ＩＬ１０がほぼゼロとなると、主コイルＬ１に磁気結合された補助コイルＬ２の電圧Ｖｚ２は急激に低下する。この結果、時刻ｔ３３に、電圧Ｖｚ２は、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０からの信号Ｖｃ２はＬレベルになる。
【0164】
コンパレータ４０からの信号Ｖｃ２がＬレベルになると、パルス信号Ｖｐが出力されるため、ＮＭＯＳトランジスタ６１０はオンする。そして、時刻ｔ２３以降、時刻ｔ３０～ｔ３３までの動作が繰り返される。
＜＜過電流について＞＞
なお、時刻ｔ３０～ｔ３３の動作が繰り返されている際に、インダクタ電流ＩＬ１０が過電流となることがある。ここで、電源回路２１では、条件Ｂが満たされるため、インダクタ電流ＩＬ１０が、大きい電流値Ｉ２（＞電流値Ｉ１）となると過電流と判定される。
＜＜過電流について＞＞
なお、時刻ｔ３０～ｔ３３の動作が繰り返されている際に、インダクタ電流ＩＬ１０が過電流となることがある。ここで、電源回路２１では、条件Ｂが満たされるため、インダクタ電流ＩＬ１０が、大きい電流値Ｉ２（＞電流値Ｉ１）となると過電流と判定される。
【0165】
コンパレータ４７は、インダクタ電流ＩＬ１０が過電流と判定すると、Ｈレベルの信号Ｖｃ４を出力する。この結果、駆動回路４９は、ＮＭＯＳトランジスタ６１０をオフするため、インダクタ電流ＩＬ１が過電流を超えて大きくなることを防ぐことができる。
【0166】
＝＝＝フィードバック制御と力率改善＝＝＝
ここで、電源回路２１において、出力電圧Ｖｏｕｔ２が目的レベルＶｏ２（例えば、４００Ｖ）から高くなると、帰還電圧Ｖｆｂは上昇する。この結果、誤差電圧Ｖｅ１は低下し、ＮＭＯＳトランジスタ６１０がオンする期間は短くなるため、出力電圧Ｖｏｕｔ２は低下する。
ここで、電源回路２１において、出力電圧Ｖｏｕｔ２が目的レベルＶｏ２（例えば、４００Ｖ）から高くなると、帰還電圧Ｖｆｂは上昇する。この結果、誤差電圧Ｖｅ１は低下し、ＮＭＯＳトランジスタ６１０がオンする期間は短くなるため、出力電圧Ｖｏｕｔ２は低下する。
【0167】
一方、出力電圧Ｖｏｕｔ２が目的レベルＶｏ２から低くなると、帰還電圧Ｖｆｂは低下する。この結果、誤差電圧Ｖｅ１は上昇し、ＮＭＯＳトランジスタ６１０がオンする期間は長くなるため、出力電圧Ｖｏｕｔ２は上昇する。このように、電源回路２１においては、出力電圧Ｖｏｕｔ２は、目的レベルＶｏ２になるよう、フィードバック制御されている。
【0168】
したがって、電源回路２１が所定の交流電圧Ｖａｃから目的レベルＶｏ２の出力電圧Ｖｏｕｔ２を生成し、一定の負荷に電力を供給している際、帰還電圧Ｖｆｂは一定となる。この結果、誤差増幅回路４３から出力される誤差電圧Ｖｅ１も一定になるため、ＮＭＯＳトランジスタ６１０がオンする期間（例えば、時刻ｔ２０～ｔ２１までの期間）も一定となる。
【0169】
そして、ＮＭＯＳトランジスタ６１０がオンする際に、交流電圧Ｖａｃを整流した電圧Ｖｒｅｃ２のレベルが高くなると、インダクタ電流ＩＬ１０の電流値も大きくなる。この結果、インダクタ電流ＩＬ１０のピークの波形は電圧Ｖｒｅｃ２と同じ波形となり、力率が改善される。したがって、電源回路２１は、ＰＦＣ（Power Factor Correction：力率改善）回路として動作する。このように、スイッチング制御ＩＣ１０は、非絶縁型の電源回路２１に所望の動作をさせることができる。
【0170】
＝＝＝起動時からの電源回路２１の動作について＝＝＝
上述した電源回路２０が起動する際には、電圧Ｖｂが高くなるため、ＮＭＯＳトランジスタ３０５がオンとなる期間が長くなる。したがって、電源回路２０に供給される交流電圧Ｖａｃの実効値が２４０Ｖの場合、サージ電圧Ｖｓｕｒｇｅを小さくするため、インダクタ電流ＩＬ１の過電流を、小さい電流値Ｉ１とする必要があった。
上述した電源回路２０が起動する際には、電圧Ｖｂが高くなるため、ＮＭＯＳトランジスタ３０５がオンとなる期間が長くなる。したがって、電源回路２０に供給される交流電圧Ｖａｃの実効値が２４０Ｖの場合、サージ電圧Ｖｓｕｒｇｅを小さくするため、インダクタ電流ＩＬ１の過電流を、小さい電流値Ｉ１とする必要があった。
【0171】
電源回路２１が起動する際には、例えば図１１に示すように、誤差増幅回路４３が、端子Ｂを介してコンデンサ６３２，６３３を充電する。このため、図１３に示すように、電源回路２１が起動する時刻ｔ５０から、一点鎖線で示す電圧Ｖｂは０から徐々に上昇することになる。なお、ここでは、スイッチング制御ＩＣ１０には、インダクタ電流ＩＬがゼロとならない期間が所定期間継続すると、Ｈレベルのパルス信号Ｖｐを出力するリスタートタイマ（不図示）が設けられている。
【0172】
したがって、電源回路２１では、ＮＭＯＳトランジスタ６１０のオン時間は、時刻ｔ５１～５３のそれぞれに示すよう徐々に長くなり、いわゆるソフトスタートが実現される。このため、電源回路２１では、電流ＩＬ２０の過電流を大きい電流値Ｉ２とすることで、出力電圧Ｖｏｕｔ２の立ち上げ時間を短くすることができる。
【0173】
＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング制御ＩＣ１０について説明した。例えば、スイッチング制御ＩＣ１０は、交流電圧Ｖａｃの実効値が２４０Ｖであり、絶縁型の電源回路２０に用いられる場合、インダクタ電流ＩＬ１の過電流を小さい電流値Ｉ１とする。このため、図８の時刻ｔ２１～ｔ２２に示すように、サージ電圧Ｖｓｕｒｇｅを抑制することができる。
以上、本実施形態のスイッチング制御ＩＣ１０について説明した。例えば、スイッチング制御ＩＣ１０は、交流電圧Ｖａｃの実効値が２４０Ｖであり、絶縁型の電源回路２０に用いられる場合、インダクタ電流ＩＬ１の過電流を小さい電流値Ｉ１とする。このため、図８の時刻ｔ２１～ｔ２２に示すように、サージ電圧Ｖｓｕｒｇｅを抑制することができる。
【0174】
また、スイッチング制御ＩＣ１０には、絶縁型の電源回路２０、または非絶縁型の電源回路２１に用いられるかを判定する判定回路３３が設けられているため、必要な場合に過電流の電流値を小さくすることができる。
【0175】
また、識別回路６０は、整流電圧Ｖｈを分圧した分圧電圧Ｖｄ２が、基準電圧Ｖｒｅｆ１より高くなるか否か、つまり、整流電圧Ｖｈのレベルが、基準電圧Ｖｒｅｆ１に応じた所定レベルより高くなるか否かを検出するコンパレータ７２を備える。また、コンパレータ７２が、分圧電圧Ｖｄ２のレベルが、基準電圧Ｖｒｅｆ１のレベルより高くなると、ＳＲフリップフロップ７４は、交流電圧Ｖａｃの実効値が２４０Ｖ（第１レベル）であることを保持する。したがって、本実施形態では、ＳＲフリップフロップ７４のＱ出力に基づいて、基準電圧Ｖｒｅｆ４，Ｖｒｅｆ５を選択できる。
【0176】
また、スイッチング制御ＩＣ１０は、整流電圧Ｖｈが印加される端子ＶＨを備えている。したがって、識別回路６０は、端子ＶＨに印加される電圧Ｖｈに基づいて、交流電圧Ｖａｃの実効値を識別できる。
【0177】
また、本実施形態では、スイッチング制御ＩＣ１０は、絶縁型の電源回路、非絶縁型の電源回路の何れにも用いることができる回路であるが、これに限られない。例えば、スイッチング制御ＩＣ１０において、誤差増幅回路４３を含まないＩＣ（つまり、絶縁型の電源回路専用のＩＣ）としても、本実施形態と同様の効果を得ることができる。
【0178】
また、例えば、誤差増幅回路４３を含まないスイッチング制御ＩＣを用いた場合であっても、フライバック方式の電源回路２０の起動時に発生するサージ電圧Ｖｓｕｒｇｅを抑制することができる。
【0179】
また、スイッチング制御ＩＣ１０は、絶縁型の電源回路２０として、フライバック方式の電源回路に用いることとしたが、これに限られない。例えば、絶縁型の電源回路２０の方式としては、フォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、チョッパー方式であっても良い。
【0180】
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
【符号の説明】
【0181】
１０ スイッチング制御ＩＣ
１１，１２ 負荷
２０，２１ 電源回路
３０ 起動回路
３１ 電源回路
３２ 電圧検出回路
３３，３４ 判定回路
４０，４５，４７，７２ コンパレータ
４１ パルス回路
４２ 発振回路
４３ 誤差増幅回路
４４ 誤差電圧出力回路
４６ 基準電圧出力回路
４８ ＯＲ回路
４９ 駆動回路
６０ 識別回路
６１ ＡＮＤ回路
７０，７１，５０２，５１０，５２０，６０６，６１１，６２０，６２１,６３１ 抵抗
７３ リセット回路
７４，９０ ＳＲフリップフロップ
３００，３０１，３０７，５０１，６００，６０１，６０７，６０９ ダイオード
３０２，６０２ 全波整流回路
３０３，３０８，５００，６０３，６０５，６０８，６３２，６３３ コンデンサ
３０４，６０４ トランス
３０５，６１０ ＮＭＯＳトランジスタ
３０６ 制御ブロック
３０９ 定電圧回路
３１０ 発光ダイオード
５２１ ツェナーダイオード
５３０ フォトトランジスタ
８００ａ，８００ｂ 回路
１１，１２ 負荷
２０，２１ 電源回路
３０ 起動回路
３１ 電源回路
３２ 電圧検出回路
３３，３４ 判定回路
４０，４５，４７，７２ コンパレータ
４１ パルス回路
４２ 発振回路
４３ 誤差増幅回路
４４ 誤差電圧出力回路
４６ 基準電圧出力回路
４８ ＯＲ回路
４９ 駆動回路
６０ 識別回路
６１ ＡＮＤ回路
７０，７１，５０２，５１０，５２０，６０６，６１１，６２０，６２１,６３１ 抵抗
７３ リセット回路
７４，９０ ＳＲフリップフロップ
３００，３０１，３０７，５０１，６００，６０１，６０７，６０９ ダイオード
３０２，６０２ 全波整流回路
３０３，３０８，５００，６０３，６０５，６０８，６３２，６３３ コンデンサ
３０４，６０４ トランス
３０５，６１０ ＮＭＯＳトランジスタ
３０６ 制御ブロック
３０９ 定電圧回路
３１０ 発光ダイオード
５２１ ツェナーダイオード
５３０ フォトトランジスタ
８００ａ，８００ｂ 回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】