知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024025498
(43)【公開日】2024-02-26
(54)【発明の名称】バイアス回路及び電力増幅回路
(51)【国際特許分類】
H03F 1/26 20060101AFI20240216BHJP
H03F 3/21 20060101ALI20240216BHJP
【ＦＩ】
H03F1/26
H03F3/21
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022128993
(22)【出願日】2022-08-12
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(72)【発明者】
【氏名】本多 悠里
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA41
5J500AC21
5J500AC42
5J500AC81
5J500AF10
5J500AH02
5J500AH25
5J500AH29
5J500AK12
5J500AK29
5J500AM08
5J500AM11
5J500RU01
(57)【要約】
【課題】トランジスタのベース及びコレクタ間の寄生ダイオードがオンすることを抑制することが可能なバイアス回路及び電力増幅回路を提供する。
【解決手段】バイアス回路は、電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、ベース又はゲートと、を有する第１トランジスタと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える。
【選択図】図１
【解決手段】バイアス回路は、電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、ベース又はゲートと、を有する第１トランジスタと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、ベース又はゲートと、を有する第１トランジスタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える、
バイアス回路。
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える、
バイアス回路。
【請求項2】
請求項１に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたアノードと、接地に接続されたカソードと、を有する第２ダイオードと、をさらに備える、
バイアス回路。
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたアノードと、接地に接続されたカソードと、を有する第２ダイオードと、をさらに備える、
バイアス回路。
【請求項3】
請求項１又は２に記載のバイアス回路であって、
前記バイアス回路は、
前記第２トランジスタの前記エミッタ又は前記ソースと前記ノードとの間に接続された第２電圧シフト回路をさらに備える、
バイアス回路。
前記バイアス回路は、
前記第２トランジスタの前記エミッタ又は前記ソースと前記ノードとの間に接続された第２電圧シフト回路をさらに備える、
バイアス回路。
【請求項4】
請求項１に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたコレクタ又はドレインと、第２抵抗素子を通じて前記第１トランジスタの前記エミッタ又は前記ソースに接続されたベース又はゲートと、接地に接続されたエミッタ又はソースと、を有する第３トランジスタと、をさらに備える、
バイアス回路。
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたコレクタ又はドレインと、第２抵抗素子を通じて前記第１トランジスタの前記エミッタ又は前記ソースに接続されたベース又はゲートと、接地に接続されたエミッタ又はソースと、を有する第３トランジスタと、をさらに備える、
バイアス回路。
【請求項5】
請求項４に記載のバイアス回路であって、
前記バイアス回路は、
前記第３トランジスタの前記コレクタ又は前記ドレインに接続された第１端と、前記第３トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第２キャパシタをさらに備える、
バイアス回路。
前記バイアス回路は、
前記第３トランジスタの前記コレクタ又は前記ドレインに接続された第１端と、前記第３トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第２キャパシタをさらに備える、
バイアス回路。
【請求項6】
請求項１又は２に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された第１端と、前記第２トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第１電圧シフト回路をさらに備える、
バイアス回路。
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された第１端と、前記第２トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第１電圧シフト回路をさらに備える、
バイアス回路。
【請求項7】
請求項６に記載のバイアス回路であって、
前記第１電圧シフト回路は、
第３抵抗素子を含む、
バイアス回路。
前記第１電圧シフト回路は、
第３抵抗素子を含む、
バイアス回路。
【請求項8】
請求項６に記載のバイアス回路であって、
前記第１電圧シフト回路は、
第３ダイオードを含む、
バイアス回路。
前記第１電圧シフト回路は、
第３ダイオードを含む、
バイアス回路。
【請求項9】
請求項６に記載のバイアス回路であって、
前記第１電圧シフト回路は、
インダクタを含む、
バイアス回路。
前記第１電圧シフト回路は、
インダクタを含む、
バイアス回路。
【請求項10】
電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、バイアス電流が供給されるベース又はゲートと、を有する第１トランジスタと、
前記第１トランジスタの前記ベース又は前記ゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードとの間に設けられ、前記ノードの電圧が所定のしきい値より小さいときに、前記バイアス電流の一部を前記ノードに流すバイパス回路と、を備える、
バイアス回路。
前記第１トランジスタの前記ベース又は前記ゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードとの間に設けられ、前記ノードの電圧が所定のしきい値より小さいときに、前記バイアス電流の一部を前記ノードに流すバイパス回路と、を備える、
バイアス回路。
【請求項11】
請求項１又は２に記載のバイアス回路と、
前記増幅器と、を備える、
電力増幅回路。
前記増幅器と、を備える、
電力増幅回路。
【請求項12】
請求項１１に記載の電力増幅回路であって、
前記増幅器はドライバ段増幅器であり、
前記電力増幅回路は、
前記ドライバ段増幅器によって増幅された前記信号を増幅し、出力信号を出力するパワー段増幅器をさらに備える、
電力増幅回路。
前記増幅器はドライバ段増幅器であり、
前記電力増幅回路は、
前記ドライバ段増幅器によって増幅された前記信号を増幅し、出力信号を出力するパワー段増幅器をさらに備える、
電力増幅回路。
【請求項13】
請求項１２に記載の電力増幅回路であって、
前記ノードは、前記ドライバ段増幅器によって増幅された前記信号が出力されるドライバ段出力端子と、前記電源電圧を前記ドライバ段増幅器に供給するドライバ段電源電圧供給端子とに接続される、
電力増幅回路。
前記ノードは、前記ドライバ段増幅器によって増幅された前記信号が出力されるドライバ段出力端子と、前記電源電圧を前記ドライバ段増幅器に供給するドライバ段電源電圧供給端子とに接続される、
電力増幅回路。
【請求項14】
請求項１２に記載の電力増幅回路であって、
前記電力増幅回路は、
前記ドライバ段増幅器と前記パワー段増幅器との間に設けられた段間整合回路をさらに備え、
前記ノードは、前記段間整合回路と前記パワー段増幅器との間のノードである、
電力増幅回路。
前記電力増幅回路は、
前記ドライバ段増幅器と前記パワー段増幅器との間に設けられた段間整合回路をさらに備え、
前記ノードは、前記段間整合回路と前記パワー段増幅器との間のノードである、
電力増幅回路。
【請求項15】
請求項１２に記載の電力増幅回路であって、
前記ノードは、前記パワー段増幅器によって増幅された前記信号が出力されるパワー段出力端子と、前記電源電圧を前記パワー段増幅器に供給するパワー段電源電圧供給端子とに接続される、
電力増幅回路。
前記ノードは、前記パワー段増幅器によって増幅された前記信号が出力されるパワー段出力端子と、前記電源電圧を前記パワー段増幅器に供給するパワー段電源電圧供給端子とに接続される、
電力増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バイアス回路及び電力増幅回路に関する。
【背景技術】
【0002】
ドライバ段増幅器とパワー段増幅器とを備える電力増幅モジュールがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０―７２４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の電力増幅モジュールでは、ドライバ段増幅器及びパワー段増幅器にそれぞれ含まれるトランジスタに電源電圧が供給される。例えば、電源電圧が低く、かつ、無線周波数（RF:Radio Frequency）信号の電力が大きいとき、パワー段増幅器に含まれるトランジスタのベース電位が瞬間的にコレクタ電位より大きくなることがある。このとき、トランジスタのベース及びコレクタ間の寄生ダイオードがオンするため、パワー段増幅器の出力信号には、ＲＦ信号の周波数の略半分の周波数の信号が重畳してしまう。
【0005】
本発明はこのような事情に鑑みてなされたものであり、トランジスタのベース及びコレクタ間の寄生ダイオードがオンすることを抑制することが可能なバイアス回路及び電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一側面に係るバイアス回路は、電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、ベース又はゲートと、を有する第１トランジスタと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える。
【0007】
また、本発明の他の一側面に係るバイアス回路は、電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、バイアス電流が供給されるベース又はゲートと、を有する第１トランジスタと、前記第１トランジスタの前記ベース又は前記ゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードとの間に設けられ、前記ノードの電圧が所定のしきい値より小さいときに、前記バイアス電流の一部を前記ノードに流すバイパス回路と、を備える。
【発明の効果】
【0008】
本発明によれば、トランジスタのベース及びコレクタ間の寄生ダイオードがオンすることを抑制することが可能なバイアス回路及び電力増幅回路を提供することが可能となる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。
【0011】
［第１実施形態］
第１実施形態に係る電力増幅回路１０１について説明する。図１は、電力増幅回路１０１の回路図である。図１に示すように、電力増幅回路１０１は、入力端子３１に供給される入力信号ＲＦｉｎを増幅して、出力信号ＲＦｏｕｔを出力端子３２から出力する２段の増幅回路である。入力信号ＲＦｉｎは、例えばＲＦ信号である。
第１実施形態に係る電力増幅回路１０１について説明する。図１は、電力増幅回路１０１の回路図である。図１に示すように、電力増幅回路１０１は、入力端子３１に供給される入力信号ＲＦｉｎを増幅して、出力信号ＲＦｏｕｔを出力端子３２から出力する２段の増幅回路である。入力信号ＲＦｉｎは、例えばＲＦ信号である。
【0012】
電力増幅回路１０１は、入力整合回路２０と、段間整合回路２１と、インダクタ２６及び２７と、ドライバ段増幅器５０と、パワー段増幅器５２と、ドライバ段バイアス供給回路３５１（バイアス回路）と、抵抗素子１５６と、パワー段バイアス供給回路１６１と、を備える。
【0013】
ドライバ段増幅器５０は、入力端子５０ａと、出力端子５０ｂ（ドライバ段出力端子）と、増幅トランジスタ５０ｃ（増幅器）と、キャパシタ５０ｄと、抵抗素子５０ｅ（第１抵抗素子）と、を含む。パワー段増幅器５２は、入力端子５２ａと、出力端子５２ｂ（パワー段出力端子）と、増幅トランジスタ５２ｃと、キャパシタ５２ｄと、抵抗素子５２ｅ及び５２ｆと、を含む。
【0014】
ドライバ段バイアス供給回路３５１は、バイアス用トランジスタ１５２（第１トランジスタ）と、トランジスタ１５３（第１ダイオード）及び１５４（第２ダイオード）と、バイパス回路２０１と、を含む。バイパス回路２０１は、トランジスタ２５１（第２トランジスタ）と、キャパシタ２５２（第１キャパシタ）と、電圧シフト回路２５３（第１電圧シフト回路）と、を含む。電圧シフト回路２５３は、抵抗素子２５３ａを含む。
【0015】
なお、ドライバ段バイアス供給回路３５１では、ベース、エミッタ及びコレクタの３端子を有する、ダイオード接続されたトランジスタ１５３及び１５４を、第１ダイオード及び第２ダイオードとしてそれぞれ用いているが、これに限定するものではない。トランジスタ１５３の代わりに、アノード及びカソードの２端子を有するダイオードを用いてもよい。また、トランジスタ１５４の代わりに、上記ダイオードを用いてもよい。
【0016】
本実施形態においては、増幅トランジスタ５０ｃ及び５２ｃ、バイアス用トランジスタ１５２並びにトランジスタ１５３、１５４及び２５１などのトランジスタは、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタによって構成される。なお、当該トランジスタは、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の他のトランジスタによって構成されていてもよい。その場合、ベース、コレクタ、及びエミッタを、それぞれ、ゲート、ドレイン、及びソースに読み替えればよい。
【0017】
ドライバ段増幅器５０は、電源電圧ＶＣＣ１によって動作する増幅器である。ドライバ段増幅器５０は、入力整合回路２０を通じて入力端子３１から入力端子５０ａに供給される入力信号ＲＦｉｎを増幅し、増幅信号ＲＦ１を出力端子５０ｂから出力する。
【0018】
詳細には、電源電圧供給端子１７５（ドライバ段電源電圧供給端子）は、ドライバ段増幅器５０における増幅トランジスタ５０ｃを動作させるための電源電圧ＶＣＣ１を供給し、インダクタ２６を通じてノードＮ３に接続される。出力端子５０ｂは、ノードＮ３に接続される。例えば、電力増幅回路１０１においてエンベロープトラッキング（Envelope tracking）の制御が行われる場合、電源電圧ＶＣＣ１は変化する。
【0019】
増幅トランジスタ５０ｃは、出力端子５０ｂに接続されたコレクタと、キャパシタ５０ｄを通じて入力端子５０ａに接続されたベースと、接地に接続されたエミッタと、を有する。
【0020】
段間整合回路２１は、ノードＮ３に接続された第１端と、パワー段増幅器５２における入力端子５２ａに接続された第２端と、を有する。段間整合回路２１は、ドライバ段増幅器５０とパワー段増幅器５２との間のインピーダンスを整合する。
【0021】
パワー段増幅器５２は、例えば電源電圧ＶＣＣ１によって動作する増幅器である。パワー段増幅器５２は、段間整合回路２１の第２端から入力端子５２ａに供給される増幅信号ＲＦ１を増幅し、出力信号ＲＦｏｕｔを出力端子５２ｂから出力する。
【0022】
詳細には、電源電圧供給端子１７６（パワー段電源電圧供給端子）は、パワー段増幅器５２における増幅トランジスタ５２ｃを動作させるための電源電圧ＶＣＣ１を供給し、インダクタ２７を通じてノードＮ４に接続される。出力端子５０ｂは、ノードＮ４を通じて出力端子３２に接続される。
【0023】
パワー段増幅器５２におけるキャパシタ５２ｄは、入力端子５２ａに接続された第１端と、第２端と、を有する。増幅トランジスタ５２ｃは、出力端子５２ｂに接続されたコレクタと、抵抗素子５２ｆを通じてキャパシタ５２ｄの第２端に接続されたベースと、接地に接続されたエミッタと、を有する。
【0024】
抵抗素子５２ｅは、パワー段バイアス供給回路１６１の出力端子１６１ａに接続された第１端と、キャパシタ５２ｄの第２端に接続された第２端と、を有する。
【0025】
パワー段バイアス供給回路１６１は、制御信号供給端子１７３から入力される制御電流によって制御される。パワー段バイアス供給回路１６１は、パワー段増幅器５２に供給するバイアス電圧を生成し、生成したバイアス電圧を出力端子１６１ａから出力する。
【0026】
ドライバ段バイアス供給回路３５１は、抵抗素子５０ｅを通じて増幅トランジスタ５０ｃのベースにバイアスを供給する。詳細には、ドライバ段バイアス供給回路３５１におけるバイアス用トランジスタ１５２のコレクタは、バッテリー電圧供給端子１７２に接続される。バイアス用トランジスタ１５２のベースは、ノードＮ１に接続され、バイアス制御電流Ｉｂ（バイアス電流）が供給される。バイアス用トランジスタ１５２のエミッタは、抵抗素子５０ｅを通じて増幅トランジスタ５０ｃのベースに接続され、当該ベースにバイアスを供給する。
【0027】
抵抗素子１５６は、制御信号供給端子１７１（電流源）から電流が供給される第１端と、ノードＮ１に接続された第２端と、を有する。トランジスタ１５３は、ダイオード接続されており、ノードＮ１に接続されたコレクタ（アノード）及びベース（アノード）と、エミッタ（カソード）と、を有する。トランジスタ１５４は、ダイオード接続されており、トランジスタ１５３のエミッタに接続されたコレクタ（アノード）及びベース（アノード）と、接地に接続されたエミッタ（カソード）と、を有する。
【0028】
制御信号供給端子１７１から供給される電流が、ダイオード接続されたトランジスタ１５３及び１５４に流れることによって、接地に対して略一定の参照電圧がノードＮ１に生成される。この参照電圧によってバイアス用トランジスタ１５２がオン状態となり、ノードＮ１からバイアス用トランジスタ１５２のベースとバイパス回路２０１とに向けてバイアス制御電流Ｉｂが流れる。
【0029】
バイパス回路２０１は、バイアス用トランジスタ１５２のベースと、ドライバ段増幅器５０によって増幅されたことがある信号例えば増幅信号ＲＦ１、及び電源電圧ＶＣＣ１が供給されるノードＮ３との間に設けられる。バイパス回路２０１は、ノードＮ３の電圧が所定のしきい値より小さいときに、バイアス制御電流Ｉｂの一部をノードＮ３に流す。ここで、所定のしきい値は、例えば、トランジスタ２５１のベース電圧Ｖｂ１からトランジスタ２５１のオン電圧を差し引いた値である。
【0030】
具体的には、電圧シフト回路２５３に含まれる抵抗素子２５３ａは、バイアス用トランジスタ１５２のベースに接続された第１端と、第２端と、を有する。キャパシタ２５２は、抵抗素子２５３ａの第２端に接続された第１端と、接地に接続された第２端と、を有する。
【0031】
トランジスタ２５１は、トランジスタ１５３のエミッタに接続されたコレクタと、抵抗素子２５３ａの第２端に接続されたベースと、ノードＮ３に接続されたエミッタと、を有する。
【0032】
以下、バイパス回路２０１の動作について説明する。図２は、トランジスタ２５１のベース電圧Ｖｂ１及びエミッタ電圧Ｖｅ１の時間変化の一例を示す図である。図３は、トランジスタ２５１のエミッタ電流Ｉｅ１の時間変化の一例を示す図である。
【0033】
図１～図３に示すように、トランジスタ２５１のベースは、キャパシタ２５２を通じて接地に接続されているので、ＲＦ周波数では、接地にショートしている。したがって、トランジスタ２５１のベース電圧Ｖｂ１は、時間変化せずに一定である。
【0034】
トランジスタ２５１のエミッタ電圧Ｖｅ１は、ドライバ段増幅器５０の電源電圧ＶＣＣ１及び増幅信号ＲＦ１の電力に応じた電圧となる。具体的には、電源電圧ＶＣＣ１が高い（例えば３．４Ｖ）場合、トランジスタ２５１のエミッタ電圧Ｖｅ１（Ｈ）は、ベース電圧Ｖｂ１より高くなる（図２参照）。このとき、トランジスタ２５１では、エミッタ電流Ｉｅ１（Ｈ）が流れない（図３参照）。
【0035】
一方、電源電圧ＶＣＣ１が低い（例えば２．０Ｖ）場合、トランジスタ２５１のエミッタ電圧Ｖｅ１（Ｌ）は、ベース電圧Ｖｂ１より低くなる（図２参照）。この場合、トランジスタ２５１では、ベース電圧Ｖｂ１とエミッタ電圧Ｖｅ１（Ｌ）との差がトランジスタ２５１のオン電圧より大きくなる瞬間にエミッタ電流Ｉｅ１（Ｌ）が流れる（図３参照）。つまり、ノードＮ１からトランジスタ１５３及び１５４を通じて接地に流れる電流の一部が、トランジスタ２５１のコレクタ電流Ｉｃ１としてノードＮ３に流れる。
【0036】
コレクタ電流Ｉｃ１が流れることによってバイアス制御電流Ｉｂが減少するため、バイアス用トランジスタ１５２が増幅トランジスタ５０ｃに供給するバイアスが減少し、ドライバ段増幅器５０の出力電力が小さくなる。
【0037】
図４は、電源電圧ＶＣＣ１が低い場合におけるドライバ段増幅器５０の増幅特性の一例を示す図である。なお、横軸は、入力信号ＲＦｉｎの電力（以下、入力電力と称することがある。）を示し、縦軸は、ドライバ段増幅器５０からの増幅信号ＲＦ１の電力（以下、出力電力と称することがある。）を示す。
【0038】
図４に示すように、曲線Ｃｒ（Ｌ）は、バイパス回路２０１が含まれない従来のバイアス供給回路（以下、従来回路を称することがある。）を用いた場合におけるドライバ段増幅器５０の増幅特性を示す。曲線Ｃ１（Ｌ）は、図１に示すドライバ段バイアス供給回路３５１を用いた場合の増幅特性を示す。
【0039】
ドライバ段バイアス供給回路３５１を用いる場合、従来回路を用いる場合と比べて、入力電力が小さい領域から出力電力が制限される。
【0040】
【0041】
【0042】
電源電圧ＶＣＣ１が高い場合では、ドライバ段バイアス供給回路３５１を用いるときと、従来回路を用いるときとで、ドライバ段増幅器５０の増幅特性が略同じとなる。
【0043】
したがって、電源電圧ＶＣＣ１が低い場合、出力電力が制限されるので、パワー段増幅器５２への入力電力を小さくすることができる。つまり、増幅信号ＲＦ１の振幅を小さくすることができるので、パワー段増幅器５２に含まれる増幅トランジスタ５２ｃのベース電位が瞬間的にコレクタ電位より大きくなることを抑制することができる。これにより、増幅トランジスタ５２ｃのベース及びコレクタ間の寄生ダイオードがオンすることを抑制することができ、ひいては増幅信号ＲＦ１の周波数の略半分の周波数の信号が出力信号ＲＦｏｕｔに重畳すること及び重畳して発振することを抑制することができる。
【0044】
なお、ドライバ段バイアス供給回路３５１では、トランジスタ２５１のエミッタがノードＮ３に接続される構成について説明したが、これに限定するものではない。トランジスタ２５１のエミッタは、増幅トランジスタ５０ｃによって増幅されたことがある信号及び電源電圧ＶＣＣ１が供給されるノードに接続される構成であればよい。具体的には、トランジスタ２５１のエミッタは、パワー段増幅器５２の入力端子５２ａ又はノードＮ４に接続される構成であってもよい。特に、トランジスタ２５１のエミッタがノードＮ４に接続される場合には、前述した増幅信号ＲＦ１の周波数の略半分の周波数の信号による発振を効果的に抑制することができる。
【0045】
また、ドライバ段バイアス供給回路３５１では、電圧シフト回路２５３が抵抗素子２５３ａを含む構成について説明したが、これに限定するものではない。電圧シフト回路２５３は、インダクタ、或いは、ダイオード（第３ダイオード）を含む構成であってもよい。
【0046】
また、ドライバ段バイアス供給回路３５１では、トランジスタ２５１のコレクタが、トランジスタ１５３のエミッタに接続される構成について説明したが、これに限定するものではない。トランジスタ２５１のコレクタは、バイアス用トランジスタ１５２のベースに直接接続される構成であってもよい。
【0047】
また、ドライバ段バイアス供給回路３５１が電圧シフト回路２５３を含む構成について説明したが、これに限定するものではない。ドライバ段バイアス供給回路３５１が電圧シフト回路２５３を含まず、トランジスタ２５１のベース及びキャパシタ２５２の第１端がバイアス用トランジスタ１５２のベースに直接接続される構成であってもよい。この場合、トランジスタ２５１ではコレクタ電流が流れない場合もあり得るが、ノードＮ２からトランジスタ２５１のベース及びエミッタを通じてノードＮ３にベース電流が流れることによって、バイアス用トランジスタ１５２のベースに供給されるバイアス制御電流Ｉｂを抑制することができる。つまり、トランジスタ２５１がダイオードとして機能することにより本発明の目的を達成することができる。また、ドライバ段バイアス供給回路３５１は、バイアス用トランジスタ１５２のベースに電気的に接続されたアノードと、ノードＮ３に接続されたカソードと、を有するダイオードを、トランジスタ２５１の代わりに含む構成であってもよい。
【0048】
また、図１には図示されていないが、ドライバ段バイアス供給回路３５１において、バイアス用トランジスタ１５２のベースと接地との間にキャパシタが挿入されてもよい。
【0049】
［第２実施形態］
第２実施形態に係る電力増幅回路１０２について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
第２実施形態に係る電力増幅回路１０２について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【0050】
図６は、電力増幅回路１０２の回路図である。図６に示すように、第２実施形態に係る電力増幅回路１０２は、トランジスタ２５１のエミッタとパワー段増幅器５２の入力端子５２ａとの間に電圧レベルシフト回路２５４が設けられる点で第１実施形態に係る電力増幅回路１０１と異なる。
【0051】
電力増幅回路１０２は、図１に示す電力増幅回路１０１と比べて、ドライバ段バイアス供給回路３５１の代わりにドライバ段バイアス供給回路３５２（バイアス回路）を備える。ドライバ段バイアス供給回路３５２は、図１に示すドライバ段バイアス供給回路３５１と比べて、バイパス回路２０１の代わりにバイパス回路２０２を備える。バイパス回路２０２は、図１に示すバイパス回路２０１と比べて、電圧レベルシフト回路２５４（第２電圧シフト回路）をさらに含む。
【0052】
電圧レベルシフト回路２５４は、トランジスタ２５１のエミッタに接続された第１端と、ノードＮ５に接続された第２端と、を有する。ノードＮ５は、段間整合回路２１の第２端とパワー段増幅器５２の入力端子５２ａとの間に設けられる。
【0053】
電圧レベルシフト回路２５４は、例えば、１つのダイオード又は直列接続された複数のダイオードを含み、第１端と第２端との間で電圧シフト量ＶＡを発生させることが可能である。
【0054】
図１に示す電力増幅回路１０１では、電源電圧ＶＣＣ１がトランジスタ２５１のベース－エミッタ間電圧より小さいときにトランジスタ２５１が動作する。一方、図６に示す電力増幅回路１０２は、電源電圧ＶＣＣ１が、トランジスタ２５１のベース－エミッタ間電圧からＶＡを差し引いた値より小さいときにトランジスタ２５１が動作する。
【0055】
なお、ドライバ段バイアス供給回路３５２では、電圧レベルシフト回路２５４の第２端がノードＮ５に接続される構成について説明したが、これに限定するものではない。電圧レベルシフト回路２５４の第２端は、ドライバ段増幅器５０の出力端子５０ｂ又はノードＮ４に接続される構成であってもよい。
【0056】
［第３実施形態］
第３実施形態に係る電力増幅回路１０３について説明する。図７は、電力増幅回路１０３の回路図である。図７に示すように、第３実施形態に係る電力増幅回路１０３は、バイアス用トランジスタ１５２のベース及びエミッタ間に負帰還回路が形成される点で第１実施形態に係る電力増幅回路１０１と異なる。
第３実施形態に係る電力増幅回路１０３について説明する。図７は、電力増幅回路１０３の回路図である。図７に示すように、第３実施形態に係る電力増幅回路１０３は、バイアス用トランジスタ１５２のベース及びエミッタ間に負帰還回路が形成される点で第１実施形態に係る電力増幅回路１０１と異なる。
【0057】
電力増幅回路１０３は、図１に示す電力増幅回路１０１と比べて、ドライバ段バイアス供給回路３５１の代わりにドライバ段バイアス供給回路３５３（バイアス回路）を備える。ドライバ段バイアス供給回路３５３は、図１に示すドライバ段バイアス供給回路３５１と比べて、抵抗素子１５５（第２抵抗素子）及びキャパシタ１５７（第２キャパシタ）をさらに含む。
【0058】
ドライバ段バイアス供給回路３５３におけるトランジスタ１５４（第３トランジスタ）は、トランジスタ１５３のエミッタ及びトランジスタ２５１のコレクタに接続されたコレクタと、抵抗素子１５５を通じてバイアス用トランジスタ１５２のエミッタに接続されたベースと、接地に接続されたエミッタと、を有する。
【0059】
キャパシタ１５７は、トランジスタ１５４のコレクタに接続された第１端と、トランジスタ１５４のベースに接続された第２端と、を有する。
【0060】
例えば、バイアス用トランジスタ１５２のエミッタの電位が高くなると、トランジスタ１５４のベース電位が高くなり、トランジスタ１５４のコレクタ電流が増加する。これにより、バイアス制御電流Ｉｂが減少してバイアス用トランジスタ１５２のベース電位が低くなるので、バイアス用トランジスタ１５２のエミッタ電位が下がる。
【0061】
つまり、ドライバ段バイアス供給回路３５３では、バイアス用トランジスタ１５２のエミッタにおける信号の位相に対して、１８０度ずれた位相を有する信号がバイアス用トランジスタ１５２のベースに戻される負帰還回路が形成される。
【0062】
これにより、増幅トランジスタ５０ｃのベースからドライバ段バイアス供給回路３５３を見たときのインピーダンス（以下、出力インピーダンスと称することがある。）を小さくすることができる。
【0063】
例えば、入力信号ＲＦｉｎが振幅変調されているとき、入力信号ＲＦｉｎには、ＲＦで振動する搬送波の成分と、包絡線を形成する変調波の成分とが含まれる。電力増幅回路１０３では、ドライバ段バイアス供給回路３５３の出力インピーダンスを小さくすることができるので、変調波に対する線形性を向上させることができる。
【0064】
また、トランジスタ１５４のベース及びコレクタ間にキャパシタ１５７を設ける構成により、上記負帰還回路の負帰還ループの位相余裕をとることができるので、当該負帰還ループにおけるＤＣ発振を抑制することができる。
【0065】
以上、本発明の例示的な実施形態について説明した。ドライバ段バイアス供給回路３５１～３５３では、バイアス用トランジスタ１５２は、電源電圧ＶＣＣ１によって動作する増幅トランジスタ５０ｃに抵抗素子５０ｅを通じてバイアスを供給するエミッタと、ベースと、を有する。キャパシタ２５２は、バイアス用トランジスタ１５２のベースに電気的に接続された第１端と、接地に接続された第２端と、を有する。そして、トランジスタ２５１は、バイアス用トランジスタ１５２のベースに電気的に接続されたコレクタと、バイアス用トランジスタ１５２のベースに電気的に接続されたベースと、ドライバ段増幅器５０によって増幅されたことがある信号及び電源電圧ＶＣＣ１が供給されるノードＮ３、Ｎ４又はＮ５に接続されたエミッタと、を有する。
【0066】
このような構成により、電源電圧ＶＣＣ１が低く、かつ、ドライバ段増幅器５０によって増幅されたことがある信号の振幅が大きい場合において、トランジスタ２５１のベース電位とノードＮ３、Ｎ４又はＮ５の電位との差がトランジスタ２５１のオン電圧以上となる瞬間にトランジスタ２５１をオン状態にすることができる。トランジスタ２５１がオン状態になることで、バイアス用トランジスタ１５２のベースに供給されるバイアス制御電流Ｉｂの一部をノードＮ３、Ｎ４又はＮ５に流すことができるので、バイアス用トランジスタ１５２がドライバ段増幅器５０に供給するバイアスを低減することができる。これにより、ドライバ段増幅器５０の出力電力が制限されるので、パワー段増幅器５２への入力電力を小さくする、すなわち増幅信号ＲＦ１の振幅を小さくすることができるので、パワー段増幅器５２に含まれる増幅トランジスタ５２ｃのベース電位が瞬間的にコレクタ電位より大きくなることを抑制することができる。したがって、電源電圧が低く、かつ、ＲＦ信号の電力が大きい場合に、増幅トランジスタ５２ｃのベース及びコレクタ間の寄生ダイオードがオンすることを抑制することができ、ひいては増幅信号ＲＦ１の周波数の略半分の周波数の信号が出力信号ＲＦｏｕｔに重畳すること及び重畳して発振することを抑制することができる。
【0067】
また、ドライバ段バイアス供給回路３５１では、制御信号供給端子１７１は、バイアス用トランジスタ１５２のベースに接続される。トランジスタ１５３は、ダイオード接続され、制御信号供給端子１７１に接続されたコレクタ及びベースと、エミッタと、を有する。トランジスタ１５４は、ダイオード接続され、トランジスタ１５３のエミッタ及びトランジスタ２５１のコレクタに接続されたコレクタ及びベースと、接地に接続されたエミッタと、を有する。
【0068】
このように、トランジスタ２５１がノードＮ３、Ｎ４又はＮ５に電流を流す構成により、トランジスタ１５３から流れる電流を増加させることができるので、バイアス用トランジスタ１５２のベースに供給されるバイアス制御電流Ｉｂを抑制することができる。これにより、ドライバ段増幅器５０のベースに供給される電流を減らすことができるので、ドライバ段増幅器５０の出力電力を適切に制限させることができる。
【0069】
また、ドライバ段バイアス供給回路３５２では、電圧レベルシフト回路２５４は、トランジスタ２５１のエミッタとノードＮ５との間に接続される。
【0070】
このような構成により、トランジスタ２５１がオン状態に遷移するノードＮ５の電位を電圧レベルシフト回路２５４の電圧シフト量ＶＡによって調整することができる。
【0071】
また、ドライバ段バイアス供給回路３５３では、制御信号供給端子１７１は、バイアス用トランジスタ１５２のベースに接続される。トランジスタ１５３は、ダイオード接続され、制御信号供給端子１７１に接続されたコレクタ及びベースと、エミッタと、を有する。そして、トランジスタ１５４は、トランジスタ１５３のエミッタ及びトランジスタ２５１のコレクタに接続されたコレクタと、抵抗素子１５５を通じてバイアス用トランジスタ１５２のエミッタに接続されたベースと、接地に接続されたエミッタと、を有する。
【0072】
このような構成により、バイアス用トランジスタ１５２のエミッタから抵抗素子１５５、トランジスタ１５４のベース、トランジスタ１５４のコレクタ及びトランジスタ１５３を通じてバイアス用トランジスタ１５２のベースに至る負帰還回路を形成することができる。これにより、バイアス用トランジスタ１５２のエミッタの電位が変化しても、負帰還回路によってその変化が打ち消される方向にドライバ段バイアス供給回路３５３を動作させることができる。これにより、増幅トランジスタ５０ｃのベースからドライバ段バイアス供給回路３５３を見たときの出力インピーダンスを小さくすることができる。
【0073】
また、ドライバ段バイアス供給回路３５３では、キャパシタ１５７は、トランジスタ１５４のコレクタに接続された第１端と、トランジスタ１５４のベースに接続された第２端と、を有する。
【0074】
トランジスタ１５４のベース及びコレクタ間にキャパシタ１５７を設ける構成により、上記負帰還回路の負帰還ループの位相余裕をとることができるので、当該負帰還ループにおけるＤＣ発振を抑制することができる。
【0075】
また、ドライバ段バイアス供給回路３５１～３５３では、電圧シフト回路２５３は、バイアス用トランジスタ１５２のベースに接続された第１端と、トランジスタ２５１のベースに接続された第２端と、を有する。
【0076】
このような構成により、トランジスタ２５１のベース電流が過剰に流れることを抑制することができるので、バイアス用トランジスタ１５２のベースに供給されるバイアス制御電流Ｉｂを適度に抑制することができる。また、トランジスタ２５１のベース電位を適度に下げることができるので、トランジスタ２５１においてコレクタ電流を適切に流すことができる。
【0077】
また、ドライバ段バイアス供給回路３５１～３５３では、電圧シフト回路２５３は、抵抗素子２５３ａを含む。
【0078】
このような構成により、バイアス用トランジスタ１５２のベース電位に対するトランジスタ２５１のベース電位の下げ具合を、抵抗素子２５３ａのような簡易な素子によって調整することができる。
【0079】
また、ドライバ段バイアス供給回路３５１～３５３では、電圧シフト回路２５３は、第３ダイオードを含む。
【0080】
このような構成により、バイアス用トランジスタ１５２のベース電位に対するトランジスタ２５１のベース電位の下げ具合を、第３ダイオードのような簡易な素子によって調整することができる。
【0081】
また、ドライバ段バイアス供給回路３５１～３５３では、電圧シフト回路２５３は、インダクタを含む。
【0082】
このような構成により、バイアス用トランジスタ１５２のベース電位に対するトランジスタ２５１のベース電位の下げ具合を、インダクタのような簡易な素子によって調整することができる。
【0083】
また、ドライバ段バイアス供給回路３５１～３５３では、バイアス用トランジスタ１５２は、電源電圧ＶＣＣ１によって動作する増幅トランジスタ５０ｃに抵抗素子５０ｅを通じてバイアスを供給するエミッタと、バイアス制御電流Ｉｂが供給されるベースと、を有する。そして、バイパス回路２０１又は２０２は、バイアス用トランジスタ１５２のベースと、ドライバ段増幅器５０によって増幅されたことがある信号及び電源電圧ＶＣＣ１が供給されるノードＮ３、Ｎ４又はＮ５との間に設けられ、ノードＮ３、Ｎ４又はＮ５の電圧が所定のしきい値より小さいときに、バイアス制御電流Ｉｂの一部をノードＮ３、Ｎ４又はＮ５に流す。
【0084】
このように、ノードＮ３、Ｎ４又はＮ５の電位が所定のしきい値より小さくなる瞬間にバイアス制御電流Ｉｂの一部をノードＮ３、Ｎ４又はＮ５に流す構成により、電源電圧ＶＣＣ１が低く、かつ、ドライバ段増幅器５０によって増幅されたことがある信号の振幅が大きい場合において、バイアス用トランジスタ１５２がドライバ段増幅器５０に供給するバイアスを低減することができる。これにより、ドライバ段増幅器５０の出力電力が制限されるので、パワー段増幅器５２への入力電力を小さくする、すなわち増幅信号ＲＦ１の振幅を小さくすることができるので、パワー段増幅器５２に含まれる増幅トランジスタ５２ｃのベース電位が瞬間的にコレクタ電位より大きくなることを抑制することができる。したがって、電源電圧が低く、かつ、ＲＦ信号の電力が大きい場合に、増幅トランジスタ５２ｃのベース及びコレクタ間の寄生ダイオードがオンすることを抑制することができ、ひいては増幅信号ＲＦ１の周波数の略半分の周波数の信号が出力信号ＲＦｏｕｔに重畳すること及び重畳して発振することを抑制することができる。
【0085】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【0086】
＜１＞
電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、ベース又はゲートと、を有する第１トランジスタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える、
バイアス回路。
電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、ベース又はゲートと、を有する第１トランジスタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続された第１端と、接地に接続された第２端と、を有する第１キャパシタと、
前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたコレクタ又はドレインと、前記第１トランジスタの前記ベース又は前記ゲートに電気的に接続されたベース又はゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードに接続されたエミッタ又はソースと、を有する第２トランジスタと、を備える、
バイアス回路。
【0087】
＜２＞
＜１＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたアノードと、接地に接続されたカソードと、を有する第２ダイオードと、をさらに備える、
バイアス回路。
＜１＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたアノードと、接地に接続されたカソードと、を有する第２ダイオードと、をさらに備える、
バイアス回路。
【0088】
＜３＞
＜１＞又は＜２＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第２トランジスタの前記エミッタ又は前記ソースと前記ノードとの間に接続された第２電圧シフト回路をさらに備える、
バイアス回路。
＜１＞又は＜２＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第２トランジスタの前記エミッタ又は前記ソースと前記ノードとの間に接続された第２電圧シフト回路をさらに備える、
バイアス回路。
【0089】
＜４＞
＜１＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたコレクタ又はドレインと、第２抵抗素子を通じて前記第１トランジスタの前記エミッタ又は前記ソースに接続されたベース又はゲートと、接地に接続されたエミッタ又はソースと、を有する第３トランジスタと、をさらに備える、
バイアス回路。
＜１＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された電流源と、
前記電流源に接続されたアノードと、カソードと、を有する第１ダイオードと、
前記第１ダイオードの前記カソード及び前記第２トランジスタの前記コレクタ又は前記ドレインに接続されたコレクタ又はドレインと、第２抵抗素子を通じて前記第１トランジスタの前記エミッタ又は前記ソースに接続されたベース又はゲートと、接地に接続されたエミッタ又はソースと、を有する第３トランジスタと、をさらに備える、
バイアス回路。
【0090】
＜５＞
＜４＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第３トランジスタの前記コレクタ又は前記ドレインに接続された第１端と、前記第３トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第２キャパシタをさらに備える、
バイアス回路。
＜４＞に記載のバイアス回路であって、
前記バイアス回路は、
前記第３トランジスタの前記コレクタ又は前記ドレインに接続された第１端と、前記第３トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第２キャパシタをさらに備える、
バイアス回路。
【0091】
＜６＞
＜１＞から＜５＞のいずれか１つに記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された第１端と、前記第２トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第１電圧シフト回路をさらに備える、
バイアス回路。
＜１＞から＜５＞のいずれか１つに記載のバイアス回路であって、
前記バイアス回路は、
前記第１トランジスタの前記ベース又は前記ゲートに接続された第１端と、前記第２トランジスタの前記ベース又は前記ゲートに接続された第２端と、を有する第１電圧シフト回路をさらに備える、
バイアス回路。
【0092】
＜７＞
＜６＞に記載のバイアス回路であって、
前記第１電圧シフト回路は、
第３抵抗素子を含む、
バイアス回路。
＜６＞に記載のバイアス回路であって、
前記第１電圧シフト回路は、
第３抵抗素子を含む、
バイアス回路。
【0093】
＜８＞
＜６＞に記載のバイアス回路であって、
前記第１電圧シフト回路は、
第３ダイオードを含む、
バイアス回路。
＜６＞に記載のバイアス回路であって、
前記第１電圧シフト回路は、
第３ダイオードを含む、
バイアス回路。
【0094】
＜９＞
＜６＞に記載のバイアス回路であって、
前記第１電圧シフト回路は、
インダクタを含む、
バイアス回路。
＜６＞に記載のバイアス回路であって、
前記第１電圧シフト回路は、
インダクタを含む、
バイアス回路。
【0095】
＜１０＞
電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、バイアス電流が供給されるベース又はゲートと、を有する第１トランジスタと、
前記第１トランジスタの前記ベース又は前記ゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードとの間に設けられ、前記ノードの電圧が所定のしきい値より小さいときに、前記バイアス電流の一部を前記ノードに流すバイパス回路と、を備える、
バイアス回路。
電源電圧によって動作する増幅器に第１抵抗素子を通じてバイアスを供給するエミッタ又はソースと、バイアス電流が供給されるベース又はゲートと、を有する第１トランジスタと、
前記第１トランジスタの前記ベース又は前記ゲートと、前記増幅器によって増幅されたことがある信号及び前記電源電圧が供給されるノードとの間に設けられ、前記ノードの電圧が所定のしきい値より小さいときに、前記バイアス電流の一部を前記ノードに流すバイパス回路と、を備える、
バイアス回路。
【0096】
＜１１＞
＜１＞から＜１０＞のいずれか１つに記載のバイアス回路と、
前記増幅器と、を備える、
電力増幅回路。
＜１＞から＜１０＞のいずれか１つに記載のバイアス回路と、
前記増幅器と、を備える、
電力増幅回路。
【0097】
＜１２＞
＜１１＞に記載の電力増幅回路であって、
前記増幅器はドライバ段増幅器であり、
前記電力増幅回路は、
前記ドライバ段増幅器によって増幅された前記信号を増幅し、出力信号を出力するパワー段増幅器をさらに備える、
電力増幅回路。
＜１１＞に記載の電力増幅回路であって、
前記増幅器はドライバ段増幅器であり、
前記電力増幅回路は、
前記ドライバ段増幅器によって増幅された前記信号を増幅し、出力信号を出力するパワー段増幅器をさらに備える、
電力増幅回路。
【0098】
＜１３＞
＜１２＞に記載の電力増幅回路であって、
前記ノードは、前記ドライバ段増幅器によって増幅された前記信号が出力されるドライバ段出力端子と、前記電源電圧を前記ドライバ段増幅器に供給するドライバ段電源電圧供給端子とに接続される、
電力増幅回路。
＜１２＞に記載の電力増幅回路であって、
前記ノードは、前記ドライバ段増幅器によって増幅された前記信号が出力されるドライバ段出力端子と、前記電源電圧を前記ドライバ段増幅器に供給するドライバ段電源電圧供給端子とに接続される、
電力増幅回路。
【0099】
＜１４＞
＜１２＞に記載の電力増幅回路であって、
前記電力増幅回路は、
前記ドライバ段増幅器と前記パワー段増幅器との間に設けられた段間整合回路をさらに備え、
前記ノードは、前記段間整合回路と前記パワー段増幅器との間のノードである、
電力増幅回路。
＜１２＞に記載の電力増幅回路であって、
前記電力増幅回路は、
前記ドライバ段増幅器と前記パワー段増幅器との間に設けられた段間整合回路をさらに備え、
前記ノードは、前記段間整合回路と前記パワー段増幅器との間のノードである、
電力増幅回路。
【0100】
＜１５＞
＜１２＞に記載の電力増幅回路であって、
前記ノードは、前記パワー段増幅器によって増幅された前記信号が出力されるパワー段出力端子と、前記電源電圧を前記パワー段増幅器に供給するパワー段電源電圧供給端子とに接続される、
電力増幅回路。
＜１２＞に記載の電力増幅回路であって、
前記ノードは、前記パワー段増幅器によって増幅された前記信号が出力されるパワー段出力端子と、前記電源電圧を前記パワー段増幅器に供給するパワー段電源電圧供給端子とに接続される、
電力増幅回路。
【符号の説明】
【0101】
２０…入力整合回路
２１…段間整合回路
２６、２７…インダクタ
３１…入力端子
３２…出力端子
５０…ドライバ段増幅器
５０ａ…入力端子
５０ｂ…出力端子
５０ｃ…増幅トランジスタ
５０ｄ…キャパシタ
５０ｅ…抵抗素子
５２…パワー段増幅器
５２ａ…入力端子
５２ｂ…出力端子
５２ｃ…増幅トランジスタ
５２ｄ…キャパシタ
５２ｅ、５２ｆ…抵抗素子
１０１、１０２、１０３…電力増幅回路
１５２…バイアス用トランジスタ
１５３、１５４…トランジスタ
１５５、１５６…抵抗素子
１５７…キャパシタ
１６１…パワー段バイアス供給回路
１７１、１７３…制御信号供給端子
１７２…バッテリー電圧供給端子
１７５、１７６…電源電圧供給端子
２０１、２０２…バイパス回路
２５１…トランジスタ
２５２…キャパシタ
２５３…電圧シフト回路
２５３ａ…抵抗素子
２５４…電圧レベルシフト回路
３５１、３５２、３５３…ドライバ段バイアス供給回路
２１…段間整合回路
２６、２７…インダクタ
３１…入力端子
３２…出力端子
５０…ドライバ段増幅器
５０ａ…入力端子
５０ｂ…出力端子
５０ｃ…増幅トランジスタ
５０ｄ…キャパシタ
５０ｅ…抵抗素子
５２…パワー段増幅器
５２ａ…入力端子
５２ｂ…出力端子
５２ｃ…増幅トランジスタ
５２ｄ…キャパシタ
５２ｅ、５２ｆ…抵抗素子
１０１、１０２、１０３…電力増幅回路
１５２…バイアス用トランジスタ
１５３、１５４…トランジスタ
１５５、１５６…抵抗素子
１５７…キャパシタ
１６１…パワー段バイアス供給回路
１７１、１７３…制御信号供給端子
１７２…バッテリー電圧供給端子
１７５、１７６…電源電圧供給端子
２０１、２０２…バイパス回路
２５１…トランジスタ
２５２…キャパシタ
２５３…電圧シフト回路
２５３ａ…抵抗素子
２５４…電圧レベルシフト回路
３５１、３５２、３５３…ドライバ段バイアス供給回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】