ホーム > 特許ランキング > Ａｂｓｏｌｉｃｓ Ｉｎｃ．
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024025692
(43)【公開日】2024-02-26
(54)【発明の名称】コア基板、基板及び半導体パッケージング基板の用途
(51)【国際特許分類】
H01L 23/13 20060101AFI20240216BHJP
H01L 23/15 20060101ALI20240216BHJP
H05K 1/02 20060101ALI20240216BHJP
【ＦＩ】
H01L23/12 C
H01L23/14 C
H05K1/02 C
【審査請求】有
【請求項の数】12
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023125196
(22)【出願日】2023-07-31
(31)【優先権主張番号】63/396,615
(32)【優先日】2022-08-10
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】521560126
【氏名又は名称】アブソリックス インコーポレイテッド
【氏名又は名称原語表記】Ａｂｓｏｌｉｃｓ Ｉｎｃ．
【住所又は居所原語表記】３０００ ＳＫＣ Ｄｒｉｖｅ，Ｃｏｖｉｎｇｔｏｎ，ＧＡ ３００１４，ＵＳＡ
(74)【代理人】
【識別番号】110001139
【氏名又は名称】ＳＫ弁理士法人
(74)【代理人】
【識別番号】100130328
【弁理士】
【氏名又は名称】奥野 彰彦
(74)【代理人】
【識別番号】100130672
【弁理士】
【氏名又は名称】伊藤 寛之
(72)【発明者】
【氏名】キム、テキョン
【テーマコード（参考）】
5E338
【Ｆターム（参考）】
5E338AA03
5E338AA18
5E338BB13
5E338BB16
5E338BB17
5E338BB23
5E338BB25
5E338EE28
(57)【要約】 （修正有）
【課題】製造過程において基板の割れなどを防止し、工程性及び製造収率を向上させるコア基板、半導体パッケージング用基板及びその用途を提供する。
【解決手段】半導体パッケージング基板の製造に適用されるコア基板１００であって、個別半導体の基板として活用される製品が配置される製品領域１０と、製品領域を除いた余白領域２０とに区分される。余白領域は、製品領域と基板との縁と間に配置される保護領域２５を含む。保護領域は、ビア（ｖｉａ）又は溝（ｃｏｎｃａｖｅ）を含む。
【効果】外部衝撃によって割れやすいコア基板を適用しても、半導体パッケージング用基板として活用される製品領域の損傷の発生を実質的に抑制することができる。
【選択図】図３
【解決手段】半導体パッケージング基板の製造に適用されるコア基板１００であって、個別半導体の基板として活用される製品が配置される製品領域１０と、製品領域を除いた余白領域２０とに区分される。余白領域は、製品領域と基板との縁と間に配置される保護領域２５を含む。保護領域は、ビア（ｖｉａ）又は溝（ｃｏｎｃａｖｅ）を含む。
【効果】外部衝撃によって割れやすいコア基板を適用しても、半導体パッケージング用基板として活用される製品領域の損傷の発生を実質的に抑制することができる。
【選択図】図３
【特許請求の範囲】
【請求項1】
半導体パッケージング基板の製造に適用されるコア基板であって、
前記コア基板は、製品領域と、余白領域とに区分され、
前記製品領域は、個別半導体の基板として活用される製品が配置される領域であり、前記余白領域は、前記製品領域を除いた領域であり、
前記余白領域には保護領域が配置され、
前記保護領域は、溝（ｃｏｎｃａｖｅ）又はビア（ｖｉａ）が配置された領域である、コア基板。
前記コア基板は、製品領域と、余白領域とに区分され、
前記製品領域は、個別半導体の基板として活用される製品が配置される領域であり、前記余白領域は、前記製品領域を除いた領域であり、
前記余白領域には保護領域が配置され、
前記保護領域は、溝（ｃｏｎｃａｖｅ）又はビア（ｖｉａ）が配置された領域である、コア基板。
【請求項2】
前記コア基板は、シリコン系セラミック基板、ガラス系セラミック基板、ガラス基板、またはこれらの組み合わせからなるものから選択された基板である、請求項１に記載のコア基板。
【請求項3】
前記製品領域は、１個または２個以上の個別のパッケージング基板が配置される領域である、請求項１に記載のコア基板。
【請求項4】
前記ビア又は前記溝は、
前記製品領域の縁の少なくとも一部を取り囲んで配置されて列（ｒｏｗ）を形成するものである、請求項１に記載のコア基板。
前記製品領域の縁の少なくとも一部を取り囲んで配置されて列（ｒｏｗ）を形成するものである、請求項１に記載のコア基板。
【請求項5】
前記ビア又は前記溝は、
前記製品領域の縁の一辺の２０％～１５０％の長さを有する楕円形または四角形の形状を有する、請求項１に記載のコア基板。
前記製品領域の縁の一辺の２０％～１５０％の長さを有する楕円形または四角形の形状を有する、請求項１に記載のコア基板。
【請求項6】
前記ビア又は溝の内部は、電気伝導性材料、絶縁材料、またはこれらの両方が配置される、請求項１に記載のコア基板。
【請求項7】
前記保護領域は、前記製品領域の縁と互いに異なる距離を有する２以上の列（ｒｏｗ）を含み、
前記２以上の列は、互いに並んで配置された第１列と第２列を含み、
前記第１列のビアと前記第２列のビアは、互いにずれて配置される、請求項４に記載のコア基板。
前記２以上の列は、互いに並んで配置された第１列と第２列を含み、
前記第１列のビアと前記第２列のビアは、互いにずれて配置される、請求項４に記載のコア基板。
【請求項8】
前記保護領域は、
前記コア基板の縁から前記コア基板の内部に進行する破損から前記製品領域を保護する、請求項１に記載のコア基板。
前記コア基板の縁から前記コア基板の内部に進行する破損から前記製品領域を保護する、請求項１に記載のコア基板。
【請求項9】
半導体パッケージング基板の製造に適用される基板であって、
請求項１に記載のコア基板を含み、
前記コア基板は、互いに向かい合う一面及び他面を含み、
前記コア基板の一面上には上部再配線層；前記コア基板の他面下には下部再配線層；またはこれらの両方を含み、
前記上部再配線層は、上部絶縁層、及び前記上部絶縁層内に配置される上部電気伝導性層を含み、
前記下部再配線層は、下部絶縁層、及び前記下部絶縁層内に配置される下部電気伝導性層を含む、基板。
請求項１に記載のコア基板を含み、
前記コア基板は、互いに向かい合う一面及び他面を含み、
前記コア基板の一面上には上部再配線層；前記コア基板の他面下には下部再配線層；またはこれらの両方を含み、
前記上部再配線層は、上部絶縁層、及び前記上部絶縁層内に配置される上部電気伝導性層を含み、
前記下部再配線層は、下部絶縁層、及び前記下部絶縁層内に配置される下部電気伝導性層を含む、基板。
【請求項10】
前記ビア又は前記溝は、前記コア基板からコア基板の一部が除去された形態であり、
前記除去された領域は充填材料で充填された、請求項９に記載の基板。
前記除去された領域は充填材料で充填された、請求項９に記載の基板。
【請求項11】
半導体パッケージングに活用される基板であって、
前記基板はコア基板を含み、
前記コア基板は、個別半導体の基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、
前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、
前記保護領域は、前記コア基板の縁から厚さ方向と概ね垂直な方向に発生する割れが前記製品領域に進行することを防ぐ、基板。
前記基板はコア基板を含み、
前記コア基板は、個別半導体の基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、
前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、
前記保護領域は、前記コア基板の縁から厚さ方向と概ね垂直な方向に発生する割れが前記製品領域に進行することを防ぐ、基板。
【請求項12】
半導体パッケージング用基板を製造するための、板ガラスを含む基板の用途であって、コア基板は前記板ガラスを含む、
前記コア基板は、個別半導体のパッケージング基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、
前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、
前記基板は、半導体素子を実装する用途であり、
前記半導体素子は、前記基板の一面上に、または前記基板のキャビティ空間内に実装される、基板の用途。
前記コア基板は、個別半導体のパッケージング基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、
前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、
前記基板は、半導体素子を実装する用途であり、
前記半導体素子は、前記基板の一面上に、または前記基板のキャビティ空間内に実装される、基板の用途。
【発明の詳細な説明】
【技術分野】
【0001】
具現例は、割れ防止などの効果に優れるので、工程性及び製造収率を向上させたコア基板、基板、半導体パッケージング用基板の用途などに関する。
【0002】
〔関連出願との相互参照〕
本出願は、２０２２年８月１０日に米国特許商標庁に出願された米国仮出願第６３／３９６，６１５号を優先権として主張し、当該特許文献の内容は、参照のために本発明に全て含まれる。
本出願は、２０２２年８月１０日に米国特許商標庁に出願された米国仮出願第６３／３９６，６１５号を優先権として主張し、当該特許文献の内容は、参照のために本発明に全て含まれる。
【背景技術】
【0003】
電子部品を作製するにおいて、半導体ウエハに回路を具現することを前工程（ＦＥ：Ｆｒｏｎｔ－Ｅｎｄ）といい、ウエハを実際の製品で使用可能な状態に組み立てることを後工程（ＢＥ：Ｂａｃｋ－Ｅｎｄ）といい、この後工程にパッケージング工程が含まれる。
【0004】
最近の電子製品の急速な発展を可能にした半導体産業の４つの核心技術としては、半導体技術、半導体パッケージング技術、製造工程技術、ソフトウェア技術がある。半導体技術は、マイクロ以下のナノ単位の線幅、千万個以上のセル（Ｃｅｌｌ）、高速動作、多くの熱放出などの様々な形態に発展しているが、相対的にこれを完璧にパッケージングする技術がサポートされていない。そのため、半導体の電気的性能が、半導体技術自体の性能よりは、パッケージング技術及びこれによる電気的接続によって決定されることもある。
【0005】
パッケージング基板の材料としては、セラミック又は樹脂が適用される。セラミック基板の場合、抵抗値が高いか、または誘電率が高いため、高性能高周波の半導体素子を搭載することが容易ではない。樹脂基板の場合、相対的に高性能高周波の半導体素子を搭載することはできるが、配線のピッチの縮小に限界がある。
【0006】
最近、ハイエンド用パッケージング基板にシリコンやガラスを適用した研究が進められている。シリコンやガラス基板に貫通孔を形成し、導電性物質をこの貫通孔に適用することで、素子とマザーボードとの間の配線の長が短くなり、優れた電気的特徴を有することができる。
【0007】
関連技術分野の先行技術として、韓国公開特許第１０－２００４－００１７５５２号があるが、この発明は、パッケージング用基板ではなくディスプレイ用基板に関する内容であって、差がある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
具現例の目的は、製造過程において基板の割れなどを防止し、工程性及び製造収率を向上させることができるコア基板、半導体パッケージング用基板及びその用途を提供することである。
【課題を解決するための手段】
【0009】
上記目的を達成するために、一具現例に係るコア基板は、半導体パッケージング基板の製造に適用されるコア基板であって、前記コア基板は、個別半導体の基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、前記余白領域は、前記製品領域と前記基板との 縁と間に配置される保護領域を含む。
【0010】
前記保護領域は、ビア（ｖｉａ）又は溝（ｃｏｎｃａｖｅ）を含むことができる。
【0011】
前記コア基板は、セラミック基板またはガラス基板であってもよい。
【0012】
前記コア基板は、シリコン系セラミック基板、ガラス系セラミック基板、ガラス基板、またはこれらの組み合わせからなるものから選択された基板であってもよい。
【0013】
前記製品領域は、１個または２個以上の個別のパッケージング基板が配置される領域であってもよい。
【0014】
前記ビア又は前記溝は、前記製品領域の縁の少なくとも一部を取り囲んで並んで配置されて列（ｒｏｗ）を形成してもよい。
【0015】
前記ビア又は前記溝は、前記製品領域の縁の一辺の２０％～１５０％の長さを有する楕円形または四角形の形状を有することができる。
【0016】
前記ビア又は溝の内部は、電気伝導性材料、絶縁材料、またはこれらの両方が配置されてもよい。
【0017】
前記保護領域は、前記製品領域の縁と互いに異なる距離を有する２以上の列（ｒｏｗ）を含むことができる。
【0018】
前記２以上の列は、互いに並んで配置された第１列と第２列を含むことができる。
【0019】
前記第１列のビアと前記第２列のビアは、互いにずれて配置されてもよい。
【0020】
前記保護領域は、前記コア基板の縁から前記コア基板の内部に進行する破損から前記製品領域を保護する。
【0021】
他の具現例に係る基板は、半導体パッケージング基板の製造に適用される基板であって、上述したコア基板を含み、前記コア基板は、互いに向かい合う一面及び他面を含む。
【0022】
前記コア基板の一面上には上部再配線層が配置されてもよい。
【0023】
前記コア基板の他面下には下部再配線層が配置されてもよい。
【0024】
前記上部再配線層は、上部絶縁層、及び前記上部絶縁層内に配置される上部電気伝導性層を含むことができる。
【0025】
前記下部再配線層は、下部絶縁層、及び前記下部絶縁層内に配置される下部電気伝導性層を含むことができる。
【0026】
前記上部再配線層、前記下部再配線層、またはこれらの両方にはバンプが配置されてもよい。
【0027】
前記下部再配線層又はバンプは、前記コア基板よりも大きい熱膨張係数を有することができる。
【0028】
前記ビア又は前記溝は、前記コア基板に破損が発生する際にストッパーの役割を行うことができる。
【0029】
前記ビア又は前記溝は、前記コア基板からコア基板の一部が除去された形態である。
【0030】
前記除去された領域は、他の材料で充填されていない空間であってもよい。
【0031】
前記除去された領域は充填材料で充填されてもよい。
【0032】
前記充填材料は、放熱材料、絶縁材料、またはこれらの両方を含むことができる。
【0033】
他の具現例に係る基板は、半導体パッケージングに活用される基板であって、前記基板はコア基板を含む。前記コア基板は、個別半導体の基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、前記保護領域は、前記コア基板の縁から厚さ方向と概ね垂直な方向に発生する割れが前記製品領域に進行することを実質的に抑制する。
【0034】
他の具現例に係る基板の用途は、半導体パッケージング用基板を製造するための、板ガラスを含む基板の用途であって、コア基板は 板ガラスを含む、前記コア基板は、個別半導体のパッケージング基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、前記基板は、半導体素子を実装する用途であり、前記半導体素子は、前記基板の一面上に及び／又は前記基板のキャビティ空間内に実装される。
【0035】
他の具現例に係る半導体装置は、上述した基板と、前記基板に載置される素子とを含む。
【発明の効果】
【0036】
具現例のコア基板、基板、基板の用途、半導体装置などは、外部衝撃によって割れやすいコア基板を適用しても、半導体パッケージング用基板として活用される製品領域の損傷の発生を実質的に抑制することができる。具現例は、板ガラス素材の基板にビアの形成、再配線層の形成及び／又は電極の形成などの様々な過程で基板自体に加えられる応力などによって板ガラス自体に割れが発生しても、製品領域が割れないように防ぐことで、実質的に工程の効率性などを向上させることができる。
【図面の簡単な説明】
【0037】
【図1】一つ以上の具現例に係るコア基板の例示的な構成を説明する概念図である。
【図2】一つ以上の具現例に係るコア基板の他の例示的な構成を説明する概念図である。
【図3】一つ以上の具現例に係るコア基板の例示的な構成を説明する概念図である。
【図4A】一つ以上の具現例に係る基板を上から見た様子を説明する概略図である。
【図4B】一つ以上の具現例に係る基板を上から見た様子を説明する概略図である。
【図5A】一つ以上の具現例に係るコア基板を上から見た様子を説明する概略図である。
【図5C】一つ以上の具現例に係るコア基板を上から見た様子を説明する概略図である。
【図6A】一つ以上の具現例に係るコア基板を上から見た様子を説明する概略図である。
【図7】一つ以上の具現例に係る保護領域を例示的に説明する概念図である。
【図8】一つ以上の具現例に係る保護領域を例示的に説明する概念図である。
【図9】一つ以上の具現例に係る基板の構造を断面で説明する概念図である。
【図10】一つ以上の具現例に係る基板の構造を断面で説明する概念図である。
【図11A】半導体パッケージング基板の製造に適用される基板の製造過程でコア基板に損傷（ｄａｍａｇｅ）が発生する様子を断面で説明する概念図である。
【図11B】半導体パッケージング基板の製造に適用される基板の製造過程でコア基板に損傷（ｄａｍａｇｅ）が発生する様子を断面で説明する概念図である。
【発明を実施するための最良の形態】
【0038】
以下、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように、実施例について添付の図面を参照して詳細に説明する。しかし、本発明は、様々な異なる形態で実現可能であり、ここで説明する実施例に限定されない。明細書全体にわたって類似の部分に対しては同一の図面符号を付した。
【0039】
本明細書全体において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」という用語は、マーカッシュ形式の表現に記載された構成要素からなる群から選択される１つ以上の混合又は組み合わせを意味するものであって、前記構成要素からなる群から選択される１つ以上を含むことを意味する。
【0040】
本明細書全体において、「第１」、「第２」又は「Ａ」、「Ｂ」のような用語は、同一の用語を互いに区別するために使用される。また、単数の表現は、文脈上明らかに別の意味を示すものでない限り、複数の表現を含む。
【0041】
本明細書において、「～」系は、化合物内に「～」に該当する化合物又は「～」の誘導体を含むことを意味するものであり得る。
【0042】
本明細書において、Ａ上にＢが位置するという意味は、Ａ上に直接当接してＢが位置するか、またはそれらの間に他の層が位置しながらＡ上にＢが位置することを意味し、Ａの表面に当接してＢが位置することに限定されて解釈されない。
【0043】
本明細書において、Ａ上にＢが連結されるという意味は、ＡとＢが直接連結されるか、またはＡとＢがそれらの間の他の構成要素を介して連結されることを意味し、特に言及がない限り、ＡとＢが直接連結されることに限定して解釈されない。
【0044】
本明細書において、単数の表現は、特に説明がなければ、文脈上解釈される単数又は複数を含む意味で解釈される。
【0045】
本明細書において、高周波とは、約１ＧＨｚ～約３００ＧＨｚの周波数を意味する。具体的に、約１ＧＨｚ～約３０ＧＨｚの周波数を意味してもよく、または約１ＧＨｚ～約１５ＧＨｚの周波数を意味してもよい。
【0046】
本明細書において、細線（ｆｉｎｅ ｌｉｎｅ）とは、他に説明がない限り、５μｍ以下の幅を有する線を意味し、例示的に１～４μｍ以下の幅を有する線を意味する。
【0047】
本明細書において、図面での各構成の形態、相対的な大きさ、角度などは例示的なもので、説明を目的として誇張して表現され得、権利が図面に限定されて解釈されない。
【0048】
図１は、コア基板の例示的な構成を説明する概念図であり、図２は、コア基板の他の例示的な構成を説明する概念図であり、図３は、具現例のコア基板の例示的な構成を説明する概念図である。図４Ａは、具現例に係る基板を上から見た様子を説明する概略図であり、図４Ｂは、他の具現例に係る基板を上から見た様子を説明する概略図である。図５Ａは、具現例に係るコア基板を上から見た様子を説明する概略図であり、図５Ｂは、図５のＡ－Ａ'線に沿ったコア基板の断面の一例を説明する概略図であり、図５Ｃは、具現例に係るコア基板を上から見た様子を説明する概略図である。図６Ａは、他の具現例に係るコア基板を上から見た様子を説明する概略図であり、図６Ｂは、図６ＡのＡ－Ａ'線に沿ったコア基板の断面の他の一例を説明する概略図である。図７及び図８は、それぞれ、具現例に係る保護領域を例示的に説明する概念図であり、図９及び図１０は、それぞれ、具現例に係る基板の構造を断面で説明する概念図である。また、図１１Ａ及び図１１Ｂは、半導体パッケージング基板の製造に適用される基板の製造過程でコア基板に損傷（ｄａｍａｇｅ）が発生する様子を断面で説明する概念図である。以下、図面を参照して、具現例を具体的に説明する。
【0049】
半導体パッケージング基板の製造工程は、コア基板上に多段のビルドアップレイヤ（ｂｕｉｌｄ－ｕｐ ｌａｙｅｒｓ）を形成する過程を必須に含む。ビルドアップレイヤは、数十回～数百回の加熱及び減熱過程が繰り返される過程により形成される。コア基板は、この過程で支持体の役割を行い、熱と圧力によるストレスを持続的に受けるようになる。
【0050】
発明者は、ビルドアップレイヤを形成する過程又は形成した後の基板に衝撃が加わる場合、コア基板に特異な損傷が発生することを観察した。一般にセラミック基板又はガラス基板が外部の衝撃Ｐに反応して損傷する場合は、縁の一部が脱落したり、２つ以上の片に割れたりするのが一般的である。発明者が観察した損傷は、基板の厚さに垂直な方向への損傷Ｄであって、特異性があった（図１１Ａ及び図１１Ｂ参照）。発明者は、このような現象が、ビルドアップレイヤの製造過程でコア基板に蓄積されたストレスが様々な原因の一つであると判断した。
【0051】
発明者らは、半導体パッケージング用基板の製造過程でコア基板の一部に損傷が発生しても、製品領域の損傷の発生を実質的に抑制することができる基板を具現例で提示する。
【0052】
コア基板１００
前記目的を達成するために、一具現例に係るコア基板１００は、半導体パッケージング基板の製造に適用される。
前記目的を達成するために、一具現例に係るコア基板１００は、半導体パッケージング基板の製造に適用される。
【0053】
一つ以上の具現例において、コア基板１００は、パッケージング基板において支持体の役割を行う。したがって、コア基板は、前記コア基板の上又は下に配置される再配線層、誘電体層または絶縁層と区分される。
【0054】
一つ以上の具現例において、コア基板１００は、セラミック基板、ガラス基板、またはこれらの組み合わせからなるものであってもよい。
【0055】
セラミック基板は、例示的に、シリコン系セラミック基板、ガラス系セラミック基板などが適用されてもよい。シリコン系セラミック基板は、シリコン基板、シリコンカーバイド基板などを一部又は全部に含む基板であってもよい。ガラス系セラミック基板は、クォーツ基板、サファイア基板などを一部又は全部に含む基板であってもよい。
【0056】
ガラス基板は、電子部品に適用される板ガラスであれば適用可能である。
【0057】
ガラス基板は、例示的に、アルカリボロシリケート板ガラス、無アルカリボロシリケート板ガラス、無アルカリアルカリ土ボロシリケート板ガラスなどが適用されてもよい。
【0058】
コア基板１００の厚さは、５０μｍ以上、１００μｍ以上、１５０μｍ以上、２００μｍ以上、２５０μｍ以上、３００μｍ以上、または３５０μｍ以上であってもよい。前記コア基板の厚さは、３０００μｍ以下、１０００μｍ以下、７００μｍ以下、または５００μｍ以下であってもよい。このような厚さの範囲で前記コア基板を適用する場合、半導体パッケージング用基板として優れた活用度を有することができる。
【0059】
コア基板１００は、個別半導体のパッケージング基板として活用される製品が配置される製品領域１０と、前記製品領域を除いた余白領域２０とに区分される。
【0060】
半導体パッケージング用基板の製造に適用される基板は、通常、マージン領域と呼ばれる余白を有する。通常は、基板の中央部分に配置される製品化される領域は、個別化（ｓｉｎｇｕｌａｔｉｏｎ）過程を経て基板から製品として分離され、個別化過程で基板から分離される線を製品境界線１という。
【0061】
製品境界線は、基板１個当たり１個が配置され得、この場合、基板１個から半導体パッケージング用基板製品が１個製造される。製品境界線は、基板１個当たり２個以上の多数個が配置され得、この場合、基板１個から半導体パッケージング用基板製品が多数個製造され得る。すなわち、製品領域は、１個又は２個以上の製品が配置されてもよく、製品領域の境界線内には、個別半導体の基板として活用される製品境界線が１個配置され得る（図２参照）。また、製品領域の境界線内には、前記製品境界線が２以上配置され得る（図１参照）。
【0062】
製品領域の境界線の外は、半導体パッケージング用基板の製造過程で維持され、製品の完成段階で除去されることが一般的である。具現例において、前記製品化される領域－例示的に、製品境界線の最外郭を結ぶ線の内部領域－を製品領域１０と称する。また、製品の完成段階で除去される非製品領域－例示的に、前記製品境界線の最外郭を結ぶ線から基板の縁までの領域－を余白領域２０と称する（図１及び図２参照）。
【0063】
具現例は、製品の損傷を防止するために、基板に前記製品領域１０及び前記余白領域２０と共に、保護領域２５を導入する。
【0064】
前記保護領域２５は、前記製品領域１０と前記基板の縁との間に配置される。前記保護領域２５は余白領域２０に配置される（図３参照）。
【0065】
前記保護領域２５は、前記製品領域の一縁と基板の縁との間に配置されてもよい。前記保護領域２５は、前記製品領域を取り囲むように配置されてもよい。
【0066】
【0067】
前記保護領域２５は、前記コア基板の縁から前記コア基板の内部に広がる破損から前記製品領域を保護することができる。
【0068】
【0069】
具現例において、ビア２５１は、コア基板が厚さ方向に貫通した形態の貫通孔を意味する。ビアの入口－コア基板の表面とビアが会う面－の形状は円形に限定されない。例示的に、前記入口の形状は、円、楕円、四角形、長方形、正方形、菱形、三角形などの様々な形状が適用可能であり、ビア（ｖｉａ）と称するが、入口の形状が円形に限定されて解釈されない。
【0070】
【0071】
具現例において、溝２５５は、コア基板が厚さ方向に窪んでいる形態の溝を意味する。溝の入口－コア基板の表面と溝が会う面－の形状は円形に限定されない。例示的に、前記入口の形状は、円、楕円、四角形、長方形、正方形、菱形、三角形などの様々な形状が適用可能であり、溝（ｃｏｎｃａｖｅ）と称するが、入口の形状が円形に限定されて解釈されない。前記溝は、厚さの９９％以下の深さ、９０％以下の深さ、７０％以下の深さ、または６０％以下の深さを有することができ、３０％以上又は４０％以上の深さを有することができる。
【0072】
一つ以上の具現例において、溝２５５の入口は、コア基板の一面に配置されてもよく、または前記コア基板の他面に配置されてもよい。また、多数個の溝２５５は、前記コア基板の一面及び他面にそれぞれ配置されてもよい。
【0073】
ビア又は溝の断面形状は、円形、楕円形、四角形などの形状が混合されて適用されてもよい。また、開口部が長い楕円形又は長い四角形形状のビア（又は溝）が適用されてもよい（図５Ｃ参照）。このとき、長い楕円形又は長い四角形ということは、ビア又は溝を上から見たとき、開口部の長さと幅の比率が５以上であるものであり得る（図５Ｃ参照）。具体的に、前記比率が２００以下であり得る。
【0074】
前記ビア２５１又は前記溝２５５は、前記製品領域の縁の一辺に配置され、長い形状に製造され得る。従来に半導体パッケージング基板として適用されていたプリプレグのような基板には、ビアや溝を化学的なエッチングを通じて形成することが実質的に難しかった。具現例の基板は、化学的なエッチングを含む過程を通じて、ビアや孔を形成することができ、ビアや孔の形状や除去する面積をより一層自由に設定することが可能である。すなわち、具現例のコア基板１００は、長い形状や広い面積の孔又はビアを形成することが比較的容易であるという利点がある。
【0075】
ビア２５１又は溝２５５の直径（又は長さ）には特に制限がない。例示的に、前記ビア又は溝の大きさは、入口の長さを基準として３０μｍ以上であってもよく、５０μｍ以上であってもよく、または１００μｍ以上であってもよい。例示的に、前記大きさは２０ｍｍ以下であってもよく、または１０ｍｍ以下であってもよい。
【0076】
ビア２５１又は溝２５５は、前記製品領域の縁の一辺の２０％～１５０％の長さを有する楕円形又は四角形の形状を有することができる。前記ビア又は溝の長さは、前記製品領域の縁の一辺の３０～１２０％であってもよく、または４０％～１００％であってもよい。このように長い形状のビア又は溝を形成する場合、衝撃による損傷の発生位置に関係なく、製品領域をさらに効率的に保護することができる。
【0077】
前記ビア２５１又は前記溝２５５は、前記製品領域の縁の少なくとも一部を取り囲んで並んで配置されて列（ｒｏｗ）を形成することができる。但し、前記列は、一定の又は一定でない間隔を置いて形成される多数のビアが並んでいることを意味する。前記列に含まれたビア又は溝が必ずしも一列に一定の間隔を有することに限定されない。例示的に、前記製品領域から概ね一定の間隔を置いてビア又は溝が形成され、このビア又は溝の群を前記保護領域として取り扱うことができる。
【0078】
【0079】
前記２以上の列は、互いに並んで配置された第１列２５２と第２列２５３を含むことができる。前記第１列のビアと前記第２列のビアは、互いにずれて配置され得る。
【0080】
一つ以上の具現例において、前記ビア２５１又は前記溝２５５は、その内部が中空であってもよい。前記ビア又は溝は、製品領域に配置されるものではないため、絶縁層又は電気伝導性層（例：銅などの金属）が埋め込まれていない中空の形態であってもよい。
【0081】
一つ以上の具現例において、前記ビア２５１又は前記溝２５５は、内部がコア基板の材料と異なる異種の材料で充填されているものであってもよい。前記ビア又は溝内には金属層がめっきされていてもよい。前記ビア又は溝内には電気伝導性層が配置されていてもよい。前記電気伝導性層は、銅、銅合金などの材料が適用されてもよいが、これに限定されるものではない。前記ビア又は溝内には絶縁層が配置されてもよい。前記絶縁層は、無機粒子と高分子樹脂が混合されたものであってもよいが、これに限定されるものではない。前記ビア又は溝内には、金属と絶縁層が混在していてもよい。前記ビア又は溝の内部がコア基板の材料と異なる異種の材料で充填されている場合、保護領域の割れ防止効果がより一層優れると考えられる。
【0082】
前記ビア２５１又は溝２５５は、コア基板の厚さに概ね垂直な方向に基板に発生し得る損傷（Ｄａｍａｇｅ）が製品領域に進行することを抑制するストッパーの役割を行うことができる。これを通じて、製品製造の収率も向上させることができる。
【0083】
半導体パッケージング基板の製造に適用される基板は、余白領域に製品に対する表示をしたり、基板の上下などを区分する役割をする溝やビアが形成されてもよい。この場合、通常、基板の縁に溝やビアが形成されたり、アルファベットがエッチングされることもある。
【0084】
反面、具現例のコア基板は、前記コア基板の縁と製品領域との間にビア又は溝を繰り返して形成することで、基板の種類や上下を区分するなどの識別の役割をする標識とは区分可能である。但し、非対称的に形成されたり、特定の形態で形成された具現例のビア又は溝は、具現例の保護領域を形成すると同時に、標識としての役割も共に行うことができる。
【0085】
具現例のコア基板の製造方法を説明する。
【0086】
コア基板は、コア基板の材料となる板形状のセラミック基板又は板形状のガラス基板（便宜上、基板材料と称する）をエッチングして保護領域が形成されるように製造する。セラミック基板は、通常のシリコン基板又はシリコンカーバイド基板が適用されてもよく、その厚さは調節可能である。ガラス基板は、電子装置用ガラス基板が適用され得、例示的に、ショット社、ＡＧＣ社、コーニング社などで製造されたものが適用されてもよいが、これに限定されるものではない。
【0087】
前記保護領域に形成される溝又はビアは、通常、製品領域内に形成される貫通孔（Ｔｈｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ；Ｔｈｒｏｕｇｈ Ｇｌａｓｓ Ｖｉａ、ＴＧＶ）などの製造と実質的に同様に製造可能である。例示的に、基板材料に意図的に欠陥を形成し、エッチングを行う方式で製造可能である。前記欠陥の形成は、機械的エッチング、レーザー照射などが適用されてもよい。前記エッチングは、化学的エッチングが適用されてもよく、または化学的エッチングと物理的エッチングが同時に適用されてもよい。例示的に、化学的エッチングは、フッ酸及び／又は硝酸が含まれたバス内に、溝が形成されたガラス基板を位置させ、超音波処理などを加えて行われてもよい。このとき、前記フッ酸の濃度は０．５Ｍ以上であってもよく、または１．１Ｍ以上であってもよい。前記フッ酸の濃度は３Ｍ以下であってもよく、または２Ｍ以下であってもよい。前記硝酸の濃度は０．５Ｍ以上であってもよく、または１Ｍ以上であってもよい。前記硝酸の濃度は２Ｍ以下であってもよい。前記超音波処理は４０Ｈｚ～１２０Ｈｚの周波数で行われてもよく、または６０Ｈｚ～１００Ｈｚの周波数で行われてもよい。
【0088】
前記保護領域の溝又はビアの形成は、製品領域のビア、キャビティ空間などを形成するエッチング工程と同時に行われ得、これを通じて、保護領域を形成しても、実質的に製造速度を下げず、不良の比率を減少させることによって、パッケージング用基板製造の収率を格段に向上させることができる。
【0089】
前記保護領域の溝又はビアへの異種材料の埋め込みは、製品領域の電極の形成及び／又は絶縁層の形成過程と共に行われ得る。パッケージング基板の電極、絶縁層などが含まれた再配線層の形成過程は、銅めっき、ＡＢＦ層の真空ラミネーションなどの方法が適用されてもよく、再配線層を形成できる方法であれば適用可能であり、その詳細な説明は省略する。
【0090】
基板９００及び半導体パッケージング基板としての用途
前記目的を達成するために、他の一具現例に係る基板９００は、半導体パッケージング基板の製造に適用されるものであって、コア基板１００を含む。
前記目的を達成するために、他の一具現例に係る基板９００は、半導体パッケージング基板の製造に適用されるものであって、コア基板１００を含む。
【0091】
前記コア基板１００は、上述したコア基板が適用される。
【0092】
前記コア基板１００は、互いに向かい合う一面及び他面を含む。
【0093】
前記コア基板の一面上には上部再配線層３００が配置され、前記上部再配線層は、上部絶縁層、及び前記上部絶縁層内に配置される上部電気伝導性層を含む。
【0094】
具現例の上部再配線層は、絶縁層と金属などで形成される電気伝導性層とが混在し、予め定められた位置及び形態で絶縁層内に電気伝導性層が埋め込まれた形態で形成され得る。上部再配線層の少なくとも一部には、電気伝導性層が細線で形成され得る。
【0095】
前記コア基板の他面下には、下部再配線層５００及び／又はバンプ６００が配置され得る。
【0096】
前記下部再配線層５００は、下部絶縁層、及び前記下部絶縁層内に配置される下部電気伝導性層を含むことができる。
【0097】
具現例の下部再配線層５００は、絶縁層と金属などで形成される電気伝導性層とが混在し、予め定められた位置及び形態で絶縁層内に電気伝導性層が埋め込まれた形態で形成され得る。
【0098】
また、製品領域に配置される下部再配線層と上部再配線層は、予め定められた配置図に従ってコア基板を通過する電気伝導性層などによって電気的に互いに接続され得る。
【0099】
また、バンプは、前記製品領域の一部に予め定められた形態で配置され得る。例示的に、半導体素子が実装される領域である基板の上面の一部に配置されてもよい。例示的に、メインボードなどと接するように配置された製品領域の下面の一部に配置されてもよい。
【0100】
前記下部再配線層５００の熱膨張係数又はバンプ６００の熱膨張係数は、前記コア基板の熱膨張係数よりも大きくなり得る。
【0101】
具現例の基板９００に配置される上部再配線層又は下部再配線層はそれぞれ、絶縁層と電気伝導性層を繰り返して形成し、除去する過程で形成され得、この過程で自然に保護領域の溝又はビアに絶縁層及び／又は電気伝導性層が形成され得る（図１０参照）。
【0102】
具現例の基板９００に配置される上部再配線層又は下部再配線層は、保護領域の一部又は全部を除いて形成されてもよい（図９参照）。
【0103】
前記保護領域の溝又はビアは、充填材料で充填されてもよい。
【0104】
前記充填材料としては、絶縁材料、放熱材料、またはこれらが共に適用されてもよい。
【0105】
絶縁材料で充填されてもよく、放熱材料で充填されてもよい。
【0106】
絶縁材料は、例示的に、味の素社のＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）のようなビルドアップレイヤ材料、アンダーコート材料などが適用されてもよいが、これに限定されるものではない。
【0107】
放熱材料は、セラミック又はガラスよりも熱伝導度がさらに大きい材料が適用され得、例示的に、金属放熱材料、高分子複合放熱材料などが適用されてもよい。具体的に、放熱材料としては、アルミニウム系放熱材料、銅系放熱材料などが適用されてもよいが、これに限定されるものではない。
【0108】
前記溝又はビアは、充填されなくてもよい。
【0109】
前記溝又はビアは、充填されずに基板の外部と接続され得る。この場合、基板の製造過程でコア基板の放熱に役立ち得る。
【0110】
前記溝又はビアは、完全に充填されるか、またはその一部のみが充填されてもよい。
【0111】
前記溝又はビアが充填される場合、充填材料に応じて、基板へのストレスの発生を低減または減少させることができる。
【0112】
前記コア基板１００の保護領域２５は、前記コア基板の縁から前記コア基板の内部に進行する破損から前記製品領域を保護する。前記溝又は前記ビアは、前記コア基板に破損が発生する際にストッパーの役割を行うことができる。
【0113】
具現例の基板９００は、半導体パッケージングに活用されるコア基板を含む基板であって、前記コア基板１００は、個別半導体の基板として活用される製品が配置される製品領域１０と、前記製品領域を除いた余白領域２０とに区分され、前記余白領域２０は、前記製品領域を取り囲むように配置される保護領域２５を含み、前記保護領域２５は、前記コア基板の縁から厚さ方向と概ね垂直な方向への割れが前記製品領域に進行することを実質的に抑制することができる。
【0114】
具現例に係る基板の用途は、半導体パッケージング用基板を製造するための、板ガラスを含む基板の用途であって、コア基板は、個別半導体のパッケージング基板として活用される製品が配置される製品領域と、前記製品領域を除いた余白領域とに区分され、前記余白領域は、前記製品領域を取り囲むように配置される保護領域を含み、前記基板は、半導体素子を実装する用途であり、前記半導体素子は、前記基板の一面上に、または前記基板のキャビティ空間内に実装されてもよい。
【0115】
パッケージングされた半導体
他の一具現例に係るパッケージングされた半導体（図示せず）は、半導体パッケージング用基板と、前記基板に載置される素子とを含む。前記基板についての説明は、上述したものと同一であるので記載を省略する。
他の一具現例に係るパッケージングされた半導体（図示せず）は、半導体パッケージング用基板と、前記基板に載置される素子とを含む。前記基板についての説明は、上述したものと同一であるので記載を省略する。
【0116】
素子は、ＣＰＵ、ＧＰＵなどの演算素子、メモリチップなどの記憶素子などが適用され得、これらが並んでまたは積層されて共に適用され得る。
【0117】
素子は、前記基板の一面上に配置されてもよく、または前記基板内に配置されてもよい。いわゆるキャビティと呼ばれる基板内の空間を形成し、実質的に基板の内部に素子の一部又は全部が配置されるように実装することができる。
【0118】
素子は高周波数の半導体素子であってもよい。高周波数の半導体素子がパッケージ用基板と共に適用される場合、シリコン基板などとは異なり、高周波数環境で寄生素子などが実質的に発生しないので、効率を高めることができ、プリプレグ基板とは異なり、コンパクトなサイズの再分配線の具現などが可能である。
【0119】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、添付の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属する。
【符号の説明】
【0120】
９００ 基板
１００ コア基板
１０ 製品領域
１ 製品の境界線
２０ 余白領域
２５ 保護領域
２５１ ビア
２５２ 第１列
２５３ 第２列
２５５ 溝
３００ 上部再配線層
５００ 下部再配線層
６００ バンプ
Ｐ 外力
Ｄ 破損
１００ コア基板
１０ 製品領域
１ 製品の境界線
２０ 余白領域
２５ 保護領域
２５１ ビア
２５２ 第１列
２５３ 第２列
２５５ 溝
３００ 上部再配線層
５００ 下部再配線層
６００ バンプ
Ｐ 外力
Ｄ 破損
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【外国語明細書】