特開 2024-25694 層状構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024025694

(43)【公開日】2024-02-26

(54)【発明の名称】層状構造

(51)【国際特許分類】

   H01S 5/042 20060101AFI20240216BHJP

   H01S 5/183 20060101ALI20240216BHJP

   H01L 33/04 20100101ALI20240216BHJP

   H01L 31/08 20060101ALI20240216BHJP

【ＦＩ】

H01S5/042 610

H01S5/183

H01L33/04

H01L31/08 L

【審査請求】未請求

【請求項の数】25

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023125476

(22)【出願日】2023-08-01

(31)【優先権主張番号】2211774.1

(32)【優先日】2022-08-11

(33)【優先権主張国・地域又は機関】GB

(71)【出願人】

【識別番号】502209109

【氏名又は名称】アイキューイー ピーエルシー

【氏名又は名称原語表記】ＩＱＥ ｐｌｃ

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】ジョンソン，アンドリュー

【テーマコード（参考）】

5F149

5F173

5F241

【Ｆターム（参考）】

5F149AB07

5F149DA27

5F149GA04

5F149LA01

5F149XB18

5F149XB41

5F173AC03

5F173AC13

5F173AC52

5F173AF60

5F173AH08

5F173AH49

5F173AR63

5F241AA21

5F241CA08

5F241CA34

(57)【要約】

【課題】 層状構造を提供する。
【解決手段】 本開示は、層状構造（２００、３００）であって、ｐ型半導体材料を含む基板（１１０）と、基板（１１０）上の、少なくとも１つのｐ－ｏｎ－ｎ接合を含む複数の半導体層（１２０）と、基板（１１０）と複数の半導体層との間のトンネル接合層（１３０）と、を備える、層状構造（２００、３００）に関する。
【選択図】 図２

【特許請求の範囲】

【請求項1】

層状構造であって、
ｐ型半導体材料を含む基板と、
前記基板上の、少なくとも１つのｐ－ｏｎ－ｎ接合を含む複数の半導体層と、
前記基板と前記複数の半導体層との間のトンネル接合層と、
を備える、層状構造。

【請求項2】

前記トンネル接合層がｎ－ｏｎ－ｐトンネル接合を含む、請求項１に記載の層状構造。

【請求項3】

前記ｎ－ｏｎ－ｐトンネル接合のｎ型半導体トンネル層が、前記複数の半導体層から前記トンネル接合層への拡散によって形成された拡散層を含む、請求項２に記載の層状構造。

【請求項4】

前記基板の前記ｐ型半導体材料がＧｅを含む、請求項１～３のいずれか一項に記載の層状構造。

【請求項5】

前記トンネル接合層がＧｅを含む、請求項１～４のいずれか一項に記載の層状構造。

【請求項6】

前記トンネル接合層が第１の材料を含み、前記基板が前記第１の材料を含む、請求項１～５のいずれか一項に記載の層状構造。

【請求項7】

前記トンネル接合層が前記基板に隣接している、請求項１～６のいずれか一項に記載の層状構造。

【請求項8】

前記基板と前記トンネル接合層との間の１つ以上の緩衝層をさらに含む、請求項１～６のいずれか一項に記載の層状構造。

【請求項9】

前記少なくとも１つのｐ－ｏｎ－ｎ接合が、ｎ型半導体層、ｐ型半導体層、及び前記ｎ型半導体層と前記ｐ型半導体層との間の１つ以上の中間半導体層を含む、請求項１～８のいずれか一項に記載の層状構造。

【請求項10】

前記１つ以上の中間半導体層が、光を放出又は吸収するための活性層を含む、請求項９に記載の層状構造。

【請求項11】

前記ｎ型半導体層が前記トンネル接合層に隣接している、請求項９又は１０に記載の層状構造。

【請求項12】

前記少なくとも１つのｐ－ｏｎ－ｎ接合がｎ型反射器及びｐ型反射器を含む、請求項１～１１のいずれか一項に記載の層状構造。

【請求項13】

前記複数の半導体層がＩＩＩ－Ｖ族半導体材料を含む、請求項１～１２のいずれか一項に記載の層状構造。

【請求項14】

前記層状構造が、発光ダイオード、ＬＥＤ；垂直共振器面発光レーザ、ＶＣＳＥＬ、端面発光レーザ；及び光検出器のうちの１つを形成する、請求項１～１３のいずれか一項に記載の層状構造。

【請求項15】

層状構造を製作する方法であって、
基板上にトンネル接合層を形成することであって、前記基板がｐ型半導体材料を含む、形成することと、
前記トンネル接合層上に複数の半導体層を成長させることであって、前記複数の半導体層を成長させることが、少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることを含む、成長させることと、
を含む、方法。

【請求項16】

前記トンネル接合層を成長させることが、ｎ－ｏｎ－ｐトンネル接合を形成することを含む、請求項１５に記載の方法。

【請求項17】

前記トンネル接合層を形成することが、前記トンネル接合層を成長させることを含み、前記ｎ－ｏｎ－ｐトンネル接合を形成することが、前記基板上にｐ型半導体層を成長させること、及び前記ｐ型半導体層上にｎ型半導体層を成長させることを含む、請求項１６に記載の方法。

【請求項18】

前記ｎ－ｏｎ－ｐトンネル接合を形成することが、前記基板上にｐ型半導体トンネル層を成長させることを含み、前記ｐ型半導体トンネル層上にｎ型半導体トンネル層を形成することが、ｎ型材料を前記複数の半導体層から前記トンネル接合層へ拡散させることを含む、請求項１６に記載の方法。

【請求項19】

前記ｐ型半導体材料がＧｅを含む、請求項１５～１８のいずれか一項に記載の方法。

【請求項20】

前記トンネル接合層がＧｅを含む、請求項１５～１９のいずれか一項に記載の方法。

【請求項21】

前記トンネル接合層が第１の材料を含み、前記基板が前記第１の材料を含む、請求項１５～２０のいずれか一項に記載の方法。

【請求項22】

前記トンネル接合層が前記基板に隣接している、請求項１５～２１のいずれか一項に記載の方法。

【請求項23】

前記少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることが、
ｎ型半導体層を成長させることと、
前記ｎ型半導体層上に１つ以上の中間半導体層を成長させることと、
前記１つ以上の中間半導体層上にｐ型半導体層を成長させることと、
を含む、請求項１５～２２のいずれか一項に記載の方法。

【請求項24】

前記少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることが、ｎ型反射器を成長させること、及びｐ型反射器を成長させることを含む、請求項１５～２３のいずれか一項に記載の方法。

【請求項25】

層状構造であって、
ｐ型半導体材料を含む基板と、
デバイスを形成するための１つ以上の半導体層と、
前記基板と前記１つ以上の半導体層との間のトンネル接合層と、
を備える、層状構造。

【発明の詳細な説明】

【技術分野】

【0001】

技術分野
[0001] 本出願は、層状構造、及び層状構造を製作する方法に関する。

【背景技術】

【0002】

背景
[0002] 層状半導体構造は、通例、積層体の形でエピタキシャルに成長させられた複数の層で形成される。層状構造は、化学蒸着（ＣＶＤ（chemical vapour deposition））、有機金属ＣＶＤ（ＭＯＣＶＤ（metal organic CVD））、有機金属気相エピタキシ（ＭＯＶＰＥ（metalorganic vapour-phase epitaxy））、及び分子線エピタキシ（ＭＢＥ（molecular beam epitaxy））などの、多数の方法を用いて成長させられ得る。典型的には、複数の層は基板上に層ごとに成長させられる。基板、及び層は、通例、半導体材料を含む。しかし、他の材料も層状構造内に組み込まれ得る。

【0003】

[0003] 層は基板上に成長させられ、ウェハと称され得る、層状構造を形成する。その後、ウェハは、トランジスタ、発光ダイオード（ＬＥＤ（light emitting diode））、垂直共振器面発光レーザ（ＶＣＳＥＬ（vertical cavity surface emitting laser））、端面発光レーザ、及び光検出器などの、電子又はフォトニックデバイスに加工され得る。

【0004】

[0004] 基板のため、及びウェハの層の各々のために選定される特定の材料は、その後、ウェハから製作される、デバイスの特性を規定することができる。ＩＩＩ－Ｖ族材料が呈する望ましい品質のうちの一部のゆえに、ますます、ＩＩＩ－Ｖ族半導体材料がデバイス製作用ウェハに用いられるようになってきている。典型的には、ＩＩＩ－Ｖ族半導体材料はＩＩＩ－Ｖ族半導体基板上に層の形態で成長させられる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

概要
[0005] 加えて、ＩＶ族半導体基板上にＩＩＩ－Ｖ族半導体層を成長させることも探求された。この層状構造の組み合わせは、Ｓｉ及びＧｅなどの、ＩＶ族半導体材料を用いて開発された、十分に開発された相補型金属酸化膜半導体（ＣＭＯＳ（complementary metal-oxide-semiconductor））製作技法も利用しつつ、ＩＩＩ－Ｖ族半導体材料が呈する望ましい特性のうちの一部を生かすことができる。

【0006】

[0006] ＩＶ族半導体基板上のＩＩＩ－Ｖ族半導体材料の組み合わせは、用いられる材料の格子定数によって規定され得る。例えば、ＧａＡｓ及びＡｌＡｓなどの、ＩＩＩ－Ｖ族半導体材料は、ＩＶ族半導体材料Ｇｅと比較的似通った格子定数を有する。したがって、Ｇｅ基板上にＧａＡｓ及びＡｌＡｓ層を成長させることは、望ましい低歪み特性を呈することができるエピタキシャルに成長させられた層状構造をもたらすことができる。しかし、これは好適なＩＩＩ－Ｖ族半導体材料とＩＶ族半導体基板との１つの例示的な組み合わせであることは認識され、当業者は、層状構造を形成するために他の材料の組み合わせも用いられ得ることを理解するであろう。

【0007】

[0007] エピタキシャルに成長させられたウェハなどの、層状構造から製作された多くのデバイスは、ｐ－ｏｎ－ｎ接合構造を含む。例えば、ＶＣＳＥＬは、通例、ｎ型反射器、ｎ型反射器上のｐ型反射器、及びｎ型反射器とｐ型反射器との間に配置された活性層を含む。ｎ型反射器及びｐ型反射器の構成はｐ－ｏｎ－ｎ接合を形成する。

【0008】

[0008] それゆえ、ｐ－ｏｎ－ｎ接合を含むデバイスを形成するための層状構造は、ｐ－ｏｎ－ｎ接合を含む複数の半導体層を備え得る。このような層状構造では、基板をｎ型にドープすることが一般的である。ｎ型基板は、基板上に配置された、ｐ－ｏｎ－ｎ接合のｎ型区分に対する低抵抗材料の役割を果たすことができる。それゆえ、低抵抗であり、本質的にオーム性であり得る、電流をデバイスに印加するための接点がｎ型基板上に形成され得る。それゆえ、ｎ型基板上のオーム接点の形成は、低抵抗及び低損失を有するデバイスをもたらし得る。

【0009】

[0009] しかし、材料によっては、基板のオーム接触は困難になり得る。材料によっては、フェルミ準位ピンニング効果が基板材料内で生じ得、これは、オーム接点が基板上に容易に形成され得ないことを意味する。このような基板材料の使用はデバイス内の抵抗を増大させ得、損失の増大をもたらし得る。加えて、このような基板の使用は、基板上に好適な接点を製作するための集約的で制約的なソリューションを要し得る。フェルミ準位ピンニング効果はｎ型Ｇｅ基板について観察されている。それゆえ、この効果は、ＩＩＩ－Ｖ族半導体材料を用いてデバイスを成長させるための、ｎ型Ｇｅ基板などの基板の使用を制限する。

【0010】

[0010] 本開示は、既存の技法に付随する上述の不利点のうちの少なくとも一部を回避又は解消することを目的とする。

【課題を解決するための手段】

【0011】

[0011] 第１の態様によれば、層状構造であって、ｐ型半導体材料を含む基板と、基板上の、少なくとも１つのｐ－ｏｎ－ｎ接合を含む複数の半導体層と、基板と複数の半導体層との間のトンネル接合層と、を備える、層状構造が提供される。

【0012】

[0012] 実施例によっては、ｐ型基板材料は、同等のｎ型基板材料が被り得る、フェルミ準位ピンニング効果を被らなくなり得る。ｐ型Ｇｅは、ｎ型Ｇｅが被る、フェルミ準位ピンニング効果を被らないことが観察された。それゆえ、実施例によっては、ｐ型の同等の材料がオーム接点をより容易に形成することができる。それゆえ、ｐ型半導体材料により、基板上にオーム接点が製作される結果がもたらされ得る。しかし、上述されたように、ＶＣＳＥＬを形成するための層状構造の場合など、一部の層状構造はｐ－ｏｎ－ｎ接合を含む。このような層状構造では、ｐ－ｏｎ－ｎ接合のｎ型層はｐ型基板とのｎ－ｏｎ－ｐ接合を形成することができる。それゆえ、このｎ－ｏｎ－ｐ接合は層状構造の半導体層のｐ－ｏｎ－ｎ接合と反対の向きになり得る。それゆえ、ｐ型基板とｐ－ｏｎ－ｎ接合のｎ型層との間のｎ－ｏｎ－ｐ接合は、層状構造から製作されたデバイスの伝導を阻害する電圧障壁を形成し得る。実施例によっては、ｐ型基板とｎ型半導体層との間のｎ－ｏｎ－ｐ接合は、伝導をさらに阻害する整流ダイオードまでも形成し得る。

【0013】

[0013] 本開示の実施例によれば、それゆえ、基板と複数の半導体層との間のトンネル接合層が層状構造内に含まれる。トンネル接合層は、電荷キャリアが、ｐ型基板とｐ－ｏｎ－ｎ接合のｎ型層との間に存在し得る、障壁を横切ってトンネリングすることを可能にすることができる。それゆえ、トンネル接合層は、低損失を有するデバイスをもたらすことができ、基板へのオーム接触を可能にすることができる。

【0014】

[0014] 実施例によっては、トンネル接合層はｎ－ｏｎ－ｐトンネル接合を含み得る。有利に、ｎ－ｏｎ－ｐトンネル接合は、電荷キャリアが、ｐ型基板とｐ－ｏｎ－ｎ接合のｎ型層との間に存在し得る障壁を横切ってトンネリングすることを可能にし、これにより、低抵抗及び低損失を有するデバイスをもたらす。

【0015】

[0015] 実施例によっては、ｎ－ｏｎ－ｐトンネル接合のｎ型半導体トンネル層が、複数の半導体層からトンネル接合層への拡散によって形成された拡散層を含み得る。実施例によっては、ｎ－ｏｎ－ｐトンネル接合は、基板上にｐ型半導体層を成長させ、ｐ型半導体層上に複数の半導体層を成長させることによって形成され得る。このような実施例では、ｐ型半導体層のドーピングのゆえに、ｎ型原子が半導体層からｐ型層に向かって拡散し得、これにより、ｎ－ｏｎ－ｐトンネル接合のｎ型層を形成する。有利に、これは、低減された処理ステップを有する製作方法をもたらし、これがひいては処理時間を低減し得る。

【0016】

[0016] 実施例によっては、基板のｐ型半導体材料はＧｅを含み得る。有利に、ｐ型Ｇｅは、接触材料を有するオーム接点を形成することができ、低歪み特性を有するＩＩＩ－Ｖ族半導体材料の層を成長させるためのプラットフォームとして用いることができる。

【0017】

[0017] 実施例によっては、トンネル接合層はＧｅを含み得る。有利に、Ｇｅを含むトンネル接合層は、低歪み特性を有する層状構造を形成するために用いることができる、基板及び複数の半導体層に対する、望ましい格子定数を有し得る。

【0018】

[0018] 実施例によっては、トンネル接合層は第１の材料を含み得、基板は第１の材料を含み得る。有利に、それゆえ、基板と同じ材料を含むトンネル接合層は、低歪みをもって基板上に容易に成長させられ得、望ましい低歪み特性を有する層状構造をもたらす。

【0019】

[0019] 実施例によっては、トンネル接合層は基板に隣接し得る。有利に、基板上に直接、トンネル接合層を成長させることは、望ましい低歪み特性を有する層状構造をもたらし得る。

【0020】

[0020] 実施例によっては、層状構造は基板とトンネル接合層との間の１つ以上の緩衝層をさらに含み得る。有利に、１つ以上の緩衝層は基板上の表面汚染物質の影響を緩和し、基板のモルフォロジを平滑化し得、望ましい低歪み特性を有する層状構造をさらにもたらす。

【0021】

[0021] 実施例によっては、少なくとも１つのｐ－ｏｎ－ｎ接合は、ｎ型半導体層、ｐ型半導体層、及びｎ型半導体層とｐ型半導体層との間の１つ以上の中間半導体層を含み得る。有利に、１つ以上の中間半導体層は、デバイスが所与の機能を遂行することを可能にし得る。

【0022】

[0022] 実施例によっては、１つ以上の中間半導体層は、光を放出又は吸収するための活性層を含み得る。有利に、それゆえ、層状構造は、光を放出又は吸収するためのデバイスを形成するために用いられ得る。

【0023】

[0023] 実施例によっては、ｎ型半導体層はトンネル接合層に隣接し得る。有利に、トンネル接合層は、電荷キャリアがｐ型基板とｐ－ｏｎ－ｎ接合のｎ型半導体層との間の障壁を横切ってトンネリングすることを可能にし得る。

【0024】

[0024] 実施例によっては、少なくとも１つのｐ－ｏｎ－ｎ接合はｎ型反射器及びｐ型反射器を含み得る。有利に、ｎ型反射器及びｐ型反射器は、低抵抗及び低損失を有するデバイスを形成するために用いられる。

【0025】

[0025] 実施例によっては、複数の半導体層はＩＩＩ－Ｖ族半導体材料を含み得る。有利に、それゆえ、層状構造は、ＩＩＩ－Ｖ族半導体材料の望ましい特性を利用したデバイスを形成するために用いられ得る。

【0026】

[0026] 実施例によっては、層状構造は、発光ダイオード（ＬＥＤ）、垂直共振器面発光レーザ（ＶＣＳＥＬ）、端面発光レーザ、及び光検出器のうちの１つを形成し得る。有利に、ＬＥＤ、ＶＣＳＥＬ、端面発光レーザ、又は光検出器は、低抵抗及び低損失を有するデバイスを含み得る。

【0027】

[0027] 本開示の別の態様によれば、層状構造を製作する方法であって、基板上にトンネル接合層を形成することであって、基板がｐ型半導体材料を含む、形成することと、トンネル接合層上に複数の半導体層を成長させることであって、複数の半導体層を成長させることが、少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることを含む、成長させることと、を含む、方法が提供される。有利に、層状構造は、低損失を有するデバイスをもたらすことができ、基板へのオーム接触を可能にすることができる。

【0028】

[0028] 実施例によっては、トンネル接合層を成長させることは、ｎ－ｏｎ－ｐトンネル接合を形成することを含み得る。有利に、ｎ－ｏｎ－ｐトンネル接合は、電荷キャリアが、ｐ型基板とｐ－ｏｎ－ｎ接合のｎ型層との間に存在し得る障壁を横切ってトンネリングすることを可能にし、これにより、低抵抗及び低損失を有するデバイスをもたらす。

【0029】

[0029] 実施例によっては、トンネル接合層を形成することは、トンネル接合層を成長させることを含み得、ｎ－ｏｎ－ｐトンネル接合を形成することは、基板上にｐ型半導体層を基板上に成長させること、及びｐ型半導体層上にｎ型半導体を成長させることを含み得る。有利に、ｐ型半導体層及びｎ型半導体層を成長させることは、制御された厚さ及び抵抗特性を有する均一なｎ－ｏｎ－ｐトンネル接合をもたらし得る。

【0030】

[0030] 実施例によっては、ｎ－ｏｎ－ｐトンネル接合を形成することは、基板上にｐ型半導体トンネル層を成長させることを含み得、ｐ型半導体トンネル層上にｎ型半導体トンネル層を形成することは、ｎ型材料を複数の半導体層からトンネル接合層へ拡散させることを含み得る。このような実施例では、ｐ型半導体層の高いドーピングのゆえに、ｎ型原子が半導体層からｐ型層に向かって拡散し得、これにより、ｎ－ｏｎ－ｐトンネル接合のｎ型層を形成する。有利に、これは、低減された処理ステップを有する製作方法をもたらし、これがひいては処理時間を低減し得る。

【0031】

[0031] 実施例によっては、ｐ型半導体材料はＧｅを含み得る。有利に、ｐ型Ｇｅは、接触材料を有するオーム接点を形成することができ、低歪み特性を有するＩＩＩ－Ｖ族半導体材料の層を成長させるためのプラットフォームとして用いることができる。

【0032】

[0032] 実施例によっては、トンネル接合層はＧｅを含み得る。有利に、Ｇｅを含むトンネル接合層は、低歪み特性を有する層状構造を形成するために用いることができる、基板及び複数の半導体層に対する、望ましい格子定数を有し得る。

【0033】

[0033] 実施例によっては、トンネル接合層は第１の材料を含み得、基板は第１の材料を含み得る。有利に、基板と同じ材料を含むトンネル接合層は、低歪みをもって基板上に容易に成長させられ得、望ましい低歪み特性を有する層状構造をもたらす。

【0034】

[0034] 実施例によっては、トンネル接合層は基板に隣接し得る。有利に、基板上に直接、トンネル接合層を成長させることは、望ましい低歪み特性を有する層状構造をもたらし得る。

【0035】

[0035] 実施例によっては、少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることは、ｎ型半導体層を成長させることと、ｎ型半導体層上に１つ以上の中間半導体層を成長させることと、１つ以上の中間半導体層上にｐ型半導体層を成長させることと、を含み得る。実施例によっては、ｎ型半導体層を成長させること、１つ以上の中間半導体層を成長させること、及びｐ型半導体層を成長させることは、エピタキシによる成長を含む。有利に、１つ以上の中間半導体層は、デバイスが所与の機能を遂行することを可能にし得る。

【0036】

[0036] 実施例によっては、少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることは、ｎ型反射器を成長させること、及びｐ型反射器を成長させることを含み得る。有利に、ｎ型反射器及びｐ型反射器は、低抵抗及び低損失を有するデバイスを形成するために用いられる。

【0037】

[0037] 本開示の別の態様によれば、層状構造であって、ｐ型半導体材料を含む基板と、デバイスを形成するための１つ以上の半導体層と、基板と１つ以上の半導体層との間のトンネル接合層と、を備える、層状構造が提供される。有利に、層状構造は、低損失を有するデバイスをもたらすことができ、基板へのオーム接触を可能にすることができる。

【0038】

図面の簡単な説明
[0038] 本技法のより深い理解のため、及びそれがどのように実施され得るのかを示すために、これより、添付の図面が例として参照される。

【図面の簡単な説明】

【0039】

【図1】[0039]図１は層状構造の概略断面図である。

【図2】[0040]図２は層状構造の概略断面図である。

【図3】[0041]図３は層状構造の概略断面図である。

【図4】[0042]図４は、層状構造を製作するための方法を示すフローチャートである。

【発明を実施するための形態】

【0040】

詳細な説明
[0043] エピタキシ又はエピタキシャルは、通常、高温蒸着を介した、材料の結晶成長を意味する。エピタキシは、超高真空環境内において、加熱された基板上に層が成長させられる分子線エピタキシ（ＭＢＥ）ツールにおいて作用され得る。元素源が炉内で加熱され、キャリアガスを用いずに基板に向けて誘導される。元素成分は基板表面において反応し、蒸着層を作り出す。各層は、次の層が成長させられ、これにより、層の間に結合が形成される前に、その最低エネルギー状態に達することを可能にされる。エピタキシはまた、有機金属化学蒸着（ＭＯＣＶＤ）ツールとしても知られる、有機金属気相エピタキシ（ＭＯＶＰＥ）ツールにおいて遂行することもできる。化合した有機金属及び水素化物源が、キャリアガス、通例、水素を用いて、加熱された表面の上を流される。エピタキシャル堆積は、ＭＢＥツールの場合よりもはるかに高い圧力で生じる。化合物成分は気相において分解され、その後、表面において反応させられ、所望の組成の層を成長させる。現在のものの実施例に係る層状構造はエピタキシによって成長させられ得る。

【0041】

[0044] 堆積（deposition）は、別の層又は基板上における層の堆積を意味する。それは、エピタキシ、化学蒸着（ＣＶＤ）、粉末床堆積、及び材料を層の形態で堆積させるための他の周知の技法を包含する。

【0042】

[0045] 周期表のＩＩＩ族からの１種以上の材料とＶ族からの１種以上の材料とを含む化合物材料はＩＩＩ－Ｖ族材料として知られている。化合物は、各族からの元素の数にかかわらず、ＩＩＩ族とＶ族との１：１の配合を有する。化合物の化学記号内の添え字はその族内のその元素の比率を指す。それゆえ、Ａｌ_０．２５ＧａＡｓは、ＩＩＩ族部分は２５％のＡｌ、及びそれゆえ、７５％のＧａを含み、その一方で、Ｖ族部分は１００％のＡｓを含むことを意味する。

【0043】

[0046] 結晶（crystalline）は、単一の結晶方位を有する材料又は層を意味する。エピタキシャル成長又は堆積において、同じ、又は同様の格子定数を有する後続の層は以前の結晶層の位置関係（registry）に追従し、したがって、同じ結晶方位を有して成長する。面内（in-plane）は、本明細書において、基板の表面と平行であることを意味するために使用され、面外（out-of-plane）は、基板の表面と垂直であることを意味するために使用される。

【0044】

[0047] 本開示全体を通じて、当業者の読者によって理解されるであろうように、結晶方位＜１００＞は、立方晶結晶構造の面を意味し、ミラー指数を用いると、［１００］、［０１０］、及び［００１］の方位を包含する。同様に、＜００１＞は、材料の極性が重要である場合を除いて、［００１］及び［００－１］を包含する。指数のうちの任意の１つ以上の整数倍は指数の単位的バージョンと等価である。例えば、（２２２）は（１１１）と等価であり、それと同じである。

【0045】

[0048] 基板は、後続の層が堆積又は成長させられ得る平面ウェハを意味する。基板は単一の要素又は化合物材料で形成され得、ドープされてもよく、又はドープされなくてもよい。例えば、基板は、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムスズ（ＳｉＧｅＳｎ）、リン化インジウム（ＩｎＰ）、及びアンチモン化ガリウム（ＧａＳｂ）を含むことができる。

【0046】

[0049] 基板はオンアクシスであり得る。すなわち、この場合、成長面は結晶面と整列している。例えば、それは＜１００＞結晶方位を有する。本明細書における、所与の方位における基板への言及は、別の結晶学的方向に向かって最大２０°ミスカットされた基板、例えば、（１１１）平面に向かってミスカットされた（１００）基板も包含する。縦方向（vertical）又は面外は成長方向内を意味し、横方向（lateral）又は面内は、基板表面と平行であり、成長方向と垂直であることを意味する。

【0047】

[0050] ドーピングは、層又は材料が、電荷キャリアを母材に提供するか（ドナー）、又はそれから抜き取り（アクセプタ）、ひいては導電率を変更する、別の元素（ドーパント）の小さい不純物濃度を含有することを意味する。電荷キャリアは電子又は正孔であり得る。過剰な電子を有するドープ材料はｎ型と呼ばれ、その一方で、過剰な正孔（より少数の電子）を有するドープ材料はｐ型と呼ばれる。

【0048】

[0051] 格子整合（lattice matched）とは、２つの結晶層が、同じ、又は同様の格子間隔を有し、これにより、第２の層は、第１の層上で同形に成長する傾向をもつことになることを意味する。格子定数は、結晶単位胞の歪みのない格子間隔である。格子一致（lattice coincident）は、結晶層が、以前の層の整数倍であるか、又はそれに近い格子定数を有し、これにより、原子は以前の層と位置関係が合うことができることを意味する。格子不整合（lattice mismatch）は、２つの隣接した層の格子定数が格子整合もせず、格子一致もしない場合である。第２の層は第１の層の面内格子間隔を取り入れるため、このような不整合は、構造、特に、第２の層内に弾性歪みを生じせしめる。歪みは、第２の層がより大きい格子定数を有する場合には、圧縮性であり、第２の層がより小さい格子定数を有する場合には、引張性である。

【0049】

[0052] 歪みが過度に大きい場合には、構造は、欠陥発生、典型的には、スリップとして知られる転位、又は追加の格子間結合を通じてエネルギーを最小化するよう弛緩する。これらは、層がその格子定数に向かって復帰することを各々可能にする。歪みは、大きい格子不整合のゆえに、又は多くの層にわたる小さい不整合の累積のゆえに、過度に大きくなり得る。弛緩した層は、変成したもの、インコヒーレントなもの、不整合なもの、又は弛緩したものとして知られ、これらの用語は共通に互換性も有する。

【0050】

[0053] デバイスが説明されるとき、それは、通例、４”（１００ｍｍ）、６”（１５０ｍｍ）、８”（２００ｍｍ）、１２”（３００ｍｍ）、又はより大きい直径の円形基板ウェハ上に形成されることになることを理解されたい。成長、堆積、結合、及び他の製作ステップ後に、デバイスは、ウェハ及び層を適切な寸法のデバイス（チップ）にダイシングすることによって分離される。典型的には、数十個、数百個、又は数千個のデバイスが単一のウェハから切り出される。

【0051】

[0054] 本記載では、「最上部（top）」は層又は層状構造の上面を意味し、概して、例えば、デバイスを形成するための中間又は半導体層の、さらなる堆積のための好適な表面仕上げを有する表面を指す。「底部（bottom）」は層又は層状構造の下面を意味し、以前の層若しくは基板に当接した表面、又は基板の裏面を指す。概して、エピタキシャル堆積は、基板を好適な機械内に配置し、基板の最上面に層を順次に付加することによって行われる。それゆえ、基板の最上部は第１の層の底部に隣接し、第１の層の最上部は第２の層の底部に隣接する、などというふうになる。

【0052】

[0055] 本記載では、「層（layer）」は、最上面及び底面を有し、成長方向において均一な厚さのものである、層状構造の平面区分を意味する。その横方向の広がりはそれの上方及び下方の層のものと概ね整合することになる。また、層は、マスクを用いて、又は後続の選択エッチングによって形成される別個の区分を、区分の間の間隙と共に含み得る。層は、それにもかかわらず、層状構造の縦方向の広がりの規定された部分を占有し、単一の工程で堆積させられる。層は、全体にわたって均一な材料特性を有し得るか、又は層の厚さにわたって、すなわち、底部から最上部への成長方向に変化する漸変的若しくは段階的材料特性を有し得る。

【0053】

[0056] 図１は、基板１１０と、基板１１０上の複数の半導体層１２０と、を備える周知の層状構造１００を示す。実施例によっては、層状構造１００は、デバイスを形成するために用いられ得る。図１の例示された実施例では、層状構造１００は、ＶＣＳＥＬを形成するために用いられ得る。

【0054】

[0057] それゆえ、複数の半導体層１２０は、複数の下部反射器層１２４から形成された下部反射器１２２を含み得る。下部反射器１２２は基板１１０の上に成長させられ得る。下部反射器層１２４は、反射器対を形成する２種の材料の交互の層を含み得る。下部反射器１２２は分布ブラッグ反射器（ＤＢＲ（distributed Bragg reflector））であり得る。一例では、下部反射器１２２のミラー対は、ＧａＡｓ及びＡｌＡｓなどの、ＩＩＩ－Ｖ族半導体材料を含み得る。

【0055】

[0058] 複数の半導体層１２０は、下部反射器１２２の上に成長させられた活性層１２６をさらに含む。活性層１２６は、最大５％の窒素原子濃度を含む希釈窒化物材料などの、バルク材料であり得る。活性層１２６はＡｌＩｎＧａＰなどの半導体材料を含み得る。代替的に、活性層１２６は量子井戸又は量子ドットを含み得る。活性層１２６は、ＶＣＳＥＬ内に注入された電子及び正孔の再結合によって光子を生成し、放出する。材料及び形式、すなわち、バルク、量子井戸、又は量子ドットは、所望の出力波長、パワー、又は高温性能をもたらすように選定され得る。実施例によっては、所望の出力波長は約８００ｎｍ～約１６００ｎｍであり得る。

【0056】

[0059] 他の実施例では、光を吸収するための活性層を備える層状構造が形成され得る。このような実施例では、所望の吸収波長は約８００ｎｍ～約１７００ｎｍであり得る。

【0057】

[0060] 活性層１２６は、電荷キャリアを通すための、及び光の放出のためのアパーチャを提供するべく酸化させられる酸化下位層をさらに含み得る。酸化下位層は高いアルミニウム含有量を有し得、これにより、下位層は他の層よりも速い速度で酸化させられる。

【0058】

[0061] 複数の半導体層１２０は、活性層１２６の上に成長させられた上部反射器１２８をさらに含む。上部反射器１２８は、ミラー対の形の下部反射器１２２と同様の様態の交互の材料層を含む。上部反射器１２８のミラー対は、下部反射器１２２と同様の様態の、ＧａＡｓ及びＡｌＡｓなどの、ＩＩＩ－Ｖ族半導体材料を含み得る。それゆえ、上部反射器１２８もまた、ＤＢＲを含み得る。

【0059】

[0062] 一実施例では、上部反射器１２８は２０個の反射器対を含み得、下部反射器１２２は３０個の反射器対を含み得る。このように、上部反射器１２８は下部反射器１２２よりも透過性が高くなり得る。上部反射器１２８は、少なくとも一部の光が上部反射器１２８を通過することをさらに可能にし得る。このように、複数の半導体層１２０はトップエミッション型ＶＣＳＥＬを形成し得る。それゆえ、複数の半導体層１２０は上部反射器１２８の上のキャッピング層１２９をさらに含み得る。キャッピング層１２９は、光放出を妨げないよう、放出された光に対して透過的であり得る。

【0060】

[0063] 図１には示されていないが、層状構造１００から形成されたデバイスに電流を印加するための接点が層状構造１００上に形成され得る。実施例によっては、１つの接点は基板１１０上に形成され得、別の接点はキャッピング層１２９上に形成され得る。

【0061】

[0064] 下部反射器１２２はｎ型にドープされ得、上部反射器１２８はｐ型にドープされ得る。このようなドーピングの向きはトップエミッション型ＶＣＳＥＬのために一般的である。下部反射器１２２が主としてＧａＡｓ及びＡｌＡｓなどのＩＩＩ－Ｖ族半導体材料で形成される実施例によっては、下部反射器１２２は、Ｓｉ、Ｔｅ、Ｓ、及びＳｅのうちの１種以上の添加によってｎ型にドープされ得る。上部反射器１２８が主としてＧａＡｓ及びＡｌＡｓなどのＩＩＩ－Ｖ族半導体材料で形成される実施例によっては、上部反射器１２８は、Ｃ、Ｚｎ、Ｍｇ、及びＢｅの添加によってｐ型にドープされ得る。

【0062】

[0065] 下部反射器１２２及び上部反射器１２８のドーピングのゆえに、２つの反射器は、かくして、ｐ－ｏｎ－ｎ接合を形成し、下部反射器１２２と上部反射器１２８との間に活性層１２６を有する。上述されたように、多くの層状構造はデバイス製作のためのｐ－ｏｎ－ｎ接合構造を含み得る。ｐ－ｏｎ－ｎ接合構造のゆえに、基板１１０は、かくして、ｎ型にドープされ得、ｎ型下部反射器１２２に結合された低抵抗接触材料の役割を果たす。

【0063】

[0066] 以上においてさらに説明されたように、層状構造内においてＩＩＩ－Ｖ族半導体材料の層を成長させるためにＩＶ族半導体材料を基板１１０において用いることに関心がもたれている。一例では、基板１１０はＧｅを含み得る。Ｇｅの格子定数（３００Ｋにおいて５．６５８Å）、ＧａＡｓ（格子定数、３００Ｋにおいて５．６５３３Å）、及びＡｌＡｓ（格子定数、３００Ｋにおいて５．６６１１Å）は比較的接近している。それゆえ、Ｇｅ基板上にＧａＡｓ及びＡｌＡｓ層を成長させることに関心がもたれている。なぜなら、これは、望ましい低歪み特性を有する層状構造をもたらすことができるからである。

【0064】

[0067] 多くの層状構造のｐ－ｏｎ－ｎ構造のゆえに、通例、基板１１０はｎ型にドープされる。Ｇｅなどの、ＩＶ族半導体基板は、Ｐ、Ａｓ、及びＳｂなどの、Ｖ族材料の添加によってｎ型にドープされ得る。しかし、上述されたように、ｎ型Ｇｅなどの、一部の基板材料とオーム接触することは、これらの材料内で生じ得るフェルミ準位ピンニング効果のゆえに、困難になり得る。それゆえ、ＩＩＩ－Ｖ族半導体層を成長させるためにｎ型Ｇｅなどの基板を用いることは、比較的高い抵抗及び増大した損失を有し、基板上に好適な接点を製作するための集約的で制約的なソリューションを要し得るデバイスをもたらし得る。

【0065】

[0068] 図２は、本開示の実施例に係る層状構造２００を示す。層状構造２００は、以上において図１を参照して説明された層状構造１００と共通の要素を備える。このような要素は、対応する参照符号でラベル付けされており、上述されたものに実質的に対応する仕方で動作し得る。

【0066】

[0069] 層状構造２００は、ｐ型にドープされた、基板１１０を備える。一部のｐ型基板は、それらのｎ型の同等物において存在し得る、フェルミ準位ピンニング効果を被らない場合がある。１つのこのような例はｐ型Ｇｅ基板である。それゆえ、本質的に低抵抗及びオーム性であるｐ型Ｇｅ基板上に接点が製作され得る。Ｇｅなどの、ＩＶ族半導体基板は、Ａｌ、Ｇａ、及びＩｎなどの、ＩＩＩ族材料の添加によってｐ型にドープされ得る。

【0067】

[0070] 層状構造２００はトンネル接合層１３０をさらに備える。トンネル接合層１３０は、ｐ型層１３２、及びｐ型層１３２上のｎ型層１３４を含む。それゆえ、トンネル接合層１３０は、ｐ型層１３２及びｎ型層１３４の形成によるｎ－ｏｎ－ｐトンネル接合を含む。実施例によっては、ｐ型層１３２及びｎ型層１３４は、それぞれ、ｐ＋＋及びｎ＋＋に高濃度にドープされ得る。

【0068】

[0071] 上述されたように、ｐ型基板１１０と、複数の半導体層１２０内に含まれるｐ－ｏｎ－ｎ接合のｎ型層との間にｎ－ｏｎ－ｐ接合が形成され得る。このようなｎ－ｏｎ－ｐ接合は、図１に示される層状構造１００の基板１１０と下部反射器１２２との間に生じ得る。このようなｐ－ｏｎ－ｎ接合は、上述されたように、抵抗及び損失を増大させ得る。

【0069】

[0072] それゆえ、層状構造２００は基板１１０と複数の半導体層１２０との間のトンネル接合層１３０を備える。それゆえ、トンネル接合１３０は、電荷キャリアがｐ型基板１１０と複数の半導体層１２０のｎ型下部反射器１２２との間の障壁を横切ってトンネリングすることを可能にし得、これにより、抵抗及び損失を低減する。

【0070】

[0073] 実施例によっては、トンネル接合層１３０は、基板１１０上にｐ型層１３２をエピタキシャルに成長させ、ｐ型層１３２上にｎ型層をエピタキシャルに成長させることによって形成され得る。このように、約１０ｎｍの厚さを有する比較的薄いトンネル接合が形成され得る。

【0071】

[0074] 実施例によっては、トンネル接合層１３０は、基板１１０上にｐ型層１３２をエピタキシャルに成長させることによって形成され得る。その後、複数の半導体層１２０がｐ型層１３４上に成長させられ得る。実施例によっては、ｐ型層１３２の高いｐ＋＋ドーピングのゆえに、これは、ｎ型原子を複数の半導体層１２０の半導体層からｐ型層１３２に隣接した領域へ拡散させ得る。それゆえ、ｐ型層１３２に隣接した領域へのｎ型原子の拡散は、ｐ型層１３２に隣接したｎ型層１３４を実効的に形成し、これにより、トンネル接合層１３０を形成し得る。このような実施例では、ｎ型層１３４は、複数の半導体層１２０の半導体層からの拡散によって形成された拡散層を含み得る。ｎ型層１３４が拡散によって形成された、このような実施例では、トンネル接合は比較的厚くなり得、約０．３μｍの厚さを有し得る。

【0072】

[0075] 実施例によっては、トンネル接合層１３０は基板１１０と同じ材料で形成され得る。例えば、基板１１０はＧｅを含み得、トンネル接合層１３０のｐ型層１３２及びｎ型層１３４はＧｅを各々含み得る。

【0073】

[0076] 図２に示されるように、トンネル接合層１３０は基板１１０に隣接している。しかし、他の例では、基板１１０とトンネル接合層１３０との間に１つ以上の緩衝層が存在し得る。実施例によっては、１つ以上の緩衝層は基板１１０上の表面汚染物質の影響を緩和し、基板１１０のモルフォロジを平滑化し得、これにより、望ましい低歪み特性を有する層状構造２００をもたらす。

【0074】

[0077] 図２に示されるように、下部ｎ型反射器１２２はトンネル接合層１３０に隣接している。それゆえ、実施例によっては、複数の半導体層１２０のｐ－ｏｎ－ｎ接合のｎ型層はトンネル接合層１３０に隣接し得る。他の例では、下部ｎ型反射器１２２とトンネル接合層１３０との間に１つ以上の緩衝層が存在し得る。それゆえ、実施例によっては、複数の半導体層１２０のｐ－ｏｎ－ｎ接合のｎ型層とトンネル接合層１３０との間に１つ以上の緩衝層が存在し得る。

【0075】

[0078] 図３は、本開示の実施例に係る層状構造３００を示す。層状構造３００は、以上において図１及び図２を参照して説明された層状構造１００、２００と共通の要素を備える。このような要素は、対応する参照符号でラベル付けされており、上述されたものに実質的に対応する仕方で動作し得る。

【0076】

[0079] 層状構造３００は、基板１１０上に製作された第１の接触層１４０をさらに備える。層状構造３００は、キャッピング構造１２９上に製作された第２の接触層１５０をさらに備える。第２の接触層１５０は第１の接触ノード１５２及び第２の接触ノード１５４を含む。

【0077】

[0080] 上述されたように、複数の半導体層１２０は、ＶＣＳＥＬを形成するために用いられ得る。それゆえ、接触層１４０、１５０を介したＶＣＳＥＬへの電流の印加は、ＶＣＳＥＬ内に注入された、活性層１２６内の電子及び正孔の再結合を生じさせ得、ＶＣＳＥＬの上側からの光１６０の放出をもたらす。実施例によっては、光は約８００ｎｍ～約１６００ｎｍの波長を含み得る。

【0078】

[0081] ｐ型基板１１０は、ｐ型Ｇｅなどの、フェルミ準位ピンニング効果を被らない材料で形成され得る。それゆえ、第１の接触層１４０は、集約的又は制約的な製作ソリューションを用いずに、オーム性の性質をもってｐ型基板１１０と容易に接触し得る。それゆえ、ｐ型基板１１０へのオーム接触は、基板１１０と第１の接触層１４０との間の結合の抵抗を低減することができ、抵抗の低減及び損失の低減をもたらす。さらに、トンネル接合層１３０の存在は、電荷キャリアがｐ型基板１１０から複数の半導体層１２０の半導体層へトンネリングすることを可能にする。それゆえ、トンネル接合１３０は抵抗及び損失をさらに低減する。

【0079】

[0082] 図４は、本開示の実施例に係る層状構造を製作するための方法４００における処理ステップを示すフローチャートである。それゆえ、方法４００は、上述された、層状構造２００、３００のうちのどちらを製作するためにも用いられ得る。

【0080】

[0083] 本方法は、第１のステップ４１０において、基板上にトンネル接合層を形成することであって、基板がｐ型半導体材料を含む、形成することを含む。上述されたように、一部のｐ型基板は、オーム接点が基板上に製作されることを可能にし得る。実施例によっては、ｐ型半導体材料はＧｅを含み得る。

【0081】

[0084] 本方法は、第２のステップ４２０において、複数の半導体層を成長させることであって、複数の半導体層を成長させることが、少なくとも１つのｐ－ｏｎ－ｎ接合を成長させることを含む、成長させることをさらに含む。実施例によっては、複数の半導体層を成長させることは、複数の半導体層をエピタキシャルに成長させることを含み得る。

【0082】

[0085] 実施例によっては、トンネル接合層を成長させることは、ｎ－ｏｎ－ｐトンネル接合を形成することを含み得る。実施例によっては、ｎ－ｏｎ－ｐトンネル接合を形成することは、トンネル接合層を成長させることを含み得、ｎ－ｏｎ－ｐトンネル接合を形成することは、基板上にｐ型半導体層を成長させること、及びｐ型半導体層上にｎ型半導体層を成長させることを含む。実施例によっては、トンネル接合層を成長させることは、トンネル接合層をエピタキシャルに成長させることを含み得る。ｎ－ｏｎ－ｐトンネル接合をエピタキシャルに成長させることは、ｎ－ｏｎ－ｐトンネル接合の高レベルの制御を可能にし得、明確に定められた特性を有するｎ－ｏｎ－ｐトンネル接合をもたらす。例えば、ｎ－ｏｎ－ｐトンネル接合は比較的薄くなり得、約１０ｎｍになり得る。

【0083】

[0086] 実施例によっては、ｎ－ｏｎ－ｐトンネル接合を形成することは、基板上にｐ型半導体トンネル層を成長させることを含み、ｐ型半導体層上にｎ型半導体トンネル層を形成することは、ｎ型材料を複数の半導体層からトンネル接合層へ拡散させることを含む。このような実施例では、ｎ型層は複数の半導体層からの拡散によって形成され得るため、トンネル接合上にｎ型半導体を成長させるステップは必要でなくなり得るため、層状構造の形成はより迅速になり得る。しかし、このような実施例では、トンネル接合層は比較的厚くなり得、約０．３μｍになり得る。

【0084】

[0087] 以上の開示は、ＶＣＳＥＬの形成のための本開示の実施例に係る層状構造を実質的に提示した。それゆえ、ＶＣＳＥＬは、ｎ型反射器、ｐ型反射器、及びｎ型反射器とｐ型反射器との間の活性層を含む、少なくとも１つのｐ－ｏｎ－ｎ接合を含み得る。しかし、他の例では、本開示の実施例に係る層状構造は、層状構造が少なくとも１つのｐ－ｏｎ－ｎ接合を含む、別のデバイスを形成し得る。上記のデバイスは、ＬＥＤ、端面発光レーザ、及び光検出器のうちの１つを含み得る。

【0085】

[0088] それゆえ、本開示に係るこのような層状構造のｐ－ｏｎ－ｎ接合はｎ型半導体層及びｐ型半導体層を含み得る。実施例によっては、ｐ－ｏｎ－ｎ接合は、ｎ型半導体層とｐ型半導体層との間の、活性層などの、１つ以上の中間半導体層を含み得る。

【0086】

[0089] 上述の実施形態は本着想を限定しているのではなく、例示していること、及び当業者は、添付の請求項の範囲から逸脱することなく、多くの代替的な実施形態を設計することができるであろうことに留意されたい。単語「備える（comprising）」は、請求項において列挙されたもの以外の要素又はステップの存在を除外せず、「a」又は「an」は複数を除外せず、単一のプロセッサ又は他のユニットが、請求項に記載されているいくつかのユニットの機能を果たし得る。請求項内の参照符号はいずれも、それらの範囲を限定するように解釈されるべきではない。

【符号の説明】

【0087】

１００、２００、３００ 層状構造
１１０ 基板
１２０ 半導体層
１２２ 下部反射器
１２４ 下部反射器層
１２６ 活性層
１２８ 上部反射器
１２９ キャッピング層
１３０ トンネル接合層
１３２ ｐ型層
１３４ ｎ型層
１４０ 第１の接触層
１５０ 第２の接触層
１５２ 第１の接触ノード
１５４ 第２の接触ノード
１６０ 光

【図1】

【図2】

【図3】

【図4】

【外国語明細書】