特開 2024-25907 半導体直流遮断器および半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024025907

(43)【公開日】2024-02-28

(54)【発明の名称】半導体直流遮断器および半導体モジュール

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240220BHJP

   H01L 23/58 20060101ALI20240220BHJP

   H02H 3/08 20060101ALI20240220BHJP

   H02J 1/00 20060101ALI20240220BHJP

【ＦＩ】

H01L25/04 C

H01L23/56 C

H02H3/08 A

H02J1/00 309Q

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022129268

(22)【出願日】2022-08-15

(71)【出願人】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】川瀬 大助

(72)【発明者】

【氏名】佐々木 康二

(72)【発明者】

【氏名】前田 大輔

(72)【発明者】

【氏名】富安 邦彦

(72)【発明者】

【氏名】串間 宇幸

(72)【発明者】

【氏名】古川 智康

【テーマコード（参考）】

5G004

5G165

【Ｆターム（参考）】

5G004AA04

5G004AB02

5G004BA04

5G004DA02

5G004DA04

5G004EA01

5G165BB04

5G165CA01

5G165EA01

5G165HA07

5G165KA05

5G165LA02

5G165NA02

5G165NA04

(57)【要約】

【課題】
異常電流を検出した時に電流を遮断するための半導体スイッチング素子が故障した場合でも電流の遮断が可能な冗長性を有する半導体直流遮断器を提供する。
【解決手段】
異常電流の検出時に主電流を遮断する半導体スイッチング素子２１を有する半導体直流遮断器１において、半導体スイッチング素子２１に直列に接続されたヒューズ２５と、異常電流を検出する異常電流検出部１１と、異常電流検出部１１で異常電流が検出された場合に半導体スイッチング素子２１をオフするゲート駆動部１２と、を有し、半導体スイッチング素子２１をオフする異常電流の大きさが、ヒューズ２５の溶断電流よりも小さく設定されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

異常電流の検出時に主電流を遮断する半導体スイッチング素子を有する半導体直流遮断器において、
前記半導体スイッチング素子に直列に接続されたヒューズと、
前記異常電流を検出する異常電流検出部と、
前記異常電流検出部で前記異常電流が検出された場合に前記半導体スイッチング素子をオフするゲート駆動部と、を有し、
前記半導体スイッチング素子をオフする前記異常電流の大きさが、前記ヒューズの溶断電流よりも小さく設定されていることを特徴とする半導体直流遮断器。

【請求項2】

請求項１において、
前記異常電流検出部は、前記ヒューズの寄生抵抗または寄生インダクタンスの両端に生じる電圧を含んだ電圧に基づいて前記異常電流を検出することを特徴とする半導体直流遮断器。

【請求項3】

請求項１において、
前記半導体スイッチング素子を経路内に含み、かつ、前記ヒューズを経路内に含まないクランプ回路を有することを特徴とする半導体直流遮断器。

【請求項4】

請求項１において、
前記半導体スイッチング素子は、第１のスイッチング素子の基準電位端子と第２のスイッチング素子の基準電位端子とが接続されて構成された双方向スイッチであることを特徴とする半導体直流遮断器。

【請求項5】

請求項１において、
前記半導体スイッチング素子は、前記主電流が流れる第１の主端子および第２の主端子を有し、
前記半導体スイッチング素子と、前記半導体スイッチング素子を内蔵する筐体と、前記第１の主端子に接続された第１の外部端子と、前記第２の主端子に接続された第２の外部端子とを有する半導体モジュールを有し、
前記ヒューズは前記半導体モジュールの前記筐体内に内蔵されていることを特徴とする半導体直流遮断器。

【請求項6】

請求項５において、
前記ヒューズは、前記筐体内の配線の一部で形成されており、前記溶断電流が流れた時に溶断するようになっていることを特徴とする半導体直流遮断器。

【請求項7】

請求項６において、
前記ヒューズは、前記第１の外部端子と一体に形成された接続配線の一部が細くなっている、または、薄くなっている、または、他の部分より融点の低い材料で構成されていることにより形成されていることを特徴とする半導体直流遮断器。

【請求項8】

第１の主端子および第２の主端子を有する半導体スイッチング素子と、前記半導体スイッチング素子を内蔵する筐体と、前記第１の主端子に接続された第１の外部端子と、前記第２の主端子に接続された第２の外部端子とを有する半導体モジュールにおいて、
前記半導体スイッチング素子は、前記第１の主端子を有する第１のスイッチング素子の基準電位端子と前記第２の主端子を有する第２のスイッチング素子の基準電位端子とが接続されて構成された双方向スイッチであり、
前記半導体スイッチング素子と直列に接続され、前記筐体内に内蔵されたヒューズをさらに有することを特徴とする半導体モジュール。

【請求項9】

請求項８において、
前記ヒューズは、前記筐体内の配線の一部で形成されており、所定の溶断電流が流れた時に溶断するようになっていることを特徴とする半導体モジュール。

【請求項10】

請求項９において、
前記ヒューズは、前記第１の外部端子と一体に形成された接続配線の一部が細くなっている、または、薄くなっている、または、他の部分より融点の低い材料で構成されていることにより形成されていることを特徴とする半導体モジュール。

【請求項11】

請求項９において、
前記ヒューズは、前記第１のスイッチング素子の前記基準電位端子と前記第２のスイッチング素子の前記基準電位端子との間に形成されていることを特徴とする半導体モジュール。

【請求項12】

請求項８において、
前記筐体内にゲルを有し、
前記ヒューズは、前記ゲルにより封止されていることを特徴とする半導体モジュール。

【請求項13】

請求項８において、
前記筐体の外部と接続される外部端子として、前記ヒューズの寄生抵抗または寄生インダクタンスの両端に生じる電圧を含んだ電圧を計測可能な計測端子を有することを特徴とする半導体モジュール。

【請求項14】

請求項８から１３の何れかに記載の半導体モジュールと、
前記ヒューズの寄生抵抗または寄生インダクタンスの両端に生じる電圧を含んだ電圧に基づいて異常電流を検出する異常電流検出部と、
前記異常電流検出部で前記異常電流が検出された場合に前記半導体スイッチング素子をオフするゲート駆動部と、を有し、
前記半導体スイッチング素子をオフする前記異常電流の大きさが、前記ヒューズの溶断電流よりも小さく設定されていることを特徴とする半導体直流遮断器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体直流遮断器および半導体モジュールに関する。

【背景技術】

【0002】

異常電流が発生した場合に電流を遮断する機器としては、例えば、ヒューズや、機械式直流遮断器や、半導体直流遮断器などがある。

【0003】

半導体直流遮断器ではないが、ヒューズを用いたものとしては、例えば特許文献１があり、特許文献１の要約および図１には、「動作中に１個の半導体スイッチング素子が短絡故障した場合でも、動作の継続が可能な半導体モジュールを提供する。」こと、および、「実施形態の半導体モジュールは、第１の外部端子と、第２の外部端子と、第１の外部端子と第２の外部端子との間に電気的に接続され、第１のゲート電極を有する第１の半導体スイッチング素子と、第１の外部端子と第２の外部端子との間に第１の半導体スイッチング素子に対して電気的に並列に接続され、第２のゲート電極を有する第２の半導体スイッチング素子と、第１の外部端子と第１の半導体スイッチング素子との間に電気的に接続された第１のヒューズと、第２の外部端子と第１の半導体スイッチング素子との間に電気的に接続された第２のヒューズと、を備える。」ことが記載されている。

【0004】

また、半導体直流遮断器としては、例えば特許文献２があり、特許文献２の要約および図１には、「従来よりも汎用性に優れた半導体遮断装置を提供する。」こと、および、「半導体遮断装置（１）は、半導体スイッチ（２０）と、半導体スイッチ（２０）に流れる電流値を検出する電流センサ（３０）と、上記電流値に対応する連続通電許容時間を示す限時特性に基づき半導体スイッチ（２０）を遮断する制御回路（１０）と、を備えている。」ことが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２０－４７６７４号公報

【特許文献2】特開２０２２－３９７７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１によれば、特許文献１の図６のように並列接続された複数の半導体スイッチング素子のうち１つが短絡故障した場合に、短絡故障した半導体スイッチング素子の両側に直列に接続された第１のヒューズと第２のヒューズが同時に切断され、ゲート電極への電流経路を遮断するので、残りの半導体スイッチング素子で動作の継続が可能となる。しかしながら、一度切断されたヒューズは再利用することができない。

【0007】

一方、特許文献２のような半導体直流遮断器であれば、異常電流を検出して半導体スイッチにより遮断するので、遮断後に再利用することが可能である。半導体直流遮断器は、機械式直流遮断器と比較して、半導体の高速遮断特性により異常電流の速やかな遮断が可能であり、保護対象機器へのダメージを抑制できる利点がある。

【0008】

しかしながら、半導体スイッチング素子は宇宙線などによる偶発故障がおこり得るという問題がある。

【0009】

本発明が解決しようとする課題は、異常電流を検出した時に電流を遮断するための半導体スイッチング素子が故障した場合でも電流の遮断が可能な冗長性を有する半導体直流遮断器と、それに用いるのに適した半導体モジュールを提供することである。

【課題を解決するための手段】

【0010】

本発明の半導体直流遮断器は、例えば、異常電流の検出時に主電流を遮断する半導体スイッチング素子を有する半導体直流遮断器において、前記半導体スイッチング素子に直列に接続されたヒューズと、前記異常電流を検出する異常電流検出部と、前記異常電流検出部で前記異常電流が検出された場合に前記半導体スイッチング素子をオフするゲート駆動部と、を有し、前記半導体スイッチング素子をオフする前記異常電流の大きさが、前記ヒューズの溶断電流よりも小さく設定されていることを特徴とする。

【0011】

また、本発明の半導体モジュールは、例えば、第１の主端子および第２の主端子を有する半導体スイッチング素子と、前記半導体スイッチング素子を内蔵する筐体と、前記第１の主端子に接続された第１の外部端子と、前記第２の主端子に接続された第２の外部端子とを有する半導体モジュールにおいて、前記半導体スイッチング素子は、前記第１の主端子を有する第１のスイッチング素子の基準電位端子と前記第２の主端子を有する第２のスイッチング素子の基準電位端子とが接続されて構成された双方向スイッチであり、前記半導体スイッチング素子と直列に接続され、前記筐体内に内蔵されたヒューズをさらに有することを特徴とする。

【発明の効果】

【0012】

本発明によれば、異常電流を検出した時に電流を遮断するための半導体スイッチング素子が故障した場合でも電流の遮断が可能な冗長性を有する半導体直流遮断器と、それに用いるのに適した半導体モジュールを実現できる。

【図面の簡単な説明】

【0013】

【図1】実施例１の半導体直流遮断器および半導体モジュールの回路図。

【図2】実施例１の半導体モジュールの斜視図。

【図3】実施例１の半導体モジュールの内部の斜視図。

【図4】実施例１の半導体モジュールの内部の上面図。

【図5】実施例１の半導体モジュールの内部の上面図。

【図6】実施例１の半導体モジュールの第１の外部端子およびヒューズの上面図。

【図7】実施例２の半導体直流遮断器および半導体モジュールの回路図。

【図8】実施例２の半導体モジュールの内部の斜視図。

【図9】実施例２の半導体モジュールの内部の上面図。

【図10】実施例３の半導体直流遮断器および半導体モジュールの回路図。

【図11】実施例４の半導体直流遮断器および半導体モジュールの回路図。

【発明を実施するための形態】

【0014】

以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。

【実施例0015】

図１は、実施例１の半導体直流遮断器および半導体モジュールの回路図である。

【0016】

実施例１の半導体直流遮断器１は、電源３と保護対象機器４との間に接続され、異常電流の検出時に電流を遮断する。ここで、半導体直流遮断器１は、異常電流の検出時に主電流を遮断する半導体スイッチング素子２１と、半導体スイッチング素子２１に直列に接続されたヒューズ２５と、異常電流を検出する異常電流検出部１１と、異常電流検出部１１で異常電流が検出された場合に半導体スイッチング素子２１をオフするゲート駆動部１２とを有する。そして、半導体スイッチング素子２１をオフする異常電流の大きさが、ヒューズ２５の溶断電流よりも小さく設定されている。なお、ヒューズ２５の溶断電流は、保護対象機器４の許容電流以下に設定されている。

【0017】

このような構成により、異常電流が流れた際に、異常電流を検出して、ヒューズ２５が溶断する前に半導体スイッチング素子２１をオフして電流を遮断することができるので、半導体直流遮断器１を再利用することが可能であるとともに、半導体スイッチング素子２１が宇宙線などによって故障した場合でも、直列に接続されたヒューズ２５が溶断することで電流の遮断が可能となる。すなわち、異常電流を検出した時に電流を遮断するための半導体スイッチング素子２１が故障した場合でも電流の遮断が可能な冗長性を有する。

【0018】

半導体スイッチング素子２１は、第１のスイッチング素子２１ａの基準電位端子と第２のスイッチング素子２１ｂの基準電位端子とが接続されて構成された双方向スイッチで構成されている。これにより、どちらの方向の電流でも遮断することができる。なお、双方向で遮断する必要がない場合は、一方向の半導体スイッチング素子２１を用いてもよい。

【0019】

図１では、第１のスイッチング素子２１ａと第２のスイッチング素子２１ｂとしてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いた例を示しているが、これに限られず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他の半導体スイッチング素子を用いてもよい。

【0020】

半導体スイッチング素子２１がＭＯＳＦＥＴの場合、主電流が流れる基準電位端子は主端子の１つであるソースＳである。そして、主電流が流れるもう１つの主端子であるドレインＤとの間に、ＭＯＳＦＥＴが内蔵するボディダイオードで構成されたダイオード２２が逆並列に接続されている。そして、ゲートＧにゲート駆動部１２からの制御信号が入力されてオン、オフが制御される。なお、ＩＧＢＴの場合は、ソースをエミッタと読み替え、ドレインをコレクタと読み替え、ダイオード２２は外付けのダイオードを用いればよい。

【0021】

半導体直流遮断器１は、半導体スイッチング素子２１を内蔵する半導体モジュール２を有している。

【0022】

図２は、実施例１の半導体モジュールの斜視図であり、図３は、実施例１の半導体モジュールの内部の斜視図であり、図４および図５は、実施例１の半導体モジュールの内部の上面図であり、図５は、実施例１の半導体モジュールの内部の上面図であり、図６は、実施例１の半導体モジュールの第１の外部端子およびヒューズの上面図である。なお、図５では、外部端子および補助端子と、それらに一体に形成された接続配線を図示しているが、図４ではそれらを図示省略している。

【0023】

半導体モジュール２は、半導体スイッチング素子２１と、半導体スイッチング素子２１を内蔵する筐体３８と、第１の外部端子３１と、第２の外部端子３２とを有する。第１の外部端子３１は、半導体スイッチング素子２１の第１の主端子に接続され、第２の外部端子３２は、半導体スイッチング素子２１の第２の主端子に接続されている。図１では、第１の主端子は第１のスイッチング素子２１ａのドレインＤであり、第２の主端子は第２のスイッチング素子２１ｂのドレインＤである例を示している。

【0024】

さらに、実施例１では、半導体スイッチング素子２１と直列に接続されたヒューズ２５も半導体モジュール２の筐体３８内に内蔵されている。そして、この内蔵されたヒューズ２５は、筐体３８内の配線の一部で形成されており、所定の溶断電流が流れた時に溶断するようになっている。

【0025】

実施例１では、内蔵されたヒューズ２５の一例として、図６に示すように、ヒューズ２５は、第１の外部端子３１と一体に形成された接続配線３１ａの一部が細くなっていることにより形成されている。これにより、図１に示すように、半導体スイッチング素子２１と保護対象機器４との間にヒューズ２５を設けることができる。なお、ヒューズ２５の形成方法はこれに限られず、例えば、第１の外部端子３１と一体に形成された接続配線３１ａの一部が薄くなっている、または、他の部分より融点の低い材料で構成されていることによってヒューズ２５を形成してもよい。

【0026】

また、半導体モジュール２の筐体３８内は、図示しないシリコーンゲルなどのゲルで封止されており、ヒューズ２５もゲルにより封止されている。これによって、ヒューズ２５の絶縁耐圧が向上し、小型化することができる。

【0027】

また、ヒューズ２５は、寄生抵抗および寄生インダクタンスを有している。そして、半導体モジュール２の配線も、寄生抵抗および寄生インダクタンスを有している。図１に示す寄生抵抗２３は、配線の寄生抵抗とヒューズ２５の寄生抵抗とを含んだものであり、寄生インダクタンス２４は、配線の寄生インダクタンスとヒューズ２５の寄生インダクタンスとを含んだものである。

【0028】

そこで、実施例１の異常電流検出部１１は、ヒューズ２５の寄生抵抗または寄生インダクタンスも利用し、ヒューズ２５の寄生抵抗または寄生インダクタンスの両端に生じる電圧を含んだ電圧に基づいて異常電流を検出する構成とした。

【0029】

そのために、半導体モジュール２は、筐体３８の外部と接続される外部端子として、ヒューズ２５の寄生抵抗または寄生インダクタンスの両端に生じる電圧を含んだ電圧を計測可能な計測端子を有する構成とした。実施例１では、計測端子として、図３に示す異常電流計測用補助端子３７と、第１のドレインセンス補助端子３５とを用いることができる。

【0030】

異常電流計測用補助端子３７は、図１の異常電流検出部１１の右側に接続される端子であり、図３において、第１の外部端子３１に直接接続されている。なお、異常電流計測用補助端子３７は、これに限られず、ヒューズ２５よりも第１の外部端子３１側であれば、接続配線３１ａに直接接続されていてもよい。なお、実施例１では２つある第１の外部端子３１のうち一方のみに異常電流計測用補助端子３７を設けた例を示しているが、他方の第１の外部端子３１に設けてもよいし、両方の第１の外部端子３１に設けてもよい。また、第１の外部端子３１を１つだけにしてもよい。

【0031】

第１のドレインセンス補助端子３５は、図１の異常電流検出部１１の左側に接続される端子であり、図５の第１のドレインセンスパッド４５に接続されている。これにより、第１のスイッチング素子２１ａのドレインＤの電位を計測可能となる。なお、実施例１では第１のドレインセンス補助端子３５を２つ設けているが、１つだけにしてもよい。また、第１のドレインセンス補助端子３５は、他の補助端子よりも大きく、第１の外部端子３１に近い形状の外部端子となっている。これによって電力変換装置などに用いられる半導体モジュールの交流端子の部品を流用することができる。なお、第１のドレインセンス補助端子３５は、これに限られず、他の補助端子と同様の小さな形状としてもよい。

【0032】

図３から図５に示すように、実施例１の半導体モジュール２は、ベースプレート３９の上に、６枚の絶縁基板４７を有している。絶縁基板４７の上には、配線層４８が形成されており、そのうちの一部がパッドとして機能する。

【0033】

図４に示すように、上側の３枚の絶縁基板４７のうち、大きな２枚はそれぞれ複数の第１のスイッチング素子２１ａが搭載され、はんだなどの接合材やボンディングワイヤ４９などによって接続されている。残りの１枚は、第１のスイッチング素子２１ａのゲートＧに接続されたゲートパッド４３と第１のスイッチング素子２１ａのソースセンスに接続されたソースセンスパッド４４とを有する補助基板である。

【0034】

同様に、下側の３枚の絶縁基板４７のうち、大きな２枚はそれぞれ複数の第２のスイッチング素子２１ｂが搭載されている。残りの１枚は、第２のスイッチング素子２１ｂのゲートＧに接続されたゲートパッド４３と第２のスイッチング素子２１ｂのソースセンスに接続されたソースセンスパッド４４とを有する補助基板である。

【0035】

ここでは、電流容量を確保するために複数の第１のスイッチング素子２１ａ、第２のスイッチング素子２１ｂを用いるとともに、左側の絶縁基板４７と右側の絶縁基板４７で２並列の構成としているが、これに限られず、３並列以上の構成としてもよいし、左側と右側に分けずに１つの経路としてもよい。また、補助基板を用いず第１のスイッチング素子２１ａ、第２のスイッチング素子２１ｂが搭載された絶縁基板４７にゲートパッド４３とソースセンスパッド４４とを設ける構成としてもよい。また、上側と下側に分けずに、１つの絶縁基板４７に第１のスイッチング素子２１ａと第２のスイッチング素子２１ｂとを搭載してもよい。すなわち、絶縁基板４７の枚数は任意である。

【0036】

図３および図５に示すように、半導体モジュール２は、外部端子として、第１の外部端子３１と、第２の外部端子３２と、ゲート補助端子３３と、ソースセンス補助端子３４と、第１のドレインセンス補助端子３５と、第２のドレインセンス補助端子３６と、異常電流計測用補助端子３７とを有している。

【0037】

第１の外部端子３１は、第１のドレインパッド４１に接続され、第１のスイッチング素子２１ａのドレインＤと接続されて、主電流が流れる。第２の外部端子３２は、第２のドレインパッド４２に接続され、第２のスイッチング素子２１ｂのドレインＤと接続されて、主電流が流れる。

【0038】

右側のゲート補助端子３３は、上側のゲートパッド４３に接続され、第１のスイッチング素子２１ａのゲートＧに接続されている。左側のゲート補助端子３３は、下側のゲートパッド４３に接続され、第２のスイッチング素子２１ｂのゲートＧに接続されている。

【0039】

右側のソースセンス補助端子３４は、上側のソースセンスパッド４４に接続され、第１のスイッチング素子２１ａのソースセンスに接続されている。左側のソースセンス補助端子３４は、下側のソースセンスパッド４４に接続され、第２のスイッチング素子２１ｂのソースセンスに接続されている。

【0040】

ゲート補助端子３３とソースセンス補助端子３４は、ゲート駆動部１２に接続され、ゲート駆動部１２からの制御信号により半導体スイッチング素子２１が駆動される。

【0041】

第１のドレインセンス補助端子３５と、異常電流計測用補助端子３７は、すでに説明した通りであるため説明を省略する。

【0042】

第２のドレインセンス補助端子３６は、第２のドレインセンスパッド４６に接続されている。これにより、第２のスイッチング素子２１ｂのドレインＤの電位を計測可能となる。なお、実施例１では第２のドレインセンス補助端子３６を１つのみ設けているが、２つ以上設けてもよい。

【0043】

次に、実施例１のクランプ回路について説明する。

【0044】

図１に示すように、実施例１では、ヒューズ２５を直列接続している。ヒューズ２５は、所定の溶断電流が流れたときに溶断するよう電流密度を高く設定する必要があるため、インダクタンスが大きい。ヒューズ２５を直列接続することによってインダクタンスが増大すると、半導体スイッチング素子２１を遮断したときにサージ電圧が増大するので、半導体スイッチング素子２１として高耐圧の素子が必要となってしまう。しかしながら、半導体スイッチング素子２１の高耐圧化は半導体スイッチング素子２１のオン抵抗の増大をもたらすので、損失が大きくなってしまうという問題がある。

【0045】

そこで、実施例１では、サージ電圧を抑制するために、クランプ回路を有する構成とした。半導体スイッチング素子２１を経路内に含み、かつ、ヒューズ２５を経路内に含まないクランプ回路を設けることで、ヒューズ２５のインダクタンスによる影響を抑制することができる。

【0046】

実施例１では、２種類のクランプ回路を有する例を示している。

【0047】

１つ目のクランプ回路は、第１のスイッチング素子２１ａと、第１のスイッチング素子２１ａのゲートＧとドレインＤとの間に接続されたツェナーダイオード２６と、ゲート駆動部１２とを含む経路で構成されるクランプ回路である。異常電流が検出されて、ゲート駆動部１２により第１のスイッチング素子２１ａのゲートから電荷を抜き、第１のスイッチング素子２１ａに流れる電流を遮断する際に、ドレインサージ電圧が誘起され、ツェナーダイオード２６にアバランシェ電圧を越える電圧が印加されると、アバランシェ電流が第１のスイッチング素子２１ａのゲートＧに充電されるので、スイッチングスピードを遅くしてゆっくり遮断することができる。これにより、ソースＳとドレインＤとの間の最大電圧を制限することができ、低い耐圧の半導体スイッチング素子２１を用いることが可能となる。

【0048】

第１のスイッチング素子２１ａに接続されるツェナーダイオード２６は、第１のスイッチング素子２１ａのゲート補助端子３３と第１のドレインセンス補助端子３５との間に接続すればよい。なお、寄生インダクタンスは小さい方が望ましいため、第１のドレインセンス補助端子３５よりも小さい端子で構成されたドレインセンス補助端子を別途設け、そちらに接続するようにしてもよい。

【0049】

また、図１に示すように、第２のスイッチング素子２１ｂ側についても同様に、第２のスイッチング素子２１ｂのゲートＧとドレインＤとの間にもツェナーダイオード２６を設けることで、第２のスイッチング素子２１ｂを経路内に含むクランプ回路を設けている。第２のスイッチング素子２１ｂに接続されるツェナーダイオード２６は、第２のスイッチング素子２１ｂのゲート補助端子３３と第２のドレインセンス補助端子３６との間に接続すればよい。第２のドレインセンス補助端子３６ではなく第２の外部端子３２に接続することも可能であるが、寄生インダクタンスは小さい方が望ましいため、第２のドレインセンス補助端子３６の方が望ましい。

【0050】

これらの１つ目のクランプ回路の経路内にはヒューズ２５が含まれないので、ヒューズ２５を直列接続することによってインダクタンスが増大してもその影響を受けない構成となっている。

【0051】

２つ目のクランプ回路は、半導体スイッチング素子２１と、半導体スイッチング素子２１の両端に接続されたバリスタ１３とを含む経路で構成されるクランプ回路である。なお、図１のバリスタ１３の横に図示したインダクタンスはこのクランプ回路の寄生インダクタンスである。バリスタ１３は、例えば金属酸化物バリスタ（ＭＯＶ：Metal Oxide Varistor）を用いることができる。バリスタ１３は、所定以上の電圧がかかるとアバランシェして抵抗が下がり、バリスタ１３側に電流がバイパスして流れるので、低い耐圧の半導体スイッチング素子２１を用いることが可能となる。また、１つ目のクランプ回路は、１つ目のクランプ回路の動作時に半導体スイッチング素子２１に熱負荷がかかるので、この２つ目のクランプ回路によってそれを軽減できる効果もある。

【0052】

バリスタ１３の一方は、第１のドレインセンス補助端子３５に接続され、他方は、第２のドレインセンス補助端子または第２の外部端子３２に接続すればよい。第２のドレインセンス補助端子よりも第２の外部端子３２の方が大きな電流容量を有するので、第２の外部端子３２に接続するのが望ましい。同じく、第１のドレインセンス補助端子３５は、他の補助端子よりも大きな電流容量を有することが望ましい。

【0053】

この２つ目のクランプ回路の経路内にはヒューズ２５が含まれないので、ヒューズ２５を直列接続することによってインダクタンスが増大してもその影響を受けない構成となっている。

【0054】

なお、図１では、ツェナーダイオード２６とバリスタ１３を半導体モジュール２の外部に設ける構成としているが、少なくとも一方を半導体モジュール２に内蔵するようにしてもよい。おなじく、異常電流検出部１１とゲート駆動部１２についても、一方または両方を半導体モジュール２に内蔵するようにしてもよい。

【0055】

以上説明したとおり、実施例１によれば、異常電流を検出した時に電流を遮断するための半導体スイッチング素子２１が故障した場合でも電流の遮断が可能な冗長性を有する半導体直流遮断器１と、それに用いるのに適した半導体モジュール２を実現できる。

【実施例0056】

実施例２は、実施例１の変形例である。実施例２は、ヒューズ２５の実現方法が実施例１とは異なっている。これ以外は実施例１と同じであるため、相違点を中心に説明し、重複する説明は省略する。

【0057】

図７は、実施例２の半導体直流遮断器および半導体モジュールの回路図であり、図８は、実施例２の半導体モジュールの内部の斜視図であり、図９は、実施例２の半導体モジュールの内部の上面図である。図７は図１に対応し、図８は図３に対応し、図９は図４に対応する図である。

【0058】

実施例２の半導体直流遮断器１および半導体モジュール２は、ヒューズ２５が第１のスイッチング素子２１ａの基準電位端子であるソースＳと第２のスイッチング素子２１ｂの基準電位端子であるソースＳとの間に形成されている。なお、この場合でも、電流経路上は直列であるため、ヒューズ２５と半導体スイッチング素子２１は直列接続であると解釈する。

【0059】

実施例２では、内蔵されたヒューズ２５が、筐体３８内の配線の一部で形成されており、所定の溶断電流が流れた時に溶断するようになっている点では実施例１同じであるが、図９に示すように、第１のスイッチング素子２１ａが搭載された絶縁基板４７と第２のスイッチング素子２１ｂが搭載された絶縁基板４７との間を接続するボンディングワイヤ４９が、図４に比べて少なくなっており、これによってヒューズ２５として機能するようになっている。したがって、実施例１に比べて実現が容易であるというメリットがある。実施例２のヒューズ２５もゲルにより封止することができる。

【0060】

ただし、実施例２では、寄生抵抗２３と寄生インダクタンス２４にはヒューズ２５の寄生抵抗と寄生インダクタンスは含まれていないので、異常電流を検出する感度は実施例１の方が高い。また、ヒューズ２５が１つ目のクランプ回路の経路内に含まれていない点では実施例１と同じであるため同じ効果が得られるが、２つ目のクランプ回路については経路内にヒューズ２５が含まれるため、２つ目のクランプ回路についてはヒューズ２５を直列接続することによってインダクタンスが増大する影響を受ける点で実施例１と異なっている。