知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024027052
(43)【公開日】2024-02-29
(54)【発明の名称】Ａ／Ｄコンバータ
(51)【国際特許分類】
H03K 9/02 20060101AFI20240221BHJP
H03M 1/12 20060101ALI20240221BHJP
H04L 25/02 20060101ALI20240221BHJP
H04L 25/49 20060101ALI20240221BHJP
【ＦＩ】
H03K9/02
H03M1/12 C
H04L25/02 R
H04L25/49 K
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022129765
(22)【出願日】2022-08-16
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】齋藤 晋一
【テーマコード（参考）】
5J022
5K029
【Ｆターム（参考）】
5J022AA06
5J022BA00
5J022CD03
5J022CF00
5J022CF01
5K029FF02
5K029HH08
(57)【要約】
【課題】多値ＰＡＭ信号を整形可能なイコライザ回路を提供する。
【解決手段】Ａ／Ｄコンバータ７００は、ＰＡＭ４の差動信号を複数のしきい値と比較して量子化する。差動バッファ７１０は、差動信号ＩＮＰ／ＩＮＮを受ける。電圧シフト回路７２０は、差動バッファ７１０の差動出力ＤＰ／ＤＮをレベルシフトし、コモン電圧が異なる第１差動信号Ｄ０Ｐ／Ｄ０Ｎおよび第２差動信号Ｄ２Ｐ／Ｄ２Ｎを生成する。第１コンパレータ７３０は、第２差動信号Ｄ２の逆相信号Ｄ２Ｎと第１差動信号Ｄ０の正相信号Ｄ０Ｐを比較する。第２コンパレータ７３２は、第１差動信号Ｄ０の正相信号Ｄ０Ｐと第１差動信号Ｄ０の逆相信号Ｄ０Ｎを比較する。第３コンパレータ７３４は、第２差動信号Ｄ２の正相信号Ｄ２Ｐと第１差動信号Ｄ０の逆相信号Ｄ０Ｎを比較する。
【選択図】図６
【解決手段】Ａ／Ｄコンバータ７００は、ＰＡＭ４の差動信号を複数のしきい値と比較して量子化する。差動バッファ７１０は、差動信号ＩＮＰ／ＩＮＮを受ける。電圧シフト回路７２０は、差動バッファ７１０の差動出力ＤＰ／ＤＮをレベルシフトし、コモン電圧が異なる第１差動信号Ｄ０Ｐ／Ｄ０Ｎおよび第２差動信号Ｄ２Ｐ／Ｄ２Ｎを生成する。第１コンパレータ７３０は、第２差動信号Ｄ２の逆相信号Ｄ２Ｎと第１差動信号Ｄ０の正相信号Ｄ０Ｐを比較する。第２コンパレータ７３２は、第１差動信号Ｄ０の正相信号Ｄ０Ｐと第１差動信号Ｄ０の逆相信号Ｄ０Ｎを比較する。第３コンパレータ７３４は、第２差動信号Ｄ２の正相信号Ｄ２Ｐと第１差動信号Ｄ０の逆相信号Ｄ０Ｎを比較する。
【選択図】図６
【特許請求の範囲】
【請求項1】
ＰＡＭ４信号を複数のしきい値と比較して量子化するＡ／Ｄコンバータであって、
前記ＰＡＭ４信号を受ける差動バッファと、
前記差動バッファの差動出力をレベルシフトし、コモン電圧が異なる第１差動信号および第２差動信号を生成する電圧シフト回路と、
前記第２差動信号の逆相信号と前記第１差動信号の正相信号を比較する第１コンパレータと、
前記第１差動信号の正相信号と前記第１差動信号の逆相信号を比較する第２コンパレータと、
前記第２差動信号の正相信号と前記第１差動信号の逆相信号を比較する第３コンパレータと、
を備える、Ａ／Ｄコンバータ。
前記ＰＡＭ４信号を受ける差動バッファと、
前記差動バッファの差動出力をレベルシフトし、コモン電圧が異なる第１差動信号および第２差動信号を生成する電圧シフト回路と、
前記第２差動信号の逆相信号と前記第１差動信号の正相信号を比較する第１コンパレータと、
前記第１差動信号の正相信号と前記第１差動信号の逆相信号を比較する第２コンパレータと、
前記第２差動信号の正相信号と前記第１差動信号の逆相信号を比較する第３コンパレータと、
を備える、Ａ／Ｄコンバータ。
【請求項2】
前記電圧シフト回路は、
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗および第１電流源と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第４抵抗および第２電流源と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第３抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第４抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号である、請求項１に記載のＡ／Ｄコンバータ。
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗および第１電流源と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第４抵抗および第２電流源と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第３抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第４抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号である、請求項１に記載のＡ／Ｄコンバータ。
【請求項3】
前記電圧シフト回路は、コモン電圧が、前記第１差動信号のコモン電圧と前記第２差動信号のコモン電圧の中央に位置する第３差動信号をさらに生成し、
前記Ａ／Ｄコンバータは、
前記第３差動信号の逆相信号と前記第１差動信号の正相信号を比較する第４コンパレータと、
前記第３差動信号の正相信号と前記第１差動信号の逆相信号を比較する第５コンパレータと、
をさらに備える、請求項１に記載のＡ／Ｄコンバータ。
前記Ａ／Ｄコンバータは、
前記第３差動信号の逆相信号と前記第１差動信号の正相信号を比較する第４コンパレータと、
前記第３差動信号の正相信号と前記第１差動信号の逆相信号を比較する第５コンパレータと、
をさらに備える、請求項１に記載のＡ／Ｄコンバータ。
【請求項4】
前記電圧シフト回路は、
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗、第４抵抗および第１電流源と、
前記第３抵抗および前記第４抵抗の直列接続に対して並列に接続された第５抵抗と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第６抵抗、第７抵抗および第２電流源と、
前記第６抵抗および前記第７抵抗の直列接続に対して並列に接続された第８抵抗と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第４抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第７抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号であり、
前記第３抵抗と前記第４抵抗の接続ノードの信号が前記第３差動信号の正相信号であり、
前記第６抵抗と前記第７抵抗の接続ノードの信号が前記第３差動信号の逆相信号である、請求項３に記載のＡ／Ｄコンバータ。
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗、第４抵抗および第１電流源と、
前記第３抵抗および前記第４抵抗の直列接続に対して並列に接続された第５抵抗と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第６抵抗、第７抵抗および第２電流源と、
前記第６抵抗および前記第７抵抗の直列接続に対して並列に接続された第８抵抗と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第４抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第７抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号であり、
前記第３抵抗と前記第４抵抗の接続ノードの信号が前記第３差動信号の正相信号であり、
前記第６抵抗と前記第７抵抗の接続ノードの信号が前記第３差動信号の逆相信号である、請求項３に記載のＡ／Ｄコンバータ。
【請求項5】
前記差動バッファは、
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースおよび前記第２トランジスタのソースと接続された第３電流源と、
を含む、請求項１から４のいずれかに記載のＡ／Ｄコンバータ。
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースおよび前記第２トランジスタのソースと接続された第３電流源と、
を含む、請求項１から４のいずれかに記載のＡ／Ｄコンバータ。
【請求項6】
前記差動バッファは、
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースと接続された第４電流源と、
前記第２トランジスタのソースと接続された第５電流源と、
を含む、請求項１から４のいずれかに記載のＡ／Ｄコンバータ。
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースと接続された第４電流源と、
前記第２トランジスタのソースと接続された第５電流源と、
を含む、請求項１から４のいずれかに記載のＡ／Ｄコンバータ。
【請求項7】
前記差動バッファは、前記第１トランジスタのソースと前記第２トランジスタのソースの間に並列に接続された、第１１抵抗およびキャパシタをさらに含む、請求項６に記載のＡ／Ｄコンバータ。
【請求項8】
ひとつの半導体基板に一体集積化される、請求項１から４のいずれかに記載のＡ／Ｄコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、多値ＰＡＭ信号の復調に使用されるＡ／Ｄコンバータに関する。
【背景技術】
【0002】
従来のシリアルデータ伝送は、ＮＲＺ（Non Return to Zero）方式が主流であったが、より高い伝送レートが求められる用途では、ＰＡＭ（Pulse Amplitude Modulation）４などの多値ＰＡＭ方式が採用されている。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】"6.5: A 64Gb/s PAM-4 Transceiver Utilizing an Adaptive Threshold ADC in 16nm FinFET", 2018 IEEE International Solid-State Circuits Conference
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は係る状況に応じてなされたものであり、その例示的な目的の一つは、多値ＰＡＭ信号の復調に好適なＡ／Ｄコンバータの提供にある。
【課題を解決するための手段】
【0005】
本開示のある態様は、ＰＡＭ４信号を複数のしきい値と比較して量子化するＡ／Ｄコンバータに関する。Ａ／Ｄコンバータは、ＰＡＭ４信号を受ける差動バッファと、差動バッファの差動出力をレベルシフトし、コモン電圧が異なる第１差動信号および第２差動信号を生成する電圧シフト回路と、第２差動信号の逆相信号と第１差動信号の正相信号を比較する第１コンパレータと、第１差動信号の正相信号と第１差動信号の逆相信号を比較する第２コンパレータと、第２差動信号の正相信号と第１差動信号の逆相信号を比較する第３コンパレータと、を備える。
【0006】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0007】
本開示のある態様によれば、多値ＰＡＭ信号を量子化できる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0010】
一実施形態に係るＡ／Ｄコンバータは、ＰＡＭ４信号を複数のしきい値と比較して量子化する。Ａ／Ｄコンバータは、ＰＡＭ４信号を受ける差動バッファと、差動バッファの差動出力をレベルシフトし、コモン電圧が異なる第１差動信号および第２差動信号を生成する電圧シフト回路と、第２差動信号の逆相信号と第１差動信号の正相信号を比較する第１コンパレータと、第１差動信号の正相信号と第１差動信号の逆相信号を比較する第２コンパレータと、第２差動信号の正相信号と第１差動信号の逆相信号を比較する第３コンパレータと、を備える。
【0011】
ＰＡＭ４信号の多値レベルの判定のためには、差動信号を、３つのしきい値電圧と比較する必要がある。上記構成では、第１コンパレータ、第２コンパレータ、第３コンパレータはそれぞれ、電圧シフト回路におけるコモン電圧のシフト量に応じた基準電圧を持つこととなり、複数の基準電圧を生成せずに、ＰＡＭ４信号を量子化できる。そして第１コンパレータ、第２コンパレータ、第３コンパレータは、差動１入力のコンパレータを用いることができるため、回路構成を簡素化できる。
【0012】
一実施形態において、電圧シフト回路は、第１端が差動バッファの非反転出力ノードと接続された第１抵抗と、第１端が差動バッファの反転出力ノードと接続された第２抵抗と、差動バッファの非反転出力ノードと接地の間に直列に接続された第３抵抗および第１電流源と、差動バッファの反転出力ノードと接地の間に直列に接続された第４抵抗および第２電流源と、を含んでもよい。第１抵抗の第２端の信号が、第１差動信号の正相信号であり、第２抵抗の第２端の信号が、第１差動信号の逆相信号であり、第３抵抗と第１電流源の接続ノードの信号が第２差動信号の正相信号であり、第４抵抗と第２電流源の接続ノードの信号が第２差動信号の逆相信号であってもよい。第３抵抗および第４抵抗に発生する電圧降下によって、コモン電圧のシフト量を規定することができる。また第１抵抗と第２抵抗を設けることにより、第１差動信号と第２差動信号の伝搬遅延を揃えることができる。
【0013】
一実施形態において、電圧シフト回路は、コモン電圧が、第１差動信号のコモン電圧と第２差動信号のコモン電圧の中央に位置する第３差動信号をさらに生成してもよい。Ａ／Ｄコンバータは、第３差動信号の逆相信号と第１差動信号の正相信号を比較する第４コンパレータと、第３差動信号の正相信号と第１差動信号の逆相信号を比較する第５コンパレータと、をさらに備えてもよい。この構成によれば、ＰＡＭ４信号の遷移のタイミングを検出することができる。
【0014】
一実施形態において、電圧シフト回路は、第１端が差動バッファの非反転出力ノードと接続された第１抵抗と、第１端が差動バッファの反転出力ノードと接続された第２抵抗と、差動バッファの非反転出力ノードと接地の間に直列に接続された第３抵抗、第４抵抗および第１電流源と、第３抵抗および第４抵抗の直列接続に対して並列に接続された第５抵抗と、差動バッファの反転出力ノードと接地の間に直列に接続された第６抵抗、第７抵抗および第２電流源と、第６抵抗および第７抵抗の直列接続に対して並列に接続された第８抵抗と、を含んでもよい。第１抵抗の第２端の信号が、第１差動信号の正相信号であり、第２抵抗の第２端の信号が、第１差動信号の逆相信号であり、第４抵抗と第１電流源の接続ノードの信号が第２差動信号の正相信号であり、第７抵抗と第２電流源の接続ノードの信号が第２差動信号の逆相信号であり、第３抵抗と第４抵抗の接続ノードの信号が第３差動信号の正相信号であり、第６抵抗と第７抵抗の接続ノードの信号が第３差動信号の逆相信号であってもよい。
【0015】
一実施形態において、差動バッファは、入力差動対を構成する第１トランジスタおよび第２トランジスタと、第１トランジスタのドレインと接続された第９抵抗と、第２トランジスタのドレインと接続された第１０抵抗と、第１トランジスタのソースおよび第２トランジスタのソースと接続された第３電流源と、を含んでもよい。
【0016】
一実施形態において、差動バッファは、入力差動対を構成する第１トランジスタおよび第２トランジスタと、第１トランジスタのドレインと接続された第９抵抗と、第２トランジスタのドレインと接続された第１０抵抗と、第１トランジスタのソースと接続された第４電流源と、第２トランジスタのソースと接続された第５電流源と、を含んでもよい。
【0017】
一実施形態において、差動バッファは、第１トランジスタのソースと第２トランジスタのソースの間に並列に接続された、第１１抵抗およびキャパシタをさらに含んでもよい。
【0018】
一実施形態において、Ａ／Ｄコンバータはひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0019】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0020】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0021】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0022】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。
【0023】
図１は、実施形態に係るＮ値ＰＡＭ（ＰＡＭ－Ｎ）信号の伝送システム１００のブロック図である。伝送システム１００は、送信回路２００、受信回路（デシリアライザ）３００を備える。送信回路２００と受信回路３００の間は、伝送ケーブル１０２を介して接続される。
【0024】
（送信回路）
送信回路２００は、図示しない外部回路から、受信回路３００に送信すべきデータＳ１を受信し、Ｎ値のＰＡＭ信号Ｓ２に変換して受信回路３００に送信するシリアライザＩＣ（Integrated Circuit）である。パラレルデータＳ１の種類は限定されないが、たとえば大容量を高速伝送する必要がある画像データなどが例示される。
送信回路２００は、図示しない外部回路から、受信回路３００に送信すべきデータＳ１を受信し、Ｎ値のＰＡＭ信号Ｓ２に変換して受信回路３００に送信するシリアライザＩＣ（Integrated Circuit）である。パラレルデータＳ１の種類は限定されないが、たとえば大容量を高速伝送する必要がある画像データなどが例示される。
【0025】
（受信回路）
受信回路３００は、送信回路２００からＰＡＭ－Ｎ信号Ｓ２を受信し、受信したデータＳ３を、図示しない別の外部回路に出力するデシリアライザＩＣである。送信回路２００と受信回路３００の間の信号伝送は、差動信号が利用される。
受信回路３００は、送信回路２００からＰＡＭ－Ｎ信号Ｓ２を受信し、受信したデータＳ３を、図示しない別の外部回路に出力するデシリアライザＩＣである。送信回路２００と受信回路３００の間の信号伝送は、差動信号が利用される。
【0026】
ここではＰＡＭ－Ｎ信号として、４値（Ｎ＝４）のＰＡＭ（ＰＡＭ４）を例とするが、ＰＡＭ信号の階調数は限定されず、８値や１６値、６４値にも本開示は適用可能である。
【0027】
はじめに送信回路２００の構成を説明する。ＰＡＭエンコーダ２１０は、データＳ１ａをＰＡＭ形式のデータＳ１ｂに変換する。ＰＡＭエンコーダ２１０において、データＳ１ｂにクロック信号が埋め込まれる。ＰＡＭエンコーダ２１０におけるエンコード方式は特に限定されないが、８ｂ１０ｂ、１０ｂ１２ｂ、６４ｂ６６ｂなどのＤＣバランスエンコード方式を用いることができる。
【0028】
Ｐ／Ｓ変換器２２０は、ＰＡＭエンコーダ２１０が生成したデータＳ１ｂをシリアルデータＳ１ｃに変換する。ＰＡＭドライバ２３０は、シリアルデータＳ１ｃを、アナログのＰＡＭ－Ｎ信号Ｓ２に変換して出力する。
【0029】
続いて受信回路３００の構成を説明する。受信回路３００は、波形整形回路３１０、Ａ／Ｄコンバータ３２０、ＰＡＭ位相比較器３３０、クロックリカバリ回路３４０、Ｓ／Ｐ変換器３５０、ＰＡＭデコーダ３６０を備える。
【0030】
ＰＡＭ－Ｎ信号Ｓ２が伝送ケーブル１０２を伝送する間に、ＰＡＭ－Ｎ信号Ｓ２の波形は歪む。この波形歪みを改善するために波形整形回路３１０が設けられる。波形歪みは、伝送ロスによる減衰や、伝送ケーブル１０２のローパス作用による波形歪みなどが例示される。波形整形回路３１０は、理想的なＰＡＭ信号に近づくように、ＰＡＭ－Ｎ信号Ｓ２を波形整形する。
【0031】
詳しくは後述するが、波形整形回路３１０は、ＰＡＭ－Ｎ信号Ｓ２を可変ゲインで増幅し、ＰＡＭ－Ｎ信号Ｓ２の直流（ＤＣ）振幅を調節するＶＧＡ（Variable Gain Amplification）機能と、ＰＡＭ－Ｎ信号Ｓ２の周波数特性を補正するイコライジング（ＥＱ）機能を備える。波形整形回路３１０の動作パラメータ、具体的には、ＤＣゲインやイコライジング特性は、後述する自動調節機能によって動的に最適化される。
【0032】
Ａ／Ｄコンバータ３２０は、波形整形回路３１０によって波形整形後のＰＡＭ－Ｎ信号Ｓ２ａを量子化して、比較信号Ｓ２ｂに変換する。
【0033】
図２は、Ａ／Ｄコンバータ３２０およびその周辺のブロック図である。Ａ／Ｄコンバータ３２０は、シンボル判定部３２２と、振幅判定部３２４を含む。
【0034】
シンボル判定部３２２は、スライサと呼ばれる低い分解能を有するフラッシュ型のＡ／Ｄコンバータであり、ＰＡＭ－Ｎ信号Ｓ２ａを、複数の基準レベル（しきい値）Ｒｅｆ１１，Ｒｅｆ１２，Ｒｅｆ１３と比較する。Ｎ値のＰＡＭ信号に対して、基準レベルの個数は（Ｎ－１）である。
【0035】
具体的には、シンボル判定部３２２は、複数のレベル判定用コンパレータ（以下、単にコンパレータという）ＣＯＭＰ１１～ＣＯＭＰ１３を含む。各コンパレータＣＯＭＰ１ｉ（ｉ＝１，２，３）は、ＰＡＭ－Ｎ信号Ｓ２ａを、対応する基準レベルＲｅｆ２ｉと比較する。なおＰＡＭ４信号は実際には差動信号であるから、コンパレータＣＯＭＰ１１～ＣＯＭＰ１３は差動コンパレータであり、差動ＰＡＭ４信号の差動成分を基準レベルＲｅｆ１１～Ｒｅｆ１３と比較し、比較結果を示すビットｂ１～ｂ３を出力する。
【0036】
図３は、ＰＡＭ４信号と基準レベルの関係を示すレベルダイアグラムである。図３には、ＰＡＭ４信号の差動成分（もしくはＰ成分）Ｄが示される。シンボルと信号の関係は以下の通りである。
Ｄ＜Ｒｅｆ１１ …シンボル００
Ｒｅｆ１１＜Ｄ＜Ｒｅｆ１２ …シンボル０１
Ｒｅｆ１２＜Ｄ＜Ｒｅｆ１３ …シンボル１０
Ｒｅｆ１３＜Ｄ …シンボル１１
Ｄ＜Ｒｅｆ１１ …シンボル００
Ｒｅｆ１１＜Ｄ＜Ｒｅｆ１２ …シンボル０１
Ｒｅｆ１２＜Ｄ＜Ｒｅｆ１３ …シンボル１０
Ｒｅｆ１３＜Ｄ …シンボル１１
【0037】
複数のコンパレータＣＯＭＰ１１～ＣＯＭＰ１３の出力は、ＣＯＭＰ１１の出力ｂ１を最下位ビット、ＣＯＭＰ１３の出力ｂ３を最上位ビットとするサーモメータコードＴＣと把握できる。コンパレータＣＯＭＰ１ｉは、Ｄ＞Ｒｅｆ１ｉのとき１、Ｄ＜Ｒｅｆ１ｉのとき０を出力する場合の、サーモメータコードＴＣとシンボルの関係は以下の通りである。
ＴＣ＝［０００］ …シンボル００
ＴＣ＝［００１］ …シンボル０１
ＴＣ＝［０１１］ …シンボル１０
ＴＣ＝［１１１］ …シンボル１１
ＴＣ＝［０００］ …シンボル００
ＴＣ＝［００１］ …シンボル０１
ＴＣ＝［０１１］ …シンボル１０
ＴＣ＝［１１１］ …シンボル１１
【0038】
このサーモメータコードＴＣが、比較信号Ｓ２ｂとしてＰＡＭ位相比較器３３０に供給される。
【0039】
ＰＡＭ位相比較器３３０は、比較信号Ｓ２ｂ（サーモメータコードＴＣ）を受け、クロックリカバリ回路３４０が生成するクロック信号ＣＬＫ（データストローブ信号）と同期して、比較信号Ｓ２ｂを構成する複数のビットｂ１～ｂ３をラッチする。ＰＡＭ位相比較器３３０は、クロック信号ＣＬＫでラッチした比較信号Ｓ２ｂを、サーモメータコードから２ビットのバイナリコード（シンボルデータ）Ｓ２ｃに変換する。
【0040】
図１に戻る。Ｓ／Ｐ変換器３５０は、バイナリコードＳ２ｃを、パラレルデータＳ２ｅに変換する。ＰＡＭデコーダ３６０は、送信回路２００のＰＡＭエンコーダ２１０と逆処理を行い、ＤＣバランスエンコードされたパラレルデータＳ２ｅをデコードし、データＳ３を出力する。
【0041】
再び図２を参照する。振幅判定部３２４は、Ｍ個の中間レベル判定コンパレータＣＯＭＰ２１～ＣＯＭＰ２Ｍを含む。ただし、２≦Ｍ≦Ｎ－２であり、この例ではＭ＝２となっている。
【0042】
中間レベル判定コンパレータＣＯＭＰ２１は、ＰＡＭ－Ｎ信号Ｓ２ａの差動成分を、第１中間基準値Ｒｅｆ２１と比較し、比較結果を示す信号ｃ１を出力する。同様に、中間レベル判定コンパレータＣＯＭＰ２２は、ＰＡＭ－Ｎ信号Ｓ２ａの差動成分を、第２中間基準値Ｒｅｆ２２と比較し、比較結果を示す信号ｃ２を出力する。第１中間基準値Ｒｅｆ２１は、理想状態において、ＰＡＭ－Ｎ信号Ｓ２がとる中間レベルのひとつであり、この例では、図３に示すようにシンボル０１に対応する信号レベルである。第２中間基準値Ｒｅｆ２２も同様であり、シンボル１０に対応する信号レベルである。
【0043】
振幅判定部３２４において生成される２つの信号ｃ１，ｃ２は、２ビットの比較信号Ｓ２ｄとしてＰＡＭ位相比較器３３０に供給される。この２ビットの比較信号Ｓ２ｄは、比較信号Ｓ２ｂとともに、クロックリカバリ回路３４０が生成するクロック信号ＣＬＫの周波数あるいは位相の調節に用いられる。
【0044】
図４は、ＰＡＭ４シグナリングで発生する遷移を示す波形図である。ＰＡＭ４シグナリングでは、１２通りのレベル遷移が発生する。
【0045】
図５は、ＰＡＭ４信号のアイパターンを示す図である。図５には、クロックリカバリ回路３４０が生成するクロック信号ＣＬＫが示される。図５を参照して、ＰＡＭ位相比較器３３０およびクロックリカバリ回路３４０の動作を説明する。
【0046】
この例では、クロック信号ＣＬＫの一方のエッジ（ポジティブエッジ）がデータストローブに使用される。ＰＡＭ位相比較器３３０は、クロック信号ＣＬＫのポジティブエッジのタイミングで、比較信号Ｓ２ｂをラッチし、２ビットのバイナリコード（シンボルデータ）Ｓ２ｃを生成する。
【0047】
またＰＡＭ位相比較器３３０は、２ビットの比較信号Ｓ２ｄ（ｃ１，ｃ２）を、クロック信号ＣＬＫのポジティブエッジ（データストローブタイミング）においてラッチし、信号Ｓ２ｆを生成する。この信号Ｓ２ｆは、Ｓ／Ｐ変換器３５０によりパラレルデータＳ２ｇに変換される。後述のように、パラレルデータＳ２ｇは、開口の大きさを示すことから、開口判定データと称する。波形整形回路３１０の特性は、開口判定データＳ２ｇにもとづいて調節してもよい。
【0048】
また、クロック信号ＣＬＫの他方のエッジ（ネガティブエッジ）が、クロック信号ＣＬＫのタイミング制御および／または周波数制御に使用される。１２通りのいずれかの遷移が発生すると、ＰＡＭ４信号は、複数の基準レベルＲｅｆ１１，Ｒｅｆ２１，Ｒｅｆ１２，Ｒｅｆ２２，Ｒｅｆ１３のいずれかとクロスするため、複数の比較信号Ｓ２ｂおよびＳ２ｄ（図２のｂ１～ｂ３，ｃ１，ｃ２）のいずれかが変化する。
【0049】
ＰＡＭ位相比較器３３０は、複数の比較信号ｂ１～ｂ３，ｃ１，ｃ２のひとつが変化するタイミングと、クロック信号ＣＬＫのネガティブエッジのタイミングを比較し（位相比較）、２つのタイミングの前後関係にもとづいて、クロックリカバリ回路３４０の周波数あるいは位相を調節する。この調節により、クロック信号ＣＬＫの周波数および位相が、最適化される。
【0050】
続いて、受信回路３００におけるＡ／Ｄコンバータ３２０の代替として利用可能なＡ／Ｄコンバータ７００について説明する。
【0051】
（実施形態１）
図６は、実施形態１に係るＡ／Ｄコンバータ７００のブロック図である。Ａ／Ｄコンバータ７００は、図２のシンボル判定部３２２に対応し、差動信号ＩＮＰ，ＩＮＮを、基準レベルＲｅｆ１１，Ｒｅｆ１２，Ｒｅｆ１３と比較する。
図６は、実施形態１に係るＡ／Ｄコンバータ７００のブロック図である。Ａ／Ｄコンバータ７００は、図２のシンボル判定部３２２に対応し、差動信号ＩＮＰ，ＩＮＮを、基準レベルＲｅｆ１１，Ｒｅｆ１２，Ｒｅｆ１３と比較する。
【0052】
Ａ／Ｄコンバータ７００は、差動バッファ７１０、電圧シフト回路７２０、第１コンパレータ７３０、第２コンパレータ７３２、第３コンパレータ７３４を備える。
【0053】
差動バッファ７１０は、ＰＡＭ４変調された差動信号ＩＮＰ／ＩＮＮを受ける。
【0054】
電圧シフト回路７２０は、差動バッファ７１０の差動出力ＤＰ／ＤＮをレベルシフトし、コモン電圧が異なる第１差動信号Ｄ０Ｐ／Ｄ０Ｎおよび第２差動信号Ｄ２Ｐ／Ｄ２Ｎを生成する。
Ｄ２Ｐ＝Ｄ０Ｐ－ΔＶ
Ｄ２Ｎ＝Ｄ０Ｎ－ΔＶ
Ｄ２Ｐ＝Ｄ０Ｐ－ΔＶ
Ｄ２Ｎ＝Ｄ０Ｎ－ΔＶ
【0055】
電圧のシフト量ΔＶは、ＰＡＭ４信号の振幅に応じて定めることができる。隣接する基準レベルＲｅｆ１１，Ｒｅｆ１２の電位差をΔＲｅｆとするとき、電圧のシフト量ΔＶは、
ΔＶ＝ΔＲｅｆ×１．５
である。
ΔＶ＝ΔＲｅｆ×１．５
である。
【0056】
第１コンパレータ７３０は、第２差動信号の逆相信号Ｄ２Ｎと第１差動信号の正相信号Ｄ０Ｐを比較し、比較結果に応じた差動信号ＯＵＴ０Ｐ／ＯＵＴ０Ｎを生成する。
【0057】
第２コンパレータ７３２は、第１差動信号の正相信号Ｄ０Ｐと第１差動信号の逆相信号Ｄ０Ｎを比較し、比較結果に応じた差動信号ＯＵＴ２Ｐ／ＯＵＴ２Ｎを生成する。
【0058】
第３コンパレータ７３４は、第２差動信号の正相信号Ｄ２Ｐと第１差動信号の逆相信号Ｄ０Ｎを比較し、比較結果に応じた差動信号ＯＵＴ４Ｐ／ＯＵＴ４Ｎを生成する。
【0059】
なお、第１コンパレータ７３０の出力が入れ替えられていることに留意されたい。出力を入れ替える代わりに、第１コンパレータ７３０の２つの入力を入れ替えてもよい。
【0060】
以上がＡ／Ｄコンバータ７００の構成である。
【0061】
図７は、図６のＡ／Ｄコンバータ７００の動作を説明する図である。多値シンボル００、１１を受信したときの、第１差動信号Ｄ０Ｐ／Ｄ０Ｎおよび第２差動信号Ｄ２Ｐ／Ｄ２Ｎと、第１コンパレータ７３０、第２コンパレータ７３２、第３コンパレータ７３４それぞれの出力信号（正相信号のみ）を示す。
【0062】
シンボル００が入力されたとき、
ＯＵＴ０Ｐ＝ Ｌ
ＯＵＴ２Ｐ＝ Ｌ
ＯＵＴ４Ｐ＝ Ｌ
ＯＵＴ０Ｐ＝ Ｌ
ＯＵＴ２Ｐ＝ Ｌ
ＯＵＴ４Ｐ＝ Ｌ
【0063】
シンボル１１が入力されたとき、
ＯＵＴ０Ｐ＝ Ｈ
ＯＵＴ２Ｐ＝ Ｈ
ＯＵＴ４Ｐ＝ Ｈ
ＯＵＴ０Ｐ＝ Ｈ
ＯＵＴ２Ｐ＝ Ｈ
ＯＵＴ４Ｐ＝ Ｈ
【0064】
図８は、図６のＡ／Ｄコンバータ７００の動作を説明する図である。多値シンボル０１、１０を受信したときの、第１差動信号Ｄ０Ｐ／Ｄ０Ｎおよび第２差動信号Ｄ２Ｐ／Ｄ２Ｎと、第１コンパレータ７３０、第２コンパレータ７３２、第３コンパレータ７３４それぞれの出力信号（正相信号のみ）を示す。
【0065】
シンボル０１が入力されたとき、
ＯＵＴ０Ｐ＝ Ｈ
ＯＵＴ２Ｐ＝ Ｌ
ＯＵＴ４Ｐ＝ Ｌ
ＯＵＴ０Ｐ＝ Ｈ
ＯＵＴ２Ｐ＝ Ｌ
ＯＵＴ４Ｐ＝ Ｌ
【0066】
シンボル１０が入力されたとき、
ＯＵＴ０Ｐ＝ Ｈ
ＯＵＴ２Ｐ＝ Ｈ
ＯＵＴ４Ｐ＝ Ｌ
ＯＵＴ０Ｐ＝ Ｈ
ＯＵＴ２Ｐ＝ Ｈ
ＯＵＴ４Ｐ＝ Ｌ
【0067】
図２のＰＡＭ位相比較器３３０は、３つのコンパレータ出力ＯＵＴ０，ＯＵＴ２，ＯＵＴ４にもとづいて、ＰＡＭ信号の多値レベルを判定できる。
【0068】
以上がＡ／Ｄコンバータ７００の動作である。続いてその利点を説明する。
【0069】
Ａ／Ｄコンバータ７００の利点は、図２のシンボル判定部３２２との対比によって明確となる。図２のシンボル判定部３２２では、各コンパレータＣＯＭＰ１＃（＃＝１，２，３）は、差動信号を、基準レベルＲｅｆ１＃と比較する必要がある。そのため、コンパレータＣＯＭＰ１＃は、差動２入力のコンパレータとして構成する必要がある。図９は、差動２入力コンパレータを示す回路図である。差動２入力コンパレータは、増幅能力が低いため、高速動作の点で不利である。もし、高速シリアル信号の受信に利用しようとした場合、ゲインを大きくするために、差動２入力コンパレータの後段に増幅用のコンパレータをさらに複数段、接続する必要があり、回路規模が大きくなる。
【0070】
これに対して、図６のＡ／Ｄコンバータ７００によれば、第１コンパレータ７３０、第２コンパレータ７３２、第３コンパレータ７３４はそれぞれ、電圧シフト回路７２０におけるコモン電圧のシフト量ΔＶに応じた基準電圧を持つこととなり、複数の基準電圧を生成せずに、ＰＡＭ４信号を量子化できる。そして第１コンパレータ、第２コンパレータ、第３コンパレータは、差動１入力のコンパレータを用いることができるため、回路構成を簡素化できる。
【0071】
また差動１入力のコンパレータは、差動２入力のコンパレータに比べてゲインが高いため、高速シリアル信号の受信に好適であり、後段に、高速な増幅用のコンパレータを接続する必要がないか、あるいは接続したとしても、その段数を減らすことができる。
【0072】
続いてＡ／Ｄコンバータ７００の具体的な構成例を説明する。
【0073】
図１０は、Ａ／Ｄコンバータ７００の構成例を示す回路図である。
【0074】
差動バッファ７１０は、第１トランジスタＭ２１、第２トランジスタＭ２２、第９抵抗Ｒ２１、第１０抵抗Ｒ２２、第３電流源ＣＳ２１を含む。第１トランジスタＭ２１および第２トランジスタＭ２２は、入力差動対を形成している。第９抵抗Ｒ２１は、第１トランジスタＭ２１のドレインと電源ラインの間に接続され、第１０抵抗Ｒ２２は、第２トランジスタＭ２２のドレインと電源ラインの間に接続される。第３電流源ＣＳ２１は、第１トランジスタＭ２１および第２トランジスタＭ２２のソースと、接地の間に接続される。
【0075】
電圧シフト回路７２０は、第１抵抗Ｒ１１，第２抵抗Ｒ１２、第３抵抗Ｒ１３、第４抵抗Ｒ１４、第１電流源ＣＳ１１、第２電流源ＣＳ１２を含む。
【0076】
第１抵抗Ｒ１１は、その第１端が差動バッファ７１０の非反転出力ノードＤＰと接続される。第２抵抗Ｒ１２は、その第１端が差動バッファ７１０の反転出力ノードＤＮと接続される。第３抵抗Ｒ１３および第１電流源ＣＳ１１は、差動バッファ７１０の非反転出力ノードＤＰと接地の間に直列に接続される。第４抵抗Ｒ１４および第２電流源ＣＳ１２は、差動バッファ７１０の反転出力ノードＤＮと接地の間に直列に接続される。
【0077】
第１抵抗Ｒ１１の第２端の信号が、第１差動信号Ｄ０の正相信号Ｄ０Ｐであり、第２抵抗Ｒ１２の第２端の信号が、第１差動信号Ｄ０の逆相信号Ｄ０Ｎである。また第３抵抗Ｒ１３と第１電流源ＣＳ１１の接続ノードの信号が、第２差動信号Ｄ２の正相信号Ｄ２Ｐであり、第４抵抗Ｒ１４と第２電流源ＣＳ１２の接続ノードの信号が、第２差動信号Ｄ２の逆相信号Ｄ２Ｎである。
【0078】
第３抵抗Ｒ１３および第４抵抗Ｒ１４の抵抗値をＲ、第１電流源ＣＳ１１および第２電流源ＣＳ１２が生成する定電流をＩｃとするとき、シフト量ΔＶは、
ΔＶ＝Ｒ×Ｉｃ
となる。
ΔＶ＝Ｒ×Ｉｃ
となる。
【0079】
第１抵抗Ｒ１１および第２抵抗Ｒ１２は、第３抵抗Ｒ１３および第４抵抗Ｒ１４と同じ抵抗値を有していることが好ましい。これにより、第１差動信号Ｄ０Ｐ／Ｄ０Ｎの伝搬経路と第２差動信号Ｄ２Ｐ／Ｄ２Ｎの伝搬経路は同じインピーダンスを有するため、遅延量を揃えることができる。
【0080】
（実施形態２）
図１１は、実施形態２に係るＡ／Ｄコンバータ７００Ａの回路図である。Ａ／Ｄコンバータ７００Ａは、図２のシンボル判定部３２２および振幅判定部３２４に対応し、差動信号ＩＮＰ，ＩＮＮを、基準レベルＲｅｆ１１，Ｒｅｆ１２，Ｒｅｆ１３およびＲｅｆ２１，Ｒｅｆ２２と比較する。
図１１は、実施形態２に係るＡ／Ｄコンバータ７００Ａの回路図である。Ａ／Ｄコンバータ７００Ａは、図２のシンボル判定部３２２および振幅判定部３２４に対応し、差動信号ＩＮＰ，ＩＮＮを、基準レベルＲｅｆ１１，Ｒｅｆ１２，Ｒｅｆ１３およびＲｅｆ２１，Ｒｅｆ２２と比較する。
【0081】
Ａ／Ｄコンバータ７００Ａは、差動バッファ７１０、電圧シフト回路７２０Ａ、第１コンパレータ７３０、第２コンパレータ７３２、第３コンパレータ７３４、第４コンパレータ７３６、第５コンパレータ７３８を備える。
【0082】
電圧シフト回路７２０Ａは、第１差動信号Ｄ０Ｐ／Ｄ０Ｎおよび第２差動信号Ｄ２Ｐ／Ｄ２Ｎに加えて、第３差動信号Ｄ１Ｐ／Ｄ１Ｎを生成する。第３差動信号Ｄ１Ｐ／Ｄ１Ｎのコモン電圧は、第１差動信号Ｄ０Ｐ／Ｄ０Ｎのコモン電圧と第２差動信号Ｄ２Ｐ／Ｄ２Ｎのコモン電圧の中央に位置する。つまり以下の関係が成り立つ。
Ｄ１Ｐ＝Ｄ０Ｐ－ΔＶ／２＝Ｄ２Ｐ＋ΔＶ／２
Ｄ１Ｎ＝Ｄ０Ｎ－ΔＶ／２＝Ｄ２Ｎ＋ΔＶ／２
Ｄ１Ｐ＝Ｄ０Ｐ－ΔＶ／２＝Ｄ２Ｐ＋ΔＶ／２
Ｄ１Ｎ＝Ｄ０Ｎ－ΔＶ／２＝Ｄ２Ｎ＋ΔＶ／２
【0083】
第４コンパレータ７３６は、第３差動信号Ｄ１の逆相信号Ｄ１Ｎと第１差動信号Ｄ０の正相信号Ｄ０Ｐを比較する。第５コンパレータ７３８は、第３差動信号Ｄ１の正相信号Ｄ１Ｐと第１差動信号Ｄ０の逆相信号Ｄ０Ｎを比較する。
【0084】
以上がＡ／Ｄコンバータ７００Ａの構成である。続いてその動作を説明する。
【0085】
図１２は、図１１のＡ／Ｄコンバータ７００Ａの波形図である。図１２の左には、多値シンボル００，１１を受信しているときの波形が示され、図１２の右には、多値シンボル０１，１０を受信しているときの波形が示される。
【0086】
ＰＡＭ位相比較器３３０は、第１コンパレータ７３０～第３コンパレータ７３４の出力にもとづいて、多値シンボルを判定することができる。またＰＡＭ位相比較器３３０は、第１コンパレータ７３０～第３コンパレータ７３４の出力に加えて、第４コンパレータ７３６および第５コンパレータ７３８の出力にもとづいて、差動信号と基準レベルＲｅｆ２１，Ｒｅｆ２２の比較結果を得ることができる。
【0087】
【0088】
電圧シフト回路７２０Ａは、第１抵抗Ｒ１１～第８抵抗Ｒ１８、第１電流源ＣＳ１１、第２電流源ＣＳ１２を含む。
【0089】
第１抵抗Ｒ１１は、その第１端が差動バッファ７１０の非反転出力ノードＤＰと接続される。第２抵抗Ｒ１２は、その第１端が差動バッファ７１０の反転出力ノードＤＮと接続される。
【0090】
第３抵抗Ｒ１３、第４抵抗Ｒ１４および第１電流源ＣＳ１１は、差動バッファ７１０の非反転出力ノードＤＰと接地の間に直列に接続される。第５抵抗Ｒ１５は、第３抵抗Ｒ１３および第４抵抗Ｒ１４の直列接続に対して並列に接続される。
【0091】
第６抵抗Ｒ１６、第７抵抗Ｒ１７および第２電流源ＣＳ１２は、差動バッファ７１０の反転出力ノードＤＮと接地の間に直列に接続される。第８抵抗Ｒ１８は、第６抵抗Ｒ１６および第７抵抗Ｒ１７の直列接続に対して並列に接続される。
【0092】
第１抵抗Ｒ１１の第２端の信号が、第１差動信号Ｄ０の正相信号Ｄ０Ｐであり、第２抵抗Ｒ１２の第２端の信号が、第１差動信号Ｄ０の逆相信号Ｄ０Ｎである。第４抵抗Ｒ１４と第１電流源ＣＳ１１の接続ノードの信号が第２差動信号Ｄ２の正相信号Ｄ２Ｐであり、第７抵抗Ｒ１７と第２電流源ＣＳ１２の接続ノードの信号が第２差動信号Ｄ２の逆相信号Ｄ２Ｎである。
【0093】
第３抵抗Ｒ１３と第４抵抗Ｒ１４の接続ノードの信号が、第３差動信号Ｄ１の正相信号Ｄ１Ｐであり、第６抵抗Ｒ１６と第７抵抗Ｒ１７の接続ノードの信号が、第３差動信号Ｄ１の逆相信号Ｄ１Ｎである。
【0094】
【0095】
差動バッファ７１０Ｂは、第１トランジスタＭ２１、第２トランジスタＭ２２、第９抵抗Ｒ２１、第１０抵抗Ｒ２２、第１１抵抗Ｒ２３、第４電流源ＣＳ２２、第５電流源ＣＳ２３を含む。第９抵抗Ｒ２１は、第１トランジスタＭ２１のドレインと電源ラインの間に接続され、第１０抵抗Ｒ２２は、第２トランジスタＭ２２のドレインと電源ラインの間に接続される。第４電流源ＣＳ２２は、第１トランジスタＭ２１のソースと接地の間に接続され、第５電流源ＣＳ２３は、第２トランジスタＭ２２のソースと接地の間に接続される。第１１抵抗Ｒ２３は、第１トランジスタＭ２１のソースと第２トランジスタＭ２２のソースの間に接続される。この差動バッファ７１０Ｂは、電圧調整用バッファ（振幅調整用のゲインアンプ）として機能する。
【0096】
前段の差動バッファ７１０Ｂを、電位変換用バッファとして構成してもよい。その場合、差動バッファ７１０ＢをＰＭＯＳ入力の差動アンプで構成すればよい。具体的には、トランジスタＭ２１，Ｍ２２をＰＭＯＳトランジスタに置き換え、天地を反転した構成となる。ＰＭＯＳトランジスタであるトランジスタＭ２１のゲートはＩＮＮと接続され、ＰＭＯＳトランジスタであるトランジスタＭ２２のゲートはＩＮＰと接続される。
【0097】
（実施形態４）
図１５は、実施形態４に係るＡ／Ｄコンバータ７００Ｃの回路図である。このＡ／Ｄコンバータ７００Ｃは、図２のＡ／Ｄコンバータ３２０の機能に加えて、波形整形回路３１０の機能を備える。具体的には実施形態４では、差動バッファ７１０Ｃの構成が、図１４と異なっており、差動バッファ７１０Ｃは、イコライジング機能を有する。
図１５は、実施形態４に係るＡ／Ｄコンバータ７００Ｃの回路図である。このＡ／Ｄコンバータ７００Ｃは、図２のＡ／Ｄコンバータ３２０の機能に加えて、波形整形回路３１０の機能を備える。具体的には実施形態４では、差動バッファ７１０Ｃの構成が、図１４と異なっており、差動バッファ７１０Ｃは、イコライジング機能を有する。
【0098】
差動バッファ７１０Ｃは、図１４の差動バッファ７１０Ｂに加えて、キャパシタＣ２１を備える。第９抵抗Ｒ２１およびキャパシタＣ２１は、第１トランジスタＭ２１のソースと、第２トランジスタＭ２２のソースの間に、並列に接続されている。
【0099】
（付記）
本明細書に開示される技術は、一側面において以下のように把握できる。
本明細書に開示される技術は、一側面において以下のように把握できる。
【0100】
（項目１）
ＰＡＭ４信号を複数のしきい値と比較して量子化するＡ／Ｄコンバータであって、
前記ＰＡＭ４信号を受ける差動バッファと、
前記差動バッファの差動出力をレベルシフトし、コモン電圧が異なる第１差動信号および第２差動信号を生成する電圧シフト回路と、
前記第２差動信号の逆相信号と前記第１差動信号の正相信号を比較する第１コンパレータと、
前記第１差動信号の正相信号と前記第１差動信号の逆相信号を比較する第２コンパレータと、
前記第２差動信号の正相信号と前記第１差動信号の逆相信号を比較する第３コンパレータと、
を備える、Ａ／Ｄコンバータ。
ＰＡＭ４信号を複数のしきい値と比較して量子化するＡ／Ｄコンバータであって、
前記ＰＡＭ４信号を受ける差動バッファと、
前記差動バッファの差動出力をレベルシフトし、コモン電圧が異なる第１差動信号および第２差動信号を生成する電圧シフト回路と、
前記第２差動信号の逆相信号と前記第１差動信号の正相信号を比較する第１コンパレータと、
前記第１差動信号の正相信号と前記第１差動信号の逆相信号を比較する第２コンパレータと、
前記第２差動信号の正相信号と前記第１差動信号の逆相信号を比較する第３コンパレータと、
を備える、Ａ／Ｄコンバータ。
【0101】
（項目２）
前記電圧シフト回路は、
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗および第１電流源と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第４抵抗および第２電流源と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第３抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第４抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号である、項目１に記載のＡ／Ｄコンバータ。
前記電圧シフト回路は、
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗および第１電流源と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第４抵抗および第２電流源と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第３抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第４抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号である、項目１に記載のＡ／Ｄコンバータ。
【0102】
（項目３）
前記電圧シフト回路は、コモン電圧が、前記第１差動信号のコモン電圧と前記第２差動信号のコモン電圧の中央に位置する第３差動信号をさらに生成し、
前記Ａ／Ｄコンバータは、
前記第３差動信号の逆相信号と前記第１差動信号の正相信号を比較する第４コンパレータと、
前記第３差動信号の正相信号と前記第１差動信号の逆相信号を比較する第５コンパレータと、
をさらに備える、項目１に記載のＡ／Ｄコンバータ。
前記電圧シフト回路は、コモン電圧が、前記第１差動信号のコモン電圧と前記第２差動信号のコモン電圧の中央に位置する第３差動信号をさらに生成し、
前記Ａ／Ｄコンバータは、
前記第３差動信号の逆相信号と前記第１差動信号の正相信号を比較する第４コンパレータと、
前記第３差動信号の正相信号と前記第１差動信号の逆相信号を比較する第５コンパレータと、
をさらに備える、項目１に記載のＡ／Ｄコンバータ。
【0103】
（項目４）
前記電圧シフト回路は、
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗、第４抵抗および第１電流源と、
前記第３抵抗および前記第４抵抗の直列接続に対して並列に接続された第５抵抗と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第６抵抗、第７抵抗および第２電流源と、
前記第６抵抗および前記第７抵抗の直列接続に対して並列に接続された第８抵抗と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第４抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第７抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号であり、
前記第３抵抗と前記第４抵抗の接続ノードの信号が前記第３差動信号の正相信号であり、
前記第６抵抗と前記第７抵抗の接続ノードの信号が前記第３差動信号の逆相信号である、項目３に記載のＡ／Ｄコンバータ。
前記電圧シフト回路は、
第１端が前記差動バッファの非反転出力ノードと接続された第１抵抗と、
第１端が前記差動バッファの反転出力ノードと接続された第２抵抗と、
前記差動バッファの前記非反転出力ノードと接地の間に直列に接続された第３抵抗、第４抵抗および第１電流源と、
前記第３抵抗および前記第４抵抗の直列接続に対して並列に接続された第５抵抗と、
前記差動バッファの前記反転出力ノードと接地の間に直列に接続された第６抵抗、第７抵抗および第２電流源と、
前記第６抵抗および前記第７抵抗の直列接続に対して並列に接続された第８抵抗と、
を含み、
前記第１抵抗の第２端の信号が、前記第１差動信号の正相信号であり、
前記第２抵抗の第２端の信号が、前記第１差動信号の逆相信号であり、
前記第４抵抗と前記第１電流源の接続ノードの信号が前記第２差動信号の正相信号であり、
前記第７抵抗と前記第２電流源の接続ノードの信号が前記第２差動信号の逆相信号であり、
前記第３抵抗と前記第４抵抗の接続ノードの信号が前記第３差動信号の正相信号であり、
前記第６抵抗と前記第７抵抗の接続ノードの信号が前記第３差動信号の逆相信号である、項目３に記載のＡ／Ｄコンバータ。
【0104】
（項目５）
前記差動バッファは、
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースおよび前記第２トランジスタのソースと接続された第３電流源と、
を含む、項目１から４のいずれかに記載のＡ／Ｄコンバータ。
前記差動バッファは、
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースおよび前記第２トランジスタのソースと接続された第３電流源と、
を含む、項目１から４のいずれかに記載のＡ／Ｄコンバータ。
【0105】
（項目６）
前記差動バッファは、
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースと接続された第４電流源と、
前記第２トランジスタのソースと接続された第５電流源と、
を含む、項目１から４のいずれかに記載のＡ／Ｄコンバータ。
前記差動バッファは、
入力差動対を構成する第１トランジスタおよび第２トランジスタと、
前記第１トランジスタのドレインと接続された第９抵抗と、
前記第２トランジスタのドレインと接続された第１０抵抗と、
前記第１トランジスタのソースと接続された第４電流源と、
前記第２トランジスタのソースと接続された第５電流源と、
を含む、項目１から４のいずれかに記載のＡ／Ｄコンバータ。
【0106】
（項目７）
前記差動バッファは、前記第１トランジスタのソースと前記第２トランジスタのソースの間に並列に接続された、第１１抵抗およびキャパシタをさらに含む、項目６に記載のＡ／Ｄコンバータ。
前記差動バッファは、前記第１トランジスタのソースと前記第２トランジスタのソースの間に並列に接続された、第１１抵抗およびキャパシタをさらに含む、項目６に記載のＡ／Ｄコンバータ。
【0107】
（項目８）
ひとつの半導体基板に一体集積化される、項目１から７のいずれかに記載のＡ／Ｄコンバータ。
ひとつの半導体基板に一体集積化される、項目１から７のいずれかに記載のＡ／Ｄコンバータ。
【0108】
本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではない。本発明の範囲は、請求の範囲によって規定されるものであり、したがって、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。
【符号の説明】
【0109】
７００ Ａ／Ｄコンバータ
７１０ 差動バッファ
Ｍ２１ 第１トランジスタ
Ｍ２２ 第２トランジスタ
Ｒ２１ 第９抵抗
Ｒ２２ 第１０抵抗
Ｒ２３ 第１１抵抗
Ｃ２１ キャパシタ
ＣＳ２１ 第３電流源
ＣＳ２２ 第４電流源
ＣＳ２３ 第５電流源
７２０ 電圧シフト回路
Ｒ１１ 第１抵抗
Ｒ１２ 第２抵抗
Ｒ１３ 第３抵抗
Ｒ１４ 第４抵抗
Ｒ１５ 第５抵抗
Ｒ１６ 第６抵抗
Ｒ１７ 第７抵抗
Ｒ１８ 第８抵抗
ＣＳ１１ 第１電流源
ＣＳ１２ 第２電流源
７３０ 第１コンパレータ
７３２ 第２コンパレータ
７３４ 第３コンパレータ
７３６ 第４コンパレータ
７３８ 第５コンパレータ
１００ 伝送システム
１０２ 伝送ケーブル
２００ 送信回路
２１０ ＰＡＭエンコーダ
２２０ Ｐ／Ｓ変換器
２３０ ＰＡＭドライバ
３００ 受信回路
３１０ 波形整形回路
３２０ Ａ／Ｄコンバータ
３２２ シンボル判定部
３２４ 振幅判定部
３３０ ＰＡＭ位相比較器
３４０ クロックリカバリ回路
３５０ Ｓ／Ｐ変換器
３６０ ＰＡＭデコーダ
Ｓ２ 多値ＰＡＭ信号
７１０ 差動バッファ
Ｍ２１ 第１トランジスタ
Ｍ２２ 第２トランジスタ
Ｒ２１ 第９抵抗
Ｒ２２ 第１０抵抗
Ｒ２３ 第１１抵抗
Ｃ２１ キャパシタ
ＣＳ２１ 第３電流源
ＣＳ２２ 第４電流源
ＣＳ２３ 第５電流源
７２０ 電圧シフト回路
Ｒ１１ 第１抵抗
Ｒ１２ 第２抵抗
Ｒ１３ 第３抵抗
Ｒ１４ 第４抵抗
Ｒ１５ 第５抵抗
Ｒ１６ 第６抵抗
Ｒ１７ 第７抵抗
Ｒ１８ 第８抵抗
ＣＳ１１ 第１電流源
ＣＳ１２ 第２電流源
７３０ 第１コンパレータ
７３２ 第２コンパレータ
７３４ 第３コンパレータ
７３６ 第４コンパレータ
７３８ 第５コンパレータ
１００ 伝送システム
１０２ 伝送ケーブル
２００ 送信回路
２１０ ＰＡＭエンコーダ
２２０ Ｐ／Ｓ変換器
２３０ ＰＡＭドライバ
３００ 受信回路
３１０ 波形整形回路
３２０ Ａ／Ｄコンバータ
３２２ シンボル判定部
３２４ 振幅判定部
３３０ ＰＡＭ位相比較器
３４０ クロックリカバリ回路
３５０ Ｓ／Ｐ変換器
３６０ ＰＡＭデコーダ
Ｓ２ 多値ＰＡＭ信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】