(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024027289
(43)【公開日】2024-03-01
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 23/13 20060101AFI20240222BHJP
H01L 23/12 20060101ALI20240222BHJP
H01L 25/00 20060101ALI20240222BHJP
H01L 21/60 20060101ALI20240222BHJP
【ＦＩ】
H01L23/12 C
H01L23/12 F
H01L25/00 B
H01L21/60 311S
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022129970
(22)【出願日】2022-08-17
(71)【出願人】
【識別番号】506334171
【氏名又は名称】トレックス・セミコンダクター株式会社
(74)【代理人】
【識別番号】100128532
【弁理士】
【氏名又は名称】村中 克年
(72)【発明者】
【氏名】徳田 修
(72)【発明者】
【氏名】辻村 光明
(72)【発明者】
【氏名】武内 謙一
【テーマコード（参考）】
5F044
【Ｆターム（参考）】
5F044KK04
5F044LL01
5F044RR18
(57)【要約】
【課題】ＩＣチップで発生した熱の放散効率を向上させ、同時に実装基板との間の配線構造に起因する抵抗を低減する半導体装置を提供する。
【解決手段】脚部１Ａと、蓋部１Ｂとを有し、蓋部１Ｂを経由して脚部１Ａに至る内部に所定の配線構造が形成されたインターポーザ１と、該インターポーザ１の凹部１Ｃの底面に形成されたランド１Ｄに、チップ電極２Ａを介して一方の面を固定したＩＣチップ２と、ＩＣチップ２の他方の面を固定する実装基板８とを有するとともに、インターポーザ１は、前記配線構造がそれぞれ形成されたセラミックス基板１Ａ１，１Ａ２，１Ｂ１，１Ｂ２，１Ｂ３を積層して形成し、該セラミック基板の上層と下層の前記配線構造は、さらにビアホール２１Ａ，～,２２Ｂで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成した。
【選択図】図１
【解決手段】脚部１Ａと、蓋部１Ｂとを有し、蓋部１Ｂを経由して脚部１Ａに至る内部に所定の配線構造が形成されたインターポーザ１と、該インターポーザ１の凹部１Ｃの底面に形成されたランド１Ｄに、チップ電極２Ａを介して一方の面を固定したＩＣチップ２と、ＩＣチップ２の他方の面を固定する実装基板８とを有するとともに、インターポーザ１は、前記配線構造がそれぞれ形成されたセラミックス基板１Ａ１，１Ａ２，１Ｂ１，１Ｂ２，１Ｂ３を積層して形成し、該セラミック基板の上層と下層の前記配線構造は、さらにビアホール２１Ａ，～,２２Ｂで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成した。
【選択図】図１
【特許請求の範囲】
【請求項1】
周縁部に形成した脚部と、該脚部を覆う蓋部との内側の空間で形成した凹部を有するとともに前記蓋部を経由して前記脚部に至る内部に所定の配線構造が形成されたインターポーザと、
第1の導電接続部を介して前記インターポーザの前記凹部の底面に形成された第１のランドに、チップ電極を介して一方の面を固定することにより前記底面に臨む前記配線構造の一端との間の電気的な導通を確保したＩＣチップと、
表面に形成した第２のランドに第２の導電接続部を介して前記脚部の端面を固定するとともに、前記端面に臨む前記配線構造の他端との電気的な導通を確保し、さらに前記表面に形成した第３のランドに第３の導電接続部を介して前記ＩＣチップの他方の面を固定して電気的に接続した実装基板とを有する半導体装置であって、
前記インターポーザは、前記配線構造がそれぞれ形成されたセラミック基板を積層して形成し、該セラミック基板の上層と下層の前記配線構造は、ビアホールで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成したものであることを特徴とする半導体装置。
第1の導電接続部を介して前記インターポーザの前記凹部の底面に形成された第１のランドに、チップ電極を介して一方の面を固定することにより前記底面に臨む前記配線構造の一端との間の電気的な導通を確保したＩＣチップと、
表面に形成した第２のランドに第２の導電接続部を介して前記脚部の端面を固定するとともに、前記端面に臨む前記配線構造の他端との電気的な導通を確保し、さらに前記表面に形成した第３のランドに第３の導電接続部を介して前記ＩＣチップの他方の面を固定して電気的に接続した実装基板とを有する半導体装置であって、
前記インターポーザは、前記配線構造がそれぞれ形成されたセラミック基板を積層して形成し、該セラミック基板の上層と下層の前記配線構造は、ビアホールで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成したものであることを特徴とする半導体装置。
【請求項2】
請求項１に記載する半導体装置において、
前記底面と反対側の面である前記インターポーザの上面に配設された第４のランドと、
前記上面に対向する面である下面に配設された部品電極を備えた外付け部品とを有し、
前記部品電極を第４の導電接続部を介して前記第４のランドに固定することにより前記外付け部品を前記ＩＣチップに対する外付け部品とすることを特徴とする半導体装置。
前記底面と反対側の面である前記インターポーザの上面に配設された第４のランドと、
前記上面に対向する面である下面に配設された部品電極を備えた外付け部品とを有し、
前記部品電極を第４の導電接続部を介して前記第４のランドに固定することにより前記外付け部品を前記ＩＣチップに対する外付け部品とすることを特徴とする半導体装置。
【請求項3】
請求項１に記載する半導体装置において、
前記第１の導電接続部、第２の導電接続部および第３の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランドまたは前記第３のランドのいずれかにそれぞれ固定したことを特徴とする半導体装置。
前記第１の導電接続部、第２の導電接続部および第３の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランドまたは前記第３のランドのいずれかにそれぞれ固定したことを特徴とする半導体装置。
【請求項4】
請求項２に記載する半導体装置において、
前記第１の導電接続部、第２の導電接続部、第３の導電接続部および第４の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランド、前記第３のランドまたは前記第４のランドのいずれかにそれぞれ固定したことを特徴とする半導体装置。
前記第１の導電接続部、第２の導電接続部、第３の導電接続部および第４の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランド、前記第３のランドまたは前記第４のランドのいずれかにそれぞれ固定したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に関し、特にインターポーザを有するものに適用して有用なものである。
【背景技術】
【0002】
近年、半導体装置の小型化を実現する技術としてＷＬ ＣＳＰ(Wafer level Chip Size Package)が提案されている。このＣＳＰとは、半導体部品のパッケージ形式の一種であり、ボンディング・ワイヤーによる内部配線を行なわず、半導体の一部が露出したままの、ほぼ最小となる半導体パッケージであり、プリント基板上に単体の高集積度半導体を表面実装する際に小さな占有面積で済ませることができるという特長を有している。
【0003】
図５は従来技術に係るＷＬ ＣＳＰの一例を示す縦断面図である。同図に示すように、当該半導体装置（ＷＬ ＣＳＰ）IIIにおいてＩＣチップ０１は、その底面で外部に露出する銅配線０２を介してハンダボール０３により実装基板０５の表面に形成されたランド０４に接合されている。かくしてＩＣチップ０１と実装基板０５との電気的な導通が確保される。
【0004】
従来技術に係る半導体装置においてＩＣチップ０１で発生した熱は、銅配線０２、ハンダボール０３、ランド０４を介して実装基板０５に伝達され、この実装基板０５で主に周囲に放散される。このように、半導体装置では、ＩＣチップ０１で発生した熱の伝熱経路０６（図中に太い矢印で示す）が、銅配線０２、ハンダボール０３、ランド０４を経由して実装基板０５に至る一本のみである。このため、熱の放散効率を向上させるには銅配線０２のハンダボール０３に対する接合部を増やす等、放熱面積を増やすことでしか対処できなかった。このことは、半導体装置のさらなる小型化を図る場合の障害となる。
【0005】
なお、ＷＬ ＣＳＰである半導体装置を開示する公知文献として特許文献１を、さらに特許文献１に対し、放熱効率の向上を企図したインターポーザ方式のＷＬ ＣＳＰ半導体装置を開示する公知文献として特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２０－１００１６号公報
【特許文献2】特開２０２２－２５２９４号公報
【0007】
ところで、特許文献１は、図５に示すＷＬ ＣＳＰ半導体装置と同様の課題が残る。また、特許文献２は、インターポーザをセラミックス基板を積層して形成した場合に、インターポーザの脚部の配線構造における電気抵抗が大きくなるという問題が発生する。すなわち、前記インターポーザをセラミック基板を積層して構成し、しかも前記配線構造の少なくとも一部を上下方向に貫通するビアホールで形成した場合、上層および下層のビアホール相互の間で位置ズレを生起する場合が生じ、この場合にはインターポーザにおける電気抵抗が増大して電気的特性の劣化を生起するばかりか、ビアホールの接合部位が新たな発熱源となってしまう場合がある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、上記従来技術に鑑み、ＩＣチップで発生した熱の放散効率を向上させることができるばかりでなく、ＩＣチップと実装基板との間の配線構造に起因する抵抗を可及的に小さくすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成する本発明の第１の態様は、
周縁部に形成した脚部と、該脚部を覆う蓋部との内側の空間で形成した凹部を有するとともに前記蓋部を経由して前記脚部に至る内部に所定の配線構造が形成されたインターポーザと、
第1の導電接続部を介して前記インターポーザの前記凹部の底面に形成された第１のランドに、チップ電極を介して一方の面を固定することにより前記底面に臨む前記配線構造の一端との間の電気的な導通を確保したＩＣチップと、
表面に形成した第２のランドに第２の導電接続部を介して前記脚部の端面を固定するとともに、前記端面に臨む前記配線構造の他端との電気的な導通を確保し、さらに前記表面に形成した第３のランドに第３の導電接続部を介して前記ＩＣチップの他方の面を固定して電気的に接続した実装基板とを有する半導体装置であって、
前記インターポーザは、前記配線構造がそれぞれ形成されたセラミック基板を積層して形成し、該セラミック基板の上層と下層の前記配線構造は、ビアホールで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成したものであることを特徴とする。
周縁部に形成した脚部と、該脚部を覆う蓋部との内側の空間で形成した凹部を有するとともに前記蓋部を経由して前記脚部に至る内部に所定の配線構造が形成されたインターポーザと、
第1の導電接続部を介して前記インターポーザの前記凹部の底面に形成された第１のランドに、チップ電極を介して一方の面を固定することにより前記底面に臨む前記配線構造の一端との間の電気的な導通を確保したＩＣチップと、
表面に形成した第２のランドに第２の導電接続部を介して前記脚部の端面を固定するとともに、前記端面に臨む前記配線構造の他端との電気的な導通を確保し、さらに前記表面に形成した第３のランドに第３の導電接続部を介して前記ＩＣチップの他方の面を固定して電気的に接続した実装基板とを有する半導体装置であって、
前記インターポーザは、前記配線構造がそれぞれ形成されたセラミック基板を積層して形成し、該セラミック基板の上層と下層の前記配線構造は、ビアホールで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成したものであることを特徴とする。
【0010】
本発明の第２の態様は、
第１の態様に記載する半導体装置において、
前記底面と反対側の面である前記インターポーザの上面に配設された第４のランドと、
前記上面に対向する面である下面に配設された部品電極を備えた外付け部品とを有し、
前記部品電極を第４の導電接続部を介して前記第４のランドに固定することにより前記外付け部品を前記ＩＣチップに対する外付け部品とすることを特徴とする。
第１の態様に記載する半導体装置において、
前記底面と反対側の面である前記インターポーザの上面に配設された第４のランドと、
前記上面に対向する面である下面に配設された部品電極を備えた外付け部品とを有し、
前記部品電極を第４の導電接続部を介して前記第４のランドに固定することにより前記外付け部品を前記ＩＣチップに対する外付け部品とすることを特徴とする。
【0011】
本発明の第３の態様は、
第１の態様に記載する半導体装置において、
前記第１の導電接続部、第２の導電接続部および第３の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランドまたは前記第３のランドのいずれかにそれぞれ固定したことを特徴とする。
第１の態様に記載する半導体装置において、
前記第１の導電接続部、第２の導電接続部および第３の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランドまたは前記第３のランドのいずれかにそれぞれ固定したことを特徴とする。
【0012】
本発明の第４の態様は、
第２の態様に記載する半導体装置において、
前記第１の導電接続部、第２の導電接続部、第３の導電接続部および第４の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランド、前記第３のランドまたは前記第４のランドのいずれかにそれぞれ固定したことを特徴とする。
第２の態様に記載する半導体装置において、
前記第１の導電接続部、第２の導電接続部、第３の導電接続部および第４の導電接続部は、ＩＭＣ（inter-metallic-compound）により前記第１のランド、前記第２のランド、前記第３のランドまたは前記第４のランドのいずれかにそれぞれ固定したことを特徴とする。
【発明の効果】
【0013】
本発明は発熱体であるＩＣチップをインターポーザの凹部の底面と実装基板の表面との間に挟んだサンドイッチ構造となっているので、ＩＣチップで発生した熱が、ＩＣチップから第1の導電接続部およびインターポーザの底面を介してインターポーザの本体に至り、その脚部および第２の導電接続部を介して実装基板に至る第1の伝熱経路と、ＩＣチップの他方の面から直接実装基板に至る第２の伝熱経路との二つの熱経路を介して外部に放散される。この結果、当該半導体装置の小型化を阻害することなく高効率の熱放散を図ることができる。
【0014】
また、インターポーザは、配線構造がそれぞれ形成されたセラミックス基板を積層して形成し、該セラミック基板の上層と下層の前記配線構造をビアホールで連絡するとともに、いずれか一方のビアホールの径が他方のビアホールの径よりも大径となるように形成したので、ビアホールが形成された上層と下層とのセラミック基板における導電部材の接触面積を大きくすることができる。この結果、ＩＣチップから実装基板に至る配線構造における電気抵抗を小さくすることができる。
【図面の簡単な説明】
【0015】
【図5】従来技術に係る半導体装置（ＷＬ ＣＳＰ）を示す模式図である。
【発明を実施するための形態】
【0016】
以下、本発明の実施の形態を図面に基づき詳細に説明する。
【0017】
図１は本発明の実施の形態に係る半導体装置を示す図で、図２～図４のＤ-Ｄ´線矢視図である。同図に示すように、インターポーザ１は、脚部１Ａ、蓋部１Ｂおよび凹部１Ｃを有している。ここで、脚部１Ａは当該インターポーザ１の周縁部に形成してある矩形の枠体である。蓋部１Ｂは脚部１Ａで形成された前記枠体を覆う部材である。凹部１Ｃは脚部１Ａと蓋部１Ｂとの内側に形成された空間である。
【0018】
かくしてインターポーザ１には、蓋部１Ｂを経由して脚部１Ａに至る内部に、ＩＣチップ２と実装基板８とを電気的に接続する所定の配線構造（それ自体は図示せず）が形成されている。脚部１Ａおよび蓋部１Ｂは、それぞれ所定の配線構造が形成された複数枚（本形態では脚部１Ａが２枚、蓋部１Ｂが３枚）のセラミック基板１Ａ１，１Ａ２，１Ｂ１，１Ｂ２，１Ｂ３を積層して形成してある。ここで、積層するセラミック基板１Ａ１，１Ａ２、１Ｂ１～１Ｂ３の枚数は、複数枚であれば特別な制限はない。必要に応じ、枚数を適宜決定すれば良い。
【0019】
各セラミック基板１Ａ１，１Ａ２，１Ｂ１，１Ｂ２，１Ｂ３には上下各層の各セラミック基板１Ａ１～１Ａ２、１Ｂ１～１Ｂ３の配線構造を相互に接続する所定のビアホール２１Ａ，２１Ｂ，２１Ｃ，２２Ａ，２２Ｂが形成してある。なお、ビアホール２１Ａ～２１Ｃ、２２Ａ～２２Ｂの詳細な構造に関しては、図２～図４に基づき後に詳述する。
【0020】
ＩＣチップ２は、例えばＤＣ／ＤＣコンバータの所定の回路が形成されたフェイスダウン実装チップである。このＩＣチップ２は、インターポーザ１の凹部１Ｃが形成する空間に配設してある。具体的には、ＩＣチップ２のチップ電極２Ａが第1の導電接続部であるＩＭＣ（inter-metallic-compound；以下同じ）１２を介してランド１Ｄに接続されている。かくして、凹部１Ｃの底面に形成されたランド１Ｄを介してインターポーザ１の銅配線（図示せず）にＩＣチップ２が電気的に接続される。ここで、ＩＭＣとは、Ｓｎ-ＣＵをベースとし、ナノマイズ法により製造した均一、均質な細粒構造をもつ接合材料をいう。ＩＭＣは、熱伝導効率にも優れた特性を有する材料である。ただ、この種の接合材料として汎用されているハンダであっても構わない。
【0021】
本形態では、ＩＭＣ１２で接合した後のＩＣチップ２の上面と凹部１Ｃとの間の空間にはアンダーフィル（ＵＦ）材３が充填してある。ＵＦ材３は、樹脂状部材であり、これを充填することにより耐久性、耐振性の向上等を図っているが、必要に応じ充填すれば良い。
【0022】
実装基板８は、その表面に形成したランド６に、脚部１Ａの下端面に形成したランド４を第２の導電接続部であるＩＭＣ１３を介して固定するとともに、下端面に臨む配線構造の他端との電気的な導通を確保している。さらに実装基板８には、その中央部の表面に形成したランド７に、ＩＣチップ２の他方の面（図では下面）に形成した放熱基板裏面メタル５を、放熱基板１５を介して第３の導電接続部であるＩＭＣ１４で接合してある。ここで、放熱基板１５は熱伝導効率に優れるセラミック材で形成してあり、ＩＣチップ２で発生し、ＩＭＣ１４を介して伝達される熱を良好に放散する。同時に、放熱基板１５は放熱基板裏面メタル５とランド７間のスペーサとしても機能させてある。
【0023】
本形態では、ＩＣチップ２に対する外付け部品としてＤＣ／ＤＣコンバータのコイル９を実装している。ここで、コイル９は、インターポーザ１の上面（蓋部１Ｂの上面）に対向する面である下面に配設された部品電極９Ａを備えており、インターポーザ１の上面に配設されたランド１０にＩＭＣ１１を介して固定されている。
【0024】
かかる本形態においては発熱体であるＩＣチップ２をインターポーザ１の凹部１Ｃの底面と実装基板８の表面との間に挟んだサンドイッチ構造となっているので、ＩＣチップ２で発生した熱が、ＩＣチップ２からＩＭＣ１２およびインターポーザ１の底面を介してインターポーザ１の本体（蓋部１Ｂ）に至り、その脚部１Ａおよびランド４，ＩＭＣ１３およびランド６を介して実装基板８に至る第1の伝熱経路と、ＩＣチップ２の他方の面から放熱基板裏面メタル５，放熱基板１５，ＩＭＣ１４およびランド７を介して直接実装基板８に至る第２の伝熱経路との二つの熱経路を介して外部に放散される。この結果、当該半導体装置の小型化を阻害することなく高効率の熱放散を図ることができる。また、本形態の場合、コイル９である外付け部品で発生した熱もコイル９の部品電極９ＡからＩＭＣ１１およびランド１０を介して第１の伝熱経路に合流する第３の伝熱路を介して容易に放散される。
【0025】
図２は図１のＡ-Ａ´線矢視図、図３は図１のＢ-Ｂ´線矢視図、図４は図１のＣ-Ｃ´線矢視図をそれぞれ示す。これらの図に示すように、セラミック基板１Ｂ１，１Ｂ２，１Ｂ３，１Ａ１，１Ａ２には多くのビアホール２１Ａ，２１Ｂ，２１Ｃ，２２Ａ，２２Ｂが形成されている。かかるセラミック基板１Ｂ１～１Ｂ３、１Ａ１，１Ａ２は所定の配線構造がそれぞれ形成してあり、これらを積層して形成してある。ここで、セラミック基板１Ｂ１～１Ｂ３およびセラミック基板１Ａ１，１Ａ２の上層と下層の前記配線構造は、ビアホール２１Ａ～２１Ｃおよびビアホール２２Ａ，２２Ｂで連絡するとともに、いずれか一方のビアホール２１Ａ～２１Ｃおよびビアホール２２Ａ，２２Ｂの径が他方のビアホール２１Ａ～２１Ｃおよびビアホール２２Ａ，２２Ｂの径よりも大径となるように形成してある。
【0026】
かくして、本形態によれば、セラミック基板１Ｂ１～１Ｂ３およびセラミック基板１Ａ１，１Ａ２に形成された上層と下層とのビアホール２１Ａ～２１Ｃおよびビアホール２２Ａ，２２Ｂにおける導電部材の接触面積を大きくすることができる。この結果、ＩＣチップ２から実装基板８に至る配線構造における電気抵抗を小さくすることができる。
【0027】
以上、実施形態とともに本発明を具体的に説明したが、本発明の範囲には、次のような変形例も含まれる。
１）上記実施形態におけるＩＣチップ２はＤＣ／ＤＣコンバータに限定するものではない。一般の電子部品で代替できる。
２）外付け部品は、コイル７に限定するものではない。ＩＣチップ２の電子部品との関係で必要になる受動素子および能動素子のいずれとも代替し得る。また、必ずしも必要ではない場合もある。
３）ビアホールは全てが実装基板８に接続されるとは限らない。電気的に浮いた状態で途中で遮断したものであっても良い。
４）電極とランドの接合はＩＭＣに限るものではない。ハンダでも同様の機能を発揮させることができる。しかし、接合強度はＩＭＣの方が強力であり、またＩＭＣの方が放熱特性には優れる。
５）ＩＣチップ２はインターポーザ１の凹部１Ｃが形成する空間に収まるのであれば、複数個平面的に並べて配設しても、また縦方向に複数個を積み上げて配設しても良い。
１）上記実施形態におけるＩＣチップ２はＤＣ／ＤＣコンバータに限定するものではない。一般の電子部品で代替できる。
２）外付け部品は、コイル７に限定するものではない。ＩＣチップ２の電子部品との関係で必要になる受動素子および能動素子のいずれとも代替し得る。また、必ずしも必要ではない場合もある。
３）ビアホールは全てが実装基板８に接続されるとは限らない。電気的に浮いた状態で途中で遮断したものであっても良い。
４）電極とランドの接合はＩＭＣに限るものではない。ハンダでも同様の機能を発揮させることができる。しかし、接合強度はＩＭＣの方が強力であり、またＩＭＣの方が放熱特性には優れる。
５）ＩＣチップ２はインターポーザ１の凹部１Ｃが形成する空間に収まるのであれば、複数個平面的に並べて配設しても、また縦方向に複数個を積み上げて配設しても良い。
【符号の説明】
【0028】
１ インターポーザ
１Ａ 脚部
１Ｂ 蓋部
１Ｃ 凹部
１Ｄ，５，６，７ ランド
１Ａ１，１Ａ２，１Ｂ１，１Ｂ２，１Ｂ３ セラミック基板
２ ＩＣチップ
８ 実装基板
９ コイル
１１，１２，１３ ＩＭＣ
２１Ａ，２１Ｂ，２１Ｃ，２２Ａ，２２Ｂ ビアホール
１Ａ 脚部
１Ｂ 蓋部
１Ｃ 凹部
１Ｄ，５，６，７ ランド
１Ａ１，１Ａ２，１Ｂ１，１Ｂ２，１Ｂ３ セラミック基板
２ ＩＣチップ
８ 実装基板
９ コイル
１１，１２，１３ ＩＭＣ
２１Ａ，２１Ｂ，２１Ｃ，２２Ａ，２２Ｂ ビアホール
【図1】
【図2】
【図3】
【図4】
【図5】