特開 2024-2737 タイマー回路、オシレータ回路、半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024002737

(43)【公開日】2024-01-11

(54)【発明の名称】タイマー回路、オシレータ回路、半導体装置

(51)【国際特許分類】

   H03K 3/02 20060101AFI20231228BHJP

   H03K 3/354 20060101ALI20231228BHJP

   H03K 3/355 20060101ALI20231228BHJP

   H03K 17/28 20060101ALI20231228BHJP

【ＦＩ】

H03K3/02 C

H03K3/354

H03K3/355

H03K3/02 P

H03K17/28 H

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022102126

(22)【出願日】2022-06-24

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】杉江 尚

【テーマコード（参考）】

5J055

5J300

【Ｆターム（参考）】

5J055AX39

5J055BX24

5J055DX22

5J055EX07

5J055EY01

5J055EY10

5J055EY17

5J055EY21

5J055EZ03

5J055EZ04

5J055EZ28

5J055EZ55

5J055EZ58

5J300AA02

5J300BB01

5J300DD02

5J300DD15

(57)【要約】

【課題】タイマー回路の電源電圧変動に起因する測定時間の変動を抑制する。
【解決手段】第１電流源ＣＳ１は、キャパシタＣ１を充電する。第２電流源ＣＳ２は、インバータ１２０の入力ノード１２２に電流Ｉ_２を供給する。カレントミラー回路１１０は、出力ノード１１４がインバータ１２０の入力ノード１２２と接続される。抵抗Ｒ１は、カレントミラー回路１１０の入力ノード１１２とキャパシタＣ１の間に接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

キャパシタと、
前記キャパシタを充電する第１電流源と、
インバータと、
前記インバータの入力ノードに電流を供給する第２電流源と、
出力ノードが前記インバータの前記入力ノードと接続されたカレントミラー回路と、
前記カレントミラー回路の入力ノードと前記キャパシタの間に接続された抵抗と、
を備える、タイマー回路。

【請求項2】

前記カレントミラー回路は、電界効果トランジスタで構成される、請求項１に記載のタイマー回路。

【請求項3】

チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、前記インバータの出力が反転するときの前記カレントミラー回路の入力側トランジスタのゲートソース間電圧の変動が、動作保証温度範囲内で温度を変化させたときに、０．０５Ｖ以内に収まるように規定される、請求項２に記載のタイマー回路。

【請求項4】

前記カレントミラー回路は、バイポーラトランジスタで構成される、請求項１に記載のタイマー回路。

【請求項5】

ひとつの半導体基板に一体集積化される、請求項１から４のいずれかに記載のタイマー回路。

【請求項6】

請求項１から４のいずれかに記載の２個のタイマー回路を備え、
前記２個のタイマー回路は、お互いの出力によってリセットされる、オシレータ回路。

【請求項7】

請求項１から４のいずれかに記載のタイマー回路と、
前記タイマー回路の前記インバータの出力に応答して、前記キャパシタを放電するリセット回路と、
を備える、オシレータ回路。

【請求項8】

請求項６に記載のオシレータ回路と、
前記オシレータ回路の出力信号によって駆動されるチャージポンプ回路と、
ＮＭＯＳトランジスタを含むリニアレギュレータと、
前記チャージポンプ回路の出力電圧を受け、前記ＮＭＯＳトランジスタのゲートにバイアス電圧を発生させる起動バイアス回路と、
を備える、半導体装置。

【請求項9】

請求項７に記載のオシレータ回路と、
前記オシレータ回路の出力信号によって駆動されるチャージポンプ回路と、
ＮＭＯＳトランジスタを含むリニアレギュレータと、
前記チャージポンプ回路の出力電圧を受け、前記ＮＭＯＳトランジスタのゲートにバイアス電圧を発生させる起動バイアス回路と、
を備える、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、タイマー回路に関する。

【背景技術】

【0002】

半導体集積回路において、時間測定のためのタイマー回路が使用される。タイマー回路は、キャパシタと、キャパシタを充電する電流源と、キャパシタの電圧を所定のしきい値電圧と比較する電圧コンパレータを含む。

【0003】

電圧コンパレータとして、差動増幅器を含むオペアンプを利用すると、回路規模が大きくなり、また消費電力が増大する。小面積、低消費電力が要求されるアプリケーションでは、電圧コンパレータとして、インバータが用いられる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００３－８５９７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

インバータを電圧コンパレータとして利用する場合、そのしきい値電圧は、インバータの電源電圧の中点電圧となる。したがって、電源電圧が変化するとしきい値電圧も変化する。この電圧コンパレータをオシレータに使用する場合、電源電圧が低下すると、発振周波数が上昇するという問題がある。

【0006】

本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、電源電圧変動に起因する測定時間の変動が抑制されたタイマー回路の提供にある。

【課題を解決するための手段】

【0007】

本開示の態様は、タイマー回路に関する。タイマー回路は、キャパシタと、キャパシタを充電する第１電流源と、インバータと、インバータの入力ノードに電流を供給する第２電流源と、出力ノードがインバータの入力ノードと接続されたカレントミラー回路と、カレントミラー回路の入力ノードとキャパシタの間に接続された抵抗と、を備える。

【0008】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

【発明の効果】

【0009】

本開示のある態様によれば、電源電圧変動に起因する測定時間の変動を抑制できる。

【図面の簡単な説明】

【0010】

【図1】図１は、実施形態に係るタイマー回路の回路図である。

【図2】図２は、図１のタイマー回路の動作波形図である。

【図3】図３は、比較技術に係るタイマー回路の回路図である。

【図4】図４は、実施形態に係るオシレータの回路図である。

【図5】図５は、図４のオシレータの動作波形図である。

【図6】図６は、ＭＯＳＦＥＴの温度特性を模式的に説明する図である。

【図7】図７は、入力側トランジスタのサイズが不適切であるときの、入力側トランジスタの電圧－電流特性を示す図である。

【図8】図８は、入力側トランジスタのサイズを最適化したときの、入力側トランジスタの電圧－電流特性を示す図である。

【図9】図９は、変形例に係るオシレータの回路図である。

【図10】図１０は、図９のオシレータの動作波形図である。

【図11】図１１は、オシレータを備える半導体装置の回路図である。

【発明を実施するための形態】

【0011】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用：いる場合がある。

【0012】

一実施形態に係るタイマー回路は、キャパシタと、キャパシタを充電する第１電流源と、インバータと、インバータの入力ノードに電流を供給する第２電流源と、出力ノードがインバータの入力ノードと接続されたカレントミラー回路と、カレントミラー回路の入力ノードとキャパシタの間に接続された抵抗と、を備える。

【0013】

キャパシタの電圧をＶ_Ｃ１、カレントミラー回路の入力側トランジスタのしきい値電圧をＶ_ＴＨ、抵抗の抵抗値をＲ１とするとき、抵抗およびカレントミラー回路の入力ノードに流れる電流Ｉ_３は、
Ｉ_３＝（Ｖ_Ｃ１－Ｖ_ＴＨ）／Ｒ１
となる。カレントミラー回路のミラー比をＫとするとき、カレントミラー回路の出力電流Ｉ_４は、
Ｉ_４＝Ｋ×Ｉ_３＝Ｋ×（Ｖ_Ｃ１－Ｖ_ＴＨ）／Ｒ１
となる。第２電流源が生成する電流Ｉ_２が、カレントミラー回路の出力電流Ｉ_４と等しくなるとき、インバータの出力が反転する。したがって、インバータの出力が反転するときのキャパシタの電圧Ｖ_{Ｃ１（ＴＨ）}、
Ｖ_{Ｃ１（ＴＨ）}＝Ｉ_２×Ｒ１／Ｋ＋Ｖ_ＴＨ
となる。この電圧Ｖ_{Ｃ１（ＴＨ）}は、インバータの電源電圧に依存しない一定値となる。したがって、このタイマー回路によれば、電源電圧に依存しない時間測定が可能となる。

【0014】

一実施形態において、カレントミラー回路は、電界効果トランジスタ（ＦＥＴ）で構成されてもよい。

【0015】

一実施形態において、チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、インバータの出力が反転するときのカレントミラー回路の入力側トランジスタのゲートソース間電圧が、動作保証温度範囲内で温度を変化させたときに、０．１Ｖ以内、より好ましくは０．０５Ｖ以内の変動に収まるように規定される。これにより、測定時間の温度依存性を小さくできる。

【0016】

一実施形態において、カレントミラー回路は、バイポーラトランジスタで構成されてもよい。

【0017】

一実施形態において、タイマー回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0018】

一実施形態に係るオシレータ回路は、上述のいずれかのタイマー回路と、タイマー回路のインバータの出力に応答して、キャパシタを放電するリセット回路と、を備えてもよい。

【0019】

一実施形態に係るオシレータ回路は、２個のタイマー回路を備え、２個のタイマー回路は、お互いの出力によってリセットされてもよい。

【0020】

一実施形態に係る半導体装置は、上述のいずれかのオシレータ回路と、オシレータ回路の出力信号によって駆動されるチャージポンプ回路と、チャージポンプ回路の出力電圧を制御電極に受けるＮ型のトランジスタと、を備えてもよい。

【0021】

（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

【0022】

また図面に記載される各部材の寸法（厚み、長さ、幅など）は、理解の容易化のために適宜、拡大縮小されている場合がある。さらには複数の部材の寸法は、必ずしもそれらの大小関係を表しているとは限らず、図面上で、ある部材Ａが、別の部材Ｂよりも厚く描かれていても、部材Ａが部材Ｂよりも薄いこともあり得る。

【0023】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0024】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0025】

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。

【0026】

図１は、実施形態に係るタイマー回路１００の回路図である。タイマー回路１００は、スタート信号＼ＳＴＡＲＴ（＼は論理反転を表す）がアサート（たとえばロー）されてから、所定時間（測定時間）τ_ＭＥＡＳの経過後に、出力端子（出力ライン）１０４の信号ＯＵＴをアサート（たとえばハイ）する。

【0027】

タイマー回路１００は、キャパシタＣ１、第１電流源ＣＳ１、第２電流源ＣＳ２、カレントミラー回路１１０、抵抗Ｒ１、インバータ１２０およびリセットトランジスタＭ３を備える。タイマー回路１００の電源ライン１０２には、電源電圧Ｖ_ＤＤが供給されている。

【0028】

キャパシタＣ１は、一端が接地される。第１電流源ＣＳ１は、キャパシタＣ１の他端と接続されており、定電流Ｉ_１をキャパシタＣ１にソースし、キャパシタＣ１を充電する。

【0029】

インバータ１２０は、電源ライン１０２と接地の間に接続されるハイサイドトランジスタＭ２１およびローサイドトランジスタＭ２２を含む。具体的には、ハイサイドトランジスタＭ２１は、電源ライン１０２と出力ライン１０４の間に接続され、ローサイドトランジスタＭ２２は、出力ライン１０４と接地の間に接続される。

【0030】

第２電流源ＣＳ２は、インバータ１２０の入力ノード１２２と接続される。第２電流源ＣＳ２は、インバータ１２０の入力ノード１２２に、電流Ｉ_２をソースする。

【0031】

カレントミラー回路１１０は、入力ノード１１２に流れる電流をＫ倍（Ｋをミラー比という）し、折り返して出力ノード１１４からシンクする。カレントミラー回路１１０は、入力側トランジスタＭ１１および出力側トランジスタＭ１２を含む。カレントミラー回路１１０の出力ノード１１４は、インバータ１２０の入力ノード１２２と接続されている。

【0032】

抵抗Ｒ１は、カレントミラー回路１１０の入力ノード１１２とキャパシタＣ１の間に接続される。

【0033】

リセットトランジスタＭ３は、キャパシタＣ１と並列に接続されている。リセットトランジスタＭ３は、スタート信号＼ＳＴＡＲＴがネゲート（ハイ）の間、オンであり、キャパシタＣ１を放電する。スタート信号＼ＳＴＡＲＴがアサート（ロー）の間、リセットトランジスタＭ３はオフとなり、キャパシタＣ１が、第１電流源ＣＳ１によって充電可能な状態となる。

【0034】

以上がタイマー回路１００の構成である。続いてその動作を説明する。

【0035】

図２は、図１のタイマー回路１００の動作波形図である。図２には、スタート信号＼ＳＴＡＲＴ、キャパシタＣ１の電圧Ｖ_Ｃ１、抵抗Ｒ１に流れる電流Ｉ_３およびカレントミラー回路１１０の出力電流Ｉ_４、出力信号ＯＵＴが示される。

【0036】

時刻ｔ_０より前において、スタート信号＼ＳＴＡＲＴがネゲートされており、リセットトランジスタＭ３がオンとなっている。これにより、キャパシタ電圧Ｖ_Ｃ１は０Ｖに固定される。

【0037】

時刻ｔ_０にスタート信号＼ＳＴＡＲＴがアサートされると、第１電流源ＣＳ１が生成する電流Ｉ_１によってキャパシタＣ１が充電され、キャパシタ電圧Ｖ_Ｃ１が時間とともに上昇する。

【0038】

キャパシタ電圧Ｖ_Ｃ１が、カレントミラー回路１１０の入力側トランジスタＭ１１のゲートソース間しきい値電圧Ｖ_{ＧＳ（ｔｈ）}を超えると、抵抗Ｒ１およびカレントミラー回路１１０の入力側に、電流Ｉ_３が流れ始める。この電流Ｉ_３は、以下の式で表される。
Ｉ_３＝（Ｖ_Ｃ１－Ｖ_{ＧＳ（ｔｈ）}）／Ｒ１

【0039】

図２では、説明の簡潔化のために、ｔ_０～ｔ_１の間、電流Ｉ_３をゼロとして示すが、実際には電流が流れてもよい。カレントミラー回路１１０の出力ノード１１４には、入力電流Ｉ_３のＫ倍の電流Ｉ_４が流れる。また、説明の簡潔化のために、キャパシタ電圧Ｖ_Ｃ１および電流Ｉ_３の傾きを一定として示すが、実際には、キャパシタ電圧Ｖ_Ｃ１は、電流Ｉ_１とＩ_３の差分によって充電されるため、直線とはならない。

【0040】

時刻ｔ_２より前では、Ｉ_４＜Ｉ_２となっている。そのため、インバータ１２０の入力ノード１２２の電圧Ｖ_ＩＮＶはハイ（Ｖ_ＤＤ）であり、したがってインバータ１２０の出力、つまりタイマー回路１００の出力ＯＵＴは、ローである。

【0041】

時刻ｔ_３に、電流Ｉ_４が電流Ｉ_２を超えると（Ｉ_４＞Ｉ_２）、インバータ１２０の入力ノード１２２の電圧Ｖ_ＩＮＶがロー（０Ｖ）となる。これにより、インバータ１２０の出力、つまりタイマー回路１００の出力ＯＵＴがハイに遷移する。

【0042】

時刻ｔ_０～ｔ_２の時間が、タイマー回路１００による測定時間τ_ＭＥＡＳとなる。時刻ｔ_２におけるキャパシタ電圧Ｖ_{Ｃ１（ＴＨ）}は、
Ｖ_{Ｃ１（ＴＨ）}＝Ｉ_２×Ｒ１／Ｋ＋Ｖ_{ＧＳ（ＴＨ）}
となる。

【0043】

キャパシタＣ１に着目すると、キャパシタ電圧Ｖ_Ｃ１は、充電電流Ｉ_ＣＨＧ＝Ｉ_１－Ｉ_３で充電される。したがって、
Ｃ１×（Ｉ_２×Ｒ１／Ｋ＋Ｖ_{ＧＳ（ＴＨ）}）＝∫^τＩ_ＣＨＧ（ｔ）ｄｔ
となる積分時間τが、測定時間τ_ＭＥＡＳとなる。

【0044】

以上がタイマー回路１００の動作である。タイマー回路１００の利点は、比較技術との対比によって明確となる。

【0045】

図３は、比較技術に係るタイマー回路１００Ｒの回路図である。タイマー回路１００Ｒは、キャパシタＣ１、第１電流源ＣＳ１、リセットトランジスタＭ３およびインバータ１２０を備える。

【0046】

キャパシタＣ１は、電流源ＣＳ１が生成する電流Ｉ_１によって充電され、時間の経過とともに一定の傾きで増大する。そして、キャパシタ電圧Ｖ_Ｃ１が、インバータ１２０のしきい値電圧まで達すると、出力ＯＵＴがハイからローに変化する。

【0047】

ここで、インバータ１２０のしきい値電圧は、電源電圧Ｖ_ＤＤの１／２である。したがって、図３のタイマー回路１００Ｒでは、電源電圧Ｖ_ＤＤが変動すると、測定時間τ_ＭＥＡＳが変化してしまう。

【0048】

これに対して、図１のタイマー回路１００は、測定時間τ_ＭＥＡＳが電源電圧Ｖ_ＤＤに依存しないという利点を有する。

【0049】

続いてタイマー回路１００の用途を説明する。タイマー回路１００は、オシレータ回路に用いることができる。

【0050】

図４は、実施形態に係るオシレータ２００Ａの回路図である。オシレータ２００Ａは、第１タイマー回路１００＿１、第２タイマー回路１００＿２およびコントローラ回路２１０を備える。

【0051】

第１タイマー回路１００＿１および第２タイマー回路１００＿２は、上述のタイマー回路１００と同じ構成を有している。第１タイマー回路１００＿１と第２タイマー回路１００＿２それぞれの測定時間τ_{ＭＥＡＳ１}，τ_{ＭＥＡＳ２}は同一であってもよいし、異なっていてもよい。

【0052】

コントローラ回路２１０は、第１タイマー回路１００＿１の出力ＯＵＴ１のアサートに応答して、第２タイマー回路１００＿２に対する第２スタート信号＼ＳＴＡＲＴ２をアサートし、第２タイマー回路１００＿２の出力ＯＵＴ２のアサートに応答して、第１タイマー回路１００＿１に対する第１スタート信号＼ＳＴＡＲＴ１をアサートする。コントローラ回路２１０の出力ＣＬＫは、第１スタート信号＼ＳＴＡＲＴ１と第２スタート信号＼ＳＴＡＲＴ２の一方がアサートされる期間、第１レベル（たとえばハイ）、他方がアサートされる期間、第２レベル（たとえばロー）をとる。

【0053】

図５は、図４のオシレータ２００Ａの動作波形図である。オシレータ２００Ａは、第１タイマー回路１００＿１と第２タイマー回路１００＿２が交互にアクティブとなり、２つの測定時間の和（τ_{ＭＥＡＳ１}＋τ_{ＭＥＡＳ２}）を周期とするクロック信号ＣＬＫが生成される。

【0054】

続いてタイマー回路１００の温度特性について説明する。タイマー回路１００の測定時間τ_ＭＥＡＳは、カレントミラー回路１１０の温度特性の影響を受ける。

【0055】

図６は、ＭＯＳＦＥＴの温度特性を模式的に説明する図である。図６には高低２つの温度における電圧－電流特性が示される。ＭＯＳＦＥＴのゲートドレイン間は結線され、ゲートソース間電圧Ｖｇｓは、ゲートドレイン間電圧Ｖｄｓと等しいものとする。横軸はゲートソース間電圧Ｖｇｓ、縦軸はドレイン電流Ｉｄである。

【0056】

ＭＯＳＦＥＴは、以下の特性を有する。
（i）ＭＯＳＦＥＴのゲートソース間しきい値電圧Ｖ_{ＧＳ（ｔｈ）}は、温度が高いほど、低くなり、したがってドレイン電流は流れやすくなる。図６において、Ｖ_{ＧＳ（ｔｈ）}はＧｍｍａｘ法で規定される電圧として説明している。

【0057】

（ii)ＭＯＳＦＥＴのコンダクタンスＧｍ、すなわちゲート電圧Ｖｇｓに対するドレイン電流Ｉｄの傾き（ｄＩｄ／ｄＶｇｓ）は、温度が高いほど小さくなる。

【0058】

したがって、カレントミラー回路１１０の入力側トランジスタＭ１１の動作点（ゲートソース間電圧すなわちゲートドレイン間電圧、すなわちカレントミラー回路１１０の入力ノード１１２の電圧）を定め、その動作点において、（i）と（ii）の温度特性がキャンセルするように、入力側トランジスタＭ１１のチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌを決めればよい。

【0059】

たとえば、インバータ１２０の出力が反転するときの入力側トランジスタのゲートソース間電圧Ｖｇｓが、動作保証温度範囲内で温度を変化させたときに、０．１Ｖ以内、より好ましくは０．０５Ｖ以内の変動に収まるように規定することができる。

【0060】

図７は、入力側トランジスタＭ１１のサイズが不適切であるときの、入力側トランジスタＭ１１の電圧－電流特性を示す図である。動作点（すなわちインバータ１２０の出力が反転する点）は、Ｉ_３＝５μＡである。入力側トランジスタＭ１１のサイズは、Ｗ／Ｌ＝１０μｍ／１μｍである。このようにサイズが不適切であると、温度を－５０℃、２５℃、１５０℃と変化させたときに、動作点におけるゲートソース間電圧Ｖｇｓが、０．２５～０．４Ｖ程度と０．１Ｖよりも広い範囲で変動してしまう。

【0061】

図８は、入力側トランジスタＭ１１のサイズを最適化したときの、入力側トランジスタＭ１１の電圧－電流特性を示す図である。動作点は、Ｉ_３＝５μＡである。入力側トランジスタＭ１１のサイズは、Ｗ／Ｌ＝１０μｍ／１０μｍである。このようにサイズを最適化すると、温度を－５０℃、２５℃、１５０℃と変化させたときに、動作点におけるゲートソース間電圧Ｖｇｓの変動は、０．１Ｖの範囲となっており、具体的には０．０５Ｖより小さい狭い範囲に収めることができる。

【0062】

図９は、変形例に係るオシレータ２００Ｂの回路図である。オシレータ２００Ｂは、上述のタイマー回路１００と、リセット回路２１０Ｂを備える。リセット回路２１０Ｂは、たとえばワンショット回路であり、タイマー回路１００の出力ＯＵＴがアサート（たとえばハイ）をトリガとして、所定のパルス幅Ｔ_ＯＮを有するリセットパルスＲＳＴを発生する。このリセットパルスＲＳＴは、タイマー回路１００にスタート信号＼ＳＴＡＲＴとして入力される。

【0063】

図１０は、図９のオシレータ２００Ｂの動作波形図である。リセットパルスＲＳＴの周期Ｔｐは、タイマー回路１００の測定時間τ_ＭＥＡＳとリセットパルスＲＳＴのパルス幅Ｔ_ＯＮの和となる。

【0064】

なお、タイマー回路１００を利用したオシレータ２００の構成は、図４や図９のものに限定されない。続いて、タイマー回路１００を利用して構成されるオシレータ２００の用途を説明する。

【0065】

図１１は、オシレータ２００を備える半導体装置３００の回路図である。半導体装置３００は、低電圧保護（ＵＶＰ：Under Voltage Protection）回路３１０、チャージポンプ回路３２０、レギュレータ回路３３０、起動バイアス回路３４０、基準電流源３５０、バンドギャップリファレンス回路３５２などを備える。

【0066】

半導体装置３００の電源端子ＶＣＣには、外部の電源回路から外部電源電圧Ｖ_ＣＣが供給される。レギュレータ回路３３０は、外部電源電圧Ｖ_ＣＣを入力電圧として受け、所定の目標レベル（たとえば５Ｖ）に安定化される内部電源電圧Ｖ_ＲＥＧ５を生成する。内部電源電圧Ｖ_ＲＥＧ５は、基準電流源３５０やバンドギャップリファレンス回路３５２などの負荷回路に供給される。

【0067】

レギュレータ回路３３０は、ソースフォロア回路であり、ＮＭＯＳトランジスタ３３２およびバイアス回路３３４を含む。バイアス回路３３４は、ツェナーダイオードＤＬＺおよび抵抗Ｒ１１を含む。バイアス回路３３４は、ＮＭＯＳトランジスタ３３２のゲートに、ツェナーダイオードＤＬＺのツェナー電圧Ｖｚを発生させる。内部電源電圧Ｖ_ＲＥＧ５は、
Ｖ_{ＲＥＧ５（ＲＥＦ）}＝Ｖｚ－Ｖ_ＧＳ
を目標レベルとして安定化される。Ｖ_ＧＳは、ＮＭＯＳトランジスタ３３２のゲートソース間電圧である。たとえばツェナー電圧Ｖｚは、Ｖ_{ＲＥＧ５（ＲＥＦ）}＝５Ｖとなるように定められる。

【0068】

外部電源電圧Ｖ_ＣＣが、内部電源電圧Ｖ_ＲＥＧ５の目標レベル（５Ｖ）、言い換えると、ツェナーダイオードＤＬＺのツェナー電圧Ｖｚよりも低い状態では、バイアス回路３３４は動作できない。この状態で、ＮＭＯＳトランジスタ３３２を適切にバイアスするために、ＵＶＰ回路３１０、オシレータ２００およびチャージポンプ回路３２０が設けられる。

【0069】

ＵＶＰ回路３１０は、外部電源電圧Ｖ_ＣＣを低電圧しきい値Ｖ_ＵＶＰと比較し、Ｖ_ＣＣ＜Ｖ_ＵＶＰである場合に、ＵＶＰ信号をアサート（たとえばハイ）する。

【0070】

オシレータ２００は、ＵＶＰ信号がアサートされると、動作状態となり、クロック信号ＣＬＫを生成する。またＵＶＰ信号は、チャージポンプ回路３２０のイネーブル端子に供給される。チャージポンプ回路３２０は、ＵＶＰ信号がアサートされるとイネーブル状態となり、クロック信号ＣＬＫと同期して、内部電源電圧Ｖ_ＲＥＧ５を昇圧し、チャージポンプ電圧Ｖ_ＣＰを生成する。チャージポンプ電圧Ｖ_ＣＰは、内部電源電圧Ｖ_ＲＥＧ５の目標レベルより高い。

【0071】

起動バイアス回路３４０は、チャージポンプ電圧Ｖ_ＣＰを電源として動作する。起動バイアス回路３４０は、ＮＭＯＳトランジスタ３３２のゲートに起動電流Ｉ_{ＳＴＡＲＴ}をソースする。起動電流Ｉ_{ＳＴＡＲＴ}がツェナーダイオードＤＬＺに流れることで、外部電源電圧Ｖ_ＣＣが低い状態でも、ＮＭＯＳトランジスタ３３２のゲートに、ツェナー電圧Ｖｚを発生させることができる。

【0072】

チャージポンプ回路３２０にクロック信号ＣＬＫを供給するオシレータ２００を、実施形態に係るタイマー回路１００を利用して構成することで、安定した周波数のクロック信号ＣＬＫを生成できる。

【0073】

（変形例）
実施形態では、カレントミラー回路１１０をＭＯＳＦＥＴで構成したが、バイポーラトランジスタで構成してもよい。カレントミラー回路１１０以外の回路ブロック、たとえばインバータ１２０やリセットトランジスタＭ３、第１電流源ＣＳ１、第２電流源ＣＳ２などを、バイポーラトランジスタで構成してもよい。

【0074】

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【符号の説明】

【0075】

１００ タイマー回路
Ｃ１ キャパシタ
ＣＳ１ 第１電流源
ＣＳ２ 第２電流源
１１０ カレントミラー回路
１１２ 入力ノード
１１４ 出力ノード
Ｍ１１ 入力側トランジスタ
Ｍ１２ 出力側トランジスタ
１２０ インバータ
１２２ 入力ノード
Ｍ２１ ハイサイドトランジスタ
Ｍ２２ ローサイドトランジスタ
Ｒ１ 抵抗
Ｍ３ リセットトランジスタ
２００ オシレータ
２１０ コントローラ
１００＿１ 第１タイマー回路
１００＿２ 第２タイマー回路
３００ 半導体装置
３１０ ＵＶＰ回路
３２０ チャージポンプ回路
３３０ レギュレータ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】