特開 2024-27866 励磁電流検出回路、半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024027866

(43)【公開日】2024-03-01

(54)【発明の名称】励磁電流検出回路、半導体装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240222BHJP

【ＦＩ】

H02M3/28 D

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022131032

(22)【出願日】2022-08-19

(71)【出願人】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(74)【代理人】

【識別番号】100097113

【弁理士】

【氏名又は名称】堀 城之

(74)【代理人】

【識別番号】100162363

【弁理士】

【氏名又は名称】前島 幸彦

(72)【発明者】

【氏名】麻生 真司

(72)【発明者】

【氏名】中野 利浩

(72)【発明者】

【氏名】吉永 充達

(72)【発明者】

【氏名】細谷 裕

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA15

5H730AA20

5H730BB43

5H730DD04

5H730EE02

5H730EE07

5H730EE58

5H730EE59

5H730FD01

5H730FD24

5H730XX28

(57)【要約】

【課題】大きな容量のキャパシタを用いた積分回路を使用することなく、トランスの励磁電流を精度よく検出できる励磁電流検出回路を提供する。
【解決手段】補助巻線ｎａに生じる補助巻線電圧Ｖｎａの正電圧を検出する入力電圧検出部１１と、補助巻線ｎａに生じる補助巻線電圧Ｖｎａの負電圧を検出する出力電圧検出部１２と、正電圧に比例した周波数の第１クロックｃｋｕｐを補助巻線電圧Ｖｎａが正電圧の期間に生成する第１電圧制御発振器１３と、負電圧に比例した周波数の第２クロックｃｋｄｗｎを補助巻線電圧Ｖｎａが負電圧の期間に生成する第２電圧制御発振器１４と、第１クロックｃｋｕｐの周期で加算すると共に、第２クロックｃｋｄｗｎの周期で減算したカウンタ値ＣＮＴを励磁電流ＩＬｍの検出値として出力するカウンタ１５と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

一次側の一次巻線及び補助巻線と、二次側の二次巻線とを備えたトランスの励磁電流を検出する励磁電流検出回路であって、
前記補助巻線に生じる補助巻線電圧の正電圧を検出する第１電圧検出部と、
前記補助巻線に生じる前記補助巻線電圧の負電圧を検出する第２電圧検出部と、
前記正電圧に比例した周波数の第１クロックを前記補助巻線電圧が前記正電圧の期間に生成する第１電圧制御発振器と、
前記負電圧に比例した周波数の第２クロックを前記補助巻線電圧が前記負電圧の期間に生成する第２電圧制御発振器と、
前記第１クロック及び前記第２クロックのいずれか一方の周期で加算すると共に、前記第１クロック及び前記第２クロックのいずれか他方の周期で減算したカウンタ値を前記励磁電流の検出値として出力するカウンタと、を具備することを特徴とする励磁電流検出回路。

【請求項2】

一次側の一次巻線及び補助巻線と、二次側の二次巻線とを備えたトランスの励磁電流を検出する励磁電流検出回路であって、
前記一次巻線に直列に接続されたスイッチ素子がオン状態に遷移してから予め設定された第１遅延時間後に前記補助巻線に生じる補助巻線電圧をサンプリングして検出する第１電圧検出部と、
前記スイッチ素子がオフ状態に遷移してから予め設定された第２遅延時間後に前記補助巻線に生じる前記補助巻線電圧をサンプリングして検出する第２電圧検出部と、
前記第１電圧検出部で検出された前記補助巻線電圧に比例した周波数の第１クロックを生成する第１電圧制御発振器と、
前記第２電圧検出部で検出された前記補助巻線電圧に比例した周波数の第２クロックを生成する第２電圧制御発振器と、
前記スイッチ素子が前記オン状態のときに前記第１クロックの周期で加算もしくは減算すると共に、前記スイッチ素子が前記オフ状態のときに前記第２クロックの周期で減算もしくは加算したカウンタ値を前記励磁電流の検出値として出力するカウンタと、を具備することを特徴とする励磁電流検出回路。

【請求項3】

前記カウンタは、リセット端子を備え、
前記カウンタの前記カウンタ値は、前記トランスへのエネルギーの蓄積が開始されるタイミングで「０」から始まるようにリセットされることを特徴とする請求項１又は２記載の励磁電流検出回路。

【請求項4】

請求項１又は２に記載の励磁電流検出回路を備えることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランスの励磁電流を検出する励磁電流検出回路に関するものである。

【背景技術】

【0002】

１次側と２次側で絶縁されたフライバックコンバータにおいて、２次側へ電流を放出している期間のトランスの励磁電流を、補助巻線に生じる補助巻線電圧値を用いて検出する技術が提案されている（例えば、特許文献１参照）。

【0003】

特許文献１では、一次巻線に与えられた入力電圧値と補助巻線に生じる補助巻線電圧値との差電圧値を時間積分し、一次巻線に流れる電流に比例した電圧値を出力する積分回路を備えている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第４８３１０１０号公報

【特許文献2】欧州特許第３７２６７１６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来技術では、キャパシタを用いた積分回路で時間積分しているため、フライバックコンバータの制御ＩＣを半導体集積回路で構成した場合、積分器で使用するキャパシタの静電容量は大きくできない。従って、キャパシタを用いた積分回路は、ノイズ耐性が低く、ばらつきも大きいため、精度をよくできない。

【0006】

特許文献２に示すようなアクティブクランプフライバックコンバータでは、トランスの励磁電流を検出したクランプスイッチを制御しているが、従来技術では、アクティブクランプフライバックコンバータの制御ＩＣで要求される精度を実現することは困難である。

【0007】

本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、大きな容量のキャパシタを用いた積分回路を使用することなく、トランスの励磁電流を精度よく検出できる励磁電流検出回路を提供する点にある。

【課題を解決するための手段】

【0008】

本発明に係る励磁電流検出回路は、上記の目的を達成するため、次のように構成される。
本発明に係る励磁電流検出回路は、一次側の一次巻線及び補助巻線と、二次側の二次巻線とを備えたトランスの励磁電流を検出する励磁電流検出回路であって、前記補助巻線に生じる補助巻線電圧の正電圧を検出する第１電圧検出部と、前記補助巻線に生じる前記補助巻線電圧の負電圧を検出する第２電圧検出部と、前記正電圧に比例した周波数の第１クロックを前記補助巻線電圧が前記正電圧の期間に生成する第１電圧制御発振器と、前記負電圧に比例した周波数の第２クロックを前記補助巻線電圧が前記負電圧の期間に生成する第２電圧制御発振器と、前記第１クロック及び前記第２クロックのいずれか一方の周期で加算すると共に、前記第１クロック及び前記第２クロックのいずれか他方の周期で減算したカウンタ値を前記励磁電流の検出値として出力するカウンタと、を具備することを特徴とする。
また、本発明に係る励磁電流検出回路は、一次側の一次巻線及び補助巻線と、二次側の二次巻線とを備えたトランスの励磁電流を検出する励磁電流検出回路であって、前記一次巻線に直列に接続されたスイッチ素子がオン状態に遷移してから予め設定された第１遅延時間後に前記補助巻線に生じる補助巻線電圧をサンプリングして検出する第１電圧検出部と、前記スイッチ素子がオフ状態に遷移してから予め設定された第２遅延時間後に前記補助巻線に生じる前記補助巻線電圧をサンプリングして検出する第２電圧検出部と、前記第１電圧検出部で検出された前記補助巻線電圧に比例した周波数の第１クロックを生成する第１電圧制御発振器と、前記第２電圧検出部で検出された前記補助巻線電圧に比例した周波数の第２クロックを生成する第２電圧制御発振器と、前記スイッチ素子が前記オン状態のときに前記第１クロックの周期で加算もしくは減算すると共に、前記スイッチ素子が前記オフ状態のときに前記第２クロックの周期で減算もしくは加算したカウンタ値を前記励磁電流の検出値として出力するカウンタと、を具備することを特徴とする。

【発明の効果】

【0009】

本発明の励磁電流検出回路は、論理回路で構成でき、大きな容量のキャパシタを用いた積分回路を使用することなく、トランスの励磁電流を精度よく検出できるという効果を奏する。

【図面の簡単な説明】

【0010】

【図1】本発明に係る励磁電流検出回路の第１の実施の形態を備えたフライバックコンバータの構成図である。

【図2】図１に示す励磁電流検出回路の構成図である。

【図3】図１に示すフライバックコンバータの各部の波形図である。

【図4】図２に示す励磁電流検出回路の各部の波形図である。

【図5】カウンタの他の構成を示す図である。

【図6】本発明に係る励磁電流検出回路の第１の実施の形態を備えたフライバックコンバータの構成図である。

【図7】図６に示す励磁電流検出回路の構成図である。

【図8】図６に示す励磁電流検出回路の各部の波形図である。

【発明を実施するための形態】

【0011】

以下に、本発明の好適な実施の形態を添付図面に基づいて説明する。

【0012】

（第１の実施の形態）
第１の実施の形態の励磁電流検出回路１０は、トランスＴを介して１次側から２次側に電力を送る方式の電源装置に適用可能であり、図１に示す例では、フライバックコンバータ１の制御回路３に設けられている。

【0013】

フライバックコンバータ１は、トランスＴと、スイッチ素子Ｑと、ダイオードＤｓと、出力キャパシタＣｏと、出力電圧検出回路２と、を備える。

【0014】

トランスＴは、一次側の一次巻線Ｎｐ及び補助巻線Ｎａと、二次側の二次巻線Ｎｓとを備える。一次巻線Ｎｐの巻始めと二次巻線Ｎｓの巻始めとは、互いに逆相に巻回され、一次巻線Ｎｐ側に励磁インダクタンスＬｍを有する。図１において、補助巻線Ｎａは、一次巻線Ｎｐと逆相としたが、補助巻線Ｎａの極性を逆にしても良い。この場合、以下の説明において、補助巻線Ｎａの発生する電圧の極性が逆になるだけであり、本発明の趣旨は、変わらない。

【0015】

直流電源（入力電圧Ｖｉｎ）の両端には、トランスＴの一次巻線Ｎｐとスイッチ素子Ｑとの直列回路が接続されている。スイッチ素子Ｑは、ＭＯＳＦＥＴとして説明するが、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等でもよい。

【0016】

ダイオードＤｓは、アノードがトランスＴの二次巻線Ｎｓの一端に接続され、カソードが出力キャパシタＣｏを介してトランスＴの二次巻線Ｎｓの他端に接続されている。すなわち、ダイオードＤｓと出力キャパシタＣｏとの直列回路は、整流平滑回路として、トランスＴの二次巻線Ｎｓの両端に接続され、出力キャパシタＣｏの両端電圧が出力電圧Ｖｏとして出力される。

【0017】

出力電圧検出回路２は、出力電圧Ｖｏを検出し、検出した出力電圧Ｖｏを、図示しないフォトカプラ等を介して、フィードバック電圧Ｖｆｂとして制御回路３にフィードバックする。

【0018】

制御回路３は、出力電圧Ｖｏが所望の値になるようにスイッチ素子Ｑをオンオフ駆動するスイッチングレギュレータＩＣ（半導体集積回路）等の半導体装置で構成される。制御回路３は、スイッチ素子Ｑを内蔵しても良い。

【0019】

制御回路３は、ゲート信号生成部４と、駆動回路５と、を備える。ゲート信号生成部４は、フィードバック電圧Ｖｆｂに応じたデューティーでスイッチ素子Ｑをオンオフ制御するゲート信号Ｇを生成する。駆動回路５は、ゲート信号Ｇに基づいてスイッチ素子Ｑのゲートに制御電圧を印加することによりスイッチ素子Ｑを駆動する。

【0020】

制御回路３は、励磁電流検出回路１０を備える。励磁電流検出回路１０は、補助巻線Ｎａの電圧Ｖｎａを入力とし、励磁電流検出値ＶＬＭを出力する。

【0021】

励磁電流検出回路１０は、図２を参照すると、入力電圧検出部１１と、出力電圧検出部１２と、第１電圧制御発振器（第１ＶＣＯ）１３と、第２電圧制御発振器（第２ＶＣＯ）１４と、カウンタ１５と、を備える。

【0022】

入力電圧検出部１１は、補助巻線Ｎａに発生する入力電圧に比例した電圧Ｖｓｉを検出する。また、出力電圧検出部１２は、補助巻線Ｎａに発生する出力電圧に比例した電圧Ｖｓｏを検出する

【0023】

図３に示す励磁電流検出回路１０の各部の波形図は、上から、（ａ）スイッチ素子Ｑのゲート電圧(ゲート信号Ｇ)、（ｂ）スイッチ素子Ｑのドレインソース間電圧ＶＱ、（ｃ）スイッチ素子Ｑのドレイン電流ＩＱ、（ｄ）励磁インダクタンスＬｍの励磁電流ＩＬｍ、（ｅ）ダイオードＤｓの端子間電圧ＶＤｓ、（ｆ）ダイオードＤｓの順方向電流ＩＤｓ、（ｇ）補助巻線Ｎａに発生する補助巻線電圧Ｖｎａをそれぞれ示す。

【0024】

図３（ａ）において、時刻ｔ０～ｔ１のスイッチ素子Ｑのゲート電圧がＨｉレベルの期間Ｔ１がスイッチ素子Ｑのオン期間であり、励磁電流ＩＬｍが流れ、一次巻線Ｎｐと二次巻線Ｎｓにエネルギーが蓄積される。オン期間は、図３（ｅ）に示すように、ダイオードＤｓが逆バイアスされ、二次側には電流が流れない。励磁電流ＩＬｍは、スイッチ素子Ｑがオンしているオン期間において、図３（ｃ）に示すように、入力電圧Ｖｉｎが印加され、Ｖｉｎ／Ｌｍ×ｔで増加する。

【0025】

図３（ａ）において、時刻ｔ１でスイッチ素子Ｑのゲート電圧がＬｏレベルに遷移してスイッチ素子Ｑがオフされると、一次側から二次側にエネルギーが転送され、ダイオードＤｓに順方向バイアスがかかるため、図３（ｆ）に示すように、二次側に電流が流れる。

【0026】

時刻ｔ１から一次側から二次側へのエネルギーの転送が終了する時刻ｔ２までの期間Ｔ２は、ディスチャージ期間となる。励磁電流ＩＬｍは、スイッチ素子Ｑがオフして２次側に励磁電流を放出している期間（ディスチャージ期間）において、図３（ｄ）に示すように、Ｎ・Ｖｏ／Ｌｍ×ｔで減少する。Ｎは、一次巻線Ｎｐと二次巻線Ｎｓとの巻線比（Ｎｐ/Ｎｓ）である。

【0027】

時刻ｔ２からスイッチ素子Ｑのゲート電圧がＨｉレベルに遷移してスイッチ素子Ｑがオンされる時刻ｔ３までの期間Ｔ３は、エネルギーの移動がないオフ期間となる。

【0028】

図４に示す励磁電流検出回路１０の各部の波形図は、上から、（ａ）補助巻線Ｎａに発生する補助巻線電圧Ｖｎａ、（ｂ）入力電圧Ｖｉｎに比例した電圧Ｖｓｉ、（ｃ）出力電圧Ｖｏに比例した電圧Ｖｓｏ、（ｄ）第１電圧制御発振器１３から出力される第１クロックｃｋｕｐ、（ｅ）第２電圧制御発振器１４から出力される第２クロックｃｋｄｗｎ、（ｆ）カウンタ１５のカウンタ値ＣＮＴ、をそれぞれ示す。

【0029】

図４（ａ）を参照すると、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａは、負の期間（期間Ｔ１と期間Ｔ３の一部）が入力電圧Ｖｉｎに比例した電圧Ｖｓｉとなり、正の期間（期間Ｔ２と期間Ｔ３の一部）が出力電圧Ｖｏｕｔに比例した電圧Ｖｓｏとなる。

【0030】

そこで、入力電圧検出部１１は、補助巻線電圧Ｖｎａを反転増幅すると共に、半波整流によって負電圧分を消去し、図４（ｂ）に示すように、正電圧のみを入力電圧Ｖｉｎに比例した電圧Ｖｓｉとして出力する。また、出力電圧検出部１２は、補助巻線電圧Ｖｎａを入力電圧検出部１１と同じ増幅率で非反転増幅すると共に、半波整流によって負電圧分を消去し、図４（ｃ）に示すように、正電圧のみを出力電圧Ｖｏｕｔに比例した電圧Ｖｓｏとして出力する。

【0031】

第１電圧制御発振器１３は、入力電圧検出部１１から出力される電圧Ｖｓｉに比例した周波数を持つ第１クロックｃｋｕｐを生成する。第１クロックｃｋｕｐは、図４（ｄ）に示すように、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａが負の期間（期間Ｔ１と期間Ｔ３の一部）に出力される。

【0032】

第２電圧制御発振器１４は、出力電圧検出部１２から出力される電圧Ｖｓｏに比例した周波数を持つ第２クロックｃｋｄｗｎを生成する。第２クロックｃｋｄｗｎは、図４（ｅ）に示すように、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａが正の期間（期間Ｔ２と期間Ｔ３の一部）に出力される。

【0033】

カウンタ１５は、２クロックアップダウンカウンタであり、第１クロック端子ｃｋ１に入力される第１クロックｃｋｕｐの周期でカウンタを加算し、第２クロック端子ｃｋ２に入力される第２クロックｃｋｄｗｎの周期でカウンタを減算する。そして、カウンタ１５は、出力端子ｏｕｔからカウンタ値ＣＮＴを励磁電流ＩＬｍの検出値として出力する。

【0034】

第１クロックｃｋｕｐは、入力電圧Ｖｉｎ（電圧Ｖｓｉ）に比例した周波数であるため、カウンタ１５は、図４（ｆ）に示すように、オン期間に励磁電流ＩＬｍに比例して加算される。そして、第２クロックｃｋｄｗｎは、出力電圧Ｖｏｕｔ（電圧Ｖｓｏ）に比例した周波数であるため、カウンタ１５は、図４（ｆ）に示すように、ディスチャージ期間に励磁電流ＩＬｍに比例して減算される。従って、カウンタ１５から出力されるカウンタ値ＣＮＴは、励磁電流ＩＬｍに比例し、励磁電流ＩＬｍに相当する高精度の値となる。

【0035】

図５（ａ）に示すように、カウンタ１５にリセット端子Ｒを設け、トランスＴへのエネルギーの蓄積が開始される時刻ｔ０、ｔ３のタイミングでカウンタ値ＣＮＴが「０」から始まるようにリセットすると良い。リセット端子Ｒに入力するリセット信号は、ゲート信号Ｇを用いて、Ｈｉレベルに遷移するタイミングでリセットしてもよい。また、カウンタ値ＣＮＴによる励磁電流ＩＬｍの検出を、アクティブクランプフライバックコンバータにおけるクランプスイッチの制御に用いる場合、クランプスイッチの制御回路でリセット信号を生成することもできる。

【0036】

（第２の実施形態）
第２の実施形態の励磁電流検出回路１０ａは、図６に示すように、フライバックコンバータ１の制御回路３ａに設けられている。

【0037】

制御回路３ａは、ゲート信号生成部４で生成されたゲート信号Ｇが制御回路３ａに入力される点で、第１の実施の形態の制御回路３と異なっている。

【0038】

励磁電流検出回路１０ａは、図７を参照すると、第１パルス生成器（第１ｐｕｌｓｅ）１６と、第２パルス生成器（第２ｐｕｌｓｅ）１７と、入力電圧検出部１１ａと、出力電圧検出部１２ａと、第１電圧制御発振器（第１ＶＣＯ）１３と、第２電圧制御発振器（第２ＶＣＯ）１４と、カウンタ１５ａと、を備える。

【0039】

図８は、励磁電流検出回路１０ａの各部の波形図は、上から、（ａ）スイッチ素子Ｑのゲート電圧(ゲート信号Ｇ)、（ｂ）パルス信号ｓｈｃｋ１、（ｃ）パルス信号ｓｈｃｋ２、（ｄ）補助巻線Ｎａに発生する補助巻線電圧Ｖｎａ、（ｅ）入力電圧Ｖｉｎに比例した電圧Ｖｓｉ、（ｆ）出力電圧Ｖｏに比例した電圧Ｖｓｏ、（ｇ）第１電圧制御発振器１３から出力される第１クロックｃｋｕｐ、（ｈ）第２電圧制御発振器１４から出力される第２クロックｃｋｄｗｎ、（ｉ）カウンタ１５のカウンタ値ＣＮＴ、をそれぞれ示す。

【0040】

第１パルス生成器１６は、スイッチ素子Ｑのゲート信号Ｇの立ち上がりエッジを検出し、図８（ｂ）に示すように、予め設定された第１遅延時間ｄｅｌａｙ１後に１ショットパルスＰ１を出力するパルス信号ｓｈｃｋ１を生成し、第１電圧制御発振器１３へ出力する。第１遅延時間ｄｅｌａｙ１は、ゲート信号Ｇの立ち上がりエッジによってスイッチ素子Ｑがオンされた後、補助巻線電圧Ｖｎａが安定するまでの時間以上に設定されている。

【0041】

第２パルス生成器１７は、スイッチ素子Ｑのゲート信号Ｇの立ち下がりエッジを検出し、図８（ｃ）に示すように、予め設定された第２遅延時間ｄｅｌａｙ２後に１ショットパルスＰ２を出力するパルス信号ｓｈｃｋ２を生成し、第２電圧制御発振器１４へ出力する。第２遅延時間ｄｅｌａｙ２は、ゲート信号Ｇの立ち上がりエッジによってスイッチ素子Ｑがオフされた後、補助巻線電圧Ｖｎａが安定するまでの時間以上に設定されている。

【0042】

入力電圧検出部１１ａは、反転増幅器１１１と、サンプルホールド回路１１２と、を備え、補助巻線電圧Ｖｎａとパルス信号ｓｈｃｋ１を入力として、入力電圧Ｖｉｎに比例した電圧Ｖｓｉを第１電圧制御発振器１３へ出力する。反転増幅器１１１は、補助巻線電圧Ｖｎａを反転増幅する。サンプルホールド回路１１２は、図８（ｄ）、（ｅ）に矢印Ａで示すパルス信号ｓｈｃｋ１における１ショットパルスＰ１のタイミングで、反転増幅器１１１によって反転増幅された補助巻線電圧Ｖｎａをサンプルホールドし、補助巻線電圧Ｖｎａの負電圧の絶対値の電圧を検出して入力電圧Ｖｉｎに比例した電圧Ｖｓｉとして出力する。

【0043】

これにより、入力電圧検出部１１ａから出力される電圧Ｖｓｉは、スイッチ素子Ｑがオンされた直後のリンギング等で不安定な補助巻線電圧Ｖｎａを避けて、安定した状態の補助巻線電圧Ｖｎａに基づいた値となる。

【0044】

出力電圧検出部１２ａは、非反転増幅器１２１と、サンプルホールド回路１２２と、を備え、補助巻線電圧Ｖｎａとパルス信号ｓｈｃｋ２を入力として、出力電圧Ｖｏｕｔに比例した電圧Ｖｓｏを第２電圧制御発振器１４へ出力する。非反転増幅器１２１は、入力電圧検出部１１ａの反転増幅器１１１と同一の増幅率で補助巻線電圧Ｖｎａを増幅する。サンプルホールド回路１２２は、図８（ｄ）、（ｆ）に矢印Ｂで示すパルス信号ｓｈｃｋ２における１ショットパルスＰ１のタイミングで、非反転増幅器１２１によって増幅された補助巻線電圧Ｖｎａをサンプルホールドし、補助巻線電圧Ｖｎａの正電圧を検出して出力電圧Ｖｏｕｔに比例した電圧Ｖｓｏとして出力する。

【0045】

これにより、出力電圧検出部１２ａから出力される電圧Ｖｓｏは、スイッチ素子Ｑがオフされた直後のリンギング等で不安定な補助巻線電圧Ｖｎａを避けて、安定した状態の補助巻線電圧Ｖｎａに基づいた値となる。

【0046】

第１電圧制御発振器１３は、入力電圧検出部１１ａから出力される電圧Ｖｓｉに比例した周波数を持つ第１クロックｃｋｕｐを生成する。第１クロックｃｋｕｐは、サンプルホールドされた補助巻線電圧Ｖｎａに基づいて生成されるため、図８（ｇ）に示すように、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａが負の期間（期間Ｔ１と期間Ｔ３の一部）と共に、補助巻線電圧Ｖｎａが負の期間（期間Ｔ１と期間Ｔ３の一部）でも継続して出力される。

【0047】

第２電圧制御発振器１４は、出力電圧検出部１２ａで検出した電圧Ｖｓｏに比例した周波数を持つ第２クロックｃｋｄｗｎを生成する。第２クロックｃｋｄｗｎは、サンプルホールドされた補助巻線電圧Ｖｎａに基づいて生成されるため、図８（ｈ）に示すように、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａが正の期間（期間Ｔ２と期間Ｔ３の一部）と共に、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａが負の期間（期間Ｔ１と期間Ｔ３の一部）でも継続して出力される。

【0048】

カウンタ１５ａは、２クロックアップダウンカウンタであり、ゲート信号Ｇの状態に応じてカウンタの加算と減算を制御する制御端子ｃｏｎｔを備える。カウンタ１５ａは、図８（ｉ）に示すように、制御端子ｃｏｎｔに入力されるゲート信号ＧがＨｉレベルの時に、第１クロック端子ｃｋ１に入力される第１クロックｃｋｕｐの周期でカウンタを加算する。カウンタ１５ａは、図８（ｉ）に示すように、制御端子ｃｏｎｔに入力されるゲート信号ＧがＬｏレベルの時に、第２クロック端子ｃｋ２に入力される第２クロックｃｋｄｗｎの周期でカウンタを減算する。そして、カウンタ１５は、出力端子ｏｕｔからカウンタ値ＣＮＴを励磁電流ＩＬｍの検出値として出力する。

【0049】

第１クロックｃｋｕｐは、負の期間の安定した補助巻線電圧Ｖｎａに基づいて生成されるため、カウンタ１５ａのカウンタ値ＣＮＴは、スイッチ素子Ｑがオンされた直後の補助巻線電圧Ｖｎａが不安定な期間でも励磁電流ＩＬｍに比例して加算される。そして、第２クロックｃｋｄｗｎは、正の期間の安定した補助巻線電圧Ｖｎａに基づいて生成されるため、カウンタ１５ａのカウンタ値ＣＮＴは、スイッチ素子Ｑがオフされた直後の補助巻線電圧Ｖｎａが不安定な期間でも励磁電流ＩＬｍに比例して減算される。従って、カウンタ１５ａから出力されるカウンタ値ＣＮＴは、励磁電流ＩＬｍに比例し、励磁電流ＩＬｍに相当するさらに高精度の値となる。

【0050】

図５（ｂ）に示すように、カウンタ１５ａにリセット端子Ｒを設け、トランスＴへのエネルギーの蓄積が開始される時刻ｔ０、ｔ３のタイミングでカウンタ値ＣＮＴが「０」から始まるようにリセットすると良い。リセット端子Ｒに入力するリセット信号は、ゲート信号Ｇを用いて、Ｈｉレベルに遷移するタイミングでリセットしてもよい。また、カウンタ値ＣＮＴによる励磁電流ＩＬｍの検出を、アクティブクランプフライバックコンバータにおけるクランプスイッチの制御に用いる場合、クランプスイッチの制御回路でリセット信号を生成することもできる。

【0051】

以上説明したように、本実施の形態は、一次側の一次巻線Ｎｐ及び補助巻線ｎａと、二次側の二次巻線Ｎｓとを備えたトランスＴの励磁電流ＩＬｍを検出する励磁電流検出回路１０であって、補助巻線ｎａに生じる補助巻線電圧Ｖｎａの正電圧を検出する入力電圧検出部１１（第１電圧検出部）と、補助巻線ｎａに生じる補助巻線電圧Ｖｎａの負電圧を検出する出力電圧検出部１２（第２電圧検出部）と、正電圧に比例した周波数の第１クロックｃｋｕｐを補助巻線電圧Ｖｎａが正電圧の期間に生成する第１電圧制御発振器１３と、負電圧に比例した周波数の第２クロックｃｋｄｗｎを補助巻線電圧Ｖｎａが負電圧の期間に生成する第２電圧制御発振器１４と、第１クロックｃｋｕｐ及び第２クロックｃｋｄｗｎのいずれか一方の周期で加算すると共に、第１クロックｃｋｕｐ及び第２クロックｃｋｄｗｎのいずれか他方の周期で減算したカウンタ値ＣＮＴを励磁電流ＩＬｍの検出値として出力するカウンタ１５と、を備える。
この構成により、励磁電流検出回路１０を論理回路で構成でき、大きな容量のキャパシタを用いた積分回路を使用することなく、トランスＴの励磁電流ＩＬｍを精度よく検出できる。また、励磁電流検出回路１０は、論理回路で構成されているため、集積化が容易であり、アクティブクランプフライバックコンバータの制御ＩＣに適用できる。

【0052】

さらに、本実施形態において、一次側の一次巻線Ｎｐ及び補助巻線ｎａと、二次側の二次巻線Ｎｓとを備えたトランスＴの励磁電流ＩＬｍを検出する励磁電流検出回路１０ａであって、一次巻線Ｎｐに直列に接続されたスイッチ素子Ｑがオン状態に遷移してから予め設定された第１遅延時間ｄｅｌａｙ１後に補助巻線Ｎａに生じる補助巻線電圧Ｖｎａをサンプリングして検出する入力電圧検出部１１ａ（第１電圧検出部）と、スイッチ素子Ｑがオフ状態に遷移してから予め設定された第２遅延時間ｄｅｌａｙ２後に補助巻線ｎａに生じる補助巻線電圧Ｖｎａをサンプリングして検出する出力電圧検出部１２ａ（第２電圧検出部）と、入力電圧検出部１１ａで検出された補助巻線電圧Ｖｎａに比例した周波数の第１クロックｃｋｕｐを生成する第１電圧制御発振器１３と、出力電圧検出部１２ａで検出された補助巻線電圧に比例した周波数の第２クロックｃｋｄｗｎを生成する第２電圧制御発振器１４と、スイッチ素子Ｑがオン状態のときに第１クロックｃｋｕｐの周期で加算もしくは減算すると共に、スイッチ素子Ｑがオフ状態のときに第２クロックｃｋｄｗｎの周期で減算もしくは加算したカウンタ値ＣＮＴを励磁電流ＩＬｍの検出値として出力するカウンタ１５ａと、を備える。
この構成により、励磁電流検出回路１０ａを論理回路で構成でき、大きな容量のキャパシタを用いた積分回路を使用することない。そして、カウンタ１５ａのカウンタ値ＣＮＴは、スイッチ素子Ｑがオンもしくはオフされた直後の補助巻線電圧Ｖｎａが不安定な期間でも励磁電流ＩＬｍに比例して加算もしくは減算されるため、トランスＴの励磁電流ＩＬｍをさらに精度よく検出できる。

【0053】

さらに、本実施形態において、カウンタ１５、１５ａは、リセット端子Ｒを備え、カウンタ１５、１５ａのカウンタ値ＣＮＴは、トランスＴへのエネルギーの蓄積が開始されるタイミングで「０」から始まるようにリセットされる。
この構成により、カウンタ値ＣＮＴの誤差を除去できる。

【0054】

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、同一構成要素には、各図において、同一符号を付している。

【符号の説明】

【0055】

１ フライバックコンバータ
２ 出力電圧検出回路
３、３ａ 制御回路
４ ゲート信号生成部
５ 駆動回路
１０、１０ａ 励磁電流検出回路
１１、１１ａ 入力電圧検出部
１２、１２ａ 出力電圧検出部
１３ 第１電圧制御発振器（第１ＶＣＯ）
１４ 第２電圧制御発振器（第２ＶＣＯ）
１５、１５ａ カウンタ
１６ 第１パルス生成器（第１ｐｕｌｓｅ）
１７ 第２パルス生成器（第２ｐｕｌｓｅ）
１１１ 反転増幅器
１１２ サンプルホールド回路
１２１ 非反転増幅器
１２２ サンプルホールド回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【手続補正書】

【提出日】2023-06-30

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正の内容】

【0010】

【図1】本発明に係る励磁電流検出回路の第１の実施の形態を備えたフライバックコンバータの構成図である。

【図2】図１に示す励磁電流検出回路の構成図である。

【図3】図１に示すフライバックコンバータの各部の波形図である。

【図4】図２に示す励磁電流検出回路の各部の波形図である。

【図5】カウンタの他の構成を示す図である。

【図6】本発明に係る励磁電流検出回路の第２の実施の形態を備えたフライバックコンバータの構成図である。

【図7】図６に示す励磁電流検出回路の構成図である。

【図8】図６に示す励磁電流検出回路の各部の波形図である。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正の内容】

【0037】

制御回路３ａは、ゲート信号生成部４で生成されたゲート信号Ｇが励磁電流検出回路１０ａに入力される点で、第１の実施の形態の制御回路３と異なっている。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正の内容】

【0041】

第２パルス生成器１７は、スイッチ素子Ｑのゲート信号Ｇの立ち下がりエッジを検出し、図８（ｃ）に示すように、予め設定された第２遅延時間ｄｅｌａｙ２後に１ショットパルスＰ２を出力するパルス信号ｓｈｃｋ２を生成し、第２電圧制御発振器１４へ出力する。第２遅延時間ｄｅｌａｙ２は、ゲート信号Ｇの立ち下がりエッジによってスイッチ素子Ｑがオフされた後、補助巻線電圧Ｖｎａが安定するまでの時間以上に設定されている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正の内容】

【0044】

出力電圧検出部１２ａは、非反転増幅器１２１と、サンプルホールド回路１２２と、を備え、補助巻線電圧Ｖｎａとパルス信号ｓｈｃｋ２を入力として、出力電圧Ｖｏｕｔに比例した電圧Ｖｓｏを第２電圧制御発振器１４へ出力する。非反転増幅器１２１は、入力電圧検出部１１ａの反転増幅器１１１と同一の増幅率で補助巻線電圧Ｖｎａを増幅する。サンプルホールド回路１２２は、図８（ｄ）、（ｆ）に矢印Ｂで示すパルス信号ｓｈｃｋ２における１ショットパルスＰ２のタイミングで、非反転増幅器１２１によって増幅された補助巻線電圧Ｖｎａをサンプルホールドし、補助巻線電圧Ｖｎａの正電圧を検出して出力電圧Ｖｏｕｔに比例した電圧Ｖｓｏとして出力する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】００４６

【補正方法】変更

【補正の内容】

【0046】

第１電圧制御発振器１３は、入力電圧検出部１１ａから出力される電圧Ｖｓｉに比例した周波数を持つ第１クロックｃｋｕｐを生成する。第１クロックｃｋｕｐは、サンプルホールドされた補助巻線電圧Ｖｎａに基づいて生成されるため、図８（ｇ）に示すように、補助巻線Ｎａに発生する補助巻線電圧Ｖｎａが正の期間（期間Ｔ２と期間Ｔ３の一部）と共に、補助巻線電圧Ｖｎａが負の期間（期間Ｔ１と期間Ｔ３の一部）でも継続して出力される。