知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024028045
(43)【公開日】2024-03-01
(54)【発明の名称】光検出装置
(51)【国際特許分類】
H01L 31/10 20060101AFI20240222BHJP
H01L 31/107 20060101ALI20240222BHJP
H01L 27/146 20060101ALI20240222BHJP
【ＦＩ】
H01L31/10 G
H01L31/10 B
H01L27/146 A
H01L27/146 D
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022131371
(22)【出願日】2022-08-19
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100112874
【弁理士】
【氏名又は名称】渡邊 薫
(72)【発明者】
【氏名】中邑 良一
(72)【発明者】
【氏名】津川 英信
【テーマコード（参考）】
4M118
5F149
5F849
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA01
4M118BA14
4M118CA03
4M118CB01
4M118CB02
4M118FA06
4M118FA27
4M118FA28
4M118GA08
4M118GC07
4M118GD03
4M118GD04
4M118GD15
4M118HA25
4M118HA30
4M118HA33
5F149AA07
5F149AB03
5F149BA01
5F149BA04
5F149BA05
5F149BA10
5F149BB03
5F149BB07
5F149DA05
5F149EA04
5F149EA07
5F149EA11
5F149HA09
5F149KA11
5F149XB01
5F149XB38
5F849AA07
5F849AB03
5F849BA01
5F849BA04
5F849BA05
5F849BA10
5F849BB03
5F849BB07
5F849DA05
5F849EA04
5F849EA07
5F849EA11
5F849HA09
5F849KA11
5F849XB01
5F849XB38
(57)【要約】 （修正有）
【課題】煩雑な回路を要することなく光電変換素子の特性変動を抑制することができる光検出装置を提供する。
【解決手段】アバランシェ増倍領域１０３を有する光電変換素子が設けられ、相対する第１面Ｓ１及び第２面Ｓ２を有する第１半導体基板１００と、第１面Ｓ１側に配置され、少なくとも第１絶縁層２００ａ、第２絶縁層２００ｂ及び導電層２００ｃが第１面Ｓ１に近い側からこの順に積層された積層構造２００と、導電層２００ｃに電位を印加するための電位印加構造ＰＡＳと、を備える。
【選択図】図４
【解決手段】アバランシェ増倍領域１０３を有する光電変換素子が設けられ、相対する第１面Ｓ１及び第２面Ｓ２を有する第１半導体基板１００と、第１面Ｓ１側に配置され、少なくとも第１絶縁層２００ａ、第２絶縁層２００ｂ及び導電層２００ｃが第１面Ｓ１に近い側からこの順に積層された積層構造２００と、導電層２００ｃに電位を印加するための電位印加構造ＰＡＳと、を備える。
【選択図】図４
【特許請求の範囲】
【請求項1】
アバランシェ増倍領域を有する光電変換素子が設けられ、相対する第１及び第２面を有する第１半導体基板と、
前記第１面側に配置され、少なくとも絶縁層及び導電層が前記第１面に近い側からこの順に積層された積層構造と、
前記導電層に電位を印加するための電位印加構造と、
を備える、光検出装置。
前記第１面側に配置され、少なくとも絶縁層及び導電層が前記第１面に近い側からこの順に積層された積層構造と、
前記導電層に電位を印加するための電位印加構造と、
を備える、光検出装置。
【請求項2】
前記電位印加構造は、
前記積層構造の前記第１半導体基板側とは反対側に配置され、前記導電層と電気的に接続された第１配線層と、
前記第１配線層の前記積層構造側とは反対側に配置され、前記第１配線層と電気的に接続された回路基板と、
を含む、請求項１に記載の光検出装置。
前記積層構造の前記第１半導体基板側とは反対側に配置され、前記導電層と電気的に接続された第１配線層と、
前記第１配線層の前記積層構造側とは反対側に配置され、前記第１配線層と電気的に接続された回路基板と、
を含む、請求項１に記載の光検出装置。
【請求項3】
前記回路基板は、
前記第１配線層に向かい合わせに接合された第２配線層と、
前記第２配線層の前記第１配線層側とは反対側に配置され、回路素子が設けられた第２半導体基板と、
を含む、請求項２に記載の光検出装置。
前記第１配線層に向かい合わせに接合された第２配線層と、
前記第２配線層の前記第１配線層側とは反対側に配置され、回路素子が設けられた第２半導体基板と、
を含む、請求項２に記載の光検出装置。
【請求項4】
前記回路基板から前記電位を供給する、請求項２に記載の光検出装置。
【請求項5】
前記電位を生成する外部電源と接続される外部接続端子が前記回路基板に設けられている、請求項２に記載の光検出装置。
【請求項6】
前記電位印加構造は、少なくとも前記積層構造内に設けられ、前記導電層と前記第１配線層とを電気的に接続するビアを含む、請求項２に記載の光検出装置。
【請求項7】
前記第１配線層と前記光電変換素子のアノードとが少なくとも前記積層構造内に設けられた第１ビアを介して電気的に接続され、
前記第１配線層と前記光電変換素子のカソードとが少なくとも前記積層構造内に設けられた第２ビアを介して電気的に接続されている、請求項６に記載の光検出装置。
前記第１配線層と前記光電変換素子のカソードとが少なくとも前記積層構造内に設けられた第２ビアを介して電気的に接続されている、請求項６に記載の光検出装置。
【請求項8】
前記導電層は、少なくとも前記光電変換素子を含む画素に対応して設けられ、
前記ビアは、前記導電層の前記画素に対応する部分と前記第１配線層とを電気的に接続する、請求項６に記載の光検出装置。
前記ビアは、前記導電層の前記画素に対応する部分と前記第１配線層とを電気的に接続する、請求項６に記載の光検出装置。
【請求項9】
前記光電変換素子を含む画素及び前記光電変換素子を含まないダミー画素が前記第１半導体基板の面内方向に沿って並べて設けられ、
前記導電層は、少なくとも前記画素及び前記ダミー画素に対応して設けられ、
前記ビアは、前記導電層の前記ダミー画素に対応する部分と前記第１配線層とを電気的に接続する、請求項６に記載の光検出装置。
前記導電層は、少なくとも前記画素及び前記ダミー画素に対応して設けられ、
前記ビアは、前記導電層の前記ダミー画素に対応する部分と前記第１配線層とを電気的に接続する、請求項６に記載の光検出装置。
【請求項10】
前記導電層は、ポリシリコン、Ｗ、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏから選択される少なくとも一種を含む、請求項１に記載の光検出装置。
【請求項11】
前記積層構造は、前記絶縁層及び前記導電層が前記第１面に近い側からこの順に交互に積層されたフローティングゲート構造を有する、請求項１に記載の光検出装置。
【請求項12】
前記積層構造では、少なくとも前記絶縁層、強誘電体層及び前記導電層が前記第１面に近い側からこの順に積層されている、請求項１に記載の光検出装置。
【請求項13】
前記電位をＶｒ、前記絶縁層の厚さをｄとすると、
２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］
が成立する、請求項１に記載の光検出装置。
２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］
が成立する、請求項１に記載の光検出装置。
【請求項14】
前記電位をＶｒとすると、
前記光電変換素子のアノード電極及びカソード電極の各々と、前記導電層との距離は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上である、請求項１に記載の光検出装置。
前記光電変換素子のアノード電極及びカソード電極の各々と、前記導電層との距離は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上である、請求項１に記載の光検出装置。
【請求項15】
前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、
前記導電層は、複数の前記画素に対応して設けられている、請求項１に記載の光検出装置。
前記導電層は、複数の前記画素に対応して設けられている、請求項１に記載の光検出装置。
【請求項16】
前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、
前記導電層は、電気的に分離された複数の領域であって異なる前記画素に対応する複数の領域を有する、請求項１に記載の光検出装置。
前記導電層は、電気的に分離された複数の領域であって異なる前記画素に対応する複数の領域を有する、請求項１に記載の光検出装置。
【請求項17】
前記光電変換素子に電圧を印加する電圧源により前記電位が生成される、請求項１に記載の光検出装置。
【請求項18】
前記電位印加構造は、前記電位の大きさを可変とする分圧器を含む、請求項１に記載の光検出装置。
【請求項19】
前記光電変換素子は、前記アバランシェ増倍領域を形成するｐ型半導体層及びｎ型半導体層を有し、
前記ｐ型半導体層の前記積層構造側に前記ｎ型半導体層が位置し、
前記電位は、負電位である、請求項１に記載の光検出装置。
前記ｐ型半導体層の前記積層構造側に前記ｎ型半導体層が位置し、
前記電位は、負電位である、請求項１に記載の光検出装置。
【請求項20】
前記第１半導体基板の前記第２面側から光が入射される、請求項１に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示に係る技術（以下「本技術」とも呼ぶ）は、光検出装置に関する。
【背景技術】
【0002】
従来、アバランシェ増倍領域を有する光電変換素子（例えばＡＰＤ：ａｖａｌａｎｃｈｅ ｐｈｏｔｏｄｉｏｄｅ、ＳＰＡＤ：Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ等）を備える光検出装置が知られている。
【0003】
従来の光検出装置では、光電変換素子の動作によりブレイクダウン電圧（降伏電圧）が変動し、例えば感度等の特性が変動することが懸念される。
【0004】
この対策として、光電変換素子に印加する電圧を制御することにより、該光電変換素子の特性変動を抑制するバイアス調整回路を備える光検出装置が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２１－８９９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、例えば特許文献１に記載された光検出装置では、煩雑な回路を要することなく光電変換素子の特性変動を抑制することに関して改善の余地があった。
【0007】
そこで、本技術は、煩雑な回路を要することなく光電変換素子の特性変動を抑制することができる光検出装置を提供することを主目的とする。
【課題を解決するための手段】
【0008】
本技術は、アバランシェ増倍領域を有する光電変換素子が設けられ、相対する第１及び第２面を有する第１半導体基板と、
前記第１面側に配置され、少なくとも絶縁層及び導電層が前記第１面に近い側からこの順に積層された積層構造と、
前記導電層に電位を印加するための電位印加構造と、
を備える、光検出装置を提供する。
前記電位印加構造は、前記積層構造の前記第１半導体基板側とは反対側に配置され、前記導電層と電気的に接続された第１配線層と、前記第１配線層の前記積層構造側とは反対側に配置され、前記第１配線層と電気的に接続された回路基板と、を含んでいてもよい。
前記回路基板は、前記第１配線層に向かい合わせに接合された第２配線層と、前記第２配線層の前記第１配線層側とは反対側に配置され、回路素子が設けられた第２半導体基板と、を含んでいてもよい。
前記回路基板から前記電位を供給してもよい。
前記電位を生成する外部電源と接続される外部接続端子が前記回路基板に設けられていてもよい。
前記電位印加構造は、少なくとも前記積層構造内に設けられ、前記導電層と前記第１配線層とを電気的に接続するビアを含んでいてもよい。
前記第１配線層と前記光電変換素子のアノードとが少なくとも前記積層構造内に設けられた第１ビアを介して電気的に接続され、前記第１配線層と前記光電変換素子のカソードとが少なくとも前記積層構造内に設けられた第２ビアを介して電気的に接続されていてもよい。
前記導電層は、少なくとも前記光電変換素子を含む画素に対応して設けられ、前記ビアは、前記導電層の前記画素に対応する部分と前記第１配線層とを電気的に接続してもよい。
前記光電変換素子を含む画素及び前記光電変換素子を含まないダミー画素が前記第１半導体基板の面内方向に沿って並べて設けられ、前記導電層は、少なくとも前記画素及び前記ダミー画素に対応して設けられ、前記ビアは、前記導電層の前記ダミー画素に対応する部分と前記第１配線層とを電気的に接続してもよい。
前記導電層は、ポリシリコン、Ｗ、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏから選択される少なくとも一種を含んでいてもよい。
前記積層構造は、前記絶縁層及び前記導電層が前記第１面に近い側からこの順に交互に積層されたフローティングゲート構造を有していてもよい。
前記積層構造では、少なくとも前記絶縁層、強誘電体層及び前記導電層が前記第１面に近い側からこの順に積層されていてもよい。
前記電位をＶｒ、前記絶縁層の厚さをｄとすると、２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］が成立してもよい。
前記電位をＶｒとすると、前記光電変換素子のアノード電極及びカソード電極の各々と、前記導電層との距離は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上であってもよい。
前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、複数の前記画素に対応して設けられていてもよい。
前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、電気的に分離された複数の領域であって異なる前記画素に対応する複数の領域を有していてもよい。
前記光電変換素子に電圧を印加する電圧源により前記電位が生成されてもよい。
前記電位印加構造は、前記電位の大きさを可変とする分圧器を含んでいてもよい。
前記光電変換素子は、前記アバランシェ増倍領域を形成するｐ型半導体層及びｎ型半導体層を有し、前記ｐ型半導体層の前記積層構造側に前記ｎ型半導体層が位置し、前記電位は、負電位であってもよい。
前記第１半導体基板の前記第２面側から光が入射されてもよい。
前記第１面側に配置され、少なくとも絶縁層及び導電層が前記第１面に近い側からこの順に積層された積層構造と、
前記導電層に電位を印加するための電位印加構造と、
を備える、光検出装置を提供する。
前記電位印加構造は、前記積層構造の前記第１半導体基板側とは反対側に配置され、前記導電層と電気的に接続された第１配線層と、前記第１配線層の前記積層構造側とは反対側に配置され、前記第１配線層と電気的に接続された回路基板と、を含んでいてもよい。
前記回路基板は、前記第１配線層に向かい合わせに接合された第２配線層と、前記第２配線層の前記第１配線層側とは反対側に配置され、回路素子が設けられた第２半導体基板と、を含んでいてもよい。
前記回路基板から前記電位を供給してもよい。
前記電位を生成する外部電源と接続される外部接続端子が前記回路基板に設けられていてもよい。
前記電位印加構造は、少なくとも前記積層構造内に設けられ、前記導電層と前記第１配線層とを電気的に接続するビアを含んでいてもよい。
前記第１配線層と前記光電変換素子のアノードとが少なくとも前記積層構造内に設けられた第１ビアを介して電気的に接続され、前記第１配線層と前記光電変換素子のカソードとが少なくとも前記積層構造内に設けられた第２ビアを介して電気的に接続されていてもよい。
前記導電層は、少なくとも前記光電変換素子を含む画素に対応して設けられ、前記ビアは、前記導電層の前記画素に対応する部分と前記第１配線層とを電気的に接続してもよい。
前記光電変換素子を含む画素及び前記光電変換素子を含まないダミー画素が前記第１半導体基板の面内方向に沿って並べて設けられ、前記導電層は、少なくとも前記画素及び前記ダミー画素に対応して設けられ、前記ビアは、前記導電層の前記ダミー画素に対応する部分と前記第１配線層とを電気的に接続してもよい。
前記導電層は、ポリシリコン、Ｗ、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏから選択される少なくとも一種を含んでいてもよい。
前記積層構造は、前記絶縁層及び前記導電層が前記第１面に近い側からこの順に交互に積層されたフローティングゲート構造を有していてもよい。
前記積層構造では、少なくとも前記絶縁層、強誘電体層及び前記導電層が前記第１面に近い側からこの順に積層されていてもよい。
前記電位をＶｒ、前記絶縁層の厚さをｄとすると、２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］が成立してもよい。
前記電位をＶｒとすると、前記光電変換素子のアノード電極及びカソード電極の各々と、前記導電層との距離は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上であってもよい。
前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、複数の前記画素に対応して設けられていてもよい。
前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、電気的に分離された複数の領域であって異なる前記画素に対応する複数の領域を有していてもよい。
前記光電変換素子に電圧を印加する電圧源により前記電位が生成されてもよい。
前記電位印加構造は、前記電位の大きさを可変とする分圧器を含んでいてもよい。
前記光電変換素子は、前記アバランシェ増倍領域を形成するｐ型半導体層及びｎ型半導体層を有し、前記ｐ型半導体層の前記積層構造側に前記ｎ型半導体層が位置し、前記電位は、負電位であってもよい。
前記第１半導体基板の前記第２面側から光が入射されてもよい。
【図面の簡単な説明】
【0009】
【図1】本技術の第１実施形態に係る光検出装置の平面構成例を示す図である。
【図6】リカバリー電位印加による負電荷除去作用の一例を示す図である。
【図7】本技術の第２実施形態に係る光検出装置の第１画素及びダミー画素についての断面構成例を示す図である。
【図9】本技術の第３実施形態に係る光検出装置の第１画素、ダミー画素及び外部接続端子についての断面構成例を示す図である。
【図10】本技術の第４実施形態に係る光検出装置の第１画素についての断面構成例を示す図である。
【図11】本技術の第５実施形態に係る光検出装置の第１画素についての断面構成例を示す図である。
【図12】本技術の第６実施形態に係る光検出装置の導電層の平面構成例を示す図である。
【図14】本技術の第７実施形態に係る光検出装置の第１画素についての断面構成例を示す図である。
【図15】本技術の第８実施形態に係る光検出装置の第１画素についての断面構成例を示す図である。
【図16】本技術の第９実施形態に係る光検出装置の画素毎の回路構成を示す図である。
【図17】本技術を適用した光検出装置の使用例を示す図である。
【図18】本技術を適用した光検出装置を備える電子機器の一例の機能ブロック図である。
【図19】車両制御システムの概略的な構成の一例を示すブロック図である。
【図20】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図21】内視鏡手術システムの概略的な構成の一例を示す図である。
【図22】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
【発明を実施するための形態】
【0010】
以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る光検出装置が複数の効果を奏することが記載される場合でも、本技術に係る光検出装置は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
【0011】
また、以下の順序で説明を行う。
０．導入
１．本技術の第１実施形態に係る光検出装置
２．本技術の第２実施形態に係る光検出装置
３．本技術の第３実施形態に係る光検出装置
４．本技術の第４実施形態に係る光検出装置
５．本技術の第５実施形態に係る光検出装置
６．本技術の第６実施形態に係る光検出装置
７．本技術の第７実施形態に係る光検出装置
８．本技術の第８実施形態に係る光検出装置
９．本技術の第９実施形態に係る光検出装置
１０．本技術の変形例
１１．本技術を適用した光検出装置の使用例
１２．本技術を適用した光検出装置の他の使用例
１３．移動体への応用例
１４．内視鏡手術システムへの応用例
０．導入
１．本技術の第１実施形態に係る光検出装置
２．本技術の第２実施形態に係る光検出装置
３．本技術の第３実施形態に係る光検出装置
４．本技術の第４実施形態に係る光検出装置
５．本技術の第５実施形態に係る光検出装置
６．本技術の第６実施形態に係る光検出装置
７．本技術の第７実施形態に係る光検出装置
８．本技術の第８実施形態に係る光検出装置
９．本技術の第９実施形態に係る光検出装置
１０．本技術の変形例
１１．本技術を適用した光検出装置の使用例
１２．本技術を適用した光検出装置の他の使用例
１３．移動体への応用例
１４．内視鏡手術システムへの応用例
【0012】
＜０．導入＞
従来、アバランシェ増倍領域を有する光電変換素子（例えばＡＰＤ、ＳＰＡＤ等）を備える光検出装置では、該光電変換素子に印加するバイアス電圧を調整（バイアス調整）することにより、該光電変換素子の特性変動を抑制していた（例えば特許文献１参照）。しかし、従来の光検出装置では、バイアス調整回路のような煩雑な回路を要する。
従来、アバランシェ増倍領域を有する光電変換素子（例えばＡＰＤ、ＳＰＡＤ等）を備える光検出装置では、該光電変換素子に印加するバイアス電圧を調整（バイアス調整）することにより、該光電変換素子の特性変動を抑制していた（例えば特許文献１参照）。しかし、従来の光検出装置では、バイアス調整回路のような煩雑な回路を要する。
【0013】
そこで、発明者らは、鋭意検討の末、煩雑な回路を要することなく光電変換素子の特性変動を抑制することができる光検出装置として、本技術に係る光検出装置を開発した。
【0014】
また、従来の光検出装置では、以下のような幾つかの課題もあった。
・ブレイクダウン電圧（降伏電圧）の大きさが大きくなると、バイアス電圧源の最大供給電圧によってはバイアス調整が困難となり、光電変換素子の特性変動を十分に抑制できないおそれがある。
・特に光電変換素子がＳＰＡＤの場合に、ブレイクダウン電圧の大きさが大きくなると、ＳＰＡＤに印加されるエクセスバイアス電圧（ブレイクダウン電圧以上の電圧）も大きくなり、消費電力が増加してしまう。
・特に光検出装置が画素アレイを有する場合に、画素毎にバイアス調整することが困難であり、各画素の光電変換素子の特性変動を十分に抑制できないおそれがある。
・ブレイクダウン電圧（降伏電圧）の大きさが大きくなると、バイアス電圧源の最大供給電圧によってはバイアス調整が困難となり、光電変換素子の特性変動を十分に抑制できないおそれがある。
・特に光電変換素子がＳＰＡＤの場合に、ブレイクダウン電圧の大きさが大きくなると、ＳＰＡＤに印加されるエクセスバイアス電圧（ブレイクダウン電圧以上の電圧）も大きくなり、消費電力が増加してしまう。
・特に光検出装置が画素アレイを有する場合に、画素毎にバイアス調整することが困難であり、各画素の光電変換素子の特性変動を十分に抑制できないおそれがある。
【0015】
本技術に係る光検出装置では、以上のような課題も解決することが可能である。
【0016】
以下、本技術に係る光検出装置の幾つかの実施形態について、図面を用いて詳細に説明する。
【0017】
＜１． 本技術の第１実施形態に係る光検出装置＞
［光検出装置の概要］
図１は、本技術の第１実施形態に係る光検出装置１０の平面構成例を示す図である。図１に示すように、光検出装置１０は、画素アレイ１２及びバイアス電圧印加部１３を備えている。
［光検出装置の概要］
図１は、本技術の第１実施形態に係る光検出装置１０の平面構成例を示す図である。図１に示すように、光検出装置１０は、画素アレイ１２及びバイアス電圧印加部１３を備えている。
【0018】
画素アレイ１２では、図示しない光学系により集光される光を受光する受光面を有する画素１００Ａが行列状に複数配置されている。
【0019】
バイアス電圧印加部１３は、画素アレイ１２の画素１００Ａ毎にバイアス電圧を印加する。
【0020】
図２Ａは、図１の光検出装置の画素毎の回路構成例を示す図である。図２Ａに示すように、各画素１００Ａは、アバランシェ増倍領域を有する光電変換素子１００ａ、ｐ型ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）５００ａ及びＣＭＯＳインバータ５００ｂを含んで構成される。
【0021】
光電変換素子１００ａは、入射された光を光電変換により電気信号に変換して出力する。光電変換素子１００ａは、例えばＳＰＡＤであり、例えば、カソードにアバランシェ増倍が発生する大きな負電圧（例えばエクセスバイアス電圧：ブレイクダウン電圧ＶＢＤの絶対値以上の絶対値の負電圧）が印加されると、１フォトンの入射に応じて発生した電子がアバランシェ増倍を生じ、大電流が流れる特性を有している。ｐ型ＭＯＳＦＥＴ５００ａは、光電変換素子１００ａでアバランシェ増倍された電子による電圧がブレイクダウン電圧ＶＢＤ に達すると、光電変換素子１００ａで増倍された電子を放出して、初期電圧に戻すクエンチング（ｑｕｅｎｔｉｎｇ）を行う。ＣＭＯＳインバータ５００ｂは、光電変換素子１００ａで増倍された電子により発生する電圧を整形することで、１フォトンの到来時刻を始点としてパルス波形が発生する検出信号（ＡＰＤ ＯＵＴ）を出力する。
【0022】
以上のように構成された光検出装置１０からは、画素１００Ａ毎に検出信号（受光信号）が出力され、図示しない後段の演算処理部に供給される。例えば、演算処理部は、それぞれの受光信号において１フォトンの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、画素１００Ａ毎に距離を求める。そして、それらの距離に基づいて、複数の画素１００Ａにより検出された被写体までの距離を平面的に並べた距離画像が生成される。
【0023】
（ブレイクダウン電圧の変動）
図２Ｂは、リカバリー電位印加によるブレイクダウン電圧ＶＢＤの回復作用の一例を示す図である。図２Ｂの横軸はＳＰＡＤのアノードとカソードとの間の電圧を示し、縦軸はＳＰＡＤに流れる電流を示す。
図２Ｂは、リカバリー電位印加によるブレイクダウン電圧ＶＢＤの回復作用の一例を示す図である。図２Ｂの横軸はＳＰＡＤのアノードとカソードとの間の電圧を示し、縦軸はＳＰＡＤに流れる電流を示す。
【0024】
図２Ｂに示すように、例えば光電変換素子１００ａのブレイクダウン電圧ＶＢＤが負の場合であって｜ＶＢＤ｜が設計値（初期設定値（図２中のｉｎｉｔｉａｌ））より大きくなっている場合（図２Ｂ中のａｇｉｎｇ）、負電荷ｅ（エレクトロン）がカソードに注入されていると考えられる。この状態は、クエンチング後もほとんど解消されず、｜ＶＢＤ｜が設計値より大きい状態（図２Ｂ中のａｇｉｎｇの状態）で次のフォトンの検出が行われることとなる。そこで、この負電荷ｅを除去できれば、ブレイクダウン電圧ＶＢＤの設計値からの変動を抑制すること、すなわちブレイクダウン電圧ＶＢＤを回復させること（図２Ｂ中のｉｎｉｔｉａｌに戻すこと）が可能である。
【0025】
（リカバリー電位）
光電変換素子１００ａのカソードには、一例として、後述する電位印加構造ＰＡＳによりブレイクダウン電圧ＶＢＤを回復させるためのリカバリー電位Ｖｒが印加されるようになっている。リカバリー電位Ｖｒは、光電変換素子１００ａのカソードに注入された負電荷ｅを飛ばす負の電位である。
光電変換素子１００ａのカソードには、一例として、後述する電位印加構造ＰＡＳによりブレイクダウン電圧ＶＢＤを回復させるためのリカバリー電位Ｖｒが印加されるようになっている。リカバリー電位Ｖｒは、光電変換素子１００ａのカソードに注入された負電荷ｅを飛ばす負の電位である。
【0026】
光検出装置１０では、一例として、光電変換素子１００ａのカソード付近に配置された導電層にリカバリー電位Ｖｒとしての負電位を印加することにより、カソード側の負電荷ｅを反発により飛ばし、ブレイクダウン電圧ＶＢＤの変動を抑制する。
【0027】
［光検出装置の詳細］
（全体構成）
図３は、光検出装置１０の第１画素１００Ａ１（画素１００Ａの一例）についての断面構成例を示す図である。図４は、光検出装置１０の第２画素１００Ａ２（画素１００Ａの他の例）についての断面構成例を示す図である。図５は、光検出装置１０の導電層の平面構成例を示す図である。図６は、リカバリー電位印加による負電荷除去作用の一例を示す図である。以下では、特に断りがない限り、第１及び第２画素１００Ａ１、１００Ａ２について共通の説明を行う。また、便宜上、図３、図４等の断面図における上側を「上」、下側を「下」として説明する。
（全体構成）
図３は、光検出装置１０の第１画素１００Ａ１（画素１００Ａの一例）についての断面構成例を示す図である。図４は、光検出装置１０の第２画素１００Ａ２（画素１００Ａの他の例）についての断面構成例を示す図である。図５は、光検出装置１０の導電層の平面構成例を示す図である。図６は、リカバリー電位印加による負電荷除去作用の一例を示す図である。以下では、特に断りがない限り、第１及び第２画素１００Ａ１、１００Ａ２について共通の説明を行う。また、便宜上、図３、図４等の断面図における上側を「上」、下側を「下」として説明する。
【0028】
光検出装置１０は、一例として、図３及び図４に示すように、アバランシェ増倍領域１０３を有する光電変換素子１００ａが設けられた第１半導体基板１００と、導電層２００ｃを含む積層構造２００と、導電層２００ｃに電位を印加するための電位印加構造ＰＡＳとを備える。
【0029】
光電変換素子１００ａを有する画素１００Ａが、第１半導体基板１００の面内方向に沿って並べて複数設けられている。複数の画素１００Ａは、少なくとも２つの第１画素１００Ａ１及び少なくとも１つの第２画素１００Ａ２を含む。複数の画素１００Ａは、例えば、１つの画素１００Ａが第２画素１００Ａ２であり、且つ、残りの全ての画素１００Ａが第１画素１００Ａ１であってもよい。
【0030】
第１半導体基板１００は、一例として、厚さ方向（上下方向）に相対する第１面Ｓ１（下面）及び第２面Ｓ２（上面）を有する。第１半導体基板１００は、例えば、単結晶のシリコンを薄くスライスした半導体基板であって、ｐ型またはｎ型の不純物濃度が制御されており、画素１００Ａ毎に光電変換素子１００ａが形成されている。第１半導体基板１００は、第２面Ｓ２が光入射面となっている。
【0031】
第１半導体基板１００は、例えばＳｉ基板、Ｇｅ基板、ＧａＡｓ基板、ＩｎＧａＡｓ基板等である。
【0032】
積層構造２００は、一例として、第１半導体基板１００の第１面Ｓ１側（下面側、表面側）に配置されている。積層構造２００は、第１絶縁層２００ａ、第２絶縁層２００ｂ及び導電層２００ｃが第１面Ｓ１に近い側（上側）からこの順に積層されている。すなわち、光検出装置１０は、第１半導体基板１００の裏面側である第２面Ｓ２側から光が入射（照射）される裏面照射型の光検出装置である。第１及び第２絶縁層２００ａ、２００ｂを併せて「絶縁層」とも呼ぶ。ここでは、絶縁層は、多層構造を有している。
【0033】
電位印加構造ＰＡＳは、積層構造２００の第１半導体基板１００側とは反対側（下側）に配置され、導電層２００ｃと電気的に接続された第１配線層３００と、該第１配線層３００の積層構造２００側とは反対側（下側）に配置され、第１配線層３００と電気的に接続された回路基板ＳＢとを含む。電位印加構造ＰＡＳは、少なくとも積層構造２００内に設けられ、導電層２００ｃと第１配線層３００とを電気的に接続するビアｖ３を含む（図４参照）。導電層２００ｃは、少なくとも各画素１００Ａに対応して設けられ、ビアｖ３は、導電層２００ｃの第２画素１００Ａ２に対応する部分と第１配線層３００とを電気的に接続する（図４参照）。第１半導体基板１００、積層構造２００及び第１配線層３００を併せて「画素基板」又は「センサ基板」と呼んでもよい。
【0034】
回路基板ＳＢは、第１配線層３００に向かい合わせに接合された第２配線層４００と、該第２配線層４００の第１配線層３００側とは反対側（下側）に配置され、回路素子が設けられた第２半導体基板５００とを含む。ここでは、回路基板ＳＢから光電変換素子１００ａのカソードにリカバリー電位Ｖｒを供給する。回路基板ＳＢは、光電変換素子１００ａの非動作時（例えばクエンチング後且つエクセスバイアス電圧の印加前）に光電変換素子１００ａにリカバリー電位Ｖｒを供給する。リカバリー電位Ｖｒの大きさは、例えば、光電変換素子１００ａのブレイクダウン電圧の大きさと同等とされるが、ブレイクダウン電圧未満であってもよいし、ブレイクダウン電圧超であってもよい。回路基板ＳＢは、「処理基板」と呼んでもよい。リカバリー電位Ｖｒは、光電変換素子１００ａの駆動毎に印加されてもよいし、光電変換素子１００ａを複数回駆動する毎に印加されてもよい。
【0035】
第２半導体基板５００は、一例としてロジック基板（ロジック回路が形成された半導体基板）である。第２半導体基板５００には、例えば、回路素子としてのバイアス電圧印加部１３、ｐ型ＭＯＳＦＥＴ５００ａ、ＣＭＯＳインバータ５００ｂ等が設けられている。
【0036】
第２半導体基板５００は、例えばＳｉ基板、Ｇｅ基板、ＧａＡｓ基板、ＩｎＧａＡｓ基板等である。
【0037】
バイアス電圧印加部１３は、光電変換素子１００ａにバイアス電圧を印加するとともに、該光電変換素子１００ａの非動作時（非駆動時）に導電層２００ｃにリカバリー電位Ｖｒを印加することとしてもよい。この場合に、バイアス電圧及びリカバリー電位Ｖｒを生成する電源（例えば図２Ａ中の符号Ｅ）に共通のものを用いてもよいし、別々のものを用いてもよい。例えば、該電源は、回路基板ＳＢに設けられている。
【0038】
また、電位印加構造ＰＡＳは、バイアス電圧印加部１３とは別に、リカバリー電位Ｖｒを印加するためのリカバリー電位印加部を回路基板ＳＢに有していてもよい。この場合も、バイアス電圧及びリカバリー電位Ｖｒを生成する電源に共通のものを用いてもよいし、別々のものを用いてもよい。例えば、該電源は、回路基板ＳＢに設けられている。
【0039】
第１及び第２配線層３００、４００は、光電変換素子１００ａに印加される電圧を供給するための配線、光電変換素子１００ａで発生した電子を第１半導体基板１００から取り出すための配線等を内部に有する。
【0040】
（光電変換素子）
光電変換素子１００ａは、第１半導体基板１００に形成されたｐ型拡散層１０１（ｐ型半導体層）、ｎ型拡散層１０２（ｎ型半導体層）、高濃度ｎ型拡散層１０４、高濃度ｐ型拡散層１０５、ｎウェル１０６、ホール蓄積層１０７及びピニング層１０８を含んで構成される。光電変換素子１００ａでは、ｐ型拡散層１０１とｎ型拡散層１０２との接合部であるｐｎ接合に形成される空乏層によって、アバランシェ増倍領域１０３が形成される。
光電変換素子１００ａは、第１半導体基板１００に形成されたｐ型拡散層１０１（ｐ型半導体層）、ｎ型拡散層１０２（ｎ型半導体層）、高濃度ｎ型拡散層１０４、高濃度ｐ型拡散層１０５、ｎウェル１０６、ホール蓄積層１０７及びピニング層１０８を含んで構成される。光電変換素子１００ａでは、ｐ型拡散層１０１とｎ型拡散層１０２との接合部であるｐｎ接合に形成される空乏層によって、アバランシェ増倍領域１０３が形成される。
【0041】
ｎウェル１０６は、第１半導体基板１００の不純物濃度がｎ型に制御されることにより形成され、光電変換素子１００ａにおける光電変換により発生する電子をアバランシェ増倍領域１０３へ転送する電界を形成する。なお、ｎウェル１０６に代えて、第１半導体基板１００の不純物濃度をｐ型に制御してｐウェルを形成してもよい。
【0042】
ｐ型拡散層１０１は、第１半導体基板１００の第１面Ｓ１近傍であってｎ型拡散層１０２の積層構造２００側とは反対側（上側）に配置された高濃度のｐ型の拡散層（ｐ＋）であり、光電変換素子１００ａのほぼ全面に亘るように形成されている。
【0043】
ｎ型拡散層１０２は、第１半導体基板１００の第１面Ｓ１近傍であってｐ型拡散層１０１の積層構造２００側（下側）に配置された高濃度のｎ型の拡散層（ｎ＋）であり、光電変換素子１００ａのほぼ全面に亘るように形成されている。
【0044】
高濃度ｎ型拡散層１０４は、第１半導体基板１００の第１面Ｓ１近傍であってｎ型拡散層１０２の第１面Ｓ１側（下側）に配置された高濃度のｎ型の拡散層（ｎ＋＋）であり、光電変換素子１００ａの面内の中央部近傍に形成されている。高濃度ｎ型拡散層１０４は、光電変換素子１００ａのカソード電極として機能する。なお、ｎ型拡散層１０２及び高濃度ｎ型拡散層１０４は、一体に構成されてもよい。
【0045】
高濃度ｐ型拡散層１０５は、第１半導体基板１００の第１面Ｓ１近傍においてｎウェル１０６の外周を囲むように形成されたｐ型の拡散層（ｐ＋＋）であり、光電変換素子１００ａのアノード電極として機能する。
【0046】
ホール蓄積層１０７は、ｎウェル１０６の側面及び底面（上面）を覆うように形成されたｐ型の拡散層（ｐ）であり、ホールを蓄積している。また、ホール蓄積層１０７は、光電変換素子１００ａのアノードと電気的に接続されており、バイアス調整を可能とする。これにより、ホール蓄積層１０７のホール濃度が強化され、ピニング層１０８を含むピニングが強固になることによって、例えば、暗電流の発生を抑制することができる。
【0047】
ピニング層１０８は、ホール蓄積層１０７の外表面を覆うように形成された高濃度のｐ型（ｐ＋）の拡散層であり、ホール蓄積層１０７と同様に、例えば、暗電流の発生を抑制する。
【0048】
アバランシェ増倍領域１０３は、高濃度ｎ型拡散層１０４を介してｎ型拡散層１０２に印加される大きな負電圧（例えばエクセスバイアス電圧）によってｐ型拡散層１０１及びｎ型拡散層１０２の境界面（ｐｎ接合）に形成される高電界領域であって、光電変換素子１００ａに入射される１フォトンで発生する電子を増倍する。
【0049】
（画素間分離部）
光検出装置１０では、隣接する光電変換素子１００ａ同士の間に形成されたメタル膜１０９及び絶縁膜１１０から成る二重構造の画素間分離部１１１によって、各光電変換素子１００ａが絶縁されて分離されている。例えば、画素間分離部１１１は、第１半導体基板１００の第２面Ｓ２から第１面Ｓ１まで貫通するように形成される。
光検出装置１０では、隣接する光電変換素子１００ａ同士の間に形成されたメタル膜１０９及び絶縁膜１１０から成る二重構造の画素間分離部１１１によって、各光電変換素子１００ａが絶縁されて分離されている。例えば、画素間分離部１１１は、第１半導体基板１００の第２面Ｓ２から第１面Ｓ１まで貫通するように形成される。
【0050】
メタル膜１０９は、光を反射する金属（例えばＷ等）からなる膜である。絶縁膜１１０は、例えばＳｉＯ２等の絶縁性を有する膜である。例えば、メタル膜１０９が絶縁膜１１０で覆われるように第１半導体基板１００に埋め込まれることで画素間分離部１１１が形成され、画素間分離部１１１によって、隣接する光電変換素子１００ａ同士が電気的及び光学的に分離される。
【0051】
（積層構造）
第１絶縁層２００ａは、一例として、ＳｉＯ２からなる。第２絶縁層２００ｂは、一例として、ＳｉＮからなる。
第１絶縁層２００ａは、一例として、ＳｉＯ２からなる。第２絶縁層２００ｂは、一例として、ＳｉＮからなる。
【0052】
導電層２００ｃは、複数の画素１００Ａに対応して設けられている（図５参照）。導電層２００ｃには、高濃度ｐ型拡散層１０５に対応する位置（各画素１００Ａの４隅）に第１貫通孔ｔｈ１が形成され、高濃度ｎ型拡散層１０４に対応する位置に第２貫通孔ｔｈ２が形成されている。導電層２００ｃは、例えば、複数の第１貫通孔ｔｈ１が平面視においてマトリクス配置で形成されることにより、平面視において格子状となっており、格子の交点に第２貫通孔ｔｈ２が形成されている。導電層２００ｃは、第２面Ｓ２側から入射された光のうち光電変換素子１００ａを透過した光を、光電変換素子１００ａへ反射する。なお、導電層２００ｃの端部に形成される第１貫通孔ｔｈ１は、切り欠き状であってもよい。
【0053】
導電層２００ｃは、ｐ－Ｓｉ（ポリシリコン）、Ｗ、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏから選択される少なくとも一種を含むことが好ましい。例えばＷ、Ｔｉ、Ｔａ，Ｎｉ、Ｃｏ等の金属であってもよいし、例えば多結晶Ｓｉであるｐ－Ｓｉや、ＷＳｉ、ＴｉＳｉ２、ＴａＳｉ２、ＮｉＳｉ２、ＣｏＳｉ２、ＴｉＮ、ＴａＮ等の化合物であってもよい。
【0054】
第１配線層３００と光電変換素子１００ａのアノードとが少なくとも積層構造２００内に設けられた第１ビアｖ１を介して電気的に接続されている。第１配線層３００と光電変換素子１００ａのカソードとが少なくとも積層構造２００内に設けられた第２ビアｖ２を介して電気的に接続されている。第１及び第２ビアｖ１、ｖ２は、例えば、Ｗ、Ｃｕ、Ａｌ等により形成されている。
【0055】
導電層２００ｃにリカバリー電位Ｖｒとしての負電位が印加されると、光電変換素子１００ａのカソードに注入された負電荷ｅが反発により飛ばされ（図６参照）、該光電変換素子１００ａのブレイクダウン電圧を回復させることができる。
【0056】
ここで、光電変換素子１００ａに所望のリカバリー電位Ｖｒを印加するために、リカバリー電位Ｖｒと絶縁層の厚さｄ（ここでは、第１及び第２絶縁層２００ａ、２００ｂの厚さの合計）との間に、次の（１）式が成立することが好ましい。
２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］・・・（１）
２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］・・・（１）
【0057】
例えば所望のリカバリー電位Ｖｒが－２０Ｖである場合には、（１）式より、ｄを２５ｎｍ～１００ｎｍに設定することが好ましい。
【0058】
また、導電層２００ｃに比較的大きな負電位を印加することによる悪影響を抑制するために、光電変換素子１００ａのアノード電極としての高濃度ｐ型拡散層１０５及びカソード電極としての高濃度ｎ型拡散層１０４の各々と、導電層２００ｃとの積層方向（上下方向）の距離（ここでは、絶縁層の厚さｄ）は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上であることが好ましい。例えば、所望のリカバリー電位Ｖｒが－２０Ｖである場合には、ｄ＝２００ｎｍ以上とすることが好ましい。
【0059】
（第１配線層）
第１配線層３００は、絶縁膜３０１と、該絶縁膜３０１内に形成されたメタル配線３０２ａ、３０２ｂ、メタルパッド３０４ａ、３０４ｂを有する。絶縁膜３０１は、例えば、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ等からなる。各メタル配線及び各メタルパッドは、例えばＣｕ、Ａｌ、Ｗ等からなる。
第１配線層３００は、絶縁膜３０１と、該絶縁膜３０１内に形成されたメタル配線３０２ａ、３０２ｂ、メタルパッド３０４ａ、３０４ｂを有する。絶縁膜３０１は、例えば、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ等からなる。各メタル配線及び各メタルパッドは、例えばＣｕ、Ａｌ、Ｗ等からなる。
【0060】
メタル配線３０２ａは、少なくともアバランシェ増倍領域１０３に重なるように形成されている。
【0061】
メタル配線３０２ｂは、メタル配線３０２ａの外周を囲むように、且つ、高濃度ｐ型拡散層１０５と重なるように形成されている。
【0062】
第１ビアｖ１は、積層構造２００の第１絶縁層２００ａ、第２絶縁層２００ｂ及び導電層２００ｃと、第１配線層３００の積層構造２００側の表層（絶縁膜３０１の上層）とを貫通するように形成され、高濃度ｐ型拡散層１０５とメタル配線３０２ｂとを電気的に接続する。第１ビアｖ１は、導電層２００ｃの第１貫通孔ｔｈ１を該第１貫通孔ｔｈ１の内壁面に接することなく（導電層２００ｃと絶縁された状態で）貫通している。ここでは、第１及び第２貫通孔ｔｈ１、ｔｈ２内は、空隙となっているが、少なくとも一方が例えば絶縁材料で埋め込まれてもよい。
【0063】
メタル配線３０２ｂとメタルパッド３０４ｂとが、ビア３０３を介して電気的に接続されている。メタル配線３０２ｂ及びメタルパッド３０４ｂは、隣接する画素１００Ａ間で共有されている。すなわち、光検出装置１０の画素アレイ１２では、画素１００Ａ間でアノードが電気的に接続されている（アノードコモン）。ビア３０３は、例えば、Ｗ、Ｃｕ、Ａｌ等により形成されている。
【0064】
第２ビアｖ２は、積層構造２００の第１絶縁層２００ａ、第２絶縁層２００ｂ及び導電層２００ｃと、第１配線層３００の積層構造２００側の表層（絶縁膜３０１の上層）とを貫通するように形成され、高濃度ｎ型拡散層１０４とメタル配線３０２ａとを電気的に接続する。第２ビアｖ２は、導電層２００ｃの第２貫通孔ｔｈ２を該第１貫通孔ｔｈ２の内壁面に接することなく（導電層２００ｃと絶縁された状態で）貫通している。
【0065】
メタル配線３０２ａとメタルパッド３０４ａとが、ビア３０３を介して電気的に接続されている。メタル配線３０２ａ及びメタルパッド３０４ａは、画素１００Ａ毎に独立して（電気的に分離して）設けられている。すなわち、光検出装置１０の画素アレイ１２では、画素１００Ａ間でカソードが電気的に分離されている。これにより、画素１００Ａ毎に独立駆動可能となっている。
【0066】
図４に示す第２画素１００Ａ２では、第１配線層３００の絶縁膜３０１内にさらにメタル配線３０２ａ１、メタルパッド３０４ａ１を有する。各メタルパッド及び各電極パッドは、例えばＣｕ、Ａｌ、Ｗ等からなる。
【0067】
メタル配線３０２ａ１とメタルパッド３０４ａ１とがビア３０３を介して電気的に接続されている。
【0068】
メタル配線３０２ａ１は、ビアｖ３を介して導電層２００ｃと電気的に接続されている。ビアｖ３は、例えば、Ｗ、Ｃｕ、Ａｌ等により形成されている。
【0069】
（第２配線層）
第２配線層４００は、絶縁膜４０１と、該絶縁膜４０１内に形成されたメタルパッド４０２ａ、４０２ｂ、電極パッド４０４ａ、４０４ｂを有する。絶縁膜４０１は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等からなる。各メタルパッド及び各電極パッドは、例えばＣｕ、Ａｌ、Ｗ等からなる。
第２配線層４００は、絶縁膜４０１と、該絶縁膜４０１内に形成されたメタルパッド４０２ａ、４０２ｂ、電極パッド４０４ａ、４０４ｂを有する。絶縁膜４０１は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等からなる。各メタルパッド及び各電極パッドは、例えばＣｕ、Ａｌ、Ｗ等からなる。
【0070】
メタルパッド４０２ａは、第１配線層３００のメタルパッド３０４ａと金属接合（例えばＣｕ－Ｃｕ接合等）により電気的及び機械的に接合されている。メタルパッド４０２ｂは、第１配線層３００のメタルパッド３０４ｂと金属接合（例えばＣｕ－Ｃｕ接合等）により電気的及び機械的に接合されている。
【0071】
メタルパッド４０２ａと電極パッド４０４ａとがビア４０３を介して電気的に接続されている。メタルパッド４０２ｂと電極パッド４０４ｂとがビア４０３を介して電気的に接続されている。ビア４０３は、例えば、Ｗ、Ｃｕ、Ａｌ等により形成されている。
【0072】
電極パッド４０４ａ、４０４ｂは、第２半導体基板５００としてのロジック基板と電気的に接続されている。
【0073】
図４に示す第２画素１００Ａ２では、第２配線層４００の絶縁膜４０１内にさらにメタルパッド４０２ａ１、電極パッド４０４ａ１を有する。各メタルパッド及び各電極パッドは、例えばＣｕ、Ａｌ、Ｗ等からなる。
【0074】
メタルパッド４０２ａ１は、第１配線層３００のメタルパッド３０４ａ１と金属接合（例えばＣｕ－Ｃｕ接合等）により電気的及び機械的に接合されている。
【0075】
メタルパッド４０２ａ１と電極パッド４０４ａ１とがビア４０３を介して電気的に接続されている。
【0076】
以上の説明から分かるように、電極パッド４０４ａは、ビア４０３、メタルパッド４０２ａ、メタルパッド３０４ａ、ビア３０３、メタル配線３０２ａ及びビアｖ２を介して高濃度ｎ型拡散層１０４に電気的に接続されている。よって、光電変換素子１００ａでは、第２半導体基板５００としてのロジック基板から大きな負電圧（例えばエクセスバイアス電圧）をｎ型拡散層１０２に供給することができる。
【0077】
また、電極パッド４０４ｂは、ビア４０３、メタルパッド４０２ｂ、メタルパッド３０４ｂ、ビア３０３、メタル配線３０２ｂ、ビアｖ１及び高濃度ｐ型拡散層１０５を介してホール蓄積層１０７に電気的に接続されている。よって、光電変換素子１００ａでは、ホール蓄積層１０７と電気的に接続される光電変換素子１００ａのアノードが電極パッド４０４ｂに接続されることで、電極パッド４０４ｂを介してホール蓄積層１０７に対するバイアス調整を可能とすることができる。
【0078】
また、第２画素１００Ａ２において、電極パッド４０４ａ１は、ビア４０３、メタルパッド４０２ａ１、メタルパッド３０４ａ１、ビア３０３、メタル配線３０２ａ１及びビアｖ３を介して導電層２００ｃに電気的に接続されている。よって、第２半導体基板５００としてのロジック基板から導電層２００ｃにリカバリー電位Ｖｒを供給することができる。
【0079】
また、画素１００Ａは、導電層２００ｃが、アバランシェ増倍領域１０３の略全域を覆い、且つ、メタル膜１０９が第１半導体基板１００を貫通するように形成されている。すなわち、画素１００Ａは、導電層２００ｃ及びメタル膜１０９により光電変換素子１００ａの光入射面以外の略全ての面を取り囲んだ反射構造を有している。これにより、光学的なクロストークの発生を抑制することができるとともに、光電変換素子１００ａの感度を向上させることができる。
【0080】
以上説明した第１実施形態に係る光検出装置１０は、アバランシェ増倍領域１０３を有する光電変換素子１００ａが設けられ、相対する第１及び第２面Ｓ１、Ｓ２を有する第１半導体基板１００と、第１面Ｓ１側に配置され、少なくとも絶縁層（第１及び第２絶縁層２００ａ、２００ｂ）及び導電層２００ｃが第１面Ｓ１に近い側からこの順に積層された積層構造２００と、導電層２００ｃに電位を印加するための電位印加構造ＰＡＳと、を備える。
【0081】
光検出装置１０では、例えばバイアス調整回路のような煩雑な回路を要しない。
【0082】
すなわち、光検出装置１０によれば、煩雑な回路を要することなく光電変換素子１００ａの特性変動を抑制可能な光検出装置を提供することができる。
【0083】
さらに、光検出装置１０によれば、バイアス調整回路によらず、導電層２００ｃに電位を印加する電位印加構造ＰＡＳにより光電変換素子１００ａのブレイクダウン電圧の変動を抑制するので、例えばブレイクダウン電圧の大きさが一時的に大きくなっても、その大きさによらずブレイクダウン電圧を即座に回復させることができ、ひいては光電変換素子１００ａの特性変動を十分に抑制することができる。
【0084】
さらに、光検出装置１０によれば、特に光電変換素子１００ａがＳＰＡＤの場合に、ブレイクダウン電圧の大きさが継続的に大きくなることを抑制できるので、ＳＰＡＤに印加されるエクセスバイアス電圧（ブレイクダウン電圧以上の電圧）の大きさが継続的に大きくなることも抑制でき、ひいては消費電力の増加を抑制できる。
【0085】
また、光検出装置１０によれば、画素アレイを有する場合であっても、複数画素の光電変換素子１００ａのブレイクダウン電圧の変動を一律に抑制することができ、ひいては各画素の光電変換素子の特性変動を十分に抑制することができる。
【0086】
＜２． 本技術の第２実施形態に係る光検出装置＞
図７は、本技術の第２実施形態に係る光検出装置２０の第１画素１００Ａ１及びダミー画素１５０についての断面構成例を示す図である。図８は、光検出装置２０の導電層２００ｃの平面構成例を示す図である。
図７は、本技術の第２実施形態に係る光検出装置２０の第１画素１００Ａ１及びダミー画素１５０についての断面構成例を示す図である。図８は、光検出装置２０の導電層２００ｃの平面構成例を示す図である。
【0087】
光検出装置２０は、図８に示すように、第２画素１００Ａ２に代えてダミー画素１５０が設けられている点を除いて、第１実施形態に係る光検出装置１０と概ね同様の構成を有する。
【0088】
光検出装置２０では、図７に示すように、光電変換素子１００ａを含む第１画素１００Ａ１と光電変換素子１００ａを含まないダミー画素１５０とが第１半導体基板１００の面内方向に沿って並べて設けられている。導電層２００ｃは、少なくとも第１画素１００Ａ１及びダミー画素１５０に対応して設けられている。ビアｖ３は、導電層２００ｃのダミー画素１５０に対応する部分と第１配線層３００とを電気的に接続する。
【0089】
ダミー画素１５０は、光電変換素子１００ａ及び該光電変換素子１００ａのカソードに接続される多層配線を有しない点を除いて、第２画素１００Ａ２（図４参照）と概ね同様の構成を有する。ダミー画素１５０は、例えば、画素アレイの外周部に沿って複数並べて設けられている（図８参照）。なお、ダミー画素１５０は、複数に限らず、要は、少なくとも１つ設けられればよい。
【0090】
光検出装置２０では、導電層２００ｃのダミー画素１５０に対応する部分と、メタル配線３０２ａ１とがビアｖ３を介して電気的に接続されている。光検出装置２０では、第２半導体基板５００としてのロジック基板から電極パッド４０４ａ１、ビア４０３、メタルパッド４０２ａ１、メタルパッド３０４ａ１、ビア３０３、メタル配線３０２ａ１及びビアｖ３を介して導電層２００ｃ全体にリカバリー電位Ｖｒとしての負電位が印加可能となっている。導電層２００ｃにリカバリー電位Ｖｒとしての負電位が印加されると、第１画素１００Ａ１の光電変換素子１００ａのカソードに注入された負電荷ｅが反発により飛ばされ、該光電変換素子１００ａのブレイクダウン電圧を回復することができる。
【0091】
光検出装置２０によれば、導電層２００ｃと第２半導体基板５００としてのロジック基板とを接続する多層配線がダミー画素１５０に設けられており配線の設置スペースに余裕があるので、多層配線の形成が容易である。
【0092】
＜３． 本技術の第３実施形態に係る光検出装置＞
図９は、本技術の第３実施形態に係る光検出装置３０の第１画素１００Ａ１、ダミー画素１５０及び外部接続端子６００についての断面構成例を示す図である。
図９は、本技術の第３実施形態に係る光検出装置３０の第１画素１００Ａ１、ダミー画素１５０及び外部接続端子６００についての断面構成例を示す図である。
【0093】
光検出装置３０は、図９に示すように、リカバリー電位Ｖｒを生成する外部電源と接続される外部接続端子６００が回路基板ＳＢに設けられている点を除いて、第２実施形態に係る光検出装置２０と概ね同様の構成を有する。
【0094】
光検出装置３０では、画素アレイにおけるダミー画素１５０の外周側の一部に第２配線層４００と外部電源との接続スペースが形成されている。外部接続端子６００は、この接続スペースに露出するように絶縁膜４０１に設けられている。外部接続端子６００の積層方向の位置は、例えば、電極パッド４０４ａ１の積層方向（上下方向）の位置と略同一となっている。
【0095】
絶縁膜４０１内における外部接続端子６００及び電極パッド４０４ａ１の第２半導体基板５００側には、メタル配線４０６が形成されている。メタル配線４０６は、複数のビア４０７を介して外部接続端子６００に電気的に接続され、且つ、ビア４０５を介して電極パッド４０４ａ１と電気的に接続されている。よって、外部接続端子６００は、複数のビア４０７、メタル配線４０６、ビア４０５、電極パッド４０４ａ１、ビア４０３、メタルパッド４０２ａ１、メタルパッド３０４ａ１、ビア３０３、メタル配線３０２ａ１及びビアｖ３を介して導電層２００ｃに電気的に接続されている。
【0096】
光検出装置３０では、外部接続端子６００に接続された外部電源でリカバリー電位Ｖｒとしての負電位が生成されると、該リカバリー電位Ｖｒが導電層２００ｃに印加され、光電変換素子１００ａのカソードに注入された負電荷ｅが反発により飛ばされ、該光電変換素子１００ａのブレイクダウン電圧を回復することができる。
【0097】
光検出装置３０によれば、リカバリー電位Ｖｒを外部電源により生成するので、第２半導体基板５００としてのロジック基板にリカバリー電位Ｖｒを生成する電源を設ける必要がない。
【0098】
＜４． 本技術の第４実施形態に係る光検出装置＞
図１０は、本技術の第４実施形態に係る光検出装置４０の第１画素１００Ａ１についての断面構成例を示す図である。
図１０は、本技術の第４実施形態に係る光検出装置４０の第１画素１００Ａ１についての断面構成例を示す図である。
【0099】
光検出装置４０では、図１０に示すように、積層構造２００は、絶縁層及び導電層が第１面Ｓ１に近い側（上側）からこの順に交互に積層されたフローティングゲート構造を有する。詳述すると、積層構造２００では、例えば、第１絶縁層２００ａ、第１導電層２００ｃ１、第２絶縁層２００ｂ、第２導電層２００ｃ２が第１面Ｓ１に近い側（上側）からこの順に積層されている。積層構造２００において、第１及び第２絶縁層２００ａ、２００ｂの間に位置する第１導電層２００ｃ１をフローティングゲートとして機能させることにより、ＥＥＰＲＯＭ（フラシュメモリ）と同様のキャリア注入効果を得ることができる。第１及び第２導電層２００ｃ１、２００ｃ２には、上述した導電層２００ｃの材料と同様の材料を用いることができる。第１及び第２導電層２００ｃ１、２００ｃ２の材料は、同一でもよいし、異なっていてもよい。ここでは、積層構造２００は、第１面Ｓ１に近い側から順に積層された絶縁層及び導電層の組を２組有しているが、３組以上有していてもよい。
【0100】
光検出装置４０では、第１導電層２００ｃ１に第１貫通孔ｔｈ１が形成され、第２導電層２００ｃ２に第１貫通孔ｔｈ１に対応する第３貫通孔ｔｈ３が形成されている。ここでは、ビアｖ１は、第１及び第３貫通孔ｔｈ１、ｔｈ３内をいずれの内壁面にも接することなく貫通して、メタル配線３０２ｂと高濃度ｐ型拡散層１０５とを電気的に接続している。ここでは、第１及び第３貫通孔ｔｈ１、ｔｈ３内は、いずれも空隙であるが、少なくとも一方が、例えば絶縁材料で埋め込まれてもよい。
【0101】
光検出装置４０では、第１導電層２００ｃ１に第２貫通孔ｔｈ２が形成され、第２導電層２００ｃ２に第２貫通孔ｔｈ２に対応する第４貫通孔ｔｈ４が形成されている。ここでは、ビアｖ２は、第２及び第４貫通孔ｔｈ２、ｔｈ４内をいずれの内壁面にも接することなく貫通して、メタル配線３０２ａと高濃度ｎ型拡散層１０４とを電気的に接続している。ここでは、第２及び第４貫通孔ｔｈ２、ｔｈ４内は、いずれも空隙であるが、少なくとも一方が、例えば絶縁材料で埋め込んでもよい。
【0102】
光検出装置４０は、リカバリー電位Ｖｒを印加するための、導電層２００ｃと多層配線との接続部であるビアｖ３を持つ第２画素１００Ａ２又はダミー画素１５０を有する。光検出装置４０では、第２導電層２００ｃ２がビアｖ３を介して第１配線層３００に電気的に接続されている。光検出装置４０では、第２導電層２００ｃ２にリカバリー電位Ｖｒとしての負電位を印加することにより光電変換素子１００ａのカソードに注入された負電荷ｅを離散させるとともにフローティングゲートとしての第１導電層２００ｃ１に正電荷ｈ（ホール）の注入を促すことにより、該光電変換素子１００ａのブレイクダウン電圧を回復させる。この場合、リカバリー電位Ｖｒの大きさを上記各実施形態よりも小さくすることが期待できる。
【0103】
光検出装置４０においても、第１及び第２絶縁層２００ａ、２００ｂの厚さの合計をｄとしたときに、上記（１）式が成立することが好ましい。例えば所望のリカバリー電位Ｖｒが－２０Ｖである場合には、上記（１）式より、ｄを２５ｎｍ～１００ｎｍに設定することが好ましい。
【0104】
＜５． 本技術の第５実施形態に係る光検出装置＞
図１１は、本技術の第５実施形態に係る光検出装置５０の第１画素１００Ａ１についての断面構成例を示す図である。
図１１は、本技術の第５実施形態に係る光検出装置５０の第１画素１００Ａ１についての断面構成例を示す図である。
【0105】
光検出装置５０では、図１１に示すように、積層構造２００は、少なくとも第１絶縁層２００ａ（絶縁層）、強誘電体層２００ｄ及び導電層２００ｃが第１面Ｓ１に近い側（上側）からこの順に積層されている。この場合に、ＦｅＲＡＭと同様に残留分極効果が期待でき、リカバリー電位Ｖｒの大きさ（絶対値）を小さくすることが可能である。
【0106】
強誘電体層２００ｄに用いる強誘電体としては、例えばＨｆＯ２、ＨＺＯ、ＰＺＴ、ＳＢＴ、Ｈｆ及びＺｒの酸化物、Ｐｂ及びＺｒＴｉの酸化物、Ｓｒ、Ｂｉ及びＴａの酸化物等が挙げられる。強誘電体層２００ｄの厚さは、例えば１０ｎｍ～１００ｎｍである。
【0107】
光検出装置５０は、リカバリー電位Ｖｒを印加するための、導電層２００ｃと多層配線との接続部であるビアｖ３を持つ第２画素１００Ａ２又はダミー画素１５０を有する。具体的には、光検出装置５０では、導電層２００ｃにリカバリー電位Ｖｒとしての正電位（例えば＋５Ｖ以下の正電位）を印加することにより、強誘電体層２００ｄに導電層２００ｃ側から第１絶縁層２００ａ側へ向かう方向を分極方向とする分極を発生させ、光電変換素子１００ａのカソードに注入された負電荷ｅを、分極電荷としての正電荷ｈ（ホール）で中和することにより、該光電変換素子１００ａのブレイクダウン電圧を回復させる。
【0108】
光検出装置５０において、第１絶縁層２００ａの厚さをｄとしたときに、上記（１）式が成立することが好ましい。例えば所望のリカバリー電位Ｖｒが＋５Ｖである場合には、上記（１）式より、ｄを２５ｎｍ～１００ｎｍに設定することが好ましい。
【0109】
＜６． 本技術の第６実施形態に係る光検出装置＞
図１２は、本技術の第６実施形態に係る光検出装置６０の導電層２００ｃの平面構成例を示す図である。図１３Ａは、光検出装置６０の画素毎の回路構成例１を示す図であり、図１３Ｂは、光検出装置６０の画素毎の回路構成例２を示す図である。
図１２は、本技術の第６実施形態に係る光検出装置６０の導電層２００ｃの平面構成例を示す図である。図１３Ａは、光検出装置６０の画素毎の回路構成例１を示す図であり、図１３Ｂは、光検出装置６０の画素毎の回路構成例２を示す図である。
【0110】
光検出装置６０では、光電変換素子１００ａを含む第１画素１００Ａ１が第１半導体基板１００の面内方向に沿って複数並べて設けられ、導電層２００ｃは、電気的に分離された複数の領域であって異なる第１画素１００Ａ１に対応する複数の領域（例えば第１及び第２領域Ｒ１、Ｒ２）を有する。光検出装置６０は、複数のダミー画素１５０を有している。
【0111】
導電層２００ｃの第１領域Ｒ１は、複数の第１画素１００Ａ１及び複数のダミー画素１５０に対応して設けられている。
【0112】
導電層２００ｃの第２領域Ｒ２は、複数の第１画素１００Ａ１及び複数のダミー画素１５０に対応して設けられている。
【0113】
第１及び第２領域Ｒ１、Ｒ２は、異なる第１及び第２電源Ｅ１、Ｅ２に接続され、第１領域Ｒ１にリカバリー電位Ｖｒ１が印加されるようになっており（図１３Ａ参照）、第２領域Ｒ２にリカバリー電位Ｖｒ２が印加されるようになっている（図１３Ｂ参照）。第１及び第２電源Ｅ１、Ｅ２の少なくとも一方は、電位印加構造ＰＡＳの内部電源であってもよいし、外部電源であってもよい。リカバリー電位Ｖｒ１、Ｖｒ２の印加タイミングは、同一であってもよいし、異なっていてもよい。
【0114】
ここで、例えば第１領域Ｒ１に対応する第１画素１００Ａ１及び第２領域Ｒ２に対応する第１画素１００Ａ１の駆動回数が異なるように使用される場合には、ブレイクダウン電圧の変動量が異なることが想定される。
【0115】
光検出装置６０によれば、第１及び第２領域Ｒ１、Ｒ２に個別にリカバリー電位Ｖｒ１、Ｖｒ２を印加することができるので、上記のように駆動回数が異なるように使用される場合でも、第１及び第２領域Ｒ１、Ｒ２の各々に適切な大きさのリカバリー電位を印加することができ、ひいては各第１画素１００Ａ１の光電変換素子１００ａの特性変動を十分に抑制することができる。なお、導電層２００ｃは、異なる画素１００Ａに対応する電気的に分離された３つ以上の領域を有していてもよい。
【0116】
＜７． 本技術の第７実施形態に係る光検出装置＞
図１４は、本技術の第７実施形態に係る光検出装置７０の第１画素１００Ａについての断面構成例を示す図である。
図１４は、本技術の第７実施形態に係る光検出装置７０の第１画素１００Ａについての断面構成例を示す図である。
【0117】
光検出装置７０は、絶縁層が第１絶縁層２００ａから成る単層構造を有する点を除いて、第１実施形態に係る光検出装置１０と概ね同様の構成を有する。
【0118】
光検出装置７０においても、絶縁層としての第１絶縁層２００ａの厚さをｄとしたときに、上記（１）式が成立することが好ましい。例えば所望のリカバリー電位Ｖｒが－２０Ｖである場合には、上記（１）式より、ｄを２５ｎｍ～１００ｎｍに設定することが好ましい。
【0119】
光検出装置７０によれば、第１実施形態に係る光検出装置１０と同様の効果を得ることができるとともに、絶縁層が単層構造を有するので層構成を簡素化することができる。
【0120】
＜８． 本技術の第８実施形態に係る光検出装置＞
図１５は、本技術の第８実施形態に係る光検出装置８０の第１画素１００Ａについての断面構成例を示す図である。
図１５は、本技術の第８実施形態に係る光検出装置８０の第１画素１００Ａについての断面構成例を示す図である。
【0121】
光検出装置８０は、強誘電体層２００ｄと導電層２００ｃとの間に第２絶縁層２００ｂが配置されている点を除いて、第５実施形態に係る光検出装置８０（図１１参照）と同様の構成を有する。
【0122】
光検出装置８０によれば、第５実施形態に係る光検出装置５０と同様の効果を得ることができるとともに、第２絶縁層２００ｂによるパッシベーション効果を得ることができる。
【0123】
＜９． 本技術の第９実施形態に係る光検出装置＞
図１６は、第９実施形態に係る光検出装置の画素毎の回路構成例を示す図である。
図１６は、第９実施形態に係る光検出装置の画素毎の回路構成例を示す図である。
【0124】
第９実施形態に係る光検出装置は、図１６に示すように、電位印加構造ＰＡＳが、リカバリー電位Ｖｒの大きさを可変とする分圧器ｖｄを含む点を除いて、第１実施形態に係る光検出装置１０と同様の構成を有する。
【0125】
第９実施形態に係る光検出装置によれば、リカバリー電位Ｖｒの大きさが可変なので、ブレイクダウン電圧の変動に応じてリカバリー電位Ｖｒを調整することができ、ブレイクダウン電圧の変動を確実に抑制することができる。
【0126】
＜１０．本技術の変形例＞
以上説明した各実施形態に係る光検出装置の構成は、適宜変更可能である。
以上説明した各実施形態に係る光検出装置の構成は、適宜変更可能である。
【0127】
上記各実施形態に係る光検出装置において、アバランシェ増倍領域を有する光電変換素子として、ＳＰＡＤに代えてＡＰＤ（ａｖａｌａｎｃｈｅ ｐｈｏｔｏ Ｄｉｏｄｅ）を用いてもよい。この場合にも、同様にリカバリー電位を導電層に印加することにより、ブレイクダウン電圧の変動を抑制でき、ひいては光電変換素子の特性変動を十分に抑制することができる。なお、ＡＰＤを用いる場合は、ＡＰＤにブレイクダウン電圧の絶対値未満の絶対値のバイアス電圧が印加される。
【0128】
上記各実施形態に係る光検出装置において、光電変換素子を構成する層の導電型（ｐ型及びｎ型、アノード及びカソード）を入れ替えてもよい。この場合、光電変換素子のブレイクダウン電圧ＶＢＤが正電圧となり、｜ＶＢＤ｜が大きくなる場合、正電荷ｈがアノードに注入されていると考えられる。この正電荷ｈを除去できれば、ブレイクダウン電圧ＶＢＤの変動を抑制することが可能である。そこで、アノードにリカバリー電位としての正電位を印加することにより、アノードに注入された正電荷ｈを除去し、ブレイクダウン電圧ＶＢＤの変動を抑制することができる。
【0129】
回路基板ＳＢは、ロジック回路に加えて、例えばメモリ回路、ＡＩ回路、インターフェース回路等を有していてもよい。なお、インターフェース回路は、信号の入出力を行う回路である。ＡＩ回路は、ＡＩ（人工知能）による学習機能を有する回路である。回路基板ＳＢは、上記いずれかの回路を構成する回路素子が設けられた半導体基板が配線層を介して複数積層された構造を有していてもよい。
【0130】
本技術に係る光検出装置は、第２画素１００Ａ２及びダミー画素を有していてもよい。この場合に、導電層２００ｃと多層配線との接続部であるビアｖ３をダミー画素に設けてもよいし、設けなくてもよい。
【0131】
上記各実施形態に係る光検出装置は、画素が設けられた基板（第１半導体基板１００、積層構造２００及び第１配線層３００を含む画素基板）と、回路素子が設けられた回路基板ＳＢとが積層された構造を有しているが、例えば、画素と回路素子とが同一基板に面内方向に並べて設けられた構造を有していてもよい。
【0132】
上記各実施形態に係る光検出装置は、測距等のセンシング用途又は白黒イメージングに用いられる場合には、第１半導体基板１００の第２面Ｓ２側（光入射面側）に画素１００Ａ毎のマイクロレンズを含むマイクロレンズアレイを有していてもよい。
【0133】
上記各実施形態に係る光検出装置は、カラーイメージング用途に用いられる場合には、第１半導体基板１００の第２面Ｓ２側（光入射面側）に画素１００Ａ毎のカラーフィルタを含むカラーフィルタアレイを有していてもよい。さらに、上記各実施形態に係る光検出装置は、カラーフィルタアレイ上に画素１００Ａ毎のマイクロレンズを含むマイクロレンズアレイを有していてもよい。
【0134】
上記各実施形態に係る光検出装置では、第１配線層３００と第２配線層４００とが例えば金属接合で電気的に接続されているが、これに加えて又は代えて、例えばＴＳＶ（貫通電極）で電気的に接続されてもよい。
【0135】
上記各実施形態に係る光検出装置は、裏面照射型であるが、第１半導体基板１００の光入射面側に第１配線層３００が設けられる表面照射型であってもよい。この場合に、第１半導体基板１００の第１配線層３００側とは反対側に積層構造２００を配置してもよい。さらに、電位印加構造ＰＡＳは、積層構造２００の第１半導体基板１００側とは反対側から導電層２００ｃに電位を供給するようにしてもよい。
【0136】
上記各実施形態に係る光検出装置は、光電変換素子１００ａが設けられた第１半導体基板１００とロジック回路が設けられた第２半導体基板５００とが積層された積層型の光検出装置であるが、光電変換素子１００ａとロジック回路とが同一の半導体基板に形成される非積層型の光検出装置にも本技術は適用可能である。
【0137】
上記各実施形態に係る光検出装置は、画素アレイを有しているが、これに限らず、要は、少なくとも１つの画素を有していればよい。例えば、本技術は、単一画素を持つ光検出装置にも適用可能である。
【0138】
例えば、上記各実施形態に係る光検出装置の構成を技術的に矛盾しない範囲内で相互に組み合わせてもよい。
【0139】
上記各実施形態の説明で用いた数値、材料、形状等は、一例であって、これらに限定されるものではない。
【0140】
＜１１．本技術を適用した光検出装置の使用例＞
図１７は、本技術に係る光検出装置（例えば各実施形態に係る光検出装置）が固体撮像装置（イメージセンサ）を構成する場合の使用例を示す図である。
図１７は、本技術に係る光検出装置（例えば各実施形態に係る光検出装置）が固体撮像装置（イメージセンサ）を構成する場合の使用例を示す図である。
【0141】
上述した各実施形態は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１７に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置に使用することができる。
【0142】
具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、本技術に係る光検出装置を使用することができる。
【0143】
交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、本技術に係る光検出装置を使用することができる。
【0144】
家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、本技術に係る光検出装置を使用することができる。
【0145】
医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、本技術に係る光検出装置を使用することができる。
【0146】
セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、本技術に係る光検出装置を使用することができる。
【0147】
美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、本技術に係る光検出装置を使用することができる。
【0148】
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、本技術に係る光検出装置を使用することができる。
【0149】
農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、本技術に係る光検出装置を使用することができる。
【0150】
次に、本技術に係る光検出装置（例えば各実施形態に係る光検出装置）の使用例を具体的に説明する。例えば、上述で説明をした各実施形態に係る光検出装置は、固体撮像装置５０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１８に、その一例として、電子機器５１０（カメラ）の概略構成を示す。この電子機器５１０は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置５０１と、光学系（光学レンズ）５０２と、シャッタ装置５０３と、固体撮像装置５０１およびシャッタ装置５０３を駆動する駆動部５０４と、信号処理部５０５とを有する。
【0151】
光学系５０２は、被写体からの像光（入射光）を固体撮像装置５０１の画素領域へ導くものである。この光学系５０２は、複数の光学レンズから構成されていてもよい。シャッタ装置５０３は、固体撮像装置５０１への光照射期間および遮光期間を制御するものである。駆動部５０４は、固体撮像装置５０１の転送動作およびシャッタ装置５０３のシャッタ動作を制御するものである。信号処理部５０５は、固体撮像装置５０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
【0152】
＜１２．本技術を適用した光検出装置の他の使用例＞
本技術に係る光検出装置（例えば各実施形態に係る光検出装置）は、例えば、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）センサなど、光を検出する他の電子機器（例えば測距装置）へ適用することもできる。ＴＯＦセンサへ適用する場合は、例えば、直接ＴＯＦ計測法による距離画像センサ、間接ＴＯＦ計測法による距離画像センサへ適用することが可能である。直接ＴＯＦ計測法による距離画像センサでは、フォトンの到来タイミングを各画素において直接時間領域で求めるため、短いパルス幅の光パルスを送信し、高速に応答する受信機で電気的パルスを生成する。その際の受信機に本開示を適用することができる。また、間接ＴＯＦ法では、光で発生したキャリアの検出と蓄積量が、光の到来タイミングに依存して変化する半導体素子構造を利用して光の飛行時間を計測する。本開示は、そのような半導体構造としても適用することが可能である。ＴＯＦセンサへ適用する場合は、カラーフィルタ及びマイクロレンズアレイを設けることは任意であり、これらを設けなくても良い。
本技術に係る光検出装置（例えば各実施形態に係る光検出装置）は、例えば、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）センサなど、光を検出する他の電子機器（例えば測距装置）へ適用することもできる。ＴＯＦセンサへ適用する場合は、例えば、直接ＴＯＦ計測法による距離画像センサ、間接ＴＯＦ計測法による距離画像センサへ適用することが可能である。直接ＴＯＦ計測法による距離画像センサでは、フォトンの到来タイミングを各画素において直接時間領域で求めるため、短いパルス幅の光パルスを送信し、高速に応答する受信機で電気的パルスを生成する。その際の受信機に本開示を適用することができる。また、間接ＴＯＦ法では、光で発生したキャリアの検出と蓄積量が、光の到来タイミングに依存して変化する半導体素子構造を利用して光の飛行時間を計測する。本開示は、そのような半導体構造としても適用することが可能である。ＴＯＦセンサへ適用する場合は、カラーフィルタ及びマイクロレンズアレイを設けることは任意であり、これらを設けなくても良い。
【0153】
＜１３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体や、低消費電力機器（例えばスマートフォン、スマートウォッチ、タブレット、アイウェア（例えばヘッドマウントディスプレイ）等）に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体や、低消費電力機器（例えばスマートフォン、スマートウォッチ、タブレット、アイウェア（例えばヘッドマウントディスプレイ）等）に搭載される装置として実現されてもよい。
【0154】
図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0155】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0156】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0157】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0158】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0159】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0160】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0161】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0162】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0163】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0164】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0165】
図２０は、撮像部１２０３１の設置位置の例を示す図である。
【0166】
図２０では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0167】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0168】
なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0169】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0170】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0171】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0172】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0173】
以上、本開示に係る技術（本技術）が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本開示の固体撮像装置５０１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
【0174】
＜１４．内視鏡手術システムへの応用例＞
本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
【0175】
図２１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【0176】
図２１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【0177】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【0178】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【0179】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
【0180】
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【0181】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【0182】
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【0183】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【0184】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【0185】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【0186】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【0187】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【0188】
【0189】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【0190】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【0191】
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【0192】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【0193】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【0194】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【0195】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【0196】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
【0197】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【0198】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【0199】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【0200】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【0201】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【0202】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【0203】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【0204】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【0205】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本開示の固体撮像装置１１１は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
【0206】
ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【0207】
また、本技術は、以下のような構成をとることもできる。
（１）アバランシェ増倍領域を有する光電変換素子が設けられ、相対する第１及び第２面を有する第１半導体基板と、前記第１面側に配置され、少なくとも絶縁層及び導電層が前記第１面に近い側からこの順に積層された積層構造と、前記導電層に電位を印加するための電位印加構造と、を備える、光検出装置。
（２）前記電位印加構造は、前記積層構造の前記第１半導体基板側とは反対側に配置され、前記導電層と電気的に接続された第１配線層と、前記第１配線層の前記積層構造側とは反対側に配置され、前記第１配線層と電気的に接続された回路基板と、を含む、（１）に記載の光検出装置。
（３）前記回路基板は、前記第１配線層に向かい合わせに接合された第２配線層と、前記第２配線層の前記第１配線層側とは反対側に配置され、回路素子が設けられた第２半導体基板と、を含む、（２）に記載の光検出装置。
（４）前記回路基板から前記電位を供給する、（２）又は（３）に記載の光検出装置。
（５）前記電位を生成する外部電源と接続される外部接続端子が前記回路基板に設けられている、（２）～（４）のいずれか１つに記載の光検出装置。
（６）前記電位印加構造は、少なくとも前記積層構造内に設けられ、前記導電層と前記第１配線層とを電気的に接続するビアを含む、（２）～（５）のいずれか１つに記載の光検出装置。
（７）前記第１配線層と前記光電変換素子のアノードとが少なくとも前記積層構造内に設けられた第１ビアを介して電気的に接続され、前記第１配線層と前記光電変換素子のカソードとが少なくとも前記積層構造内に設けられた第２ビアを介して電気的に接続されている、（２）～（６）のいずれか１つに記載の光検出装置。
（８）前記導電層は、少なくとも前記光電変換素子を含む画素に対応して設けられ、前記ビアは、前記導電層の前記画素に対応する部分と前記第１配線層とを電気的に接続する、（２）～（７）のいずれか１つに記載の光検出装置。
（９）前記光電変換素子を含む画素及び前記光電変換素子を含まないダミー画素が前記第１半導体基板の面内方向に沿って並べて設けられ、前記導電層は、少なくとも前記画素及び前記ダミー画素に対応して設けられ、前記ビアは、前記導電層の前記ダミー画素に対応する部分と前記第１配線層とを電気的に接続する、（６）～（８）のいずれか１つに記載の光検出装置。
（１０）
前記導電層は、ポリシリコン、Ｗ、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏから選択される少なくとも一種を含む、（１）～（９）のいずれか１つに記載の光検出装置。
（１１）前記積層構造は、前記絶縁層及び前記導電層が前記第１面に近い側からこの順に交互に積層されている、（１）～（１０）のいずれか１つに記載の光検出装置。
（１２）前記積層構造では、少なくとも前記絶縁層、強誘電体層及び前記導電層が前記第１面に近い側からこの順に積層されている、（１）～（１１）のいずれか１つに記載の光検出装置。
（１３）前記電位をＶｒ、前記絶縁層の厚さをｄとすると、２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］が成立する、（１）～（１２）のいずれか１つに記載の光検出装置。
（１４）前記電位をＶｒとすると、前記光電変換素子のアノード電極及びカソード電極の各々と、前記導電層との距離は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上である、（１）～（１３）のいずれか１つに記載の光検出装置。
（１５）前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、複数の前記画素に対応して設けられている、（１）～（１４）のいずれか１つに記載の光検出装置。
（１６）前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、電気的に分離された複数の領域であって異なる前記画素に対応する複数の領域を有する、（１）～（１５）のいずれか１つに記載の光検出装置。
（１７）前記光電変換素子に電圧を印加する電圧源により前記電位が生成される、（１）～（１６）のいずれか１つに記載の光検出装置。
（１８）前記電位印加構造は、前記電位の大きさを可変とする分圧器を含む、（１）～（１７）のいずれか１つに記載の光検出装置。
（１９）前記光電変換素子は、前記アバランシェ増倍領域を形成するｐ型半導体層及びｎ型半導体層を有し、前記ｐ型半導体層の前記積層構造側に前記ｎ型半導体層が位置し、
前記電位は、負電位である、（１）～（１８）のいずれか１つに記載の光検出装置。
（２０）前記半導体基板の前記第２面側から光が入射される、（１）～（１９）のいずれか１つに記載の光検出装置。
（２１）（１）～（２０）のいずれか１つに記載の光検出装置を備える、電子機器。
（２２）（１）～（２０）のいずれか１つに記載の光検出装置を備える、測距装置。
（２３）（１）～（２０）のいずれか１つに記載の光検出装置を備える、固体撮像装置。
（１）アバランシェ増倍領域を有する光電変換素子が設けられ、相対する第１及び第２面を有する第１半導体基板と、前記第１面側に配置され、少なくとも絶縁層及び導電層が前記第１面に近い側からこの順に積層された積層構造と、前記導電層に電位を印加するための電位印加構造と、を備える、光検出装置。
（２）前記電位印加構造は、前記積層構造の前記第１半導体基板側とは反対側に配置され、前記導電層と電気的に接続された第１配線層と、前記第１配線層の前記積層構造側とは反対側に配置され、前記第１配線層と電気的に接続された回路基板と、を含む、（１）に記載の光検出装置。
（３）前記回路基板は、前記第１配線層に向かい合わせに接合された第２配線層と、前記第２配線層の前記第１配線層側とは反対側に配置され、回路素子が設けられた第２半導体基板と、を含む、（２）に記載の光検出装置。
（４）前記回路基板から前記電位を供給する、（２）又は（３）に記載の光検出装置。
（５）前記電位を生成する外部電源と接続される外部接続端子が前記回路基板に設けられている、（２）～（４）のいずれか１つに記載の光検出装置。
（６）前記電位印加構造は、少なくとも前記積層構造内に設けられ、前記導電層と前記第１配線層とを電気的に接続するビアを含む、（２）～（５）のいずれか１つに記載の光検出装置。
（７）前記第１配線層と前記光電変換素子のアノードとが少なくとも前記積層構造内に設けられた第１ビアを介して電気的に接続され、前記第１配線層と前記光電変換素子のカソードとが少なくとも前記積層構造内に設けられた第２ビアを介して電気的に接続されている、（２）～（６）のいずれか１つに記載の光検出装置。
（８）前記導電層は、少なくとも前記光電変換素子を含む画素に対応して設けられ、前記ビアは、前記導電層の前記画素に対応する部分と前記第１配線層とを電気的に接続する、（２）～（７）のいずれか１つに記載の光検出装置。
（９）前記光電変換素子を含む画素及び前記光電変換素子を含まないダミー画素が前記第１半導体基板の面内方向に沿って並べて設けられ、前記導電層は、少なくとも前記画素及び前記ダミー画素に対応して設けられ、前記ビアは、前記導電層の前記ダミー画素に対応する部分と前記第１配線層とを電気的に接続する、（６）～（８）のいずれか１つに記載の光検出装置。
（１０）
前記導電層は、ポリシリコン、Ｗ、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏから選択される少なくとも一種を含む、（１）～（９）のいずれか１つに記載の光検出装置。
（１１）前記積層構造は、前記絶縁層及び前記導電層が前記第１面に近い側からこの順に交互に積層されている、（１）～（１０）のいずれか１つに記載の光検出装置。
（１２）前記積層構造では、少なくとも前記絶縁層、強誘電体層及び前記導電層が前記第１面に近い側からこの順に積層されている、（１）～（１１）のいずれか１つに記載の光検出装置。
（１３）前記電位をＶｒ、前記絶縁層の厚さをｄとすると、２Ｍ［Ｖ／ｃｍ］＜｜Ｖｒ｜／ｄ＜８Ｍ［Ｖ／ｃｍ］が成立する、（１）～（１２）のいずれか１つに記載の光検出装置。
（１４）前記電位をＶｒとすると、前記光電変換素子のアノード電極及びカソード電極の各々と、前記導電層との距離は、｜Ｖｒ｜［Ｖ］／１Ｍ［Ｖ／ｃｍ］以上である、（１）～（１３）のいずれか１つに記載の光検出装置。
（１５）前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、複数の前記画素に対応して設けられている、（１）～（１４）のいずれか１つに記載の光検出装置。
（１６）前記光電変換素子を含む画素が前記第１半導体基板の面内方向に沿って複数設けられ、前記導電層は、電気的に分離された複数の領域であって異なる前記画素に対応する複数の領域を有する、（１）～（１５）のいずれか１つに記載の光検出装置。
（１７）前記光電変換素子に電圧を印加する電圧源により前記電位が生成される、（１）～（１６）のいずれか１つに記載の光検出装置。
（１８）前記電位印加構造は、前記電位の大きさを可変とする分圧器を含む、（１）～（１７）のいずれか１つに記載の光検出装置。
（１９）前記光電変換素子は、前記アバランシェ増倍領域を形成するｐ型半導体層及びｎ型半導体層を有し、前記ｐ型半導体層の前記積層構造側に前記ｎ型半導体層が位置し、
前記電位は、負電位である、（１）～（１８）のいずれか１つに記載の光検出装置。
（２０）前記半導体基板の前記第２面側から光が入射される、（１）～（１９）のいずれか１つに記載の光検出装置。
（２１）（１）～（２０）のいずれか１つに記載の光検出装置を備える、電子機器。
（２２）（１）～（２０）のいずれか１つに記載の光検出装置を備える、測距装置。
（２３）（１）～（２０）のいずれか１つに記載の光検出装置を備える、固体撮像装置。
【符号の説明】
【0208】
１０、２０、３０、４０、５０、６０、７０、８０：光検出装置
１００：第１半導体基板
１００Ａ：画素
１００Ａ１：第１画素（画素）
１００Ａ２：第２画素（画素）
１００ａ：光電変換素子
１０１：ｐ型拡散層（ｐ型半導体層）
１０２：ｎ型拡散層（ｎ型半導体層）
１０３：アバランシェ増倍領域
１５０：ダミー画素
２００：積層構造
２００ａ：第１絶縁層（絶縁層又はその一部）
２００ｂ：第２絶縁層（絶縁層の一部）
２００ｃ：導電層
２００ｃ１：第１導電層
２００ｃ２：第２導電層
２００ｄ：強誘電体層
３００：第１配線層
４００：第２配線層
５００：第２半導体基板
５１０：電子機器
ＰＡＳ：電位印加構造
ＳＢ：回路基板
Ｓ１：第１面
Ｓ２：第２面
ｖ１：第１ビア
ｖ２：第２ビア
ｖ３：ビア
Ｖｒ：リカバリー電位（電位）
Ｒ１：第１領域（領域）
Ｒ２：第２領域（領域）
１００：第１半導体基板
１００Ａ：画素
１００Ａ１：第１画素（画素）
１００Ａ２：第２画素（画素）
１００ａ：光電変換素子
１０１：ｐ型拡散層（ｐ型半導体層）
１０２：ｎ型拡散層（ｎ型半導体層）
１０３：アバランシェ増倍領域
１５０：ダミー画素
２００：積層構造
２００ａ：第１絶縁層（絶縁層又はその一部）
２００ｂ：第２絶縁層（絶縁層の一部）
２００ｃ：導電層
２００ｃ１：第１導電層
２００ｃ２：第２導電層
２００ｄ：強誘電体層
３００：第１配線層
４００：第２配線層
５００：第２半導体基板
５１０：電子機器
ＰＡＳ：電位印加構造
ＳＢ：回路基板
Ｓ１：第１面
Ｓ２：第２面
ｖ１：第１ビア
ｖ２：第２ビア
ｖ３：ビア
Ｖｒ：リカバリー電位（電位）
Ｒ１：第１領域（領域）
Ｒ２：第２領域（領域）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
