知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024028157
(43)【公開日】2024-03-01
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H04N 25/70 20230101AFI20240222BHJP
H04N 25/59 20230101ALI20240222BHJP
H04N 25/771 20230101ALI20240222BHJP
H04N 25/704 20230101ALI20240222BHJP
H01L 27/146 20060101ALI20240222BHJP
【ＦＩ】
H04N25/70
H04N25/59
H04N25/771
H04N25/704
H01L27/146 A
H01L27/146 D
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023126979
(22)【出願日】2023-08-03
(31)【優先権主張番号】10-2022-0103336
(32)【優先日】2022-08-18
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】沈 殷燮
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA02
4M118AB01
4M118BA09
4M118CA02
4M118DD04
4M118FA38
4M118GB03
4M118GC07
4M118GD03
5C024CX43
5C024CY17
5C024EX12
5C024EX43
5C024GX03
5C024GX16
5C024GX18
5C024GY31
5C024GY39
5C024HX17
5C024HX23
5C024HX35
(57)【要約】
【課題】イメージセンサを提供する。
【解決手段】単位ピクセルの第１領域に含まれる複数の第１光電変換素子と、単位ピクセルの第２領域に含まれる複数の第２光電変換素子と、複数の第１光電変換素子と連結され、第１光電変換素子のオーバーフロー電荷を保存する第１オーバーフローキャパシタと、複数の第２光電変換素子と連結され、第２光電変換素子のオーバーフロー電荷を保存する第２オーバーフローキャパシタと、単位ピクセルの上部に配置される１以上のマイクロレンズと、を含む、イメージセンサである。
【選択図】図３Ａ
【解決手段】単位ピクセルの第１領域に含まれる複数の第１光電変換素子と、単位ピクセルの第２領域に含まれる複数の第２光電変換素子と、複数の第１光電変換素子と連結され、第１光電変換素子のオーバーフロー電荷を保存する第１オーバーフローキャパシタと、複数の第２光電変換素子と連結され、第２光電変換素子のオーバーフロー電荷を保存する第２オーバーフローキャパシタと、単位ピクセルの上部に配置される１以上のマイクロレンズと、を含む、イメージセンサである。
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
単位ピクセルの第１領域に含まれる複数の第１光電変換素子と、
単位ピクセルの第２領域に含まれる複数の第２光電変換素子と、
前記複数の第１光電変換素子と連結され、前記第１光電変換素子のオーバーフロー電荷を保存する第１オーバーフローキャパシタと、
前記複数の第２光電変換素子と連結され、前記第２光電変換素子のオーバーフロー電荷を保存する第２オーバーフローキャパシタと、
前記単位ピクセルの上部に配置される１以上のマイクロレンズと、を含む、イメージセンサ。
単位ピクセルの第２領域に含まれる複数の第２光電変換素子と、
前記複数の第１光電変換素子と連結され、前記第１光電変換素子のオーバーフロー電荷を保存する第１オーバーフローキャパシタと、
前記複数の第２光電変換素子と連結され、前記第２光電変換素子のオーバーフロー電荷を保存する第２オーバーフローキャパシタと、
前記単位ピクセルの上部に配置される１以上のマイクロレンズと、を含む、イメージセンサ。
【請求項2】
前記第１領域は、前記マイクロレンズの左側領域に対応し、
前記第２領域は、前記マイクロレンズの右側領域に対応する、請求項１に記載のイメージセンサ。
前記第２領域は、前記マイクロレンズの右側領域に対応する、請求項１に記載のイメージセンサ。
【請求項3】
前記複数の第１光電変換素子とそれぞれ連結される複数の第１オーバーフローゲートトランジスタと、
前記複数の第２光電変換素子とそれぞれ連結される複数の第２オーバーフローゲートトランジスタと、をさらに含む、請求項１に記載のイメージセンサ。
前記複数の第２光電変換素子とそれぞれ連結される複数の第２オーバーフローゲートトランジスタと、をさらに含む、請求項１に記載のイメージセンサ。
【請求項4】
前記複数の第１オーバーフローゲートトランジスタは、それぞれ前記複数の第１光電変換素子と前記第１オーバーフローキャパシタとの間に連結され、
前記複数の第２オーバーフローゲートトランジスタは、それぞれ前記複数の第２光電変換素子と前記第２オーバーフローキャパシタとの間に連結される、請求項３に記載のイメージセンサ。
前記複数の第２オーバーフローゲートトランジスタは、それぞれ前記複数の第２光電変換素子と前記第２オーバーフローキャパシタとの間に連結される、請求項３に記載のイメージセンサ。
【請求項5】
前記第１オーバーフローキャパシタ及び前記第２オーバーフローキャパシタは、ＤＲＡＭキャパシタである、請求項１に記載のイメージセンサ。
【請求項6】
複数のピクセルが配列されたピクセルアレイを含むイメージセンサにおいて、
前記ピクセルアレイは、
複数個のサブピクセルを含む一般ピクセルと、
複数個のサブピクセルを含む１以上のＡＦピクセルと、を含み、
前記ＡＦピクセルの上部には、１つのマイクロレンズが配置され、
前記ＡＦピクセルが含む第１サブピクセルに対応するフォトダイオードは、前記ＡＦピクセルが含む伝送回路と電気的に連結され、
前記伝送回路は、前記フォトダイオードのオーバーフロー電荷を保存することができるオーバーフローキャパシタを含む、イメージセンサ。
前記ピクセルアレイは、
複数個のサブピクセルを含む一般ピクセルと、
複数個のサブピクセルを含む１以上のＡＦピクセルと、を含み、
前記ＡＦピクセルの上部には、１つのマイクロレンズが配置され、
前記ＡＦピクセルが含む第１サブピクセルに対応するフォトダイオードは、前記ＡＦピクセルが含む伝送回路と電気的に連結され、
前記伝送回路は、前記フォトダイオードのオーバーフロー電荷を保存することができるオーバーフローキャパシタを含む、イメージセンサ。
【請求項7】
前記ＡＦピクセルが含む第２サブピクセルに対応するフォトダイオードは、前記ＡＦピクセルが含む伝送回路と電気的に連結されていない、請求項６に記載のイメージセンサ。
【請求項8】
前記第２サブピクセルと前記マイクロレンズとの間に配置される遮断部材をさらに含む、請求項７に記載のイメージセンサ。
【請求項9】
前記遮断部材は、光を遮断することができる素材で提供される、請求項８に記載のイメージセンサ。
【請求項10】
前記第２サブピクセルに対応するフォトダイオードは、ピクセル電圧と接地電圧とに連結される、請求項７に記載のイメージセンサ。
【請求項11】
前記第２サブピクセルに対応するフォトダイオードは、それぞれのフォトダイオードと連結される複数個の伝送トランジスタを含み、
前記複数個の伝送トランジスタのゲートは、接地電圧と連結される、請求項７に記載のイメージセンサ。
前記複数個の伝送トランジスタのゲートは、接地電圧と連結される、請求項７に記載のイメージセンサ。
【請求項12】
前記第２サブピクセルに対応するフォトダイオードは、ピクセル電圧と接地電圧とに連結される、請求項１１に記載のイメージセンサ。
【請求項13】
前記マイクロレンズが含むサブピクセルの個数は、８個である、請求項６に記載のイメージセンサ。
【請求項14】
前記第１サブピクセルは、前記マイクロレンズの左側領域に対応するサブピクセル、または前記マイクロレンズの右側領域に対応するサブピクセルであり、
前記第２サブピクセルは、前記第１サブピクセルと重ならない残り領域に対応するサブピクセルである、請求項７に記載のイメージセンサ。
前記第２サブピクセルは、前記第１サブピクセルと重ならない残り領域に対応するサブピクセルである、請求項７に記載のイメージセンサ。
【請求項15】
前記オーバーフローキャパシタは、ＤＲＡＭキャパシタである、請求項６に記載のイメージセンサ。
【請求項16】
１以上のＡＦピクセルを含むピクセルアレイを含むイメージセンサにおいて、
前記ＡＦピクセルの上部には、マイクロレンズが配置され、
前記ＡＦピクセルは、
前記ＡＦピクセルが含む複数のサブピクセルに対応する複数のフォトダイオードと、
前記複数のフォトダイオードの光電荷を伝送回路に伝達することができる複数の伝送トランジスタと、
前記複数のフォトダイオードのオーバーフロー電荷を保存することができるオーバーフローキャパシタを含む伝送回路と、を含み、
前記複数のフォトダイオードのうち、前記マイクロレンズの第１領域に対応する領域が含むフォトダイオードのオーバーフロー電荷と、前記複数のフォトダイオードのうち、前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードのオーバーフロー電荷とは、互いに独立して処理される、イメージセンサ。
前記ＡＦピクセルの上部には、マイクロレンズが配置され、
前記ＡＦピクセルは、
前記ＡＦピクセルが含む複数のサブピクセルに対応する複数のフォトダイオードと、
前記複数のフォトダイオードの光電荷を伝送回路に伝達することができる複数の伝送トランジスタと、
前記複数のフォトダイオードのオーバーフロー電荷を保存することができるオーバーフローキャパシタを含む伝送回路と、を含み、
前記複数のフォトダイオードのうち、前記マイクロレンズの第１領域に対応する領域が含むフォトダイオードのオーバーフロー電荷と、前記複数のフォトダイオードのうち、前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードのオーバーフロー電荷とは、互いに独立して処理される、イメージセンサ。
【請求項17】
前記伝送回路は、
前記マイクロレンズの第１領域に対応する領域が含むフォトダイオードのオーバーフロー電荷を保存する第１オーバーフローゲートトランジスタと、
前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードのオーバーフロー電荷を保存する第２オーバーフローゲートトランジスタと、を含む、請求項１６に記載のイメージセンサ。
前記マイクロレンズの第１領域に対応する領域が含むフォトダイオードのオーバーフロー電荷を保存する第１オーバーフローゲートトランジスタと、
前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードのオーバーフロー電荷を保存する第２オーバーフローゲートトランジスタと、を含む、請求項１６に記載のイメージセンサ。
【請求項18】
前記マイクロレンズの第１領域に対応する領域が含むフォトダイオードは、前記伝送回路と電気的に連結され、
前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードは、前記伝送回路と電気的に分離される、請求項１６に記載のイメージセンサ。
前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードは、前記伝送回路と電気的に分離される、請求項１６に記載のイメージセンサ。
【請求項19】
前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードの光電荷及びオーバーフロー電荷は、前記ＡＦピクセルのピクセル電圧としてドレインされる、請求項１８に記載のイメージセンサ。
【請求項20】
前記オーバーフローキャパシタは、ＤＲＡＭキャパシタである、請求項１６に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、光を受けて、電気信号を生成する半導体基盤のセンサであって、複数のピクセルを有するピクセルアレイや、ピクセルアレイを駆動し、イメージを生成するためのロジック回路などを含むが、イメージ処理装置にも含まれる。ロジック回路は、ピクセルからピクセル信号を獲得し、イメージデータを生成することができる。イメージセンサは、被写体に焦点を合わせるための自動焦点機能を提供することができる。最近、イメージセンサのダイナミックレンジ（dynamic range: DR）を増加させるために、フローティングディフュージョン（floating diffusion: FD）ノードにＤＲＡＭ（dynamic random access memory）キャパシタを追加する技術が開発されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする課題は、フローティングディフュージョンノードにキャパシタを連結したイメージセンサにおいて、自動焦点機能を行うことができるピクセルを提供することである。
【課題を解決するための手段】
【0004】
前記課題を解決するための本発明の技術的思想によるイメージセンサが開示される。
【0005】
一例によれば、前記イメージセンサは、単位ピクセルの第１領域に含まれる複数の第１光電変換素子と、単位ピクセルの第２領域に含まれる複数の第２光電変換素子と、前記複数の第１光電変換素子と連結され、前記第１光電変換素子のオーバーフロー電荷を保存する第１オーバーフローキャパシタと、前記複数の第２光電変換素子と連結され、前記第２光電変換素子のオーバーフロー電荷を保存する第２オーバーフローキャパシタと、前記単位ピクセルの上部に配置される１以上のマイクロレンズと、を含むものでもある。
【0006】
前記課題を解決するための本発明の技術的思想による、複数のピクセルが配列されたピクセルアレイを含むイメージセンサが開示される。
【0007】
前記ピクセルアレイは、複数個のサブピクセルを含む一般ピクセルと、複数個のサブピクセルを含む１以上のＡＦ（auto focusing）ピクセルと、を含み、前記ＡＦピクセルの上部には、１つのマイクロレンズが配置され、前記ＡＦピクセルが含む第１サブピクセルに対応するフォトダイオードは、前記ＡＦピクセルが含む伝送回路と電気的に連結され、前記伝送回路は、前記フォトダイオードのオーバーフロー電荷を保存することができるオーバーフローキャパシタを含むものでもある。
【0008】
前記課題を解決するための本発明の技術的思想による、１以上のＡＦピクセルを含むピクセルアレイを含むイメージセンサが開示される。
【0009】
前記ＡＦピクセルの上部には、マイクロレンズが配置され、前記ＡＦピクセルは、前記ＡＦピクセルが含む複数のサブピクセルに対応する複数のフォトダイオードと、前記複数のフォトダイオードの光電荷を伝送回路に伝達することができる複数の伝送トランジスタと、前記複数のフォトダイオードのオーバーフロー電荷を保存することができるオーバーフローキャパシタを含む伝送回路と、を含み、前記複数のフォトダイオードのうち、前記マイクロレンズの第１領域に対応する領域が含むフォトダイオードのオーバーフロー電荷と、前記複数のフォトダイオードのうち、前記マイクロレンズの第２領域に対応する領域が含むフォトダイオードのオーバーフロー電荷とは、互いに独立して処理されうる。
【図面の簡単な説明】
【0010】
【図1】本発明の一例によるイメージセンサを示すブロック図である。
【図2】本発明の例示的な実施形態によるイメージセンサのピクセルアレイを概略的に示す図面である。
【図3A】本発明の例示的な実施形態によるピクセルアレイの平面図を概略的に示す図面である。
【図3B】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図4A】本発明の例示的な実施形態によるピクセルアレイの平面図を概略的に示す図面である。
【図4B】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図5A】本発明の例示的な実施形態によるピクセルアレイの平面図を概略的に示す図面である。
【図5B】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図6】本発明の例示的な実施形態によるイメージセンサのピクセルアレイを概略的に示す図面である。
【図7A】本発明の例示的な実施形態によるピクセルアレイの平面図を概略的に示す図面である。
【図7B】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図7C】本発明の例示的な実施形態によるピクセルアレイの断面図を概略的に示す図面である。
【図8A】本発明の例示的な実施形態によるピクセルアレイの平面図を概略的に示す図面である。
【図8B】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図8C】本発明の例示的な実施形態によるピクセルアレイの断面図を概略的に示す図面である。
【図9A】本発明の例示的な実施形態によるピクセルアレイの平面図を概略的に示す図面である。
【図9B】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図9C】本発明の例示的な実施形態によるピクセルアレイの回路図を概略的に示す図面である。
【図10】本発明の例示的な実施形態によるピクセルアレイに含まれたＡＦピクセルの動作を説明するためのタイミング図である。
【図11A】本発明の例示的な実施形態によるＡＦピクセルの動作を説明するためのタイミング図である。
【図11B】本発明の例示的な実施形態によるＡＦピクセルの動作を説明するためのタイミング図である。
【発明を実施するための形態】
【0011】
以下、本発明の多様な実施形態が、添付した図面を参照して記載される。
【0012】
図１は、本発明の例示的な実施形態によるイメージセンサを示すブロック図である。
【0013】
イメージセンサ１００は、イメージまたは光のセンシング機能を有する電子機器にも搭載される。例えば、イメージセンサ１００は、カメラ、スマートフォン、ウェアラブル機器、モノのインターネット（Internet of Things: IoT）機器、家電機器、タブレットＰＣ（Personal Computer）、ＰＤＡ（Personal Digital Assistant）、ＰＭＰ（Portable Multimedia Player）、ナビゲーション（navigation）、ドローン（drone）、先進運転支援システム（Advanced Drivers Assistance System; ADAS）のような電子機器にも搭載される。また、イメージセンサ１００は、車両、家具、製造設備、ドア、各種計測機器などに部品として備えられる電子機器にも搭載される。
【0014】
図１を参照すれば、イメージセンサ１００は、ピクセルアレイ１１０、ロウ（row）ドライバ１２０、リードアウト回路１３０、ランプ信号生成器１４０、タイミングコントローラ１５０及び信号処理部１９０を含み、リードアウト回路１３０は、アナログ・デジタル変換回路１３１（以下、ＡＤＣ回路と称する）及びデータバス１３２を含むものでもある。
【0015】
ピクセルアレイ１１０は、複数のロウラインＲＬと、複数のカラム（column）ラインＣＬと、複数のロウラインＲＬ及び複数のカラムラインＣＬと接続され、行列に配列された複数のピクセルＰＸとを含む。複数のピクセルＰＸは、ＡＰＳ（active pixel sensor）でもある。
【0016】
それぞれのピクセルＰＸは、少なくとも１つの光電変換素子を含む。ピクセルＰＸは、光電変換素子を利用して光を感知し、感知された光による電気的信号であるイメージ信号を出力することができる。例えば、光電変換素子は、無機フォトダイオード、有機フォトダイオード、ペロブスカイトフォトダイオード、フォトトランジスタ、フォトゲートまたは埋め込みフォトダイオード（pinned photodiode）のように、有機物質または無機物質で構成される光感知素子でもある。一実施形態において、それぞれのピクセルＰＸは、複数の光電変換素子を含むこともできる。
【0017】
一方、各ピクセルＰＸの上部、または隣接したピクセルＰＸで構成されるピクセルグループそれぞれの上部に、集光のためのマイクロレンズ（図示せず）が配置されうる。複数のピクセルＰＸそれぞれは、上部に配置されたマイクロレンズを通じて受信された光から、特定スペクトル領域の光を感知することができる。例えば、ピクセルアレイ１１０は、赤色（red：レッド）スペクトル領域の光を電気信号に変換するレッドピクセル、緑色（green：グリーン）スペクトル領域の光を電気信号に変換するためのグリーンピクセル、及び青色（blue：ブルー）スペクトル領域の光を電気信号に変換するためのブルーピクセルを含んでもよい。複数のピクセルＰＸそれぞれの上部には、特定スペクトル領域の光を透過させるためのカラーフィルタが配置されうる。しかし、それに制限されるものではなく、ピクセルアレイ１１０は、赤色、緑色及び青色以外に、他のスペクトル領域の光を電気信号に変換するピクセルを含むこともできる。
【0018】
実施形態において、ピクセルＰＸは、マルチレイヤー構造を有することができる。マルチレイヤー構造のピクセルＰＸは、互いに異なるスペクトル領域の光を電気信号に変換する積層された複数の光電変換素子を含み、複数の光電変換素子から、互いに異なる色相に対応する電気信号が生成されうる。すなわち、１つのピクセルＰＸから、複数の色に対応する電気信号が出力されうる。
【0019】
複数のピクセルＰＸの上部には、特定スペクトル領域の光を透過させるためのカラーフィルタアレイが配置され、各ピクセルＰＸの上部に配置されたカラーフィルタによって、当該ピクセルＰＸが感知することができる色相が決定される。しかし、それに制限されるものではなく、実施形態において、特定光電変換素子の場合、光電変換素子に印加される電気信号のレベルによって、特定波長帯域の光を電気的信号に変換することもできる。
【0020】
それぞれのピクセルＰＸにおいて、フォトダイオードのような光電変換素子が生成した電荷は、フローティングディフュージョン（diffusion：拡散）ノードに蓄積され、フローティングディフュージョンノードに蓄積された電荷は、電圧にも変換される。このとき、フローティングディフュージョンノードに蓄積された電荷が電圧に変換される割合をコンバーションゲイン（conversion gain）とも称する。コンバーションゲインは、フローティングディフュージョンノードのキャパシタンスによっても可変する。
【0021】
具体的には、フローティングディフュージョンノードのキャパシタンスが増加すれば、コンバーションゲインは減少し、フローティングディフュージョンノードのキャパシタンスが減少すれば、コンバーションゲインは増加する。電荷が電圧に変換される割合は、フローティングディフュージョンノードのキャパシタンスが小さいハイコンバーションゲインモード（high conversion gain mode）で最も大きく、フローティングディフュージョンノードのキャパシタンスが大きいローコンバーションゲインモード（low conversion gain mode）で最も小さい。
【0022】
ピクセルアレイ１１０は、少なくとも１つのＡＦ（Auto Focusing）ピクセル（図示せず）を含むものでもある。ＡＦピクセルとは、自動焦点を合わせるための回路または物理的構造を有するピクセルでもある。本発明において、ピクセルアレイ１１０が含むピクセルＰＸは、ピクセルＰＸが含む光電変換素子からオーバーフロー（overflow）された電荷を別途のキャパシタに保存することができる。本発明におけるピクセルアレイ１１０が含むＡＦピクセルは、光電変換素子からオーバーフローされた電荷を別途のキャパシタに保存するピクセルＰＸの自動焦点を合わせるためのピクセルでもある。本発明によるＡＦピクセルの具体的な構造及び動作方式については後述する。
【0023】
一部実施形態において、各ピクセルＰＸは、１回の露出を行う単一露出（single exposure）方式、または複数回の露出を行う多重露出（multiple exposure）方式で動作することができる。例えば、ピクセルＰＸは、１回の露出動作以後、フォトダイオードを通じてピクセル信号を生成する単一露出方式で動作することができる。他の例として、ピクセルＰＸは、第１露出動作に対応して、フォトダイオードを通じてピクセル信号を生成した後、第２露出動作に対応して、フォトダイオードを通じてピクセル信号をさらに生成する多重露出方式で動作することもできる。
【0024】
タイミングコントローラ１５０は、ロウドライバ１２０、リードアウト回路１３０及びランプ信号生成器１４０のタイミングを制御することができる。タイミングコントローラ１５０から、ロウドライバ１２０、リードアウト回路１３０及びランプ信号生成器１４０それぞれに対し、動作タイミングを制御する制御信号を提供することができる。
【0025】
ロウドライバ１２０は、ピクセルアレイ１１０をロウラインＲＬ単位で駆動することができる。ロウドライバ１２０は、ピクセルアレイ１１０を構成するロウラインＲＬのうち少なくとも１本のロウラインＲＬを選択することができる。例えば、ロウドライバ１２０は、複数のロウラインＲＬのうち１本を選択する選択信号ＳＥＬを生成することができる。ピクセルアレイ１１０は、選択信号ＳＥＬによって選択されるロウラインＲＬからピクセル信号を出力することができる。ピクセル信号は、リセット信号とイメージ信号とを含んでもよい。
【0026】
ロウドライバ１２０は、ピクセルアレイ１１０を制御するための制御信号を生成することができる。例えば、ロウドライバ１２０は、ピクセルＰＸの伝送トランジスタを制御する伝送制御信号ＴＳ、リセットトランジスタを制御するリセット制御信号ＲＳ、ＤＣＧトランジスタを制御するＤＣＧ制御信号ＤＣＳ、ＤＲＭＧ１トランジスタを制御するＤＲＭＧ制御信号ＤＲＭＧＳ、ＤＲＡＭキャパシタの両端に連結されるトランジスタを制御するＤＲＡＭ制御信号ＤＲＭＳ、及びフローティングディフュージョンノードをブースティングさせるブースティング信号ＢＳＴなどを生成することができる。ロウドライバ１２０は、タイミングコントローラ１５０から提供されるタイミング制御信号に応答して、複数のピクセルＰＸに制御信号を提供することができる。ロウドライバ１２０は、多様な動作モード（例えば、ハイコンバーションゲインモード）に基づいて、制御信号の活性化及び非活性化のタイミングを決定することができる。
【0027】
ランプ信号生成器１４０は、所定の勾配で増加または減少するランプ信号ＲＡＭＰを生成し、ランプ信号ＲＡＭＰをリードアウト回路１３０のＡＤＣ回路１３１に提供することができる。
【0028】
リードアウト回路１３０は、複数のピクセルＰＸのうち、ロウドライバ１２０によって選択されたロウラインＲＬのピクセルＰＸから、ピクセル信号をリードアウトすることができる。リードアウト回路１３０は、複数のカラムラインＣＬを通じてピクセルアレイ１１０から受信されるピクセル信号を、ランプ信号生成器１４０から提供されるランプ信号ＲＡＭＰに基づいてデジタルデータに変換することにより、複数のピクセルＰＸに対応するピクセル値をロウ単位で生成及び出力することができる。
【0029】
ＡＤＣ回路１３１は、各カラムラインＣＬを通じて受信されるピクセル信号をランプ信号ＲＡＭＰとそれぞれ比較し、比較結果に基づいて、デジタル信号であるピクセル値を生成することができる。例えば、イメージ信号からリセット信号を除去し、ピクセルＰＸで感知された光量を示すピクセル値を生成することができる。ＡＤＣ回路１３１は、ＣＤＳ（Correlated Double Sampling）方式によって、ピクセル信号をサンプリング及びホールド（保持）することができ、特定ノイズのレベル（例えば、リセット信号）と、イメージ信号によるレベルとを二重にサンプリングし、その差に該当するレベルに基づいて、比較信号を生成することができる。ＡＤＣ回路１３１は、ＤＲＳ（Delta Reset Sampling）方式によって、イメージ信号を先にリードアウトした後、リセット信号をリードアウトし、提供されるピクセル信号をサンプリングすることもできる。
【0030】
ＡＤＣ回路１３１で生成される複数のピクセル値は、データバス１３２を通じてイメージデータＩＤＴとしても出力される。イメージデータＩＤＴは、イメージセンサ１００の内部または外部のイメージ信号プロセッサ（Image Signal Processor）にも提供される。
【0031】
データバス１３２は、ＡＤＣ回路１３１から出力されたピクセル値を一時的に保存した後に出力することができる。データバス１３２は、複数のカラムメモリ及びカラムデコーダを含むこともできる。複数のカラムメモリに保存された複数のピクセル値は、カラムデコーダの制御下、イメージデータＩＤＴとしても出力される。
【0032】
信号処理部１９０は、イメージデータに対し、ノイズ低減処理、ゲイン調整、波形整形化処理、補間処理、ホワイトバランス処理、ガンマ処理、エッジ強調処理、ビニングなどを行うことができる。一部実施形態において、信号処理部１９０は、ピクセルアレイ１１０から出力されるイメージデータを合成し、出力イメージを生成することができる。一方、実施形態において、信号処理部１９０は、イメージセンサ１００の外部プロセッサに具備されることも可能である。
【0033】
図２は、本発明の例示的な実施形態によるイメージセンサのピクセルアレイを概略的に示す図面である。
【0034】
図２を参照すれば、ピクセルアレイ２１０は、複数のＡＦピクセル２１１と、それぞれのＡＦピクセルの上部に配置されるマイクロレンズ２１２とを含むものでもある。複数のＡＦピクセル２１１それぞれは、複数のサブピクセル２１３を含むこともできる。図２を参照すれば、１つのＡＦピクセル２１１は、４つのサブピクセル２１３を含み、１つのＡＦピクセル２１１には、１つのマイクロレンズ２１２が配置されうる。
【0035】
本発明によれば、マイクロレンズ２１２は、４つのサブピクセル２１３を含む１つのＡＦピクセル２１１に配置可能なサイズに提供されるものと仮定して説明するが、本発明はそれに限定されない。一例によれば、１つのマイクロレンズ２１２は、２つのサブピクセルを含むサイズで提供されてもよく、８個のサブピクセルを含むサイズで提供されてもよい。
【0036】
本発明では、説明の便宜上、１つのサブピクセルが１つの光電変換素子を含むものと例示して説明するが、１つのサブピクセルが複数の光電変換素子を含むこともできることはいうまでもない。以下、光電変換素子がフォトダイオードであると仮定して説明する。
【0037】
【0038】
図３Ａを参照すれば、４つのマイクロレンズ２１２と、それぞれのマイクロレンズ２１２の下部に４つのサブピクセル２１３が配置される４つのＡＦピクセル２１１とを含むピクセルアレイ２１０の一例が示される。図３Ａを参照すれば、１つのマイクロレンズ２１２は、４つのサブピクセル２１３の上部にも配置される。１つのマイクロレンズ２１２は、１つのＡＦピクセル２１１の上部にも配置される。一例によれば、それぞれのサブピクセル２１３は、それぞれ１つの光電変換素子を含むこともできる。
【0039】
図３Ａを参照すれば、それぞれのサブピクセル２１３が含む光電変換素子は、それぞれノードＮ１ないしＮ８、Ｎ１’ないしＮ８’にも連結される。それぞれのサブピクセル２１３が含む光電変換素子は、当該サブピクセル２１３に対応するノードＮ１ないしＮ８、Ｎ１’ないしＮ８’を通じて互いに連結されうる。
【0040】
図３Ａを参照すれば、ノードＮ１、Ｎ３、Ｎ５、Ｎ７が互いに電気的に連結されるピクセルアレイ２１０の構造が開示される。ノードＮ１、Ｎ３、Ｎ５、Ｎ７が電気的に連結されるというのは、それぞれのノードに対応するサブピクセルが互いに電気的に連結されたことを意味することができる。図３Ａを参照すれば、ノードＮ２、Ｎ４、Ｎ６、Ｎ８が互いに電気的に連結され、ノードＮ１’、Ｎ３’、Ｎ５’、Ｎ７’が互いに電気的に連結され、ノードＮ２’、Ｎ４’、Ｎ６’、Ｎ８’が互いに電気的に連結されうる。
【0041】
図３Ａを参照すれば、ノードＮ１、Ｎ３、Ｎ５、Ｎ７が電気的に連結されることを通じて、それぞれのノードに対応するサブピクセルが電気的に連結され、それに加えて、第１オーバーフローキャパシタＯＦＣ＿１が連結されるピクセルアレイ２１０が開示される。ノードＮ１、Ｎ３、Ｎ５及びＮ７には、第１オーバーフローキャパシタＯＦＣ＿１が連結され、ノードＮ２、Ｎ４、Ｎ６、Ｎ８には、第２オーバーフローキャパシタＯＦＣ＿２が連結され、ノードＮ１’、Ｎ３’、Ｎ５’、Ｎ７’には、第３オーバーフローキャパシタＯＦＣ＿３が連結され、ノードＮ２’、Ｎ４’、Ｎ６’、Ｎ８’には、第４オーバーフローキャパシタＯＦＣ＿４が連結される。
【0042】
図３Ａを参照すれば、マイクロレンズ２１２が含む複数のサブピクセル２１３のうち一部のサブピクセルが互いに電気的に連結され、当該サブピクセルが含む光電変換素子のオーバーフロー電荷をそれぞれ保存することができるオーバーフローキャパシタＯＦＣ＿１ないしＯＦＣ＿４を含むピクセルアレイ２１０の一例が示される。一例によれば、マイクロレンズ２１２が含む複数のサブピクセル２１３のうち、マイクロレンズ２１２の左側領域に対応する一部サブピクセルは、第１オーバーフローキャパシタＯＦＣ＿１に連結され、マイクロレンズ２１２の右側領域に対応するサブピクセルは、第２オーバーフローキャパシタＯＦＣ＿２に連結される。図３Ａを参照すれば、複数のＡＦピクセル２１１を含むピクセルアレイ２１０において、それぞれのＡＦピクセル２１１が含むサブピクセル２１３のうち一部のサブピクセルと、残りのサブピクセルとは、それぞれ別途のオーバーフローキャパシタにも連結される。
【0043】
以下、説明の便宜上、ノードＮ１ないしノードＮ８にそれぞれ連結されるそれぞれのサブピクセルが含む光電変換素子をＰＤ１ないしＰＤ８と仮定し、ノードＮ１’ないしノードＮ８’にそれぞれ連結されるそれぞれのサブピクセルが含む光電変換素子をＰＤ１’ないしＰＤ８’と仮定して説明する。一例によれば、ノードＮ４に連結されるサブピクセルが含む光電変換素子はＰＤ４でもあり、ノードＮ５’に連結されるサブピクセルが含む光電変換素子はＰＤ５’でもある。図３Ｂの回路図に示される光電変換素子は、図３Ａに示されたノードと連結されるサブピクセルが含む光電変換素子を意味することができる。
【0044】
図３Ｂを参照すれば、図３Ａのピクセルアレイ２１０の回路図が示されている。図３Ａのピクセルアレイ２１０は、２×４の単位ピクセルとしても提供される。図３Ｂを参照すれば、図３Ａの２×４形態の８個のサブピクセルを含む単位ピクセル２１０ａ、２１０ｂに対し、伝送回路が構成されうる。一例によれば、本発明における単位ピクセルとは、１つのマイクロレンズの下で少なくとも２つのサブピクセルを含む構造であって、同一伝送回路を共有する構造でもある。一例によれば、２×４の単位ピクセルとして提供されるというのは、２×４の単位ピクセル２１０ａ当たり１つの伝送回路を含むことを意味することができる。一例によれば、伝送回路とは、ピクセルの回路のうち、フォトダイオードＰＤ、伝送トランジスタＴＧ及びオーバーフローゲートトランジスタＯＦＧを除いた残りの回路部分を意味することができる。本発明による伝送回路は、オーバーフローキャパシタを含み、伝送回路と連結されたフォトダイオードのオーバーフロー電荷を保存することができる回路を意味することができる。伝送回路を示す図３Ｂ、図４Ｂ、図７Ｂ、図９Ｂなどの回路図の構成は、一例であり、オーバーフローされた電荷を保存することができるキャパシタを含む回路の構成であるならば、適用可能である。
【0045】
図３Ａを参照すれば、２つの２×４の単位ピクセルでもって提供されるピクセルアレイ２１０が開示されるので、図３Ｂを参照すれば、それに対応する２つの回路図２１０ａ、２１０ｂが示される。本発明では、単位ピクセルを、２×４のサブピクセルを含むピクセルアレイを意味する単語として使用したが、単位ピクセルの単位は、それに限定されない。他の例示によれば、単位ピクセルは、２×２のサブピクセルを含むピクセルアレイを意味することもできる。以下、説明の便宜上、単位ピクセルは、２×４のサブピクセルを含むピクセルアレイと仮定して説明する。
【0046】
図３Ａのピクセルアレイは、１６個のサブピクセルを含み、１６個の光電変換素子を含む構造でもある。図３Ｂに示された２つの単位ピクセルの回路図は、同一構造を有するので、左側の回路図２１０ａのみについて説明する。
【0047】
図３Ｂは、図３Ａに対応するピクセルアレイ２１０に対応する回路図である。図３Ｂを参照すれば、単位ピクセル２１０ａは、複数のフォトダイオードＰＤ１ないしＰＤ８を含むものでもある。単位ピクセル２１０ａは、複数のトランジスタ、例えば、複数の伝送トランジスタＴＧ、ＤＣＧトランジスタＤＣＧ、第１ないし第３ ＤＲＭＧトランジスタＤＲＭＧ１、ＤＲＭＧ２Ｌ、ＤＲＭＧ２Ｒ、ＤＲＡＭ伝送トランジスタＤＳＷＬ、ＤＳＷＲ、リセットトランジスタＲＧ、駆動トランジスタＳＦ、選択トランジスタＳＬ、オーバーフローゲートトランジスタＯＦＧ、フローティングディフュージョンキャパシタＣＦＤ１、ＣＦＤ２、ＣＦＤ３、及びオーバーフローキャパシタＯＦＣ＿１、ＯＦＣ＿２を含んでもよい。ピクセルＰＸには、複数の制御信号ＴＳ、ＤＣＳ、ＤＲＭＳ、ＲＳ、ＢＴＳ、ＳＥＬが印加され、前記制御信号のうち少なくとも一部は、ロウドライバ１２０でも生成される。
【0048】
複数のフォトダイオードＰＤ１ないしＰＤ８は、光の強度によって可変する光電荷を生成することができる。例えば、複数のフォトダイオードＰＤ１ないしＰＤ８は、入射された光量に比例して、電荷、すなわち、負の電荷である電子と、正の電荷である正孔とを生成することができる。生成された正孔は、フォトダイオードの正極に連結された接地電圧に流れ、生成された電子は、フォトダイオードに蓄積される。複数のフォトダイオードＰＤ１ないしＰＤ８で生成された光電荷は、複数の伝送トランジスタＴＧ、ＤＣＧトランジスタＤＣＧ及び第１ないし第３ ＤＲＭＧトランジスタＤＲＭＧ１、ＤＲＭＧ２Ｌ、ＤＲＭＧ２Ｒのスイッチングによって、第１フローティングディフュージョンノードＦＤ１にのみ伝送されて蓄積されてもよく、第１フローティングディフュージョンノードＦＤ１と第２フローティングディフュージョンノードＦＤ２とに伝送されて蓄積されてもよい。または、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３及びオーバーフローキャパシタＯＦＣ＿１、ＯＦＣ＿２に伝送されて蓄積されることも可能である。第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３それぞれには、寄生キャパシタが形成されたり、実際のキャパシタ素子ＣＦＤ１、ＣＦＤ２、ＣＦＤ３が連結されたりもする。
【0049】
単位ピクセル２１０ａは、複数の伝送トランジスタＴＧを含むこともできる。図３Ｂを参照すれば、単位ピクセル２１０ａは、８個の伝送トランジスタＴＧを含むものでもある。複数の伝送トランジスタＴＧそれぞれの一端は、複数のフォトダイオードＰＤ１ないしＰＤ８それぞれと連結され、他端は、第１フローティングディフュージョンノードＦＤ１に連結されうる。複数の伝送トランジスタＴＧは、ロウドライバ１２０から受信された伝送制御信号ＴＳに応答してターンオンまたはターンオフされうる。これにより、複数の伝送トランジスタＴＧそれぞれは、複数のフォトダイオードＰＤで生成された光電荷を第１フローティングディフュージョンノードＦＤ１に伝送することができる。
【0050】
単位ピクセル２１０ａは、ＤＣＧトランジスタＤＣＧを含むこともできる。ＤＣＧトランジスタＤＣＧの一端は、第１フローティングディフュージョンノードＦＤ１に連結され、他端は、第２フローティングディフュージョンノードＦＤ２に連結されうる。ＤＣＧトランジスタＤＣＧは、ロウドライバ１２０から受信されたＤＣＧ信号ＤＣＳに応答してターンオンまたはターンオフされうる。これにより、ＤＣＧトランジスタＤＣＧは、第１フローティングディフュージョンノードＦＤ１と第２フローティングディフュージョンノードＦＤ２とを互いに連結することができる。第１フローティングディフュージョンノードＦＤ１と第２フローティングディフュージョンノードＦＤ２とが連結されることにより、キャパシタンスが増加し、コンバーションゲインが減少しうる。
【0051】
単位ピクセル２１０ａは、第１ ＤＲＭＧトランジスタＤＲＭＧ１を含むこともできる。第１ ＤＲＭＧトランジスタＤＲＭＧ１の一端は、第２フローティングディフュージョンノードＦＤ２に連結され、他端は、第３フローティングディフュージョンノードＦＤ３に連結されうる。第１ ＤＲＭＧトランジスタＤＲＭＧ１は、ロウドライバ１２０から受信されたＤＲＭＧ信号ＤＲＭＧＳに応答してターンオンまたはターンオフされうる。これにより、第１ ＤＲＭＧトランジスタＤＲＭＧ１は、第２フローティングディフュージョンノードＦＤ２と第３フローティングディフュージョンノードＦＤ３とを互いに連結することができる。第２フローティングディフュージョンノードＦＤ２と第３フローティングディフュージョンノードＦＤ３とが互いに連結されることにより、キャパシタンスが増加し、コンバーションゲインが減少しうる。すなわち、第１ ＤＲＭＧトランジスタＤＲＭＧ１とＤＣＧトランジスタＤＣＧの両方がターンオンされれば、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３が互いに連結されうる。
【0052】
ＤＣＧトランジスタＤＣＧ及び第１ ＤＲＭＧトランジスタＤＲＭＧ１のターンオンあるいはターンオフによって、コンバーションゲインが調節可能である。
【0053】
単位ピクセル２１０ａは、第２ ＤＲＭＧトランジスタＤＲＭＧ２Ｌ及び第３ ＤＲＭＧトランジスタＤＲＭＧ２Ｒを含むこともできる。第２ ＤＲＭＧトランジスタＤＲＭＧ２Ｌの一端は、第２フローティングディフュージョンノードＦＤ２に連結され、他端は、第１オーバーフローフローティングディフュージョンノードＯＦＤ１に連結されうる。第２ ＤＲＭＧトランジスタＤＲＭＧ２Ｌは、ロウドライバ１２０から受信されたＤＲＭＧ信号ＤＲＭＳに応答してターンオンまたはターンオフされうる。これにより、第２ ＤＲＭＧトランジスタＤＲＭＧ２Ｌは、第２フローティングディフュージョンノードＦＤ２と第１オーバーフローフローティングディフュージョンノードＯＦＤ１とを互いに連結することができる。第３ ＤＲＭＧトランジスタＤＲＭＧ２Ｒの一端は、第２フローティングディフュージョンノードＦＤ２に連結され、他端は、第２オーバーフローフローティングディフュージョンノードＯＦＤ２に連結されうる。第３ ＤＲＭＧトランジスタＤＲＭＧ２Ｒは、ロウドライバ１２０から受信されたＤＲＭＧ信号ＤＲＭＳに応答してターンオンまたはターンオフされうる。これにより、第３ ＤＲＭＧトランジスタＤＲＭＧ２Ｒは、第２フローティングディフュージョンノードＦＤ２と第２オーバーフローフローティングディフュージョンノードＯＦＤ２とを互いに連結することができる。
【0054】
単位ピクセル２１０ａは、ＤＲＡＭ伝送トランジスタＤＳＷＬ、ＤＳＷＲを含むこともできる。ＤＲＡＭ伝送トランジスタＤＳＷＬの一端は、ピクセル電圧ＶＰＩＸに連結され、他端は、第３オーバーフローフローティングディフュージョンノードＯＦＤ１’に連結されうる。ＤＲＡＭ伝送トランジスタＤＳＷＲの一端は、ピクセル電圧ＶＰＩＸに連結され、他端は、第４オーバーフローフローティングディフュージョンノードＯＦＤ２’に連結されうる。ＤＲＡＭ伝送トランジスタＤＳＷＬ、ＤＳＷＲは、ロウドライバ１２０から受信された信号に応答してターンオンまたはターンオフされうる。一例によれば、ＤＲＡＭ伝送トランジスタＤＳＷＬ、ＤＳＷＲ、第２ ＤＲＭＧトランジスタＤＲＭＧ２Ｌ及び第３ ＤＲＭＧトランジスタＤＲＭＧ２Ｒを利用して、オーバーフローキャパシタＯＦＣ＿１、ＯＦＣ＿２のリセットを行うこともできる。
【0055】
本発明の例示的な実施形態によれば、露出動作により、フォトダイオードＰＤ１ないしＰＤ８から電荷がオーバーフローされ、オーバーフローされた電荷がオーバーフローキャパシタＯＦＣ＿１またはＯＦＣ＿２にも蓄積される。オーバーフローキャパシタＯＦＣ＿１またはＯＦＣ＿２は、ＤＲＡＭキャパシタでもある。
【0056】
図３Ｂを再び参照すれば、複数のフォトダイオードＰＤ１ないしＰＤ８それぞれには、オーバーフローゲートトランジスタＯＦＧが連結されうる。オーバーフローゲートトランジスタＯＦＧは、それぞれのフォトダイオードＰＤ１ないしＰＤ８のオーバーフローによって流れ出ていた電子がオーバーフローキャパシタＯＦＣ＿１、ＯＦＣ＿２に保存されるように、電荷の流れを調節することができる。図３Ｂを参照すれば、オーバーフローゲートトランジスタＯＦＧの一端には、フォトダイオード（ＰＤ１、ＰＤ３、ＰＤ５及びＰＤ７のうちいずれか１つ）が連結され、他端には、第１オーバーフローフローティングディフュージョンノードＯＦＤ１が連結されうる。図３Ｂを参照すれば、オーバーフローゲートトランジスタＯＦＧの一端には、フォトダイオード（ＰＤ２、ＰＤ４、ＰＤ６及びＰＤ８のうちいずれか１つ）が連結され、他端には、第２オーバーフローフローティングディフュージョンノードＯＦＤ２が連結されうる。一例によれば、オーバーフローゲートトランジスタＯＦＧは、オーバーフローゲートトランジスタＯＦＧと連結されたフォトダイオード（ＰＤ１ないしＰＤ８のうちいずれか１つ）をリセットさせようとする際にターンオンされうる。一例によれば、オーバーフローゲートトランジスタＯＦＧは、オーバーフローゲートトランジスタＯＦＧと連結されたフォトダイオード（ＰＤ１ないしＰＤ８のうちいずれか１つ）がリセットされればターンオフされうる。
【0057】
図３Ａ及び図３Ｂを共に参照すれば、ノードＮ１、Ｎ３、Ｎ５、Ｎ７に対応するフォトダイオードＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７は、第１オーバーフローフローティングディフュージョンノードＯＦＤ１と連結され、第１オーバーフローキャパシタＯＦＣ１にオーバーフローされた電荷を保存することができる。ノードＮ２、Ｎ４、Ｎ６、Ｎ８に対応するフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、第２オーバーフローフローティングディフュージョンノードＯＦＤ２と連結され、第２オーバーフローキャパシタＯＦＣ２にオーバーフローされた電荷を保存することができる。
【0058】
図３Ａ及び図３Ｂを参照すれば、本発明によるピクセルアレイは、１つのマイクロレンズの下部に２以上のオーバーフローキャパシタＯＦＣ＿１、ＯＦＣ＿２を含み、マイクロレンズを基準として、一方向のフォトダイオードに連結されたオーバーフローゲートトランジスタに流れ出ていた電子が第１オーバーフローキャパシタＯＦＣ＿１に入るように連結し、他の方向のフォトダイオードに連結されたオーバーフローゲートトランジスタに流れ出ていた電子が第２オーバーフローキャパシタＯＦＣ＿２に入るように連結することができる。
【0059】
図３Ｂでは、説明の便宜上、ピクセル電圧ＶＰＩＸが全てのトランジスタに共通して供給されるものと示されているが、実施形態によって、ピクセルアレイが含むトランジスタそれぞれに供給される動作電圧は、互いに異なって設計可能である。
【0060】
単位ピクセル２１０ａは、リセットトランジスタＲＧを含むこともできる。リセットトランジスタＲＧは、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３のうち少なくとも１つに蓄積された電荷をリセットさせることができる。リセットトランジスタＲＧの一端に、ピクセル電圧ＶＰＩＸが印加され、他端は、第２フローティングディフュージョンノードＦＤ２に連結されうる。他の実施形態において、リセットトランジスタＲＧの一端に、ピクセル電圧ＶＰＩＸではない他の電圧が印加されることも可能である。リセットトランジスタＲＧは、ロウドライバ１２０から受信されたリセット制御信号ＲＳに応答してターンオンまたはターンオフされうる。これにより、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３、第１及び第２オーバーフローフローティングディフュージョンノードＯＦＤ１、ＯＦＤ２のうち少なくとも１つに蓄積された電荷が排出され、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３、第１及び第２オーバーフローフローティングディフュージョンノードＯＦＤ１、ＯＦＤ２のうち少なくとも１つがリセットされうる。
【0061】
単位ピクセル２１０ａは、駆動トランジスタＳＦを含むこともできる。駆動トランジスタＳＦの一端は、選択トランジスタＳＬに連結され、他端に、ピクセル電圧ＶＰＩＸが印加される。駆動トランジスタＳＦは、カラムラインＣＬに連結された電流ソースＣＳによって生成されるバイアス電流ＩＬに基づいて、ソースフォロワとして動作することができる。駆動トランジスタＳＦは、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３のうち少なくとも１つに蓄積された電荷に対応する電圧をピクセル信号として出力することができる。
【0062】
単位ピクセル２１０ａは、選択トランジスタＳＬを含むこともできる。選択トランジスタＳＬの一端は、駆動トランジスタＳＦに連結され、他端は、カラムラインＣＬに連結される。選択トランジスタＳＬは、ロウドライバ１２０から受信された選択信号ＳＥＬに応答してターンオンまたはターンオフされうる。リードアウト動作において、選択トランジスタＳＬがターンオンされれば、カラムラインＣＬに、リセット動作に対応するリセット信号、または電荷蓄積動作に対応するイメージ信号を含むピクセル信号が出力されうる。
【0063】
本発明によれば、第１ないし第３フローティングディフュージョンノードＦＤ１～ＦＤ３及びオーバーフローキャパシタＯＦＣ＿１、ＯＦＣ＿２を利用して、フォトダイオードＰＤで生成された電荷を蓄積することができる。
【0064】
図３Ｂのピクセルアレイ２１０の回路によれば、フォトダイオードＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７のオーバーフロー電荷を保存することができる第１オーバーフローキャパシタＯＦＣ＿１、フォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８のオーバーフロー電荷を保存することができる第２オーバーフローキャパシタＯＦＣ＿２、フォトダイオードＰＤ１’、ＰＤ３’、ＰＤ５’、ＰＤ７’のオーバーフロー電荷を保存することができる第３オーバーフローキャパシタＯＦＣ＿３、及びフォトダイオードＰＤ２’、ＰＤ４’、ＰＤ６’、ＰＤ８’のオーバーフロー電荷を保存することができる第４オーバーフローキャパシタＯＦＣ＿４を含むものでもある。
【0065】
本発明によれば、１つのマイクロレンズの下部に少なくとも２つのサブピクセルを含む構造において、少なくとも２つのサブピクセルがそれぞれ含むフォトダイオードは、互いに異なるオーバーフローキャパシタに連結されうる。これにより、マイクロレンズから互いに異なる方向の光が入る領域別にオーバーフロー電荷をそれぞれ保存することができるので、自動焦点機能をより有利に処理することができる。
【0066】
図３Ｂないし図５Ｂに示された回路それぞれは、ピクセルアレイが含むオーバーフローキャパシタを含む伝送回路の一実施形態でもある。本発明によるピクセルアレイが含む伝送回路の構成は、図示されたところに限定されず、一部構成要素が付加あるいは除去可能である。
【0067】
【0068】
図４Ａ及び図４Ｂの説明において、前述の図３Ａ及び図３Ｂと重複する部分については説明を省略する。一例によれば、図４Ａのピクセルアレイは、図３Ａのピクセルアレイのように１６個のサブピクセルを含むものでもある。図４Ａのピクセルアレイが含むサブピクセルに対応するノードは、図３Ａに示されたところと同一であると仮定して説明する。
【0069】
一例によれば、図４Ａのピクセルアレイ２１０’では、ノードＮ１、Ｎ３、Ｎ５、Ｎ７、Ｎ１’、Ｎ３’、Ｎ５’、Ｎ７’が電気的に連結され、それに加えて、オーバーフローキャパシタＯＦＣ＿５が連結されうる。図４Ａのピクセルアレイ２１０’では、ノードＮ２、Ｎ４、Ｎ６、Ｎ８、Ｎ２’、Ｎ４’、Ｎ６’、Ｎ８’が電気的に連結され、それに加えて、オーバーフローキャパシタＯＦＣ＿６が連結されうる。
【0070】
図４Ａを参照すれば、マイクロレンズ２１２’の左側領域に位置した全てのサブピクセルは、互いに電気的に連結され、これは、Ａ領域とも称される。マイクロレンズ２１２’の右側領域に位置した全てのサブピクセルは、互いに電気的に連結され、これは、Ｂ領域とも称される。マイクロレンズ２１２’の左側領域に位置した全てのサブピクセルは、オーバーフローキャパシタＯＦＣ＿５に連結され、マイクロレンズ２１２’の右側領域に位置した全てのサブピクセルは、オーバーフローキャパシタＯＦＣ＿６に連結される。
【0071】
【0072】
図４Ｂを参照すれば、マイクロレンズ２１２’の左側領域に位置した全てのサブピクセルに対応するフォトダイオードＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７、ＰＤ１’、ＰＤ３’、ＰＤ５’、ＰＤ７’は、それぞれオーバーフローゲートトランジスタＯＦＧにも連結される。
【0073】
図４Ｂを参照すれば、オーバーフローゲートトランジスタＯＦＧの一端は、フォトダイオード（ＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７、ＰＤ１’、ＰＤ３’、ＰＤ５’及びＰＤ７’のうちいずれか１つ）と連結され、他端は、オーバーフローフローティングディフュージョンノードＯＦＤ５と連結されうる。図４Ｂを参照すれば、オーバーフローゲートトランジスタＯＦＧの一端は、フォトダイオード（ＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８、ＰＤ２’、ＰＤ４’、ＰＤ６’及びＰＤ８’のうちいずれか１つ）と連結され、他端は、オーバーフローフローティングディフュージョンノードＯＦＤ６と連結されうる。図４Ｂを参照すれば、マイクロレンズ２１２’の左側領域に位置した全てのサブピクセルの回路図であるＡ領域の回路図と、マイクロレンズ２１２’の右側領域に位置した全てのサブピクセルの回路図であるＢ領域の回路図とが示される。Ａ領域の回路図は、マイクロレンズ２１２’の左側領域に位置した全てのサブピクセルのオーバーフローされた電荷を保存することができる第５オーバーフローキャパシタＯＦＣ＿５を含むものでもある。第５オーバーフローキャパシタＯＦＣ＿５は、マイクロレンズ２１２’の左側部に位置した全てのサブピクセルで発生するオーバーフロー電荷をホールディングすることができる。Ｂ領域の回路図は、マイクロレンズ２１２’の右側領域に位置した全てのサブピクセルのオーバーフローされた電荷を保存することができる第６オーバーフローキャパシタＯＦＣ＿６を含むものでもある。第６オーバーフローキャパシタＯＦＣ＿６は、マイクロレンズ２１２’の右側部に位置した全てのサブピクセルで発生するオーバーフロー電荷をホールディングすることができる。Ａ領域の回路図と、Ｂ領域の回路図とは、伝送回路でもある。図４Ｂを参照すれば、マイクロレンズ２１２’の左側領域に位置したサブピクセルに対応するフォトダイオードＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７、ＰＤ１’、ＰＤ３’、ＰＤ５’、ＰＤ７’は、オーバーフローキャパシタＯＦＣ＿５にオーバーフローされた電荷を保存することができる。マイクロレンズ２１２’の右側領域に位置したサブピクセルに対応するフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８、ＰＤ２’、ＰＤ４’、ＰＤ６’、ＰＤ８’は、オーバーフローキャパシタＯＦＣ＿６にオーバーフローされた電荷を保存することができる。
【0074】
図４Ｂを参照すれば、Ａ領域とＢ領域との回路構造は、同一でもある。一例によれば、Ａ領域は、ＤＣＧトランジスタＤＣＧ、リセットトランジスタＲＧ、駆動トランジスタＳＦ、選択トランジスタＳＬ、ＤＲＭＧ１トランジスタＤＲＭＧ１及びＤＲＭＧ２トランジスタＤＲＭＧ２を含むものでもある。
【0075】
図３Ｂと比べて、図３Ｂは、マイクロレンズの左側領域に対応する全てのサブピクセルに対応するオーバーフローキャパシタが２つであるのに対し、図４Ｂの実施形態は、マイクロレンズの左側領域に対応する全てのサブピクセルに対応するオーバーフローキャパシタが１つでもある。図４Ｂの一例によれば、図３Ｂの実施形態に比べて、ピクセルアレイが含むトランジスタの個数がさらに少ない。これにより、小面積を具現化することができる。
【0076】
【0077】
図５Ａ及び図５Ｂの説明において、前述の図３Ａ及び図３Ｂと重複する部分については説明を省略する。一例によれば、図５Ａのピクセルアレイは、図３Ａのピクセルアレイのように１６個のサブピクセルを含むものでもある。図５Ａのピクセルアレイが含むサブピクセルに対応するノードは、図３Ａに示されたものと同一であると仮定して説明する。
【0078】
図５Ａのピクセルアレイ２１０”では、ノードＮ１、Ｎ３、Ｎ５、Ｎ７、Ｎ１’、Ｎ３’、Ｎ５’、Ｎ７’が電気的に連結され、それに加えて、オーバーフローキャパシタＯＦＣ＿７が連結されうる。図５Ａのピクセルアレイ２１０”では、ノードＮ２、Ｎ４、Ｎ６、Ｎ８、Ｎ２’、Ｎ４’、Ｎ６’、Ｎ８’が電気的に連結され、それに加えて、オーバーフローキャパシタＯＦＣ＿８が連結されうる。図５Ａを参照すれば、マイクロレンズの左側領域に配置されるサブピクセルを連結した回路Ａ’と、マイクロレンズの右側領域に配置されるサブピクセルを連結した回路Ｂ’とは、スイッチＳＵＭを通じて連結されうる。一例によれば、スイッチＳＵＭは、ＮＭＯＳトランジスタでもある。
【0079】
図５Ｂを参照すれば、スイッチＳＵＭを通じて、ピクセルアレイ２１０”が含む全てのサブピクセルが電気的に連結されうる。一例によれば、マイクロレンズ２１２”の左側領域のサブピクセルが含むフォトダイオードのオーバーフロー電荷は、オーバーフローキャパシタＯＦＣ＿７に保存され、マイクロレンズ２１２”の右側領域のサブピクセルが含むフォトダイオードのオーバーフロー電荷は、オーバーフローキャパシタＯＦＣ＿８に保存される。図５Ｂの一実施形態によれば、単位ピクセルの出力結果をスイッチＳＵＭに連結することにより、リードアウト時間を節減（短縮）することができる。図５Ｂの一実施形態によれば、リセットレベルを一段階減少させることができる。
【0080】
一例によれば、図３Ａないし図５Ｂに示したピクセルアレイは、全画素においてＡＦピクセルを含むものでもある。一例によれば、１つのマイクロレンズに対応するＡＦピクセルが含むサブピクセルを分類し、別途のオーバーフローキャパシタに連結することにより、自動焦点を遂行することができる。一例によれば、マイクロレンズの左側領域に対応するサブピクセルと、マイクロレンズの右側領域に対応するサブピクセルとは、互いに異なるオーバーフローキャパシタに連結されうる。これにより、マイクロレンズの左側領域のサブピクセルが含むフローティングディフュージョンノードと、マイクロレンズの右側領域のサブピクセルが含むフローティングディフュージョンノードとは共有されないのである。一例によれば、マイクロレンズの左側領域のサブピクセルと、マイクロレンズの右側領域のサブピクセルとの間に、オーバーフローが形成されないのである。本発明によるＡＦピクセルを利用すれば、マイクロレンズの左側領域と右側領域とのオーバーフロー電荷を区分することができるので、容易に自動焦点機能を行うことができる。本発明によれば、オーバーフロー電荷を保存することができるＤＲＡＭキャパシタを含むピクセルにおいて、ピクセルが含むフォトダイオードのうち、一部フォトダイオードのオーバーフロー電荷がマイクロレンズの左側方向に対応するか、マイクロレンズの右側方向に対応するかを区別し、それを独立して処理することができる。
【0081】
図６は、本発明の例示的な実施形態によるイメージセンサのピクセルアレイを概略的に示す図面である。
【0082】
図６を参照すれば、本発明の一実施形態によるイメージセンサのピクセルアレイ３１０は、第１方向（Ｘ軸方向）及び第２方向（Ｙ軸方向）に沿って配列される複数のピクセル３１１、３１４、３１５、３１６を含むものでもある。一例として、ピクセルアレイ３１０は、一般ピクセル３１１、第１ ＡＦピクセル３１４、第２ ＡＦピクセル３１５及び第３ ＡＦピクセル３１６を含むものでもある。一般（normal）ピクセル３１１、第１ ＡＦピクセル３１４、第２ ＡＦピクセル３１５及び第３ ＡＦピクセル３１６それぞれは、複数個でもあり、その個数は多様に変形可能である。一例として、一般ピクセル３１１の個数は、ＡＦピクセル３１４、３１５、３１６の個数よりも多い。また、第１ ＡＦピクセル３１４、第２ ＡＦピクセル３１５及び第３ ＡＦピクセル３１６の位置も、図６に示したところに限定されず、多様に変形可能である。第１ ＡＦピクセル３１４、第２ ＡＦピクセル３１５及び第３ ＡＦピクセル３１６それぞれは、第１フォトダイオード（図示せず）、第２フォトダイオード（図示せず）及び第３フォトダイオード（図示せず）を含むこともできる。一般ピクセル３１１は、第１ ＡＦピクセル３１４、第２ ＡＦピクセル３１５及び第３ ＡＦピクセル３１６と同様に、複数のフォトダイオードを含んでもよく、１つのフォトダイオードを含んでもよい。一般ピクセル３１１は、複数個のサブピクセルを含むこともできる。一般ピクセル３１１は、ＡＦ情報を生成しないのである。
【0083】
図６に示した一実施形態において、イメージセンサに入射する光の経路には、複数のレンズが配置されうる。図６に示された第１ ＡＦピクセル３１４、第２ ＡＦピクセル３１５及び第３ ＡＦピクセル３１６の一実施形態について、図７Ａないし図９Ｃを参照してより詳細に説明する。
【0084】
【0085】
図７Ａに示されたピクセルアレイ３１４０が含む単位ピクセル３１４１は、図６の第１ ＡＦピクセル３１４にも対応する。図７Ａに示されたピクセルアレイ３１４０は、図６の第１ ＡＦピクセル３１４にも対応する。図７Ａを参照すれば、４つのマイクロレンズ３１４２が開示され、それぞれのマイクロレンズ３１４２の下部に４つのサブピクセル３１４３を含むピクセルアレイ３１４０が開示される。図７Ａを参照すれば、マイクロレンズ３１４２の左側領域に対応するサブピクセル３１４３の上部に遮断部材（blocking member）ＢＭを含むピクセルアレイ３１４０が示される。図７Ａでは、マイクロレンズ３１４２の左側領域に対応するサブピクセル３１４３の上部にのみ遮断部材ＢＭが含まれる一例が示されているが、本発明はそれに限定されない。一例によるピクセルアレイ３１４０は、マイクロレンズ３１４２の右側領域に対応するサブピクセルの上部にのみ遮断部材ＢＭが含まれることも可能である。一例によれば、図７Ａのピクセルアレイ３１４０が４つの単位ピクセル３１４１を含む一例が示されているが、本発明はそれに限定されない。一例によれば、図７Ａのピクセルアレイ３１４０は、１つの単位ピクセル３１４１を含むこともできる。
【0086】
図７Ａを参照すれば、マイクロレンズ３１４２の上部に遮断部材ＢＭが配置されるように示されているが、それは、遮断部材ＢＭの配置位置を説明するために誇張して示したものであり、遮断部材ＢＭは、マイクロレンズ３１４２の下部に配置されることも可能である。
【0087】
図７Ｂを参照すれば、図７Ａのピクセルアレイ３１４０のうち一部ピクセル領域に対応する領域の回路図が示される。図７Ｂを参照すれば、第１マイクロレンズ３１４２ａの下部に配置される第１ないし第４フォトダイオードＰＤ１ないしＰＤ４と、第２マイクロレンズ３１４２ｂの下部に配置される第５ないし第８フォトダイオードＰＤ５ないしＰＤ８とが示される。遮断部材ＢＭは、第１マイクロレンズ３１４２ａと第２マイクロレンズ３１４２ｂとの左側領域にも配置される。したがって、第１マイクロレンズ３１４２ａの左側領域のサブピクセルのフォトダイオードＰＤ１、ＰＤ３と、第２マイクロレンズ３１４２ｂの左側領域のサブピクセルのフォトダイオードＰＤ５、ＰＤ７とは、遮断部材ＢＭによっても遮断される。
【0088】
図７Ｂを参照すれば、第１マイクロレンズ３１４２ａと第２マイクロレンズ３１４２ｂとの右側領域のサブピクセルのフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、伝送回路ＴＣとも電気的に連結される。これにより、同一方向、すなわち、右側方向に向くサブピクセルに対するオーバーフロー電荷のみを保存することができる。図７Ｂの例示では、オーバーフローゲートトランジスタを含まないのである。オーバーフローゲートトランジスタを含まないとしても、リセットトランジスタＲＧに印加されるリセット信号、及び伝送トランジスタＴＧ２、ＴＧ４、ＴＧ６、ＴＧ８に印加される伝送制御信号の制御によって、オーバーフロー電荷をオーバーフローキャパシタＯＦＣに保存することができる。
【0089】
【0090】
図７Ｃを参照すれば、マイクロレンズ３１４２とフォトダイオードＰＤ１との間には、遮断部材ＢＭが配置されうる。遮断部材ＢＭは、マイクロレンズ３１４２の左側領域の下部にも配置される。遮断部材ＢＭは、光を遮断することができる材料からなる部材でもある。一例によれば、遮断部材ＢＭは、層（layer）の形態にフォトダイオードＰＤ１とマイクロレンズ３１４２との間に配置されることも可能である。
【0091】
【0092】
【0093】
図８Ａを参照すれば、ピクセルアレイ３１５０は、２つのマイクロレンズ３１５２ａ、３１５２ｂを含むものでもある。一例によれば、ピクセルアレイ３１５０が含む単位ピクセル３１５１は、１つのマイクロレンズ３１５２ａ、３１５２ｂに対応する領域に、それぞれ８個のサブピクセル３１５３を含むものでもある。図７Ａと比べて、１つのマイクロレンズに対応する領域が含むサブピクセルの個数は、図７Ａの実施形態よりもさらに多い。
【0094】
図８Ａを参照すれば、１つのマイクロレンズ３１５２ａの左側領域に対応する領域が含むサブピクセルの個数は、４つでもある。１つのマイクロレンズ３１５２ａの右側領域に対応する領域が含むサブピクセルの個数は、４つでもある。図７Ａと比べて、図７Ａのマイクロレンズ３１４２の左側領域に対応する領域が含むサブピクセルの個数は、２つでもある。
【0095】
図８Ａを参照すれば、単位ピクセル３１５１は、図７Ａの単位ピクセル３１４１と比べて、１つのマイクロレンズの左側領域と右側領域とが占めるサブピクセルの個数がさらに多い。図８Ａの単位ピクセル３１５１に配置されるマイクロレンズのサイズは、図７Ａの単位ピクセル３１４１に配置されるマイクロレンズのサイズよりも大きい。
【0096】
【0097】
図８Ｂを参照すれば、図８Ａのピクセルアレイ３１５０の右側領域は、総８個のサブピクセル３１５３を含むものでもある。一例によれば、図８Ａのピクセルアレイ３１５０の右側領域に含まれたサブピクセル３１５３それぞれは、フォトダイオードをそれぞれ含むものでもある。一例によれば、図８Ａのピクセルアレイ３１５０の右側領域が８個のサブピクセル３１５３を含み、８個のフォトダイオードＰＤ１ないしＰＤ８を含む回路図が開示される。
【0098】
図８Ｂを参照すれば、８個のフォトダイオードＰＤ１ないしＰＤ８は、それぞれ伝送トランジスタＴＧ１ないしＴＧ８とも連結される。一例によれば、図８Ｂの８個のフォトダイオードＰＤ１ないしＰＤ８は、いずれもマイクロレンズ３１５２ａ、３１５２ｂの右側領域に対応するサブピクセル３１５３が含むフォトダイオードでもある。したがって、８個のフォトダイオードＰＤ１ないしＰＤ８のオーバーフローされた電荷がいずれも伝送回路ＴＣと連結されるとしても、それは、マイクロレンズ３１５２ａ、３１５２ｂの一領域、図８Ｂでは右側領域に対応するサブピクセルのオーバーフロー電荷を印加されるものであるので、前述の実施形態と異なり、別途の回路あるいは別途のオーバーフローキャパシタに連結する必要がない。
【0099】
図８Ｃは、図８Ａのピクセルアレイ３１５０の断面図である。図８Ｃの断面図において、本発明の特徴的な部分ではない構成要素については省略して示される。図８Ｃを参照すれば、マイクロレンズ３１５２ｂの下部にそれぞれフォトダイオードＰＤ７、ＰＤ８、ＰＤ７、ＰＤ８が配置される断面図が開示される。一例によれば、マイクロレンズ３１５２ｂのＸ軸方向の長さが、図７Ｃのマイクロレンズ３１４２のＸ軸方向の長さよりも長い。図８Ｃを参照すれば、Ｘ軸方向にさらに広いマイクロレンズ３１５２ｂを使用することにより、マイクロレンズ３１５２ｂの左側方向または右側方向に配置されたフォトダイオードの個数がさらに多い。
【0100】
図４Ｂのような一例によれば、２×４単位ピクセルの回路図において、８個のフォトダイオードの左側と右側とをそれぞれ分離し、オーバーフローキャパシタに連結するために、別途の伝送回路が２つ必要でもある。図８Ａないし図８Ｃのように、マイクロレンズのＸ軸方向の長さが長い２×４単位ピクセルの回路図においては、８個のフォトダイオードの左側と右側とを分離する必要がないところ、１つの伝送回路を使用してオーバーフロー電荷をすぐ保存することができる。
【0101】
【0102】
図９Ａに示されたピクセルアレイ３１６０が含む単位ピクセル３１６１は、図６の第３ ＡＦピクセル３１６にも対応する。図９Ａのピクセルアレイ３１６０は、第１ピクセル領域３１７及び第２ピクセル領域３１８を含むものでもある。一例によれば、第１ピクセル領域３１７及び第２ピクセル領域３１８は、２×４単位ピクセルでもある。図９Ａを参照すれば、第１ピクセル領域３１７は、２つのマイクロレンズ３１７２を含み、２つのマイクロレンズ３１７２の左側領域に対応するサブピクセルは、互いに連結され、オーバーフローキャパシタＯＦＣとも連結される。図９Ａを参照すれば、第１ピクセル領域３１７の２つのマイクロレンズ３１７２の右側領域に対応するサブピクセルは、互いに連結されないのである。これについて、図９Ｂ及び図９Ｃを参照してより詳細に説明する。
【0103】
【0104】
図９Ａの第１ピクセル領域３１７が含むサブピクセル３１７３の個数は、８個でもある。図９Ａを参照すれば、第１ピクセル領域３１７が含むサブピクセル３１７３のうち、マイクロレンズ３１７２の左側領域に対応するサブピクセルのみのオーバーフロー電荷を保存するために、第１ピクセル領域３１７が含むサブピクセル３１７３のうち、マイクロレンズ３１７２の右側領域に対応するサブピクセルが含むフォトダイオードと連結される伝送トランジスタは除去されうる。
【0105】
図９Ｂを参照すれば、フォトダイオードＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７は、それぞれ伝送トランジスタＴＧ１ないしＴＧ４とも連結される。フォトダイオードＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７は、第１ピクセル領域３１７が含むサブピクセルのうち、マイクロレンズ３１７２の左側領域に対応するサブピクセルそれぞれが含むフォトダイオードでもある。フォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、第１ピクセル領域３１７が含むサブピクセルのうち、マイクロレンズ３１７２の右側領域に対応するサブピクセルそれぞれが含むフォトダイオードでもある。マイクロレンズ３１７２の右側領域に対応するサブピクセルそれぞれが含むフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、それぞれピクセル電圧ＶＰＩＸとも連結される。マイクロレンズ３１７２の右側領域に対応するサブピクセルそれぞれが含むフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、伝送トランジスタと連結されないのである。そのような構造によって、マイクロレンズ３１７２の右側領域に対応するサブピクセルを通過した電荷は、伝送回路ＴＣと電気的に連結されないのである。
【0106】
【0107】
図９Ｃの実施形態において、図９Ｂと同一の特徴部については説明を省略する。図９Ｃの実施形態において、図９Ｂと伝送回路ＴＣの構造は同一でもある。図９Ｃを参照すれば、第２ピクセル領域３１８が含むサブピクセル３１８３のうち、マイクロレンズ３１８２の左側領域に対応するサブピクセルそれぞれが含むフォトダイオードは、ＰＤ１、ＰＤ３、ＰＤ５、ＰＤ７でもある。図９Ｃを参照すれば、第２ピクセル領域３１８が含むサブピクセル３１８３のうち、マイクロレンズ３１８２の右側領域に対応するサブピクセル３１８３それぞれが含むフォトダイオードは、ＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８でもある。
【0108】
図９Ｃを参照すれば、フォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、それぞれ伝送トランジスタＴＧ５ないしＴＧ８とも連結される。図９Ｃの実施形態によれば、伝送トランジスタＴＧ５ないしＴＧ８それぞれのゲートは、接地ＧＮＤとも連結される。第２ピクセル領域３１８が含むサブピクセル３１８３のうち、マイクロレンズ３１８２の右側領域に対応するサブピクセルそれぞれが含むフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、それぞれピクセル電圧ＶＰＩＸにも連結される。そのような構造によって、マイクロレンズ３１８２の右側領域に対応するサブピクセル３１８３が含むフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８は、伝送トランジスタＴＧ５ないしＴＧ８と連結されるが、伝送トランジスタＴＧ５ないしＴＧ８のゲートは、接地と連結され、伝送回路ＴＣとは電気的に連結されないのである。
【0109】
一例によれば、図９Ｂ及び図９Ｃにおいて、マイクロレンズ３１７２、３１８２の右側領域に対応する領域が含むフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、ＰＤ８の光電荷及びオーバーフロー電荷は、ＡＦピクセルのピクセル電圧ＶＰＩＸとしてもドレイン（排出）される。
【0110】
図９Ａないし図９Ｃによれば、ピクセルアレイ３１６０が含む第１ピクセル領域３１７と第２ピクセル領域３１８とが異なる回路構造を有するものと示されているが、これは、説明の便宜のためのものであり、本発明はそれに限定されない。ピクセルアレイ３１６０が含む第１ピクセル領域３１７と第２ピクセル領域３１８とは、同一の回路構造を有することもできる。
【0111】
図６を参照すれば、ピクセルアレイ３１０が含むピクセルのうち一部は、ＡＦ用途に使用するために、他のピクセルと異なる構造を有することができる。図７Ａないし図７Ｃを参照すれば、遮断部材を含むＡＦピクセルアレイ３１４０の一例が示される。図８Ａないし図８Ｃを参照すれば、Ｘ軸方向に幅が広いマイクロレンズを含むＡＦピクセルアレイ３１５０の一例が示される。図９Ａないし図９Ｃを参照すれば、マイクロレンズのいずれか一方に連結されたフォトダイオードのみを部分的にオーバーフローキャパシタに連結するか、あるいは一部フォトダイオードの電子がオーバーフローキャパシタに流入されない構造を有するＡＦピクセルアレイ３１６０の一例が示される。
【0112】
図１０は、本発明の例示的な実施形態によるピクセルアレイに含まれたＡＦピクセルの動作を説明するためのタイミング図である。
【0113】
具体的には、図１０は、本発明の例示的な実施形態による図７Ａのピクセルアレイ３１４０に含まれるＡＦピクセルの動作を説明するタイミング図である。一例によれば、図１０に示されたタイミング図で説明する信号は、図７Ｂに示された伝送回路ＴＣに含まれたトランジスタ及び伝送トランジスタＴＧに印加される信号でもある。図１０に示されたタイミング図で説明する信号は、図７Ｂに示されたＤＣＧトランジスタを制御するＤＣＧ制御信号ＤＣＳ、ＤＲＭＧ１トランジスタを制御するＤＲＭＧ１制御信号ＤＲＭＧＳ＿１、ＤＲＭＧ２トランジスタを制御するＤＲＭＧ２制御信号ＤＲＭＧＳ＿２、ピクセルの伝送トランジスタＴＧ１～ＴＧ８を制御する伝送制御信号ＴＳ、リセットトランジスタＲＧを制御するリセット制御信号ＲＳ、選択トランジスタＳＬを制御する選択信号ＳＥＬ、及びＤＲＡＭキャパシタＯＦＣの一端に連結されるＤＳＷトランジスタＤＳＷを制御するＤＳＷ制御信号ＤＳＷ＿Ｓでもある。以下のタイミング図の説明の例示において、伝送制御信号ＴＳは、１つ提供されるが、複数の伝送トランジスタの個数と同一の複数の伝送制御信号が提供されることも可能である。図１０のタイミング図では、説明の便宜上、１つの伝送制御信号ＴＳを示し、伝送制御信号ＴＳは、伝送制御信号ＴＳラインと連結された伝送トランジスタＴＧをターンオン／ターンオフし、伝送トランジスタＴＧに連結されるフォトダイオードＰＤがあると仮定する。
【0114】
ピクセルアレイ３１４０に含まれるＡＦピクセルは、シャッタ区間において、フォトダイオードＰＤ、第１ないし第３フローティングディフュージョンノードＦＤ１’、ＦＤ２’、ＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’をリセットし、リードアウト区間において、フォトダイオードＰＤからピクセル信号をリードアウトする（読み出す）ことができる。以下、前記シャッタ区間及びリードアウト区間で行われる動作を説明する。
【0115】
まず、シャッタ区間において、ＤＣＧ制御信号ＤＣＳは、第１レベル（例えば、ロジックロー）から第２レベル（例えば、ロジックハイ）に遷移され、ＤＲＭＧ１制御信号ＤＲＭＧＳ＿１及びＤＲＭＧ２制御信号ＤＲＭＧＳ＿２は、第１レベルから第２レベルに遷移される。これにより、ＤＣＧトランジスタＤＣＧ、ＤＲＭＧ１トランジスタＤＲＭＧ１及びＤＲＭＧ２トランジスタＤＲＭＧ２がターンオンされ、第１フローティングディフュージョンノードＦＤ１’は、第２フローティングディフュージョンノードＦＤ２’、第３フローティングディフュージョンノードＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’とも連結される。
【0116】
リセット制御信号ＲＳ及び伝送制御信号ＴＳは、ＤＣＧ制御信号ＤＣＳ、ＤＲＭＧ１制御信号ＤＲＭＧＳ＿１及びＤＲＭＧ２制御信号ＤＲＭＧＳ＿２が第１レベルから第２レベルに遷移されるとき、第１レベルから第２レベルに遷移される。これにより、リセットトランジスタＲＧ及び伝送トランジスタＴＧがターンオンされ、フォトダイオードＰＤ、第１ないし第３フローティングディフュージョンノードＦＤ１’～ＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’はリセットされうる。すなわち、フォトダイオードＰＤ、第１ないし第３フローティングディフュージョンノードＦＤ１’～ＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’は、ピクセル電圧ＶＰＩＸ端子とも連結され、フォトダイオードＰＤ及び第１ないし第３フローティングディフュージョンノードＦＤ１’～ＦＤ３’に存在する電荷は、ピクセル電圧ＶＰＩＸ側にドレインされ、フォトダイオードＰＤ、第１ないし第３フローティングディフュージョンノードＦＤ１’～ＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’がリセットされうる。
【0117】
リードアウト区間は、Ｔ１で開始する。Ｔ１において、選択信号ＳＥＬは、第１レベルから第２レベルに遷移される。リードアウト区間において、選択信号ＳＥＬは、第２レベルに遷移された後に第２レベルを維持することができる。そのような状態において、多量の光がフォトダイオードＰＤに入射されれば、フォトダイオードＰＤで光電変換が発生しうる。光電変換によって生成された電荷は、フォトダイオードＰＤにも蓄積され、時点Ｔ１からフォトダイオードで蓄積された電荷が、ターンオフされている伝送トランジスタＴＧのゲート電位障壁を越えてオーバーフローされうる。オーバーフローされた電荷は、第１ないし第３フローティングディフュージョンノードＦＤ１’～ＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’に伝送されて蓄積されうる。
【0118】
Ｔ１において、ＤＲＭＧ２制御信号ＤＲＭＧＳ＿２は、第２レベルから第１レベルに遷移される。ＤＣＧ制御信号ＤＣＳとＤＲＭＧ１制御信号ＤＲＭＧＳ＿１とは、第２レベルを維持することができる。これにより、ＤＲＭＧ２トランジスタＤＲＭＧ２はターンオフされ、ＤＣＧトランジスタＤＣＧとＤＲＭＧ１トランジスタＤＲＭＧ１とがオン状態を維持することができる。これにより、第１フローティングディフュージョンノードＦＤ１’、第２フローティングディフュージョンノードＦＤ２’及び第３フローティングディフュージョンノードＦＤ３’は連結されうる。この際に出力される信号は、ローコンバーションゲインモードでのリセット信号を意味することができる。
【0119】
Ｔ２において、ＤＣＧ制御信号ＤＣＳとＤＲＭＧ１制御信号ＤＲＭＧＳ＿１とは、第２レベルから第１レベルに遷移される。このとき、ＤＲＭＧ２制御信号ＤＲＭＳＧ＿２は、第１レベルを維持することができる。これにより、ＤＣＧトランジスタＤＣＧ、ＤＲＭＧ１トランジスタＤＲＭＧ１及びＤＲＭＧ２トランジスタＤＲＭＧ２はターンオフされ、第１フローティングディフュージョンノードＦＤ１’、第２フローティングディフュージョンノードＦＤ２’及び第３フローティングディフュージョンノードＦＤ３’は連結されないのである。この際に出力される信号は、ハイコンバーションゲインモードでのリセット信号を意味することができる。
【0120】
Ｔ２とＴ３との間の区間において、伝送制御信号ＴＳは、第１レベルから第２レベルに遷移される。したがって、伝送トランジスタＴＧがターンオンされうる。Ｔ２とＴ３との間の区間において、伝送トランジスタＴＧがターンオンされ、ＤＣＧ制御信号ＤＣＳ、ＤＲＭＧ１制御信号ＤＲＭＧＳ＿１及びＤＲＭＧ２制御信号ＤＲＭＧＳ＿２が第１レベルを維持しているので、フォトダイオードＰＤに蓄積された電荷は、第１フローティングディフュージョンノードＦＤ１’に移動して蓄積されうる。このとき、第２フローティングディフュージョンノードＦＤ２’、第３フローティングディフュージョンノードＦＤ３’及びオーバーフローフローティングディフュージョンノードＯＦＤ’は、第１フローティングディフュージョンノードＦＤ１’と電気的に遮断された状態であるので、フォトダイオードＰＤに蓄積された電荷が移動しないのである。したがって、ＡＦピクセルは、ハイコンバーションゲインモードで動作することができる。続いて、伝送制御信号ＴＳは、第２レベルから第１レベルに再び遷移される。したがって、伝送トランジスタＴＧが再びターンオフされうる。
【0121】
Ｔ３において、ＤＣＧ制御信号ＤＣＳとＤＲＭＧ１制御信号ＤＲＭＧＳ＿１とは、第１レベルから第２レベルに遷移される。これにより、ＤＣＧトランジスタＤＣＧとＤＲＭＧ１トランジスタＤＲＭＧ１とはターンオンされ、第１フローティングディフュージョンノードＦＤ１’、第２フローティングディフュージョンノードＦＤ２’及び第３フローティングディフュージョンノードＦＤ３’は、互いに連結されうる。
【0122】
Ｔ３とＴ４との間の区間において、伝送制御信号ＴＳは、第１レベルから第２レベルに遷移される。したがって、伝送トランジスタＴＧがターンオンされうる。Ｔ３とＴ４との間の区間において、伝送トランジスタＴＧがターンオンされ、ＤＣＧ制御信号ＤＣＳ及びＤＲＭＧ１制御信号ＤＲＭＧＳ＿１が第２レベルを維持し、ＤＲＭＧ２制御信号ＤＲＭＧＳ＿２が第１レベルを維持しているので、フォトダイオードＰＤに蓄積された電荷は、第１フローティングディフュージョンノードＦＤ１’、第２フローティングディフュージョンノードＦＤ２’及び第３フローティングディフュージョンノードＦＤ３’に移動して蓄積されうる。したがって、ＡＦピクセルは、ローコンバーションゲインモードで動作することができる。続いて、伝送制御信号ＴＳは、第２レベルから第１レベルに再び遷移される。したがって、伝送トランジスタＴＧが再びターンオフされうる。
【0123】
Ｔ４において、ＤＲＭＧ２制御信号ＤＲＭＧＳ＿２は、第１レベルから第２レベルに遷移される。これにより、ＤＲＭＧ２トランジスタＤＲＭＧ２はターンオンされ、第１フローティングディフュージョンノードＦＤ１、第２フローティングディフュージョンノードＦＤ２、第３フローティングディフュージョンノードＦＤ３及びオーバーフローフローティングディフュージョンノードＯＦＤ’は、互いに連結されうる。
【0124】
Ｔ４とＴ５との間の区間において、伝送制御信号ＴＳは、第１レベルから第２レベルに遷移される。したがって、伝送トランジスタＴＧがターンオンされうる。Ｔ４とＴ５との間の区間において、伝送トランジスタＴＧがターンオンされ、ＤＣＧ制御信号ＤＣＳ、ＤＲＭＧ１制御信号ＤＲＭＧＳ＿１及びＤＲＭＧ２制御信号ＤＲＭＧＳ＿２が第２レベルを維持しているので、フォトダイオードＰＤに蓄積された電荷は、第１フローティングディフュージョンノードＦＤ１、第２フローティングディフュージョンノードＦＤ２、第３フローティングディフュージョンノードＦＤ３及びオーバーフローフローティングディフュージョンノードＯＦＤ’に移動して蓄積されうる。
【0125】
Ｔ５において、リセット制御信号ＲＳが第１レベルから第２レベルに遷移され、ＤＳＷ制御信号ＤＳＷ＿Ｓが第１レベルから第２レベルに遷移される。リセット制御信号ＲＳが第１レベルから第２レベルに遷移されることにより、リセットトランジスタＲＧがターンオンされ、ＤＳＷ制御信号ＤＳＷ＿Ｓが第１レベルから第２レベルに遷移されることにより、ＤＳＷトランジスタＤＳＷがターンオンされる。これにより、オーバーフローフローティングディフュージョンノードＯＦＤ’とリセットトランジスタＲＧの一端部とが連結されうる。
【0126】
図１１Ａ及び図１１Ｂは、本発明の例示的な実施形態によるＡＦピクセルの動作を説明するためのタイミング図である。図１１Ａ及び図１１Ｂにおいて、図１０で説明したところと重複する部分については説明を省略する。
【0127】
図１１Ａは、全画素ＡＦピクセルを含む実施形態におけるＡＦリードアウトタイミングを説明するための図面である。一例によれば、全画素ＡＦピクセルは、図３Ａ、図４Ａ及び図５Ａに示されたピクセルアレイに含まれるＡＦピクセルでもある。図１１Ａに示された２つのタイミング図は、ピクセルアレイに含まれる全画素ＡＦピクセルそれぞれに印加される信号のタイミング図を意味することができる。一例によれば、図１１Ａに示された２つのタイミング図は、図４Ｂに示されたＡ領域、Ｂ領域それぞれに対応するタイミング図でもある。
【0128】
図１１Ａを参照すれば、全画素ＡＦピクセルを含むピクセルアレイ内でのオーバーフローキャパシタのリードアウトタイミングは、互いに異なっている。
【0129】
図１１Ａを参照すれば、１つのピクセルアレイに含まれた全画素ＡＦピクセルのうち、Ａ領域に対応する回路のタイミング図では、時点Ｔ５’において、ＤＳＷ制御信号ＤＳＷ＿Ｓ及びリセット制御信号ＲＳが第１レベルから第２レベルに遷移される。１つのピクセルアレイに含まれた全画素ＡＦピクセルのうち、Ｂ領域に対応する回路のタイミング図では、時点Ｔ６’において、ＤＳＷ制御信号ＤＳＷ＿Ｓ及びリセット制御信号ＲＳが第１レベルから第２レベルに遷移される。
【0130】
図１１Ａを参照すれば、全画素ＡＦピクセルに含まれたピクセルのオーバーフローキャパシタを同時にリードアウトすれば、１つのマイクロレンズの下部に配置された左側サブピクセルと右側サブピクセルとの差が大きい場合、出力値を算定するとき、誤差率が高くなるので、正確度のために、全画素ＡＦピクセルに含まれたピクセルのＡＦリードアウトタイミングは、互いに異なって制御されうる。
【0131】
図１１Ｂは、分離型ＡＦピクセルの実施形態におけるＡＦリードアウトタイミングを説明するための図面である。一例によれば、分離型ＡＦピクセルは、図７Ａないし図９Ｃに示されたＡＦピクセルでもある。図１１Ｂに示された２つのタイミング図は、分離型ＡＦピクセルに印加される信号のタイミング図を意味することができる。一例によれば、図１１Ｂに示された２つのタイミング図は、図９Ａに示されたピクセルアレイ３１６０が含むＡＦピクセルのうち２つのＡＦピクセルそれぞれに印加される信号のタイミング図でもある。
【0132】
図１１Ｂを参照すれば、分離型ＡＦピクセルに含まれたピクセルのＡＦリードアウトタイミングは、互いに同一である。図１１Ｂを参照すれば、分離型ＡＦピクセルに含まれたピクセルは、いずれも同一ＡＦ位相（AF phase）情報を有しているので、同時に動作しても、ピクセル間に互いに干渉の余地がなく、同一タイミングでＡＦリードアウトが動作されうる。
【0133】
図１１Ｂを参照すれば、２つのタイミング図では、同一時点Ｔ５’において、ＤＳＷ制御信号ＤＳＷ＿Ｓ及びリセット制御信号ＲＳが第１レベルから第２レベルに遷移される。
【0134】
以上のように、図面と明細書で例示的な実施形態が開示された。本明細書において、特定用語を使用して実施形態を説明したが、それは、単に本発明の技術的思想を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当該技術分野における通常の知識を有する者であれば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。
【符号の説明】
【0135】
２１０ ピクセルアレイ
２１０ａ，２１０ｂ 単位ピクセル
２１１ ＡＦピクセル
２１２ マイクロレンズ
２１３ サブピクセル
Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７，Ｎ８，Ｎ１’，Ｎ２’，Ｎ３’，Ｎ４’，Ｎ５’，Ｎ６’，Ｎ７’，Ｎ８’ ノード
ＯＦＣ＿１ 第１オーバーフローキャパシタ
ＯＦＣ＿２ 第２オーバーフローキャパシタ
ＯＦＣ＿３ 第３オーバーフローキャパシタ
ＯＦＣ＿４ 第４オーバーフローキャパシタ
２１０ａ，２１０ｂ 単位ピクセル
２１１ ＡＦピクセル
２１２ マイクロレンズ
２１３ サブピクセル
Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７，Ｎ８，Ｎ１’，Ｎ２’，Ｎ３’，Ｎ４’，Ｎ５’，Ｎ６’，Ｎ７’，Ｎ８’ ノード
ＯＦＣ＿１ 第１オーバーフローキャパシタ
ＯＦＣ＿２ 第２オーバーフローキャパシタ
ＯＦＣ＿３ 第３オーバーフローキャパシタ
ＯＦＣ＿４ 第４オーバーフローキャパシタ
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図10】
【図11A】
【図11B】