特開 2024-28223 可変抵抗メモリ素子及びそれを含む電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024028223

(43)【公開日】2024-03-01

(54)【発明の名称】可変抵抗メモリ素子及びそれを含む電子装置

(51)【国際特許分類】

   H10B 63/00 20230101AFI20240222BHJP

   H10N 70/20 20230101ALI20240222BHJP

   H10N 70/00 20230101ALI20240222BHJP

   H10N 99/00 20230101ALI20240222BHJP

【ＦＩ】

H10B63/00

H10N70/20

H10N70/00 Z

H10N99/00

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023133481

(22)【出願日】2023-08-18

(31)【優先権主張番号】10-2022-0104269

(32)【優先日】2022-08-19

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2022-0153995

(32)【優先日】2022-11-16

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100154922

【弁理士】

【氏名又は名称】崔 允辰

(72)【発明者】

【氏名】金 世潤

(72)【発明者】

【氏名】姜 周憲

(72)【発明者】

【氏名】金 宣浩

(72)【発明者】

【氏名】金 裕▲ミン▼

(72)【発明者】

【氏名】朴 可籃

(72)【発明者】

【氏名】宋 俔在

(72)【発明者】

【氏名】安 東浩

(72)【発明者】

【氏名】楊 承烈

(72)【発明者】

【氏名】禹 明勳

(72)【発明者】

【氏名】李 鎭宇

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083JA36

5F083JA38

5F083JA39

5F083JA40

5F083JA60

(57)【要約】

【課題】可変抵抗メモリ素子及びそれを含む電子装置を提供する。
【解決手段】酸素欠乏率（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｔ ｒａｔｉｏ）が９％以上である金属酸化物で構成された抵抗変化層と、抵抗変化層上に配置される半導体層と、半導体層上に配置されるゲート絶縁層と、ゲート絶縁層上に離隔配置される複数個の電極と、を含む可変抵抗メモリ素子である。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１金属元素及び第２金属元素を含み、酸素欠乏率が９％以上である金属酸化物で構成された抵抗変化層と、
前記抵抗変化層上に配置される半導体層と、
前記半導体層上に配置されるゲート絶縁層と、
前記ゲート絶縁層上に離隔配置される複数個の電極と、を含む、可変抵抗メモリ素子。

【請求項2】

前記抵抗変化層のうち全体金属に対する前記第１金属元素の含量は、５０ａｔ％以上である、請求項１に記載の可変抵抗メモリ素子。

【請求項3】

前記抵抗変化層のうち全体金属に対する前記第２金属元素の含量は、３５ａｔ％以下である、請求項１に記載の可変抵抗メモリ素子。

【請求項4】

前記第１金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含む、請求項１に記載の可変抵抗メモリ素子。

【請求項5】

前記第２金属元素は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、タングステン（Ｗ）、バナジウム（Ｖ）及びモリブデン（Ｍｏ）のうち１つを含む、請求項１に記載の可変抵抗メモリ素子。

【請求項6】

前記抵抗変化層は、シリコン（Ｓｉ）をさらに含む、請求項１に記載の可変抵抗メモリ素子。

【請求項7】

前記半導体層には、絶対値が４Ｖ以下である書き込み電圧が印加される、請求項１に記載の可変抵抗メモリ素子。

【請求項8】

前記半導体層と前記抵抗変化層との間に配置される酸化物層をさらに含む、請求項１に記載の可変抵抗メモリ素子。

【請求項9】

前記酸化物層の厚みは、前記抵抗変化層の厚みより小さい、請求項８に記載の可変抵抗メモリ素子。

【請求項10】

前記抵抗変化層は、前記半導体層から遠くなる方向に順次に配列された第１抵抗変化層及び第２抵抗変化層を含み、
前記第１抵抗変化層の酸素欠乏率は、前記第２抵抗変化層の酸素欠乏率より大きい、請求項１に記載の可変抵抗メモリ素子。

【請求項11】

前記複数個のゲート電極のピッチは、２０ｎｍ以下である、請求項１に記載の可変抵抗メモリ素子。

【請求項12】

ピラーをさらに含み、
前記抵抗変化層、前記半導体層及び前記ゲート絶縁層は、前記ピラーを順次にシェル形状に取り囲み、
前記複数個のゲート電極及び絶縁素子は、前記ゲート絶縁層をシェル形状に取り囲む、請求項１に記載の可変抵抗メモリ素子。

【請求項13】

前記ピラーは、絶縁性物質を含む、請求項１２に記載の可変抵抗メモリ素子。

【請求項14】

前記ピラーは、導電性物質を含む、請求項１２に記載の可変抵抗メモリ素子。

【請求項15】

前記ピラーには、前記半導体層に印加される電圧以上の電圧が印加される、請求項１４に記載の可変抵抗メモリ素子。

【請求項16】

シリコンを含み、酸素欠乏率が９％以上である金属酸化物で構成された抵抗変化層と、
前記抵抗変化層上に配置される半導体層と、
前記半導体層上に配置されるゲート絶縁層と、
前記ゲート絶縁層上に離隔配置される複数個の電極と、を含む、可変抵抗メモリ素子。

【請求項17】

前記抵抗変化層は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち少なくとも１つを含む、請求項１６に記載の可変抵抗メモリ素子。

【請求項18】

前記抵抗変化層のうち金属とシリコンとの和に対するシリコンの含量は、３５ａｔ％以下である、請求項１６に記載の可変抵抗メモリ素子。

【請求項19】

酸素欠乏率が９％以上である第１金属酸化物と、酸素欠乏率が９％未満である第２金属酸化物とを含み、前記第１金属酸化物の含量が前記第２金属酸化物の含量より大きい抵抗変化層と、
前記抵抗変化層上に配置される半導体層と、
前記半導体層上に配置されるゲート絶縁層と、
前記ゲート絶縁層上に離隔配置される複数個のゲート電極と、を含む、可変抵抗メモリ素子。

【請求項20】

前記抵抗変化層に含まれた全体金属に対する、前記第２金属酸化物に含まれた金属の含量は、３５ａｔ％以下である、請求項１９に記載の可変抵抗メモリ素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、可変抵抗物質を含むメモリ素子及びそれを含む電子装置に関する。

【背景技術】

【0002】

不揮発性メモリ装置は、電源が切れた状態でも情報を維持しており、電源が供給されれば再び保存された情報を使用することができる多数のメモリセルを含む。不揮発性メモリ装置は、携帯電話、デジタルカメラ、携帯情報端末（ＰＤＡ）、移動式コンピュータ装置、固定式コンピュータ装置及びその他装置で使用可能である。

【0003】

近年、次世代ニューロモルフィックコンピューティング（Ｎｅｕｒｏｍｏｒｐｈｉｃ Ｃｏｍｐｕｔｉｎｇ）プラットホーム、あるいはニューラルネットワーク（Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）を形成するチップに三次元（または、垂直型（Ｖｅｒｔｉｃａｌ））ＮＡＮＤ（ＶＮＡＮＤ）を使用する研究が進められている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、酸素空孔（Ｏｘｙｇｅｎ ｖａｃａｎｙ）が多く発生する抵抗変化層を含む可変抵抗メモリ素子及びそれを含む電子装置を提供することである。

【課題を解決するための手段】

【0005】

一実施形態による可変抵抗メモリ素子は、第１金属元素及び第２金属元素を含み、酸素欠乏率（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｔ ｒａｔｉｏ）が９％以上である金属酸化物で構成された抵抗変化層と、前記抵抗変化層上に配置される半導体層と、前記半導体層上に配置されるゲート絶縁層と、前記ゲート絶縁層上に離隔配置される複数個の電極と、を含む。

【0006】

そして、前記抵抗変化層のうち全体金属に対する前記第１金属元素の含量は、５０ａｔ％以上でもある。

【0007】

また、前記抵抗変化層のうち全体金属に対する前記第２金属元素の含量は、３５ａｔ％以下でもある。

【0008】

そして、前記第１金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含んでもよい。

【0009】

また、前記第２金属元素は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、タングステン（Ｗ）、バナジウム（Ｖ）及びモリブデン（Ｍｏ）のうち１つを含んでもよい。

【0010】

そして、前記抵抗変化層は、シリコン（Ｓｉ）をさらに含んでもよい。

【0011】

また、前記半導体層には、絶対値が４Ｖ以下である書き込み電圧が印加されうる。

【0012】

そして、前記半導体層と前記抵抗変化層との間に配置される酸化物層をさらに含んでもよい。

【0013】

また、前記酸化物層の厚みは、前記抵抗変化層の厚みよりも小さい。

【0014】

そして、前記抵抗変化層は、前記半導体層から遠くなる方向に順次に配列された第１抵抗変化層及び第２抵抗変化層を含み、前記第１抵抗変化層の酸素欠乏率は、前記第２抵抗変化層の酸素欠乏率よりも大きい。

【0015】

また、前記複数個のゲート電極のピッチは、２０ｎｍ以下でもある。

【0016】

そして、ピラーをさらに含み、前記抵抗変化層、前記半導体層及び前記ゲート絶縁層は、前記ピラーを順次にシェル形状に取り囲み、前記複数個のゲート電極及び前記絶縁素子は、前記ゲート絶縁層をシェル形状に取り囲むことができる。

【0017】

また、前記ピラーは、絶縁性物質を含んでもよい。

【0018】

そして、前記ピラーは、導電性物質を含んでもよい。

【0019】

また、前記ピラーには、前記半導体層に印加される電圧以上の電圧が印加されうる。

【0020】

他の実施形態による可変抵抗メモリ素子は、シリコンを含み、酸素欠乏率（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｔ ｒａｔｉｏ）が９％以上である金属酸化物で構成された抵抗変化層と、前記抵抗変化層上に配置される半導体層と、前記半導体層上に配置されるゲート絶縁層と、前記ゲート絶縁層上に離隔配置される複数個の電極と、を含む。

【0021】

そして、前記抵抗変化層は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち少なくとも１つを含んでもよい。

【0022】

また、前記抵抗変化層のうち金属とシリコンとの和に対するシリコンの含量は、３５ａｔ％以下でもある。

【0023】

他の実施形態による可変抵抗メモリ素子は、酸素欠乏率（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｔ ｒａｔｉｏ）が９％以上である第１金属酸化物と、酸素欠乏率が９％未満である第２金属酸化物とを含み、前記第１金属酸化物の含量が前記第２金属酸化物の含量より大きい抵抗変化層と、前記抵抗変化層上に配置される半導体層と、前記半導体層上に配置されるゲート絶縁層と、前記ゲート絶縁層上に離隔配置される複数個のゲート電極と、を含む。

【0024】

そして、前記抵抗変化層に含まれた全体金属に対する、前記第２金属酸化物に含まれた金属の含量は、３５ａｔ％以下でもある。

【発明の効果】

【0025】

一実施形態による可変抵抗メモリ素子は、絶対値の小さい電圧が印加されても動作することができる。

【0026】

一実施形態による可変抵抗メモリ素子は、低電力及び高集積度を具現することが容易である。

【図面の簡単な説明】

【0027】

【図1】実施形態による可変抵抗メモリ素子の概略的な構成を示す図面である。

【図2】図１の可変抵抗メモリ素子に対する等価回路を示す図面である。

【図3】図１の可変抵抗メモリ素子１００の動作を例示的に説明する概念図である。

【図4】一実施形態による金属酸化物の酸素欠乏率とフォーミング電圧との関係を示す図面である。

【図5】一実施形態による金属酸化物の酸素欠乏率とフォーミング電圧との関係を示す図面である。

【図6】一実施形態による金属酸化物の酸素形成エネルギーと酸素欠乏率との関係を示す図面である。

【図7】一実施形態による多様な金属酸化物の酸素形成エネルギーの差を示す図面である。

【図8A】ハフニウム酸化物を抵抗変化層として利用した可変抵抗メモリ素子のＩＶ特性を示す図面である。

【図8B】タンタル酸化物を抵抗変化層として利用した可変抵抗メモリ素子のＩＶ特性を示す図面である。

【図9】他の実施形態による可変抵抗メモリ素子の構造を示す図面である。

【図10】図９の可変抵抗メモリ素子に対する等価回路を示す図面である。

【図11】一実施形態による多層の抵抗変化層を含む可変抵抗メモリ素子の一部を示す図面である。

【図12】一実施形態による酸化物層をさらに含む可変抵抗メモリ素子の一部を示す図面である。

【図13】一実施形態による導電性ピラーを含む可変抵抗メモリ素子を示す図面である。

【図14】一実施形態による不揮発性メモリ装置を含む電子装置を図式的に説明するブロック図である。

【図15】一実施形態による不揮発性メモリ装置を含むメモリシステムを図式的に説明するブロック図である。

【図16】実施形態によるメモリ装置を含むニューロモルフィック装置を概略的に示す図面である。

【発明を実施するための形態】

【0028】

本明細書で多様なところに表される「一部実施形態において」または「一実施形態において」などの語句は、必ずしも全て同一実施形態を示すものではない。

【0029】

本発明の一部実施形態は、機能的なブロック構成及び多様な処理段階でも表される。そのような機能ブロックの一部または全部は、特定機能を行う多様な個数のハードウェア及び／またはソフトウェア構成によっても具現される。例えば、本発明の機能ブロックは、１以上のマイクロプロセッサによって具現されてもよく、所定の機能のための回路構成によって具現されてもよい。また、例えば、本発明の機能ブロックは、多様なプログラミング言語またはスクリプティング言語によっても具現される。機能ブロックは、１以上のプロセッサで実行されるアルゴリズムによっても具現される。また、本発明は、電子的な環境設定、信号処理、及び／またはデータ処理などのために従来技術を採用することができる。「メカニズム」、「要素」、「手段」及び「構成」などの用語は、広く使用され、機械的かつ物理的な構成として限定されるものではない。

【0030】

また、図面に示した構成要素間の連結線または連結部材は、機能的な連結、及び／または物理的または回路的連結を例示的に表すものである。実際の装置では、代替可能であったり追加されたりする多様な機能的な連結、物理的な連結または回路的な連結により構成要素間の連結が表される。

【0031】

本明細書で使用される「構成される」または「含む」などの用語は、明細書上に記載された多くの構成要素または多くの段階を必ずしも全て含むものと解釈されてはならず、そのうち一部構成要素または一部段階は含まなくてもよく、更なる構成要素または段階をさらに含んでもよいというものと解釈されなければならない。

【0032】

以下、「上部」や「上」と記載されたものは、接触してすぐ上下左右にあるものだけでなく、非接触で上下左右にあるものも含む。以下、添付された図面を参照して、例示のための実施形態について詳細に説明する。

【0033】

第１、第２などの用語は、多様な構成要素を説明するのに使用されるが、構成要素は、用語によって限定されてはならない。用語は、１つの構成要素を他の構成要素と区別する目的にのみ使用されている。

【0034】

以下、添付された図面を参照して、本発明について詳細に説明する。

【0035】

図１は、実施形態による可変抵抗メモリ素子１００の概略的な構成を示す図面であり、図２は、図１の可変抵抗メモリ素子１００に対する等価回路を示す図面であり、図３は、図１の可変抵抗メモリ素子１００の動作を例示的に説明する概念図である。

【0036】

図１を参照すれば、可変抵抗メモリ素子１００は、抵抗変化層１２２と、抵抗変化層１２２上に配置された半導体層１２３と、半導体層１２３上に配置されたゲート絶縁層１２４と、ゲート絶縁層１２４上に形成された複数のゲート電極１３１と、を含む。複数のゲート電極１３１間の空間には、隣接するゲート電極１３１を分離する絶縁素子１３２がさらに配置されてもよい。但し、これは、例示的であり、絶縁素子１３２は省略可能である。

【0037】

抵抗変化層１２２は、印加される電圧によって抵抗が変わる物質でも形成される。抵抗変化層１２２は、ゲート電極１３１に印加された電圧によって、高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に変わりうる。

【0038】

抵抗変化層１２２は、既存の電荷トラップ基盤の可変抵抗メモリ素子、または相変化物質を使用する可変抵抗メモリ素子に比べて薄い厚みで所望の抵抗変化範囲を具現することができる。抵抗変化層１２２の厚みは、１００ｎｍ以下でもあり、または５ｎｍ以下でもある。抵抗変化層１２２の厚みは、１ｎｍ以上でもある。

【0039】

抵抗変化層１２２は、ヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）特性を有する物質でも形成される。例えば、抵抗変化層１２２は、金属酸化物を含んでもよい。抵抗変化層１２２は、タンタル酸化物（ＴａＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）、クロム酸化物（ＣｒＯｘ）、マンガン酸化物（ＭｎＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、アルミニウム酸化物（ＡｌＯｘ）、シリコン酸化物（ＳｉＯｘ）、ニオブ酸化物（ＮｂＯｘ）、ランタン酸化物（ＬａＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、スカンジウム酸化物（ＳｃＯｘ）、タングステン酸化物（ＷＯｘ）、バナジウム酸化物（ＶＯｘ）及びモリブデン酸化物（ＭｏＯｘ）のうち少なくとも２つを含んでもよい。

【0040】

抵抗変化層１２２の抵抗変化は、酸素空孔による現状でもある。抵抗変化層１２２内に酸素空孔が多くなれば、これにより、導電性フィラメントが容易に形成されうる。導電性フィラメントは、抵抗変化層１２２を低抵抗状態に変化させ、抵抗変化層１２２に電流が流れることになり、可変抵抗メモリ素子１００が動作することができる。抵抗変化層１２２が、酸素空孔が容易に発生する物質で形成されるならば、抵抗変化層１２２に印加される電圧、または半導体層１２３に印加される電圧の絶対値を小さくしても、可変抵抗メモリ素子１００はよく動作することができる。酸素空孔を容易に発生させる抵抗変化層１２２の物質については後述する。

【0041】

半導体層１２３は、ｐｏｌｙ－Ｓｉからなる。半導体層１２３の物質は、ｐｏｌｙ－Ｓｉに限定されず、例えば、Ｇｅ、ＩＧＺＯまたはＧａＡｓなど多様な半導体物質を含んでもよい。

【0042】

半導体層１２３の両端に、ソース電極Ｓ及びドレイン電極Ｄが連結される。

【0043】

ゲート絶縁層１２４は、多様な種類の絶縁物質からなる。例えば、シリコン酸化物、シリコン窒化物またはシリコン酸窒化物がゲート絶縁層１２４に使用可能である。

【0044】

複数のゲート電極１３１それぞれには、半導体層１２３をオン／オフにする電圧が選択的に印加されうる。

【0045】

図示された可変抵抗メモリ素子１００は、複数のメモリセルＭＣがアレイされた構造であって、それぞれのメモリセルＭＣは、図２の等価回路に示したように、トランジスタと可変抵抗とが並列連結された形態にもなる。

【0046】

可変抵抗メモリ素子１００の動作は、図３を参照して説明すれば、以下の通りである。

【0047】

メモリセルを選択するために、制御ロジック（図示せず）は、特定メモリセルＭＣ２のゲート電極１３１にターンオフ電圧ＯＦＦを印加し、残りメモリセルＭＣ１、ＭＣ２のゲート電極１３１にターンオン電圧ＯＮを印加するように制御することができる。ターンオフ電圧ＯＦＦは、トランジスタをターンオフさせる電圧であって、選択メモリセルＭＣ２に含まれたトランジスタの半導体層１２３に電流が流れないようにする電圧である。ターンオン電圧ＯＮは、トランジスタをターンオンさせる電圧であって、非選択メモリセルＭＣ１、ＭＣ３に含まれたトランジスタの半導体層１２３に電流が流れるようにする電圧である。これにより、選択メモリセルＭＣ２に対応する半導体層１２３は、絶縁特性を有し、非選択メモリセルＭＣ１、ＭＣ３に対応する半導体層１２３は、導体特性を有することができる。

【0048】

ターンオフ電圧ＯＦＦ及びターンオン電圧ＯＮは、抵抗変化層１２２、半導体層１２３、ゲート絶縁層１２４及びゲート電極１３１を構成する物質の種類、厚みなどによっても変わる。例えば、ターンオフ電圧ＯＦＦが負の電圧である場合、ターンオフ電圧ＯＦＦは、－１０Ｖ以上かつ－２Ｖ以下でもある。ターンオン電圧ＯＮが正の電圧である場合、ターンオン電圧ＯＮは、０Ｖ以上かつ１０Ｖ以下でもある。非選択メモリセルＭＣ１、ＭＣ３には、同一値のターンオン電圧ＯＮが印加されてもよく、互いに異なる値のターンオン電圧ＯＮが印加されてもよい。

【0049】

書き込み動作において、ソース電極Ｓとドレイン電極Ｄとの間に書き込み電圧が印加されれば、図示された矢印Ａのように電流経路が形成されることにより、抵抗変化層１２２の抵抗が変わりうる。前述の原理を利用して、抵抗変化層１２２に情報が保存される。抵抗変化層１２２の抵抗が変わる理由は、抵抗変化層１２２に電流が流れることになれば、酸素空孔Ｖｏと侵入型酸素イオン（ｉｎｔｅｒｓｔｉｔｉａｌ ｏｘｙｇｅｎ ｉｏｎ）が形成され、酸素空孔が集まって導電性フィラメントを形成することになる。酸素空孔からなる導電性フィラメントは、抵抗が低いため、抵抗変化層１２２の抵抗が変わることになる。

【0050】

可変抵抗メモリ素子１００を商用化するためには、抵抗変化層１２２の高抵抗状態と低抵抗状態との抵抗差が大きいことが好ましく、このためには、抵抗変化層１２２の酸素空孔が容易に発生することが好ましい。特に、可変抵抗メモリ素子１００に印加される動作電圧、例えば、書き込み電圧または消去電圧の絶対値を低くし、半導体層１２３の劣化を防止するためには、抵抗変化層１２２の酸素空孔が容易に発生することが好ましい。

【0051】

一実施形態による抵抗変化層１２２は、酸素欠乏率（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｔ ｒａｔｉｏ）が大きい金属酸化物でも形成される。例えば、抵抗変化層１２２は、酸素欠乏率が９ａｔ％以上である金属酸化物でも形成される。酸素欠乏率は、下記数式１のように定義される。

【0052】

【数1】

【0053】

ここで、Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５及びＯそれぞれは、１価金属元素含量、２価金属元素含量、３価金属元素含量、４価金属元素含量、５価金属元素含量及び酸素含量である。

【0054】

酸素欠乏率が大きいというのは、同一金属陽イオンに対して酸素イオンが少ないということを意味するので、酸素欠乏率が大きい金属酸化物は、酸素空孔含量が多い。抵抗変化層１２２に酸素空孔が多ければ、抵抗変化層１２２の抵抗状態が容易に変わりうるので、可変抵抗メモリ素子１００の特性を向上させることができる。また、酸素空孔が多ければ、電圧印加時に導電性フィラメントが容易に形成されるので、フォーミング電圧（ｆｏｒｍｉｎｇ ｖｏｌｔａｇｅ）が低くなり、可変抵抗メモリ素子１００の動作電圧も低くなる。

【0055】

一実施形態による抵抗変化層１２２は、酸素欠乏率が９％以上である二元系金属酸化物、または酸素欠乏率が９％以上である三元系金属酸化物を含むものでもある。

【0056】

抵抗変化層１２２に含まれた二元系金属酸化物は、タンタル酸化物（ＴａＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）、クロム酸化物（ＣｒＯｘ）及びマンガン酸化物（ＭｎＯｘ）のうち少なくとも１つを含んでもよい。

【0057】

抵抗変化層１２２は、三元系金属酸化物であって、互いに異なる第１金属元素、第２金属元素及び酸素元素を含むものでもある。金属酸化物において、第１金属元素の含量は、第２金属元素の含量よりも大きい。例えば、抵抗変化層において、全体金属に対する第１金属元素の含量は、５０ａｔ％以上であり、抵抗変化層において、全体金属に対する第２金属元素の含量は、３５ａｔ％以下でもある。第１金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含み、第２金属元素は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、タングステン（Ｗ）、バナジウム（Ｖ）及びモリブデン（Ｍｏ）のうち１つを含んでもよい。

【0058】

他の観点から、抵抗変化層１２２は、三元系金属酸化物であって、金属元素、シリコン元素及び酸素元素を含むものでもある。抵抗変化層１２２において、金属元素の含量は、シリコン元素の含量よりも大きい。抵抗変化層１２２において、金属元素とシリコン元素との和に対する金属元素の含量は、５０ａｔ％以上であり、抵抗変化層１２２において、金属元素とシリコン元素との和に対するシリコン元素の含量は、３５ａｔ％以下でもある。前記金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含んでもよい。

【0059】

または、抵抗変化層１２２は、酸素欠乏率が９％以上である第１金属酸化物と、酸素欠乏率が９％未満である第２金属酸化物とを含むものでもある。第１金属酸化物の含量は、第２金属酸化物の含量よりも大きい。抵抗変化層１２２に含まれた全体金属に対する、第１金属酸化物に含まれた金属の含量は、５０ａｔ％以上であり、抵抗変化層１２２に含まれた全体金属に対する、第２金属酸化物に含まれた金属の含量は、３５ａｔ％以下でもある。第１金属酸化物は、タンタル酸化物（ＴａＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）、クロム酸化物（ＣｒＯｘ）及びマンガン酸化物（ＭｎＯｘ）のうち少なくとも１つを含んでもよい。第２金属酸化物は、ハフニウム酸化物（ＨｆＯｘ）、アルミニウム酸化物（ＡｌＯｘ）、シリコン酸化物（ＳｉＯｘ）、ニオブ酸化物（ＮｂＯｘ）、ランタン酸化物（ＬａＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、スカンジウム酸化物（ＳｃＯｘ）、タングステン酸化物（ＷＯｘ）、バナジウム酸化物（ＶＯｘ）及びモリブデン酸化物（ＭｏＯｘ）のうち少なくとも１つを含んでもよい。

【0060】

図４は、一実施形態による金属酸化物の酸素欠乏率とフォーミング電圧との関係を示す図面である。図４を参照すれば、二元系であるハフニウム酸化物（ＨｆＯｘ）は、酸素欠乏率が約２．１％と低く、フォーミング電圧Ｖ_{ｆｏｒｍｉｎｇ}は約７．４Ｖと高い。ハフニウム酸化物は、代表的な可変抵抗物質であるが、フォーミング電圧が高く、可変抵抗メモリ素子１００に適用すれば、可変抵抗メモリ素子１００の半導体層１２３を劣化させる。

【0061】

一方、タンタル酸化物（ＴａＯｘ）は、酸素欠乏率が約１６．５％と高く、フォーミング電圧Ｖ_{ｆｏｒｍｉｎｇ}は約１．６５Ｖと低い。タンタル酸化物（ＴａＯｘ）を一実施形態による抵抗変化層１２２の物質として利用すれば、低い動作電圧で可変抵抗メモリ素子１００を具現可能であることを予想することができる。

【0062】

ハフニウム酸化物（ＨｆＯｘ）は、酸素欠乏率が低く、単独で抵抗変化層の物質として利用されないが、酸素欠乏率が高いタンタルと共に抵抗変化層の物質として利用可能である。図４に示されたように、金属酸化物に含まれた物質の種類によって、酸素欠乏率及びフォーミング電圧が変わりうる。例えば、シリコン含量が１２ａｔ％であるＴａＳｉＯの酸素欠乏率は約１２．１３％であり、フォーミング電圧は約１．５５Ｖである一方、アルミニウム含量が１２ａｔ％であるＴａＡｌＯの酸素欠乏率は約１３．９３％であり、フォーミング電圧は約０．９５Ｖである。タンタル酸化物（ＴａＯ）にシリコンよりアルミニウムが含まれれば、酸素欠乏率は高くなり、フォーミング電圧は低くなることを確認することができる。一般的に、酸素欠乏率が高いほど、フォーミング電圧が低くなることを確認することができる。

【0063】

抵抗変化層１２２は、互いに異なる複数個の金属を含む金属酸化物で構成された場合、金属の含量比によってもフォーミング電圧が変わる。例えば、ＴａＡｌＯのうち全体金属に対するアルミニウム含量が５ａｔ％である場合、ＴａＡｌＯのフォーミング電圧は約１．５Ｖであり、ＴａＡｌＯのうち全体金属に対するアルミニウム含量が１２ａｔ％である場合、ＴａＡｌＯのフォーミング電圧は約０．９５Ｖである。アルミニウム含量が増加すれば、フォーミング電圧が低くなることを確認することができる。しかし、アルミニウム含量が３５ａｔ％であるＴａＡｌＯのフォーミング電圧は約３．５Ｖであって、アルミニウム含量が多すぎれば、フォーミング電圧がかえって高くなることを確認することができる。

【0064】

一実施形態による抵抗変化層１２２は、互いに異なる第１金属元素と第２金属元素とを含み、酸素欠乏率が９％以上を含むものでもある。金属酸化物において、第１金属元素の含量は、第２金属元素の含量よりも大きい。または、抵抗変化層１２２において、全体金属に対する第１金属元素の含量は５０ａｔ％以上であり、抵抗変化層１２２において、全体金属に対する第２金属元素の含量は３５ａｔ％以下でもある。第１金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含み、第２金属元素は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、タングステン（Ｗ）、バナジウム（Ｖ）及びモリブデン（Ｍｏ）のうち１つを含んでもよい。

【0065】

他の観点から、抵抗変化層１２２は、酸素欠乏率が大きい金属酸化物を母材（ｍａｔｒｉｘ）とし、酸素欠乏率が小さい金属または金属酸化物をドーピングさせ、フォーミング電圧を低くすることができる。しかし、ドーピングされた金属または金属酸化物の含量が多すぎれば、フォーミング電圧がかえって高くなるので、抵抗変化層の全体金属に対するドーピングされた金属の含量は、約３５ａｔ％以下でもある。

【0066】

一実施形態による可変抵抗メモリ素子１００の動作電圧、例えば、書き込み電圧または消去電圧の絶対値は、約４Ｖ以下でもある。または、一実施形態による可変抵抗メモリ素子１００の書き込み電圧または消去電圧の絶対値は、約２Ｖ以下でもある。

【0067】

図５は、一実施形態による金属酸化物の酸素欠乏率とフォーミング電圧との関係を示す図面である。図５を参照すれば、酸素欠乏率が大きいほど、フォーミング電圧が低くなることを確認することができる。しかし、酸素欠乏率とフォーミング電圧とは、概ね反比例関係であり、完全な反比例関係ではない。抵抗変化層１２２の金属酸化物の種類及び含量を適切に調節し、フォーミング電圧を低くすることができる。

【0068】

金属酸化物の酸素欠乏率は、同一金属の原子価が互いに異なる複数個の金属酸化物間の酸素形成エネルギーと関連がある。

【0069】

図６は、一実施形態による金属酸化物の酸素形成エネルギーと酸素欠乏率との関係を示す図面である。図６を参照すれば、原子価が異なる複数個のタンタル酸化物（ＴａＯｘ）、例えば、Ｔａ_２Ｏ_５とＴａＯ_２との酸素形成エネルギーの差は、４．４２ｋＪ／ｍｏｌと小さい一方、酸素欠乏率は１６．５％と大きい。一方、アルミニウム酸化物（ＡｌＯｘ）に対する酸素形成エネルギーの差は、約１２３．７９と大きい一方、酸素欠乏率は約２．１％と小さい。金属酸化物の酸素形成エネルギーの差は、酸素欠乏率と反比例することを確認することができる。

【0070】

アルミニウム酸化物（ＡｌＯｘ）とハフニウム酸化物（ＨｆＯｘ）との酸素欠乏率は、約２．１％と同一であるが、アルミニウム酸化物（ＡｌＯｘ）に対する酸素形成エネルギーの差は、約１２３．７９ｋＪ／ｍｏｌであって、酸素形成エネルギーの差が３４．３８ｋＪ／ｍｏｌであるハフニウム酸化物（ＨｆＯｘ）より大きい。すなわち、酸素欠乏率が同一であるとしても、酸素形成エネルギーの差は異なっている。したがって、一実施形態において、酸素形成エネルギーの差が約１０ｋＪ／ｍｏｌ以上である金属酸化物は、抵抗変化層１２２の母材として利用し、酸素形成エネルギーの差が約１０ｋＪ／ｍｏｌ未満である金属酸化物または金属は、抵抗変化層１２２のドーパントとして利用することができる。

【0071】

図７は、一実施形態による多様な金属酸化物の酸素形成エネルギーの差を示す図面である。図７を参照すれば、マンガン酸化物（ＭｎＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）及びクロム酸化物（ＣｒＯｘ）に対する酸素形成エネルギーの差は、１０ｋＪ／ｍｏｌ未満である。マンガン酸化物（ＭｎＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）及びクロム酸化物（ＣｒＯｘ）は、一実施形態による抵抗変化層１２２のドーパントとして利用可能である。

【0072】

モリブデン酸化物（ＭｏＯｘ）、バナジウム酸化物（ＶＯｘ）、スカンジウム酸化物（ＳｃＯｘ）、タングステン酸化物（ＷＯｘ）、ランタン酸化物（ＬａＯｘ）及びジルコニウム酸化物（ＺｒＯｘ）に対する酸素形成エネルギーの差は、１０ｋＪ／ｍｏｌ以上である。モリブデン酸化物（ＭｏＯｘ）、バナジウム酸化物（ＶＯｘ）、スカンジウム酸化物（ＳｃＯｘ）、タングステン酸化物（ＷＯｘ）、ランタン酸化物（ＬａＯｘ）及びジルコニウム酸化物（ＺｒＯｘ）は、一実施形態による抵抗変化層１２２の母材として利用可能である。

【0073】

図８Ａは、ハフニウム酸化物を抵抗変化層として利用した可変抵抗メモリ素子のＩＶ特性を示す図面であり、図８Ｂは、タンタル酸化物を抵抗変化層として利用した可変抵抗メモリ素子のＩＶ特性を示す図面である。ハフニウム酸化物を含む可変抵抗メモリ素子は、図８Ａに示されたように、フォーミング電圧の絶対値が約７ないし８Ｖであることを確認することができる。前述のように、ハフニウム酸化物の酸素欠乏率は、約２．１％と低い。

【0074】

タンタル酸化物を含む可変抵抗メモリ素子は、図８Ｂに示されたように、フォーミング電圧の絶対値が約２Ｖより小さいことを確認することができる。前述のように、タンタル酸化物の酸素欠乏率は、約１６．５％と高い。これは、酸素欠乏率が大きいほど、抵抗変化層１２２内に酸素空孔が多くなり、低い動作電圧でも導電性フィラメントが容易に形成されるということを予想することができる。

【0075】

図９は、他の実施形態による可変抵抗メモリ素子１００ａの構造を示す図面であり、図１０は、図９の可変抵抗メモリ素子１００ａに対する等価回路を示す図面である。

【0076】

本実施形態の可変抵抗メモリ素子１００ａは、可変抵抗物質を具備する複数のメモリセルＭＣが垂直方向にアレイされた垂直型ＮＡＮＤ（ｖｅｒｔｉｃａｌ ＮＡＮＤ：ＶＮＡＮＤ）メモリである。

【0077】

まず、図９を参照すれば、基板１０１上に複数のセルストリングＣＳが形成される。

【0078】

基板１０１は、第１型不純物でドーピングされたシリコン物質を含むものでもある。例えば、基板１０１は、ｐ型不純物でドーピングされたシリコン物質を含んでもよい。例えば、基板１０１は、ｐ型ウェル（ｗｅｌｌ）（例えば、ポケットｐウェル）でもある。以下、基板１０１は、ｐ型シリコンであるものと仮定する。しかし、基板１０１は、ｐ型シリコンに限定されない。

【0079】

基板１０１上に、ソース領域であるドーピング領域１１０が提供される。ドーピング領域１１０は、基板１０１と相異なるｎ型でもある。以下、ドーピング領域１１０は、ｎ型であるものと仮定する。しかし、ドーピング領域１１０は、ｎ型に限定されない。そのようなドーピング領域１１０は、共通ソースラインＣＳＬにも連結される。

【0080】

セルストリングＣＳは、図１０の等価回路図に示したようにｋ＊ｎ個が具備され、マトリックス形態にも配列され、各行及び列の位置によってＣＳｉｊ（１≦ｉ≦ｋ、１≦ｊ≦ｎ）とも名付けられる。各セルストリングＣＳｉｊは、ビットラインＢＬ、ストリング選択ラインＳＳＬ、ワードラインＷＬ及び共通ソースラインＣＳＬに連結される。

【0081】

各セルストリングＣＳｉｊは、メモリセルＭＣ及びストリング選択トランジスタＳＳＴを含む。各セルストリングＣＳｉｊのメモリセルＭＣ及びストリング選択トランジスタＳＳＴは、高さ方向にも積層される。

【0082】

複数個のセルストリングＣＳの行は、互いに異なるストリング選択ラインＳＳＬ１～ＳＳＬｋにそれぞれ連結される。例えば、セルストリングＣＳ１１～ＣＳ１ｎのストリング選択トランジスタＳＳＴは、ストリング選択ラインＳＳＬ１に共通に連結される。セルストリングＣＳｋ１～ＣＳｋｎのストリング選択トランジスタＳＳＴは、ストリング選択ラインＳＳＬｋに共通に連結される。

【0083】

複数個のセルストリングＣＳの列は、互いに異なるビットラインＢＬ１～ＢＬｎにそれぞれ連結される。例えば、セルストリングＣＳ１１～ＣＳｋ１のメモリセル及びストリング選択トランジスタＳＳＴは、ビットラインＢＬ１に共通に連結され、セルストリングＣＳ１ｎ～ＣＳｋｎのメモリセルＭＣ及びストリング選択トランジスタＳＳＴは、ビットラインＢＬｎに共通に連結される。

【0084】

複数個のセルストリングＣＳの行は、互いに異なる共通ソースラインＣＳＬ１～ＣＳＬｋにそれぞれ連結される。例えば、セルストリングＣＳ１１～ＣＳ１ｎのストリング選択トランジスタＳＳＴは、共通ソースラインＣＳＬ１に共通に連結され、セルストリングＣＳｋ１～ＣＳｋｎのストリング選択トランジスタＳＳＴは、共通ソースラインＣＳＬｋに共通に連結される。

【0085】

基板１０１またはストリング選択トランジスタＳＳＴから同一高さに位置したメモリセルＭＣのゲート電極１３１は、１本のワードラインＷＬに共通に連結され、互いに異なる高さに位置したメモリセルＭＣのゲート電極１３１は、互いに異なるワードラインＷＬ１～ＷＬｍにそれぞれ連結される。

【0086】

図示された回路構造は、例示的なものである。例えば、セルストリングＣＳの行の数は増加または減少する。セルストリングＣＳの行の数が変更されるにつれて、セルストリングＣＳの行に連結されるストリング選択ラインの数、及び１本のビットラインに連結されるセルストリングＣＳの数も変更可能である。セルストリングＣＳの行の数が変更されるにつれて、セルストリングＣＳの行に連結される共通ソースラインの数も変更可能である。

【0087】

セルストリングＣＳの列の数も増加または減少する。セルストリングＣＳの列の数が変更されるにつれて、セルストリングＣＳの列に連結されるビットラインの数、及び１本のストリング選択ラインに連結されるセルストリングＣＳの数も変更可能である。

【0088】

セルストリングＣＳの高さも増加または減少する。例えば、セルストリングＣＳそれぞれに積層されるメモリセルＭＣの数は増加または減少する。セルストリングＣＳそれぞれに積層されるメモリセルＭＣの数が変更されるにつれて、ワードラインＷＬの数も変更可能である。例えば、セルストリングＣＳそれぞれに提供されるストリング選択トランジスタは増加する。セルストリングＣＳそれぞれに提供されるストリング選択トランジスタの数が変更されるにつれて、ストリング選択ラインまたは共通ソースラインの数も変更可能である。ストリング選択トランジスタの数が増加すれば、ストリング選択トランジスタは、メモリセルＭＣのような形態にも積層される。

【0089】

例えば、書き込み及び読み取りは、セルストリングＣＳの行の単位でも行われる。共通ソースラインＣＳＬにより、セルストリングＣＳが１つの行の単位で選択され、ストリング選択ラインＳＳＬにより、セルストリングＣＳが１つの行の単位で選択される。また、共通ソースラインＣＳＬには、少なくとも２本の共通ソースラインを１つの単位で電圧が印加されうる。共通ソースラインＣＳＬには、全体を１つの単位で電圧が印加されうる。

【0090】

セルストリングＣＳの選択された行において、書き込み及び読み取りは、ページの単位でも行われる。ページは、１本のワードラインＷＬに連結されたメモリセルの１つの行でもある。セルストリングＣＳｓの選択された行において、メモリセルは、ワードラインＷＬｓによりページの単位で選択される。

【0091】

セルストリングＣＳは、図９に示されたように、円筒状のチャネルホールＣＨ、並びにそれをリング状に取り囲む複数個のゲート電極１３１及び複数個の絶縁素子１３２を含む。絶縁素子１３２は、複数個のゲート電極１３１間を分離するためのものであって、ゲート電極１３１及び複数個の絶縁素子１３２は、垂直方向（Ｚ方向）に沿って互いに交差して積層される。円筒状のチャネルホールＣＨは、垂直方向に沿って延びたシリンダー状の絶縁性ピラー１２１、並びに絶縁性ピラー１２１をシリンダーシェル形状に順次に取り囲む形状の抵抗変化層１２２、半導体層１２３及びゲート絶縁層１２４を含む。

【0092】

ゲート電極１３１は、金属物質、または高濃度でドーピングされたシリコン物質を含んでもよい。各ゲート電極１３１は、ワードラインＷＬ及びストリング選択ラインＳＳＬのうち１本と連結される。

【0093】

絶縁素子１３２は、シリコン酸化物、シリコン窒化物など多様な絶縁物質を含んでもよい。

【0094】

チャネルホールＣＨは、複数層で構成される。チャネルホールＣＨの最外郭層は、ゲート絶縁層１２４でもある。例えば、ゲート絶縁層１２４は、シリコン酸化物、シリコン窒化物またはシリコン酸窒化物など多様な絶縁物質を含んでもよい。ゲート絶縁層１２４は、チャネルホールＣＨにコンフォーマルに蒸着されうる。

【0095】

ゲート絶縁層１２４の内部面に沿って、半導体層１２３がコンフォーマルに蒸着されうる。半導体層１２３は、第１型にドーピングされた半導体物質を含むものでもある。半導体層１２３は、基板１０１と同一型にドーピングされたシリコン物質を含み、例えば、基板１０１がｐ型にドーピングされたシリコン物質を含む場合、半導体層１２３もｐ型にドーピングされたシリコン物質を含む。または、半導体層１２３は、Ｇｅ、ＩＧＺＯ、ＧａＡｓなどの物質を含むこともできる。

【0096】

半導体層１２３の内部面に沿って、抵抗変化層１２２が配置されうる。抵抗変化層１２２は、半導体層１２３と接して配置され、半導体層１２３にコンフォーマルに蒸着されうる。

【0097】

抵抗変化層１２２は、印加された電圧によって高抵抗状態または低抵抗状態に変わる層であって、酸素欠乏率が高い金属酸化物でも形成される。

【0098】

抵抗変化層１２２の物質及び特徴は、前述の抵抗変化層１２２と実質的に同一である。抵抗変化層１２２は、酸素欠乏率が９％以上である二元系金属酸化物、または酸素欠乏率が９％以上である三元系金属酸化物を含むものでもある。

【0099】

抵抗変化層１２２に含まれた二元系金属酸化物は、タンタル酸化物（ＴａＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）、クロム酸化物（ＣｒＯｘ）及びマンガン酸化物（ＭｎＯｘ）のうち少なくとも１つを含んでもよい。

【0100】

抵抗変化層１２２に含まれた三元系金属酸化物は、互いに異なる第１金属元素、第２金属元素及び酸素元素を含むものでもある。金属酸化物において、第１金属元素の含量は、第２金属元素の含量よりも大きい。例えば、抵抗変化層１２２において、全体金属に対する第１金属元素の含量は５０ａｔ％以上であり、抵抗変化層１２２において、全体金属に対する第２金属元素の含量は３５ａｔ％以下でもある。第１金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含み、第２金属元素は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、タングステン（Ｗ）、バナジウム（Ｖ）及びモリブデン（Ｍｏ）のうち１つを含んでもよい。

【0101】

抵抗変化層１２２において、金属元素の含量は、シリコン元素の含量よりも大きい。抵抗変化層１２２において、金属元素とシリコン元素との和に対する金属元素の含量は５０ａｔ％以上であり、抵抗変化層において、金属元素とシリコン元素との和に対するシリコン元素の含量は３５ａｔ％以下でもある。前記金属元素は、タンタル（Ｔａ）、チタン（Ｔｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）及びマンガン（Ｍｎ）のうち１つを含んでもよい。

【0102】

または、抵抗変化層１２２は、酸素欠乏率が９％以上である第１金属酸化物と、酸素欠乏率が９％未満である第２金属酸化物とを含むものでもある。第１金属酸化物の含量は、第２金属酸化物の含量よりも大きい。抵抗変化層１２２に含まれた全体金属に対する、第１金属酸化物に含まれた金属の含量は５０ａｔ％以上であり、抵抗変化層１２２に含まれた全体金属に対する、第２金属酸化物に含まれた金属の含量は３５ａｔ％以下でもある。第１金属酸化物は、タンタル酸化物（ＴａＯｘ）、チタン酸化物（ＴｉＯｘ）、スズ酸化物（ＳｎＯｘ）、クロム酸化物（ＣｒＯｘ）及びマンガン酸化物（ＭｎＯｘ）のうち少なくとも１つを含んでもよい。第２金属酸化物は、ハフニウム酸化物（ＨｆＯｘ）、アルミニウム酸化物（ＡｌＯｘ）、シリコン酸化物（ＳｉＯｘ）、ニオブ酸化物（ＮｂＯｘ）、ランタン酸化物（ＬａＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、スカンジウム酸化物（ＳｃＯｘ）、タングステン酸化物（ＷＯｘ）、バナジウム酸化物（ＶＯｘ）及びモリブデン酸化物（ＭｏＯｘ）のうち少なくとも１つを含んでもよい。

【0103】

可変抵抗メモリ素子１００ａは、酸素空孔の形成が容易な抵抗変化層１２２を具備するので、高抵抗状態と低抵抗状態との抵抗値の差を大きくすることができ、低いセット電圧及び低いリセット電圧の特性を有することができる。

【0104】

抵抗変化層１２２の内部面に沿って、絶縁性ピラー１２１が蒸着されうる。絶縁性ピラー１２１は、チャネルホールＣＨの最も内側の空間を充填することができる。

【0105】

抵抗変化層１２２及び半導体層１２３は、ドーピング領域１１０、すなわち、共通ソース領域と接することができる。

【0106】

セルストリングＣＳのチャネルホールＣＨ上にドレイン領域１４０が提供される。ドレイン領域１４０は、第２型にドーピングされたシリコン物質を含むものでもある。例えば、ドレイン領域１４０は、ｎ型にドーピングされたシリコン物質を含んでもよい。

【0107】

ドレイン領域１４０上に、ビットライン１５０が提供される。ドレイン領域１４０及びビットライン１５０は、コンタクトプラグ（ｃｏｎｔａｃｔ ｐｌｕｇ）を介して連結される。

【0108】

それぞれのゲート電極１３１、並びにそれと水平方向（Ｘ方向）に対向する位置のゲート絶縁層１２４、半導体層１２３及び抵抗変化層１２２の領域は、メモリセルＭＣを構成する。すなわち、メモリセルＭＣは、ゲート電極１３１、ゲート絶縁層１２４及び半導体層１２３を含むトランジスタと、抵抗変化層１２２による可変抵抗とが並列連結された回路構造を有する。

【0109】

そのような並列連結構造は、垂直方向（Ｚ方向）に連続して配列され、セルストリングＣＳを構成する。そして、セルストリングＣＳの両端は、図１０の回路図に示されたように、共通ソースラインＣＳＬとビットラインＢＬに連結される。共通ソースラインＣＳＬとビットラインＢＬに電圧が印加されることにより、複数個のメモリセルＭＣにプログラム、読み取り及び消去過程が遂行される。

【0110】

例えば、書き込むメモリセルＭＣが選択されれば、選択されたセルでは、チャネルが形成されないように、すなわち、チャネルオフになるように、当該セルのゲート電圧値が調節され、選択されないセルは、チャネルオンになるように、選択されないセルのゲート電圧値が調節される。これにより、共通ソースラインＣＳＬとビットラインＢＬに印加された電圧による電流経路は、選択されたメモリセルＭＣの抵抗変化層１２２領域を通過することになり、このとき、印加電圧をＶｓｅｔまたはＶｒｅｓｅｔ値とし、低抵抗状態または高抵抗状態を作ることができ、選択されたメモリセルＭＣに所望の１または０の情報を書き込むことができる。

【0111】

読み取り動作においても、同様に、選択されたセルに対する読み取りが行われる。すなわち、選択されたメモリセルＭＣがチャネルオフ状態になるように、選択されないメモリセルがチャネルオン状態になるように、各ゲート電極１３１に印加されるゲート電圧が調節された後、共通ソースラインＣＳＬとビットラインＢＬとの間の印加電圧Ｖｒｅａｄにより、当該セルＭＣに流れる電流を測定することにより、セル状態（１または０）を確認することができる。

【0112】

前述のように、実施形態による可変抵抗メモリ素子１００ａは、酸素空孔による導電性フィラメントが容易に形成可能な物質の抵抗変化層１２２を利用してメモリセルＭＣを構成し、それをアレイして、メモリ素子を具現することにより、既存の構造、例えば、相変化物質基盤または電荷トラップ基盤のメモリ素子に比べて、抵抗変化層１２２を薄く形成することができ、低い動作電圧を有することができる。例えば、可変抵抗メモリ素子１００ａは、絶対値が約４Ｖ以下の動作電圧、例えば、書き込み電圧または消去電圧を有することができる。または、可変抵抗メモリ素子１００は、絶対値が約２Ｖ以下の動作電圧、例えば、書き込み電圧または消去電圧を有することができる。

【0113】

そのようなＶＮＡＮＤ構造において、セルストリングＣＳの高さによるパッケージング（ｐａｃｋａｇｉｎｇ）限界により、セルストリングＣＳに含まれるゲート電極１３１の数を増加させることは限界がある。さらに、電荷トラップ基盤のメモリ素子の場合、干渉（ｉｎｔｅｒｆｅｒｅｎｃｅ）により、隣接するゲート電極１３１間の距離を減らすのに限界がある。例えば、垂直方向（Ｚ方向）に隣接するゲート電極のピッチを約３８ｎｍ以下に減らすことは困難であるものと知られており、メモリ容量に限界がある。

【0114】

実施形態による可変抵抗メモリ素子１００ａは、そのような抵抗変化層１２２を使用することにより、ゲート電極１３１間のピッチを最小化することができる。実施形態の場合、その長さを２０ｎｍ以下、例えば、約１５ｎｍまで減少させることができ、この場合、メモリ容量が２倍以上向上しうる。

【0115】

このように、可変抵抗メモリ素子１００ａは、次世代ＶＮＡＮＤにおけるメモリセル間のスケーリング問題（ｓｃａｌｉｎｇ ｉｓｓｕｅ）を解決することができるので、集積度（ｄｅｎｓｉｔｙ）を増加させることができ、低電力を具現することができる。

【0116】

図１１は、一実施形態による多層の抵抗変化層１２２を含む可変抵抗メモリ素子１００ｂの一部を示す図面である。図９及び図１１を参照すれば、図１１の可変抵抗メモリ素子１００ｂは、多層の抵抗変化層１２２ａを含む。例えば、抵抗変化層１２２ａは、半導体層１２３から遠くなる方向に順次に配列された第１抵抗変化層ＲＳ１及び第２抵抗変化層ＲＳ２を含んでもよい。

【0117】

第１抵抗変化層ＲＳ１及び第２抵抗変化層ＲＳ２のうち少なくとも１つは、酸素欠乏率が９％以上である金属酸化物で形成される。例えば、第１抵抗変化層ＲＳ１は、酸素欠乏率が９％以上である第１金属酸化物を母材とし、酸素欠乏率が９％未満である第２金属酸化物がドーピングされうる。第１抵抗変化層ＲＳ１に含まれた第１金属酸化物の酸素欠乏率は、第２抵抗変化層ＲＳ２に含まれた第１金属酸化物の酸素欠乏率よりもさらに大きい。半導体層１２３と隣接した第１抵抗変化層ＲＳ１に酸素空孔が容易に発生するので、可変抵抗メモリ素子１００の動作電圧を低くすることができる。

【0118】

図１２は、一実施形態による酸化物層１２５をさらに含む可変抵抗メモリ素子１００ｃの一部を示す図面である。図９及び図１２を参照すれば、図１２の可変抵抗メモリ素子１００ｃは、半導体層１２３と抵抗変化層１２２との間に酸化物層１２５をさらに含む。酸化物層１２５は、シリコン酸化物を含むが、それに限定されるものではない。酸化物層１２５は、可変抵抗メモリ素子１００ｃが適用される素子内で、酸化物層１２５に接する物質、例えば、半導体層１２３に含まれた物質の酸化物を含むこともできる。酸化物層１２５の厚みは、抵抗変化層１２２の厚みよりも小さい。例えば、酸化物層１２５の厚みは、約５ｎｍ以下でもある。

【0119】

図１３は、一実施形態による導電性ピラー１２６を含む可変抵抗メモリ素子１００ｄを示す図面である。図９及び図１３を比較すれば、図１３の可変抵抗メモリ素子１００ｄは、絶縁性ピラーの代わりに、導電性ピラー１２６を含む。

【0120】

導電性ピラー１２６は、抵抗変化層１２２と接することができる。導電性ピラー１２６は、抵抗変化層１２２にコンフォーマルに蒸着されうる。導電性ピラー１２６は、電気的伝導性に優れた物質でも形成される。例えば、導電性ピラー１２６は、Ｗ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＯ_２、Ｔａ及びＴａＮのうち少なくとも１つを含んでもよい。導電性ピラー１２６は、ゲート電極１３１と同一物質でも形成される。

【0121】

導電性ピラー１２６の全領域は、抵抗変化層１２２によって半導体層１２３の全領域と空間的に離隔配置されうる。導電性ピラー１２６と半導体層１２３とは電気的に絶縁されているので、導電性ピラー１２６と半導体層１２３には独立して電圧が印加される。

【0122】

可変抵抗メモリ素子１００ｄは、導電性ピラー１２６に電気的に連結され、導電性ピラー１２６に電圧を提供する第１ビットライン（図示せず）、及び第１ビットラインとは電気的に絶縁されつつ、半導体層１２３と電気的に連結され、半導体層１２３に電圧を提供する第２ビットライン（図示せず）をさらに含んでもよい。

【0123】

可変抵抗メモリ素子１００ｄが動作するとき、導電性ピラー１２６にも電圧が印加される。導電性ピラー１２６に印加される電圧は、選択メモリセルのゲート電圧、すなわち、ターンオフ電圧より高く、半導体層１２３に印加される電圧以上でもある。これにより、選択メモリセルに対応する抵抗変化層１２２には、半導体層１２３に向かう水平方向の電場が形成されうる。選択メモリセルに対応する抵抗変化層１２２内での酸素空孔は、抵抗変化層１２２のうち半導体層１２３と近い領域に集中されるので、導電性フィラメントの形成がより容易である。

【0124】

図１４は、一実施形態による不揮発性メモリ装置を含む電子装置２００を図式的に説明するブロック図である。

【0125】

図１４を参照すれば、一実施形態による電子装置２００は、ＰＤＡ、ラップトップコンピュータ、ポータブルコンピュータ、ウェブタブレット、無線電話機、携帯電話、デジタル音楽プレーヤー（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、有無線電子機器、またはそれらのうち少なくとも２つを含む複合電子装置のうち１つでもある。電子装置２００は、バス２１０を介して互いに結合した制御器２２０、キーパッド、キーボード、画面（ｄｉｓｐｌａｙ）のような入出力装置２３０、メモリ２４０及び無線インターフェース２５０を含む。

【0126】

制御器２２０は、例えば、１以上のマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ、またはそれと類似したものを含む。メモリ２４０は、例えば、制御器２２０により実行される命令語を保存するのにも使用される。

【0127】

メモリ２４０は、ユーザデータを保存するのにも使用される。メモリ２４０は、一実施形態による不揮発性メモリ装置のうち少なくとも１つを含んでもよい。

【0128】

電子装置２００は、ＲＦ信号で通信する無線通信ネットワークにデータを伝送するか、あるいはネットワークからデータを受信するために、無線インターフェース２５０を使用することができる。例えば、無線インターフェース２５０は、アンテナ、無線トランシーバなどを含んでもよい。電子装置２００は、ＣＤＭＡ、ＧＳＭ、ＮＡＤＣ、Ｅ－ＴＤＭＡ、ＷＣＤＡＭ、ＣＤＭＡ２０００のような三世代通信システムのような通信インターフェースプロトコルで使用可能である。

【0129】

図１５は、一実施形態による不揮発性メモリ装置を含むメモリシステム３００を図式的に説明するブロック図である。

【0130】

図１５を参照すれば、一実施形態による不揮発性メモリ装置は、メモリシステムを具現するために使用される。メモリシステム３００は、大容量のデータを保存するためのメモリ３１０及びメモリコントローラ３２０を含む。メモリコントローラ３２０は、ホスト３３０の読み取り／書き込み要請に応答して、メモリ３１０から保存されたデータを読み取るか、あるいはメモリ３１０にデータを書き込むようにメモリ３１０を制御する。メモリコントローラ３２０は、ホスト３３０、例えば、モバイル機器またはコンピュータシステムから提供されるアドレスをメモリ３１０の物理的なアドレスにマッピングするためのアドレスマッピングテーブル（Ａｄｄｒｅｓｓ ｍａｐｐｉｎｇ ｔａｂｌｅ）を構成することができる。メモリ３１０は、本発明の実施形態による半導体メモリ装置のうち少なくとも１つを含んでもよい。

【0131】

これまで説明した実施形態による不揮発性メモリ装置は、チップ形態に具現され、ニューロモルフィックコンピューティングプラットホームとしても使用される。

【0132】

図１６は、実施形態によるメモリ装置を含むニューロモルフィック装置を概略的に示す図面である。図１６を参照すれば、ニューロモルフィック装置４００は、プロセッシング回路４１０及び／またはメモリ４２０を含む。ニューロモルフィック装置４００のメモリ４２０は、実施形態によるメモリシステムを含む。

【0133】

プロセッシング回路４１０は、ニューロモルフィック装置４００を駆動させるための機能を制御するように構成される。例えば、プロセッシング回路４１０は、ニューロモルフィック装置４００のメモリ４２０に保存されたプログラムを実行させることにより、ニューロモルフィック装置４００を制御することができる。

【0134】

プロセッシング回路４１０は、論理回路のようなハードウェア、ソフトウェアを実行させるプロセッサのようなハードウェアとソフトウェアとの組み合わせ、またはそれらの結合を含む。例えば、プロセッサは、中央処理ユニット（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、グラフィック処理ユニット（ＧＰＵ：ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ニューロモルフィック装置４００内のアプリケーションプロセッサ（ＡＰ：ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）、算術論理ユニット（ＡＬＵ：ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタルプロセッサ、マイクロコンピュータ、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、ＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－Ｃｈｉｐ）、プログラマブルロジックユニット、マイクロプロセッサ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などを含んでもよい。

【0135】

また、プロセッシング回路４１０は、外部装置４３０で多様なデータを読み書きし、そのデータを利用してニューロモルフィック装置４００を実行させることができる。外部装置４３０は、外部のメモリ及び／またはイメージセンサ（例えば、ＣＭＯＳイメージセンサ回路）を具備したセンサアレイを含んでもよい。

【0136】

図１６に示されたニューロモルフィック装置４００は、マシンラーニングシステムにも適用される。マシンラーニングシステムは、例えば、畳み込みニューラルネットワーク（ＣＮＮ：ｃｏｎｖｏｌｕｔｉｏｎａｌ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、逆畳み込みニューラルネットワーク（ｄｅｃｏｎｖｏｌｕｔｉｏｎａｌ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、長短期メモリ（ｌｏｎｇ ｓｈｏｒｔ－ｔｅｒｍ ｍｅｍｏｒｙ：ＬＳＴＭ）及び／またはＧＲＵ（ｇａｔｅｄ ｒｅｃｕｒｒｅｎｔ ｕｎｉｔ）を選択的に含む、リカレントニューラルネットワーク（ＲＮＮ：ｒｅｃｕｒｒｅｎｔ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、ＳＮＮ（ｓｔａｃｋｅｄ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、ＳＳＤＮＮ（ｓｔａｔｅ－ｓｐａｃｅ ｄｙｎａｍｉｃ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、ＤＢＮ（ｄｅｅｐ ｂｅｌｉｅｆ ｎｅｔｗｏｒｋ）、ＧＡＮｓ（ｇｅｎｅｒａｔｉｖｅ ａｄｖｅｒｓａｒｉａｌ ｎｅｔｗｏｒｋｓ）及び／またはＲＢＭ（ｒｅｓｔｒｉｃｔｅｄ Ｂｏｌｔｚｍａｎｎ ｍａｃｈｉｎｅｓ）などを含む多様な人工ニューラルネットワーク組織と処理モデルを活用することができる。

【0137】

そのようなマシンラーニングシステムは、例えば、線形回帰分析（ｌｉｎｅａｒ ｒｅｇｒｅｓｓｉｏｎ）及び／またはロジスティクス回帰分析（ｌｏｇｉｓｔｉｃ ｒｅｇｒｅｓｓｉｏｎ）、統計的クラスタリング（ｓｔａｔｉｓｔｉｃａｌ ｃｌｕｓｔｅｒｉｎｇ）、ベイズ分類（Ｂａｙｅｓｉａｎ ｃｌａｓｓｉｆｉｃａｔｉｏｎ）、決定木（ｄｅｃｉｓｉｏｎ ｔｒｅｅｓ）、主成分分析（ｐｒｉｎｃｉｐａｌ ｃｏｍｐｏｎｅｎｔ ａｎａｌｙｓｉｓ）のような次元削減（ｄｉｍｅｎｓｉｏｎａｌｉｔｙ ｒｅｄｕｃｔｉｏｎ）、及び専門家システムのような他の種類のマシンラーニングモデル、及び／またはランダムフォレスト（ｒａｎｄｏｍ ｆｏｒｅｓｔ）のようなアンサンブル技法を含むそれらの組み合わせを含む。そのようなマシンラーニングモデルは、例えば、映像分類サービス、生体情報または生体データに基づいたユーザ認証サービス、先進運転支援システム（ＡＤＡＳ：ａｄｖａｎｃｅｄ ｄｒｉｖｅｒ ａｓｓｉｓｔａｎｃｅ ｓｙｓｔｅｍ）、音声アシスタントサービス（ｖｏｉｃｅ ａｓｓｉｓｔａｎｔ ｓｅｒｖｉｃｅ）、自動音声認識（ＡＳＲ：ａｕｔｏｍａｔｉｃ ｓｐｅｅｃｈ ｒｅｃｏｇｎｉｔｉｏｎ）サービスのような多様なサービスを提供するのに使用され、他の電子装置に装着されて実行可能である。

【0138】

前述の可変抵抗メモリ素子及びそれを含む電子装置は、図面に示された実施形態を参照して説明されたが、これは、例示的なものに過ぎず、当該分野において通常の知識を有する者であれば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。前述の説明において多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、具体的な実施形態の例示として解釈されなければならない。本発明の範囲は、前述の実施形態によって決まるものではなく、特許請求の範囲に記載された技術的思想によって決まらなければならない。

【符号の説明】

【0139】

１００ 可変抵抗メモリ素子
１２１ 絶縁性ピラー
１２２ 抵抗変化層
１２３ 半導体層
１２４ ゲート絶縁層
１２５ 酸化物層
１２６ 導電性ピラー
１３１ ゲート電極
１３２ 絶縁素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】