特開 2024-29055 純粋コンデンサアレイ構造に適用される分割型静電容量校正回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024029055

(43)【公開日】2024-03-05

(54)【発明の名称】純粋コンデンサアレイ構造に適用される分割型静電容量校正回路

(51)【国際特許分類】

   H03M 1/10 20060101AFI20240227BHJP

   H03H 1/02 20060101ALI20240227BHJP

   H03M 1/80 20060101ALI20240227BHJP

   H01L 21/822 20060101ALI20240227BHJP

【ＦＩ】

H03M1/10 B

H03H1/02

H03M1/80

H01L27/04 V

【審査請求】有

【請求項の数】8

【出願形態】ＯＬ

【公開請求】

(21)【出願番号】P 2023215220

(22)【出願日】2023-12-20

(31)【優先権主張番号】202311595284.9

(32)【優先日】2023-11-24

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】522499955

【氏名又は名称】四川和芯微電子股▲ふん▼有限公司

【氏名又は名称原語表記】ＩＰＧｏａｌ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ （Ｓｉｃｈｕａｎ） Ｃｏ．， Ｌｔｄ．

【住所又は居所原語表記】Ｒｏｏｍｓ ８０１， ９０１ ａｎｄ ９０２， Ｂｕｉｌｄｉｎｇ １， Ｎｏ． ３３， Ｊｉｔａｉ Ｒｏａｄ， Ｈｉｇｈ Ｔｅｃｈ Ｚｏｎｅ， Ｃｈｅｎｇｄｕ， Ｓｉｃｈｕａｎ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】汪 倫

(72)【発明者】

【氏名】郭 向陽

(57)【要約】      （修正有）

【課題】分割型静電容量校正回路を提供する。
【解決手段】校正回路は、純粋コンデンサアレイ構造のスケーリングコンデンサＣｓに接続される第１補正ユニット、第２補正ユニット及び切替スイッチＳｃを含む。第１補正ユニット及び第２補正ユニットは何れも少なくとも１つのコンデンサを含み、切替スイッチはオン／オフで第１補正ユニット又は第２補正ユニットを選択して純粋コンデンサアレイ構造に接続し、スケーリングコンデンサの誤差が負の数である場合、切替スイッチはオンになり、第１補正ユニットは純粋コンデンサアレイ構造に接続されスケーリングコンデンサに並列接続されてスケーリングコンデンサの負の数の誤差を補正し、スケーリングコンデンサの誤差が正の数である場合、切替スイッチはオフになり、第２補正ユニットは純粋コンデンサアレイ構造に接続されスケーリングコンデンサに直列接続されスケーリングコンデンサの正の数の誤差を補正する。
【選択図】図２

【特許請求の範囲】

【請求項1】

純粋コンデンサアレイ構造に適用される分割型静電容量校正回路であって、純粋コンデンサアレイ構造の大容量アレイと小容量アレイとの間に設けられており、何れも純粋コンデンサアレイ構造のスケーリングコンデンサに接続される第１補正ユニット、第２補正ユニット及び切替スイッチを含み、前記第１補正ユニット及び第２補正ユニットは何れも少なくとも１つのコンデンサを含み、前記切替スイッチはオン／オフになることで、第１補正ユニット又は第２補正ユニットを選択して前記純粋コンデンサアレイ構造に接続し、前記スケーリングコンデンサの誤差が負の数である場合、前記切替スイッチはオンになり、前記第１補正ユニットは前記純粋コンデンサアレイ構造に接続されるとともに、前記スケーリングコンデンサに並列接続されて、スケーリングコンデンサの負の数の誤差を補正し、前記スケーリングコンデンサの誤差が正の数である場合、前記切替スイッチはオフになり、前記第２補正ユニットは前記純粋コンデンサアレイ構造に接続されるとともに、前記スケーリングコンデンサに直列接続されて、スケーリングコンデンサの正の数の誤差を補正することを特徴とする純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項2】

前記第１補正ユニットはｎ組の第１補正サブユニットを含み、各組の第１補正サブユニットは何れも第１スイッチ、及び２つの完全に同じ第１コンデンサを含み、２つの第１コンデンサ、第１スイッチは何れも直列接続され、何れか１組の第１補正サブユニットの第１スイッチはオンになり、現在組の第１補正サブユニットは前記スケーリングコンデンサに並列接続され、ｎは負の数の誤差を補正する所定ポジション数であり、且つ１以上の自然数であることを特徴とする請求項１に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項3】

前記小容量コンデンサアレイの総静電容量値と所定補正値との乗積の２倍を基準静電容量値に設定し、第１組の第１補正サブユニットにおける第１静電容量値を基準静電容量値に設定し、他の何れか１組の第１補正サブユニットの第１コンデンサの静電容量値を前の１組の第１補正サブユニットの第１静電容量値と基準静電容量値との和に設定することを特徴とする請求項２に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項4】

前記第２補正ユニットはｍ組の第２補正サブユニットを含み、各組の第２補正サブユニットは第２スイッチ及び第２コンデンサを含み、第２コンデンサは第２スイッチに直列接続され、何れか１つの組の第２補正サブユニットの第２スイッチはオンになり、現在組の第２補正サブユニットは前記スケーリングコンデンサに直列接続され、ｍは正の数の誤差を補正する所定ポジション数であり、且つ１以上の自然数であることを特徴とする請求項２に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項5】

スケーリングコンデンサの静電容量値をＣｓに設定し、第ｘ組の第２補正サブユニットが補正したスケーリングコンデンサＣｓの誤差をｂｘに設定し、第ｘ組の第２補正サブユニットの第２コンデンサの静電容量値をＣｘ(１≦ｘ≦ｍ)に設定し、第２コンデンサの静電容量値Ｃｘを演算する数式は、

であることを特徴とする請求項４に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項6】

前記切替スイッチがオフになった場合、各前記第１スイッチは何れもオフになることを特徴とする請求項４に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項7】

前記切替スイッチ、各第１スイッチ及び各第２スイッチは何れもトランスミッションゲート形態のスイッチであることを特徴とする請求項４に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【請求項8】

前記切替スイッチ、各第１スイッチ及び各第２スイッチは何れも同じサイズを有するＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタから構成され、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのソースは共同に接続されてスイッチの１つの入力／出力端を形成し、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのドレインは共同に接続されてスイッチの別の入力／出力端を形成し、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのゲートはそれぞれスイッチの制御端を形成することを特徴とする請求項７に記載の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は集積回路の分野に関して、より具体的に純粋コンデンサアレイ構造に適用される分割型静電容量校正回路に関している。

【背景技術】

【0002】

デジタルアナログ変換器はアナログ回路において重要なブリッジ接続作用を発揮し、ＳＡＲ ＡＤＣ（ｓｕｃｃｅｓｓｉｖｅ ａｐｐｒｏｘｉｍａｔｉｏｎ ｒｅｇｉｓｔｅｒ、逐次比較ＡＤＣ）回路の適用は最も幅広い。ＳＡＲ ＡＤＣの構造は抵抗器―抵抗器タイプ、コンデンサ―抵抗器タイプ、コンデンサ―コンデンサタイプがある。抵抗器―抵抗器（純粋抵抗器）タイプは電力の問題のため、めったに使用されなく、コンデンサ―コンデンサ（純粋コンデンサ）タイプは総体コンデンサの面積が大きすぎるため、高精度のＡＤＣにおいてめったに使用されなく、最もよく使われるのは両者の間にあるコンデンサ―抵抗器（混合）構造である。

【0003】

コンデンサ―コンデンサ構造の総体コンデンサ面積を無視してはいけないが、速い反応速度及び小さな電力のため、いくつかの重要な場合に重用され、使用過程で、伝統の設計は一般的に、その回路構造にスケーリングコンデンサを追加することで総体コンデンサを低減する。

【0004】

図１は、スケーリングコンデンサを追加した純粋コンデンサアレイ構造と元アレイとの比較図であり、以下の図面中のＣｓはスケーリングコンデンサである。スケーリングコンデンサＣｓによってＭＳＢ ａｒｒａｙ（大容量アレイ）の全てのコンデンサは２倍の関係に従わない。また、スケーリングコンデンサＣｓによって、ＬＳＢ ａｒｒａｙ（小容量アレイ）の全てのコンデンサの加重は元アレイ（以上の図面）と同様である。元アレイの総静電容量値は３２Ｃ（Ｃは所定の静電容量値であり、具体的な数値について、ドメイン設計及びコストに基づいて総合的に配慮して設定すればよく、ここで、各コンデンサの間の静電容量値の関係のみを示す）であり、スケーリングコンデンサを改良することで、アレイ全体のコンデンサの大きさは３１Ｃ／８＋Ｃｓになる。スケーリングコンデンサＣｓとＬＳＢアレイとの直列接続組み合わせはＭＳＢアレイの左に接続されなければならなくて、且つＬＳＢアレイの総静電容量値はＣ／８であるため、

であり、上記の数式の演算によって、スケーリングコンデンサＣｓの静電容量値は２Ｃ／１５である。コンデンサアレイ全体の総静電容量値は３１Ｃ／８＋２Ｃ／１５であり、明らかに、スケーリングコンデンサＣｓを追加した後、元アレイの総体コンデンサより、総体コンデンサは８倍ほど小さくなり、高精度のＳＡＲ ＡＤＣにとって、非常に大きな改良であり、アレイ全体のコンデンサ面積を大幅に改良する。

【0005】

ところが、スケーリングＣｓの追加による改良の欠陥は、スケーリングＣｓの大きさが一般的にＣの非整数倍であることにあり、静電容量のミスマッチの場合を配慮すれば、ＬＳＢアレイの最小コンデンサ（最小容量のコンデンサ）も一般的にＣの非整数倍であるため、実際の適用過程で、スケーリングコンデンサＣｓの静電容量値がマッチしがたいので、スケーリングコンデンサＣｓの静電容量値は一定の誤差が生じて、さらに、ＬＳＢアレイの全ての加重値ビット（各コンデンサ）も誤差が生じる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

従って、上記欠陥を克服するために、スケーリングコンデンサを校正でき、純粋コンデンサアレイ構造に適用される分割型静電容量校正回路を提供する必要がある。

【0007】

本発明は、純粋コンデンサアレイ構造に適用される分割型静電容量校正回路を提供することを目的とし、純粋コンデンサアレイにおけるスケーリングコンデンサの誤差に対して高精度の校正を行うことができ、純粋コンデンサアレイ構造においてスケーリングコンデンサの精度誤差による非線形という問題を解決する。

【課題を解決するための手段】

【0008】

上記目的を実現するために、本発明は純粋コンデンサアレイ構造に適用される分割型静電容量校正回路を提供し、純粋コンデンサアレイ構造の大容量アレイと小容量アレイとの間に設けられており、何れも純粋コンデンサアレイ構造のスケーリングコンデンサに接続される第１補正ユニット、第２補正ユニット及び切替スイッチを含み、前記第１補正ユニット及び第２補正ユニットは何れも少なくとも１つのコンデンサを含み、前記切替スイッチはオン／オフになることで、第１補正ユニット又は第２補正ユニットを選択して前記純粋コンデンサアレイ構造に接続し、前記スケーリングコンデンサの誤差が負の数である場合、前記切替スイッチはオンになり、前記第１補正ユニットは前記純粋コンデンサアレイ構造に接続されるとともに、前記スケーリングコンデンサに並列接続されて、スケーリングコンデンサの負の数の誤差を補正し、前記スケーリングコンデンサの誤差が正の数である場合、前記切替スイッチはオフになり、前記第２補正ユニットは前記純粋コンデンサアレイ構造に接続されるとともに、前記スケーリングコンデンサに直列接続されて、スケーリングコンデンサの正の数の誤差を補正する。

【0009】

好ましくは、前記第１補正ユニットはｎ組の第１補正サブユニットを含み、各組の第１補正サブユニットは何れも第１スイッチ、及び２つの完全に同じ第１コンデンサを含み、２つの第１コンデンサ、第１スイッチは何れも直列接続され、何れか１組の第１補正サブユニットの第１スイッチはオンになり、現在組の第１補正サブユニットは前記スケーリングコンデンサに並列接続され、ｎは負の数の誤差を補正する所定ポジション数であり、且つ１以上の自然数である。

【0010】

好ましくは、前記小容量コンデンサアレイの総静電容量値と所定補正値との乗積の２倍を基準静電容量値に設定し、第１組の第１補正サブユニットにおける第１静電容量値を基準静電容量値に設定し、他の何れか１組の第１補正サブユニットの第１コンデンサの静電容量値を前の１組の第１補正サブユニットの第１静電容量値と基準静電容量値との和に設定する。

【0011】

好ましくは、前記第２補正ユニットはｍ組の第２補正サブユニットを含み、各組の第２補正サブユニットは第２スイッチ及び第２コンデンサを含み、第２コンデンサは第２スイッチに直列接続され、何れか１つの組の第２補正サブユニットの第２スイッチはオンになり、現在組の第２補正サブユニットは前記スケーリングコンデンサに直列接続され、ｍは正の数の誤差を補正する所定ポジション数であり、且つ１以上の自然数である。

【0012】

好ましくは、スケーリングコンデンサの静電容量値をＣｓに設定し、第ｘ組の第２補正サブユニットが補正したスケーリングコンデンサＣｓの誤差をｂｘに設定し、第ｘ組の第２補正サブユニットの第２コンデンサの静電容量値をＣｘ(１≦ｘ≦ｍ)に設定し、第２コンデンサの静電容量値Ｃｘを演算する数式は：

である。

【0013】

好ましくは、前記切替スイッチがオフになった場合、各前記第１スイッチは何れもオフになる。

【0014】

好ましくは、前記切替スイッチ、各第１スイッチ及び各第２スイッチは何れもトランスミッションゲート形態のスイッチである。

【0015】

好ましくは、前記切替スイッチ、各第１スイッチ及び各第２スイッチは何れも同じサイズを有するＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタから構成され、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのソースは共同に接続されてスイッチの１つの入力／出力端を形成し、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのドレインは共同に接続されてスイッチの別の入力／出力端を形成し、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのゲートはそれぞれスイッチの制御端を形成する。

【発明の効果】

【0016】

従来技術に対して、本発明の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路には、負の数の誤差を補正する第１補正ユニット、及び正の数誤差を補正する第２補正ユニットが設けられ、前記切替スイッチによって、現在、純粋コンデンサアレイ構造に接続する補正ユニットを選択し、前記第１補正ユニットを選択した場合、前記第１補正ユニットは前記スケーリングコンデンサに並列接続され、これによって、回路における総静電容量値が大きくなり、さらに、スケーリングコンデンサの一部の負の数の誤差を相殺でき、前記第２補正ユニットを選択した場合、前記第２補正ユニットは前記スケーリングコンデンサに直列接続され、これによって、回路における総静電容量値が小さくなり、さらに、スケーリングコンデンサの一部の正の数の誤差を相殺でき、スケーリングコンデンサに対する誤差校正を実現して、純粋コンデンサアレイ構造においてスケーリングコンデンサの精度誤差による非線形という問題を解決する。

【0017】

以下の記載及び図面を結合することで、本発明はより明瞭になり、これらの図面は本発明の実施例を解釈する。

【図面の簡単な説明】

【0018】

【図1】従来技術の純粋コンデンサアレイの構造模式図の一例である。

【図2】本発明の一実施形態による、純粋コンデンサアレイ構造に適用される分割型静電容量校正回路の構造模式図の一例である。

【図3】本発明の一実施形態による、純粋コンデンサアレイ構造に適用される分割型静電容量校正回路におけるスイッチの構造模式図の一例である。

【図4】本発明の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路の１つの実施例の構造模式図の一例である。

【発明を実施するための形態】

【0019】

これから、図面を参照し本発明の実施例を記載し、図面において類似の符号は類似の素子を示す。以上のように、本発明は純粋コンデンサアレイ構造に適用される分割型静電容量校正回路を提供し、純粋コンデンサアレイにおけるスケーリングコンデンサの誤差に対して高精度を校正でき、純粋コンデンサアレイ構造においてスケーリングコンデンサの精度誤差による非線形という問題を解決する。

【0020】

図２を参照し、図２は、一実施形態による、本発明の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路の構造模式図である。図面に示すように、純粋コンデンサアレイ構造に適用される本実施形態の分割型静電容量校正回路は、純粋コンデンサアレイ構造の大容量アレイと小容量アレイとの間に設けられ、図２において、コンデンサＣｍｓｂは大容量コンデンサアレイに等価し、コンデンサＣｌｓｂは小容量コンデンサアレイに等価する。前記校正回路は何れも純粋コンデンサアレイ構造のスケーリングコンデンサＣｓに接続される第１補正ユニット、第２補正ユニット及び切替スイッチＳｃを含み、前記第１補正ユニット及び第２補正ユニットは何れも少なくとも１つのコンデンサを含み、前記切替スイッチＳｃはオン／オフになることで、第１補正ユニット又は第２補正ユニットを選択して前記純粋コンデンサアレイ構造に接続し、前記スケーリングコンデンサＣｓの誤差が負の数である場合、前記切替スイッチＳｃはオンになり、前記第１補正ユニットは前記純粋コンデンサアレイ構造に接続されるとともに、前記スケーリングコンデンサに並列接続されて、スケーリングコンデンサＣｓの負の数の誤差を補正し、前記スケーリングコンデンサＣｓの誤差が正の数である場合、前記切替スイッチＳｃはオフになり、前記第２補正ユニットは前記純粋コンデンサアレイ構造に接続されるとともに、前記スケーリングコンデンサに直列接続されて、スケーリングコンデンサＣｓの正の数の誤差を補正し、前記切替スイッチＳｃのオン／オフは外部回路によって制御されてもよく、本発明において贅言していない。

【0021】

以上から分かるように、本実施形態の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路において、前記スケーリングコンデンサＣｓの誤差が負の数である場合、前記切替スイッチＳｃはオンになり、前記第１補正ユニットは前記スケーリングコンデンサに並列接続されるとともに、少なくとも１つのコンデンサを含み、つまり、前記スケーリングコンデンサＣｓには少なくとも１つのコンデンサが並列接続され、これによって、回路における総静電容量値が大きくなり、さらに、スケーリングコンデンサＣｓの一部の負の数の誤差を相殺でき、対応するように、前記スケーリングコンデンサＣｓの誤差が正の数である場合、前記切替スイッチＳｃはオフになり、前記第２補正ユニットは前記スケーリングコンデンサに直列接続されるとともに、少なくとも１つのコンデンサを含み、つまり、前記スケーリングコンデンサＣｓには少なくとも１つのコンデンサが直列接続され、これによって、回路における総静電容量値が小さくなり、さらに、スケーリングコンデンサの一部の正の数の誤差を相殺でき、スケーリングコンデンサＣｓに対する誤差校正を実現して、純粋コンデンサアレイ構造においてスケーリングコンデンサＣｓの精度誤差による非線形という問題を解決する。

【0022】

具体的に、図２を再び参照し、本実施形態の純粋コンデンサアレイ構造に適用される分割型静電容量校正回路の前記第１補正ユニットはｎ組の第１補正サブユニットを含み、各組の第１補正サブユニットは第１スイッチＳｎ（Ｓｎ１、Ｓｎ２……Ｓｎｎ）、及び２つの完全に同じ第１コンデンサＣｎ１(Ｃｎ１１、Ｃｎ２１……Ｃｎｎ１)、Ｃｎ２(Ｃｎ１２、Ｃｎ２２……Ｃｎｎ２)を含み、２つの第１コンデンサＣｎ１、Ｃｎ２、第１スイッチＳｎは何れも直列接続され、何れか１組の第１補正サブユニットの第１スイッチはオンになり、現在組の第１補正サブユニットは前記スケーリングコンデンサＣｓに並列接続され、ｎは負の数の誤差を補正する所定ポジション数であり、本実施形態において、各第１補正サブユニットには何れも２つの同じ且つ直列接続される第１コンデンサＣｎ１、Ｃｎ２が設けられ、２つのコンデンサを直列接続した後、静電容量値がより小さな等価コンデンサを取得し、静電容量値が小さなコンデンサを直接的に使用すれば、静電容量が小さすぎるため、回路全体のミスマッチ係数が大きくて、回路全体の補正精度に影響し、従って、本実施形態において、静電容量値が大きな２つの第１コンデンサＣｎ１、Ｃｎ２を直列接続することで、静電容量値がより小さな等価コンデンサを取得し、これによって、ミスマッチという問題を解決するとともに、静電容量値が小さな等価コンデンサを取得し、協働してスケーリングコンデンサＣｓに対する補正を実現し、ｎは１以上の自然数である。第１組の第１補正サブユニットを例として、当該補正サブユニットは第１スイッチＳｎ１、２つの第１コンデンサＣｎ１１、Ｃｎ１２を含み、２つの第１コンデンサＣｎ１１、Ｃｎ１２が直列接続された後、第１スイッチＳｎ１に接続され、当前記第１スイッチＳｎ１がオンになった場合、当該第１組の第１補正サブユニットは前記スケーリングコンデンサＣｓに並列接続され、つまり、前記第１コンデンサＣｎ１１、Ｃｎ１２が直列接続された後、前記スケーリングコンデンサＣｓに並列接続されるように、前記純粋コンデンサアレイ回路に接続され、これによって、回路に接続される総静電容量値が大きくなり、さらに、スケーリングコンデンサＣｓの一部の負の数の誤差を相殺できる。具体的に、前記小容量コンデンサアレイの最小容量コンデンサ（図１の静電容量値がｃ／８であるコンデンサ）の静電容量値をｋに設定し、補正精度係数をａに設定し、そして、前記補正精度係数ａと最小容量コンデンサの静電容量値ｋとの乗積の２倍を基準静電容量値ｇに設定し、即ち、ｇ＝２ｋ＊ａであり、第１組の第１補正サブユニットにおける第１コンデンサＣｎ１１、Ｃｎ１２の静電容量値は前記基準静電容量値であり、即ち、前記第１コンデンサＣｎ１１、Ｃｎ１２の静電容量値は何れもｇであり、他の何れか１組の第１補正サブユニットの第１コンデンサＣｎ１、Ｃｎ１の静電容量値は前の１組の第１補正サブユニットの第１静電容量値Ｃｎ１、Ｃｎ１と基準静電容量値ｇとの和であり、即ち、第２組の第１補正サブユニットの第１コンデンサＣｎ２１、Ｃｎ２２の静電容量値は２ｇであり、対応するように、第３組の第１コンデンサＣｎ３１、Ｃｎ３２の静電容量値は３ｇであり、第ｎ組の第１コンデンサＣｎｎ１、Ｃｎｎ２の静電容量値はｎｇである。

【0023】

さらに、図４を結合して参照し、４（即ち、ｎ＝４）組の第１補正サブユニットが設けられることを例として、第１補正ユニットによる、スケーリングコンデンサＣｓの負の数の誤差補正を説明し、切替スイッチＳｃ及び第１スイッチＳ４１がオンになり、第１スイッチＳ４２、Ｓ４３、Ｓ４がオフになった場合、スケーリングコンデンサＣｓには０.５ｇのコンデンサ、総静電容量値が０.５ｇ増加した（第１コンデンサＣｎ１１、Ｃｎ１２が直列接続された後のコンデンサ）コンデンサが並列接続され、切替スイッチＳｃ及び第１スイッチＳ４２がオンになり、第１スイッチＳ４１、Ｓ４３、Ｓ４４がオフになった場合、スケーリングコンデンサＣｓには、１ｇ（第１コンデンサＣｎ２１、Ｃｎ２２が直列接続された後のコンデンサ）のコンデンサ、総静電容量値が１ｇ増加したコンデンサが並列接続され、切替スイッチＳｃ及び第１スイッチＳ４３がオンになり、第１スイッチＳ４１、Ｓ４２、Ｓ４４がオフになった場合、スケーリングコンデンサＣｓには、１.５ｇ（第１コンデンサＣｎ３１、Ｃｎ３２が直列接続された後のコンデンサ）のコンデンサ、総静電容量値が１.５ｇ増加したコンデンサが並列接続され、切替スイッチＳｃ及び第１スイッチＳ４４がオンになり、第１スイッチＳ４１、Ｓ４２、Ｓ４３がオフになった場合、スケーリングコンデンサＣｓには、２ｇ（第１コンデンサＣｎ４１、Ｃｎ４２が直列接続された後のコンデンサ）のコンデンサ、総静電容量値が２ｇ増加したコンデンサが並列接続される。以上のように、４組の第１補正サブユニットが設けられる第１補正ユニット構造の調整可能な静電容量値の範囲はａ＊ｋ－４ａ＊ｋであり、補正する静電容量値の精度はａ＊ｋである。明らかに、前記スケーリングコンデンサＣｓに並列接続される第１補正サブユニットが多いほど（ｎの値が大きいほど）、校正範囲が高く、無論、補正の精度は何れも不変であり、従って、適用過程で、実際状況に応じて適切なｎの値を選択して、適切な校正範囲を取得し、本発明において具体的に限定していない。

【0024】

また、図２に示すように、本実施形態において、前記第２補正ユニットはｍ組の第２補正サブユニットを含み、ｍは１以上の自然数であり、各組の第２補正サブユニットは第２スイッチＳｍ（Ｓｍ１、Ｓｍ２……Ｓｍｍ）及び第２コンデンサＣｍ(Ｃｍ１、Ｃｍ２……Ｃｍｍ)を含み、第２スイッチＳｍは第２コンデンサＣｍに直列接続され、何れか１組の第２補正サブユニットの第２スイッチＳｍはオンになり、現在組の第２補正サブユニットは前記スケーリングコンデンサＣｓに直列接続され、ｍは正の数の誤差を補正する所定ポジション数であり、且つ１以上の自然数である。第１組の第２補正サブユニットを例として、当該補正サブユニットは第２スイッチＳｍ１、第２コンデンサＣｍ１を含み、前記第２スイッチＳｍ１がオンになった場合、当該第１組の第２補正サブユニットは前記スケーリングコンデンサＣｓに並列接続され、つまり、前記第２コンデンサＣｍ１は前記スケーリングコンデンサＣｓに直列接続されるように、前記純粋コンデンサアレイ回路に接続され、これによって、回路に接続される総静電容量値が小さくなり、さらに、スケーリングコンデンサＣｓの一部の正の数の誤差を相殺できる。具体的に、スケーリングコンデンサＣｓの静電容量値をＣｓに設定し、第ｘ組の第２補正サブユニットが補正したスケーリングコンデンサＣｓの誤差をｂｘに設定し、第ｘ組の第２補正サブユニットの第２コンデンサＣｍｘの静電容量値をＣｘ(１≦ｘ≦ｍ)に設定し、何れか１組の第２補正サブユニットの第２コンデンサＣｍｘの静電容量値Ｃｘを演算する数式は、

である。このように、当該数式によって、各組の第２補正サブユニットから適切な静電容量値を有する第２コンデンサＣｍを選択すれば、所定誤差値に従って前記スケーリングコンデンサＣｓに対して誤差補正を行うことができる。

【0025】

具体的に、図４を結合して参照し、例を挙げて前記第２補正ユニットの補正過程を説明し、スケーリングコンデンサＣｓは、小容量コンデンサアレイの最小容量コンデンサの静電容量値ｋに近いため、補正過程で、Ｃｓ＝ｋを仮にするとともに、基準補正誤差をｈに設定し、且つｈ＝ｂｘ／ｘ＝ｂ１であり、４（即ｍ＝４）組の第２補正サブユニットが設けられることを例として、第２補正ユニットによる、スケーリングコンデンサＣｓの正の数の誤差補正を説明し、各ポジションの誤差がそれぞれｈ、２ｈ、３ｈ、４ｈである場合、対応するスケーリングコンデンサＣｓの静電容量値と誤差静電容量値との和はそれぞれｋ＋ｈ、ｋ＋２ｈ、ｋ＋３ｈ、ｋ＋４ｈであり、具体的に、第１ポジションの誤差がｈ（誤差ｂ１）である場合、（ｘ＝１）であり、第２スイッチＳｍ１はオンになり、切替スイッチＳｃ及第２スイッチＳｍ２、Ｓｍ３、Ｓｍ４はオフになり、回路におけるコンデンサは、静電容量値がｋ＋ｈであるコンデンサと、静電容量値がｋ／ｈ（数式（１）によって演算することで取得できる）である第２コンデンサＣｍ１とが直列接続された後、形成されるコンデンサであり、直列接続された後、取得される等価コンデンサの静電容量値は１／［１／(ｋ＋ｈ)＋ｈ／ｋ］であり、第２ポジションの誤差が２ｈ（誤差ｂ２）である場合、（ｘ＝２）であり、第２スイッチＳｍ２はオンになり、切替スイッチＳｃ及び第２スイッチＳｍ１、Ｓｍ３、Ｓｍ４はオフになり、回路におけるンデンサは、静電容量値がｋ＋２ｈであるコンデンサと、静電容量値がｋ／２ｈ（数式（１）によって演算することで取得できる）である第２コンデンサＣｍ２とが直列接続された後、形成されるコンデンサであり、直列接続された後、取得される等価コンデンサの静電容量値は１／［１／(ｋ＋２ｈ)＋２ｈ／ｋ］であり、第３ポジションの誤差が３ｈ（誤差ｂ３）である場合、（ｘ＝３）であり、第２スイッチＳｍ３はオンになり、切替スイッチＳｃ及び第２スイッチＳｍ１、Ｓｍ２、Ｓｍ４はオフになり、回路におけるコンデンサは、静電容量値がｋ＋３ｈであるコンデンサと、静電容量値がｋ／３ｈ（数式（１）によって演算することで取得できる）である第２コンデンサＣｍ３とが直列接続されて形成されるコンデンサであり、直列接続で得られる等価コンデンサの静電容量値は１／［１／(ｋ＋３ｈ)＋３ｂ／ｋ］であり、第４ポジションの誤差が４ｈ（誤差ｂ４）である場合、（ｘ＝４）であり、第２スイッチＳｍ４はオンになり、切替スイッチＳｃ及び第２スイッチＳｍ１、Ｓｍ２、Ｓｍ３はオフになり、回路におけるコンデンサは、静電容量値がｋ＋４ｈであるコンデンサと、静電容量値がｋ／４ｈ（数式（１）によって演算することで取得できる）である第２コンデンサＣｍ４とが直列接続されて形成されるコンデンサであり、直列接続で得られる等価コンデンサの静電容量値は１／［１／(ｋ＋４ｈ)＋４ｂ／ｋ］であり、以上の４組の第２補正サブユニットに対する演算から分かるように、直列接続されて得られる何れか１組の等価コンデンサの静電容量値は何れもｋより小さく、且つ具体的に、ｋより小さな数値は、選択したポジション（ｘの具体的な値）に関連し、当該ポジションはスケーリングコンデンサＣｓの誤差の大きさに対応し、従って、当該ポジションに対応する第２補正サブユニットを前記純粋コンデンサアレイ構造に接続することで、スケーリングコンデンサＣｓの誤差を補正でき、さらに、スケーリングコンデンサＣｓに対してｈ－ｍ＊ｈ範囲内の補正を行って、補正する静電容量の精度はｈである。明らかに、前記スケーリングコンデンサＣｓに直列接続される第２補正サブユニットが多いほど（ｍの値が大きいほど）、校正の範囲が高く、無論、補正の精度は何れも不変であり、従って、適用過程で、実際状況に基づいて適切なｍの値を選択して、適切な校正範囲を取得し、本発明において具体的に限定していない。

【0026】

また、各前記第１補正サブユニットと前記スケーリングコンデンサＣｓとは何れも並列接続関係にあり、各前記第２補正サブユニットと前記スケーリングコンデンサＣｓとは何れも直列接続関係にあるため、前記切替スイッチがオフになって、前記第２補正ユニットを選択した場合、各前記第１スイッチＳｎ（Ｓｎ１、Ｓｎ２……Ｓｎｎ）は何れもオフになり、前記第２補正サブユニットへの影響を回避する。

【0027】

本発明の好適な実施形態として、前記切替スイッチ、各第１スイッチ及び各第２スイッチが含まれる、本発明における全てのスイッチは何れもトランスミッションゲート形態のスイッチであり、これによって、電荷注入による非線形という問題を解決し、具体的に、図３に示すように、各スイッチは同じサイズを有するＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタから構成され、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのソースは共同に接続されてスイッチの１つの入力／出力端Ｖｉｎを形成し、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのドレインは共同に接続されてスイッチの別の入力／出力端Ｖｏｕｔを形成し、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのゲート(ＣＴ、ＣＴＮ)はスイッチの制御端を形成する。また、本発明において、各スイッチの制御に対して、補正作業員が人工で一つずつ制御してもよいし、外部の制御回路によって実現してもよく、具体的な制御形態について、本発明は限定していなく、ポジションに基づいて一つずつ制御すればよい。

【0028】

以上、最適な実施例を結合して本発明を記載したが、本発明は以上に開示された実施例に限定されず、本発明の本質による各種の補正、同等組み合わせをカバーすべきである。

【図1】

【図2】

【図3】

【図4】