特開 2024-29561 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024029561

(43)【公開日】2024-03-06

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240228BHJP

【ＦＩ】

H02M3/28 K

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022131890

(22)【出願日】2022-08-22

(71)【出願人】

【識別番号】390013723

【氏名又は名称】ＴＤＫラムダ株式会社

(71)【出願人】

【識別番号】304021288

【氏名又は名称】国立大学法人長岡技術科学大学

(74)【代理人】

【識別番号】110001357

【氏名又は名称】弁理士法人つばさ国際特許事務所

(72)【発明者】

【氏名】坂井 哲也

(72)【発明者】

【氏名】岩谷 一生

(72)【発明者】

【氏名】大内 光

(72)【発明者】

【氏名】宮▲崎▼ 敏昌

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS04

5H730AS05

5H730BB27

5H730DD03

5H730DD04

5H730EE04

5H730EE08

5H730EE57

5H730EE59

5H730FD01

5H730FD11

5H730FG11

5H730FG15

(57)【要約】

【課題】入力電圧の過渡変化状態での効率を向上させることが可能な電力変換装置を提供する。
【解決手段】本発明の一実施の形態に係る電力変換装置は、第１巻線と第２巻線とを有する絶縁トランスと、第１フルブリッジ回路と、第２フルブリッジ回路と、インダクタンス成分と、入力電圧を検出する電圧検出部と、第１フルブリッジ回路における各レグ間の第１の位相角と、第２フルブリッジ回路における各レグ間の第２の位相角と、第１フルブリッジ回路側と第２フルブリッジ回路側との間の第３の位相角とに基づいて、複数のスイッチング素子の動作を制御する制御部と、を備えている。制御部は、電圧検出部によって検出された入力電圧が過渡変化している状態において、入力電圧の過渡変化に起因した、インダクタンス成分に流れるトランス電流の増加を、電圧検出部によって検出された入力電圧の値と、第１ないし第３の位相角の値とに基づいて、予測すると共に、予測したトランス電流の増加が抑制されるように、第１および第２の位相角の値の更新処理を行う。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１端子対および第２端子対と、
前記第１端子対側の第１巻線と、前記第２端子対側の第２巻線と、を有する絶縁トランスと、
前記第１端子対と前記第１巻線との間に配置された第１フルブリッジ回路と、
前記第２端子対と前記第２巻線との間に配置された第２フルブリッジ回路と、
前記第１フルブリッジ回路と前記第２フルブリッジ回路との間に配置されたインダクタンス成分と、
前記第１端子対および前記第２端子対のうちの一方の端子対から入力される入力電圧を検出する電圧検出部と、
前記第１フルブリッジ回路における各レグ間の第１の位相角と、前記第２フルブリッジ回路における各レグ間の第２の位相角と、前記第１フルブリッジ回路側と前記第２フルブリッジ回路側との間の第３の位相角とに基づいて、前記第１フルブリッジ回路および前記第２フルブリッジ回路の各々に含まれる複数のスイッチング素子の動作を制御する制御部と
を備え、
前記制御部は、
前記電圧検出部によって検出された前記入力電圧が過渡変化している状態において、
前記入力電圧の過渡変化に起因した、前記インダクタンス成分に流れるトランス電流の増加を、前記電圧検出部によって検出された前記入力電圧の値と、前記第１ないし第３の位相角の値とに基づいて、予測すると共に、
予測した前記トランス電流の増加が抑制されるように、前記第１および第２の位相角の値の更新処理を行う
電力変換装置。

【請求項2】

前記電圧検出部は、前記第１端子対および前記第２端子対のうちの他方の端子対から出力される出力電圧を、更に検出し、
前記制御部は、
前記電圧検出部によって検出された前記入力電圧と前記出力電圧とに基づいて、前記第１および第２の位相角を求めると共に、
前記入力電圧が過渡変化している状態においても、前記第１巻線の電圧と前記第２巻線の電圧との差分に対応するトランス電圧におけるサンプリング周期内での時間積を、０（ゼロ）に近づけることによって、予測した前記トランス電流の増加が抑制されるように、前記第１および第２の位相角の値の更新処理を行う
請求項１に記載の電力変換装置。

【請求項3】

前記電圧検出部は、前記入力電圧および前記出力電圧をそれぞれ、前記サンプリング周期にて検出し、
前記制御部は、
現在の前記サンプリング周期内での前記入力電圧の変動量が、次の前記サンプリング周期内での前記入力電圧の変動量と等しくなると仮定して、次の前記サンプリング周期内での前記入力電圧の変動量について、予測演算を行うと共に、
前記入力電圧の変動量についての前記予測演算の結果を利用して、前記トランス電圧における前記サンプリング周期内での時間積が、０に近づくようにする
請求項２に記載の電力変換装置。

【請求項4】

前記制御部は、サンプリング周期の半分の期間ごとに、前記第１および第２の位相角の値の更新処理を行う
請求項１ないし請求項３のいずれか１項に記載の電力変換装置。

【請求項5】

前記第１巻線の電圧および前記第２巻線の電圧はそれぞれ、Ｈ（ハイ）電圧期間とＬ（ロー）電圧期間とを含んでおり、
前記制御部は、
前記サンプリング周期の半分の期間ごとに、前記第１および第２の位相角の値の更新処理を行うことにより、
前記サンプリング周期内の前半の期間のうちの、前記第１巻線の電圧における前記Ｌ電圧期間の長さと、前記第２巻線の電圧における前記Ｌ電圧期間の長さとについて、それぞれ調整を行うと共に、
前記サンプリング周期内の後半の期間のうちの、前記第１巻線の電圧における前記Ｌ電圧期間の長さと、前記第２巻線の電圧における前記Ｌ電圧期間の長さとについて、それぞれ調整を行う
請求項４に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力を変換する電力変換装置に関する。

【背景技術】

【0002】

電力変換装置の一例として、種々のＤＣ－ＤＣコンバータが提案されている。このＤＣ－ＤＣコンバータの一例としては、例えば、ＤＡＢ（Dual Active Bridge）コンバータが挙げられる（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１６６３８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような電力変換装置では、入力電圧が過渡変化している状態（過渡変化状態）において、効率が低下する場合がある。したがって、入力電圧の過渡変化状態での効率を向上させることが可能な、電力変換装置を提供することが望ましい。

【課題を解決するための手段】

【0005】

本発明の一実施の形態に係る電力変換装置は、第１端子対および第２端子対と、第１端子対側の第１巻線と第２端子対側の第２巻線とを有する絶縁トランスと、第１端子対と第１巻線との間に配置された第１フルブリッジ回路と、第２端子対と第２巻線との間に配置された第２フルブリッジ回路と、第１フルブリッジ回路と第２フルブリッジ回路との間に配置されたインダクタンス成分と、第１端子対および第２端子対のうちの一方の端子対から入力される入力電圧を検出する電圧検出部と、第１フルブリッジ回路における各レグ間の第１の位相角と、第２フルブリッジ回路における各レグ間の第２の位相角と、第１フルブリッジ回路側と第２フルブリッジ回路側との間の第３の位相角とに基づいて、第１フルブリッジ回路および第２フルブリッジ回路の各々に含まれる複数のスイッチング素子の動作を制御する制御部と、を備えたものである。上記制御部は、電圧検出部によって検出された入力電圧が過渡変化している状態において、入力電圧の過渡変化に起因した、インダクタンス成分に流れるトランス電流の増加を、電圧検出部によって検出された入力電圧の値と、第１ないし第３の位相角の値とに基づいて、予測すると共に、予測したトランス電流の増加が抑制されるように、第１および第２の位相角の値の更新処理を行う。

【発明の効果】

【0006】

本発明の一実施の形態に係る電力変換装置によれば、入力電圧の過渡変化状態での効率を向上させることが可能となる。

【図面の簡単な説明】

【0007】

【図1】本発明の一実施の形態に係る電力変換装置の概略構成例を表す回路図である。

【図2】比較例に係るＴＣＭの動作例を表すタイミング図である。

【図3】実施例に係るＴＣＭの動作例を表すタイミング図である。

【図4】図２，図３に示した「Ｍｏｄｅ Ａ」での動作状態例を表す回路図である。

【図5】図２，図３に示した「Ｍｏｄｅ Ｂ」での動作状態例を表す回路図である。

【図6】図２，図３に示した「Ｍｏｄｅ Ｃ」での動作状態例を表す回路図である。

【図7】図２，図３に示した「Ｍｏｄｅ Ｄ」での動作状態例を表す回路図である。

【図8】図２，図３に示した「Ｍｏｄｅ Ｅ」での動作状態例を表す回路図である。

【図9】図２，図３に示した「Ｍｏｄｅ Ｆ」での動作状態例を表す回路図である。

【図10】サンプリング周期内での入力電圧の変動量について説明するためのタイミング図である。

【図11】入力電圧の変動量の予測演算について説明するためのタイミング図である。

【図12】実施例に係る位相角の値の更新処理の一例を表す流れ図である。

【図13】実施例および比較例に係る各種パラメータの一例を表す図である。

【図14】比較例に係るトランス電流における過渡応答（入力電圧の過渡変化に対する応答）の特性例を表すタイミング図である。

【図15】実施例に係るトランス電流における過渡応答の特性例を表すタイミング図である。

【発明を実施するための形態】

【0008】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

【0009】

＜１．実施の形態＞
［構成］
図１は、本発明の一実施の形態に係る電力変換装置（電力変換装置１）の概略構成例を、回路図で表したものである。この電力変換装置１は、入力電源１０（例えば、太陽光などの再生可能エネルギーを基にして得られた直流電源）から供給される直流の入力電圧Ｖpvを、直流の出力電圧Ｖgridへと変換し、負荷９に電力を供給するＤＣ－ＤＣコンバータとして構成されている。なお、この負荷９としては、例えばバッテリ等が挙げられる。

【0010】

また、この電力変換装置１は、以下説明するように、双方向型のＤＣ－ＤＣコンバータの１種である、ＤＡＢコンバータとして構成されている。つまり、上記した場合とは逆に、例えば、負荷９側から供給される電力を変換し、入力電源１０側へと供給することも可能となっている。ただし、本実施の形態では、上記したように、入力電源１０側から供給される電力を変換し、負荷９側へと出力する場合の例について、説明する。つまり、本実施の形態では、入力電源１０側を１次側とし、負荷９側を２次側とした場合の例となっている。

【0011】

なお、電力変換装置１における変換の態様としては、アップコンバート（昇圧型）およびダウンコンバート（降圧型）のいずれであってもよい。ただし、本実施の形態では、昇圧型の場合（入力電圧Ｖpvを昇圧して、出力電圧Ｖgridを生成する場合）の例について、説明する。

【0012】

電力変換装置１は、２つの入力端子Ｔ１，Ｔ２と、２つの出力端子Ｔ３，Ｔ４と、２つのフルブリッジ回路２１，２２と、絶縁性のトランス３と、電圧検出回路４と、位相演算回路５と、駆動回路６とを、備えている。電力変換装置１はまた、入力コイルＬin、出力コイルＬout、インダクタンス成分Ｌpv、入力コンデンサＣin、および、出力コンデンサＣoutを、備えている。

【0013】

なお、入力端子Ｔ１，Ｔ２間には入力電圧Ｖpvが入力され、出力端子Ｔ３，Ｔ４の間からは出力電圧Ｖgridが出力されるようになっている。また、入力端子Ｔ１には高圧ラインＬ１Ｈが接続され、入力端子Ｔ２には低圧ラインＬ１Ｌが接続され、出力端子Ｔ３には高圧ラインＬ２Ｈが接続され、出力端子Ｔ４には低圧ラインＬ２Ｌが接続されている。

【0014】

ここで、入力端子Ｔ１，Ｔ２は、本発明における「入力端子対」の一具体例に対応し、出力端子Ｔ３，Ｔ４は、本発明における「出力端子対」の一具体例に対応している。また、フルブリッジ回路２１は、本発明における「第１フルブリッジ回路」の一具体例に対応し、フルブリッジ回路２２は、本発明における「第２フルブリッジ回路」の一具体例に対応している。トランス３は、本発明における「絶縁トランス」の一具体例に対応し、電圧検出回路４は、本発明における「電圧検出部」の一具体例に対応している。位相演算回路５および駆動回路６は、本発明における「制御部」の一具体例に対応している。

【0015】

入力コイルＬinは、高圧ラインＬ１Ｈ上において、入力端子Ｔ１と後述するフルブリッジ回路２１との間の位置に、配置されている。入力コンデンサＣinは、入力コイルＬinとフルブリッジ回路２１との間の位置において、高圧ラインＬ１Ｈと低圧ラインＬ１Ｌとの間に配置されている。出力コイルＬoutは、高圧ラインＬ２Ｈ上において、出力端子Ｔ３と後述するフルブリッジ回路２２との間の位置に、配置されている。出力コンデンサＣoutは、出力コイルＬoutとフルブリッジ回路２２との間の位置において、高圧ラインＬ２Ｈと低圧ラインＬ２Ｌとの間に配置されている。また、インダクタンス成分Ｌpvは、後述するフルブリッジ回路２１内の接続点Ｐ１と、後述するトランス３（巻線３１）との間の接続ライン上に、配置されている。なお、インダクタンス成分Ｌpvは、後述するトランス３における漏れインダクタンスにより構成されていてもよいし、あるいは、そのような漏れインダクタンスとは別個に設けられているようにしてもよい。

【0016】

（フルブリッジ回路２１）
フルブリッジ回路２１は、入力端子Ｔ１，Ｔ２と、後述するトランス３における巻線３１との間に、配置されている。このフルブリッジ回路２１は、４つのスイッチング素子Ｓ１～Ｓ４を有している。

【0017】

ここで、スイッチング素子Ｓ１～Ｓ４はそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。

【0018】

なお、スイッチング素子Ｓ１～Ｓ４としては、例えば電界効果型トランジスタ（ＭＯＳ－ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの、各種のスイッチ素子が用いられる。また、図１の例では、スイッチング素子Ｓ１～Ｓ４における各スイッチ素子に対して、ダイオードが並列接続されている。

【0019】

フルブリッジ回路２１では、高圧ラインＬ１Ｈと低圧ラインＬ１Ｌとの間を繋ぐ第１ブリッジ（第１レグ）上において、２つのスイッチング素子Ｓ１，Ｓ２が互いに直列接続されている。また、高圧ラインＬ１Ｈと低圧ラインＬ１Ｌとの間で第１ブリッジと並列接続された第２ブリッジ（第２レグ）上において、２つのスイッチング素子Ｓ３，Ｓ４が互いに直列接続されている。具体的には、第１ブリッジ上では、高圧ラインＬ１Ｈと接続点Ｐ１との間にスイッチング素子Ｓ１が配置され、接続点Ｐ１と低圧ラインＬ１Ｌとの間にスイッチング素子Ｓ２が配置されている。また、第２ブリッジ上では、高圧ラインＬ１Ｈと接続点Ｐ２との間にスイッチング素子Ｓ３が配置され、接続点Ｐ２と低圧ラインＬ１Ｌとの間にスイッチング素子Ｓ４が配置されている。

【0020】

なお、上記した接続点Ｐ１，Ｐ２間では、前述したインダクタンス成分Ｌpvと、後述するトランス３における巻線３１とが、この順序にて互いに直列接続されている。

【0021】

（トランス３）
トランス３は、入力端子Ｔ１，Ｔ２側（図１の例では１次側）の巻線３１と、出力端子Ｔ３，Ｔ４側（図１の例では２次側）の巻線３２と、を有している。

【0022】

ここで、巻線３１は、本発明における「第１巻線」の一具体例に対応し、巻線３２は、本発明における「第２巻線」の一具体例に対応している。

【0023】

巻線３１の第１端（一端）は、インダクタンス成分Ｌpvを介して接続点Ｐ１に接続され、巻線３１の第２端（他端）は、接続点Ｐ２に接続されている。また、巻線３２の第１端（一端）は、後述するフルブリッジ回路２２内の接続点Ｐ３に接続され、巻線３２の第２端（他端）は、フルブリッジ回路２２内の接続点Ｐ４に接続されている。

【0024】

（フルブリッジ回路２２）
フルブリッジ回路２２は、出力端子Ｔ３，Ｔ４と、トランス３における巻線３２との間に、配置されている。このフルブリッジ回路２２は、４つのスイッチング素子Ｓ５～Ｓ８を有している。

【0025】

ここで、スイッチング素子Ｓ５～Ｓ８はそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。

【0026】

なお、スイッチング素子Ｓ５～Ｓ８としても、前述したスイッチング素子Ｓ１～Ｓ４と同様に、例えばＭＯＳ－ＦＥＴやＩＧＢＴなどの、各種のスイッチ素子が用いられる。また、図１の例では、スイッチング素子Ｓ５～Ｓ８における各スイッチ素子に対して、ダイオードが並列接続されている。

【0027】

フルブリッジ回路２２では、高圧ラインＬ２Ｈと低圧ラインＬ２Ｌとの間を繋ぐ第３ブリッジ（第３レグ）上において、２つのスイッチング素子Ｓ５，Ｓ６が互いに直列接続されている。また、高圧ラインＬ２Ｈと低圧ラインＬ２Ｌとの間で第３ブリッジと並列接続された第４ブリッジ（第４レグ）上において、２つのスイッチング素子Ｓ７，Ｓ８が互いに直列接続されている。具体的には、第３ブリッジ上では、高圧ラインＬ２Ｈと接続点Ｐ３との間にスイッチング素子Ｓ５が配置され、接続点Ｐ３と低圧ラインＬ２Ｌとの間にスイッチング素子Ｓ６が配置されている。また、第４ブリッジ上では、高圧ラインＬ２Ｈと接続点Ｐ４との間にスイッチング素子Ｓ７が配置され、接続点Ｐ４と低圧ラインＬ２Ｌとの間にスイッチング素子Ｓ８が配置されている。

【0028】

（電圧検出回路４）
電圧検出回路４は、入力端子Ｔ１，Ｔ２および出力端子Ｔ３，Ｔ４のうちの一方の端子対から入力される入力電圧（図１の例では、入力端子Ｔ１，Ｔ２から入力される入力電圧Ｖpv）を、検出する回路である。また、電圧検出回路４は、入力端子Ｔ１，Ｔ２および出力端子Ｔ３，Ｔ４のうちの他方の端子対から出力される出力電圧（図１の例では、出力端子Ｔ３，Ｔ４から出力される出力電圧Ｖgrid）を、検出する。このような電圧検出回路４は、詳細は後述するが、入力電圧Ｖpvおよび出力電圧Ｖgridをそれぞれ、所定のサンプリング周期Ｔｓ（＝１／サンプリング周波数ｆｓ）にて検出するようになっている。

【0029】

位相演算回路５は、フルブリッジ回路２１における各レグ間（前述した第１レグと第２レグとの間）の第１の位相角（位相角Ω11，Ω21）と、フルブリッジ回路２２における各レグ間（前述した第３レグと第４レグとの間）の第２の位相角（位相角Ω12，Ω22）と、フルブリッジ回路２１側とフルブリッジ回路２２側との間の第３の位相角（位相角δ）とをそれぞれ求めると共に、電圧検出回路４によって検出された入力電圧Ｖpvおよび出力電圧Ｖgridに基づいて、上記した第１のおよび第２の位相角をそれぞれ、後述する所定の演算により求める回路である。また、位相演算回路５は、詳細は後述するが、入力電圧Ｖpvが過渡変化している状態（過渡変化状態）において、このような入力電圧Ｖpvの過渡変化に起因した、トランス電流ｉＬ（前述したインダクタンス成分Ｌpvに流れる電流：図１参照）の増加を、予測するようになっている。具体的には、位相演算回路５は、そのようなトランス電流ｉＬの増加を、例えば、入力電圧Ｖpvおよび出力電圧Ｖgridの各値と、上記した位相角δ，Ω11，Ω21，Ω12，Ω22（上記した第１ないし第３の位相角）の各値とに基づいて、予測する。そして、位相演算回路５は、このようにして予測したトランス電流ｉＬの増加が抑制されるように、位相角Ω11，Ω21，Ω12，Ω22（上記した第１および第２の位相角）の各値の更新処理を行う。また、位相演算回路５は、このような位相角Ω11，Ω21，Ω12，Ω22（第１および第２の位相角）の各値の更新処理を、上記したサンプリング周期Ｔｓの半分の期間（半周期）ごとに、行うようになっている。

【0030】

なお、位相演算回路５の動作例（上記した各種の演算処理例）の詳細については、後述する。

【0031】

（駆動回路６）
駆動回路６は、位相演算回路５から出力される位相角δ，Ω11，Ω21，Ω12，Ω22（第１ないし第３の位相角）に基づいて、フルブリッジ回路２１，２２に含まれる各スイッチング素子Ｓ１～Ｓ８の動作（スイッチング動作）を制御する、スイッチング駆動を行う回路である。具体的には、駆動回路６は、スイッチング素子Ｓ１～Ｓ８に対して、駆動信号ＳＧ１～ＳＧ８を個別に供給することで、各スイッチング素子Ｓ１～Ｓ８におけるスイッチング動作を制御するようになっている。

【0032】

また、駆動回路６は、各スイッチング素子Ｓ１～Ｓ８のスイッチング動作を制御する（スイッチング駆動を行う）際に、所定のスイッチング周期Ｔ（＝１／スイッチング周波数ｆ）にて、ＴＣＭ（Triangular Current Modulation）による制御を行うようになっている。このＴＣＭの動作の際には、以下詳述するように、上記したスイッチング周期Ｔ内に、６つのモード（後述する「Ｍｏｄｅ Ａ」～「Ｍｏｄｅ Ｆ」）がそれぞれ、時系列に沿ってこの順にて、含まれるようになっている。また、これらの６つのモードは、トランス３における巻線３１の電圧（後述する巻線電圧ｖpv）と巻線３２の電圧（後述する巻線電圧ｖgrid）との差分に対応する、トランス電圧ｖＬ（＝ｖpv－ｖgrid）に応じて、規定されている。なお、このＴＣＭの動作例の詳細については、以下にて詳述する。

【0033】

［動作および作用・効果］
（Ａ．ＴＣＭの動作例）
最初に、図２～図９を参照して、上記したＴＣＭの動作例について説明する。

【0034】

図２は、比較例に係る一般的なＴＣＭの動作例を、タイミング図で表したものであり、図３は、本実施の形態における実施例に係るＴＣＭの動作例を、タイミング図で表したものである。具体的には、図２，図３では、トランス３における巻線３１の電圧（巻線電圧ｖpv）および巻線３２の電圧（巻線電圧ｖgrid）と、前述したトランス電流ｉＬ（インダクタンス成分Ｌpvに流れる電流）との各々について、時間ｔに沿ったタイミング波形を示している。なお、これらの図２（比較例）と図３（実施例）との相違点等については、後述する。

【0035】

まず、図２，図３に示したように、上記した巻線電圧ｖpv，ｖgridはそれぞれ、正（プラス）側のＨ（ハイ）電圧期間と、負（マイナス）側のＨ電圧期間と、Ｌ（ロー）電圧期間とを含む、矩形波となっている。図２，図３の例では、正側のＨ電圧期間においては、＋１５０Ｖ程度の電圧値となり、負側のＨ電圧期間においては、－１５０Ｖ程度の電圧値となり、Ｌ電圧期間においては、０Ｖとなっている。

【0036】

また、図２，図３の例では、巻線電圧ｖpvについては、「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｄ」の各期間がＬ電圧期間となり、「Ｍｏｄｅ Ｂ」，「Ｍｏｄｅ Ｃ」の各期間が正側のＨ電圧期間となり、「Ｍｏｄｅ Ｅ」，「Ｍｏｄｅ Ｆ」の各期間が負側のＨ電圧期間となる（図２参照）。一方、図２，図３の例では、巻線電圧ｖgridについては、「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｂ」，「Ｍｏｄｅ Ｄ」，「Ｍｏｄｅ Ｅ」の各期間がＬ電圧期間となり、「Ｍｏｄｅ Ｃ」の期間が正側のＨ電圧期間となり、「Ｍｏｄｅ Ｆ」の期間が負側のＨ電圧期間となる（図２参照）。つまり、巻線電圧ｖpvは巻線電圧ｖgridと比べて、（「Ｍｏｄｅ Ｂ」にて）先に立ち上ったり、（「Ｍｏｄｅ Ｅ」にて）先に立ち下がったりする一方、巻線電圧ｖpv，ｖgridはそれぞれ、（「Ｍｏｄｅ Ｃ」，「Ｍｏｄｅ Ｆ」の各終了時にて）ほぼ同一のタイミングで、Ｌ電圧期間へと移行するようになっている。

【0037】

なお、上記した巻線電圧ｖpv，ｖgridにおける、正側のＨ電圧期間および負側のＨ電圧期間がそれぞれ、本発明における「Ｈ電圧期間」の一具体例に対応している。

【0038】

一方、図２，図３の例では、トランス電流ｉＬは、三角波となっている。具体的には、図２，図３の例では、トランス電流ｉＬは、正側の三角波の期間（「Ｍｏｄｅ Ｂ」，「Ｍｏｄｅ Ｃ」の各期間）と、負側の三角波の期間（「Ｍｏｄｅ Ｅ」，「Ｍｏｄｅ Ｆ」の各期間）と、Ｌ電圧期間（「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｄ」の各期間）とを、それぞれ含んでいる。また、正側の三角波は、「Ｍｏｄｅ Ｂ」の期間にて立ち上がり、「Ｍｏｄｅ Ｃ」の期間にて立ち下がっている。同様に、負側の三角波は、「Ｍｏｄｅ Ｅ」の期間にて立ち下がり、「Ｍｏｄｅ Ｆ」の期間にて立ち上がっている。

【0039】

また、図４～図９はそれぞれ、図２，図３に示したＴＣＭの動作の際の「Ｍｏｄｅ Ａ」～「Ｍｏｄｅ Ｆ」での各動作状態例を、回路図で表したものである。なお、これらの図４～図９では、便宜上、電圧検出回路４、位相演算回路５および駆動回路６の図示をそれぞれ省略していると共に、各スイッチング素子Ｓ１～Ｓ８におけるオン状態およびオフ状態をそれぞれ、便宜上、スイッチの形状で図示している。

【0040】

まず、図４に示した「Ｍｏｄｅ Ａ」の動作状態例では、駆動回路６から供給される各駆動信号ＳＧ１～ＳＧ８に基づき、スイッチング素子Ｓ２，Ｓ４，Ｓ６，Ｓ８がそれぞれ、オン状態に設定され、スイッチング素子Ｓ１，Ｓ３，Ｓ５，Ｓ７がそれぞれ、オフ状態に設定される。これにより、この「Ｍｏｄｅ Ａ」において電力変換装置１では、インダクタンス成分Ｌpv、スイッチング素子Ｓ６、スイッチング素子Ｓ８、スイッチング素子Ｓ４およびスイッチング素子Ｓ２をそれぞれ、この順序にて経由して周回する、トランス電流ｉＬが流れることになる。

【0041】

次に、図５に示した「Ｍｏｄｅ Ｂ」の動作状態例では、駆動回路６から供給される各駆動信号ＳＧ１～ＳＧ８に基づき、スイッチング素子Ｓ１，Ｓ４，Ｓ６，Ｓ８がそれぞれ、オン状態に設定され、スイッチング素子Ｓ２，Ｓ３，Ｓ５，Ｓ７がそれぞれ、オフ状態に設定される。これにより、この「Ｍｏｄｅ Ｂ」において電力変換装置１では、インダクタンス成分Ｌpv、スイッチング素子Ｓ６、スイッチング素子Ｓ８、スイッチング素子Ｓ４、入力電源１０、入力コイルＬinおよびスイッチング素子Ｓ１をそれぞれ、この順序にて経由して周回する、トランス電流ｉＬが流れることになる。

【0042】

続いて、図６に示した「Ｍｏｄｅ Ｃ」の動作状態例では、駆動回路６から供給される各駆動信号ＳＧ１～ＳＧ８に基づき、スイッチング素子Ｓ１，Ｓ４，Ｓ５，Ｓ８がそれぞれ、オン状態に設定され、スイッチング素子Ｓ２，Ｓ３，Ｓ６，Ｓ７がそれぞれ、オフ状態に設定される。これにより、この「Ｍｏｄｅ Ｃ」において電力変換装置１では、インダクタンス成分Ｌpv、スイッチング素子Ｓ５、出力コイルＬout、負荷９、スイッチング素子Ｓ８、スイッチング素子Ｓ４、入力電源１０、入力コイルＬinおよびスイッチング素子Ｓ１をそれぞれ、この順序にて経由して周回する、トランス電流ｉＬが流れることになる。

【0043】

次いで、図７に示した「Ｍｏｄｅ Ｄ」の動作状態例では、駆動回路６から供給される各駆動信号ＳＧ１～ＳＧ８に基づき、スイッチング素子Ｓ２，Ｓ４，Ｓ６，Ｓ８がそれぞれ、オン状態に設定され、スイッチング素子Ｓ１，Ｓ３，Ｓ５，Ｓ７がそれぞれ、オフ状態に設定される。これにより、この「Ｍｏｄｅ Ｄ」において電力変換装置１では、インダクタンス成分Ｌpv、スイッチング素子Ｓ２、スイッチング素子Ｓ４、スイッチング素子Ｓ８およびスイッチング素子Ｓ６をそれぞれ、この順序にて経由して周回する、トランス電流ｉＬが流れることになる。

【0044】

続いて、図８に示した「Ｍｏｄｅ Ｅ」の動作状態例では、駆動回路６から供給される各駆動信号ＳＧ１～ＳＧ８に基づき、スイッチング素子Ｓ２，Ｓ３，Ｓ６，Ｓ８がそれぞれ、オン状態に設定され、スイッチング素子Ｓ１，Ｓ４，Ｓ５，Ｓ７がそれぞれ、オフ状態に設定される。これにより、この「Ｍｏｄｅ Ｅ」において電力変換装置１では、インダクタンス成分Ｌpv、スイッチング素子Ｓ２、入力電源１０、入力コイルＬin、スイッチング素子Ｓ３、スイッチング素子Ｓ８およびスイッチング素子Ｓ６をそれぞれ、この順序にて経由して周回する、トランス電流ｉＬが流れることになる。

【0045】

そして、図９に示した「Ｍｏｄｅ Ｆ」の動作状態例では、駆動回路６から供給される各駆動信号ＳＧ１～ＳＧ８に基づき、スイッチング素子Ｓ２，Ｓ３，Ｓ６，Ｓ７がそれぞれ、オン状態に設定され、スイッチング素子Ｓ１，Ｓ４，Ｓ５，Ｓ８がそれぞれ、オフ状態に設定される。これにより、この「Ｍｏｄｅ Ｆ」において電力変換装置１では、インダクタンス成分Ｌpv、スイッチング素子Ｓ２、入力電源１０、入力コイルＬin、スイッチング素子Ｓ３、スイッチング素子Ｓ７、出力コイルＬout、負荷９およびスイッチング素子Ｓ６をそれぞれ、この順序にて経由して周回する、トランス電流ｉＬが流れることになる。

【0046】

ところで、ＤＡＢコンバータでは一般に、トランスの巻数比と入出力電圧比とが一致しない場合には、逆流電流により実効値電流が増加し、素子のストレス増加などの問題が生じ得る。また、太陽光などの再生可能エネルギーを基にして得られた直流電源を、ＤＡＢコンバータの入力側に接続した場合、入力電圧や入力電力が不安定となり、過渡的な電流変化（入力電圧等の過渡変化に起因した実効値電流の増加）も課題となる。

【0047】

そこで、上記したＴＣＭの動作を適用することで、ＤＡＢコンバータにおけるトランスの巻数比と入出力電圧比とが一致しないような場合や、ＤＡＢコンバータの入力電圧等が過渡変化している場合でも、逆流電流を０（ゼロ）Ａに近づけて、実効値電流の増加を抑制することができる。また、このようなＴＣＭの動作をＤＡＢコンバータに適用することで、従来の方形波動作の場合と比べ、ＤＡＢコンバータにおける効率を向上させることができる。

【0048】

具体的には、例えば図２，図３に示したように、ＴＣＭの動作では、上記した「Ｍｏｄｅ Ｂ」，「Ｍｏｄｅ Ｃ」の期間と、「Ｍｏｄｅ Ｅ」，「Ｍｏｄｅ Ｆ」の期間とにおいてそれぞれ、トランス電流ｉＬ＝０Ａとなるように調整されるため、逆流電流が流れる「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｄ」の期間ではそれぞれ、トランス電流ｉＬ＝０Ａとなる。そして、これらの「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｄ」の期間ではそれぞれ、トランス電流ｉＬ＝０Ａとなることから、上記した実効値電流の増加が抑制されるとともに、これらの期間での導通損失が低減され、効率が向上することになる。

【0049】

また、トランス電流ｉＬの平均値は０Ａとなるため、スイッチング周期Ｔ（＝１／スイッチング周波数ｆ）内でのトランス電圧ｖＬ（＝ｖpv－ｖgrid）は、０となる。そのため、「Ｍｏｄｅ Ａ」～「Ｍｏｄｅ Ｆ」の時間をそれぞれ、ｔａ～ｔｆとすると、以下の式（１），（２）がそれぞれ成立する。なお、式（１），（２）中の「ｎ」は、トランス３における巻線３１，３２同士の巻数比ｎ（＝巻線３１の巻数ｎ１／巻線３２の巻数ｎ２）を、表している。また、これらの式（１），（２）を解くと、これらを満たすことができるＴＣＭの各パラメータ（従来の一般的なＴＣＭの動作における位相角Ω１，Ω２）は、以下の式（３）～（５）にて表される。なお、δを大きくすると「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｄ」の各期間が減少するため、ＴＣＭ動作が成立する（「Ｍｏｄｅ Ａ」，「Ｍｏｄｅ Ｄ」の各期間＞０の条件）δの限界値としてのδmaxを、式（５）のように定義している。

【0050】

【数1】

【0051】

ＴＣＭの動作では、上記（１）～（５）式を用いて、定期的に入力電圧Ｖpvを読み取ることで、ＴＣＭの波形（駆動信号ＳＧ１～ＳＧ８）を出力するようになっている。

【0052】

（Ｂ．入力電圧Ｖpvの過渡変化状態におけるトランス電流ｉＬの過渡応答について）
ところで、入力電圧Ｖpvの変動によるＤＡＢコンバータへの影響としては、以下の２つに大別される。
・定常状態での効率低下
・過渡変化状態での効率低下

【0053】

このうち、定常状態での効率低下については、上記したＴＣＭの動作を適用させることで、ＤＡＢコンバータにおける効率低下が改善される。一方、従来の一般的なＴＣＭの動作（図２に示した比較例の場合）では、入力電圧Ｖpvの過渡変化状態での効率低下については、改善することができない。そこで本実施の形態では、例えば図３に示した実施例にて示した手法（詳細は後述）を、ＴＣＭの動作に適用させることで、入力電圧Ｖpvの過渡変化状態での効率低下についても、改善させるようにしている。

【0054】

最初に、上記した入力電圧Ｖpvの過渡変化に起因した、トランス電流ｉＬの変化（増加）の要因について、説明する。

【0055】

図１０は、サンプリング周期Ｔｓ内での入力電圧Ｖpvの変動量ΔＶpvについて説明するための、タイミング図である。なお、この図１０では、横軸の時間ｔに沿った、サンプリング周期Ｔｓごとのサンプリングタイミングをそれぞれ、（ｋ－１），ｋ，（ｋ＋１）等として示している。

【0056】

まず、ＤＡＢコンバータにおけるトランス電流ｉＬの波形は、トランス電圧ｖＬの大きさと印加時間とによって、決定される。ところが、入力電圧Ｖpvが過渡変化している状態では、図１０に示した例（入力電圧Ｖpvが徐々に減少する過渡変化を示す場合の例）のように、実際の入力電圧Ｖpv’とサンプリングした入力電圧Ｖpvとの間に、変動量ΔＶpv＝（Ｖpv－Ｖpv’）が生じる。

【0057】

また、ＴＣＭの動作の際の「Ｍｏｄｅ Ａ」～「Ｍｏｄｅ Ｆ」におけるトランス電圧ｖＬをそれぞれ、ｖＬａ～ｖＬｆとすると、図４～図９に示した例により、これらのトランス電圧ｖＬａ～ｖＬｆはそれぞれ、以下の式（６）～（１１）にて表される。

【0058】

【数2】

【0059】

ここで、ＴＣＭにおける定常状態では、上記したトランス電圧ｖＬ（ｖＬａ～ｖＬｆ）における、サンプリング周期Ｔｓ内での時間積は、以下の式（１２）となるように（トランス電圧ｖＬの時間積＝０となるように）設定される。ところが、入力電圧Ｖpvの過渡変化状態では、入力電圧Ｖpvにおいて上記した変動量ΔＶpv＝（Ｖpv－Ｖpv’）が生じるため、以下の式（１３）に示したように、トランス電圧ｖＬの時間積が、０とはらなない。トランス電流ｉＬは、これらのトランス電圧ｖＬによって変化するため、トランス電圧ｖＬの時間積の変動によって、トランス電流ｉＬも変化する。したがって、この時間積の変動による影響を打ち消すために、以下の式（１４）を満たす電圧変動量（式（１４）中の左辺）を求め、そのような変動を意図的に発生させることで、入力電圧Ｖpvの過渡変化に起因したトランス電流ｉＬの変化（増加）を、抑制することができると考えられる。

【0060】

【数3】

【0061】

ところが、入力電圧Ｖpvにおける意図しない過渡変化を想定した場合、上記した電圧変動量を予測する必要があると言える。

【0062】

（Ｃ．本実施の形態の動作例）
そこで、本実施の形態の電力変換装置１では、位相演算回路５が、上記した入力電圧Ｖpvの変動量ΔＶpvについて、以下詳述するようにして、予測演算を行う。そして、位相演算回路５は、そのような入力電圧Ｖpvの変動量ΔＶpvの予測演算の結果を利用することで、上記した入力電圧Ｖpvの過渡変化状態において、入力電圧Ｖpvの過渡変化に起因したトランス電流ｉＬの増加を、予測するようになっている。具体的には、位相演算回路５は、そのようなトランス電流ｉＬの増加を、後述するように、入力電圧Ｖpvおよび出力電圧Ｖgridの各値と、上記した位相角δ，Ω11，Ω21，Ω12，Ω22の各値とに基づいて、予測する。

【0063】

（Ｃ－１．入力電圧Ｖpvの予測演算）
図１１は、入力電圧Ｖpvの変動量ΔＶpvの予測演算について説明するためのタイミング図である。なお、この図１１では、各サンプリングタイミング（ｋ－１），ｋ，（ｋ＋１）にてサンプリングされた入力電圧Ｖpvをそれぞれ、Ｖk-1，Ｖk，Ｖk+1として示している。

【0064】

本実施の形態では、位相演算回路５は、現在のサンプリング周期Ｔｓ内での入力電圧Ｖpvの変動量ΔＶpvが、次のサンプリング周期Ｔｓ内での入力電圧Ｖpvの変動量ΔＶpvと等しくなると仮定して、次のサンプリング周期Ｔｓ内での入力電圧Ｖpvの変動量ΔＶpvについて、予測演算を行う。具体的には、図１１に示した例では、現在のサンプリング周期Ｔｓ（（ｋ－１）～ｋのサンプリング期間）内での入力電圧Ｖpvの変動量ΔＶpvが、次のサンプリング周期Ｔｓ（ｋ～（ｋ＋１）のサンプリング期間）内での入力電圧Ｖpvの変動量ΔＶpvと、等しくなると仮定される。そして、このような仮定を用いて、次のサンプリング周期Ｔｓ（ｋ～（ｋ＋１）のサンプリング期間）内での入力電圧Ｖpvの変動量ΔＶpvについて、予測演算（変動量ΔＶpvの補正演算）が行われる。

【0065】

また、このときの入力電圧Ｖpvの変化が、線形変化であると仮定することで、入力電圧Ｖpvの変動量ΔＶpvの時間積は、例えば図１１中にハッチングして示したように、三角形の面積として近似することができる。そのため、この入力電圧Ｖpvの変動量ΔＶpvの時間積は、以下の（１５）式のように表すことができる。したがって、本実施の形態において発生させるべき電圧変動量（式（１４）中の左辺）は、式（１２）～（１５）により、以下の（１６）式にて表すことができる。

【0066】

【数4】

【0067】

そして、本実施の形態では、このような条件を満たすように、ＴＣＭのパラメータである第１の位相角を位相角Ω11，Ω21に、第２の位相角を位相角Ω12，Ω22に、それぞれ変化（更新）させることで、トランス電圧ｖＬが変化し、上記した電圧変動量を発生させることができる。

【0068】

（Ｃ－２．位相角Ωの値の更新処理）
ここで、本実施の形態では位相演算回路５において、以下のようにして、位相角Ω（Ω11，Ω12，Ω21，Ω22）の更新処理を行う。

【0069】

具体的には、位相演算回路５は、入力電圧Ｖpvが過渡変化している状態においても、トランス電圧ｖＬにおけるサンプリング周期Ｔｓ内での時間積を、０に近づけることによって、上記したようにして予測したトランス電流ｉＬの増加が抑制されるように、位相角Ω11，Ω12，Ω21，Ω22の値の更新処理を行う。また、位相演算回路５は、上記した入力電圧Ｖpvの変動量ΔＶpvについての予測演算の結果を利用して、トランス電圧ｖＬにおけるサンプリング周期Ｔｓ内での時間積が、０に近づくようにする。

【0070】

以下では、前述した図３（本実施の形態の実施例）に加えて、図１２を参照して、このような位相角Ω11，Ω12，Ω21，Ω22の値の更新処理の詳細について、説明する。

【0071】

図１２は、本実施の形態の実施例に係る、位相角Ω（Ω11，Ω12，Ω21，Ω22）の値の更新処理の一例を、時間ｔに沿った流れ図（フローチャート）で表したものである。なお、この図１２中には、前述した現在および次のサンプリングタイミングｋ，（ｋ＋１）についても、示している。

【0072】

まず、従来の一般的なＴＣＭ（図２に示した比較例の場合）では、入力電圧Ｖpvが過渡変化している状態において、入力電圧Ｖpvの変動量ΔＶpvを補償せず、かつ、２種類の位相角Ω１，Ω２のみでトランス電流ｉＬを調整している。これにより、「Ｍｏｄｅ Ｂ」，「Ｍｏｄｅ Ｃ」，「Ｍｏｄｅ Ｅ」，「Ｍｏｄｅ Ｆ」の各期間におけるトランス電流ｉＬの変化量（トランス電圧ｖＬの時間積）は、変動量ΔＶpvが大きい程ずれていき、トランス電流ｉＬに乱れが生じる可能性がある。

【0073】

そこで本実施の形態では、例えば図３，図１２に示したように、ＴＣＭのパラメータを追加して、４種類の位相角Ω11，Ω12，Ω21，Ω22を用いることで、サンプリング周期Ｔｓの半周期ごとに、変動量ΔＶpvを補償するようにしている。また、このような４種類の位相角Ω11，Ω12，Ω21，Ω22を用いた変動量ΔＶpvの補償により、以下の式（１７）～（１９）がそれぞれ成立する。

【0074】

【数5】

【0075】

このようにして、本実施の形態では位相演算回路５は、以下のようにして、サンプリング周期Ｔｓの半分の期間（半周期）ごとに、位相角Ω11，Ω12，Ω21，Ω22の値の更新処理を行う。具体的には、図３，図１２を用いて説明すると、本実施の形態における位相角Ω11，Ω12，Ω21，Ω22の値の更新処理は、以下のようになる。

【0076】

すなわち、まず、電圧検出回路４が、入力電圧Ｖpvおよび出力電圧Ｖgridをそれぞれ、所定のサンプリング周期Ｔｓにて検出する（図１２のステップＳ１１）。次いで、位相演算回路５が、前述した式（５）および以下の式（２０）～（２３）を用いた演算により、位相角Ω11，Ω12，Ω21，Ω22を、それぞれ求める（ステップＳ１２）。なお、これらの式中のδ＝０．８δmaxである。

【0077】

【数6】

【0078】

そして、位相演算回路５は、サンプリング周期Ｔｓの半分の期間（半周期）ごとに、位相角Ω11，Ω12，Ω21，Ω22の値の更新処理を行う（ステップＳ１３，Ｓ１４）。

【0079】

具体的には、まず、位相演算回路５は、サンプリング周期Ｔｓ内の前半の期間（図３中の「Ｍｏｄｅ Ａ」～「Ｍｏｄｅ Ｃ」の期間）において、位相角Ω11，Ω12の更新処理を行う（ステップＳ１３）。これにより位相演算回路５は、サンプリング周期Ｔｓ内の前半の期間のうちの、巻線電圧ｖpvにおけるＬ電圧期間（図３中に示した（２Ω11／ω）の期間：「Ｍｏｄｅ Ａ」の期間に対応）の長さと、巻線電圧ｖgridにおけるＬ電圧期間（図３中に示した（２Ω12／ω）の期間：「Ｍｏｄｅ Ａ」＋「Ｍｏｄｅ Ｂ」の期間に対応）の長さとについて、それぞれ調整を行う。

【0080】

次に、位相演算回路５は、サンプリング周期Ｔｓ内の後半の期間（図３中のＭｏｄｅ Ｄ」～「Ｍｏｄｅ Ｆ」の期間）において、位相角Ω21，Ω22の更新処理を行う（ステップＳ１３）。これにより位相演算回路５は、サンプリング周期ＴｓＴ内の後半の期間のうちの、巻線電圧ｖpvにおけるＬ電圧期間（図３中に示した（２Ω21／ω）の期間：「Ｍｏｄｅ Ｄ」の期間に対応）の長さと、巻線電圧ｖgridにおけるＬ電圧期間（図３中に示した（２Ω22／ω）の期間：「Ｍｏｄｅ Ｄ」＋「Ｍｏｄｅ Ｅ」の期間に対応）の長さとについて、それぞれ調整を行う。

【0081】

このようにして位相演算回路５は、サンプリング周期Ｔｓの半分の期間ごとに、位相角Ω11，Ω12，Ω21，Ω22の値の更新処理を行うことで、上記した各期間の長さの調整を行い、その結果、トランス電流ｉＬの増加による電力損失の増大を、抑制するようにしている。なお、上記したステップＳ１４の後は、再度、ステップＳ１１へと戻ることになる。

【0082】

（Ｄ．作用・効果）
以上のように本実施の形態では、入力電圧Ｖpvが過渡変化している状態において、この入力電圧Ｖpvの過渡変化に起因したトランス電流ｉＬの増加が、入力電圧Ｖpvの値と位相角δ，Ω11，Ω12，Ω21，Ω22の値とに基づいて予測されると共に、予測されたトランス電流ｉＬの増加が抑制されるように、前述した位相角Ω11，Ω12，Ω21，Ω22の値の更新処理が行われる。これにより本実施の形態では、入力電圧Ｖpvの過渡変化状態においても、トランス電流ｉＬの増加による電力損失の増大が、抑制される。その結果、本実施の形態では、前述した比較例等と比べ、入力電圧Ｖpvの過渡変化状態での効率を向上させることが可能となる。

【0083】

更に、本実施の形態では、サンプリング周期Ｔｓの半分の期間（半周期）ごとに、位相角Ω11，Ω12，Ω21，Ω22の値の更新処理を行うようにしたので、以下のようになる。すなわち、例えば、サンプリング周期Ｔｓごとに位相角Ω１，Ω２の更新処理を行う、前述した比較例の場合（従来の一般的なＴＣＭの動作の場合）と比べ、位相角Ω11，Ω12，Ω21，Ω22の各値を、より適切に更新することができる。これにより、入力電圧Ｖpvの過渡変化状態において、トランス電流ｉＬの増加による電力損失の増大を、更に抑えることができる結果、入力電圧Ｖpvの過渡変化状態での効率を、更に向上させることが可能となる。

【0084】

（Ｅ．比較例と実施例との比較結果）
続いて、前述した比較例（図２に示した例）と、本実施の形態の実施例（図３に示した例）とにおいて、入力電圧Ｖpvが過渡変化している状態でのトランス電流ｉＬの過渡応答の特性結果を、比較しつつ説明する。

【0085】

図１３は、実施例および比較例に係る各種パラメータの一例を、表として示したものである。具体的には、この図１３では、インダクタンス成分Ｌpvにおけるインダクタンスと、入力コイルＬinのインダクタンス（入力インダクタンス）と、出力コイルＬoutのインダクタンス（出力インダクタンス）と、入力コンデンサＣinにおける容量（入力容量）と、出力コンデンサＣoutにおける容量（出力容量）との各数値例について、示している。この図１３ではまた、出力電圧Ｖgridと、スイッチング周波数ｆと、サンプリング周波数ｆｓと、巻線３１の巻数ｎ１と、巻線３２の巻数ｎ２との各数値例について、示している。なお、入力電圧Ｖpvについては、１２Ｖから４０Ｖまで過渡変化させるようにしている。

【0086】

また、図１４は、比較例（図２に示した例）に係るトランス電流ｉＬにおける、過渡応答（上記したようにして入力電圧Ｖpvを過渡変化させた場合に対する応答）の特性例を、時間ｔに沿ったタイミング図で表したものである。一方、図１５は、実施例（図３に示した例）に係るトランス電流ｉＬにおける、上記した過渡応答の特性例を、時間ｔに沿ったタイミング図で表したものである。具体的には、図１４（Ａ），図１５（Ａ）ではそれぞれ、入力電圧Ｖpvの時間ｔに沿った変化（過渡変化）を示しており、図１４（Ｂ），図１５（Ｂ）ではそれぞれ、トランス電流ｉＬの時間ｔに沿った変化（過渡応答）を示している。

【0087】

なお、これらの比較例および実施例ではそれぞれ、上記したトランス電流ｉＬの過渡応答の特性として、トランス電流ｉＬにおける電流実効値、ＰＰ（peak to peak）値ΔｉＬ、および、収束時間Δｔについて、評価を行った。

【0088】

まず、図１４に示した比較例では、入力電圧Ｖpvの過渡変化が終了した後も、トランス電流ｉＬの変化が終了していないことが、確認できた。これは、前述した実際の入力電圧Ｖpv’とサンプリングした入力電圧Ｖpvとの差分に対応する変動量ΔＶpvの影響により、トランス電流ｉＬの過渡応答中に、前述した２種類の位相角Ω１，Ω２が、前述した式（１２）を満たさなくなったためである。また、この比較例において、上記したトランス電流ｉＬの過渡応答の特性をそれぞれ評価したところ、電流実効値＝０．８８Ａ、ＰＰ値ΔｉＬ＝３．８Ａ、収束時間Δｔ＝３５．８ｍｓであった。

【0089】

一方、図１５に示した実施例では、入力電圧Ｖpvが過渡変化している状態において、上記した比較例の場合と比較すると、トランス電流ｉＬのオーバーシュートが抑制され、収束時間Δｔが短縮されていることが確認できた。また、この実施例において、上記したトランス電流ｉＬの過渡応答の特性をそれぞれ評価したところ、電流実効値＝０．７９Ａ、ＰＰ値ΔｉＬ＝３．２Ａ、収束時間Δｔ＝１６．８ｍｓであった。つまり、この実施例では、上記した比較例と比較すると、電流実効値が１０．１％改善し、ＰＰ値ΔｉＬが１５．８％改善し、収束時間Δｔが５３．１％改善することが、それぞれ確認された。これらのことから、実施例では比較例と比べ、入力電圧Ｖpvの過渡変化状態におけるトランス電流ｉＬの過渡応答特性が、改善されたと言える。

【0090】

＜２．変形例＞
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。

【0091】

例えば、上記実施の形態等では、電力変換装置１の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、他の構成の回路を用いるようにしてもよい。具体的には、例えば、トランスの構成（各巻線の構成等）や、各種のコイルおよびコンデンサの構成等として、他の構成のものを用いるようにしてもよい。

【0092】

また、上記実施の形態等では、位相演算回路５による各種の演算手法や、駆動回路によるスイッチング駆動の手法について、具体的に挙げて説明したが、上記実施の形態等の例には限られず、他の手法を用いるようにしてもよい。具体的には、上記実施の形態等では主に、ＴＣＭの動作を行う場合における、位相角の値の更新処理や各種の予想演算（トランス電流や入力電圧についての予想演算）等について説明したが、この場合の例には限られない。すなわち、例えば、ＴＣＭ（三角波を用いた変調）の代わりに、台形波変調を行う場合において、上記実施の形態等で説明した位相角の値の更新処理や各種の予想演算等を行うようにしてもよい。また、位相角の値の更新処理や各種の予想演算等についても、上記実施の形態等で説明した手法には限られず、他の手法を用いるようにしてもよい。

【0093】

更に、上記実施の形態等では、前述したように、入力電源１０側を１次側とすると共に、負荷９側を２次側とした場合の例について説明したが、この場合の例には限られず、逆に、負荷９側を１次側とすると共に、入力電源１０側を２次側としてもよい。なお、この場合には、負荷９側から供給される入力電圧（Ｖgrid）の過渡変化に起因したトランス電流の増加が抑制されるように、位相角の値の更新処理や各種の予想演算等を行うことになる。

【0094】

加えて、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。

【符号の説明】

【0095】

１…電力変換装置、１０…入力電源、２１，２２…フルブリッジ回路、３…トランス、３１，３２…巻線、４…電圧検出回路、５…位相演算回路、６…駆動回路、９…負荷、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌ１Ｈ，Ｌ２Ｈ…高圧ライン、Ｌ１Ｌ，Ｌ２Ｌ…低圧ライン、Ｐ１～Ｐ４…接続点、Ｓ１～Ｓ８…スイッチング素子、ＳＧ１～ＳＧ８…駆動信号、Ｌin…入力コイル（入力インダクタンス）、Ｌout…出力コイル（出力インダクタンス）、Ｌpv…インダクタンス成分、Ｃin…入力コンデンサ（入力容量）、Ｃout…出力コンデンサ（出力容量）、ｎ１，ｎ２…巻数、ｎ…巻数比、Ｖpv…入力電圧、ΔＶpv…変動量、Ｖgrid…出力電圧、ｖpv，ｖgrid…巻線電圧、ｖＬ…トランス電圧、ｉＬ…トランス電流、δ，Ω１，Ω２，Ω11，Ω21，Ω12，Ω22…位相角、Ｔｓ…サンプリング周期、ｆｓ…サンプリング周波数、Ｔ…スイッチング周期、ｆ…スイッチング周波数、ｔ…時間。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】