特開 2024-29679 表示プログラム、表示方法および情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024029679

(43)【公開日】2024-03-06

(54)【発明の名称】表示プログラム、表示方法および情報処理装置

(51)【国際特許分類】

   G06N 10/80 20220101AFI20240228BHJP

   G06F 8/34 20180101ALI20240228BHJP

【ＦＩ】

G06N10/80

G06F8/34

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022132061

(22)【出願日】2022-08-22

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】木村 悠介

【テーマコード（参考）】

5B376

【Ｆターム（参考）】

5B376BC08

5B376BC42

(57)【要約】

【課題】量子回路を見やすく表示すること。
【解決手段】情報処理装置は、量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定する。情報処理装置は、第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、第２の複数のビットの順序を決定する。情報処理装置は、位置と順序とに基づいて、第１の複数のビットを並列に表示する。
【選択図】図５

【特許請求の範囲】

【請求項1】

量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定し、
前記第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、前記第２の複数のビットの順序を決定し、
前記位置と前記順序とに基づいて、前記第１の複数のビットを並列に表示する、
処理をコンピュータに実行させることを特徴とする表示プログラム。

【請求項2】

前記第２の複数のビットに設定された隣接するゲート回路の距離と、前記数とを基にして、煩雑度を算出する処理をコンピュータに更に実行させ、前記順序を決定する処理は、前記煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする請求項１に記載の表示プログラム。

【請求項3】

前記順序を決定する処理は、前記第２の複数のビットのうち、あるビットと前記あるビットよりも下のビットとの順序を入れ替えた場合の煩雑度、および、前記あるビットと前記あるビットよりも上のビットとの順序を入れ替えた場合の煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする請求項２に記載の表示プログラム。

【請求項4】

前記順序を決定する処理は、前記第２の複数のビットのうち、所定数のビットを選択し、選択した所定数のビットの順列に関する煩雑度をそれぞれ算出し、煩雑度が最小となる順序を、選択した所定数のビットの順序として決定することを特徴とする請求項２に記載の表示プログラム。

【請求項5】

量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定し、
前記第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、前記第２の複数のビットの順序を決定し、
前記位置と前記順序とに基づいて、前記第１の複数のビットを並列に表示する、
処理をコンピュータが実行することを特徴とする表示方法。

【請求項6】

量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定し、
前記第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、前記第２の複数のビットの順序を決定し、
前記位置と前記順序とに基づいて、前記第１の複数のビットを並列に表示する、
処理を実行する制御部を含む情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、量子回路を表示する表示プログラム、表示方法および情報処理装置に関する。

【背景技術】

【0002】

量子コンピュータの研究開発が活性化しており、初学者から熟練者まで、様々なレベルのユーザが、量子回路の編集を行っている。ここで、初学者であっても、量子回路の編集を容易に行うことを可能とするため、量子回路のＧＵＩ（Graphical User Interface）を表示する従来技術がある。

【0003】

図１１は、従来の量子回路のＧＵＩの一例を示す図である。図１１に示すように、ＧＵＩ５には、量子回路に関する複数のパーツを配置する領域５ａがある。ユーザは、領域５ａに含まれるパーツを、量子ビットの領域５ｂにドラッグ＆ドロップすることで、量子回路を作成することができる。また、ユーザは、OpenQASM記法で領域５ｃにソースコードを記述することで、領域５ｃのソースコードに対応する量子回路を、領域５ｂに表示することができる。

【0004】

なお、力学モデルのグラフを描画する場合に、ノード間にクーロン力（反発力）とバネを仮定し、グラフを分かりやすく描画する従来技術がある。クーロン力やバネ定数のパラメタを与えることで、様々なバリエーションのグラフを描画することができる。

【0005】

また、時系列軸を用いたグラフを分かりやすくする表示する従来技術もある。図１２は、従来技術のグラフの一例を示す図である。図１２のグラフ４の縦軸の領域４ａには、人物名が配列され、横軸の領域４ｂには、時系列に相当する各年が設定される。ある人物が、論文を発表した年には、該当するセルに、丸印が設定される。また、各丸印にはエッジが設定される。従来技術では、なるべくエッジが短くなるように、領域４ａの人物名の並び替えを行っている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２１－１７９５７３号公報

【特許文献2】特表２００５－５１３６８０号公報

【特許文献3】米国特許出願公開第２０２１／０２１６８９８号明細書

【特許文献4】米国特許出願公開第２０１９／０１０２４９６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

たとえば、図１１で説明した従来技術を用いて、量子回路をＧＵＩで作成したり閲覧したりする際に、量子ゲートが無関係の量子ビットに跨ることがある。このように、関係のない量子ビットに跨った量子ゲートが存在すると、量子回路が見にくくなるという問題がある。

【0008】

図１３および図１４は、従来技術の問題点を説明するための図である。図１３の量子回路６には、量子ビットｑ１，ｑ２，ｑ３に、Ｈゲート６ａ、ＣＹゲート６ｂ，６ｃ、ＳＷＡＰゲート６ｄ、ＣＸゲート６ｅが配置されている。量子回路６において、量子ビットｑ２と、ＣＹゲート６ｂ，６ｃ、ＣＸゲート６ｅとは関係がないが、ＣＹゲート６ｂ，６ｃ、ＣＸゲート６ｅが、量子ビットｑ２を跨っており、量子回路６を見にくくしている。

【0009】

図１４の説明に移行する。図１４に示す量子回路７は、図１３で説明した量子回路６と等価の回路である。量子回路７には、量子ビットｑ１，ｑ２，ｑ３に、Ｈゲート７ａ、ＣＹゲート７ｂ，７ｃ、ＳＷＡＰゲート７ｄ、ＣＸゲート７ｅが配置されている。ＣＹゲート７ｂ，７ｃ、ＣＸゲート７ｅは、関係のない量子ビットｑ２を跨っておらず、量子回路７は、量子回路６と比較して、見やすい回路といえる。

【0010】

ここで、上述した力学モデルや時系列軸を用いたグラフを分かりやすく表示するための従来技術は、量子回路以外のグラフを前提にした技術であり、量子回路特有の制約に対応できていない。このため、図１３に示した量子回路６を、図１４に示した量子回路７のような量子回路に変更することはできない。

【0011】

１つの側面では、本発明は、量子回路を見やすく表示することができる表示プログラム、表示方法および情報処理装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

第１の案では、表示プログラムは、コンピュータに次の処理を実行させる。コンピュータは、量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定する。コンピュータは、第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、第２の複数のビットの順序を決定する。コンピュータは、位置と順序とに基づいて、第１の複数のビットを並列に表示する。

【発明の効果】

【0013】

量子回路を見やすく表示することができる。

【図面の簡単な説明】

【0014】

【図1】図１は、第１定義を説明するための図である。

【図2】図２は、第２定義を説明するための図である。

【図3】図３は、本実施例に係る情報処理装置の処理を説明するための図（１）である。

【図4】図４は、本実施例に係る情報処理装置の処理を説明するための図（２）である。

【図5】図５は、本実施例に係る情報処理装置の処理を説明するための図（３）である。

【図6】図６は、本実施例に係る情報処理装置の構成を示す機能ブロック図である。

【図7】図７は、本実施例に係る情報処理装置の処理手順を示すフローチャートである。

【図8】図８は、順序決定処理の処理手順を示すフローチャートである。

【図9】図９は、情報処理装置のその他の処理を説明するための図である。

【図10】図１０は、実施例の情報処理装置と同様の機能を実現するコンピュータのハードウェア構成の一例を示す図である。

【図11】図１１は、従来の量子回路のＧＵＩの一例を示す図である。

【図12】図１２は、従来技術のグラフの一例を示す図である。

【図13】図１３は、従来技術の問題点を説明するための図（１）である。

【図14】図１４は、従来技術の問題点を説明するための図（２）である。

【発明を実施するための形態】

【0015】

以下に、本願の開示する表示プログラム、表示方法および情報処理装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。

【実施例0016】

本実施例に係る情報処理装置は、量子回路の表示画面を生成する場合に、量子回路の複雑度を基にして、量子回路の量子ビットの位置を入れ替えることで、量子回路を見やすくする。

【0017】

まず、本実施例に係る情報処理装置が利用する量子回路の複雑度について説明する。量子回路の複雑度Ｃは式（１）によって定義される。複雑度Ｃが大きいほど、量子回路が見にくくなる。本実施例では、量子ビットの位置を入れ替え、複雑度Ｃが０に近づくことを、見やすさの改善とする。

【0018】

複雑度Ｃ＝Ｃ１＋Ｃ２・・・（１）

【0019】

式（１）に含まれる「Ｃ１」の値は、「第１定義」によって決定される距離であり、各量子ゲートと量子ビットとの関係によって距離が決定される。式（１）に含まれる「Ｃ２」の値は、「第２定義」によって決定される距離であり、各量子ゲート間の距離によって決定される。以下において、第１定義、第２定義について、順に説明する。

【0020】

まず、第１定義について説明する。たとえば、第１定義は、以下の定義（１－１）、（１－２）、（１－３）、（１－４）である。

【0021】

（１－１）単一の量子ゲートの距離を「０」とする。
（１－２）複数の量子ビットに跨る箱型の量子ゲートの距離を「０」とする。
（１－３）量子ゲートの線分と跨る複数の量子ビットのうち、量子ゲートと無関係な量子ビットの数を距離とする。
（１－４）箱型の量子ゲートが跨る量子ビットを離そうとした場合、距離を「無限（ｍａｘ）」とする。

【0022】

図１は、第１定義を説明するための図である。まず、図１の量子回路８を用いて説明する。量子回路８には、量子ビットＡ、Ｂ、Ｃ、Ｄに、ＣＵゲート８ａ、ＳＷＡＰゲート８ｂ、ＣＺゲート８ｃ、ＣＸゲート８ｄが配置されている。

【0023】

ＣＵゲート８ａに着目する。ＣＵゲート８ａは、Ｕゲートが、量子ビットＣ、Ｄに跨る箱型の量子ゲートであり、線分が量子ゲートＢに設定されている。また、ＣＵゲート８ａの線分が、無関係な量子ビットを跨いでいない。このため、ＣＵゲート８ａに関する距離は「０」となる。

【0024】

ＳＷＡＰゲート８ｂに着目する。ＳＷＡＰゲート８ｂは、単一の各量子ゲートが、量子ビットＡ、Ｃに設定されている。また、ＳＷＡＰゲート８ｂの線分が、無関係な量子ビットＢを跨いでいる。このため、ＳＷＡＰゲート８ｂに関する距離は「１」となる。

【0025】

ＣＺゲート８ｃに着目する。ＣＺゲート８ｃは、単一のＺゲートが、量子ビットＢに設定されており、ＣＺゲート８ｃの線分が、量子ビットＤに設定されている。また、ＣＺゲート８ｃの線分が、無関係な量子ビットＣを跨いでいる。このため、ＣＺゲート８ｃに関する距離は「１」となる。

【0026】

ＣＸゲート８ｄに着目する。ＣＸゲート８ｄは、単一のＸゲートが、量子ビットＢに設定され、ＣＸゲート８ｄの線分が量子ビットＣに接続されている。また、ＣＸゲート８ｄの線分が、無関係な量子ビットを跨いでいない。このため、ＣＸゲート８ｄに関する距離は「０」となる。

【0027】

量子回路８に含まれる各量子ゲートに関する距離の和が、第１定義によって求められる量子回路８のＣ１の値となる。すなわち、量子回路８のＣ１の値は「２」となる。

【0028】

続いて、図１の量子回路９を用いて説明する。量子回路９は、量子回路８の量子ビットＡ、Ｂの位置を入れ替えた回路であり、量子回路９と量子回路８とは等価な回路である。量子回路９には、量子ビットＡ、Ｂ、Ｃ、Ｄに、ＣＵゲート９ａ、ＳＷＡＰゲート９ｂ、ＣＺゲート９ｃ、ＣＸゲート９ｄが配置されている。

【0029】

ＣＵゲート９ａに着目する。ＣＵゲート９ａは、Ｕゲートが、量子ビットＣ、Ｄに跨る箱型の量子ゲートであり、線分が量子ゲートＢに設定されている。また、ＣＵゲート９ａの線分が、無関係な量子ビットＡを跨いでいる。このため、ＣＵゲート９ａに関する距離は「１」となる。

【0030】

ＳＷＡＰゲート９ｂに着目する。ＳＷＡＰゲート９ｂは、単一の各量子ゲートが、量子ビットＡ、Ｃに設定されている。また、ＳＷＡＰゲート９ｂの線分が、無関係な量子ビットを跨いでいない。このため、ＳＷＡＰゲート９ｂに関する距離は「０」となる。

【0031】

ＣＺゲート９ｃに着目する。ＣＺゲート９ｃは、単一のＺゲートが、量子ビットＢに設定されており、ＣＺゲート９ｃの線分が、量子ビットＤに設定されている。また、ＣＺゲート９ｃの線分が、無関係な量子ビットＡ、Ｃを跨いでいる。このため、ＣＺゲート９ｃに関する距離は「２」となる。

【0032】

ＣＸゲート９ｄに着目する。ＣＸゲート９ｄは、単一のＸゲートが、量子ビットＢに設定され、ＣＸゲート９ｄの線分が量子ビットＣに接続されている。また、ＣＸゲート９ｄの線分が、無関係な量子ビットＡを跨いでいる。このため、ＣＸゲート９ｄに関する距離は「１」となる。

【0033】

量子回路９に含まれる各量子ゲートに関する距離の和が、第１定義によって求められる量子回路９のＣ１の値となる。すなわち、量子回路９のＣ１の値は「４」となる。

【0034】

次に、第２定義について説明する。第２定義は、第１量子ゲートと、第２量子ゲートとが隣接している場合、第１量子ゲートから第２量子ゲートまでの量子ビットの数を、各量子ゲート間の距離とする。

【0035】

図２は、第２定義を説明するための図である。まず、図２の量子回路１０を用いて説明する。量子回路１０には、量子ビットＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆに、ＣＵゲート１０ａ，１０ｃ、ＣＸゲート１０ｂ、ＣＺゲート１０ｄが配置されている。

【0036】

ＣＵゲート１０ａは、単一のＵゲートが、量子ビットＡに設定されており、ＣＵゲート１０ａの線分が、量子ビットＣに設定されている。ＣＸゲート１０ｂは、単一のＸゲートが、量子ビットＥに設定され、ＣＸゲート１０ｂの線分が量子ビットＦに接続されている。ＣＵゲート１０ｃは、Ｕゲートが、量子ビットＢ、Ｃに跨る箱型の量子ゲートであり、線分が量子ゲートＡに設定されている。ＣＺゲート１０ｄは、単一のＺゲートが、量子ビットＤに設定されており、ＣＺゲート１０ｄの線分が、量子ビットＦに設定されている。

【0037】

隣接するＣＵゲート１０ａおよびＣＸゲート１０ｂに着目すると、第２定義に基づく距離（量子ビットＣからＥまでの距離）は「２」となる。隣接するＣＸゲート１０ｂおよびＣＵゲート１０ｃに着目すると、第２定義に基づく距離（量子ビットＣからＥまでの距離）は「２」となる。隣接するＣＵゲート１０ｃおよびＣＺゲート１０ｄに着目すると、第２定義に基づく距離（量子ビットＣからＤまでの距離）は「１」となる。

【0038】

量子回路１０に含まれる隣接する量子ゲートの距離の和が、第２定義によって求められる量子回路１０のＣ２の値となる。すなわち、量子回路１０のＣ２の値は「５」となる。

【0039】

続いて、図２の量子回路１１を用いて説明する。量子回路１１には、量子ビットＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆに、ＣＵゲート１１ａ，１１ｃ、ＣＸゲート１１ｂ、ＣＺゲート１１ｄが配置されている。

【0040】

ＣＵゲート１１ａは、単一のＵゲートが、量子ビットＡに設定されており、ＣＵゲート１０ａの線分が、量子ビットＣに設定されている。ＣＸゲート１１ｂは、単一のＸゲートが、量子ビットＥに設定され、ＣＸゲート１１ｂの線分が量子ビットＦに接続されている。ＣＵゲート１１ｃは、Ｕゲートが、量子ビットＢ、Ｃに跨る箱型の量子ゲートであり、線分が量子ゲートＡに設定されている。ＣＺゲート１１ｄは、単一のＺゲートが、量子ビットＤに設定されており、ＣＺゲート１１ｄの線分が、量子ビットＦに設定されている。

【0041】

隣接するＣＵゲート１１ａおよびＣＸゲート１１ｂに着目すると、第２定義に基づく距離（量子ビットＣからＥまでの距離）は「１」となる。隣接するＣＸゲート１１ｂおよびＣＵゲート１１ｃに着目すると、第２定義に基づく距離（量子ビットＣからＥまでの距離）は「１」となる。隣接するＣＵゲート１１ｃおよびＣＺゲート１１ｄに着目すると、第２定義に基づく距離（量子ビットＣからＦまでの距離）は「２」となる。

【0042】

量子回路１１に含まれる隣接する量子ゲートの距離の和が、第２定義によって求められる量子回路１１のＣ２の値となる。すなわち、量子回路１１のＣ２の値は「４」となる。

【0043】

以上、本実施例に係る情報処理装置が利用する量子回路の煩雑度について説明した。次に、本実施例に係る情報処理装置の処理の一例について説明する。

【0044】

図３、図４、図５は、本実施例に係る情報処理装置の処理を説明するための図である。まず、図３の量子回路１５－１を用いて、説明を行う。量子回路１５－１には、量子ビットＡ、Ｂ、Ｃ、Ｄ、古典ビットα、βに対し、ＣＵゲート１５ａ、ＳＷＡＰゲート１５ｂ、ＣＺゲート１５ｃ、ＣＸゲート１５ｄ、測定ゲート１５ｅ，１５ｆが設定される。

【0045】

ＣＵゲート１５ａは、Ｕゲートが、量子ビットＣ、Ｄに跨る箱型の量子ゲートであり、線分が量子ゲートＢに設定されている。ＳＷＡＰゲート１５ｂは、単一の各量子ゲートが、量子ビットＡ、Ｃに設定されている。ＣＺゲート１５ｃは、単一のＺゲートが、量子ビットＢに設定されており、ＣＺゲート１５ｃの線分が、量子ビットＤに設定されている。ＣＸゲート１５ｄは、単一のＸゲートが、量子ビットＢに設定され、ＣＸゲート１５ｄの線分が量子ビットＣに接続されている。測定ゲート１５ｅは、量子ビットＡに設定され、線分が、古典ビットαに接続されている。測定ゲート１５ｆは、量子ビットＣに設定され、線分が、古典ビットβに接続されている。

【0046】

情報処理装置は、量子回路１５－１に含まれる古典ビットα、βを、最下部に移動させることで、量子回路１５－２を生成する。また、情報処理装置は、量子ビットＡ、Ｂ、Ｃ、Ｄのうち、使用されていない量子ビットが存在する場合には、かかる使用されていない量子ビットを、最下部に移動される。ここで、使用されていない量子ビットは、いずれの量子ゲートも設定されず、かつ、いずれの量子ゲートの線分にも接続されていない量子ビットである。図３の量子回路１５－１では、使用されていない量子ビットの図示を省略する。

【0047】

情報処理装置は、量子回路１５－２のうち、量子ビットＡ、Ｂ、Ｃ、Ｄと、量子ビットＡ、Ｂ、Ｃ、Ｄに関連する、ＣＵゲート１５ａ、ＳＷＡＰゲート１５ｂ、ＣＺゲート１５ｃ、ＣＸゲート１５ｄの部分となる量子回路１５－３について、次の処理を行う。たとえば、情報処理装置は、量子回路の煩雑度が減少する量子ビットの並び替えを提示する。

【0048】

図４の説明に移行する。ここでは、説明の便宜上、図３の量子回路１５－３の代わりに、量子回路１６を用いて、情報処理装置の処理を説明する。量子回路１６には、量子ビットＡ、Ｂ、Ｃに対して、Ｈゲート１６ａ、ＣＸゲート１６ｂ、ＳＷＡＰゲート１６ｃ、ＣＺゲート１６ｄ、ＣＸゲート１６ｅが設定される。

【0049】

Ｈゲート１６ａは、単一のＨゲートが、量子ビットＡに設定されている。ＣＸゲート１６ｂは、単一のＸゲートが、量子ビットＣに設定され、ＣＸゲート１６ｂの線分が量子ビットＡに接続されている。ＳＷＡＰゲート１６ｃは、単一の各量子ゲートが、量子ビットＢ、Ｃに設定されている。ＣＺゲート１６ｄは、単一のＺゲートが、量子ビットＡに設定されており、ＣＺゲート１６ｄの線分が、量子ビットＣに設定されている。ＣＸゲート１６ｅは、単一のＸゲートが、量子ビットＡに設定され、ＣＸゲート１６ｅの線分が量子ビットＣに接続されている。

【0050】

情報処理装置は、式（１）に基づいて、量子回路１６の煩雑度Ｃを算出するために、第１定義に基づいて量子回路１６の距離Ｃ１を算出し、第２定義に基づいて量子回路１６の距離Ｃ２を算出する。

【0051】

情報処理装置は、第１定義に基づき、量子回路１６の距離Ｃ１＝３を算出する。これは、ＣＸゲート１６ｂが無関係な量子ビットＢを跨ぎ、ＣＺゲート１６ｄが無関係な量子ビットＢを跨ぎ、ＣＸゲート１６ｅが無関係な量子ビットＢを跨ぐためである。

【0052】

情報処理装置は、第２定義に基づき、量子回路１６の距離Ｃ２＝０を算出する。これは、隣接する各量子ゲートの距離が０であるためである。

【0053】

上記の処理によって、情報処理装置は、式（１）に基づき、量子回路１６の「煩雑度Ｃ＝３」を算出する。

【0054】

続いて、情報処理装置は、量子回路１６の量子ビットＡと、量子ビットＢとを入れ替えた場合の量子回路１７の煩雑度Ｃを算出する。また、情報処理装置は、量子回路１６の量子ビットＢと、量子ビットＣとを入れ替えた場合の量子回路１８の煩雑度Ｃを算出する。情報処理装置は、煩雑度Ｃの算出結果を基にして、煩雑度がより小さくなる量子ビットの並び替えを提示する。

【0055】

情報処理装置は、量子ビットＡと量子ビットＢとを入れ替えた量子回路１７の煩雑度Ｃを算出するために、第１定義に基づいて量子回路１７の距離Ｃ１を算出し、第２定義に基づいて量子回路１７の距離Ｃ２を算出する。

【0056】

情報処理装置は、第１定義に基づき、量子回路１７の距離Ｃ１＝１を算出する。これは、ＳＷＡＰゲート１６ｃが無関係な量子ビットＡを跨ぐためである。

【0057】

情報処理装置は、第２定義に基づき、量子回路１７の距離Ｃ２＝０を算出する。これは、隣接する各量子ゲートの距離が０であるためである。

【0058】

上記の処理によって、情報処理装置は、式（１）に基づき、量子回路１７の「煩雑度Ｃ＝１」を算出する。

【0059】

情報処理装置は、量子ビットＢと量子ビットＣとを入れ替えた量子回路１８の煩雑度Ｃを算出するために、第１定義に基づいて量子回路１８の距離Ｃ１を算出し、第２定義に基づいて量子回路１８の距離Ｃ２を算出する。

【0060】

情報処理装置は、第１定義に基づき、量子回路１８の距離Ｃ１＝０を算出する。これは、無関係な量子ビットを跨ぐ量子ゲートが存在ないためである。

【0061】

情報処理装置は、第２定義に基づき、量子回路１８の距離Ｃ２＝０を算出する。これは、隣接する各量子ゲートの距離が０であるためである。

【0062】

情報処理装置は、量子回路１６，１７，１８のうち、煩雑度が最小となる量子回路１８を特定し、量子回路１６を、量子回路１８に変更するための量子ビットの並び替えを提示する。量子回路１６を、量子回路１８に変更するための量子ビットの並び替えは、量子ビットＢと、量子ビットＣとの入れ替えである。

【0063】

図５の説明に移行する。情報処理装置は、メッセージ３０を提示する。メッセージ３０は、「量子ビットＢとＣを入れ替えませんか」というメッセージである。続いて、情報処理装置は、自動並び替えボタン３１を表示する。情報処理装置は、自動並び替えボタン３１を押下された場合に、量子回路１６の量子ビットＢと量子ビットＣとを入れ替えることで、量子回路１８に変更する。

【0064】

上記のように、本実施例に係る情報処理装置は、量子回路に含まれる複数の量子ビット、古典ビットのうち、使用されていない量子ビットの位置と、古典ビットの位置とを最下部に移動させる。また、情報処理装置は、量子ビットのうち、量子ゲートが関係を持たない量子ビットと交差する数に基づいて、量子ビットの順序を決定し、決定した順序によって、複数の量子ビットを並列に表示する。これによって、量子回路を見やすく表示することができる。

【0065】

次に、上述した処理を実行する情報処理装置の構成例について説明する。図６は、本実施例に係る情報処理装置の構成を示す機能ブロック図である。図６に示すように、この情報処理装置１００は、通信部１１０、入力部１２０、表示部１３０、記憶部１４０、制御部１５０を有する。

【0066】

通信部１１０は、ネットワークを介して外部装置等とデータ通信を実行する。通信部１１０は、後述する量子回路データ１４１を、外部装置から受信してもよい。

【0067】

入力部１２０は、ユーザからの操作を受け付ける。たとえば、ユーザは、入力部１２０を操作して、量子回路の量子ビットに、量子ゲートを設定する処理を行う。

【0068】

表示部１３０は、制御部１５０から出力される情報を表示する。たとえば、表示部１３０は、量子回路の表示画面を表示する。

【0069】

記憶部１４０は、量子回路データ１４１を有する。

【0070】

量子回路データ１４１は、量子回路に関する各種の情報を有する。たとえば、量子回路データ１４１には、量子ビットの種別および量子ビットの位置と、古典ビットの種別および古典ビットの位置とが含まれる。また、量子回路データ１４１には、量子ゲートの種別、量子ゲートが設定される量子ビット、量子ゲートの線分が接続される量子ビットの情報が含まれる。

【0071】

量子ビットおよび古典ビットの位置は、量子回路に設定される上からの順番に対応する。たとえば、図３の量子回路１５－１を用いて説明すると、古典ビットαの位置は「１」、古典ビットβの位置は「６」となる。量子ビット「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の位置は、それぞれ、「２」、「３」、「４」、「５」となる。

【0072】

制御部１５０は、取得部１５１、表示制御部１５２を有する。

【0073】

取得部１５１は、外部装置等から、量子回路データ１４１を取得し、取得した量子回路データ１４１を、記憶部１４０に登録する。なお、取得部１５１は、ユーザが入力部１２０を操作することで生成される量子回路の情報を、量子回路データ１４１として取得してもよい。

【0074】

表示制御部１５２は、量子回路データ１４１を基にして、量子ビット、古典ビット、量子ゲートを配置した量子回路の表示画面を生成し、生成した表示画面を、表示部１３０に表示させる。量子回路データ１４１を基にして生成される量子回路は、図３で示した量子回路１５－１等である。

【0075】

たとえば、表示制御部１５２は、生成した量子回路に対して、初期処理、複雑度を算出する処理、量子ビットの順序を決定する処理を行う。

【0076】

まず、表示制御部１５２が実行する初期処理について説明する。表示制御部１５２は、量子回路に含まれる古典ビットの位置を、最下部の位置に設定する。また、表示制御部１５２は、量子回路に含まれる量子ビットのうち、使用されていない量子ビットの位置を、最下部の位置に設定する。

【0077】

図３を用いて、表示制御部１５２の処理を説明する。表示制御部１５２は、量子回路１５－１に含まれる古典ビットα、βの位置を、最下部に対応する位置に変更することで、量子回路１５－２を生成する。たとえば、表示制御部１５２は、古典ビットαの位置を「１」から「５」に変更する。表示制御部１５２は、古典ビットβの位置が、既に最下層に対応する位置となっているため、古典ビットβの位置をそのままとする。

【0078】

表示制御部１５２は、量子ビットＡ、Ｂ、Ｃ、Ｄのうち、使用されていない量子ビットが存在する場合には、かかる使用されていない量子ビットを、最下部に移動させる。仮に、量子回路１５－１の量子ビットＡが、使用されていない量子ビットである場合には、表示制御部１５２は、量子ビットＡの位置を「２」から「４」に変更する。

【0079】

以降の煩雑度を算出する処理、量子ビットの移動を提示する処理では、最下部に移動された古典ビット、使用されていない量子ビットを処理の対象外とする。

【0080】

なお、表示制御部１５２は、古典ビットおよび使用されていない量子ビットを最下部に移動させる場合に、「古典ビット、使用されていない量子ビットを移動しませんか？」等のメッセージと移動ボタンを、表示部１３０に表示させてもよい。表示制御部１５２は、移動ボタンが押下された場合に、量子回路の古典ビットの位置、使用されていない量子ビットの位置を、最下部に設定する。

【0081】

次に、表示制御部１５２が実行する煩雑度を計算する処理について説明する。以下の説明では、量子回路に含まれる位置「ｎ」の量子ビットを、「量子ビットｑ_ｎ」と表記する。量子ビットｑ_ｎ－１は、量子ビットｑ_ｎの前の量子ビット（上の量子ビット）を意味する。量子ビットｑ_ｎ＋１は、量子ビットｑ_ｎの後ろの量子ビット（下の量子ビット）を意味する。

【0082】

表示制御部１５２は、量子回路について、量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ－１の位置とを変更した際の複雑度の変化幅Ｘを算出する。変化幅Ｘは、量子ビットｑ_ｎの位置と量子ビットｑ_ｎ－１の位置とを変更した後の量子回路の煩雑度から、変更前の量子回路の煩雑度を減算した値である。表示制御部１５２は、既に説明したように、式（１）を基にして、量子回路の煩雑度を算出する。

【0083】

変化幅Ｘが正の値の場合には複雑度が増加したことを意味し、変化幅Ｘが負の値の場合には複雑度が減少したことを意味する。表示制御部１５２は、第１定義の（１－４）により、変化幅ＸがＭａｘとなった場合には、量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ－２の位置とを変更して、変化幅Ｘを算出する。

【0084】

続いて、表示制御部１５２は、量子回路について、量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ＋１の位置とを変更した際の複雑度の変化幅Ｙを算出する。変化幅Ｙは、量子ビットｑ_ｎの位置と量子ビットｑ_ｎ＋１の位置とを変更した後の量子回路の煩雑度から、変更前の量子回路の煩雑度を減算した値である。表示制御部１５２は、既に説明したように、式（１）を基にして、量子回路の煩雑度を算出する。

【0085】

変化幅Ｙが正の値の場合には複雑度が増加したことを意味し、変化幅Ｙが負の値の場合には複雑度が減少したことを意味する。表示制御部１５２は、第１定義の（１－４）により、変化幅ＹがＭａｘとなった場合には、量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ＋２の位置とを変更して、変化幅Ｙを算出する。

【0086】

次に、表示制御部１５２が実行する量子ビットの順序を決定する処理について説明する。表示制御部１５２は、条件１を満たす場合には、量子回路の量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ＋１の位置とを変更する旨の提示を行う。たとえば、表示制御部１５２は、「量子ビットｑ_ｎと、量子ビットｑ_ｎ＋１とを入れ替えませんか？」なるメッセージと、自動並び替えボタンとを、表示部１３０に表示させる。表示制御部１５２は、自動並び替えボタンが押下された場合には、量子回路の量子ビットｑ_ｎと、量子ビットｑ_ｎ＋１とを入れ替え、量子回路の複数の量子ビットの順序（上端からの順序）を決定する。

【0087】

変化幅Ｘ≧０、かつ、変化幅Ｙ＜０・・・（条件１）

【0088】

一方、表示制御部１５２は、条件２を満たす場合には、量子回路の量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ－１の位置とを変更する旨の提示を行う。たとえば、表示制御部１５２は、「量子ビットｑ_ｎと、量子ビットｑ_ｎ－１とを入れ替えませんか？」なるメッセージと、自動並び替えボタンとを、表示部１３０に表示させる。表示制御部１５２は、自動並び替えボタンが押下された場合には、量子回路の量子ビットｑ_ｎと、量子ビットｑ_ｎ－１とを入れ替え、量子回路の複数の量子ビットの順序（上端からの順序）を決定する。

【0089】

変化幅Ｙ≧０、かつ、変化幅Ｘ＜０・・・（条件２）

【0090】

なお、表示制御部１５２は、図４で説明したように、変更前の量子回路１６の煩雑度と、変更後の量子回路１７，１８の煩雑度とを比較し、煩雑度が最小となる量子回路１８となるように、量子ビットの並び替えを提示してもよい。

【0091】

次に、本実施例に係る情報処理装置の処理手順の一例について説明する。図７は、本実施例に係る情報処理装置の処理手順を示すフローチャートである。図７に示すように、情報処理装置の表示制御部１５２は、量子回路データ１４１を基にして、量子回路の表示画面を、表示部１３０に表示させる（ステップＳ１０１）。

【0092】

表示制御部１５２は、量子回路の古典ビットの位置、使用されていない量子ビットの位置を、最下部に設定する（ステップＳ１０２）。表示制御部１５２は、量子回路から、量子ビットを選択する（ステップＳ１０３）。表示制御部１５２は、変更前の量子回路の煩雑度を算出する（ステップＳ１０４）。

【0093】

表示制御部１５２は、選択した量子ビットの位置と、選択した量子ビットの一つ上の量子ビットの位置とを入れ替えた場合の、量子回路の煩雑度を算出する（ステップＳ１０５）。表示制御部１５２は、変更幅Ｘを算出する（ステップＳ１０６）。

【0094】

表示制御部１５２は、選択した量子ビットの位置と、選択した量子ビットの一つ下の量子ビットの位置とを入れ替えた場合の、量子回路の煩雑度を算出する（ステップＳ１０７）。表示制御部１５２は、変更幅Ｙを算出する（ステップＳ１０８）。

【0095】

表示制御部１５２は、順序決定処理を実行する（ステップＳ１０９）。表示制御部１５２は、決定された順序を基にして量子ビットを並列に配置した量子回路を表示部１３０に表示させる（ステップＳ１１０）。

【0096】

表示制御部１５２は、別の量子ビットで再試行する場合には（ステップＳ１１１，Ｙｅｓ）、ステップＳ１０３に移行する。一方、表示制御部１５２は、別の量子ビットで再試行しない場合には（ステップＳ１１１，Ｎｏ）、処理を終了する。

【0097】

次に、図７のステップＳ１０９で説明した順序決定処理の処理手順について説明する。図８は、順序決定処理の処理手順を示すフローチャートである。図８に示すように、情報処理装置１００の表示制御部１５２は、条件１を満たすか否かを判定する（ステップＳ２０１）。表示制御部１５２は、条件１を満たさない場合には（ステップＳ２０１，Ｎｏ）、ステップＳ２０５に移行する。

【0098】

一方、表示制御部１５２は、条件１を満たす場合には（ステップＳ２０１，Ｙｅｓ）、選択された量子ビットと、一つ下の量子ビットを入れ替える旨のメッセージとボタンとを表示部１３０に表示させる（ステップＳ２０２）。

【0099】

表示制御部１５２は、ボタンが押下されない場合には（ステップＳ２０３，Ｎｏ）、順序決定処理を終了する。

【0100】

一方、表示制御部１５２は、ボタンが押下された場合には（ステップＳ２０３，Ｙｅｓ）、選択された量子ビットの位置と、一つ下の量子ビットの位置とを入れ替え（順序を変更する）（ステップＳ２０４）、順序決定処理を終了する。

【0101】

ステップＳ２０５の処理の説明に移行する。表示制御部１５２は、条件２を満たすか否かを判定する（ステップＳ２０５）。表示制御部１５２は、条件２を満たさない場合には（ステップＳ２０５，Ｎｏ）、順序決定処理を終了する。

【0102】

一方、表示制御部１５２は、条件２を満たす場合には（ステップＳ２０５，Ｙｅｓ）、選択された量子ビットと、一つ上の量子ビットを入れ替える旨のメッセージとボタンとを表示部１３０に表示させる（ステップＳ２０６）。

【0103】

表示制御部１５２は、ボタンが押下されない場合には（ステップＳ２０７，Ｎｏ）、順序決定処理を終了する。

【0104】

一方、表示制御部１５２は、ボタンが押下された場合には（ステップＳ２０７，Ｙｅｓ）、選択された量子ビットの位置と、一つ上の量子ビットの位置とを入れ替え（順序を変更する）（ステップＳ２０８）、順序決定処理を終了する。

【0105】

次に、本実施例に係る情報処理装置１００の効果について説明する。情報処理装置１００は、量子回路に含まれる複数の量子ビット、古典ビットのうち、使用されていない量子ビットの位置と、古典ビットの位置とを最下部に移動させる。また、情報処理装置１００は、量子ビットのうち、量子ゲートが関係を持たない量子ビットと交差する数に基づいて、量子ビットの順序を決定し、決定した順序によって、複数の量子ビットを並列に表示する。これによって、量子回路を見やすく表示することができる。

【0106】

情報処理装置１００は、量子ビットのうち、量子ゲートが関係を持たない量子ビットと交差する数、および、隣接する量子ゲートの距離に基づく煩雑度を算出し、煩雑度が０に近づくように、量子回路の量子ビットの順序を変更する。これによって、効率的に、見やすい量子回路を生成することができる。

【0107】

情報処理装置１００は、量子回路の量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ－１の位置とを変更した際の複雑度の変化幅Ｘを算出する。また、情報処理装置１００は、量子回路の量子ビットｑ_ｎの位置と、量子ビットｑ_ｎ＋１の位置とを変更した際の複雑度の変化幅Ｙを算出する。情報処理装置１００は、変化幅Ｘ、Ｙと、条件１、２を基にして、量子回路の入れ替えの対象となる量子ビットを特定する。これによって、煩雑度のより小さい量子ビットの並び順となる量子回路を生成することができる。

【0108】

なお、上記の説明では、情報処理装置１００は、量子回路の量子ビットの順番を入れ替える場合、メッセージとボタンとを表示し、ボタンがユーザによって押下された場合に、量子ビットを入れ替えていたが、これに限定されるものではない。たとえば、情報処理装置１００は、メッセージを表示することなく、自動で、量子ビットの順序を入れ替えてもよい。量子ビットの入れ替えについて、ユーザに確認するか、自動で行うかは、事前に設定される。

【0109】

次に、情報処理装置１００のその他の処理について説明する。たとえば、情報処理装置１００は、量子回路の複数の量子ビットのうち、着目する所定数の量子ビットを選択する。情報処理装置１００は、着目する所定数ｍの量子ビットに関して煩雑度が最小となる並び順を判定する。情報処理装置１００は、着目する量子ビットを変更しながら、上記の処理を繰り返し実行することで、見やすい量子回路を生成する。

【0110】

図９は、情報処理装置のその他の処理を説明するための図である。図９では、量子回路２０－１を用いて説明を行う。情報処理装置１００が一度に選択する量子ビットの数（所定数ｍ）を「３」として説明を行う。

【0111】

量子回路２０－１には、量子ビットＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆに、ＣＵゲート２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅが配置されている。ＣＵゲート２０ａが無関係な量子ビットＣを跨ぎ、ＣＵゲート２０ｂが無関係な量子ビットＢ、Ｃを跨ぎ、ＣＵゲート２０ｃが無関係な量子ビットＢを跨ぎ、ＣＵゲート２０ｄが無関係な量子ビットＤ、Ｅを跨ぐ。また、隣接するＣＵゲートの距離は０である。このため、式（１）に基づく、量子回路２０－１の煩雑度Ｃは「６」である。

【0112】

ＣＵゲート２０ａは、単一のＵゲートが量子ビットＢに設定され、ＣＵゲート２０ａの線分が、量子ビットＤに接続されている。ＣＵゲート２０ｂは、単一のＵゲートが量子ビットＤに設定され、ＣＵゲート２０ｂの線分が、量子ビットＡに接続されている。

【0113】

ＣＵゲート２０ｃは、単一のＵゲートが量子ビットＡに設定され、ＣＵゲート２０ｃの線分が、量子ビットＣに接続されている。ＣＵゲート２０ｄは、単一のＵゲートが量子ビットＣに設定され、ＣＵゲート２０ｄの線分が、量子ビットＦに接続されている。ＣＵゲート２０ｅは、単一のＵゲートが量子ビットＦに設定され、ＣＵゲート２０ｅの線分が、量子ビットＥに接続されている。

【0114】

情報処理装置１００の表示制御部１５２は、量子回路２０－１の量子ビットＡ～Ｆから、着目する所定数「３」の量子ビットをランダムに選択する。ここでは、表示制御部１５２が、着目する量子ビットとして、量子ビットＡ、Ｂ、Ｄを選択したものとして説明を行う。

【0115】

表示制御部１５２は、着目する量子ビットＡ、Ｂ、Ｄを先頭に移動させ、残りの量子ビットＣ～Ｆを下に移動させる。表示制御部１５２は、量子ビットＡ、Ｂ、Ｄと、量子ビットＡ、Ｂ、Ｄに関連するＣＵゲート２０ａ，２０ｂを基にして、量子ビットＡ、Ｂ、Ｄに関する順序のうち、煩雑度が最小となる順序を特定する。量子ビットＡ、Ｂ、Ｄの順序は、３！（６通り）存在する。なお、表示制御部１５２は、着目する量子ビットＡと、着目しない量子ビットＣとに関連するＣＵゲート２０ｃ、他のＣＵゲート２０ｄ，２０ｅを除外して、煩雑度を算出する。

【0116】

表示制御部１５２は、着目する量子ビットの順序が「Ａ、Ｂ、Ｄ」となる場合の煩雑度、順序が「Ａ、Ｄ、Ｂ」となる場合の煩雑度、順序が「Ｂ、Ａ、Ｄ」となる場合の煩雑度、順序が「Ｂ、Ｄ、Ａ」となる場合の煩雑度を算出する。表示制御部１５２は、着目する量子ビットの順序が「Ｄ、Ａ、Ｂ」となる場合の煩雑度、「Ｄ、Ｂ、Ａ」となる場合の煩雑度を算出する。

【0117】

上記の複数の煩雑度のうち、量子ビットの順序が「Ｂ、Ａ、Ｄ」となる場合の煩雑度が最小となるものとする。この場合、表示制御部１５２は、量子ビットの順序がＢ、Ｄ、Ａ、Ｃ、Ｅ、Ｆとなる量子回路２０－２を生成する。量子回路２０－２において、ＣＵゲート２０ｄが無関係な量子ビットＥを跨ぐ。また、隣接するＣＵゲートの距離は０である。このため、式（１）に基づく、量子回路２０－２の煩雑度Ｃは「１」である。

【0118】

続いて、表示制御部１５２は、残りの量子ビットＣ、Ｅ、Ｆを、着目する量子ビットとして選択する。表示制御部１５２は、量子ビットＣ、Ｅ、Ｆと、量子ビットＣ、Ｅ、Ｆに関連するＣＵゲート２０ｄ，２０ｅを基にして、量子ビットＣ、Ｅ、Ｆに関する複数の順序のうち、煩雑度が最小となる順序を特定する。量子ビットＣ、Ｅ、Ｆの順序は、３！（６通り）存在する。なお、表示制御部１５２は、着目する量子ビットＣと、着目しない量子ビットＡとに関連するＣＵゲート２０ｃ、他のＣＵゲート２０ａ，２０ｂを除外して、煩雑度を算出する。

【0119】

表示制御部１５２は、着目する量子ビットの順序が「Ｃ、Ｅ、Ｆ」となる場合の煩雑度、順序が「Ｃ、Ｆ、Ｅ」となる場合の煩雑度、順序が「Ｅ、Ｃ、Ｆ」となる場合の煩雑度、順序が「Ｅ、Ｆ、Ｃ」となる場合の煩雑度を算出する。表示制御部１５２は、着目する量子ビットの順序が「Ｆ、Ｃ、Ｅ」となる場合の煩雑度、「Ｆ、Ｅ、Ｃ」となる場合の煩雑度を算出する。

【0120】

上記の複数の煩雑度のうち、量子ビットの順序が「Ｃ、Ｅ、Ｆ」または「Ｅ、Ｆ、Ｃ」となる場合の煩雑度が最小となるものとする。この場合、表示制御部１５２は、量子ビットの順序がＢ、Ｄ、Ａ、Ｃ、Ｆ、Ｅとなる量子回路２０－３と、量子ビットの順序がＢ、Ｄ、Ａ、Ｅ、Ｆ、Ｃとなる量子回路２０－４を生成する。

【0121】

まず、量子回路２０－３において、無関係な量子ビットを跨ぐＣＵゲートは存在しない。また、隣接するＣＵゲートの距離は０である。このため、式（１）に基づく、量子回路２０－３の煩雑度Ｃは「０」である。

【0122】

一方、量子回路２０－４において、ＣＵゲート２０ｃが、無関係な量子ビットＥ、Ｆを跨ぐ。また、隣接するＣＵゲートの距離は０である。このため、式（１）に基づく、量子回路２０－４の煩雑度Ｃは「２」である。

【0123】

表示制御部１５２は、量子回路２０－４の煩雑度よりも、量子回路２０－３の煩雑度が小さいため、量子回路２０－３の量子ビットの順序Ｂ、Ｄ、Ａ、Ｃ、Ｆ、Ｅを採用する。たとえば、表示制御部１５２は、量子回路２０－３の表示画面を、表示部１３０に表示させる。

【0124】

上記のように、情報処理装置１００は、量子回路の複数の量子ビットのうち、着目する所定数の量子ビットを選択し、着目する所定数ｍの量子ビットに関して煩雑度が最小となる並び順を判定する処理を繰り返し実行する。これによって、見やすい量子回路を生成することができる。

【0125】

次に、上述した情報処理装置１００と同様の機能を実現するコンピュータのハードウェア構成の一例について説明する。図１０は、実施例の情報処理装置と同様の機能を実現するコンピュータのハードウェア構成の一例を示す図である。

【0126】

図１０に示すように、コンピュータ２００は、各種演算処理を実行するＣＰＵ２０１と、ユーザからのデータの入力を受け付ける入力装置２０２と、ディスプレイ２０３とを有する。また、コンピュータ２００は、有線または無線ネットワークを介して、外部装置等との間でデータの授受を行う通信装置２０４と、インタフェース装置２０５とを有する。また、コンピュータ２００は、各種情報を一時記憶するＲＡＭ２０６と、ハードディスク装置２０７とを有する。そして、各装置２０１～２０７は、バス２０８に接続される。

【0127】

ハードディスク装置２０７は、取得プログラム２０７ａ、表示制御プログラム２０７ｂを有する。また、ＣＰＵ２０１は、各プログラム２０７ａ，２０７ｂを読み出してＲＡＭ２０６に展開する。

【0128】

取得プログラム２０７ａは、取得プロセス２０６ａとして機能する。表示制御プログラム２０７ｂは、表示制御プロセス２０６ｂとして機能する。

【0129】

取得プロセス２０６ａの処理は、取得部１５１の処理に対応する。表示制御プロセス２０６ｂの処理は、表示制御部１５２の処理に対応する。

【0130】

なお、各プログラム２０７ａ，２０７ｂについては、必ずしも最初からハードディスク装置２０７に記憶させておかなくても良い。例えば、コンピュータ２００に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ－ＲＯＭ、ＤＶＤ、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」に各プログラムを記憶させておく。そして、コンピュータ２００が各プログラム２０７ａ，２０７ｂを読み出して実行するようにしてもよい。

【0131】

以上の各実施例を含む実施形態に関し、さらに以下の付記を開示する。

【0132】

（付記１）量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定し、
前記第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、前記第２の複数のビットの順序を決定し、
前記位置と前記順序とに基づいて、前記第１の複数のビットを並列に表示する、
処理をコンピュータに実行させることを特徴とする表示プログラム。

【0133】

（付記２）前記第２の複数のビットに設定された隣接するゲート回路の距離と、前記数とを基にして、煩雑度を算出する処理をコンピュータに更に実行させ、前記順序を決定する処理は、前記煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする付記１に記載の表示プログラム。

【0134】

（付記３）前記順序を決定する処理は、前記第２の複数のビットのうち、あるビットと前記あるビットよりも下のビットとの順序を入れ替えた場合の煩雑度、および、前記あるビットと前記あるビットよりも上のビットとの順序を入れ替えた場合の煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする付記２に記載の表示プログラム。

【0135】

（付記４）前記順序を決定する処理は、前記第２の複数のビットのうち、所定数のビットを選択し、選択した所定数のビットの順列に関する煩雑度をそれぞれ算出し、煩雑度が最小となる順序を、選択した所定数のビットの順序として決定することを特徴とする付記２に記載の表示プログラム。

【0136】

（付記５）量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定し、
前記第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、前記第２の複数のビットの順序を決定し、
前記位置と前記順序とに基づいて、前記第１の複数のビットを並列に表示する、
処理をコンピュータが実行することを特徴とする表示方法。

【0137】

（付記６）前記第２の複数のビットに設定された隣接するゲート回路の距離と、前記数とを基にして、煩雑度を算出する処理をコンピュータに更に実行させ、前記順序を決定する処理は、前記煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする付記５に記載の表示方法。

【0138】

（付記７）前記順序を決定する処理は、前記第２の複数のビットのうち、あるビットと前記あるビットよりも下のビットとの順序を入れ替えた場合の煩雑度、および、前記あるビットと前記あるビットよりも上のビットとの順序を入れ替えた場合の煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする付記６に記載の表示方法。

【0139】

（付記８）前記順序を決定する処理は、前記第２の複数のビットのうち、所定数のビットを選択し、選択した所定数のビットの順列に関する煩雑度をそれぞれ算出し、煩雑度が最小となる順序を、選択した所定数のビットの順序として決定することを特徴とする付記６に記載の表示方法。

【0140】

（付記９）量子回路における第１の複数のビットのうち第１の種別の第２の複数のビットの間にならない第２の種別のビットの位置を決定し、
前記第２の複数のビットのうち、ゲート回路が関係を持たないビットと交差する数に基づいて、前記第２の複数のビットの順序を決定し、
前記位置と前記順序とに基づいて、前記第１の複数のビットを並列に表示する、
処理を実行する制御部を含む情報処理装置。

【0141】

（付記１０）前記第２の複数のビットに設定された隣接するゲート回路の距離と、前記数とを基にして、煩雑度を算出する処理をコンピュータに更に実行させ、前記順序を決定する処理は、前記煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする付記９に記載の情報処理装置。

【0142】

（付記１１）前記順序を決定する処理は、前記第２の複数のビットのうち、あるビットと前記あるビットよりも下のビットとの順序を入れ替えた場合の煩雑度、および、前記あるビットと前記あるビットよりも上のビットとの順序を入れ替えた場合の煩雑度を基にして、前記第２の複数のビットの順序を決定することを特徴とする付記１０に記載の情報処理装置。

【0143】

（付記１２）前記順序を決定する処理は、前記第２の複数のビットのうち、所定数のビットを選択し、選択した所定数のビットの順列に関する煩雑度をそれぞれ算出し、煩雑度が最小となる順序を、選択した所定数のビットの順序として決定することを特徴とする付記１０に記載の情報処理装置。

【符号の説明】

【0144】

１００ 情報処理装置
１１０ 通信部
１２０ 入力部
１３０ 表示部
１４０ 記憶部
１４１ 量子回路データ
１５０ 制御部
１５１ 取得部
１５２ 表示制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】