ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024000298
(43)【公開日】2024-01-05
(54)【発明の名称】光学式センサ及びその製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20231225BHJP
【ＦＩ】
H01L27/146 E
H01L27/146 C
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022099017
(22)【出願日】2022-06-20
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000154
【氏名又は名称】弁理士法人はるか国際特許事務所
(72)【発明者】
【氏名】新田 淳
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AB01
4M118CA14
4M118CB20
4M118FB03
4M118FB09
4M118FB13
(57)【要約】
【課題】画素電極の平面領域を拡大することなくセンシング効率を向上させることができる光学式センサ及びその製造方法を提供する。
【解決手段】光学式センサ２は、基板ＳＵＢと、基板ＳＵＢに設けられる画素電極２１０と、画素電極２１０の表面２１０ａに積層する有機光電変換層２３０と、有機光電変換層２３０の表面２３０ａに積層する共通電極２４０と、を有し、断面視において、画素電極２１０の表面２１０ａは、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部２１０ａ－１から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部２１０ａ－２に近づくにつれて、漸増的に又は段階的に高くなり、有機光電変換層２３０の表面２３０ａと、共通電極２４０の表面２４０ａとは、それぞれ画素電極２１０の表面２１０ａの形状に応じた形状を有する。
【選択図】図４
【解決手段】光学式センサ２は、基板ＳＵＢと、基板ＳＵＢに設けられる画素電極２１０と、画素電極２１０の表面２１０ａに積層する有機光電変換層２３０と、有機光電変換層２３０の表面２３０ａに積層する共通電極２４０と、を有し、断面視において、画素電極２１０の表面２１０ａは、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部２１０ａ－１から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部２１０ａ－２に近づくにつれて、漸増的に又は段階的に高くなり、有機光電変換層２３０の表面２３０ａと、共通電極２４０の表面２４０ａとは、それぞれ画素電極２１０の表面２１０ａの形状に応じた形状を有する。
【選択図】図４
【特許請求の範囲】
【請求項1】
基板と、
前記基板に設けられる画素電極と、
前記画素電極の表面に積層する有機光電変換層と、
前記有機光電変換層の表面に積層する共通電極と、
を有し、
断面視において、前記画素電極の前記表面は、前記基板に垂直な方向において前記基板に最も近い部分である端部から、前記基板に垂直な方向において前記基板から最も離れた部分である頂部に近づくにつれて、漸増的に又は段階的に高くなり、
前記有機光電変換層の前記表面と、前記共通電極の表面とは、それぞれ前記画素電極の前記表面の形状に応じた形状を有する、
光学式センサ。
前記基板に設けられる画素電極と、
前記画素電極の表面に積層する有機光電変換層と、
前記有機光電変換層の表面に積層する共通電極と、
を有し、
断面視において、前記画素電極の前記表面は、前記基板に垂直な方向において前記基板に最も近い部分である端部から、前記基板に垂直な方向において前記基板から最も離れた部分である頂部に近づくにつれて、漸増的に又は段階的に高くなり、
前記有機光電変換層の前記表面と、前記共通電極の表面とは、それぞれ前記画素電極の前記表面の形状に応じた形状を有する、
光学式センサ。
【請求項2】
断面視において、前記画素電極の前記表面は湾曲した形状である、
請求項１に記載の光学式センサ。
請求項１に記載の光学式センサ。
【請求項3】
平面視において、前記画素電極は四角形状である、
請求項１に記載の光学式センサ。
請求項１に記載の光学式センサ。
【請求項4】
前記基板に設けられる絶縁層であって、前記画素電極に対応する開口を有する前記絶縁層を更に有し、
前記有機光電変換層は、前記絶縁層の表面に積層し、
断面視において、前記絶縁層の前記表面は、前記画素電極の前記頂部より、前記基板と垂直な方向において前記基板から離れている、
請求項１に記載の光学式センサ。
前記有機光電変換層は、前記絶縁層の表面に積層し、
断面視において、前記絶縁層の前記表面は、前記画素電極の前記頂部より、前記基板と垂直な方向において前記基板から離れている、
請求項１に記載の光学式センサ。
【請求項5】
前記共通電極の前記表面に積層し、平坦な表面を有する平坦化層を更に有する、
請求項１に記載の光学式センサ。
請求項１に記載の光学式センサ。
【請求項6】
基板上に第１導電膜を形成する第１導電膜形成工程と、
前記第１導電膜上にレジスト膜を形成するレジスト膜形成工程と、
前記第１導電膜をエッチングする第１導電膜エッチング工程と、
前記レジスト膜及び前記第１導電膜を同時にエッチングする同時エッチング工程と、
前記レジスト膜を除去するレジスト膜除去工程と、
前記第１導電膜上に有機光電変換膜を形成する有機光電変換膜形成工程と、
前記有機光電変換膜上に第２導電膜を形成する第２導電膜形成工程と、
を有し、
前記同時エッチング工程では、断面視において、前記第１導電膜の前記表面が、前記基板に垂直な方向において前記基板に最も近い部分である端部から、前記基板に垂直な方向において前記基板から最も離れた部分である頂部に近づくにつれて、漸増的に又は段階的に高くなるように前記第１導電膜を加工し、
前記有機光電変換膜形成工程では、前記有機光電変換膜の表面が前記第１導電膜の前記表面の形状に応じた形状を有するように前記有機光電変換膜を形成し、
前記第２導電膜形成工程では、前記第２導電膜の表面が前記第１導電膜の前記表面の形状に応じた形状を有するように前記第２導電膜を形成する、
光学式センサの製造方法。
前記第１導電膜上にレジスト膜を形成するレジスト膜形成工程と、
前記第１導電膜をエッチングする第１導電膜エッチング工程と、
前記レジスト膜及び前記第１導電膜を同時にエッチングする同時エッチング工程と、
前記レジスト膜を除去するレジスト膜除去工程と、
前記第１導電膜上に有機光電変換膜を形成する有機光電変換膜形成工程と、
前記有機光電変換膜上に第２導電膜を形成する第２導電膜形成工程と、
を有し、
前記同時エッチング工程では、断面視において、前記第１導電膜の前記表面が、前記基板に垂直な方向において前記基板に最も近い部分である端部から、前記基板に垂直な方向において前記基板から最も離れた部分である頂部に近づくにつれて、漸増的に又は段階的に高くなるように前記第１導電膜を加工し、
前記有機光電変換膜形成工程では、前記有機光電変換膜の表面が前記第１導電膜の前記表面の形状に応じた形状を有するように前記有機光電変換膜を形成し、
前記第２導電膜形成工程では、前記第２導電膜の表面が前記第１導電膜の前記表面の形状に応じた形状を有するように前記第２導電膜を形成する、
光学式センサの製造方法。
【請求項7】
前記レジスト膜除去工程と有機光電変換膜形成工程との間において、
平面視において、前記画素電極に対応する開口を有する絶縁膜を基板上に形成する絶縁膜形成工程、
を更に有し、
前記有機光電変換膜形成工程では、前記絶縁膜の上に前記有機光電変換膜を形成し、
前記絶縁膜形成工程では、断面視において、前記絶縁膜の表面が、前記第１導電膜の前記頂部より、前記基板と垂直な方向において前記基板から離れるように、前記絶縁膜を形成する、
請求項６に記載の光学式センサの製造方法。
平面視において、前記画素電極に対応する開口を有する絶縁膜を基板上に形成する絶縁膜形成工程、
を更に有し、
前記有機光電変換膜形成工程では、前記絶縁膜の上に前記有機光電変換膜を形成し、
前記絶縁膜形成工程では、断面視において、前記絶縁膜の表面が、前記第１導電膜の前記頂部より、前記基板と垂直な方向において前記基板から離れるように、前記絶縁膜を形成する、
請求項６に記載の光学式センサの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光学式センサ及びその製造方法に関する。
【背景技術】
【0002】
近年、有機光電変換素子（ＯＰＤ：Ｏｒｇａｎｉｃ Ｐｈｏｔｏｄｉｏｄｅ）が基板上に配列された光学式センサが知られている。このような検出装置は、例えば指紋や静脈等の生体情報を検出する生体センサとして用いられる。
【0003】
従来のＯＰＤを用いた光学式センサでは、例えば下記特許文献１及び特許文献２において示されるように、画素電極の表面が平坦になっている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２１－１２５６９１号公報
【特許文献2】特開２０２１－５７４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記した従来の光学式センサでは、画素電極の平面領域（平面視における画素電極の有効面積）を拡大させ、または画素電極上に堆積している有機光電変換層の体積を増やさなければ、センシング能力を向上させることができない。すなわち、ＯＰＤを用いた光学式センサのセンシング能力は、各画素電極の表面に積層する有機光電変換層及び共通電極の表面積と有機光電変換層の体積に依存する。ここで、上記のように画素電極の表面が平坦である場合、当該表面に積層する有機光電変換層及び共通電極の表面積を拡大するためには、画素電極の平面領域を拡大する必要がある。しかしながら、装置の小型化の観点から、画素電極の平面領域の拡大には限界がある。
【0006】
本発明は、上記に鑑み、画素電極の平面領域を拡大することなくセンシング効率を向上させることができる光学式センサ及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【0007】
本発明に係る光学式センサの一態様は、基板と、前記基板に設けられる画素電極と、前記画素電極の表面に積層する有機光電変換層と、前記有機光電変換層の表面に積層する共通電極と、を有し、断面視において、前記画素電極の前記表面は、前記基板に垂直な方向において前記基板に最も近い部分である端部から、前記基板に垂直な方向において前記基板から最も離れた部分である頂部に近づくにつれて、段階的に又は漸増的に高くなり、前記有機光電変換層の前記表面と、前記共通電極の表面とは、それぞれ前記画素電極の前記表面の形状に応じた形状を有する。
【0008】
本発明によれば、画素電極の平面領域を拡大することなく光学式センサのセンシング効率を向上させることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施形態に係る光学式センサの概略を示す平面図である。
【図2】本発明の実施形態に係る光学式センサの構成例を示すブロック図である。
【図5A】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【図5B】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【図5C】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【図5D】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【図5E】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【図5F】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【図5G】本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【0011】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【0012】
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【0013】
図１は、本発明の実施形態に係る光学式センサの概略を示す平面図である。図１に示すように、光学式センサ２は、樹脂基板１００と、センサ部１０と、ゲート線駆動回路２０と、信号線選択回路２１と、検出回路２４と、制御回路２６と、電源回路２８と、を有する。
【0014】
樹脂基板１００には、フレキシブルプリント基板３００を介して制御基板４００が電気的に接続される。フレキシブルプリント基板３００には、検出回路２４が設けられている。制御基板４００には、制御回路２６及び電源回路２８が設けられている。制御回路２６は、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）である。制御回路２６は、センサ部１０、ゲート線駆動回路２０及び信号線選択回路２１に制御信号を供給して、センサ部１０の検出動作を制御する。電源回路２８は、電源電圧をセンサ部１０、ゲート線駆動回路２０及び信号線選択回路２１に供給する。
【0015】
樹脂基板１００は、検出領域ＤＡと額縁領域ＰＡとを有する。検出領域ＤＡは、センサ部１０が設けられる領域である。額縁領域ＰＡは、検出領域ＤＡの外側の領域であり、センサ部１０が設けられない領域である。すなわち、額縁領域ＰＡは、検出領域ＤＡの端部と樹脂基板１００の端部との間の領域である。
【0016】
額縁領域ＰＡは、折曲領域ＢＡと端子領域ＴＡとを有する。折曲領域ＢＡと端子領域ＴＡとは、額縁領域の一端に設けられる。折曲領域ＢＡ及び端子領域ＴＡには、検出領域ＤＡに繋がる配線が配置される。端子領域ＴＡにおいて、樹脂基板１００とフレキシブルプリント基板３００とが接続される。
【0017】
センサ部１０は、複数の画素ＰＸを有する。複数の画素ＰＸは、検出領域ＤＡに行列状に配列される。複数の画素ＰＸは、フォトダイオードであり、それぞれに照射される光に応じた電気信号を出力する。各画素ＰＸは、それぞれに照射される光に応じた電気信号を検出信号Ｖｄｅｔとして信号線選択回路２１に出力する。本実施形態では、光学式センサ２は、各画素ＰＸからの検出信号Ｖｄｅｔに基づいて、指や掌等の血管像、脈波、脈拍、血中酸素飽和度等の生体に関する情報を検出する。また、各画素ＰＸは、ゲート線駆動回路２０から供給されるゲート駆動信号Ｖｇｃｌに従って検出を行う。
【0018】
ゲート線駆動回路２０及び信号線選択回路２１は、額縁領域ＰＡに設けられる。具体的には、ゲート線駆動回路２０は、額縁領域ＰＡのうち信号線ＳＧＬの延伸方向（第２方向Ｄｙ）に沿って延在する領域に設けられる。信号線選択回路２１は、額縁領域ＰＡのうちゲート線ＧＣＬの延伸方向（第１方向Ｄｘ）に沿って延在する領域に設けられ、センサ部１０と折曲領域ＢＡとの間に設けられる。
【0019】
図２は、本発明の実施形態に係る光学式センサの構成例を示すブロック図である。図２に示すように、光学式センサ２は、さらに検出制御部３０と検出部４０とを有する。検出制御部３０の機能の一部又は全部は、制御回路２６に含まれる。また、検出部４０のうち、検出回路２４以外の機能の一部又は全部は、制御回路２６に含まれる。
【0020】
検出制御部３０は、ゲート線駆動回路２０、信号線選択回路２１及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部３０は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ等の各種制御信号をゲート線駆動回路２０に供給する。また、検出制御部３０は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路２１に供給する。
【0021】
ゲート線駆動回路２０は、各種制御信号に基づいてゲート線ＧＣＬを駆動する回路である。ゲート線駆動回路２０は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線駆動回路２０は、ゲート線ＧＣＬに接続された画素ＰＸを選択する。
【0022】
信号線選択回路２１は、複数の信号線ＳＧＬを順次又は同時に選択するスイッチ回路である。信号線選択回路２１は、例えばマルチプレクサである。信号線選択回路２１は、検出制御部３０から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＧＬと検出回路２４とを接続する。これにより、信号線選択回路２１は、画素ＰＸの検出信号Ｖｄｅｔを検出部４０に出力する。
【0023】
検出部４０は、検出回路２４と、信号処理部４４と、記憶部４５と、座標抽出部４６と、検出タイミング制御部４７と、を備える。検出タイミング制御部４７は、検出制御部３０から供給される制御信号に基づいて、検出回路２４と、信号処理部４４と、座標抽出部４６と、が同期して動作するように制御する。
【0024】
検出回路２４は、例えばアナログフロントエンド回路（ＡＦＥ、Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）である。検出回路２４は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
【0025】
信号処理部４４は、検出回路２４の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理部４４は、指や掌等の検出対象が検出面に接触又は近接した場合に、検出回路２４からの信号に基づいて指や掌等の表面の凹凸を検出できる。また、信号処理部４４は、検出回路２４からの信号に基づいて、指や掌等の血管像、脈波、脈拍、血中酸素飽和度等の生体に関する情報を検出できる。
【0026】
記憶部４５は、信号処理部４４で演算された信号を一時的に保存する。記憶部４５は、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、レジスタ回路等であってもよい。
【0027】
座標抽出部４６は、信号処理部４４において指や掌等の接触又は近接が検出されたときに、指や掌等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出部４６は、指や掌等の血管の検出座標を求める論理回路である。座標抽出部４６は、センサ部１０の各画素ＰＸから出力される検出信号Ｖｄｅｔを組み合わせて、指や掌等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出部４６は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。
【0028】
図３は、図１のＢ－Ｂ線切断面を示す部分断面図である。図３では、検出領域ＤＡの一部及び額縁領域ＰＡの一部が断面視において示されている。前述の通り、検出領域ＤＡは複数の画素ＰＸを有し、額縁領域ＰＡは折曲領域ＢＡ及び端子領域ＴＡを有する。各画素ＰＸは、対応する一の画素電極２１０と、対応する一の薄膜トランジスタＴＦＴとを有する。
【0029】
なお、図３では、第２方向Ｄｙにおける切断面が示されているが、検出領域ＤＡについては、第１方向Ｄｘにおいて切断した場合も図４と同様の断面構造が観察される。また、図３では、断面構造を見易くするため、一部の層のハッチングを省略している（図４－９においても同様）。以下では、図３に示す断面構造を下層から順を追って説明する。
【0030】
樹脂基板１００上に、バリア無機膜１１０が積層されている。樹脂基板１００は、ポリイミドにより形成される。ただし、シート型光学検出装置として十分な可撓性を有する基材であれば他の樹脂材料を用いてもよい。一方、バリア無機膜１１０は、第１無機膜（例えばシリコン酸化膜）１１１、第２無機膜（例えばシリコン窒化膜）１１２及び第３無機膜（シリコン酸化膜）１１３の三層積層構造である。第１無機膜１１１は基材との密着性向上のため、第２無機膜１１２は外部からの水分及び不純物のブロック膜として、第３無機膜１１３は第２無機膜１１２中に含有する水素原子が半導体層１３１側に拡散しないようにするブロック膜として、それぞれ設けられるが、特にこの構造に限定するものではない。さらに積層があってもよいし、単層あるいは二層積層としてもよい。
【0031】
後述する薄膜トランジスタＴＦＴを形成する箇所に合わせて付加膜１２０を形成してもよい。付加膜１２０は、薄膜トランジスタＴＦＴのチャネル裏面からの光の侵入等による薄膜トランジスタＴＦＴの特性の変化を抑制したり、導電材料で形成して所定の電位を与えることで、薄膜トランジスタＴＦＴにバックゲート効果を与えたりすることができる。ここでは、第１無機膜１１１を形成した後、薄膜トランジスタＴＦＴが形成される箇所に合わせて付加膜１２０を島状に形成し、その後第２無機膜１１２及び第３無機膜１１３を積層することで、バリア無機膜１１０に付加膜１２０を封入するように形成しているが、この限りではなく、樹脂基板１００上にまず付加膜１２０を形成し、その後にバリア無機膜１１０を形成してもよい。
【0032】
バリア無機膜１１０上には、薄膜トランジスタＴＦＴが画素ＰＸ毎に形成されている。薄膜トランジスタＴＦＴは、半導体層１３１と、ゲート電極１３２と、ソース電極１３３と、ドレイン電極１３４と、を有する。ポリシリコン薄膜トランジスタを例に挙げて、ここではＮｃｈトランジスタのみを示しているが、Ｐｃｈトランジスタを同時に形成してもよい。薄膜トランジスタＴＦＴの半導体層１３１は、チャネル領域とソース・ドレイン領域との間に低濃度不純物領域又は真性半導体領域を設けた構造をとる。なお、ゲート電極１３２は、各画素ＰＸにおいて、ゲート線ＧＣＬが半導体層１３１と電気的に接続する部分である。同様に、ソース電極１３３は、各画素ＰＸにおいて、信号線ＳＧＬが半導体層１３１と電気的に接続する部分である。
【0033】
半導体層１３１とゲート電極１３２との間には、ゲート絶縁膜１４０が設けられている。ここでは、ゲート絶縁膜１４０としてはシリコン酸化膜を用いる。ゲート電極１３２は、ＭｏＷから形成された第１配線層Ｗ１の一部である。第１配線層Ｗ１は、ゲート電極１３２に加え、第１保持容量線ＣｓＬ１を有する。第１保持容量線ＣｓＬ１と半導体層１３１（ソース・ドレイン領域）との間で、ゲート絶縁膜１４０を介して、保持容量Ｃｓの一部が形成される。
【0034】
ゲート電極１３２の上に、層間絶縁膜１５０が形成されている。層間絶縁膜１５０は、シリコン窒化膜及びシリコン酸化膜が積層した構造をとる。折曲領域ＢＡに相当する箇所では、バリア無機膜１１０乃至層間絶縁膜１５０はパターニングにより除去されている。折曲領域ＢＡに相当する箇所では、樹脂基板１００を構成するポリイミドが露出している。なお、バリア無機膜１１０をパターニングにより除去する際、ポリイミド表面が一部浸食されて膜減りを生ずる場合が有る。
【0035】
層間絶縁膜１５０の端部における段差部分及びバリア無機膜１１０の端部における段差部分のそれぞれの下層には、配線パターンが形成されている。次の工程で形成する引き回し配線ＲＷは、段差部分を横切る際に配線パターンの上を通る。層間絶縁膜１５０とバリア無機膜１１０との間には、例えばゲート電極１３２があり、バリア無機膜１１０と樹脂基板１００との間には、例えば付加膜１２０があるので、それらの層を利用して配線パターンを形成する。
【0036】
層間絶縁膜１５０の上に、ソース電極１３３、ドレイン電極１３４及び引き回し配線ＲＷとなる部分を含む第２配線層Ｗ２が形成されている。ここでは、Ｔｉ、Ａｌ及びＴｉの三層積層構造を採用する。層間絶縁膜１５０を介して、第１保持容量線ＣｓＬ１（第１配線層Ｗ１の一部）と第２保持容量線ＣｓＬ２（第２配線層Ｗ２の一部）とで、保持容量Ｃｓの他の一部が形成される。引き回し配線ＲＷは、折曲領域ＢＡを経由して端子領域ＴＡまで延在しており、フレキシブルプリント基板３００等を接続する端子部Ｔを形成している。
【0037】
なお、引き回し配線ＲＷは、折曲領域ＢＡを横切って端子部Ｔに到達するように形成されるため、層間絶縁膜１５０及びバリア無機膜１１０の段差部分を横切る。前述したとおり、段差部分には例えば付加膜１２０による配線パターンが形成されている。したがって、引き回し配線ＲＷが段差の凹部で段切れを生じたとしても、該配線パターンにコンタクトすることで電気的な接続を維持することができる。
【0038】
ソース電極１３３、ドレイン電極１３４及び層間絶縁膜１５０を覆うように、平坦化膜１６０が設けられている。平坦化膜１６０は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により形成される無機絶縁材料に比べ、表面の平坦性に優れることから、感光性アクリル等の樹脂が用いられる。平坦化膜１６０は、画素コンタクト部１７０、共通電極コンタクト部１７１、折曲領域ＢＡ及び端子領域ＴＡでは除去されている。
【0039】
平坦化膜１６０の上に、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）からなる透明導電膜１９０が画素ＰＸ毎に形成されている。透明導電膜１９０は、相互に分離された第１透明導電膜１９１及び第２透明導電膜１９２を含む。
【0040】
第１透明導電膜１９１は、画素コンタクト部１７０において、平坦化膜１６０の除去により表面が露出した第２配線層Ｗ２を被覆する。そして、第１透明導電膜１９１を被覆するように、平坦化膜１６０の上に無機絶縁膜（シリコン窒化膜）１８０が設けられている。無機絶縁膜１８０は、画素コンタクト部１７０に開口している。
【0041】
一方、第２透明導電膜１９２は、後述する画素電極２１０の下方（さらに無機絶縁膜１８０の下方）、画素コンタクト部１７０の隣に設けられている。第２透明導電膜１９２、無機絶縁膜３６及び画素電極２１０は重なっており、これらによって付加容量Ｃａｄが形成される。
【0042】
なお、端子部Ｔの表面に第３透明導電膜１９３が形成されてもよい。端子部Ｔの表面に形成される第３透明導電膜１９３は、以降の工程において配線露出部がダメージを負わないように保護することを目的の一として設けられ得る。
【0043】
以上、樹脂基板１００から無機絶縁膜１８０までの積層構造（以下、基板ＳＵＢという）について説明した。以下では、図３とともに図４を用いて、基板ＳＵＢより上層の構造について説明する。図４は、図３の画素電極周辺を拡大して模式的に示す部分断面図である。
【0044】
基板ＳＵＢ（より具体的には無機絶縁膜１８０）の上には、互いに隣り合う複数の画素電極２１０が設けられている。具体的には、画素コンタクト部１７０における無機絶縁膜１８０の開口を介してドレイン電極１３４に導通するように、画素電極２１０が画素ＰＸ毎に設けられる。画素電極２１０は、反射電極として形成され、酸化インジウム亜鉛膜、Ａｇ膜、酸化インジウム亜鉛膜の三層積層構造になっている。ここで、酸化インジウム亜鉛膜に代わって酸化インジウムスズ膜を用いてもよい。画素電極２１０は、画素コンタクト部１７０から側方に拡がり、薄膜トランジスタＴＦＴの上方に至る。後述するように、画素電極２１０は、平面視において四角形状となっている（図６Ｇ及び図６Ｇ参照）。
【0045】
断面視において、画素電極２１０の表面２１０ａは、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部２１０ａ－１から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部２１０ａ－２に近づくにつれて、漸増的に高くなる。より詳細には、端部２１０ａ－１は、画素電極２１０の表面２１０ａのうち、基板ＳＵＢの表面ＳＵＢ－ａと画素電極２１０の表面２１０ａとが接する部分である。また、頂部２１０ａ－２は、画素電極２１０の表面２１０ａのうち、基板ＳＵＢに垂直な方向において基板ＳＵＢの表面ＳＵＢ－ａから最も離れた部分である。
【0046】
換言すれば、基板ＳＵＢに垂直な方向における画素電極２１０の表面２１０ａの基板ＳＵＢからの距離は、端部２１０ａ－１から頂部２１０ａ－２に近づくにつれて、漸増的に大きくなる。なお、後述するように、前記距離が、端部２１０ａ－１から頂部２１０ａ－２に近づくにつれて、段階的に大きくなるようにしてもよい（図７参照）。或いは、画素電極の表面２１０ａは、端部２１０ａ－１から頂部２１０ａ－２に近づくにつれて前記距離が漸増的に大きくなる部分と、端部２１０ａ－１から頂部２１０ａ－２に近づくにつれて前記距離が段階的に大きくなる部分と、を両方有してもよい。
【0047】
本実施形態では、断面視において、画素電極２１０の表面２１０ａは湾曲した形状である。このような構成によれば、後述の有機光電変換層２３０を画素電極２１０の表面２１０ａに形成する際、カバレッジ不良が生じにくい。
【0048】
基板ＳＵＢ（より具体的には無機絶縁膜１８０）の上には、複数の画素電極２１０のそれぞれに対応する複数の開口を有する絶縁層２２０が設けられている。絶縁層２２０としては、平坦化膜１６０と同じく感光性アクリル等が用いられる。絶縁層２２０は、画素電極２１０の表面２１０ａの一部（少なくとも端部２１０ａ－１）を覆う。なお、本実施形態では、絶縁層２２０の端部が逆テーパー形状となっているが、これは後述する製造工程上の都合によるものである。
【0049】
複数の画素電極２１０の上には、有機光電変換層２３０が複数の画素ＰＸ（すなわち、複数の画素電極２１０）に共通して積層している。すなわち、有機光電変換層２３０は、検出領域ＤＡの全体にわたって設けられている。また、有機光電変換層２３０は、絶縁層２２０の上にも積層している。具体的には、有機光電変換層２３０は、複数の画素電極２１０のそれぞれの表面２１０ａ及び絶縁層２２０の表面２２０ａに積層している。
【0050】
有機光電変換層２３０は、下部電荷輸送層２３１と、活性層２３２と、上部電荷輸送層２３３と、を含む。より詳細には、有機光電変換層２３０は、下部電荷輸送層２３１と、活性層２３２と、上部電荷輸送層２３３と、が下からこの順に積層した構造を有する。活性層２３２は、光学式センサ２に入射する入射光を電荷に変換する。下部電荷輸送層２３１及び上部電荷輸送層２３３は、活性層２３２において生成された前記電荷を輸送する。表面照射型構造を採用する場合には、下部電荷輸送層２３１を正孔輸送層、上部電荷輸送層２３３を電子輸送層とするが、裏面照射型構造を採用する場合には、下部電荷輸送層２３１を電子輸送層、上部電荷輸送層２３３を正孔輸送層とする。
【0051】
有機光電変換層２３０の上には、共通電極２４０が複数の画素ＰＸ（すなわち、複数の画素電極２１０）に共通に積層している。すなわち、共通電極２４０は、有機光電変換層２３０と同様に、検出領域ＤＡの全体にわたって設けられている。表面照射型構造を採用する場合には、上部電極２４０は透明とする必要がある。具体的には、有機光電変換層２３０と接する面にＰＥＤＯＴ：ＰＳＳを形成した後、Ａｇ、Ａｌ等の金属材料を用い、入射光が透過する程度の薄膜として共通電極２４０を形成する。共通電極２４０は、検出領域ＤＡに設けられた有機光電変換層２３０上から、額縁領域ＰＡに設けられた共通電極コンタクト部１７１上にわたって形成される。そして、共通電極コンタクト部１７１において、第２配線層Ｗ２の引き回し配線ＲＷと電気的に接続され、最終的には端子部Ｔに引き出される。
【0052】
ここで、有機光電変換層２３０及び共通電極２４０は、均一または略均一の厚さで成膜されている。したがって、有機光電変換層２３０の表面２３０ａと、共通電極２４０の表面２４０ａとは、それぞれ画素電極２１０の表面の形状２１０ａに応じた形状を有する。すなわち、有機光電変換層２３０の表面２３０ａは、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部２３０ａ－１から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部２３０ａ－２に近づくにつれて、漸増的に高くなる。同様に、共通電極２４０の表面２４０ａは、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部２４０ａ－１から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部２４０ａ－２に近づくにつれて、漸増的に高くなる。また、より詳細には、断面視において、有機光電変換層２３０の表面２３０ａ及び共通電極２４０の表面２４０ａは湾曲した形状である。
【0053】
上記の構成によれば、画素電極２１０の平面領域を拡大することなく、画素電極２１０の表面２１０ａに積層する有機光電変換層２３０及び共通電極２４０の表面積を拡大することができる。そのため、画素電極２１０の平面領域の大きさによらずに、光学式センサ２のセンシング効率を向上させることができる。なお、ここで「平面領域」とは、平面視における画素電極２１０の有効面積をいう。より具体的には、「平面領域」は、平面視において、画素電極２１０の表面２１０ａのうち絶縁層２２０に覆われていない領域（すなわち、絶縁層２２０の開口に重なる領域）である。
【0054】
ところで、断面視において、絶縁層２２０の表面２２０ａは、画素電極２１０の頂部２１０ａ－２より、基板ＳＵＢと垂直な方向において基板ＳＵＢから離れている。換言すれば、断面視において、基板ＳＵＢに垂直な方向における絶縁層２２０の表面２２０ａと基板ＳＵＢの表面ＳＵＢ－ａとの距離Ｈ１は、基板ＳＵＢに垂直な方向における画素電極２１０の頂部２１０ａ－２と基板ＳＵＢの表面ＳＵＢ－ａとの距離Ｈ２より小さい。このような構成によれば、画素電極２１０の表面２１０ａに積層する有機光電変換層２３０及び共通電極２４０の表面積をより確実に拡大することができる。
【0055】
共通電極２４０の上には、平坦化層２５０が積層している。より詳細には、平坦化層２５０は、共通電極２４０の表面２４０ａに積層している。平坦化層２５０の表面２５０ａは平坦な形状となっている。また、基板ＳＵＢに垂直な方向における共通電極２４０の頂部２４０ａ－２と基板ＳＵＢの表面ＳＵＢ－ａとの距離Ｈ３は、基板ＳＵＢに垂直な方向における平坦化層２５０の表面２５０ａと基板ＳＵＢの表面ＳＵＢ－ａとの距離Ｈ４より小さい。このような構成とすることで、画素電極２１０の表面２１０ａの形状に応じて上方に突出した共通電極２４０の表面２４０ａと、後述の封止層２６０と、が接触しないので、光学式センサ２の耐久性が良好となる。なお、平坦化層２６０を形成する材料としては、平坦化膜１６０と同様、感光性アクリル等の樹脂が利用可能である。
【0056】
平坦化層２５０の上には、封止層２６０が積層している。封止層２６０は、外部より侵入する水分等から有機光電変換層２３０を保護することを機能の一としており、ガスバリア性の高いものが要求される。
【0057】
封止層２６０は、第１無機材料層２６１と、樹脂層２６２と、第２無機材料層２６３と、を下からこの順に含む。より詳細には、封止層２６０は、第１無機材料層２６１と、樹脂層２６２と、第２無機材料層２６３と、が下から上に向かってこの順に積層した構造を有する。本実施形態では、第１無機材料層２６１はシリコン窒化膜、樹脂層２６２はアクリル樹脂、第２無機材料層２６３はシリコン窒化膜である。第１無機材料層２６１と樹脂層２６２との間には、密着性向上を目的の一として、シリコン酸化膜やアモルファスシリコン層を設けてもよい。本実施形態では、封止層２６０は受光側に設けられる膜となるため、検出対象となる波長の光に対して吸収等の作用を及ぼさない材料が好ましい。
【0058】
以下、図５（図５Ａから図５Ｇ）及び図６（図６Ａから図６Ｇ）を参照して、図３及び図４に示す光学式センサ２の製造工程について説明する。図５は、本発明の実施形態に係る光学式センサの製造工程における模式的な断面図である。また、図６は、図５に示す工程の模式的な拡大平面図である。
【0059】
まず、基板ＳＵＢ上に第１導電膜３００を形成する（図５Ａ及び図６Ａ）。第１導電膜３００は、後の工程において加工され、画素電極２１０となる。次いで、第１導電膜３００上に複数のレジスト膜４００を形成する（図５Ｂ及び図６Ｂ）。具体的には、複数のレジスト膜４００は、後の工程において複数の画素電極２１０が形成される箇所に対応する位置に形成される。
【0060】
続いて、第１導電膜３００をエッチングする（図５Ｃ及び図６Ｃ）。具体的には、レジスト膜４００をエッチングマスクとして用いて第１導電膜３００をドライエッチングし、第１導電膜３００のうちレジスト膜４００が形成されていない部分を選択的に除去する。
【0061】
次に、レジスト膜４００及び第１導電膜３００を同時にエッチングする（図５Ｄ－図５Ｅ及び図６Ｄ－図６Ｅ）。この際、断面視において、第１導電膜３００の表面が、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部に近づくにつれて、漸増的に高くなるように第１導電膜３００を加工する。
【0062】
具体的には、図５Ｄ及び図６Ｄに示す工程では、破線で示すレジスト膜４００の側部４００ｂが後退（レジスト膜４００の中央に向かって移動）するようにエッチングを行う。レジスト膜４００の側部４００ｂの後退に伴って、第１導電膜３００の上面３００ａが徐々に露出する。これにより、破線で示す第１導電膜３００の側部３００ｂと、破線で示す第１導電膜３００の上面３００ａのうち露出した部分３００ａ－１と、が同時にエッチングされていく。その結果として、図５Ｅ及び図６Ｅに示すように、第１導電膜３００の表面３００ｃ（レジスト膜４００に覆われていない部分）におけるテーパー角は、断面視において、基板ＳＵＢに垂直な方向において基板ＳＵＢの表面ＳＵＢ－ａから離れるにつれて小さくなっている。なお、ここで「テーパー角」とは、断面視において、第１導電膜３００の表面３００ｃのうちの一点における接線と、基板ＳＵＢの表面ＳＵＢ－ａと、がなす角のことをいう。
【0063】
エッチングを終えたのち、レジスト膜４００を除去する（図５Ｆ及び図６Ｆ）。前述したように、レジスト膜４００を除去したあとに残る第１導電膜３００は、画素電極２１０として利用される。前述の図５Ｄ－図５Ｅ及び図６Ｄ－図６Ｅに示す工程により、画素電極２１０の表面２１０ａは、図５Ｆに示すように、断面視において湾曲した形状となっている。
【0064】
その後、基板ＳＵＢ上に、絶縁層２２０（絶縁膜）を形成する（図５Ｇ及び図６Ｇ）。この際、断面視において、絶縁層２２０の表面が、画素電極２１０の頂部より、基板ＳＵＢと垂直な方向において基板ＳＵＢから離れるように、絶縁層２２０を形成する（図４参照）。そして、有機光電変換層２３０（有機光電変換膜）を画素電極２１０及び絶縁膜２２０の上に形成し、さらに、共通電極２４０（第２導電膜）を当該有機光電変換膜の上に形成する（不図示）。この際、有機光電変換層２３０の表面が画素電極２１０の表面２１０ａの形状に応じた形状を有するように有機光電変換層２３０を形成する（図４参照）。また、共通電極２４０の表面が画素電極２１０の表面２１０ａの形状に応じた形状を有するように共通電極２４０を形成する（図４参照）。絶縁層２２０、有機光電変換層２３０及び共通電極２４０の詳細については、前記した通りであるため、説明を省略する。
【0065】
なお、図６Ｆ及び図６Ｇに示すように、画素電極２１０は、平面視において四角形状である。このような構成によれば、画素電極２１０が平面視において円形状の場合と比較して、より良好なセンシング効率と解像度とを確保することができる。
【0066】
【0067】
画素電極の表面２１０ａは、断面視において、基板ＳＵＢに垂直な方向において基板ＳＵＢに最も近い部分である端部２１０ａ－１から、基板ＳＵＢに垂直な方向において基板ＳＵＢから最も離れた部分である頂部２１０ａ－２に近づくにつれて、段階的に高くなっている。なお、本変形例においても、画素電極の表面２１０ａは、端部２１０ａ－１から頂部２１０ａ－２に近づくにつれて前記距離が漸増的に大きくなる部分と、端部２１０ａ－１から頂部２１０ａ－２に近づくにつれて前記距離が段階的に大きくなる部分と、を両方有してもよい。
【0068】
すなわち、本変形例では、画素電極２１０の表面２１０ａは、階段形状を有する。具体的には、図７に示す画素電極２１０の表面２１０ａは、複数の上面２１０ａ－３と、最上面（この場合、頂部２１０ａ－２と同一面）を除く当該複数の上面２１０ａ－３のそれぞれに対応する複数の蹴上面２１０ａ－４であって対応する上面２１０ａ－３からそれぞれ立ち上がる複数の蹴上面２１０ａ－４と、を有する。なお、図７には、上面２１０ａ－３と蹴上面２１０ａ－４とがなす段差が３つの場合を示しているが、この段差の数は２つでもよく、あるいは４つ以上でもよい。
【0069】
図７に示す画素電極２１０は、図３及び図４に示す画素電極２１０と比較して、より簡易なプロセスで形成することができる。例えば、開口のサイズの異なる複数のメタルマスクを用いた成膜により、図７に示す構造の画素電極２１０を形成することができる。
【0070】
以上に説明した本発明に係る光学式センサによれば、画素電極の平面領域を拡大することなく、画素電極の表面に積層する有機光電変換層及び共通電極の表面積を拡大することができる。そのため、画素電極の平面領域の大きさによらずに、光学式センサのセンシング効率を向上させることができる。特に、図３－４及び図７に示す例では、後述の図８－９に示す参考例と比較して、画素電極の断面が狭小である部分が少ないため、局所的に高抵抗となる部分が生じるのを抑制することができる。
【0071】
【0072】
図８は、参考例における図１のＢ－Ｂ線切断面を示す部分断面図である。図８に示す画素電極２１０の上面２１０ｂは、縁部２１０ｂ－１から底部２１０ｂ－２に近づくにつれて、漸増的に低くなっている。図８に示す構造の画素電極２１０は、例えば、順テーパー形状の端部を有する絶縁層２２０を形成したのちに、当該絶縁層２２０の開口部分に成膜することにより形成可能である。このような構成とした場合にも、画素電極２１０の平面領域の大きさによらずに、光学式センサ２のセンシング効率を向上させることができる。特に、図８に示す画素電極２１０の形状は、集光の観点において利点を有する。なお、画素電極２１０の上面２１０ｂは、縁部２１０ｂ－１から底部２１０ｂ－２に近づくにつれて、段階的に低くなってもよい。また、画素電極２１０の上面２１０ｂは、縁部２１０ｂ－１から底部２１０ｂ－２に近づくにつれて漸増的に低くなる部分と、縁部２１０ｂ－１から底部２１０ｂ－２に近づくにつれて段階的に低くなる部分と、を両方有してもよい。
【0073】
図９は、別の参考例における図１のＢ－Ｂ線切断面を示す部分断面図である。図９に示す画素電極２１０の上面２１０ｂは、凹凸形状を有する。このような上面２１０ｂの凹凸形状は、例えば、画素電極２１０を形成したのちに、上面２１０ｂをスパッタリング等の真空プロセスにより荒らすことによって実現可能である。このような構成とした場合にも、画素電極２１０の平面領域の大きさによらずに、光学式センサ２のセンシング効率を向上させることができる。特に、図９に示す画素電極２１０の形状は、表面積の向上の観点において利点を有する。
【0074】
なお、図９に示す例においては、まず平坦化膜１６０の表面を凹凸形状とし、その上にスパッタリング等の真空プロセスによって画素電極２１０を形成することにより、画素電極２１０の上面２１０ｂを凹凸形状としてもよい。この製造方法は、図９に示す例に限らず、図３－４及び図７－８に示す例においても適用可能である。このようにして画素電極２１０を形成する場合、より簡易なプロセスによって、画素電極２１０を所望の形状に加工することができる。
【0075】
また、図３－４及び図７－８に示した例では、絶縁層２２０は画素コンタクト部１７０と平面視で重ならないように設けられているが、絶縁層２２０が画素コンタクト部１７０と平面視で重なるように設けられていてもよい。すなわち、上記製造方法により画素電極２１０の形状を加工する場合には、画素コンタクト部１７０において、画素電極２１０の上層の有機光電変換層２３０のショートや段切れが発生するおそれがある。この点、画素コンタクト部１７０と平面視で重なるように絶縁層２２０を設けることにより、かかるショートや段切れを抑制することができる。
【0076】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成または同一の目的を達成することができる構成で置き換えることができる。
【0077】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【0078】
２ 光学式センサ、１０ センサ部、２０ ゲート線駆動回路、２１ 信号線選択回路、２４ 検出回路、２６ 制御回路、２８ 電源回路、３０ 検出制御部、４０ 検出部、４２ 検出信号増幅部、４３ Ａ／Ｄ変換部、４４ 信号処理部、４５ 記憶部、４６ 座標抽出部、１００ 樹脂基板、１１０ バリア無機膜、１１１ 第１無機膜、１１２ 第２無機膜、１１３ 第３無機膜、１２０ 付加膜、１３１ 半導体層、１３２ ゲート電極、１３３ ソース電極、１３４ ドレイン電極、１４０ ゲート絶縁膜、１５０ 層間絶縁膜、１６０ 平坦化膜、１７０ 画素コンタクト部、１７１ 共通電極コンタクト部、１８０ 無機絶縁膜、１９０ 透明導電膜、１９１ 第１透明導電膜、１９２ 第２透明導電膜、１９３ 第３透明導電膜、２１０ 画素電極、２２０ 絶縁層、２３０ 有機光電変換層、２３１ 下部電荷輸送層、２３２ 活性層、２３３ 上部電荷輸送層、２４０ 共通電極、２５０ 平坦化層、２６０ 封止層、２６１ 第１無機封止膜、２６２ 樹脂層、２６３ 第２無機封止膜、３００ 第１導電膜、４００ レジスト膜、ＧＣＬ ゲート線、ＳＧＬ 信号線、ＳＴＶ スタート信号、ＣＫ クロック信号、ＲＳＴ リセット信号、Ｖｇｃｌ ゲート駆動信号、Ｖｄｅｔ 検出信号、Ｖｏ センサ出力、ＡＳＷ 選択信号、ＣＬ 回路層、ＴＦＴ 薄膜トランジスタ、Ｃｓ 保持容量、ＣｓＬ１ 第１保持容量線、ＣｓＬ２ 第２保持容量線、Ｗ１ 第１配線層、Ｗ２ 第２配線層、Ｃａｄ 付加容量、ＲＷ 引き回し配線、Ｔ 端子部、ＰＸ 画素、ＤＡ 検出領域、ＰＡ 額縁領域、ＢＡ 折曲領域、ＴＡ 端子領域、ＳＵＢ 基板。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7】
【図8】
【図9】