特開 2024-30125 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024030125

(43)【公開日】2024-03-07

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240229BHJP

   H01L 21/336 20060101ALI20240229BHJP

【ＦＩ】

H01L29/80 H

H01L29/78 301N

H01L29/78 301V

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022132699

(22)【出願日】2022-08-23

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】菅原 健太

【テーマコード（参考）】

5F102

5F140

【Ｆターム（参考）】

5F102FA04

5F102GB01

5F102GC01

5F102GD01

5F102GD10

5F102GJ02

5F102GK04

5F102GL04

5F102GL07

5F102GM04

5F102GM08

5F102GQ01

5F102GR01

5F102GS04

5F102GT01

5F102GV05

5F102GV06

5F102GV08

5F102HC01

5F102HC11

5F102HC16

5F102HC19

5F102HC24

5F102HC30

5F140AA07

5F140BA06

5F140BB06

5F140BB18

5F140BC12

5F140BD05

5F140BD11

5F140BF42

5F140BF43

5F140BG30

5F140BK26

5F140BK29

5F140CC02

5F140CC08

5F140CC13

5F140CC19

5F140CD08

5F140CE02

(57)【要約】

【課題】ゲート電極の近傍での電界集中を緩和しながら、放熱性を向上できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられたソース電極およびドレイン電極と、前記半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に位置する第１絶縁膜を含む第１膜と、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極を覆う炭化シリコン層と、を有し、前記第１膜に開口が形成され、前記ゲート電極は、平面視で前記開口の内側に位置する第１部分と、前記第１部分につながり、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられたソース電極およびドレイン電極と、
前記半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に位置する第１絶縁膜を含む第１膜と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
前記ゲート電極を覆う炭化シリコン層と、
を有し、
前記第１膜に開口が形成され、
前記ゲート電極は、
平面視で前記開口の内側に位置する第１部分と、
前記第１部分につながり、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、
を有する半導体装置。

【請求項2】

前記第１膜と前記炭化シリコン層との間に設けられ、前記炭化シリコン層の下面を覆い、窒素を含有しない第２膜を有する請求項１に記載の半導体装置。

【請求項3】

前記第２膜は、酸化アルミニウム膜または酸化シリコン膜である請求項２に記載の半導体装置。

【請求項4】

前記第１膜は、前記第１絶縁膜と前記炭化シリコン層との間に設けられ、前記炭化シリコン層の下面を覆い、窒素を含有しない第３膜を有する請求項１に記載の半導体装置。

【請求項5】

前記第３膜は、酸化アルミニウム膜、酸化シリコン膜、ダイヤモンド膜またはダイヤモンドライクカーボン膜である請求項４に記載の半導体装置。

【請求項6】

前記第１絶縁膜は、窒化シリコン膜である請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

前記炭化シリコン層の上面を覆い、窒素を含有しない第４膜を有する請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項8】

前記第４膜は、酸化アルミニウム膜または酸化シリコン膜である請求項７に記載の半導体装置。

【請求項9】

前記炭化シリコン層は、前記ゲート電極に直接接触している請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項10】

前記ソース電極を含む第１金属層と、
前記ドレイン電極を含む第２金属層と、
を有し、
前記炭化シリコン層は、少なくとも前記第１金属層または前記第２金属層のいずれかに直接接触する請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項11】

前記ゲート電極と前記第１金属層との間の距離は５μｍ以下であり、
前記ゲート電極と前記第２金属層との間の距離は５μｍ以下である請求項１０に記載の半導体装置。

【請求項12】

前記半導体層と前記第２部分との間の距離は、１００ｎｍ以下である請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項13】

基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられたソース電極およびドレイン電極と、
前記半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に位置する窒化シリコン膜を含む第１膜と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
前記ゲート電極を覆う炭化シリコン層と、
前記第１膜と前記炭化シリコン層との間に設けられ、前記炭化シリコン層の下面を覆い、窒素を含有しない第２膜と、
を有し、
前記第１膜に開口が形成され、
前記ゲート電極は、
平面視で前記開口の内側に位置する第１部分と、
前記第１部分につながり、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、
を有し、
前記第２膜は、酸化アルミニウム膜または酸化シリコン膜であり、
前記ソース電極を含む第１金属層と、
前記ドレイン電極を含む第２金属層と、
を有し、
前記炭化シリコン層は、少なくとも前記第１金属層または前記第２金属層のいずれかに直接接触し、
前記半導体層と前記第２部分との間の距離は、１００ｎｍ以下である半導体装置。

【請求項14】

基板の上に半導体層を形成する工程と、
前記半導体層の上にソース電極およびドレイン電極を形成する工程と、
前記半導体層の上に前記ソース電極と前記ドレイン電極との間に位置する第１絶縁膜を含む第１膜を形成する工程と、
前記第１膜に開口を形成する工程と、
平面視で前記開口の内側に位置する第１部分と、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、を有するゲート電極を形成する工程と、
前記ゲート電極を覆う炭化シリコン層を形成する工程と、
を有する半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

放熱性の向上のために、断面形状がＴ字型のゲート電極の頭部と半導体層との間にダイヤモンド膜を設けた高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）が提案されている（特許文献１、２）。ゲート電極の頭部は、ゲート電極の近傍での電界集中を緩和するフィールドプレートとして機能する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－７１３３９号公報

【特許文献2】特開２０２０－１０２４８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ダイヤモンドの熱伝導性は窒化シリコンの熱伝導性よりも高いが、ゲート電極の頭部と半導体層との間の距離が短い場合、ダイヤモンド膜が薄く、十分な放熱性を得られない。その一方で、ダイヤモンド膜が厚い場合には、ゲート電極の頭部と半導体層との間の距離が長く、ゲート電極の近傍での電界集中を十分に緩和できない。

【0005】

本開示は、ゲート電極の近傍での電界集中を緩和しながら、放熱性を向上できる半導体装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられたソース電極およびドレイン電極と、前記半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に位置する第１絶縁膜を含む第１膜と、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極を覆う炭化シリコン層と、を有し、前記第１膜に開口が形成され、前記ゲート電極は、平面視で前記開口の内側に位置する第１部分と、前記第１部分につながり、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、を有する。

【発明の効果】

【0007】

本開示によれば、ゲート電極の近傍での電界集中を緩和しながら、放熱性を向上できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す断面図である。

【図2】図２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図9】図９は、第１実施形態に係る半導体装置の作用効果を示す断面図である。

【図10】図１０は、第２実施形態に係る半導体装置を示す断面図である。

【図11】図１１は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図12】図１２は、第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図13】図１３は、第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図14】図１４は、第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図15】図１５は、第２実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図16】図１６は、第３実施形態に係る半導体装置を示す断面図である。

【図17】図１７は、第４実施形態に係る半導体装置を示す断面図である。

【図18】図１８は、第５実施形態に係る半導体装置を示す断面図である。

【図19】図１９は、第６実施形態に係る半導体装置を示す断面図である。

【図20】図２０は、第７実施形態に係る半導体装置を示す断面図である。

【図21】図２１は、第８実施形態に係る半導体装置を示す断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられたソース電極およびドレイン電極と、前記半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に位置する第１絶縁膜を含む第１膜と、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極を覆う炭化シリコン層と、を有し、前記第１膜に開口が形成され、前記ゲート電極は、平面視で前記開口の内側に位置する第１部分と、前記第１部分につながり、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、を有する。

【0011】

半導体層内で第１部分の近傍の領域において熱が発生しやすい。この熱は、基板に向かって拡散するだけでなく、ゲート電極および炭化シリコン層を介してソース電極およびドレイン電極にも拡散する。このとき、炭化シリコン層の熱抵抗が比較的低いため、高効率で排熱できる。また、ゲート電極の第２部分がフィールドプレートとして機能する。第２部分と半導体層との間に第１膜があるが、第１膜に高い熱伝導性は要求されないため、第１膜は薄くてもよい。従って、第２部分により十分にゲート電極の近傍での電界集中を緩和できる。このように、ゲート電極の近傍での電界集中を緩和しながら、放熱性を向上できる。

【0012】

〔２〕 〔１〕において、前記第１膜と前記炭化シリコン層との間に設けられ、前記炭化シリコン層の下面を覆い、窒素を含有しない第２膜を有してもよい。この場合、第２膜により炭化シリコン層への窒素の混入を抑制できる。

【0013】

〔３〕 〔２〕において、前記第２膜は、酸化アルミニウム膜または酸化シリコン膜であってもよい。酸化アルミニウム膜を構成するＡｌ－Ｏ結合および酸化シリコン膜を構成するＳｉ－Ｏ結合の化学的安定性は高い。このため、酸化アルミニウム膜または酸化シリコン膜により窒素の拡散を抑制しやすい。

【0014】

〔４〕 〔１〕において、前記第１膜は、前記第１絶縁膜と前記炭化シリコン層との間に設けられ、前記炭化シリコン層の下面を覆い、窒素を含有しない第３膜を有してもよい。この場合、第３膜により炭化シリコン層への窒素の混入を抑制できる。

【0015】

〔５〕 〔４〕において、前記第３膜は、酸化アルミニウム膜、酸化シリコン膜、ダイヤモンド膜またはダイヤモンドライクカーボン膜であってもよい。酸化アルミニウム膜を構成するＡｌ－Ｏ結合、酸化シリコン膜を構成するＳｉ－Ｏ結合およびダイヤモンド膜またはダイヤモンドライクカーボン膜を構成するＣ－Ｃ結合の化学的安定性は高い。このため、酸化アルミニウム膜、酸化シリコン膜、ダイヤモンド膜またはダイヤモンドライクカーボン膜により窒素の拡散を抑制しやすい。

【0016】

〔６〕 〔１〕から〔５〕のいずれかにおいて、前記第１絶縁膜は、窒化シリコン膜であってもよい。この場合、半導体層の表面を保護しやすい。

【0017】

〔７〕 〔１〕から〔６〕のいずれかにおいて、前記炭化シリコン層の上面を覆い、窒素を含有しない第４膜を有してもよい。この場合、第４膜により炭化シリコン層への窒素の混入を抑制できる。

【0018】

〔８〕 〔７〕において、前記第４膜は、酸化アルミニウム膜または酸化シリコン膜であってもよい。酸化アルミニウム膜を構成するＡｌ－Ｏ結合および酸化シリコン膜を構成するＳｉ－Ｏ結合の化学的安定性は高い。このため、酸化アルミニウム膜または酸化シリコン膜により窒素の拡散を抑制しやすい。

【0019】

〔９〕 〔１〕から〔８〕のいずれかにおいて、前記炭化シリコン層は、前記ゲート電極に直接接触していてもよい。この場合、ゲート電極から炭化シリコン層へと熱を伝達させやすい。

【0020】

〔１０〕 〔１〕から〔９〕のいずれかにおいて、前記ソース電極を含む第１金属層と、前記ドレイン電極を含む第２金属層と、を有し、前記炭化シリコン層は、少なくとも前記第１金属層または前記第２金属層のいずれかに直接接触してもよい。この場合、炭化シリコン層から第１金属層または第２金属層へと熱を伝達させやすい。

【0021】

〔１１〕 〔１０〕において、前記ゲート電極と前記第１金属層との間の距離は５μｍ以下であり、前記ゲート電極と前記第２金属層との間の距離は５μｍ以下であってもよい。この場合、優れた放熱性を得やすい。

【0022】

〔１２〕 〔１〕から〔１１〕のいずれかにおいて、前記半導体層と前記第２部分との間の距離は、１００ｎｍ以下であってもよい。この場合、第２部分によりゲート電極の近傍での電界集中を緩和しやすい。

【0023】

〔１３〕 本開示の他の一態様に係る半導体装置は、基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられたソース電極およびドレイン電極と、前記半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に位置する窒化シリコン膜を含む第１膜と、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極を覆う炭化シリコン層と、前記第１膜と前記炭化シリコン層との間に設けられ、前記炭化シリコン層の下面を覆い、窒素を含有しない第２膜と、を有し、前記第１膜に開口が形成され、前記ゲート電極は、平面視で前記開口の内側に位置する第１部分と、前記第１部分につながり、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、を有し、前記第２膜は、酸化アルミニウム膜または酸化シリコン膜であり、前記ソース電極を含む第１金属層と、前記ドレイン電極を含む第２金属層と、を有し、前記炭化シリコン層は、少なくとも前記第１金属層または前記第２金属層のいずれかに直接接触し、前記半導体層と前記第２部分との間の距離は、１００ｎｍ以下である。この場合、ゲート電極の近傍での電界集中をより緩和しながら、放熱性をより向上できる。

【0024】

〔１４〕 本開示の他の一態様に係る半導体装置の製造方法は、基板の上に半導体層を形成する工程と、前記半導体層の上にソース電極およびドレイン電極を形成する工程と、前記半導体層の上に前記ソース電極と前記ドレイン電極との間に位置する第１絶縁膜を含む第１膜を形成する工程と、前記第１膜に開口を形成する工程と、平面視で前記開口の内側に位置する第１部分と、前記第１膜の上で前記第１部分よりも前記ドレイン電極に近く位置する第２部分と、を有するゲート電極を形成する工程と、前記ゲート電極を覆う炭化シリコン層を形成する工程と、を有する。この構成により、ゲート電極の近傍での電界集中を緩和しながら、放熱性を向上できる。

【0025】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0026】

（第１実施形態）
第１実施形態について説明する。第１実施形態は、窒化物半導体を主構成材料とする窒化ガリウム系高電子移動度トランジスタ（ＧａＮ－ＨＥＭＴ）を含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0027】

第１実施形態に係る半導体装置１００は、図１に示すように、基板１０と、基板１０の上に形成された複数の半導体層の積層構造２０とを有する。基板１０は、例えば上面の面方位が（０００１）面の炭化シリコン（ＳｉＣ）基板である。バッファ層１２は、例えば厚さが５ｎｍ以上１００ｎｍ以下の窒化アルミニウム（ＡｌＮ）層である。電子走行層１４は、例えば厚さが１０００ｎｍ程度のアンドープ窒化ガリウム（ＧａＮ）層である。電子供給層１６は、例えば厚さ２０ｎｍ程度のｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）層である。キャップ層１８は、例えば厚さ５ｎｍ程度のｎ型ＧａＮ層である。本実施形態で用いられるｎ型不純物は、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）である。バッファ層１２、電子走行層１４、電子供給層１６およびキャップ層１８の積層方向は、例えば［０００１］方向である。電子走行層１４の上面の近傍に２次元電子ガス（２ＤＥＧ）５１が存在する。積層構造２０は半導体層の一例である。

【0028】

キャップ層１８の上に窒化シリコン（ＳｉＮ）膜２２が形成されている。ＳｉＮ膜２２に開口３１および４１が形成され、キャップ層１８に開口３０および４０が形成されている。開口３１は開口３０につながり、開口４１は開口４１につながる。ＳｉＮ膜２２の厚さは、例えば１００ｎｍ以下である。ＳｉＮ膜２２は第１膜２１の一例であり、第１絶縁膜の一例である。

【0029】

開口３０および３１内にソース電極３２が形成され、開口４０および４１内にドレイン電極４２が形成されている。ソース電極３２およびドレイン電極４２の上面がＳｉＮ膜２２の上面より上方にあってもよい。ソース電極３２およびドレイン電極４２は、例えば、共にチタン（Ｔｉ）膜およびアルミニウム（Ａｌ）膜を有する。例えば、Ｔｉ膜の膜厚は３０ｎｍであり、Ａｌ膜の膜厚は３００ｎｍである。Ｔｉ膜に代えてタンタル（Ｔａ）膜が用いられてもよい。ソース電極３２およびドレイン電極４２は、２ＤＥＧ５１にオーミックコンタクトする。

【0030】

ＳｉＮ膜２２に開口５０が形成されている。開口５０からキャップ層１８が露出する。例えば、開口５０は、ドレイン電極４２よりもソース電極３２に近い。ソース電極３２とドレイン電極４２との間にゲート電極５２が形成されている。ゲート電極５２は、第１部分５２Ａ、第２部分５２Ｂおよび第３部分５２Ｃを有する。第１部分５２Ａは、平面視で開口５０の内側に位置する。第２部分５２Ｂは、第１部分５２Ａにつながり、ＳｉＮ膜２２の上で第１部分５２Ａよりもドレイン電極４２に近く位置する。第３部分５２Ｃは、第１部分５２Ａにつながり、ＳｉＮ膜２２の上で第１部分５２Ａよりもソース電極３２に近く位置する。第１部分５２Ａは、開口５０を通じてキャップ層１８に直接接触する。ゲート電極５２は、断面視でＴ型形状を有する。ゲート電極５２は、例えばニッケル（Ｎｉ）膜と、金（Ａｕ）膜とを含む。

【0031】

ゲート電極５２を覆う炭化シリコン（ＳｉＣ）層６１がＳｉＮ膜２２、ソース電極３２およびドレイン電極４２の上に形成されている。ＳｉＣ層６１に開口３３および４３が形成されている。開口３３からソース電極３２が露出し、開口４３からドレイン電極４２が露出する。ＳｉＣ層の厚さは、例えば２００ｎｍ以上１０００ｎｍ以下である。

【0032】

開口３３内にソース配線３４が形成され、開口４３内にドレイン配線４４が形成されている。ソース配線３４の一部およびドレイン配線４４の一部がＳｉＣ層６１の上にあってもよい。ソース配線３４およびドレイン配線４４は、例えばタングステン（Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）およびチタン（Ｔｉ）からなる群から選択された少なくとも一種を含む。第１金属層３はソース電極３２およびソース配線３４を含み、第２金属層４はドレイン電極４２およびドレイン配線４４を含む。

【0033】

ＳｉＣ層６１、ソース配線３４およびドレイン配線４４を覆うパッシベーション膜２４が形成されている。パッシベーション膜２４は、例えばＳｉＮ膜である。

【0034】

次に、第１実施形態に係る半導体装置１００の製造方法について説明する。図２から図８は、第１実施形態に係る半導体装置１００の製造方法を示す断面図である。

【0035】

まず、図２に示すように、基板１０上にバッファ層１２、電子走行層１４、電子供給層１６およびキャップ層１８を形成する。バッファ層１２、電子走行層１４、電子供給層１６およびキャップ層１８は、例えば有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法により形成できる。次に、キャップ層１８の上にＳｉＮ膜２２を形成する。ＳｉＮ膜２２、例えばＣＶＤ法により形成できる。

【0036】

次に、図３に示すように、ＳｉＮ膜２２に開口３１および４１を形成し、キャップ層１８に開口３０および４０を形成する。開口３１および４１は、例えばフッ素（Ｆ）を含む反応性ガスを用いた反応性イオンエッチング（reactive ion etching：ＲＩＥ）により形成できる。開口３０および４０は、例えば塩素（Ｃｌ）を含む反応性ガスを用いたＲＩＥにより形成できる。

【0037】

次に、開口３０および３１内にソース電極３２を形成し、開口４０および４１内にドレイン電極４２を形成する。ソース電極３２およびドレイン電極４２は、例えば蒸着、リフトオフおよび合金化熱処理により形成できる。

【0038】

次に、図４に示すように、ＳｉＮ膜２２に開口５０を形成する。開口５０は、例えばＦを含む反応性ガスを用いたＲＩＥにより形成できる。次に、第１部分５２Ａ、第２部分５２Ｂおよび第３部分５２Ｃを有するゲート電極５２を形成する。ゲート電極５２は、例えば蒸着およびリフトオフにより形成できる。

【0039】

次に、図５に示すように、ゲート電極５２、ＳｉＮ膜２２、ソース電極３２およびドレイン電極４２を覆うＳｉＣ層６１を形成する。ＳｉＣ層６１は、例えばプラズマＣＶＤ法により形成できる。ＳｉＣ層６１の形成では、例えば、原料ガスとして、テトラメチルシラン（Ｓｉ（ＣＨ_３）_４）等のＳｉ_ｘＣ_ｙＨ_ｚ系材料を用い、希釈ガスとして、水素（Ｈ_２）またはアルゴン（Ａｒ）等の希ガスを用いる。ただし、ヘキサメチルジシラザン（（ＣＨ_３）_３ＳｉＮＨＳｉ（ＣＨ_３）_３）等の窒素を含む物質は用いないことが好ましい。ＳｉＣ層６１の形成時の基板１０の温度は４００℃以下とすることが好ましい。合金化等によるゲート電極５２の特性の変化を抑制するためである。

【0040】

次に、図６に示すように、ＳｉＣ層６１に開口３３および４３を形成する。開口３３および４３は、ＲＩＥにより形成できる。ＳｉＣ層６１のＲＩＥでは、例えば、エッチングガスとして、六フッ化硫黄（ＳＦ_６）等のフッ素系材料、または塩素（Ｃｌ_２）および三塩化ホウ素（ＢＣｌ_３）等の塩素系材料を用い、希釈ガスとして、Ａｒ等の希ガスを用いる。

【0041】

次に、図７に示すように、ソース配線３４およびドレイン配線４４を形成する。ソース配線３４およびドレイン配線４４は、例えば、蒸着法、スパッタ法、めっき法、原子層堆積法またはＣＶＤ法により形成できる。

【0042】

次に、図８に示すように、パッシベーション膜２４を形成する。

【0043】

このようにして、第１実施形態に係る半導体装置１００を製造できる。

【0044】

ここで、第１実施形態に係る半導体装置１００の作用効果について説明する。図９は、第１実施形態に係る半導体装置１００の作用効果を示す断面図である。

【0045】

半導体装置１００においては、２ＤＥＧ５１が存在する部分がチャネルとして機能し、特に第１部分５２Ａの近傍の領域５５において、熱が発生しやすい。領域５５はヒートスポットとよばれることがある。本実施形態では、領域５５で発生した熱は、基板１０に向かって拡散する（放熱経路１）だけでなく、ゲート電極５２およびＳｉＣ層６１を介して第１金属層３および第２金属層４にも拡散（放熱経路２）する。このとき、ＳｉＣ層６１の熱抵抗が比較的低いため、高効率で排熱できる。つまり、優れた放熱性が得られる。

【0046】

また、ゲート電極５２の第２部分５２Ｂがフィールドプレートとして機能する。第２部分５２Ｂと積層構造２０との間にＳｉＮ膜２２があるが、ＳｉＮ膜２２に高い熱伝導性は要求されないため、ＳｉＮ膜２２は薄くてもよい。従って、第２部分５２Ｂにより十分にゲート電極５２の近傍での電界集中を緩和できる。

【0047】

このように、本実施形態によれば、ゲート電極５２の近傍での電界集中を緩和しながら、放熱性を向上できる。

【0048】

ＳｉＣ層６１がゲート電極５２に直接接触しているため、ゲート電極５２からＳｉＣ層６１へと熱を伝達させやすい。また、ＳｉＣ層６１が第１金属層３および第２金属層４に直接接触しているため、ＳｉＣ層６１から第１金属層３および第２金属層４へと熱を伝達させやすい。

【0049】

積層構造２０の上にＳｉＮ膜２２が設けられているため、ＳｉＮ膜２２により積層構造２０の表面を保護しやすい。

【0050】

なお、積層構造２０と第２部分５２Ｂとの間の距離は、好ましくは１００ｎｍ以下であり、より好ましくは９０ｎｍ以下であり、更に好ましくは８０ｎｍ以下である。この距離が小さいほど、第２部分５２Ｂによりゲート電極５２の近傍での電界集中を緩和しやすい。

【0051】

ゲート電極５２と第１金属層３との間の距離は、好ましくは５μｍ以下であり、より好ましくは３μｍ以下であり、更に好ましくは１μｍ以下である。この距離が小さいほど、優れた放熱性を得やすい。同様に、ゲート電極５２と第２金属層４との間の距離は、好ましくは５μｍ以下であり、より好ましくは３μｍ以下であり、更に好ましくは１μｍ以下である。この距離が小さいほど、優れた放熱性を得やすい。

【0052】

（第２実施形態）
第２実施形態について説明する。第２実施形態は、主として、ＳｉＣ層６１への窒素の拡散を抑制するための膜を含む点で第１実施形態と相違する。図１０は、第２実施形態に係る半導体装置を示す断面図である。

【0053】

第２実施形態に係る半導体装置２００は、酸化アルミニウム（Ａｌ_２Ｏ_３）膜６２と、Ａｌ_２Ｏ_３膜６３とを有する。

【0054】

Ａｌ_２Ｏ_３膜６２は、ＳｉＮ膜２２とＳｉＣ層６１との間に設けられ、ＳｉＣ層６１の下面を覆う。Ａｌ_２Ｏ_３膜６２は、ゲート電極５２とＳｉＣ層６１との間にも設けられていてよく、ソース電極３２とＳｉＣ層６１との間にも設けられていてよく、ドレイン電極４２とＳｉＣ層６１との間にも設けられていてよい。Ａｌ_２Ｏ_３膜６２は窒素を含有しない。Ａｌ_２Ｏ_３膜６２に開口３５および４５が形成されている。開口３５は開口３３につながり、開口４５は開口４３につながる。Ａｌ_２Ｏ_３膜６２は第２膜の一例である。

【0055】

本開示において、「窒素を含有しない」とは、Ｘ線光電子分光（X-ray Photoelectron Spectroscopy：ＸＰＳ）法による分析において、Ｓｉ－Ｎの結合ピークが検出されないか、Ｓｉ－Ｎの結合ピークの強度がＳｉ－Ｃの結合ピークの強度の５％以下であることを意味する。

【0056】

Ａｌ_２Ｏ_３膜６３は、ＳｉＣ層６１とパッシベーション膜２４との間に設けられ、ＳｉＣ層６１の上面を覆う。Ａｌ_２Ｏ_３膜６３は窒素を含有しない。Ａｌ_２Ｏ_３膜６３に開口３６および４６が形成されている。開口３６は開口３３につながり、開口４６は開口４３につながる。Ａｌ_２Ｏ_３膜６３は第４膜の一例である。ソース配線３４は開口３６、３３および３５内に形成されており、ドレイン配線４４は開口４６、４３および４５内に形成されている。

【0057】

他の構成は第１実施形態と同じである。

【0058】

次に、第２実施形態に係る半導体装置２００の製造方法について説明する。図１１から図１５は、第２実施形態に係る半導体装置２００の製造方法を示す断面図である。

【0059】

まず、第１実施形態と同じく、ゲート電極５２の形成までの処理を行う（図４参照）。次に、図１１に示すように、ゲート電極５２、ＳｉＮ膜２２、ソース電極３２およびドレイン電極４２を覆うＡｌ_２Ｏ_３膜６２を形成する。Ａｌ_２Ｏ_３膜６２は、例えば原子層堆積（atomic layer deposition：ＡＬＤ）法により形成できる。Ａｌ_２Ｏ_３膜６２の形成では、例えば、原料ガスとして、テトラメチルアルミニウム（ＴＭＡ）を用い、酸素源として、酸素、オゾンまたは水を用い、パージガスとしてＨ_２またはＡｒ等の希ガスを用いる。Ａｌ_２Ｏ_３膜６２の形成時の基板１０の温度は４００℃以下とすることが好ましい。合金化等によるゲート電極５２の特性の変化を抑制するためである。

【0060】

次に、図１２に示すように、Ａｌ_２Ｏ_３膜６２の上にＳｉＣ層６１を形成する。ＳｉＣ層６１は、第１実施形態と同じ方法で形成できる。

【0061】

次に、図１３に示すように、ＳｉＣ層６１の上にＡｌ_２Ｏ_３膜６３を形成する。Ａｌ_２Ｏ_３膜６３は、Ａｌ_２Ｏ_３膜６２と同じ方法で形成できる。

【0062】

次に、図１４に示すように、Ａｌ_２Ｏ_３膜６３に開口３６および４６を形成し、ＳｉＣ層６１に開口３３および４３を形成し、Ａｌ_２Ｏ_３膜６２に開口３５および４５を形成する。開口３６および４６は、ＲＩＥにより形成できる。Ａｌ_２Ｏ_３膜６３のＲＩＥでは、例えば、Ｃｌ_２およびＢＣｌ_３等の塩素系材料を用い、希釈ガスとして、Ｈ_２またはＡｒ等の希ガスを用いる。開口３３および４３は、第１実施形態と同じ方法で形成できる。開口３５および４５は、ＲＩＥにより形成できる。Ａｌ_２Ｏ_３膜６２のＲＩＥでは、例えば、Ｃｌ_２およびＢＣｌ_３等の塩素系材料を用い、希釈ガスとして、Ｈ_２またはＡｒ等の希ガスを用いる。

【0063】

次に、図１５に示すように、第１実施形態と同じく、ソース配線３４およびドレイン配線４４を形成し、パッシベーション膜２４を形成する。

【0064】

このようにして、第２実施形態に係る半導体装置２００を製造できる。

【0065】

第２実施形態によっても第１実施形態と同じ効果が得られる。また、ＳｉＣ層６１に安定した絶縁性が得られる。ＳｉＣ層６１に窒素が混入すると、ＳｉＣ層６１はｎ型の導電型を有するおそれがある。本実施形態では、ＳｉＣ層６１とＳｉＮ膜２２との間にＡｌ_２Ｏ_３膜６２があり、ＳｉＣ層６１とパッシベーション膜２４との間にＡｌ_２Ｏ_３膜６３がある。このため、ＳｉＮ膜２２またはパッシベーション膜２４からＳｉＣ層６１への窒素の拡散を抑制し、ＳｉＣ層６１に安定した絶縁性が得られる。

【0066】

Ａｌ_２Ｏ_３膜６２に代えて酸化シリコン（ＳｉＯ_２）膜が用いられてもよく、Ａｌ_２Ｏ_３膜６３に代えてＳｉＯ_２膜が用いられてもよい。ＳｉＯ_２膜は、例えばＡＬＤ法またはプラズマＣＶＤ法により形成できる。ＳｉＯ_２膜のプラズマＣＶＤ法による形成では、例えば、原料ガスとして、シラン（ＳｉＨ_４）またはテトラエトキシシラン（ＴＥＯＳ）を用い、酸素源として、酸素を用い、希釈ガスとしてＨ_２またはＡｒ等の希ガスを用いる。ＳｉＯ_２膜の形成時の基板１０の温度は４００℃以下とすることが好ましい。ただし、一酸化二窒素（Ｎ_２Ｏ）等の窒素を含む物質は用いないことが好ましい。また、開口を形成するためのＳｉＯ_２膜のＲＩＥでは、例えば、ＳＦ_６およびＣ_ｘＦ_ｙＨ_ｚ等のフッ素系ガスを用いる。後述する実施形態においても、Ａｌ_２Ｏ_３膜に代えてＳｉＯ_２膜が用いられてもよい。

【0067】

Ａｌ_２Ｏ_３膜を構成するＡｌ－Ｏ結合およびＳｉＯ_２膜を構成するＳｉ－Ｏ結合の化学的安定性は高い。このため、Ａｌ_２Ｏ_３膜またはＳｉＯ_２膜により窒素の拡散を抑制しやすい。

【0068】

Ａｌ_２Ｏ_３膜６２がゲート電極５２を覆わずに、ＳｉＣ層６１がゲート電極５２に直接接触していてもよい。また、Ａｌ_２Ｏ_３膜６２または６３の一方が設けられていなくてもよい。

【0069】

（第３実施形態）
第３実施形態について説明する。第３実施形態は、主として、第１膜２１の構成の点で第２実施形態と相違する。図１６は、第３実施形態に係る半導体装置を示す断面図である。

【0070】

第３実施形態に係る半導体装置３００は、ダイヤモンド膜６４と、Ａｌ_２Ｏ_３膜６３とを有する。Ａｌ_２Ｏ_３膜６３は、第２実施形態と同じく、ＳｉＣ層６１とパッシベーション膜２４との間に設けられ、ＳｉＣ層６１の上面を覆う。

【0071】

ダイヤモンド膜６４は、ＳｉＮ膜２２の上に設けられている。ダイヤモンド膜６４に、開口３１につながる開口３７と、開口４１につながる開口４７と、開口５０につながる開口５４が形成されている。ゲート電極５２の第１部分５２Ａは、開口５４および５０を通じてキャップ層１８に直接接触する。第２部分５２Ｂは、第１部分５２Ａにつながり、ダイヤモンド膜６４の上で第１部分５２Ａよりもドレイン電極４２に近く位置する。第３部分５２Ｃは、第１部分５２Ａにつながり、ダイヤモンド膜６４の上で第１部分５２Ａよりもソース電極３２に近く位置する。ソース電極３２は開口３０、３１および３７内に形成され、ドレイン電極４２は開口４０、４１および４７内に形成されている。本実施形態では、第１膜２１はＳｉＮ膜２２およびダイヤモンド膜６４を含む。ＳｉＣ層６１はダイヤモンド膜６４の上に形成されている。

【0072】

他の構成は第２実施形態と同じである。

【0073】

第３実施形態によっても、第１実施形態と同じ効果が得られる。また、ＳｉＣ層６１とＳｉＮ膜２２との間にダイヤモンド膜６４があるため、ＳｉＮ膜２２からＳｉＣ層６１への窒素の拡散を抑制し、ＳｉＣ層６１に安定した絶縁性が得られる。更に、ダイヤモンド膜６４が良好な熱伝導性を有するため、より優れた放熱性が得られる。

【0074】

なお、第１膜２１の厚さは、好ましくは１００ｎｍ以下であり、より好ましくは９０ｎｍ以下であり、更に好ましくは８０ｎｍ以下である。第１膜２１の厚さが小さいほど、第２部分５２Ｂによりゲート電極５２の近傍での電界集中を緩和しやすい。

【0075】

ダイヤモンド膜６４に代えて、Ａｌ_２Ｏ_３膜、ＳｉＯ_２膜またはダイヤモンドライクカーボン膜が用いられてもよい。後述する実施形態においても、ダイヤモンド膜に代えて、Ａｌ_２Ｏ_３膜、ＳｉＯ_２膜またはダイヤモンドライクカーボン膜が用いられてもよい。

【0076】

ダイヤモンド膜またはダイヤモンドライクカーボン膜を構成するＣ－Ｃ結合の化学的安定性は高い。また、上述のように、Ａｌ_２Ｏ_３膜を構成するＡｌ－Ｏ結合およびＳｉＯ_２膜を構成するＳｉ－Ｏ結合の化学的安定性は高い。このため、Ａｌ_２Ｏ_３膜、ＳｉＯ_２膜、ダイヤモンド膜またはダイヤモンドライクカーボン膜により窒素の拡散を抑制しやすい。

【0077】

（第４実施形態）
第４実施形態について説明する。第４実施形態は、主として、第１膜２１の構成の点で第３実施形態と相違する。図１７は、第４実施形態に係る半導体装置を示す断面図である。

【0078】

第４実施形態に係る半導体装置４００は、ダイヤモンド膜６４に代えてＳｉＣ膜６５を有する。ＳｉＣ膜６５には、ダイヤモンド膜６４と同じく、開口５４、３７および４７が形成されている。本実施形態では、第１膜２１はＳｉＮ膜２２およびＳｉＣ膜６５を含む。

【0079】

他の構成は第３実施形態と同じである。

【0080】

第４実施形態によっても、第１実施形態と同じ効果が得られる。また、ＳｉＣ層６１とパッシベーション膜２４との間にＡｌ_２Ｏ_３膜６３があるため、パッシベーション膜２４からＳｉＣ層６１への窒素の拡散を抑制し、ＳｉＣ層６１に安定した絶縁性が得られる。

【0081】

（第５実施形態）
第５実施形態について説明する。第５実施形態は、主として、ＳｉＣ層６１の上方の構成の点で第１実施形態と相違する。図１８は、第５実施形態に係る半導体装置を示す断面図である。

【0082】

第５実施形態に係る半導体装置５００は、ＳｉＣ層６６と、Ａｌ_２Ｏ_３膜６３とを有する。ＳｉＣ層６６は、ソース配線３４、ドレイン配線４４およびＳｉＣ層６１を覆う。Ａｌ_２Ｏ_３膜６３は、ＳｉＣ層６６とパッシベーション膜２４との間に設けられ、ＳｉＣ層６６の上面を覆う。

【0083】

他の構成は第１実施形態と同じである。

【0084】

第５実施形態によっても、第１実施形態と同じ効果が得られる。また、ＳｉＣ層６１および６６とパッシベーション膜２４との間にＡｌ_２Ｏ_３膜６３があるため、パッシベーション膜２４からＳｉＣ層６１および６６への窒素の拡散を抑制し、ＳｉＣ層６１および６６に安定した絶縁性が得られる。

【0085】

（第６実施形態）
第６実施形態について説明する。第６実施形態は、主として、ゲート電極５２とキャップ層１８との間に絶縁膜がある点で第２実施形態と相違する。図１９は、第６実施形態に係る半導体装置を示す断面図である。

【0086】

第６実施形態に係る半導体装置６００は、Ａｌ_２Ｏ_３膜６２を有さず、Ａｌ_２Ｏ_３膜６７を有する。Ａｌ_２Ｏ_３膜６７は、ＳｉＮ膜２２、ソース電極３２およびドレイン電極４２の上に設けられている。Ａｌ_２Ｏ_３膜６７は、開口５０の内壁面と、キャップ層１８の開口５０から露出した面とを覆う。Ａｌ_２Ｏ_３膜６７には、Ａｌ_２Ｏ_３膜６２と同じく、開口３５および３６が形成されている。第１膜２１はＳｉＮ膜２２およびＡｌ_２Ｏ_３膜６７を含む。

【0087】

ゲート電極５２はＡｌ_２Ｏ_３膜６７の上に設けられている。第１部分５２Ａは、平面視で開口５０の内側に位置する。第２部分５２Ｂは、第１部分５２Ａにつながり、Ａｌ_２Ｏ_３膜６７の上で第１部分５２Ａよりもドレイン電極４２に近く位置する。第３部分５２Ｃは、第１部分５２Ａにつながり、Ａｌ_２Ｏ_３膜６７の上で第１部分５２Ａよりもソース電極３２に近く位置する。第１部分５２Ａとキャップ層１８との間にＡｌ_２Ｏ_３膜６７がある。

【0088】

他の構成は第２実施形態と同じである。

【0089】

第６実施形態によっても、第２実施形態と同じ効果が得られる。

【0090】

（第７実施形態）
第７実施形態について説明する。第７実施形態は、主として、第１膜２１の構成の点で第４実施形態と相違する。図２０は、第７実施形態に係る半導体装置を示す断面図である。

【0091】

第７実施形態に係る半導体装置７００は、ＳｉＮ膜２２に代えてＡｌ_２Ｏ_３膜６８を有する。Ａｌ_２Ｏ_３膜６８には、ＳｉＮ膜２２と同じく開口３１および４１が形成されているが、開口５０は形成されていない。本実施形態では、第１膜２１はＡｌ_２Ｏ_３膜６８およびＳｉＣ膜６５を含む。

【0092】

ゲート電極５２はＡｌ_２Ｏ_３膜６８およびＳｉＣ膜６５の上に設けられている。第１部分５２Ａは、平面視で開口５４の内側に位置する。第２部分５２Ｂは、第１部分５２Ａにつながり、ＳｉＣ膜６５の上で第１部分５２Ａよりもドレイン電極４２に近く位置する。第３部分５２Ｃは、第１部分５２Ａにつながり、ＳｉＣ膜６５の上で第１部分５２Ａよりもソース電極３２に近く位置する。第１部分５２Ａとキャップ層１８との間にＡｌ_２Ｏ_３膜６８がある。

【0093】

他の構成は第４実施形態と同じである。

【0094】

第７実施形態によっても、第４実施形態と同じ効果が得られる。

【0095】

Ａｌ_２Ｏ_３膜６８に代えて、酸化シリコン膜が用いられてもよい。

【0096】

（第８実施形態）
第８実施形態について説明する。第８実施形態は、主として、第１膜２１の構成の点で第３実施形態と相違する。図２１は、第８実施形態に係る半導体装置を示す断面図である。

【0097】

第８実施形態に係る半導体装置８００では、ＳｉＮ膜２２に開口５０が形成されていない。ゲート電極５２はＳｉＮ膜２２およびダイヤモンド膜６４の上に設けられている。第１部分５２Ａは、平面視で開口５４の内側に位置する。第２部分５２Ｂは、第１部分５２Ａにつながり、ダイヤモンド膜６４の上で第１部分５２Ａよりもドレイン電極４２に近く位置する。第３部分５２Ｃは、第１部分５２Ａにつながり、ダイヤモンド膜６４の上で第１部分５２Ａよりもソース電極３２に近く位置する。第１部分５２Ａとキャップ層１８との間にＳｉＮ膜２２がある。

【0098】

他の構成は第３実施形態と同じである。

【0099】

第８実施形態によっても、第３実施形態と同じ効果が得られる。

【0100】

積層構造２０に含まれる半導体層の構成は上記の実施形態のものに限定されない。例えば、第６実施形態、第７実施形態および第８実施形態において、電子供給層１６が基板１０と電子走行層１４との間にあってもよい。つまり、第６実施形態、第７実施形態および第８実施形態において、いわゆる逆ＨＥＭＴ構造が採用されていてもよい。

【0101】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0102】

１、２：放熱経路
３：第１金属層
４：第２金属層
１０：基板
１２：バッファ層
１４：電子走行層
１６：電子供給層
１８：キャップ層
２０：積層構造
２１：第１膜
２２：ＳｉＮ膜
２４：パッシベーション膜
３０、３１、３３、３５、３６、３７、４０、４１、４３、４５、４６、４７、５０、５４：開口
３２：ソース電極：
３４：ソース配線
３９：金属膜
４２：ドレイン電極
４４：ドレイン配線
５１：２次元電子ガス
５２：ゲート電極
５２Ａ：第１部分
５２Ｂ：第２部分
５２Ｃ：第３部分
５５：領域
６１：ＳｉＣ層
６２、６３、６７、６８：Ａｌ_２Ｏ_３膜
６４：ダイヤモンド膜
６５：ＳｉＣ膜
６６：ＳｉＣ層
１００、２００、３００、４００、５００、６００、７００、８００：半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】