特開 2024-30969 積層セラミック電子部品、およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024030969

(43)【公開日】2024-03-07

(54)【発明の名称】積層セラミック電子部品、およびその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240229BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201G

H01G4/30 516

H01G4/30 513

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2022134234

(22)【出願日】2022-08-25

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】中村 智彰

(72)【発明者】

【氏名】田原 幹夫

(72)【発明者】

【氏名】清水 寛樹

(72)【発明者】

【氏名】齋藤 勝

(72)【発明者】

【氏名】井上 富雄

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AF06

5E082AB03

5E082EE01

5E082FF05

5E082FG26

5E082GG10

5E082GG11

5E082GG12

(57)【要約】

【課題】 実装後のたわみ強度を向上させることができる積層セラミック電子部品、およびその製造方法を提供する。
【解決手段】 積層セラミック電子部品は、複数の誘電体層１１と、複数の誘電体層１１を介して設けられ互いに対向する複数の内部電極層１２と、を有する素体１０と、複数の内部電極層１２が対向する第１方向に直交する第２方向における素体１０の端面に設けられ、表面において互いに離間する複数のガラスパターン３１を有する外部電極２０ａ，２０ｂと、外部電極２０ａ，２０ｂ上に設けられ、複数のガラスパターン３１上に不連続部２３を有するメッキ層２５と、を有する。
【選択図】 図８

【特許請求の範囲】

【請求項1】

複数の誘電体層と、前記複数の誘電体層を介して設けられ互いに対向する複数の内部電極層と、を有する素体と、
前記複数の内部電極層が対向する第１方向に直交する第２方向における前記素体の端面に設けられ、表面において互いに離間する複数のガラスパターンを有する外部電極と、
前記外部電極上に設けられ、前記複数のガラスパターン上に不連続部を有するメッキ層と、を有する積層セラミック電子部品。

【請求項2】

前記複数のガラスパターンは、前記外部電極の表面において、各々直径１０μｍ以上３０μｍ以下の円状の範囲内に形成されたパターンである、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記複数のガラスパターンは、略円状である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項4】

前記複数のガラスパターンは、中央部が凹で、周縁部が凸になっている、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項5】

前記複数のガラスパターンのうちの少なくとも２つについて、中心と中心との間隔が１０μｍより大きく１００μｍ未満である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項6】

前記複数のガラスパターンのうちの少なくとも２つについて、中心と中心との間隔が６３μm未満である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項7】

前記複数のガラスパターンは、ジルコニウムを含む、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項8】

前記外部電極は、銅を主成分とする、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項9】

前記外部電極は、前記第１方向の端に位置する前記素体の主面と、前記第１方向および前記第２方向に直交する第３方向の端に位置する前記素体の側面と、に延伸し、前記複数のガラスパターンは、前記側面および前記端面の各々より前記主面に専有面積として多く分布する、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項10】

前記複数のガラスパターンの面積の総和は、前記外部電極の面積の１６％以上３３％以下である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項11】

複数の誘電体層と、前記複数の誘電体層を介して設けられ互いに対向する複数の内部電極と、を有する素体において、前記複数の内部電極が対向する第１方向に直交する第２方向における前記素体の端面に、導電ペーストを塗布する工程と、
前記導電ペーストにセラミックビーズを接触させる工程と、
前記セラミックビーズを接触させた状態で前記導電ペーストに対して熱処理することで、前記導電ペーストから外部電極を形成し、前記外部電極の表面に複数のガラスパターンを形成する工程と、
前記外部電極から前記セラミックビーズを除去する工程と、
前記外部電極上に、前記複数のガラスパターン上に不連続部を有するメッキ層を形成する工程と、を含む積層セラミック電子部品の製造方法。

【請求項12】

前記セラミックビーズを接触させる工程は、前記セラミックビーズを配置した容器に前記素体を配置する工程と、
前記素体が配置された前記容器に前記セラミックビーズを更に振りかける工程と、を含む、請求項１１に記載の積層セラミック電子部品の製造方法。

【請求項13】

前記セラミックビーズを除去する工程において、ブラスト法または乾式研磨を用いる、請求項１１または請求項１２に記載の積層セラミック電子部品の製造方法。

【請求項14】

前記セラミックビーズは、酸化ジルコニウムを含む、請求項１１または請求項１２に記載の積層セラミック電子部品の製造方法。

【請求項15】

前記セラミックビーズの粒径は、１００μｍ未満である、請求項１１または請求項１２に記載の積層セラミック電子部品の製造方法。

【請求項16】

前記セラミックビーズの粒径は、６３μｍ未満である、請求項１１または請求項１２に記載の積層セラミック電子部品の製造方法。

【請求項17】

前記外部電極を形成する工程は、前記導電ペーストおよび前記セラミックビーズを雰囲気温度８００℃以上８８０℃以下で熱処理する工程である、請求項１１または請求項１２に記載の積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品、およびその製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサなどの積層セラミック電子部品には、実装後に、外部電極の先端から素体内側にかけてたわみ、クラックが生じることがある。このクラックを抑制するために、金属フィラーを含む樹脂を、外部電極とメッキ層との間に挟み、応力を緩和したり、樹脂を適切に剥がしたりする設計にする（例えば、特許文献１参照）。これにより、たわみに対する耐性を向上させることができる。具体的には、クラックが入る押込み量を大きくできたり、素体内部にクラックが入り込まないようにしたりできる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００１－７６９５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、樹脂を外部電極に挟みこむ構造にする場合、樹脂自体が厚くなってしまうため、製品の小型化大容量化に不利になる。特に、低背品では側面部分が厚くなると大きな問題となる。また、金属フィラーを含む樹脂ペーストを塗布乾燥させ、硬化をさせる工程が増えるため、コスト増につながる。

【0005】

本発明は、上記課題に鑑みなされたものであり、実装後のたわみ強度を向上させることができる積層セラミック電子部品、およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ互いに対向する複数の内部電極と、を有する素体と、前記複数の内部電極が対向する第１方向に直交する第２方向における前記素体の端面に設けられ、表面において互いに離間する複数のガラスパターンを有する外部電極と、前記外部電極上に設けられ、前記複数のガラスパターン上に不連続部を有するメッキ層と、を有する。

【0007】

上記積層セラミック電子部品において、前記複数のガラスパターンは、前記外部電極の表面において、各々直径１０μｍ以上３０μｍ以下の円状の範囲内に形成されたパターンであってもよい。

【0008】

上記積層セラミック電子部品において、前記複数のガラスパターンは、略円状であってもよい。

【0009】

上記積層セラミック電子部品において、前記複数のガラスパターンは、中央部が凹で、周縁部が凸になっていてもよい。

【0010】

上記積層セラミック電子部品において、前記複数のガラスパターンのうちの少なくとも２つについて、中心と中心との間隔が１０μｍより大きく１００μｍ未満であってもよい。

【0011】

上記積層セラミック電子部品において、前記複数のガラスパターンのうちの少なくとも２つについて、中心と中心との間隔が６３μm未満であってもよい。

【0012】

上記積層セラミック電子部品において、前記複数のガラスパターンは、ジルコニウムを含んでいてもよい。

【0013】

上記積層セラミック電子部品において、前記外部電極は、銅を主成分としてもよい。

【0014】

上記積層セラミック電子部品において、前記外部電極は、前記第１方向の端に位置する前記素体の主面と、前記第１方向および前記第２方向に直交する第３方向の端に位置する前記素体の側面と、に延伸し、前記複数のガラスパターンは、前記側面および前記端面の各々より前記主面に専有面積として多く分布していてもよい。

【0015】

上記積層セラミック電子部品において、前記複数のガラスパターンの面積の総和は、前記外部電極の面積の１６％以上３３％以下であってもよい。

【0016】

本発明に係る積層セラミック電子部品の製造方法は、複数の誘電体層と、前記複数の誘電体層を介して設けられ互いに対向する複数の内部電極と、を有する素体において、前記複数の内部電極が対向する第１方向に直交する第２方向における前記素体の端面に、導電ペーストを塗布する工程と、前記導電ペーストにセラミックビーズを接触させる工程と、前記セラミックビーズを接触させた状態で前記導電ペーストに対して熱処理することで、前記導電ペーストから外部電極を形成し、前記外部電極の表面に複数のガラスパターンを形成する工程と、前記外部電極から前記セラミックビーズを除去する工程と、前記外部電極上に、前記複数のガラスパターン上に不連続部を有するメッキ層を形成する工程と、を含む。

【0017】

上記製造方法において、前記セラミックビーズを接触させる工程は、前記セラミックビーズを配置した容器に前記素体を配置する工程と、前記素体が配置された前記容器に前記セラミックビーズを更に振りかける工程と、を含んでいてもよい。

【0018】

上記製造方法の前記セラミックビーズを除去する工程において、ブラスト法または乾式研磨を用いてもよい。

【0019】

上記製造方法において、前記セラミックビーズは、酸化ジルコニウムを含んでいてもよい。

【0020】

上記製造方法において、前記セラミックビーズの粒径は、１００μｍ未満であってもよい。

【0021】

上記製造方法において、前記セラミックビーズの粒径は、６３μｍ未満であってもよい。

【0022】

上記製造方法において、前記外部電極を形成する工程は、前記導電ペーストおよび前記セラミックビーズを雰囲気温度８００℃以上８８０℃以下で熱処理する工程であってもよい。

【発明の効果】

【0023】

本発明によれば、実装後のたわみ強度を向上させることができる積層セラミック電子部品、およびその製造方法を提供することができる。

【図面の簡単な説明】

【0024】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】積層セラミックコンデンサが回路基板上に実装されている状態を例示する図である。

【図5】（ａ）および（ｂ）はメッキ層を例示する図である。

【図6】クラックを例示する図である。

【図7】ガラスパターンを説明するための図である。

【図8】ガラスパターンを説明するための図である。

【図9】ガラスパターンの形状を説明するための図である。

【図10】ガラスパターン同士の間隔を説明するための図である。

【図11】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図12】（ａ）および（ｂ）は積層セラミックコンデンサの製造方法のフローを例示する図である。

【図13】セラミックビーズの接触工程を説明するための図である。

【図14】焼き付け工程を例示する図である。

【図15】外部電極を焼き付けた後の積層セラミックコンデンサを例示する図である。

【発明を実施するための形態】

【0025】

以下、図面を参照しつつ、実施形態について説明する。

【0026】

図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３では、後述するメッキ層２５については省略されている。

【0027】

図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する素体１０と、素体１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、素体１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。素体１０の上面および下面のことを主面と称することがあり、上面、下面、および２側面のことを周面と称することがある。外部電極２０ａ，２０ｂは、素体１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａと外部電極２０ｂとは、互いに離間している。

【0028】

なお、図１～図３において、Ｚ軸方向（第１方向）は、複数の内部電極層１２が互いに対向する第１方向であって、積層方向であり、素体１０の上面と下面とが対向する方向である。Ｘ軸方向（第２方向）は、素体１０の長さ方向であって、素体１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第３方向）は、内部電極層の幅方向であり、素体１０の４側面のうち２端面以外の２側面が対向する方向である。

【0029】

素体１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、金属を主成分とする内部電極層１２とが、交互に積層された構成を有する。言い換えると、素体１０は、互いに対向する複数の内部電極層１２と、複数の内部電極層１２の間に各々挟まれた誘電体層１１と、を備えている。各内部電極層１２が延伸される方向の端縁は、素体１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面において、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。

【0030】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．１１０ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．１ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0031】

誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、チタン酸バリウム（ＢａＴｉＯ_３），ジルコン酸カルシウム（ＣａＺｒＯ_３），チタン酸カルシウム（ＣａＴｉＯ_３），チタン酸ストロンチウム（ＳｒＴｉＯ_３），チタン酸マグネシウム（ＭｇＴｉＯ_３），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。

【0032】

誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。誘電体層１１の厚みは、例えば、１．０μｍ以上３．０μｍ以下であり、２．５μｍ以上４．５μｍ以下であり、４．０μｍ以上６．０μｍ以下であり、５．５μｍ以上７．５μｍ以下である。

【0033】

内部電極層１２は、ニッケル，銅（Ｃｕ），スズ（Ｓｎ）等の卑金属を主成分とする。内部電極層１２として、白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ），金（Ａｕ）などの貴金属やこれらを含む合金を用いてもよい。内部電極層１２の厚みは、例えば、０．８μｍ以上１．２μｍ以下であり、１．０μｍ以上１．４μｍ以下であり、１．２μｍ以上１．６μｍ以下であり、１．４μｍ以上１．８μｍ以下である。

【0034】

外部電極２０ａ，２０ｂは、ニッケル、銅などの金属を主成分とする。外部電極２０ａ，２０ｂは、焼き付け時の加熱処理における温度を低下させるために、ガラス成分を含んでいる。

【0035】

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において静電容量を生じる領域である。そこで、当該静電容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。

【0036】

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、静電容量を生じない領域である。エンドマージン１５は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。

【0037】

図３で例示するように、素体１０において、素体１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。サイドマージン１６も、静電容量を生じない領域である。サイドマージン１６は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。

【0038】

図４は、積層セラミックコンデンサ１００が回路基板２０１上に実装されている状態を例示する図である。図４で例示するように、積層方向の下面が回路基板２０１上のランド２０３と対向するように配置される。回路基板２０１上のランド２０３に対して、ハンダ２０２を介して外部電極２０ａおよび第２外部電極２０ｂがそれぞれ独立して回路基板２０１に電気的に接続される。

【0039】

図５（ａ）および図５（ｂ）で例示するように、外部電極２０ａを覆うようにメッキ層が設けられており、外部電極２０ｂを覆うようにメッキ層２５が設けられている。したがって、メッキ層２５は、素体１０の上面、下面および２側面に延在している。ただし、外部電極２０ａ上のメッキ層２５と、外部電極２０ｂ上のメッキ層２５とは、互いに離間している。メッキ処理時には、外部電極２０ａおよび外部電極２０ｂは、下地層として機能する。メッキ層２５は、銅、ニッケル、アルミニウム、亜鉛、スズなどの金属またはこれらの２以上の合金を主成分とする。メッキ層２５は、単一金属成分のメッキ層（単一層）でもよく、互いに異なる金属成分の複数のメッキ層でもよい。例えば、メッキ層２５は、下地層側から順に、第１メッキ層２１および第２メッキ層２２が形成された構造を有する。第１メッキ層２１は、例えば、ニッケルメッキ層である。第２メッキ層２２は、例えば、スズメッキ層である。

【0040】

積層セラミックコンデンサ１００を回路基板２０１に実装した後、図６で例示するように、外部電極２０ａ，２０ｂの先端から素体１０の内側にかけてたわみ、クラック３０が生じることがある。そこで、クラック３０の発生を抑制するため、金属フィラーを含む導電性樹脂を外部電極２０ａ，２０ｂとメッキ層２５との間に挟み、応力を緩和したり、導電性樹脂を適切に剥がしたりする設計にすることが考えられる。このようにすることで、たわみに対する耐性を向上させることができる。

【0041】

しかしながら、導電性樹脂を設ける場合、導電性樹脂自体が厚くなってしまうため、製品の小型化大容量化に不利になる。特に、低背品では側面部分が厚くなると大きな問題となる。また、金属フィラーを含む樹脂ペーストを塗布乾燥させ、硬化をさせる工程が増えるため、コスト増につながる。

【0042】

そこで、本実施形態に係る積層セラミックコンデンサ１００は、実装後のたわみ強度を向上させることができる構成を有している。

【0043】

具体的には、外部電極２０ａ，２０ｂは、図７で例示するように、表面に、複数のガラスパターン３１が備わっている。図７は、メッキ層２５を透過して外部電極２０ａ，２０ｂを観察した場合の図である。複数のガラスパターン３１のうち、少なくともいずれか２以上は、互いに離間している。図８は、外部電極２０ａのガラスパターン３１付近の断面図である。図８では、断面を示すハッチが省略されている。図８で例示するように、外部電極２０ａの内部は、主として、主成分金属の主相３２が占めている。外部電極２０ａの内部には、ガラス成分３３が位置していてもよい。ガラスパターン３１は、外部電極２０ａの表面に析出している。外部電極２０ｂでも同様に、ガラスパターン３１が表面に析出している。

【0044】

ガラスパターン３１の表面には、メッキ処理時にメッキが形成されにくい。したがって、図８で例示するように、第１メッキ層２１は、ガラスパターン３１の表面で途切れている。したがって、第１メッキ層２１は、ガラスパターン３１の位置で、途切れである不連続部２３を有している。第２メッキ層２２は、不連続部２３を覆っていてもよいが、不連続部２３の位置で途切れていてもよい。

【0045】

本実施形態によれば、外部電極２０ａ，２０ｂの表面にガラスパターン３１が互いに離間して点在している。それにより、第１メッキ層２１が外部電極２０ａ，２０ｂの全体を覆うのではなく、不連続部２３が形成される。この構成により、第１メッキ層２１の引張応力を低減することができる。また、外部電極２０ａ，２０ｂと第１メッキ層２１との界面における密着力を低下させることができる。積層セラミックコンデンサ１００を回路基板２０１に実装した後、たわみ応力が生じた場合であっても、第１メッキ層２１の引張応力が低減されているため、第１メッキ層２１の内側にかかる応力が低減され、機械的な応力に対して強くなる。また、外部電極２０ａ，２０ｂと第１メッキ層２１との界面において剥がれが生じる場合があり、たわみ応力を緩和することが可能となる。以上のことから、実装後のたわみ強度を向上させることができる。また、この構成では、外部電極２０ａ，２０ｂとメッキ層２５との間に導電性樹脂層を設けなくてもよいため、積層セラミックコンデンサ１００を小型化大容量化が可能となる。また、金属フィラーを含む樹脂ペーストを塗布乾燥させて硬化をさせる工程を省略することができるため、コストを抑制することができる。

【0046】

ガラスパターン３１は、ガラス成分によって構成されている。例えば、ガラスパターン３１は、ジルコニウムを成分として含んでいる。ガラスパターン３１の材料は、例えば、ＢａＯ－Ｂ_２Ｏ_３－ＺｎＯ－ＺｒＯ_２系材料、ＳｉＯ_２－ＺｒＯ_２－Ｒ_２Ｏ系材料などである。

【0047】

複数のガラスパターン３１のそれぞれが大きすぎると、濡れ性不良のおそれがある。そこで、複数のガラスパターン３１のそれぞれの大きさに上限を設けることが好ましい。例えば、複数のガラスパターン３１は、それぞれ、直径３０μｍ以下の円状の範囲内に形成されたパターンであることが好ましく、直径２５μｍ以下の円状の範囲内に形成されたパターンであることがより好ましい。

【0048】

一方で、複数のガラスパターン３１のそれぞれが小さすぎると、十分に不連続部２３を形成できないおそれがある。そこで、複数のガラスパターン３１のそれぞれの大きさに下限を設けることが好ましい。例えば、複数のガラスパターン３１は、それぞれ、直径１０μｍ以上の円状の範囲内に形成されたパターンであることが好ましく、直径１５μｍ以上の円状の範囲内に形成されたパターンであることがより好ましい。

【0049】

複数のガラスパターン３１は、図７で例示するように、略円状を有している。ガラスパターン３１は、真円になっていなくてもよく、真円から崩れた形状を有していてもよい。また、例えば、複数のガラスパターン３１は、図９で例示するように、中央部が凹で、周縁部が凸になっていてもよい。凸となっていることで距離を稼ぐことができめっきの形成を妨げる方向に作用するため、だからである。なお、図９では、断面を示すハッチが省略されている。

【0050】

また、複数のガラスパターン３１が互いに遠いと、実装後のたわみ強度の向上が十分に得られないおそれがある。そこで、複数のガラスパターン３１の間隔に下限および上限を設けることが好ましい。例えば、図１０で例示するように、複数のガラスパターン３１のうちの少なくとも２つについて、中心位置同士の間隔が１００μm未満であることが好ましい。または、複数のガラスパターン３１について、各隣り合う２つのガラスパターン３１の中心位置同士の間隔の平均値が、１００μm未満であることが好ましい。また、複数のガラスパターン３１のうちの少なくとも２つについて、中心位置同士の間隔が６３μm未満であることが好ましい。または、複数のガラスパターン３１について、各隣り合う２つのガラスパターン３１の中心位置同士の間隔の平均値が、６３μm未満であることが好ましい。なお、各ガラスパターン３１において、中心位置は、ガラスパターンの重心位置として定めることができる。

【0051】

複数のガラスパターン３１のうちの少なくとも２つにいて、離間距離が５０μm以下であることが好ましい。または、複数のガラスパターン３１について、各隣り合う２つのガラスパターン３１の中心位置同士の間隔の平均値が、５０μm以下であることが好ましい。

【0052】

外部電極２０ａ，２０ｂにガラスパターン３１を形成するためには、外部電極２０ａ，２０ｂを比較的低温で焼き付けることが好ましい。したがって、素体１０を焼成する際に外部電極２０ａ，２０ｂを同時に焼成するのではなく、素体１０を焼成した後に外部電極２０ａ，２０ｂを素体１０の焼成温度よりも低い温度で焼き付けることが好ましい。そこで、外部電極２０ａ，２０ｂの主成分を銅とすることが好ましい。

【0053】

例えば、外部電極２０ａ，２０ｂは、素体１０の２端面のみに形成されているわけではなく、素体１０の上面、下面、および２側面まで延在している。この場合において、複数のガラスパターン３１は、素体１０の２側面および２端面の各々より、上面および下面に多く分布することが好ましい。たわみ時の応力は端面よりも上面および下面のＥ寸先端部にかかるため、上面および下面の方が影響を強く受けるため、である。なお、ここでの「分布」とは、専有面積である。

【0054】

外部電極２０ａ，２０ｂの表面積に対するガラスパターン３１の面積の総和が低いと、実装後のたわみ強度向上が十分に得られないおそれがある。そこで、ガラスパターン３１の面積に下限を設けることが好ましい。本実施形態においては、外部電極２０ａ，２０ｂの合計の表面積に対するガラスパターン３１の面積の総和は、１１％以上であることが好ましく、１６％以上であることがより好ましく、２０％以上であることがさらに好ましい。

【0055】

一方、ガラスパターン３１の面積の総和が高いと、濡れ性不良を起こすおそれがある。そこで、ガラスパターン３１の面積に上限を設けることが好ましい。本実施形態においては、外部電極２０ａ，２０ｂの合計の表面積に対するガラスパターン３１の面積の総和は、３３％以下であることが好ましい。

【0056】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図１１は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0057】

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0058】

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。これらのうち、主としてＳｉＯ_２が焼結助剤として機能する。

【0059】

例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。

【0060】

（塗工工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材５１上にセラミックグリーンシート５２を塗工して乾燥させる。基材５１は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルムである。

【0061】

（内部電極形成工程）
次に、図１２（ａ）で例示するように、セラミックグリーンシート５２上に、内部電極パターン５３を成膜する。図１２（ａ）では、一例として、セラミックグリーンシート５２上に４層の内部電極パターン５３が所定の間隔を空けて成膜されている。内部電極パターン５３が成膜されたセラミックグリーンシート５２を、積層単位とする。内部電極パターン５３には、内部電極層１２の主成分金属の金属ペーストを用いる。成膜の手法は、印刷、スパッタ、蒸着などであってもよい。

【0062】

（圧着工程）
次に、セラミックグリーンシート５２を基材５１から剥がしつつ、図１２（ｂ）で例示するように、積層単位を積層する。次に、積層単位が積層されることで得られた積層体の上下にカバーシート５４を所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。図１２（ｂ）の例では、点線に沿ってカットする。カバーシート５４は、セラミックグリーンシート５２と同じ成分であってもよく、添加物が異なっていてもよい。

【0063】

（焼成工程）
その後、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、素体１０を得ることができる。

【0064】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。

【0065】

（塗布工程）
次に、素体１０の２端面のそれぞれに、外部電極２０ａ，２０ｂとなる外部電極形成用の導電ペーストをディップ法などで塗布する。この場合、素体１０の２端面から、上面、下面、および２側面まで延在するように導電ペーストを塗布してもよい。導電ペーストは、外部電極２０ａ，２０ｂの主成分金属の粉末を含むとともに、ガラスフリットなどのガラス成分を含んでいる。

【0066】

（セラミックビーズの接触工程）
次に、導電ペーストを塗布した複数の素体１０を焼き付け治具４０に配置する。この場合において、図１３で例示するように、焼き付け治具４０には、セラミックビーズ５０が敷き詰められている。各素体１０を焼き付け治具４０に配置すると、各素体１０の導電ペーストがセラミックビーズ５０と接触するようになる。各素体１０の導電ペーストがセラミックビーズ５０に対して十分に接触できていない場合には、セラミックビーズ５０を各素体１０に対して上からさらに振りかけてもよい。セラミックビーズ５０として、酸化ジルコニウム（ＺｒＯ_２）などを用いることができる。

【0067】

（焼き付け工程）
次に、８００℃以上８８０℃以下の温度で導電ペーストに加熱処理を行うことで、素体１０に外部電極２０ａ，２０ｂを焼き付ける。この場合において、図１４で例示するように、外部電極２０ａ，２０ｂの表面にガラスフリットが析出し、析出したガラスフリットが、セラミックビーズ５０の接触箇所に集まってくる。セラミックビーズ５０は、ガラスフリットを介して外部電極２０ａ，２０ｂの表面に付着する。セラミックビーズ５０は略球形を有しているため、集まったガラスフリットは略円形状となる。この集まったガラスフリットが、ガラスパターン３１となる。図１５は、外部電極２０ａ，２０ｂを焼き付けた後の積層セラミックコンデンサ１００を例示する図である。図１５で例示するように、外部電極２０ａ，２０ｂの表面にセラミックビーズ５０が付着している。なお、図１５では、断面を示すハッチが省略されている。

【0068】

（ビーズ除去工程）
次に、積層セラミックコンデンサ１００に付着しているセラミックビーズ５０を除去する。例えば、ブラスト法または乾式研磨を用いることで、セラミックビーズ５０を積層セラミックコンデンサ１００から除去することができる。

【0069】

（メッキ処理工程）
その後、メッキ処理により、外部電極２０ａ，２０ｂ上に、銅、ニッケル、スズ等の金属コーティングを行なうことで、メッキ層２５を形成する。この場合において、少なくとも第１メッキ層２１については、ガラスパターン３１の箇所においては不連続部２３を有するようにメッキ処理工程を行なう。第２メッキ層２２については、不連続部２３を覆ってもよいが、ガラスパターン３１の箇所において不連続になっていてもよい。

【0070】

本実施形態に係る製造方法によれば、外部電極２０ａ，２０ｂの表面にガラスパターン３１が互いに離間して点在するようになる。それにより、第１メッキ層２１が外部電極２０ａ，２０ｂの全体を覆うのではなく、不連続部２３が形成される。この構成により、第１メッキ層２１の引張応力を低減することができる。また、外部電極２０ａ，２０ｂと第１メッキ層２１との界面における密着力を低下させることができる。積層セラミックコンデンサ１００を回路基板２０１に実装した後、たわみ応力が生じた場合であっても、第１メッキ層２１の引張応力が低減されているため、第１メッキ層２１の内側にかかる応力が低減され、機械的な応力に対して強くなる。また、外部電極２０ａ，２０ｂと第１メッキ層２１との界面において剥がれが生じる場合があり、たわみ応力を緩和することが可能となる。以上のことから、実装後のたわみ強度を向上させることができる。また、この構成では、外部電極２０ａ，２０ｂとメッキ層２５との間に導電性樹脂層を設けなくてもよいため、積層セラミックコンデンサ１００を小型化大容量化が可能となる。また、金属フィラーを含む樹脂ペーストを塗布乾燥させて硬化をさせる工程を省略することができるため、コストを抑制することができる。

【0071】

また、本実施形態に係る製造方法によれば、セラミックビーズを素体の周囲に配置した状態で焼き付けを実施する。この場合、ベルト搬送時の振動や外部電極焼結時の収縮により、セラミックビーズに囲まれた素体が滑らかに動き、素体同士の接触を外すことができる。これにより、融着の発生率を大幅に低減することができる。また、融着自体の歩留まり向上だけでなく、融着同士が外れた場合の外観不良品の低減につなげることができる。

【0072】

複数のガラスパターン３１のうち隣り合う２つの中心位置同士の間隔は、セラミックビーズ５０の粒径で調整することができる。例えば、複数のガラスパターン３１のうちの少なくとも２つについて、中心位置同士の間隔を１０μmより大きく１００μm未満とするために、セラミックビーズ５０の粒径は、１０μｍより大きく１００μｍ未満であることが好ましい。例えば、複数のガラスパターン３１のうちの少なくとも２つについて、中心位置同士の間隔を６３μm未満とするために、セラミックビーズ５０の粒径は、６３μｍ未満であることが好ましい。

【0073】

なお、上記各実施形態は、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、上記各実施形態の構成は、バリスタやサーミスタなどの、他の積層セラミック電子部品に適用することもできる。

【実施例0074】

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

【0075】

（実施例１～７）
焼成後の素体を準備し、外部電極形成用の導電ペーストを素体の２端面から、上面、下面、２側面に延在するように塗布した。導電ペーストにはガラスフリットを添加した、その後、酸化ジルコニウムのセラミックビーズを敷きつめ、その上に素体を並べ導電ペーストにセラミックビーズを接触させた。その後、追加でセラミックビーズを上から振りかけた。その結果、素体の２端面、上面、下面、２側面の導電ペーストにセラミックビーズが付着した。その後、外部電極を焼付けた。その際、セラミックビーズは、外部電極の表面のガラスに対してくっつきが発生した。その後、セラミックビーズを除去した。セラミックビーズの除去後に、外部電極の表面に、第１メッキ層および第２メッキ層の２層を形成した。

【0076】

実施例１～６では、酸化ジルコニウム（ＺｒＯ_２）のセラミックビーズを用いた。実施例７では、酸化ジルコニウム（ＺｒＯ_２）のセラミックビーズおよび酸化ケイ素（ＳｉＯ_２）のセラミックビーズを用いた。セラミックビーズのビーズ径は、実施例１では５０μｍであり、実施例２では１００μｍであり、実施例３では３０μｍであり、実施例４では１０μｍであり、実施例５では５０μｍであり、実施例６では５０μｍであり、実施例７では６３μｍ未満であった。

【0077】

外部電極の焼付温度は、実施例１～４，７では８４０℃とし、実施例５では８００℃とし、実施例６では８８０℃とした。実施例１～７のいずれにおいても、積層セラミックコンデンサの形状は、１０７形状（長さ１６００μｍ、幅８００μｍ、高さ８００μｍ）であった。

【0078】

ガラスパターンの平均径は、実施例１では２５μｍであり、実施例２では３５μｍであり、実施例３では１８μｍであり、実施例５では２１μｍであり、実施例６では３０μｍであり、実施例７では２８μｍ未満であった。平均径は、ガラスパターンの面積をそれぞれ測定し、その面積に相当する円の直径をそれぞれ算出した（円相当径）。

【0079】

隣り合う２つのガラスパターンの中心と中心との平均距離は、実施例１では５０μｍｍであり、実施例２では１００μｍであり、実施例３では３０μｍであり、実施例５では５０μｍであり、実施例６では５０μｍであり、実施例７では６３μｍ未満であった。

【0080】

外部電極の面積の表面積に対するガラスパターンの面積の総和は、実施例１では２３％であり、実施例２では１１％であり、実施例３では３３％であり、実施例５では１６％であり、実施例６では３３％であり、実施例７では２７％であった。

【0081】

実施例１～７のそれぞれについて、セラミックビーズがくっついていた部分の断面のＳＥＭ写真を確認したところ、円状のガラスパターンが多数形成されていた。各ガラスパターンは、中央部が凹んでおり、周縁部が凸になっていた。これらのガラスパターンは、セラミックビーズ痕である。また、ガラスパターンの箇所では、第１メッキ層に不連続部が形成されていることを確認した。

【0082】

（比較例）
比較例では、外部電極形成用の導電ペーストにセラミックビーズを接触させずに外部電極を焼き付けた。その他の条件は、実施例１と同様とした。

【0083】

実施例１～７および比較例の積層セラミックコンデンサについて、クラック試験を行った。具体的には、たわみ試験（専用基板に実装。背面側から２ｍｍ変位）を行なった。実施例１～７および比較例のそれぞれについて、サンプル数を１０個とし、クラックが発生したサンプルの比率（クラック発生率）を測定した。結果を表１に示す。

【表1】

【0084】

表１に示すように、比較例では、クラック発生率が３／１０と高くなった。これは、セラミックビーズを用いなかったことで外部電極の表面にガラスパターンが形成されず、第１メッキ層に不連続部が形成されなかったからであると考えられる。これに対して、実施例１～７では、クラックが発生した比率が１／１０以下となった。これは、セラミックビーズを用いたことで外部電極の表面にガラスパターンが形成され、当該ガラスパターンの箇所において第１メッキ層に不連続部が形成され、たわみ強度が高くなったからであると考えられる。

【0085】

また、実施例１～７および比較例の積層セラミックコンデンサについて、融着率を調べた。実施例１～７および比較例のそれぞれについて、サンプル数を８０００とした。融着率は、８０００のサンプルに対して、融着が確認されたサンプル数の比率とした。結果を表１に示す。表１に示すように、比較例では、融着率が４５６／８０００と高くなった。これは、素体にセラミックビーズを付着させなかったことで素体同士が接触したからであると考えられる。これに対して、実施例１～７では、融着率が４０／８０００以下となった。これは、素体にセラミックビーズを付着させたことで素体同士の接触が抑制されたからであると考えられる。

【0086】

（実施例８，９）
実施例８および実施例９では、追加でセラミックビーズを振りかけなかった。その結果、素体の２端面の導電ペーストにセラミックビーズが付着せず、素体の上面、下面、２側面の導電ペーストにだけセラミックビーズが付着した。

【0087】

実施例８では、酸化ジルコニウム（ＺｒＯ_２）のセラミックビーズを用いた。実施例９では、酸化ジルコニウム（ＺｒＯ_２）のセラミックビーズおよび酸化ケイ素（ＳｉＯ_２）のセラミックビーズを用いた。セラミックビーズのビーズ径は、実施例８では５０μｍであり、実施例９では６３μｍ未満であった。外部電極の焼付温度は、実施例８，９では８４０℃とした。実施例１～７のいずれにおいても、積層セラミックコンデンサの形状は、１０７形状であった。ガラスパターンの平均径は、実施例８では２５μｍであり、実施例９では２８μｍ未満であった。

【0088】

実施例８，９のそれぞれについて、セラミックビーズがくっついていた部分の断面のＳＥＭ写真を確認したところ、円状のガラスパターンが多数形成されていた。各ガラスパターンは、中央部が凹んでおり、周縁部が凸になっていた。これらのガラスパターンは、セラミックビーズ痕である。また、ガラスパターンの箇所では、第１メッキ層に不連続部が形成されていることを確認した。

【0089】

実施例１，８，９および比較例の積層セラミックコンデンサについて、あらためて融着率を調べた。実施例１，８，９および比較例のそれぞれについて、サンプル数を２０００とした。融着率は、２０００のサンプルに対して、融着が確認されたサンプル数の比率とした。結果を表２に示す。表２に示すように、比較例では、融着率が１１４／２０００と高くなった。これは、素体にセラミックビーズを付着させなかったことで素体同士が接触したからであると考えられる。これに対して、実施例１，８，９では、融着率が０／２０００となった。これは、素体にセラミックビーズを付着させたことで素体同士の接触が抑制されたからであると考えられる。

【表2】

【0090】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0091】

１０ 素体
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量部
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
５１ 基材
５２ セラミックグリーンシート
５３ 内部電極パターン
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】