特開 2024-31449 電力変換装置及び電力変換装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024031449

(43)【公開日】2024-03-07

(54)【発明の名称】電力変換装置及び電力変換装置の制御方法

(51)【国際特許分類】

   H02M 1/00 20070101AFI20240229BHJP

   H03K 17/00 20060101ALI20240229BHJP

   H03K 17/689 20060101ALI20240229BHJP

【ＦＩ】

H02M1/00 J

H02M1/00 H

H03K17/00 B

H03K17/689

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022135001

(22)【出願日】2022-08-26

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】河村 恒毅

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BC01

5H740BC02

5H740HH05

5H740KK04

5H740MM11

5J055AX36

5J055BX16

5J055CX07

5J055DX13

5J055DX22

5J055DX59

5J055EY01

5J055EY12

5J055EY17

5J055EZ09

5J055EZ25

5J055GX01

5J055GX02

(57)【要約】

【課題】短絡電流保護する際に拡大故障を防止する。
【解決手段】実施形態の半導体電力変換装置は、第１半導体スイッチング素子を駆動する第１駆動回路と、第１半導体スイッチング素子に直列接続された第２半導体スイッチング素子を駆動する第２駆動回路と、第１駆動回路と第２駆動回路との間で絶縁双方向通信可能であり、第１半導体スイッチング素子が故障した旨の第１故障検出信号又は第２半導体スイッチング素子が故障した旨の第２故障検出信号が伝送された場合に他方の駆動回路に伝送する通信回路と、を備え、第１駆動回路は、第２駆動回路から第２故障検出信号が伝送された場合に第１半導体スイッチング素子をオフ状態とし、第２駆動回路は、第１駆動回路から第１故障検出信号が入力された場合に第２半導体スイッチング素子をオフ状態とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１半導体スイッチング素子を駆動する第１駆動回路と、
前記第１半導体スイッチング素子に直列接続された第２半導体スイッチング素子を駆動する第２駆動回路と、
前記第１駆動回路と前記第２駆動回路との間で絶縁双方向通信可能であり、前記第１半導体スイッチング素子が故障した旨の第１故障検出信号又は前記第２半導体スイッチング素子が故障した旨の第２故障検出信号が入力された場合に他方の駆動回路に伝送する通信回路と、を備え、
前記第１駆動回路は、前記第２駆動回路から前記第２故障検出信号が伝送された場合に前記第１半導体スイッチング素子をオフ状態とし、
前記第２駆動回路は、前記第１駆動回路から前記第１故障検出信号が伝送された場合に前記第２半導体スイッチング素子をオフ状態とする、
半導体電力変換装置。

【請求項2】

前記第１半導体スイッチング素子の電圧が第１閾値を超えた場合に前記第１故障検出信号を出力する第１故障検出回路と、
前記第２半導体スイッチング素子の電圧が第２閾値を超えた場合に前記第２故障検出信号を出力する第２故障検出回路と、
を備えた請求項１に記載の半導体電力変換装置。

【請求項3】

前記第１故障検出回路は、前記第１半導体スイッチング素子を駆動する電源の電圧が所定の閾値電圧を下回った場合にも前記第１故障検出信号を出力し、
前記第２故障検出回路は、前記第２半導体スイッチング素子を駆動する電源の電圧が所定の閾値電圧を下回った場合にも前記第２故障検出信号を出力する、
請求項２に記載の半導体電力変換装置。

【請求項4】

前記第１故障検出信号及び前記第２故障検出信号は、負論理の信号として生成される、
請求項１乃至請求項３のいずれかに記載の半導体電力変換装置。

【請求項5】

第１半導体スイッチング素子を駆動する第１駆動回路と、前記第１半導体スイッチング素子に直列接続された第２半導体スイッチング素子を駆動する第２駆動回路と、を備えた電力変換装置の制御方法であって、
前記第１半導体スイッチング素子が故障した旨又は前記第２半導体スイッチング素子が故障した旨を他方の駆動回路に伝送するステップと、
前記第１半導体スイッチング素子が故障した旨が伝送された場合に前記第１半導体スイッチング素子をオフ状態とするステップと、
前記第２半導体スイッチング素子が故障した旨が伝送された場合に前記第２半導体スイッチング素子をオフ状態とするステップと、
を備えた電力変換装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電力変換装置及び電力変換装置の制御方法に関する。

【背景技術】

【0002】

近年、ワイドギャップ半導体を用いたパワー半導体素子が実用化され、素子の高耐圧化が進んでいる。高耐圧化により、従来ＩＧＢＴなどのバイポーラ素子が適用されていた分野にも、ＭＯＳＦＥＴのようなユニポーラ素子を適用できるようになったため、高速動作が可能になり、さらなる損失低減や高周波スイッチングに貢献している。
このようなパワー半導体素子をスイッチング素子として用いる場合には、スイッチング素子のオン電圧降下を観測し、オン電圧が閾値を超過したら、過電流と判断して保護動作に移行させる短絡保護動作がなされていた。
この短絡保護動作においては、スイッチング素子に対して、オン／オフ制御信号を出力する制御装置に対し、故障信号を出力する。
これにより、制御装置はそれを受けて、他の健全素子の動作を停止させるようになっていた。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－０６５０３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来技術においては、ＳｉＣ等のワイドギャップ半導体を用いたＭＯＳＦＥＴのような、１μｓ以下で高速オンオフできるスイッチング素子に適用した場合、制御装置を経由して他の健全素子の動作を停止させても、信号の伝達が遅く、間に合わない可能性がある。
上記課題を解決する技術として、一方のアームで短絡故障を検出したら他方のアームをオフさせるが提案されているが、一般に、半導体電力変換装置上下アームのスイッチをオンオフするゲートドライブ回路のグランド電位は異なるため、単純に上下各アームのゲートドライブ回路を接続することはできず、構成が複雑になる虞があった。

【0005】

本発明は、上記に鑑みてなされたものであって、短絡電流保護する際に拡大故障を防止することが可能な電力変換装置及び制御方法を提供することを目的としている。

【課題を解決するための手段】

【0006】

実施形態の半導体電力変換装置は、第１半導体スイッチング素子を駆動する第１駆動回路と、第１半導体スイッチング素子に直列接続された第２半導体スイッチング素子を駆動する第２駆動回路と、第１駆動回路と第２駆動回路との間で絶縁双方向通信可能であり、第１半導体スイッチング素子が故障した旨の第１故障検出信号又は第２半導体スイッチング素子が故障した旨の第２故障検出信号が入力された場合に他方の駆動回路に伝送する通信回路と、を備え、第１駆動回路は、第２駆動回路から第２故障検出信号が伝送された場合に第１半導体スイッチング素子をオフ状態とし、第２駆動回路は、第１駆動回路から第１故障検出信号が入力された場合に第２半導体スイッチング素子をオフ状態とする。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態の半導体電力変換装置の概要構成図である。

【図2】図２は、ゲートドライブ回路の構成例の説明図である。

【図3】図３は、第１ゲートドライブ回路における送信データの出力回路の構成例の説明図である。

【図4】図４は、アーム間絶縁通信回路の構成例の説明図である。

【発明を実施するための形態】

【0008】

次に図面を参照して好適な実施形態について説明する。
図１は、実施形態の半導体電力変換装置の概要構成図である。
図１は、理解の容易のため、単相ハーフブリッジ型インバータを備えた半導体電力変換装置を例として説明するが、これに限られず、例えば、三相ハーフブリッジ型インバータを備えた半導体電力変換装置であっても同様に適用が可能である。

【0009】

実施形態の半導体電力変換装置１０は、大別すると、ゲート制御回路１１、第１ゲートドライブ回路１２、第２ゲートドライブ回路１３、第１ＮチャネルＭＯＳトランジスタ１４、第２ＮチャネルＭＯＳトランジスタ１５、第１故障検出回路１６、第２故障検出回路１７、アーム間絶縁通信回路１８及びコントローラ１９を備えている。

【0010】

上記構成において、ゲート制御回路１１は、コントローラ１９の制御下で第１ゲートドライブ回路１２及び第２ゲートドライブ回路１３を制御している。

【0011】

そしてゲート制御回路１１は、第１ゲートドライブ回路１２に対して、第１ゲート駆動制御信号ＤＳ１を出力し、第１ゲートドライブ回路１２から第１故障検出信号Ｅ１Ｘが入力される。

【0012】

また、ゲート制御回路１１は、第２ゲートドライブ回路１３に対して、第２ゲート駆動制御信号ＤＳ２を出力し、第２ゲートドライブ回路１３から第２故障検出信号Ｅ２Ｘが入力される。

【0013】

第１ゲートドライブ回路１２は、ゲート制御回路１１から入力された第１ゲート駆動制御信号ＤＳ１に基づいて、第１ＮチャネルＭＯＳトランジスタ１４を駆動する。

【0014】

第２ゲートドライブ回路１３は、ゲート制御回路１１から入力された第２ゲート駆動制御信号ＤＳ２に基づいて、第２ＮチャネルＭＯＳトランジスタ１５を駆動する。

【0015】

ここで、第１ゲートドライブ回路１２及び第２ゲートドライブ回路１３の具体例について説明する。
第１ゲートドライブ回路１２及び第２ゲートドライブ回路１３は、同様の構成である野で、第１ゲートドライブ回路１２を例として説明する。

【0016】

図２は、ゲートドライブ回路の構成例の説明図である。
第１ゲートドライブ回路１２は、フォトカプラ５１、ＡＮＤ回路５２、コンプリメンタリ出力回路５３、ＮＯＴ回路５４、ゲート抵抗５５及びプルダウンスイッチ（プルダウントランジスタ）５６を備えている。

【0017】

フォトカプラ５１は、第１ゲート駆動制御信号ＤＳ１が入力されるＬＥＤ５１Ａと、光電変換を行ってゲート駆動信号として出力する受光素子であるフォトトランジスタ５１Ｂと、を備えている。

【0018】

ＡＮＤ回路５２の第１の入力端子には、フォトカプラ５１の出力端子が接続され、第２の入力端子には、第１故障検出信号Ｅ１Ｘが入力され、第３の入力端子には、伝送された第２故障検出信号Ｅ２Ｘが入力されている。

【0019】

コンプリメンタリ出力回路５３は、コレクタ端子が高電位側電源に接続され、ベース端子がＡＮＤ回路５２の出力端子に接続されたＮＰＮトランジスタ５３Ａと、エミッタ端子がＮＰＮトランジスタ５３Ａのエミッタ端子に接続され、コレクタ端子が低電位側電源に接続され、ベース端子がＡＮＤ回路５２の出力端子に接続されたＰＮＰトランジスタ５３ＢＡと、を備えている。

【0020】

ＮＯＴ回路５４は、ＡＮＤ回路５２の出力の否定をとって出力する。
ゲート抵抗５５は、第１ＮチャネルＭＯＳトランジスタ１４のゲート端子の電圧の急激な変動を抑制して、第１ＮチャネルＭＯＳトランジスタ１４の動作の安定化を図る。

【0021】

プルダウンスイッチ５６は、ＮＯＴ回路５４の出力が“Ｈ”レベルとなった場合にオン状態となって、第１ＮチャネルＭＯＳトランジスタ１４のゲート端子を低電位側電源に接続することにより、第１ＮチャネルＭＯＳトランジスタ１４のゲート端子を確実に“Ｌ”レベルとして、第１ＮチャネルＭＯＳトランジスタ１４のゲート電位を固定して、第１ＮチャネルＭＯＳトランジスタ１４をオフ状態として、第１ＮチャネルＭＯＳトランジスタ１４の保護を図る。
以上の説明では、プルダウンスイッチ５６は低電位側電源に接続する（短絡する）構成としていたが、第１ＮチャネルＭＯＳトランジスタ１４の低電位側の端子に接続（短絡）する構成とすることも可能である。

【0022】

図３は、第１ゲートドライブ回路における送信データの出力回路の構成例の説明図である。
図３（Ａ）は、正論理で送信データを出力する送信データ出力回路の構成例である。

【0023】

より具体的には、送信データ出力回路１２Ａは、一方の入力端子に第１故障検出信号Ｅ１が入力され、他方の入力端子に当該第１ゲートドライブ回路１２の電源電圧低下検知信号ＬＰが入力され、第１故障検出信号Ｅ１と電源電圧低下検知信号ＬＰの論理和をとって第１故障検出信号Ｅ１Ｘとして出力するＯＲ回路１２Ａ１を備えている。

【0024】

一般に、半導体スイッチング素子である、第１ＮチャネルＭＯＳトランジスタ１４及び、第２ＮチャネルＭＯＳトランジスタ１５に異常が生じる場合は、第１ゲートドライブ回路１２及び第２ゲートドライブ回路１３において、電源回路電圧がなくなることが多い。すなわち、電源電圧低下検知信号ＬＰが“Ｈ”レベルとなる。

【0025】

このような構成を採ることにより、第１ゲートドライブ回路１２においては、第１故障検出信号Ｅ１と、電源電圧低下検知信号ＬＰと、の論理和をとって正論理（“Ｈ”の場合に故障検出）の第１故障検出信号Ｅ１Ｘとして出力することにより、正論理の回路構成において、より実態に即した第１故障検出信号Ｅ１Ｘを出力することができる。

【0026】

図３（Ｂ）は、負論理で送信データを出力する送信データ出力回路の構成例である。
より具体的には、送信データ出力回路１２Ａは、一方の入力端子に第１故障検出信号Ｅ１が入力され、他方の入力端子に当該第１ゲートドライブ回路１２の電源電圧低下検知信号ＬＰが入力され、第１故障検出信号Ｅ１と電源電圧低下検知信号ＬＰの論理和の否定をとって第１故障検出信号Ｅ１Ｘとして出力するＮＯＲ回路１２Ａ２を備えている。

【0027】

一般に、半導体スイッチング素子である、第１ＮチャネルＭＯＳトランジスタ１４及び、第２ＮチャネルＭＯＳトランジスタ１５に異常が生じる場合は、第１ゲートドライブ回路１２及び第２ゲートドライブ回路１３において、電源回路電圧がなくなることが多い。すなわち、電源電圧低下検知信号ＬＰが“Ｈ”レベルとなる。

【0028】

このような構成を採ることにより、第１ゲートドライブ回路１２においては、第１故障検出信号Ｅ１と、電源電圧低下検知信号ＬＰと、の論理和の否定をとって負論理（“Ｌ”の場合に故障検出）の第１故障検出信号Ｅ１Ｘとして出力することにより、電源電圧が低下して、“Ｈ”レベルの信号の送出が困難となる場合であっても、確実に故障状態を出力することができ、より実態に即した第１故障検出信号Ｅ１Ｘを出力することができる。

【0029】

第１ＮチャネルＭＯＳトランジスタ１４は、ソース端子が高電位側電源ＰＨに接続され、ドレイン端子が出力端子ＯＵＴに接続され、ゲート端子が第１ゲートドライブ回路１２に接続されて第１ゲート駆動制御信号ＤＳ１が入力されて、オン／オフ制御がなされている。

【0030】

第２ＮチャネルＭＯＳトランジスタ１５は、ソース端子が低電位側電源ＰＬに接続され、ドレイン端子が出力端子ＯＵＴに接続され、ゲート端子が第２ゲートドライブ回路１３に接続されて第２ゲート駆動制御信号ＤＳ２が入力されて、オン／オフ制御がなされている。

【0031】

第１故障検出回路１６は、第１逆流防止ダイオード２１、第１分圧回路２２、第１バッファ回路２３、第１コンパレータ２４及び第１ラッチ回路２５を備えている。
第１逆流防止ダイオード２１は、第１ＮチャネルＭＯＳトランジスタ１４のソース端子にアノード端子が接続されている。

【0032】

第１分圧回路２２は、一端が第１逆流防止ダイオード２１のカソードに接続された第１抵抗素子２２Ａと、一端が第１抵抗素子２２Ａの他端が接続され、他端が低電位側電源ＰＬに接続された第２抵抗素子２２Ｂと、を備えている。

【0033】

第１バッファ回路２３は、第１分圧回路２２の出力電圧をそのまま第１コンパレータ２４に出力する。
第１コンパレータ２４は、第１バッファ回路２３の出力電圧を第１基準電圧Ｖｒｅｆ１と比較して、第１故障検出信号Ｅ１を第１ラッチ回路２５に出力する。

【0034】

第１ラッチ回路２５は、コントローラの制御下で、所定のタイミングで第１コンパレータ２４の出力である第１故障検出信号Ｅ１を取り込んで、保持し、第１ゲートドライブ回路１２に出力する。

【0035】

第２故障検出回路１７は、第２逆流防止ダイオード３１、第２分圧回路３２、第２バッファ回路３３、第２コンパレータ３４及び第２ラッチ回路３５を備えている。
第２逆流防止ダイオード３１は、第２ＮチャネルＭＯＳトランジスタ１５のドレイン端子にアノード端子が接続されている。

【0036】

第２分圧回路３２は、一端が第２逆流防止ダイオード３１のカソードに接続された第１抵抗素子３２Ａと、一端が第１抵抗素子３２Ａの他端が接続され、他端が低電位側電源ＰＬに接続された第２抵抗素子３２Ｂと、を備えている。
第２バッファ回路３３は、第２分圧回路３２の出力電圧をそのまま第２コンパレータ３４に出力する。

【0037】

第２コンパレータ３４は、第２バッファ回路３３の出力電圧を第２基準電圧Ｖｒｅｆ２と比較して、第２故障検出信号Ｅ２を第２ラッチ回路３５に出力する。

【0038】

第２ラッチ回路３５は、コントローラの制御下で、所定のタイミングで第２コンパレータ３４の出力である第２故障検出信号Ｅ２を取り込んで、保持し、第２ゲートドライブ回路１３に出力する。

【0039】

次にアーム間絶縁通信回路１８について説明する。
図４は、アーム間絶縁通信回路の構成例の説明図である。
アーム間絶縁通信回路１８は、第１ゲートドライブ回路１２からの第２ゲートドライブ回路への第１故障検出信号Ｅ１Ｘを伝送する第１光カプラ１８Ａと、第２ゲートドライブ回路１３からの第１ゲートドライブ回路１２への第２故障検出信号Ｅ２Ｘを伝送する第２光カプラ１８Ｂと、を備えている。

【0040】

上記構成によれば、第１故障検出信号Ｅ１及び第２故障検出信号Ｅ２の伝送は、アーム間絶縁通信回路１８を介して絶縁状態で行われるため、第１ゲートドライブ回路１２と第２ゲートドライブ回路１３とが動作している電位レベルの差の影響を受けることなく確実に通信を行うことができる。

【0041】

この場合において、第１ＮチャネルＭＯＳトランジスタ１４及び第２ＮチャネルＭＯＳトランジスタ１５を含む半導体電力変換装置の主回路には高電圧が印加されるため、ＪＩＳ等の規格に従い高い絶縁耐圧（例えば直流１５００Ｖの装置であれば、絶縁耐圧として交流５４００Ｖ／１分間）が要求される。

【0042】

一方、ゲート制御回路１１は、低耐圧の集積回路などで構成される低圧回路であるためである。従って、両者を絶縁するフォトカプラ５１には、主回路と同等の絶縁耐圧性能が必要とされる。

【0043】

これに対し、図４に示したアーム間絶縁通信回路１８には、主回路と同等の絶縁耐圧性能が必要とされない。

【0044】

何故なら、送信側、受信側ともに高電圧回路であり、最大でも第１ＮチャネルＭＯＳトランジスタ１４及び第２ＮチャネルＭＯＳトランジスタ１５の定格電圧（例えば直流１５００Ｖの装置であれば３３００Ｖ）が印加されるだけであるからである。一般に、第１ＮチャネルＭＯＳトランジスタ１４及び第２ＮチャネルＭＯＳトランジスタ１５の定格電圧は、第１ＮチャネルＭＯＳトランジスタ１４及び第２ＮチャネルＭＯＳトランジスタ１５の絶縁耐圧より低い。
したがって、アーム間絶縁通信回路１８の絶縁耐圧性能は、第１ゲートドライブ回路１２及び第２ゲートドライブ回路１３の絶縁耐圧より低くても問題がない。
これらの結果、アーム間絶縁通信回路１８を簡素、且つ、コンパクトに構成することができる。

【0045】

次に実施形態の動作を説明する。
ゲート制御回路１１は、コントローラ１９の制御下で第１ゲートドライブ回路１２に対して、第１ゲート駆動制御信号ＤＳ１を出力する。

【0046】

これにより、第１ゲートドライブ回路１２のフォトカプラ５１のＬＥＤ５１Ａは、入力された第１ゲート駆動制御信号ＤＳ１に基づいて、電光変換を行って、第１ゲート駆動制御信号ＤＳ１をフォトトランジスタ５１Ｂに光として伝送する。
これによりフォトトランジスタ５１Ｂは、光電変換を行って第１ゲート駆動制御信号ＤＳ１をＡＮＤ回路５２の第１の入力端子に出力する。

【0047】

このとき、ＡＮＤ回路５２の第２の入力端子には、第１ラッチ回路２５から第１故障検出信号Ｅ１Ｘが入力されており、第３の入力端子には、アーム間絶縁通信回路１８を介して第２ゲートドライブ回路１３から伝送された第２故障検出信号Ｅ２Ｘが入力されている。

【0048】

この場合において、第１故障検出信号Ｅ１Ｘ及び第２故障検出信号Ｅ２Ｘは、負論理の信号であるとすると、故障が検出されていない場合には、両者とも“Ｈ”レベルとなっている。

【0049】

したがって、故障が検出されていない場合には、ＡＮＤ回路５２は、第１ゲート駆動制御信号ＤＳ１が“Ｈ”レベルになると“Ｈ”レベルの信号を出力し、第１ゲート駆動制御信号ＤＳ１が“Ｌ”レベルになると“Ｌ”レベルの信号を出力する。すなわち、第１ゲート駆動制御信号ＤＳ１がそのまま出力されることと等価となっている。

【0050】

そして、第１ゲート駆動制御信号ＤＳ１＝“Ｈ”レベルである場合には、コンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオン状態となる。
このとき、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオフ状態となる。

【0051】

さらにＮＯＴ回路５４の出力は“Ｌ”レベルとなっている。したがって、プルダウンスイッチ５６は、オフ状態となっている。
したがって、コンプリメンタリ出力回路５３からゲート抵抗５５を介して第１ＮチャネルＭＯＳトランジスタ１４のゲート端子には、“Ｈ”レベルの信号が印加されて、第１ＮチャネルＭＯＳトランジスタ１４はオン状態となる。

【0052】

一方、第１ゲート駆動制御信号ＤＳ１＝“Ｌ”レベルである場合には、コンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオフ状態となる。
このとき、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオン状態となる。

【0053】

さらにＮＯＴ回路５４の出力は“Ｈ”レベルとなっている。したがって、プルダウンスイッチ５６は、オン状態となっている。
したがって、コンプリメンタリ出力回路５３からゲート抵抗５５を介して第１ＮチャネルＭＯＳトランジスタ１４のゲート端子には、“Ｌ”レベルの信号が印加されて、第１ＮチャネルＭＯＳトランジスタ１４はオフ状態となる。

【0054】

また、第１故障検出信号Ｅ１Ｘは、第１故障検出回路１６において故障が検出されている場合には、“Ｌ”レベルとなっている。
したがって、第１故障検出回路１６において故障が検出されている場合には、ＡＮＤ回路５２は、第１ゲート駆動制御信号ＤＳ１の信号レベル及び第２故障検出信号Ｅ２Ｘの信号レベルにかかわらず、常に “Ｌ”レベルの信号を出力する。

【0055】

これにより、第１ゲート駆動制御信号ＤＳ１のレベル及び第２故障検出信号Ｅ２Ｘの信号レベルにかかわらず、コンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオフ状態となり、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオン状態となる。

【0056】

さらにＮＯＴ回路５４の出力は、第１ゲート駆動制御信号ＤＳ１のレベルにかかわらず、常に“Ｈ”レベルとなっている。したがって、プルダウンスイッチ５６は、常にオン状態となっている。

【0057】

したがって、コンプリメンタリ出力回路５３からゲート抵抗５５を介して第１ＮチャネルＭＯＳトランジスタ１４のゲート端子には、“Ｌ”レベルの信号が印加されて、第１ＮチャネルＭＯＳトランジスタ１４は常にオフ状態となる。
すなわち、第１故障検出信号Ｅ１Ｘは、故障が検出されると、直ちに“Ｌ”レベルとなって、第１ＮチャネルＭＯＳトランジスタ１４をオフ状態とする。

【0058】

このとき、第１故障検出信号Ｅ１Ｘは、アーム間絶縁通信回路１８にも出力されており、アーム間絶縁通信回路１８は、第１ゲートドライブ回路１２から第２ゲートドライブ回路へ第１光カプラ１８Ａを介して、第１故障検出信号Ｅ１Ｘを伝送する。

【0059】

この結果、第１故障検出回路１６において故障が検出されている場合には、第２ゲートドライブ回路１３のＡＮＤ回路５２においては、“Ｌ”レベルの第１故障検出信号Ｅ１Ｘが入力されることとなり、第２ゲート駆動制御信号ＤＳ２の信号レベル及び第２故障検出信号Ｅ２Ｘの信号レベルにかかわらず、第２ゲートドライブ回路１３のＡＮＤ回路５２は“Ｌ”レベルの信号を出力する。

【0060】

これにより、第１ゲート駆動制御信号ＤＳ１のレベル及び第２故障検出信号Ｅ２Ｘの信号レベルにかかわらず、第２ゲートドライブ回路１３のコンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオフ状態となり、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオン状態となる。

【0061】

さらに第２ゲートドライブ回路１３のＮＯＴ回路５４の出力は、第１ゲート駆動制御信号ＤＳ１のレベルにかかわらず、常に“Ｈ”レベルとなっている。したがって、プルダウンスイッチ５６は、オン状態となっている。

【0062】

したがって、第２ゲートドライブ回路１３のコンプリメンタリ出力回路５３からゲート抵抗５５を介して第２ＮチャネルＭＯＳトランジスタ１５のゲート端子には、“Ｌ”レベルの信号が印加されて、第２ＮチャネルＭＯＳトランジスタ１５はオフ状態となる。

【0063】

すなわち、第１故障検出信号Ｅ１Ｘが“Ｌ”レベルとなると、第１光カプラ１８Ａを介して、第１故障検出信号Ｅ１Ｘが伝送されて、第２ＮチャネルＭＯＳトランジスタ１５もオフ状態となり、第１ＮチャネルＭＯＳトランジスタ１４の故障の影響を避けることができる。

【0064】

上記動作と並行して、ゲート制御回路１１は、コントローラ１９の制御下で第２ゲートドライブ回路１３に対して、第２ゲート駆動制御信号ＤＳ２を出力する。

【0065】

これにより、第２ゲートドライブ回路１３のフォトカプラ５１のＬＥＤ５１Ａは、入力された第２ゲート駆動制御信号ＤＳ２に基づいて、電光変換を行って、第２ゲート駆動制御信号ＤＳ２をフォトトランジスタ５１Ｂに光として伝送する。
これによりフォトトランジスタ５１Ｂは、光電変換を行って第２ゲート駆動制御信号ＤＳ２をＡＮＤ回路５２の第１の入力端子に出力する。

【0066】

このとき、ＡＮＤ回路５２の第３の入力端子には、第２ラッチ回路３５から第２故障検出信号Ｅ２Ｘが入力されており、第２の入力端子には、アーム間絶縁通信回路１８を介して第１ゲートドライブ回路１２から伝送された第１故障検出信号Ｅ１Ｘが入力されている。

【0067】

そして、故障が検出されていない場合には、ＡＮＤ回路５２は、第２ゲート駆動制御信号ＤＳ２が“Ｈ”レベルになると“Ｈ”レベルの信号を出力し、第２ゲート駆動制御信号ＤＳ２が“Ｌ”レベルになると“Ｌ”レベルの信号を出力する。すなわち、第２ゲート駆動制御信号ＤＳ２がそのまま出力されることと等価となっている。

【0068】

そして、第２ゲート駆動制御信号ＤＳ２＝“Ｈ”レベルである場合には、コンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオン状態となる。
このとき、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオフ状態となる。

【0069】

さらにＮＯＴ回路５４の出力は“Ｌ”レベルとなっている。したがって、プルダウンスイッチ５６は、オフ状態となっている。
したがって、コンプリメンタリ出力回路５３からゲート抵抗５５を介して第２ＮチャネルＭＯＳトランジスタ１５のゲート端子には、“Ｈ”レベルの信号が印加されて、第２ＮチャネルＭＯＳトランジスタ１５はオン状態となる。

【0070】

一方、第２ゲート駆動制御信号ＤＳ２＝“Ｌ”レベルである場合には、コンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオフ状態となる。

【0071】

このとき、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオン状態となり、ＮＯＴ回路５４の出力は“Ｈ”レベルとなっている。したがって、プルダウンスイッチ５６は、オン状態となっている。

【0072】

したがって、コンプリメンタリ出力回路５３からゲート抵抗５５を介して第２ＮチャネルＭＯＳトランジスタ１５のゲート端子には、“Ｌ”レベルの信号が印加されて、第２ＮチャネルＭＯＳトランジスタ１５はオフ状態となる。

【0073】

また、第２故障検出信号Ｅ２Ｘは、第２故障検出回路１７において故障が検出されている場合には、“Ｌ”レベルとなっている。
したがって、第２故障検出回路１７において故障が検出されている場合には、ＡＮＤ回路５２は、第２ゲート駆動制御信号ＤＳ２の信号レベル及び第１故障検出信号Ｅ１Ｘの信号レベルにかかわらず、常に“Ｌ”レベルの信号を出力する。

【0074】

これにより、第２ゲート駆動制御信号ＤＳ２のレベル及び第１故障検出信号Ｅ１Ｘの信号レベルにかかわらず、コンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオフ状態となり、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオン状態となる。

【0075】

さらにＮＯＴ回路５４の出力は、第２ゲート駆動制御信号ＤＳ２のレベルにかかわらず、常に“Ｈ”レベルとなっている。したがって、プルダウンスイッチ５６は、常にオン状態となっている。

【0076】

したがって、コンプリメンタリ出力回路５３からゲート抵抗５５を介して第２ＮチャネルＭＯＳトランジスタ１５のゲート端子には、“Ｌ”レベルの信号が印加されて、第２ＮチャネルＭＯＳトランジスタ１５は常にオフ状態となる。

【0077】

すなわち、第２故障検出信号Ｅ２Ｘは、故障が検出されると、直ちに“Ｌ”レベルとなって、第２ＮチャネルＭＯＳトランジスタ１５をオフ状態とする。
このとき、第２故障検出信号Ｅ２Ｘは、アーム間絶縁通信回路１８にも出力されており、アーム間絶縁通信回路１８は、第２ゲートドライブ回路１３から第１ゲートドライブ回路１２へ第２光カプラ１８Ｂを介して、第２故障検出信号Ｅ２Ｘを伝送する。

【0078】

この結果、第２故障検出回路１７において故障が検出されている場合には、第１ゲートドライブ回路１２のＡＮＤ回路５２においては、“Ｌ”レベルの第２故障検出信号Ｅ２Ｘが入力されることとなり、第１ゲート駆動制御信号ＤＳ１の信号レベル及び第１故障検出信号Ｅ１Ｘの信号レベルにかかわらず、第１ゲートドライブ回路１２のＡＮＤ回路５２は “Ｌ”レベルの信号を出力する。

【0079】

これにより、第１ゲート駆動制御信号ＤＳ１のレベル及び第１故障検出信号Ｅ１Ｘの信号レベルにかかわらず、第１ゲートドライブ回路１２のコンプリメンタリ出力回路５３のＮＰＮトランジスタ５３Ａがオフ状態となり、コンプリメンタリ出力回路５３のＰＮＰトランジスタ５３Ｂはオン状態となる。

【0080】

さらに第１ゲートドライブ回路１２のＮＯＴ回路５４の出力は、第１ゲート駆動制御信号ＤＳ１のレベルにかかわらず、常に“Ｈ”レベルとなっている。したがって、プルダウンスイッチ５６は、オン状態となっている。

【0081】

したがって、第１ゲートドライブ回路１２のコンプリメンタリ出力回路５３からゲート抵抗５５を介して第１ＮチャネルＭＯＳトランジスタ１４のゲート端子には、“Ｌ”レベルの信号が印加されて、第１ＮチャネルＭＯＳトランジスタ１４はオフ状態となる。

【0082】

すなわち、第２故障検出信号Ｅ２Ｘが“Ｌ”レベルとなると、第２光カプラ１８Ｂを介して、第２故障検出信号Ｅ２Ｘが伝送されて、第１ＮチャネルＭＯＳトランジスタ１４もオフ状態となり、第２ＮチャネルＭＯＳトランジスタ１５の故障の影響を避けることができる。

【0083】

以上の説明のように、外部の制御装置（例えば、コントローラ１９）に依存することなく、対向アームを構成している第１ＮチャネルＭＯＳトランジスタ１４及び第２ＮチャネルＭＯＳトランジスタ１５を高速に保護することでき、半導体電力変換装置１０における故障の拡大防止を図ることができ、信頼性の向上を図ることができる。

【0084】

以上の説明においては、電気的絶縁を確保するためにフォトカプラを用いていたが、パルストランス、光ファイバ等により電気的絶縁を確保することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0085】

１０ 半導体電力変換装置
１１ ゲート制御回路
１２ 第１ゲートドライブ回路
１２Ａ 送信データ出力回路
１３ 第２ゲートドライブ回路
１４ 第１ＮチャネルＭＯＳトランジスタ
１５ 第２ＮチャネルＭＯＳトランジスタ
１６ 第１故障検出回路
１７ 第２故障検出回路
１８ アーム間絶縁通信回路
１８Ａ 第１光カプラ
１８Ｂ 第２光カプラ
１９ コントローラ
２１ 第１逆流防止ダイオード
２２ 第１分圧回路
２２Ａ 第１抵抗素子
２２Ｂ 第２抵抗素子
２３ 第１バッファ回路
２４ 第１コンパレータ
２５ 第１ラッチ回路
３１ 第２逆流防止ダイオード
３２ 第２分圧回路
３２Ａ 第１抵抗素子
３２Ｂ 第２抵抗素子
３３ 第２バッファ回路
３４ 第２コンパレータ
３５ 第２ラッチ回路
５１ フォトカプラ
５１Ａ ＬＥＤ
５１Ｂ フォトトランジスタ
５２ ＡＮＤ回路
５３ コンプリメンタリ出力回路
５３Ａ ＮＰＮトランジスタ
５３Ｂ ＰＮＰトランジスタ
５３ＢＡ ＰＮＰトランジスタ
５４ ＮＯＴ回路
５５ ゲート抵抗
５６ プルダウンスイッチ
１２Ａ１ ＯＲ回路
１２Ａ２ ＮＯＲ回路
ＬＰ 電源電圧低下検知信号
ＯＵＴ 出力端子
ＰＨ 高電位側電源
ＰＬ 低電位側電源
ＤＳ１ 第１ゲート駆動制御信号
ＤＳ２ 第２ゲート駆動制御信号
Ｅ１ 第１故障検出信号
Ｅ１Ｘ 第１故障検出信号
Ｅ２ 第２故障検出信号
Ｅ２Ｘ 第２故障検出信号
Ｖｒｅｆ１ 第１基準電圧
Ｖｒｅｆ２ 第２基準電圧

【図1】

【図2】

【図3】

【図4】