特開 2024-31657 炭化珪素半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024031657

(43)【公開日】2024-03-07

(54)【発明の名称】炭化珪素半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240229BHJP

   H01L 29/12 20060101ALI20240229BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 652T

H01L29/78 653A

H01L29/78 652M

H01L29/78 652F

H01L29/78 652S

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022135342

(22)【出願日】2022-08-26

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】後藤 浩之

(57)【要約】

【課題】ソース電極の上面の凹凸を緩和しつつ、ソース電極とゲート電極との間の寄生容量を低減できる炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置は、第１主面と、前記第１主面とは反対の第２主面とを有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面と連なる底面とを備えたゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に設けられ、前記第１主面に接触するソース電極と、を更に有し、前記層間絶縁膜は、前記ゲート電極と前記ソース電極とを互いに電気的に絶縁し、前記層間絶縁膜は、前記ゲート電極に接する第１面と、前記第１面とは反対の第２面とを有し、前記第１主面に垂直な平面視で前記ゲート電極と重なる範囲内で、前記第２面は前記第２主面に向けて凹む凹面を含み、前記凹面の下端は、前記ゲート電極の上端よりも前記第２主面から離れている。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１主面と、前記第１主面とは反対の第２主面とを有する炭化珪素基板を備え、
前記第１主面には、側面と、前記側面と連なる底面とを備えたゲートトレンチが設けられており、
前記側面および前記底面に接するゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ゲート電極を覆う層間絶縁膜と、
前記層間絶縁膜の上に設けられ、前記第１主面に接触するソース電極と、
を更に有し、
前記層間絶縁膜は、前記ゲート電極と前記ソース電極とを互いに電気的に絶縁し、
前記層間絶縁膜は、前記ゲート電極に接する第１面と、前記第１面とは反対の第２面とを有し、
前記第１主面に垂直な平面視で前記ゲート電極と重なる範囲内で、前記第２面は前記第２主面に向けて凹む凹面を含み、
前記凹面の下端は、前記ゲート電極の上端よりも前記第２主面から離れている、炭化珪素半導体装置。

【請求項2】

前記ゲートトレンチは、第１仮想直線に沿って延び、
前記第１仮想直線に垂直な断面視で、
前記側面は、前記底面を間に挟む第１側面および第２側面を有し、
前記第１側面および前記第２側面からの距離が等しい第１仮想平面上において、
前記ゲート電極の厚さを厚さＡとし、
前記ゲートトレンチの深さを深さＢとしたとき、
前記深さＢが前記厚さＡの１．５以上である、請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記炭化珪素基板は、
第１導電型を有するドリフト領域と、
前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、前記第１導電型を有するソース領域と、
を有し、
前記側面は、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至り、
前記ゲートトレンチは、第１仮想直線に沿って延び、
前記第１仮想直線に垂直な断面視で、
前記側面は、前記底面を間に挟む第１側面および第２側面を有し、
前記底面を含む第２仮想平面と前記第１側面のうちで前記ボディ領域が露出する第１平面を含む第３仮想平面とが交わる第１交線と、前記第２仮想平面と前記第２側面のうちで前記ボディ領域が露出する第２平面を含む第４仮想平面とが交わる第２交線と、の間の距離を距離Ｃとし、
前記第１主面を含む第５仮想平面と前記第３仮想平面とが交わる第３交線と、前記第５仮想平面と前記第４仮想平面とが交わる第４交線と、の間の距離を距離Ｄとしたとき、
前記距離Ｄが前記距離Ｃの１．５倍以上である、請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項4】

前記ゲートトレンチは、第１仮想直線に沿って延び、
前記第１仮想直線に垂直な第２仮想直線に沿って、複数の前記ゲートトレンチが前記第１主面に設けられており、
前記ゲートトレンチ毎に、前記ゲート絶縁膜、前記ゲート電極および前記層間絶縁膜を有し、
前記第１仮想直線に垂直な断面視で、
前記第２仮想直線に沿って隣り合う２つのゲートトレンチの間での前記側面の上端の間の距離を距離Ｅとし、
前記第２仮想直線に沿って隣り合う２つの層間絶縁膜の間の距離を距離Ｆとしたとき、
前記距離Ｅが前記距離Ｆの１．２倍以上である、請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項5】

前記ゲートトレンチは、第１仮想直線に沿って延び、
前記第１仮想直線に垂直な第２仮想直線に沿って、複数の前記ゲートトレンチが前記第１主面に設けられており、
前記ゲートトレンチ毎に、前記ゲート絶縁膜、前記ゲート電極および前記層間絶縁膜を有し、
前記第１主面に垂直な平面視で前記ゲート電極と重なる範囲内での前記ソース電極の厚さの最大値を最大値Ｇとし、
前記第１主面に垂直な平面視で前記第２仮想直線に沿って隣り合う２つのゲートトレンチの間の範囲内での前記ソース電極の厚さの最小値を最小値Ｈとしたとき、
前記最大値Ｇが前記最小値Ｈの２倍以下である、請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項6】

前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含む、請求項１または請求項２に記載の炭化珪素半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置に関する。

【背景技術】

【0002】

炭化珪素半導体装置の一つとして、主面に形成されたゲートトレンチの内側にゲート電極が設けられたトレンチ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている（例えば、特許文献１、２および３）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２－０３８７７０号公報

【特許文献2】特開２０１９－１９５０８１号公報

【特許文献3】国際公開第２０１８／０８８０６３号

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の炭化珪素半導体装置では、ソース電極の上面に大きな凹凸が形成されたり、ソース電極とゲート電極との間に大きな寄生容量が生じたりする。

【0005】

本開示は、ソース電極の上面の凹凸を緩和しつつ、ソース電極とゲート電極との間の寄生容量を低減できる炭化珪素半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の炭化珪素半導体装置は、第１主面と、前記第１主面とは反対の第２主面とを有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面と連なる底面とを備えたゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に設けられ、前記第１主面に接触するソース電極と、を更に有し、前記層間絶縁膜は、前記ゲート電極と前記ソース電極とを互いに電気的に絶縁し、前記層間絶縁膜は、前記ゲート電極に接する第１面と、前記第１面とは反対の第２面とを有し、前記第１主面に垂直な平面視で前記ゲート電極と重なる範囲内で、前記第２面は前記第２主面に向けて凹む凹面を含み、前記凹面の下端は、前記ゲート電極の上端よりも前記第２主面から離れている。

【発明の効果】

【0007】

本開示によれば、ソース電極の上面の凹凸を緩和しつつ、ソース電極とゲート電極との間の寄生容量を低減できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る炭化珪素半導体装置における層間絶縁膜および第１主面の構成を示す図である。

【図2】図２は、第１実施形態に係る炭化珪素半導体装置の構成を示す断面図である。

【図3】図３は、第２実施形態に係る炭化珪素半導体装置の構成を示す断面図である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本開示では数字の前に負の符号を付している。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、ＸＹ面視を平面視といい、任意の点からみて、＋Ｚ方向を上方、上側または上ということがあり、－Ｚ方向を下方、下側または下ということがある。

【0011】

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面とは反対の第２主面とを有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面と連なる底面とを備えたゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に設けられ、前記第１主面に接触するソース電極と、を更に有し、前記層間絶縁膜は、前記ゲート電極と前記ソース電極とを互いに電気的に絶縁し、前記層間絶縁膜は、前記ゲート電極に接する第１面と、前記第１面とは反対の第２面とを有し、前記第１主面に垂直な平面視で前記ゲート電極と重なる範囲内で、前記第２面は前記第２主面に向けて凹む凹面を含み、前記凹面の下端は、前記ゲート電極の上端よりも前記第２主面から離れている。

【0012】

第２面が凹面を含むことで、凹面を含まない場合と比較して、ソース電極の上面の凹凸を緩和できる。また、凹面の下端がゲート電極の上端よりも第２主面から離れていることで、ソース電極とゲート電極との間の寄生容量を低減できる。

【0013】

〔２〕 〔１〕において、前記ゲートトレンチは、第１仮想直線に沿って延び、前記第１仮想直線に垂直な断面視で、前記側面は、前記底面を間に挟む第１側面および第２側面を有し、前記第１側面および前記第２側面からの距離が等しい第１仮想平面上において、前記ゲート電極の厚さを厚さＡとし、前記ゲートトレンチの深さを深さＢとしたとき、前記深さＢが前記厚さＡの１．５以上であってもよい。この場合、深さＢの厚さＡに対する比が大きいほど、ソース電極の上面の凹凸を緩和しやすい。

【0014】

〔３〕 〔１〕または〔２〕において、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、前記第１導電型を有するソース領域と、を有し、前記側面は、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至り、前記ゲートトレンチは、第１仮想直線に沿って延び、前記第１仮想直線に垂直な断面視で、前記側面は、前記底面を間に挟む第１側面および第２側面を有し、前記底面を含む第２仮想平面と前記第１側面のうちで前記ボディ領域が露出する第１平面を含む第３仮想平面とが交わる第１交線と、前記第２仮想平面と前記第２側面のうちで前記ボディ領域が露出する第２平面を含む第４仮想平面とが交わる第２交線と、の間の距離を距離Ｃとし、前記第１主面を含む第５仮想平面と前記第３仮想平面とが交わる第３交線と、前記第５仮想平面と前記第４仮想平面とが交わる第４交線と、の間の距離を距離Ｄとしたとき、前記距離Ｄが前記距離Ｃの１．５倍以上であってもよい。距離Ｄの距離Ｃに対する比が大きいほど、第２面に凹面を形成しやすい。

【0015】

〔４〕 〔１〕から〔３〕のいずれかにおいて、前記ゲートトレンチは、第１仮想直線に沿って延び、前記第１仮想直線に垂直な第２仮想直線に沿って、複数の前記ゲートトレンチが前記第１主面に設けられており、前記ゲートトレンチ毎に、前記ゲート絶縁膜、前記ゲート電極および前記層間絶縁膜を有し、前記第１仮想直線に垂直な断面視で、前記第２仮想直線に沿って隣り合う２つのゲートトレンチの間での前記側面の上端の間の距離を距離Ｅとし、前記第２仮想直線に沿って隣り合う２つの層間絶縁膜の間の距離を距離Ｆとしたとき、前記距離Ｅが前記距離Ｆの１．２倍以上であってもよい。距離Ｅの距離Ｆに対する比が大きいほど、層間絶縁膜の側面を、第１主面に垂直な面から傾斜した面にしやすく、層間絶縁膜の側方にソース電極を形成しやすい。

【0016】

〔５〕 〔１〕から〔４〕のいずれかにおいて、前記ゲートトレンチは、第１仮想直線に沿って延び、前記第１仮想直線に垂直な第２仮想直線に沿って、複数の前記ゲートトレンチが前記第１主面に設けられており、前記ゲートトレンチ毎に、前記ゲート絶縁膜、前記ゲート電極および前記層間絶縁膜を有し、前記第１主面に垂直な平面視で前記ゲート電極と重なる範囲内での前記ソース電極の厚さの最大値を最大値Ｇとし、前記第１主面に垂直な平面視で前記第２仮想直線に沿って隣り合う２つのゲートトレンチの間の範囲内での前記ソース電極の厚さの最小値を最小値Ｈとしたとき、前記最大値Ｇが前記最小値Ｈの２倍以下であってもよい。最大値Ｇの最小値Ｈに対する比が小さいほど、ソース電極の上面の凹凸を緩和しやすい。

【0017】

〔６〕 〔１〕から〔５〕のいずれかにおいて、前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含んでもよい。側面が｛０－３３－８｝面を含むことで、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減できる。

【0018】

［本開示の実施形態］
（第１実施形態）
第１実施形態について説明する。第１実施形態は、炭化珪素を用いたいわゆる縦型のＭＯＳ型電界効果トランジスタ（field effect transistor：ＦＥＴ）に関し、このＭＯＳ型ＦＥＴは炭化珪素半導体装置の一例である。図１は、第１実施形態に係る炭化珪素半導体装置における層間絶縁膜および第１主面の構成を示す図である。図２は、第１実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図２は、図１中のII-II線に沿った断面図に相当する。

【0019】

図１および図２に示されるように、第１実施形態に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、バリアメタル膜８４とを主に有している。

【0020】

炭化珪素基板１０は、第１主面１と、第１主面１とは反対の第２主面２とを有する。第１主面１および第２主面２はＸＹ平面に平行であり、第１主面１は第２主面２からみて＋Ｚ方向にある。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含み、ｎ型の導電型（第１導電型）を有する。

【0021】

第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面または（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

【0022】

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを主に有する。

【0023】

ドリフト領域１１は、窒素またはリン（Ｐ）等のｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は炭化珪素単結晶基板５０の上に設けられている。

【0024】

ボディ領域１２は、アルミニウム（Ａｌ）等のｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域１２はドリフト領域１１の上に設けられている。

【0025】

ソース領域１３は、窒素またはリン等のｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１３はボディ領域１２の上に設けられている。ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられている。ソース領域１３は第１主面１を構成する。

【0026】

コンタクト領域１８は、アルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は第１主面１を構成する。

【0027】

第１主面１に、側面３と底面４とにより規定される複数のゲートトレンチ５が設けられている。ゲートトレンチ５は、側面３、側面３と連なる底面４とを備える。ゲートトレンチ５は、例えばＹ軸に沿って延びる。例えば、ゲートトレンチ５の長手方向はＹ軸に沿い、短手方向はＸ軸に沿う。Ｘ軸に沿って複数のゲートトレンチ５が一定の間隔で配置されている。Ｙ軸に沿って複数のゲートトレンチ５が一定の間隔で配置されていてもよい。側面３は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１の一部とを貫通し、ドリフト領域１１に至る。底面４は側面３と連なる。底面４はドリフト領域１１に位置する。例えば、底面４は第１主面１および第２主面２と平行である。Ｙ軸に垂直な断面視で、底面４を含む第２仮想平面Ｐ２に対する側面３の角度θ１は、例えば４５°以上６５°以下である。角度θ１は、例えば５０°以上であってもよい。角度θ１は、例えば６０°以下であってもよい。本開示では、Ｙ軸に平行な第１仮想直線Ｌ１およびＸ軸に平行な第２仮想直線Ｌ２を用いて各部位の位置関係を説明することがある。

【0028】

側面３は、Ｙ軸に沿って延びる第１側面３Ａおよび第２側面３Ｂを有する。第１側面３Ａおよび第２側面３ＢはＹ軸に平行である。第１側面３Ａおよび第２側面３Ｂは、Ｘ軸に沿って互いに離れている。第１側面３Ａおよび第２側面３Ｂは、好ましくは｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。第２側面３Ｂは第１側面３Ａからみて－Ｘ方向にある。

【0029】

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３および底面４に接する。ゲート絶縁膜８１は、底面４においてドリフト領域１１と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２およびドリフト領域１１と接する。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接していてもよい。

【0030】

ゲート電極８２は、ゲート絶縁膜８１の上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２は、ゲートトレンチ５と同様に、Ｙ軸に沿って延びる。第１主面１に垂直な平面視で、ゲート電極８２はゲートトレンチ５と重なる。

【0031】

第１仮想直線Ｌ１に垂直な断面視で、ゲート電極８２は、ゲートトレンチ５の形状にならった凹状の形状を有する。ゲート電極８２の上面の一部は第１側面３Ａと第２側面３Ｂとの間にある。ゲート電極８２のＹ軸（短手方向）に沿った両端部は第１主面１の上方にあってもよく、ゲート電極８２の上端８２Ｘは第１主面１の上方にあってもよい。上端８２Ｘと第２主面２との間に第１主面１があってもよい。ゲート電極８２の上端８２Ｘは、ゲート電極８２の第２主面２から最も離れた部分である。

【0032】

層間絶縁膜８３はゲート電極８２を覆う。層間絶縁膜８３はゲート電極８２およびゲート絶縁膜８１に接する。層間絶縁膜８３は、例えば酸化膜である。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを互いに電気的に絶縁している。層間絶縁膜８３は、ゲート電極８２に接する第１面２１と、第１面２１とは反対の第２面２２とを有する。言い換えると、第１面２１は下面であり、第２面２２は上面である。第１主面１に垂直な平面視でゲート電極８２と重なる範囲内で、第２面２２は第２主面２に向けて凹む凹面２３を含む。凹面２３の下端２３Ｙは、ゲート電極８２の上端８２Ｘよりも第２主面２から離れている。凹面２３と第２主面２との間の距離の最小値は、ゲート電極８２の上面と第２主面２との間の距離の最大値よりも大きい。

【0033】

層間絶縁膜８３およびゲート絶縁膜８１には、Ｘ軸に沿って一定の間隔でコンタクトホール９０が形成されている。コンタクトホール９０は、Ｘ軸に沿って隣り合うコンタクトホール９０の間にゲートトレンチ５が位置するように配置されている。コンタクトホール９０はＹ軸に沿って延びる。コンタクトホール９０を通じて、ソース領域１３およびコンタクト領域１８が層間絶縁膜８３およびゲート絶縁膜８１から露出している。

【0034】

バリアメタル膜８４は、層間絶縁膜８３の上面と、ゲート絶縁膜８１の側面とを覆う。バリアメタル膜８４は、層間絶縁膜８３およびゲート絶縁膜８１の各々と接している。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成されている。

【0035】

ソース電極６０は第１主面１に接する。ソース電極６０は、コンタクトホール９０内に設けられたコンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３およびコンタクト領域１８に接している。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタン（Ｔｉ）と、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極６１は、ソース領域１３およびコンタクト領域１８とオーミック接合している。ソース配線６２は、バリアメタル膜８４の上面および側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４およびコンタクト電極６１の各々と接している。ソース配線６２は、例えばアルミニウムを含む材料から構成されている。

【0036】

ドレイン電極７０は第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極７０がチタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合している。

【0037】

炭化珪素単結晶基板５０とドリフト領域１１との間に、窒素等のｎ型不純物を含み、ｎ型の導電型を有するバッファ層が設けられていてもよい。また、ソース電極６０の一部を覆うパッシベーション膜が設けられていてもよい。

【0038】

第１実施形態に係る炭化珪素半導体装置１００では、第１主面１に垂直な平面視でゲート電極８２と重なる範囲内で、第２面２２が第２主面２に向けて凹む凹面２３を含む。ソース電極６０は層間絶縁膜８３の上方およびコンタクトホール９０の内側に形成されるが、第２面２２が凹面２３を含むことで、凹面２３を含まない場合と比較して、ソース電極６０の上面の凹凸を緩和できる。また、第２面２２が凹面２３を含まない場合、ソース電極６０が層間絶縁膜８３の上方に厚く形成されやすく、コンタクトホール９０の上方では厚くなりにくい。このため、ソース電極６０に局所的に薄い部分が生じることがあり、電気抵抗が高くなることがある。更に、ソース電極６０の上面の凹凸が大きい場合、ソース電極６０の上にパッシベーション膜を形成し、パッシベーション膜に開口部を形成した後に、パッシベーション膜の残渣がソース電極６０の上面の凹部に残りやすい。パッシベーション膜の残渣により、電気的特性の変動が生じたり、ボンディングワイヤ等の導電部材との間の接合性が低下したりする。本実施形態によれば、これらの電気抵抗の上昇およびパッシベーション膜の残渣の発生を抑制できる。

【0039】

また、本実施形態では、凹面２３の下端２３Ｙは、ゲート電極８２の上端８２Ｘよりも第２主面２から離れている。下端２３Ｙが上端８２Ｘよりも第２主面２から離れていない場合には、ソース電極６０の凹面２３の上方の部分とゲート電極８２との間の距離が小さくなりやすい。ソース電極６０の凹面２３の上方の部分とゲート電極８２との間の距離が小さいほど、ソース電極６０とゲート電極８２との間の寄生容量が大きくなり、スイッチング損失が大きくなる。本実施形態によれば、寄生容量を低減し、スイッチング損失を低減できる。

【0040】

第１側面３Ａおよび第２側面３Ｂからの距離が等しい第１仮想平面Ｐ１上において、ゲート電極８２の厚さを厚さＡとし、ゲートトレンチ５の深さを深さＢとしたとき、深さＢは厚さＡの、好ましくは１．５以上であり、より好ましくは１．７倍以上である。更に好ましくは、深さＢは厚さＡの２．０倍以上である。深さＢの厚さＡに対する比が大きいほど、ソース電極６０の上面の凹凸を緩和しやすい。

【0041】

第２仮想平面Ｐ２、第３仮想平面Ｐ３、第４仮想平面Ｐ４、第５仮想平面Ｐ５、第１交線９１、第２交線９２、第３交線９３、第４交線９４、距離Ｃおよび距離Ｄを次のように定義したとき、距離Ｄは距離Ｃの、好ましくは１．５倍以上である。距離Ｄは距離Ｃの、より好ましくは１．７倍以上であり、更に好ましくは２．０倍以上である。第２仮想平面Ｐ２は底面４を含む仮想平面である。第３仮想平面Ｐ３は、第１側面３Ａのうちでボディ領域１２が露出する第１平面７１を含む仮想平面である。第４仮想平面Ｐ４は、第２側面３Ｂのうちでボディ領域１２が露出する第２平面７２を含む仮想平面である。第５仮想平面Ｐ５は第１主面１を含む仮想平面である。第１交線９１は、第２仮想平面Ｐ２と第３仮想平面Ｐ３とが交わる交線である。第２交線９２は、第２仮想平面Ｐ２と第４仮想平面Ｐ４とが交わる交線である。第３交線９３は、第５仮想平面Ｐ５と第３仮想平面Ｐ３とが交わる交線である。第４交線９４は、第５仮想平面Ｐ５と第４仮想平面Ｐ４とが交わる交線である。距離Ｃは、第１交線９１と第２交線９２との間の距離である。距離Ｄは、第３交線９３と第４交線９４との間の距離である。距離Ｄの距離Ｃに対する比が大きいほど、第２面２２に凹面２３を形成しやすい。

【0042】

第２仮想直線Ｌ２に沿って隣り合う２つのゲートトレンチ５の間での側面３の上端の間の距離を距離Ｅとし、第２仮想直線Ｌ２に沿って隣り合う２つの層間絶縁膜８３の間の距離を距離Ｆとしたとき、距離Ｅは距離Ｆの、好ましくは１．２倍以上である。距離Ｅは距離Ｆの、より好ましくは１．５倍以上であり、更に好ましくは２．０倍以上である。距離Ｆは２つの層間絶縁膜８３の間の最短の距離であってもよい。距離Ｆが第１主面１のコンタクトホール９０から露出した部分の幅と等しくてもよい。距離Ｅの距離Ｆに対する比が大きいほど、層間絶縁膜８３の側面を、第１主面１に垂直な面から傾斜した面にしやすく、コンタクトホール９０内に、つまり層間絶縁膜８３の側方にソース電極６０を形成しやすい。

【0043】

最大値Ｇおよび最小値Ｈを次のように定義したとき、最大値Ｇは最小値Ｈの、好ましくは２倍以下であり、より好ましくは１．８倍以下であり、更に好ましくは１．５倍以下である。最大値Ｇは、第１主面１に垂直な平面視でゲート電極８２と重なる範囲内でのソース電極６０の厚さの最大値である。最小値Ｈは、第１主面１に垂直な平面視で第２仮想直線Ｌ２に沿って隣り合う２つのゲートトレンチ５の間の範囲内でのソース電極６０の厚さの最小値である。最大値Ｇの最小値Ｈに対する比が小さいほど、ソース電極６０の上面の凹凸を緩和しやすい。このため、電気抵抗の上昇およびパッシベーション膜の残渣の発生をより抑制しやすい。

【0044】

（第２実施形態）
第２実施形態について説明する。第２実施形態は、主としてゲートトレンチ５の形状の点で第１実施形態と相違する。図３は、第２実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図３は、図１中のII-II線に沿った断面図に相当する。

【0045】

図３に示されるように、第２実施形態に係る炭化珪素半導体装置２００では、ゲートトレンチ５の側面３と底面４との間に曲面がある。また、側面３と第１主面１との間にも曲面がある。

【0046】

第２実施形態の他の構成は第１実施形態と同じである。

【0047】

第２実施形態によっても第１実施形態と同じ効果が得られる。また、第２実施形態によれば、ゲートトレンチ５の上端および下端に曲面があるため、ゲートトレンチ５の上端の近傍および下端の近傍での電界集中を緩和できる。

【0048】

第２実施形態においても、深さＢは厚さＡの、好ましくは１．５以上であり、より好ましくは１．７倍以上であり、更に好ましくは２．０倍以上である。距離Ｄは距離Ｃの、好ましくは１．５倍以上であり、より好ましくは１．７倍以上であり、更に好ましくは２．０倍以上である。距離Ｅは距離Ｆの、好ましくは１．２倍以上であり、より好ましくは１．５倍以上であり、更に好ましくは２．０倍以上である。最大値Ｇは最小値Ｈの、好ましくは２倍以下であり、より好ましくは１．８倍以下であり、更に好ましくは１．５倍以下である。

【0049】

なお、ゲートトレンチ５の上端に曲面があって、下端に曲面がなくてもよく、ゲートトレンチ５の下端に曲面があって、上端に曲面がなくてもよい。

【0050】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0051】

１ 第１主面
２ 第２主面
３ 側面
３Ａ 第１側面
３Ｂ 第２側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１２ ボディ領域
１３ ソース領域
１８ コンタクト領域
２１ 第１面
２２ 第２面
２３ 凹面
２３Ｙ 下端
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
７１ 第１平面
７２ 第２平面
８１ ゲート絶縁膜
８２ ゲート電極
８２Ｘ 上端
８３ 層間絶縁膜
８４ バリアメタル膜
９０ コンタクトホール
９１ 第１交線
９２ 第２交線
９３ 第３交線
９４ 第４交線
１００、２００ 炭化珪素半導体装置
Ｌ１ 第１仮想直線
Ｌ２ 第２仮想直線
Ｐ１ 第１仮想平面
Ｐ２ 第２仮想平面
Ｐ３ 第３仮想平面
Ｐ４ 第４仮想平面
Ｐ５ 第５仮想平面
Ｃ、Ｄ、Ｅ、Ｆ 距離
Ｇ 最大値
Ｈ 最小値
θ１ 角度

【図1】

【図2】

【図3】