知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024031694
(43)【公開日】2024-03-07
(54)【発明の名称】方向性結合器、高周波モジュール及び通信装置
(51)【国際特許分類】
H01P 5/18 20060101AFI20240229BHJP
【ＦＩ】
H01P5/18
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022135410
(22)【出願日】2022-08-26
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002527
【氏名又は名称】弁理士法人北斗特許事務所
(72)【発明者】
【氏名】▲徳▼田 大輔
(72)【発明者】
【氏名】金 良守
(72)【発明者】
【氏名】宮崎 雄太
(72)【発明者】
【氏名】明石 直也
(57)【要約】 （修正有）
【課題】複数の検波信号を同時に出力することが可能な方向性結合器、高周波モジュール及び通信装置を提供する。
【解決手段】方向性結合器１０は、第１主線路１１と、第２主線路２１と、第１副線路１２、１３と、第２副線路２２，２３と、第１出力端子３１２と、第２出力端子３１３と、第１インダクタＬ２と、第２インダクタＬ３と、を備える。第１出力端子は、第１副線路１２，１３に接続されており、第１主線路１１を伝送する第１高周波信号に対応する第１検波信号を出力するための端子である。第２出力端子は、第２副線路２２、２３に接続されており、第２主線路２１を伝送する第２高周波信号に対応する第２検波信号を出力するための端子である。第１インダクタは、第１出力端子を含む第１信号経路Ｒ２上に設けられている。第２インダクタは、第２出力端子を含む第２信号経路Ｒ３上に設けられている。
【選択図】図１
【解決手段】方向性結合器１０は、第１主線路１１と、第２主線路２１と、第１副線路１２、１３と、第２副線路２２，２３と、第１出力端子３１２と、第２出力端子３１３と、第１インダクタＬ２と、第２インダクタＬ３と、を備える。第１出力端子は、第１副線路１２，１３に接続されており、第１主線路１１を伝送する第１高周波信号に対応する第１検波信号を出力するための端子である。第２出力端子は、第２副線路２２、２３に接続されており、第２主線路２１を伝送する第２高周波信号に対応する第２検波信号を出力するための端子である。第１インダクタは、第１出力端子を含む第１信号経路Ｒ２上に設けられている。第２インダクタは、第２出力端子を含む第２信号経路Ｒ３上に設けられている。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１主線路と、
第２主線路と、
前記第１主線路と電磁気的に結合する第１副線路と、
前記第２主線路と電磁気的に結合する第２副線路と、
前記第１副線路に接続されており、前記第１主線路を伝送する第１高周波信号に対応する第１検波信号を出力するための第１出力端子と、
前記第２副線路に接続されており、前記第２主線路を伝送する第２高周波信号に対応する第２検波信号を出力するための第２出力端子と、
前記第１出力端子を含む第１信号経路上に設けられている第１インダクタと、
前記第２出力端子を含む第２信号経路上に設けられている第２インダクタと、を備える、
方向性結合器。
第２主線路と、
前記第１主線路と電磁気的に結合する第１副線路と、
前記第２主線路と電磁気的に結合する第２副線路と、
前記第１副線路に接続されており、前記第１主線路を伝送する第１高周波信号に対応する第１検波信号を出力するための第１出力端子と、
前記第２副線路に接続されており、前記第２主線路を伝送する第２高周波信号に対応する第２検波信号を出力するための第２出力端子と、
前記第１出力端子を含む第１信号経路上に設けられている第１インダクタと、
前記第２出力端子を含む第２信号経路上に設けられている第２インダクタと、を備える、
方向性結合器。
【請求項2】
主線路と、
前記主線路と電磁気的に結合する副線路と、
前記副線路に接続されており、前記主線路を伝送する高周波信号に対応する第１検波信号を出力するための第１出力端子と、
外部からの第２検波信号を出力するための第２出力端子と、
前記第１出力結合端子を含む第１信号経路上に設けられている第１インダクタと、
前記第２出力端子を含む第２信号経路上に設けられている第２インダクタと、を備える、
方向性結合器。
前記主線路と電磁気的に結合する副線路と、
前記副線路に接続されており、前記主線路を伝送する高周波信号に対応する第１検波信号を出力するための第１出力端子と、
外部からの第２検波信号を出力するための第２出力端子と、
前記第１出力結合端子を含む第１信号経路上に設けられている第１インダクタと、
前記第２出力端子を含む第２信号経路上に設けられている第２インダクタと、を備える、
方向性結合器。
【請求項3】
前記第１信号経路とグランドとの間に接続されている第１キャパシタ又は第１スイッチと、前記第２信号経路とグランドとの間に接続されている第２キャパシタ又は第２スイッチと、の少なくとも一方を更に備える、
請求項１又は２に記載の方向性結合器。
請求項１又は２に記載の方向性結合器。
【請求項4】
前記第１主線路、前記第２主線路、前記第１副線路及び前記第２副線路の少なくとも一部を含む半導体チップが配置されている基板と、
前記基板に配置されており、前記第１出力端子に接続されている第１電極と、
前記基板において前記第１電極と隣接して配置されており、前記第２出力端子に接続されている第２電極と、を更に備える、
請求項１に記載の方向性結合器。
前記基板に配置されており、前記第１出力端子に接続されている第１電極と、
前記基板において前記第１電極と隣接して配置されており、前記第２出力端子に接続されている第２電極と、を更に備える、
請求項１に記載の方向性結合器。
【請求項5】
前記主線路及び前記副線路の少なくとも一部を含む半導体チップが配置されている基板と、
前記基板に配置されており、前記第１出力端子に接続されている第１電極と、
前記基板において前記第１電極と隣接して配置されており、前記第２出力端子に接続されている第２電極と、を更に備える、
請求項２に記載の方向性結合器。
前記基板に配置されており、前記第１出力端子に接続されている第１電極と、
前記基板において前記第１電極と隣接して配置されており、前記第２出力端子に接続されている第２電極と、を更に備える、
請求項２に記載の方向性結合器。
【請求項6】
前記第１電極及び前記第２電極は、前記基板に配置されており、
前記第１インダクタと前記第１電極、及び前記第２インダクタと前記第２電極の少なくとも一方は、前記基板の厚さ方向において重なっている、
請求項４又は５に記載の方向性結合器。
前記第１インダクタと前記第１電極、及び前記第２インダクタと前記第２電極の少なくとも一方は、前記基板の厚さ方向において重なっている、
請求項４又は５に記載の方向性結合器。
【請求項7】
前記基板は、前記第１インダクタ及び前記第２インダクタが内部に設けられている多層基板であり、
前記第１インダクタの少なくとも一部は、前記第２インダクタとは異なる層に設けられている、
請求項４又は５に記載の方向性結合器。
前記第１インダクタの少なくとも一部は、前記第２インダクタとは異なる層に設けられている、
請求項４又は５に記載の方向性結合器。
【請求項8】
前記第１インダクタ及び前記第２インダクタの一方は、前記半導体チップに含まれており、
前記第１インダクタ及び前記第２インダクタの他方は、前記基板に設けられている、
請求項４に記載の方向性結合器。
前記第１インダクタ及び前記第２インダクタの他方は、前記基板に設けられている、
請求項４に記載の方向性結合器。
【請求項9】
外部からの検波信号を出力するための第３出力端子と、
前記第３出力端子を含む第３信号経路上に設けられている第３インダクタと、を更に備え、
前記半導体チップは、前記第３インダクタを更に含む、
請求項８に記載の方向性結合器。
前記第３出力端子を含む第３信号経路上に設けられている第３インダクタと、を更に備え、
前記半導体チップは、前記第３インダクタを更に含む、
請求項８に記載の方向性結合器。
【請求項10】
前記第１インダクタ及び前記第２インダクタの一方は、前記半導体チップに含まれており、
前記第１インダクタ及び前記第２インダクタの他方は、前記基板に設けられている、
請求項５に記載の方向性結合器。
前記第１インダクタ及び前記第２インダクタの他方は、前記基板に設けられている、
請求項５に記載の方向性結合器。
【請求項11】
前記第１出力端子に接続される第１共通端子、前記第２出力端子に接続される第２共通端子、前記第１副線路に接続されている第１選択端子、及び前記第２副線路に接続されている第２選択端子を有するスイッチを更に備え、
前記スイッチは、前記第１共通端子と前記第１選択端子とが接続され、かつ前記第２共通端子と前記第２選択端子とが接続されるモードを有する、
請求項１に記載の方向性結合器。
前記スイッチは、前記第１共通端子と前記第１選択端子とが接続され、かつ前記第２共通端子と前記第２選択端子とが接続されるモードを有する、
請求項１に記載の方向性結合器。
【請求項12】
前記第１出力端子に接続される第１共通端子、前記外部出力端子に接続される第２共通端子、前記副線路に接続されている第１選択端子、前記検波信号が入力される外部入力端子に接続されている第２選択端子を有するスイッチを更に備え、
前記スイッチは、前記第１共通端子と前記第１選択端子とが接続され、かつ前記第２共通端子と前記第２選択端子とが接続されるモードを有する、
請求項２に記載の方向性結合器。
前記スイッチは、前記第１共通端子と前記第１選択端子とが接続され、かつ前記第２共通端子と前記第２選択端子とが接続されるモードを有する、
請求項２に記載の方向性結合器。
【請求項13】
前記第１出力端子及び前記第２出力端子に接続されており、前記第１検波信号及び前記第２検波信号の少なくとも一方を減衰させる減衰器を更に備え、
前記第１インダクタ及び前記第２インダクタは、前記減衰器における入力側の信号経路に設けられている、
請求項１又は２に記載の方向性結合器。
前記第１インダクタ及び前記第２インダクタは、前記減衰器における入力側の信号経路に設けられている、
請求項１又は２に記載の方向性結合器。
【請求項14】
請求項１又は２に記載の方向性結合器と、
前記方向性結合器に接続されており、所定の周波数帯域の高周波信号を通過させるフィルタと、を備える、
高周波モジュール。
前記方向性結合器に接続されており、所定の周波数帯域の高周波信号を通過させるフィルタと、を備える、
高周波モジュール。
【請求項15】
請求項１４に記載の高周波モジュールと、
前記高周波モジュールに接続されている信号処理回路と、を備える、
通信装置。
前記高周波モジュールに接続されている信号処理回路と、を備える、
通信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に方向性結合器、高周波モジュール及び通信装置に関し、より詳細には、主線路及び副線路を備える方向性結合器、方向性結合器を備える高周波モジュール、及び高周波モジュールを備える通信装置に関する。
【背景技術】
【0002】
特許文献１には、主線路と、２つの副線路と、３つの結合端子と、を備える方向性結合器が記載されている。２つの副線路の各々は、検出信号の周波数に対応した線路長を有する。特許文献１に記載の方向性結合器では、３つの結合端子からいずれか１つの結合端子を選択し、当該結合端子から１つの検波信号を出力する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－２７４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の方向性結合器では、複数の検波信号を同時に出力することができなかった。
【0005】
本発明の目的は、複数の検波信号を同時に出力することが可能な方向性結合器、高周波モジュール及び通信装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様に係る方向性結合器は、第１主線路と、第２主線路と、第１副線路と、第２副線路と、第１出力端子と、第２出力端子と、第１インダクタと、第２インダクタと、を備える。前記第１副線路は、前記第１主線路と電磁気的に結合する。前記第２副線路は、前記第２主線路と電磁気的に結合する。前記第１出力端子は、前記第１副線路に接続されており、前記第１主線路を伝送する第１高周波信号に対応する第１検波信号を出力するための端子である。前記第２出力端子は、前記第２副線路に接続されており、前記第２主線路を伝送する第２高周波信号に対応する第２検波信号を出力するための端子である。。前記第１インダクタは、前記第１出力端子を含む第１信号経路上に設けられている。前記第２インダクタは、前記第２出力端子を含む第２信号経路上に設けられている。
【0007】
本開示の別の態様に係る方向性結合器は、主線路と、副線路と、第１出力端子と、第２出力端子と、第１インダクタと、第２インダクタと、を備える。前記副線路は、前記主線路と電磁気的に結合する。前記第１出力端子は、前記副線路に接続されており、前記主線路を伝送する高周波信号に対応する第１検波信号を出力するための端子である。前記第２出力端子は、外部からの第２検波信号を出力するための端子である。前記第１インダクタは、前記第１出力結合端子を含む第１信号経路上に設けられている。前記第２インダクタは、前記第２出力端子を含む第２信号経路上に設けられている。
【0008】
本発明の一態様に係る高周波モジュールは、前記方向性結合器と、フィルタと、を備える。前記フィルタは、前記方向性結合器に接続されており、所定の周波数帯域の高周波信号を通過させる。
【0009】
本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。
【発明の効果】
【0010】
本発明の一態様に係る方向性結合器、高周波モジュール及び通信装置によれば、複数の検波信号を同時に出力することが可能となる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
【0013】
（実施形態１）
実施形態１に係る方向性結合器１０は、図１に示すように、第１主線路１１と、第２主線路２１と、複数の第１副線路１２，１３と、複数の第２副線路２２，２３と、第１出力端子（図１の例では出力端子３１２）と、第２出力端子（図１の例では出力端子３１３）と、第１インダクタ（図１の例ではインダクタＬ２）と、第２インダクタ（図１の例ではインダクタＬ３）と、を備える。また、実施形態１に係る方向性結合器１０は、第３出力端子（図１の例では出力端子３１１）と、第３インダクタ（図１の例ではインダクタＬ１）と、を更に備える。
実施形態１に係る方向性結合器１０は、図１に示すように、第１主線路１１と、第２主線路２１と、複数の第１副線路１２，１３と、複数の第２副線路２２，２３と、第１出力端子（図１の例では出力端子３１２）と、第２出力端子（図１の例では出力端子３１３）と、第１インダクタ（図１の例ではインダクタＬ２）と、第２インダクタ（図１の例ではインダクタＬ３）と、を備える。また、実施形態１に係る方向性結合器１０は、第３出力端子（図１の例では出力端子３１１）と、第３インダクタ（図１の例ではインダクタＬ１）と、を更に備える。
【0014】
複数の第１副線路１２，１３の各々は、第１主線路１１と電磁気的に結合する。複数の第２副線路２２，２３の各々は、第２主線路２１と電磁気的に結合する。第１出力端子は、複数の第１副線路１２，１３に接続されており、第１主線路１１を伝送する第１高周波信号に対応する第１検波信号を出力することができる端子である。第２出力端子は、複数の第２副線路２２，２３に接続されており、第２主線路２１を伝送する第２高周波信号に対応する第２検波信号を出力することができる端子である。第１インダクタは、第１出力端子を含む第１信号経路（図１の例では信号経路Ｒ２）上に設けられている。第２インダクタは、第２出力端子を含む第２信号経路（図１の例では信号経路Ｒ３）上に設けられている。第３出力端子は、複数の外部入力端子３４１，３４２に接続されており、複数の外部入力端子３４１，３４２を介して外部（例えば、別の方向性結合器）から入力される検波信号を出力することができる端子である。第３インダクタは、第３出力端子を含む第３信号経路（図１の例では信号経路Ｒ１）上に設けられている。
【0015】
実施形態１に係る方向性結合器１０では、第１～第３出力端子を備えているため、第１検波信号と第２検波信号と外部からの検波信号とを同時に出力することが可能となる。すなわち、実施形態１に係る方向性結合器１０によれば、複数の検波信号を同時に出力することが可能となる。
【0016】
【0017】
高周波モジュール１００は、図２に示すように、例えばスマートフォンのような通信装置３００に用いられる。なお、通信装置３００は、例えば、スマートウォッチのようなウェアラブル端末であってもよい。高周波モジュール１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（登録商標、Third Generation Partnership Project） ＬＴＥ（登録商標、Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。高周波モジュール１００は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。一例として、高周波モジュール１００は、アップリンクで２つの周波数帯域を同時に用いる２アップリンクキャリアアグリゲーションに対応可能なモジュールである。
【0018】
通信装置３００は、複数の通信バンドの送信信号の送信、及び、複数の通信バンドの受信信号の受信を行う。複数の通信バンドの送信信号及び受信信号は、例えば、ＦＤＤ（Frequency Division Duplex）の信号である。なお、複数の通信バンドの送信信号及び受信信号は、ＦＤＤの信号に限定されず、ＴＤＤ（Time Division Duplex）の信号であってもよい。ＦＤＤは、無線通信における送信と受信とに異なる周波数帯域を割り当てて、送信及び受信を行う無線通信技術である。ＴＤＤは、無線通信における送信と受信とに同一の周波数帯域を割り当てて、送信と受信とを時間ごとに切り替えて行う無線通信技術である。
【0019】
高周波モジュール１００は、図２に示すように、方向性結合器１０と、第１送信フィルタ１０１と、第２送信フィルタ１０２と、第１受信フィルタ１０３と、第２受信フィルタ１０４と、を備える。また、高周波モジュール１００は、第１パワーアンプ１３３と、第２パワーアンプ１３４と、第１ローノイズアンプ１３５と、第２ローノイズアンプ１３６と、を更に備える。また、高周波モジュール１００は、複数の外部接続端子１５０を更に備える。また、高周波モジュール１００は、第１出力整合回路（図示せず）と、第２出力整合回路（図示せず）と、第１入力整合回路（図示せず）と、第２入力整合回路（図示せず）と、を更に備える。なお、方向性結合器１０については、「（１．３）方向性結合器の構成」の欄において詳しく説明する。
【0020】
（１．１．１）パワーアンプ
第１パワーアンプ１３３は、例えば、第１通信バンドの送信信号を増幅する増幅器である。第１パワーアンプ１３３は、第１送信フィルタ１０１と後述の第１信号入力端子１５３との間の信号経路に設けられている。第１パワーアンプ１３３は、第１入力端子（図示せず）及び第１出力端子（図示せず）を有する。第１パワーアンプ１３３の第１入力端子は、第１信号入力端子１５３を介して外部回路（例えば、信号処理回路２００）に接続されている。第１パワーアンプ１３３の第１出力端子は、第１送信フィルタ１０１に接続されている。第１パワーアンプ１３３は、例えば、コントローラ（図示せず）によって制御される。なお、第１パワーアンプ１３３は、直接又は間接的に、第１送信フィルタ１０１に接続されていればよい。実施形態１では、第１パワーアンプ１３３は、第１出力整合回路（図示せず）を介して間接的に、第１送信フィルタ１０１に接続されている。
第１パワーアンプ１３３は、例えば、第１通信バンドの送信信号を増幅する増幅器である。第１パワーアンプ１３３は、第１送信フィルタ１０１と後述の第１信号入力端子１５３との間の信号経路に設けられている。第１パワーアンプ１３３は、第１入力端子（図示せず）及び第１出力端子（図示せず）を有する。第１パワーアンプ１３３の第１入力端子は、第１信号入力端子１５３を介して外部回路（例えば、信号処理回路２００）に接続されている。第１パワーアンプ１３３の第１出力端子は、第１送信フィルタ１０１に接続されている。第１パワーアンプ１３３は、例えば、コントローラ（図示せず）によって制御される。なお、第１パワーアンプ１３３は、直接又は間接的に、第１送信フィルタ１０１に接続されていればよい。実施形態１では、第１パワーアンプ１３３は、第１出力整合回路（図示せず）を介して間接的に、第１送信フィルタ１０１に接続されている。
【0021】
第２パワーアンプ１３４は、例えば、第１通信バンドとは異なる第２通信バンドの送信信号を増幅する増幅器である。第２通信バンドは、例えば、第１通信バンドよりも周波数の低い通信バンドである。第２パワーアンプ１３４は、第２送信フィルタ１０２と後述の第２信号入力端子１５４との間の信号経路に設けられている。第２パワーアンプ１３４は、第２入力端子（図示せず）及び第２出力端子（図示せず）を有する。第２パワーアンプ１３４の第２入力端子は、第２信号入力端子１５４を介して外部回路（例えば、信号処理回路２００）に接続されている。第２パワーアンプ１３４の第２出力端子は、第２送信フィルタ１０２に接続されている。第２パワーアンプ１３４は、例えば、コントローラによって制御される。なお、第２パワーアンプ１３４は、直接又は間接的に、第２送信フィルタ１０２に接続されていればよい。実施形態１では、第２パワーアンプ１３４は、第２出力整合回路（図示せず）を介して間接的に、第２送信フィルタ１０２に接続されている。
【0022】
（１．１．２）フィルタ
第１送信フィルタ１０１は、例えば、第１通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第１送信フィルタ１０１は、第１パワーアンプ１３３の第１出力端子と後述の方向性結合器１０の入出力端子３２１との間の信号経路に設けられている。第２送信フィルタ１０２は、例えば、第２通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第２送信フィルタ１０２は、第２パワーアンプ１３４の第２出力端子と後述の方向性結合器１０の入出力端子３２２との間の信号経路に設けられている。
第１送信フィルタ１０１は、例えば、第１通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第１送信フィルタ１０１は、第１パワーアンプ１３３の第１出力端子と後述の方向性結合器１０の入出力端子３２１との間の信号経路に設けられている。第２送信フィルタ１０２は、例えば、第２通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第２送信フィルタ１０２は、第２パワーアンプ１３４の第２出力端子と後述の方向性結合器１０の入出力端子３２２との間の信号経路に設けられている。
【0023】
第１受信フィルタ１０３は、例えば、第１通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。第１受信フィルタ１０３は、後述の第１ローノイズアンプ１３５と入出力端子３２１との間の信号経路に設けられている。第２受信フィルタ１０４は、例えば、第２通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。第２受信フィルタ１０４は、後述の第２ローノイズアンプ１３６と入出力端子３２２との間の信号経路に設けられている。
【0024】
すなわち、実施形態１に係る高周波モジュール１００は、方向性結合器１０に接続されており、所定の周波数帯域（第１通信バンド、第２通信バンド）の高周波信号を通過させるフィルタ（第１送信フィルタ１０１、第２送信フィルタ１０２、第１受信フィルタ１０３、第２受信フィルタ１０４）を備える。
【0025】
（１．１．３）出力整合回路
第１出力整合回路（図示せず）は、第１パワーアンプ１３３の第１出力端子と第１送信フィルタ１０１との間の信号経路に設けられている。第１出力整合回路は、第１パワーアンプ１３３と第１送信フィルタ１０１とのインピーダンス整合をとるための回路である。第１出力整合回路は、例えば、１つのインダクタを含む構成である。第１出力整合回路のインダクタは、第１パワーアンプ１３３の出力側に設けられている。なお、第１出力整合回路は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
第１出力整合回路（図示せず）は、第１パワーアンプ１３３の第１出力端子と第１送信フィルタ１０１との間の信号経路に設けられている。第１出力整合回路は、第１パワーアンプ１３３と第１送信フィルタ１０１とのインピーダンス整合をとるための回路である。第１出力整合回路は、例えば、１つのインダクタを含む構成である。第１出力整合回路のインダクタは、第１パワーアンプ１３３の出力側に設けられている。なお、第１出力整合回路は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
【0026】
第２出力整合回路（図示せず）は、第２パワーアンプ１３４の第２出力端子と第２送信フィルタ１０２との間の信号経路に設けられている。第２出力整合回路は、第２パワーアンプ１３４と第２送信フィルタ１０２とのインピーダンス整合をとるための回路である。第２出力整合回路は、例えば、１つのインダクタを含む構成である。第２出力整合回路のインダクタは、第２パワーアンプ１３４の出力側に設けられている。なお、第２出力整合回路は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
【0027】
（１．１．４）ローノイズアンプ
第１ローノイズアンプ１３５は、例えば、第１通信バンドの受信信号を低雑音で増幅する増幅器である。第１ローノイズアンプ１３５は、第１受信フィルタ１０３と後述の第１信号出力端子１５５との間の信号経路に設けられている。第１ローノイズアンプ１３５は、第１入力端子（図示せず）及び第１出力端子（図示せず）を有する。第１ローノイズアンプ１３５の第１入力端子は、第１入力整合回路（図示せず）に接続されている。第１ローノイズアンプ１３５の第１出力端子は、第１信号出力端子１５５を介して外部回路（例えば、信号処理回路２００）に接続されている。
第１ローノイズアンプ１３５は、例えば、第１通信バンドの受信信号を低雑音で増幅する増幅器である。第１ローノイズアンプ１３５は、第１受信フィルタ１０３と後述の第１信号出力端子１５５との間の信号経路に設けられている。第１ローノイズアンプ１３５は、第１入力端子（図示せず）及び第１出力端子（図示せず）を有する。第１ローノイズアンプ１３５の第１入力端子は、第１入力整合回路（図示せず）に接続されている。第１ローノイズアンプ１３５の第１出力端子は、第１信号出力端子１５５を介して外部回路（例えば、信号処理回路２００）に接続されている。
【0028】
第２ローノイズアンプ１３６は、例えば、第２通信バンドの受信信号を低雑音で増幅する増幅器である。第２ローノイズアンプ１３６は、第２受信フィルタ１０４と後述の第２信号出力端子１５６との間の信号経路に設けられている。第２ローノイズアンプ１３６は、第２入力端子（図示せず）及び第２出力端子（図示せず）を有する。第２ローノイズアンプ１３６の第２入力端子は、第２入力整合回路（図示せず）に接続されている。第２ローノイズアンプ１３６の第２出力端子は、第２信号出力端子１５６を介して外部回路（例えば、信号処理回路２００）に接続されている。
【0029】
（１．１．５）入力整合回路
第１入力整合回路（図示せず）は、第１ローノイズアンプ１３５と第１受信フィルタ１０３との間の信号経路に設けられている。第１入力整合回路は、第１ローノイズアンプ１３５と第１受信フィルタ１０３とのインピーダンス整合をとるための回路である。第１入力整合回路は、例えば、１つのインダクタを含む構成である。第１入力整合回路のインダクタは、第１ローノイズアンプ１３５の入力側に設けられている。なお、第１入力整合回路は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
第１入力整合回路（図示せず）は、第１ローノイズアンプ１３５と第１受信フィルタ１０３との間の信号経路に設けられている。第１入力整合回路は、第１ローノイズアンプ１３５と第１受信フィルタ１０３とのインピーダンス整合をとるための回路である。第１入力整合回路は、例えば、１つのインダクタを含む構成である。第１入力整合回路のインダクタは、第１ローノイズアンプ１３５の入力側に設けられている。なお、第１入力整合回路は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
【0030】
第２入力整合回路（図示せず）は、第２ローノイズアンプ１３６と第２受信フィルタ１０４との間の信号経路に設けられている。第２入力整合回路は、第２ローノイズアンプ１３６と第２受信フィルタ１０４とのインピーダンス整合をとるための回路である。第２入力整合回路は、例えば、１つのインダクタを含む構成である。第２入力整合回路のインダクタは、第２ローノイズアンプ１３６の入力側に設けられている。なお、第２入力整合回路は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
【0031】
（１．１．６）外部接続端子
複数の外部接続端子１５０は、第１アンテナ端子１５１と、第２アンテナ端子１５２と、第１信号入力端子１５３と、第２信号入力端子１５４と、第１信号出力端子１５５と、第２信号出力端子１５６と、複数のグランド端子（図示せず）と、を含む。複数のグランド端子は、通信装置３００の備える後述の回路基板（図示せず）のグランド電極と電気的に接続されてグランド電位が与えられる端子である。
複数の外部接続端子１５０は、第１アンテナ端子１５１と、第２アンテナ端子１５２と、第１信号入力端子１５３と、第２信号入力端子１５４と、第１信号出力端子１５５と、第２信号出力端子１５６と、複数のグランド端子（図示せず）と、を含む。複数のグランド端子は、通信装置３００の備える後述の回路基板（図示せず）のグランド電極と電気的に接続されてグランド電位が与えられる端子である。
【0032】
第１アンテナ端子１５１は、第１アンテナ３０１に接続されている。高周波モジュール１００内において、第１アンテナ端子１５１は、後述の方向性結合器１０の入出力端子３３１に接続されている。また、第１アンテナ端子１５１は、方向性結合器１０の第１主線路１１を介して、第１送信フィルタ１０１及び第１受信フィルタ１０３に接続されている。
【0033】
第２アンテナ端子１５２は、第２アンテナ３０２に接続されている。高周波モジュール１００内において、第２アンテナ端子１５２は、後述の方向性結合器１０の入出力端子３３２に接続されている。また、第２アンテナ端子１５２は、方向性結合器１０の第２主線路２１を介して、第２送信フィルタ１０２及び第２受信フィルタ１０４に接続されている。
【0034】
第１信号入力端子１５３及び第２信号入力端子１５４の各々は、外部回路（例えば、信号処理回路２００）からの送信信号を高周波モジュール１００に入力するための端子である。高周波モジュール１００内において、第１信号入力端子１５３は、第１パワーアンプ１３３に接続されている。また、高周波モジュール１００内において、第２信号入力端子１５４は、第２パワーアンプ１３４に接続されている。
【0035】
第１信号出力端子１５５は、第１ローノイズアンプ１３５からの受信信号を外部回路（例えば、信号処理回路２００）へ出力するための端子である。高周波モジュール１００内において、第１信号出力端子１５５は、第１ローノイズアンプ１３５に接続されている。第２信号出力端子１５６は、第２ローノイズアンプ１３６からの受信信号を外部回路（例えば、信号処理回路２００）へ出力するための端子である。高周波モジュール１００内において、第２信号出力端子１５６は、第２ローノイズアンプ１３６に接続されている。
【0036】
複数のグランド端子（図示せず）は、通信装置３００が備える回路基板（図示せず）のグランド電極と電気的に接続されてグランド電位が与えられる端子である。高周波モジュール１００内において、複数のグランド端子は、実装基板（図示せず）のグランド層（図示せず）に接続されている。グランド層は、高周波モジュール１００の回路グランドである。
【0037】
（１．２）通信装置の構成
次に、実施形態１に係る通信装置３００の構成について、図２を参照して説明する。
次に、実施形態１に係る通信装置３００の構成について、図２を参照して説明する。
【0038】
通信装置３００は、図２に示すように、上述の高周波モジュール１００と、第１アンテナ３０１と、第２アンテナ３０２と、信号処理回路２００と、を備える。また、通信装置３００は、高周波モジュール１００が実装される回路基板（図示せず）を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有している。
【0039】
（１．２．１）アンテナ
第１アンテナ３０１は、高周波モジュール１００の第１アンテナ端子１５１に接続されている。第２アンテナ３０２は、高周波モジュール１００の第２アンテナ端子１５２に接続されている。第１アンテナ３０１及び第２アンテナ３０２は、高周波モジュール１００から出力された送信信号を電波にて放射する送信機能と、受信信号を電波として外部から受信して高周波モジュール１００へ出力する受信機能と、を有する。
第１アンテナ３０１は、高周波モジュール１００の第１アンテナ端子１５１に接続されている。第２アンテナ３０２は、高周波モジュール１００の第２アンテナ端子１５２に接続されている。第１アンテナ３０１及び第２アンテナ３０２は、高周波モジュール１００から出力された送信信号を電波にて放射する送信機能と、受信信号を電波として外部から受信して高周波モジュール１００へ出力する受信機能と、を有する。
【0040】
（１．２．２）信号処理回路
信号処理回路２００は、高周波モジュール１００に接続されている。信号処理回路２００は、高周波モジュール１００を通る信号を処理する。より詳細には、信号処理回路２００は、送信信号及び受信信号を処理する。信号処理回路２００は、ＲＦ信号処理回路２０１と、ベースバンド信号処理回路２０２と、を含む。
信号処理回路２００は、高周波モジュール１００に接続されている。信号処理回路２００は、高周波モジュール１００を通る信号を処理する。より詳細には、信号処理回路２００は、送信信号及び受信信号を処理する。信号処理回路２００は、ＲＦ信号処理回路２０１と、ベースバンド信号処理回路２０２と、を含む。
【0041】
ＲＦ信号処理回路２０１は、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）である。ＲＦ信号処理回路２０１は、高周波信号に対する信号処理を行う。
【0042】
ＲＦ信号処理回路２０１は、ベースバンド信号処理回路２０２から出力された信号に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を高周波モジュール１００に出力する。また、ＲＦ信号処理回路２０１は、高周波モジュール１００から出力された高周波信号に対してダウンコンバート等の信号処理を行い、信号処理が行われた信号をベースバンド信号処理回路２０２に出力する。
【0043】
ベースバンド信号処理回路２０２は、例えば、ＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路２０２は、信号処理回路２００の外部からの送信信号に対する所定の信号処理を行う。ベースバンド信号処理回路２０２で処理された受信信号は、例えば、画像信号として画像表示のための画像信号として使用され、又は、通話のための音声信号として使用される。
【0044】
また、ＲＦ信号処理回路２０１は、高周波信号（送信信号、受信信号）の送受に基づいて、後述の方向性結合器１０の切替スイッチ５，６及び短絡スイッチ８１～８３の各々の接続を制御する制御部としての機能も有する。具体的には、ＲＦ信号処理回路２０１は、制御信号（図示せず）によって、方向性結合器１０の切替スイッチ５，６及び短絡スイッチ８１～８３の各々の接続を切り替える。なお、制御部は、ＲＦ信号処理回路２０１の外部に設けられていてもよく、例えば、高周波モジュール１００又はベースバンド信号処理回路２０２に設けられていてもよい。
【0045】
（１．３）方向性結合器の構成
次に、実施形態１に係る方向性結合器１０の構成について、図１を参照して説明する。
次に、実施形態１に係る方向性結合器１０の構成について、図１を参照して説明する。
【0046】
方向性結合器１０は、図１に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０は、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０は、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０は、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ（RF Frond-End）９と、を更に備える。
【0047】
（１．３．１）主線路
第１主線路１１は、第１主線路１１の長手方向の両端である第１端１１１及び第２端１１２を有する。第１主線路１１の第１端１１１は、後述の入出力端子３２１に接続されている。また、第１主線路１１の第１端１１１は、入出力端子３２１を介して第１送信フィルタ１０１及び第１受信フィルタ１０３（図２参照）に接続されている。第１主線路１１の第２端１１２は、後述の入出力端子３３１に接続されている。また、第１主線路１１の第２端１１２は、入出力端子３３１を介して第１アンテナ端子１５１（図２参照）に接続されている。
第１主線路１１は、第１主線路１１の長手方向の両端である第１端１１１及び第２端１１２を有する。第１主線路１１の第１端１１１は、後述の入出力端子３２１に接続されている。また、第１主線路１１の第１端１１１は、入出力端子３２１を介して第１送信フィルタ１０１及び第１受信フィルタ１０３（図２参照）に接続されている。第１主線路１１の第２端１１２は、後述の入出力端子３３１に接続されている。また、第１主線路１１の第２端１１２は、入出力端子３３１を介して第１アンテナ端子１５１（図２参照）に接続されている。
【0048】
第２主線路２１は、第１主線路１１とは異なる主線路である。より詳細には、第２主線路２１は、第２主線路２１を通過する高周波信号の周波数帯域が第１主線路１１とは異なる主線路である。具体的には、第１主線路１１を通過する高周波信号の周波数帯域は第１通信バンドであり、第２主線路２１を通過する高周波信号の周波数帯域は第２通信バンドである。第２主線路２１は、第２主線路２１の長手方向の両端である第１端２１１及び第２端２１２を有する。第２主線路２１の第１端２１１は、後述の入出力端子３２２に接続されている。また、第２主線路２１の第１端２１１は、入出力端子３２２を介して第２送信フィルタ１０２及び第２受信フィルタ１０４（図２参照）に接続されている。第２主線路２１の第２端２１２は、後述の入出力端子３３２に接続されている。また、第２主線路２１の第２端２１２は、入出力端子３３２を介して第２アンテナ端子１５２（図２参照）に接続されている。
【0049】
（１．３．２）副線路
第１副線路１２は、第１副線路１２の長手方向の両端である第１端１２１及び第２端１２２を有する。第１副線路１２の第１端１２１は、終端回路１４に接続されている。第１副線路１２の第２端１２２は、図示を省略しているが、後述の切替スイッチ６の選択端子６１に接続されている。第１副線路１２は、第１主線路１１と電磁気的に結合する。第１副線路１２は、例えば、第１通信バンドの周波数に対応する線路長を有し、第１主線路１１を通過する第１通信バンドの送信信号に対応する検波信号を取得する。
第１副線路１２は、第１副線路１２の長手方向の両端である第１端１２１及び第２端１２２を有する。第１副線路１２の第１端１２１は、終端回路１４に接続されている。第１副線路１２の第２端１２２は、図示を省略しているが、後述の切替スイッチ６の選択端子６１に接続されている。第１副線路１２は、第１主線路１１と電磁気的に結合する。第１副線路１２は、例えば、第１通信バンドの周波数に対応する線路長を有し、第１主線路１１を通過する第１通信バンドの送信信号に対応する検波信号を取得する。
【0050】
第１副線路１３は、第１副線路１３の長手方向の両端である第１端１３１及び第２端１３２を有する。第１副線路１３の第１端１３１は、図示を省略しているが、切替スイッチ６の選択端子６２に接続されている。第１副線路１３の第２端１３２は、終端回路１５に接続されている。第１副線路１３は、第１主線路１１と電磁気的に結合する。第１副線路１３は、第１通信バンドの周波数とは異なる周波数に対応する線路長を有する。より詳細には、第１副線路１３の線路長は、第１副線路１２の線路長と異なる長さである。第１副線路１３は、例えば、第１主線路１１を通過する第１通信バンドとは異なる周波数の送信信号に対応する検波信号を取得する。
【0051】
第２副線路２２は、第２副線路２２の長手方向の両端である第１端２２１及び第２端２２２を有する。第２副線路２２の第１端２２１は、終端回路１６に接続されている。第２副線路２２の第２端２２２は、図示を省略しているが、切替スイッチ６の選択端子６３に接続されている。第２副線路２２は、第２主線路２１と電磁気的に結合する。第２副線路２２は、例えば、第２通信バンドの周波数に対応する線路長を有し、第２主線路２１を通過する第２通信バンドの送信信号に対応する検波信号を取得する。
【0052】
第２副線路２３は、第２副線路２３の長手方向の両端である第１端２３１及び第２端２３２を有する。第２副線路２３の第１端２３１は、図示を省略しているが、切替スイッチ６の選択端子６４に接続されている。第２副線路２３の第２端２３２は、終端回路１７に接続されている。第２副線路２３は、第２主線路２１と電磁気的に結合する。第２副線路２３は、第２通信バンドの周波数とは異なる周波数に対応する線路長を有する。より詳細には、第２副線路２３の線路長は、第２副線路２２の線路長と異なる長さである。第２副線路２３は、例えば、第２主線路２１を通過する第２通信バンドとは異なる周波数の送信信号に対応する検波信号を取得する。
【0053】
実施形態１では、第１主線路１１を伝送する高周波信号（送信信号）が第１高周波信号であり、第１副線路１２，１３のうちの一方が取得する検波信号が第１検波信号である。また、実施形態１では、第２主線路２１を伝送する高周波信号（送信信号）が第２高周波信号であり、第２副線路２２，２３のうちの一方が取得する検波信号が第２検波信号である。
【0054】
（１．３．３）終端回路
終端回路１４は、上述の第１副線路１２を終端するための回路である。終端回路１４は、第１副線路１２の第１端１２１とグランドとの間に接続されている。終端回路１５は、上述の第１副線路１３を終端するための回路である。終端回路１５は、第１副線路１３の第２端１３２とグランドとの間に接続されている。終端回路１６は、上述の第２副線路２２を終端するための回路である。終端回路１６は、第２副線路２２の第１端２２１とグランドとの間に接続されている。終端回路１７は、上述の第２副線路２３を終端するための回路である。終端回路１７は、第２副線路２３の第２端２３２とグランドとの間に接続されている。
終端回路１４は、上述の第１副線路１２を終端するための回路である。終端回路１４は、第１副線路１２の第１端１２１とグランドとの間に接続されている。終端回路１５は、上述の第１副線路１３を終端するための回路である。終端回路１５は、第１副線路１３の第２端１３２とグランドとの間に接続されている。終端回路１６は、上述の第２副線路２２を終端するための回路である。終端回路１６は、第２副線路２２の第１端２２１とグランドとの間に接続されている。終端回路１７は、上述の第２副線路２３を終端するための回路である。終端回路１７は、第２副線路２３の第２端２３２とグランドとの間に接続されている。
【0055】
終端回路１４～１７の各々は、例えば、可変抵抗器（図示せず）と、可変キャパシタ（図示せず）と、スイッチ（図示せず）と、を有する。スイッチは、可変抵抗器とグランドとの間に接続されている。可変キャパシタは、可変抵抗器に対して並列に接続されている。終端回路１４～１７の各々のスイッチがオン又はオフにされることによって、各副線路が終端される状態と、各副線路が終端されない状態と、が切り替えられる。
【0056】
（１．３．４）インダクタ
インダクタＬ１は、後述の出力端子３１１と切替スイッチ５の第１端子５１とを結ぶ信号経路Ｒ１上に設けられている。より詳細には、インダクタＬ１は、信号経路Ｒ１のうち、出力端子３１１と減衰器４１との間の信号経路に設けられている。インダクタＬ１の第１端は出力端子３１１に接続され、インダクタＬ１の第２端は減衰器４１に接続されている。
インダクタＬ１は、後述の出力端子３１１と切替スイッチ５の第１端子５１とを結ぶ信号経路Ｒ１上に設けられている。より詳細には、インダクタＬ１は、信号経路Ｒ１のうち、出力端子３１１と減衰器４１との間の信号経路に設けられている。インダクタＬ１の第１端は出力端子３１１に接続され、インダクタＬ１の第２端は減衰器４１に接続されている。
【0057】
インダクタＬ２は、後述の出力端子３１２と切替スイッチ５の第２端子５２とを結ぶ信号経路Ｒ２上に設けられている。より詳細には、インダクタＬ２は、信号経路Ｒ２のうち、出力端子３１２と減衰器４２との間の信号経路に設けられている。インダクタＬ２の第１端は出力端子３１２に接続され、インダクタＬ２の第２端は減衰器４２に接続されている。
【0058】
インダクタＬ３は、後述の出力端子３１３と切替スイッチ５の第３端子５３とを結ぶ信号経路Ｒ３上に設けられている。より詳細には、インダクタＬ３は、信号経路Ｒ３のうち、出力端子３１３と減衰器４３との間の信号経路に設けられている。インダクタＬ３の第１端は出力端子３１３に接続され、インダクタＬ３の第２端は減衰器４３に接続されている。
【0059】
（１．３．５）減衰器
減衰器４１は、信号経路Ｒ１のうちインダクタＬ１と切替スイッチ５の第１端子５１との間の信号経路に設けられている。減衰器４１は、信号経路Ｒ１を通過する検波信号を所定の信号レベルに減衰させる。
減衰器４１は、信号経路Ｒ１のうちインダクタＬ１と切替スイッチ５の第１端子５１との間の信号経路に設けられている。減衰器４１は、信号経路Ｒ１を通過する検波信号を所定の信号レベルに減衰させる。
【0060】
減衰器４２は、信号経路Ｒ２のうちインダクタＬ２と切替スイッチ５の第２端子５２との間の信号経路に設けられている。減衰器４２は、信号経路Ｒ２を通過する検波信号を所定の信号レベルに減衰させる。
【0061】
減衰器４３は、信号経路Ｒ３のうちインダクタＬ３と切替スイッチ５の第３端子５３との間の信号経路に設けられている。減衰器４３は、信号経路Ｒ３を通過する検波信号を所定の信号レベルに減衰させる。
【0062】
（１．３．６）切替スイッチ
切替スイッチ５は、複数の第１接続端子３１の接続先を切り替えるためのスイッチである。切替スイッチ５は、第１～第６端子５１～５６を有する。第１端子５１は、インダクタＬ１及び減衰器４１を介して、後述の出力端子３１１に接続されている。第２端子５２は、インダクタＬ２及び減衰器４２を介して、後述の出力端子３１２に接続されている。第３端子５３は、インダクタＬ３及び減衰器４３を介して、後述の出力端子３１３に接続されている。第４端子５４は、フィルタ７１と短絡スイッチ８１との第１並列回路に接続されている。第５端子５５は、フィルタ７２と短絡スイッチ８２との第２並列回路に接続されている。第６端子５６は、フィルタ７３と短絡スイッチ８３との第３並列回路に接続されている。
切替スイッチ５は、複数の第１接続端子３１の接続先を切り替えるためのスイッチである。切替スイッチ５は、第１～第６端子５１～５６を有する。第１端子５１は、インダクタＬ１及び減衰器４１を介して、後述の出力端子３１１に接続されている。第２端子５２は、インダクタＬ２及び減衰器４２を介して、後述の出力端子３１２に接続されている。第３端子５３は、インダクタＬ３及び減衰器４３を介して、後述の出力端子３１３に接続されている。第４端子５４は、フィルタ７１と短絡スイッチ８１との第１並列回路に接続されている。第５端子５５は、フィルタ７２と短絡スイッチ８２との第２並列回路に接続されている。第６端子５６は、フィルタ７３と短絡スイッチ８３との第３並列回路に接続されている。
【0063】
切替スイッチ５では、第１端子５１は、第４端子５４、第５端子５５又は第６端子５６に接続可能である。また、切替スイッチ５では、第２端子５２は、第４端子５４、第５端子５５又は第６端子５６に接続可能である。また、切替スイッチ５では、第３端子５３は、第４端子５４、第５端子５５又は第６端子５６に接続可能である。
【0064】
図１の例では、第１端子５１は第６端子５６に接続されており、第２端子５２は第４端子５４に接続されており、第３端子５３は第５端子５５に接続されている。この場合、インダクタＬ２が第１インダクタであり、出力端子３１２が第１出力端子であり、信号経路Ｒ２が第１信号経路である。また、この場合、インダクタＬ３が第２インダクタであり、出力端子３１３が第２出力端子であり、信号経路Ｒ３が第２信号経路である。また、この場合、インダクタＬ１が第３インダクタであり、出力端子３１１が第３出力端子であり、信号経路Ｒ１が第３信号経路である。
【0065】
また、例えば、第１端子５１が第４端子５４に接続され、第２端子５２が第５端子５５に接続され、第３端子５３が第６端子５６に接続されている場合、インダクタＬ１が第１インダクタであり、出力端子３１１が第１出力端子であり、信号経路Ｒ１が第１信号経路である。また、この場合、インダクタＬ２が第２インダクタであり、出力端子３１２が第２出力端子であり、信号経路Ｒ２が第２信号経路である。また、この場合、インダクタＬ３が第３インダクタであり、出力端子３１３が第３出力端子であり、信号経路Ｒ３が第３信号経路である。
【0066】
切替スイッチ６は、第１並列回路の接続先を第１副線路１２又は第１副線路１３に切り替えることができるスイッチである。また、切替スイッチ６は、第２並列回路の接続先を第２副線路２２又は第２副線路２３に切り替えることができるスイッチである。また、切替スイッチ６は、第３並列回路の接続先を外部入力端子３４１又は外部入力端子３４２に切り替えることができるスイッチである。切替スイッチ６は、複数の共通端子６０１～６０３と、複数の選択端子６１～６６と、を有する。
【0067】
共通端子６０１は、フィルタ７１と短絡スイッチ８１との第１並列回路に接続されている。また、共通端子６０１は、第１並列回路を介して切替スイッチ５の第４端子５４に接続されている。共通端子６０２は、フィルタ７２と短絡スイッチ８２との第２並列回路に接続されている。また、共通端子６０２は、第２並列回路を介して切替スイッチ５の第５端子５５に接続されている。共通端子６０３は、フィルタ７３と短絡スイッチ８３との第３並列回路に接続されている。また、共通端子６０３は、第３並列回路を介して切替スイッチ５の第６端子５６に接続されている。
【0068】
選択端子６５は、後述の外部入力端子３４１に接続されている。選択端子６６は、後述の外部入力端子３４２に接続されている。
【0069】
切替スイッチ６では、共通端子６０１は、選択端子６１又は選択端子６２に接続可能である。すなわち、切替スイッチ６では、第１並列回路の接続先として、第１副線路１２又は第１副線路１３に切り替えられる。また、切替スイッチ６では、共通端子６０２は、選択端子６３又は選択端子６４に接続可能である。すなわち、切替スイッチ６では、第２並列回路の接続先として、第２副線路２２又は第２副線路２３に切り替えられる。また、切替スイッチ６では、共通端子６０３は、選択端子６５又は選択端子６６に接続可能である。すなわち、切替スイッチ６では、第３並列回路の接続先として、外部入力端子３４１又は外部入力端子３４２に切り替えられる。なお、共通端子６０１～６０３は、選択端子６１～６６のいずれかに接続可能にしても構わない。
【0070】
上述の切替スイッチ５，６は、例えば、後述のＲＦＦＥ９によって制御される。より詳細には、切替スイッチ５，６は、ＲＦＦＥ９からの制御信号（図示せず）に従って接続状態が切り替えられる。また、切替スイッチ６は、共通端子６０１と選択端子６１，６２とが接続され、共通端子６０２と選択端子６３，６４とが接続されるモードを有する。実施形態１では、共通端子６０１が第１共通端子であり、選択端子６１，６２が第１選択端子である。また、実施形態１では、共通端子６０２が第２共通端子であり、選択端子６３，６４が第２選択端子である。
【0071】
（１．３．７）フィルタ
フィルタ７１は、例えば、ローパスフィルタである。フィルタ７２，７３の各々は、例えば、バンドパスフィルタである。フィルタ７１は、切替スイッチ５の第４端子５４と切替スイッチ６の共通端子６０１との間の信号経路に設けられている。フィルタ７２は、切替スイッチ５の第５端子５５と切替スイッチ６の共通端子６０２との間の信号経路に設けられている。フィルタ７３は、切替スイッチ５の第６端子５６と切替スイッチ６の共通端子６０３との間の信号経路に設けられている。フィルタ７１～７３は、切替スイッチ６の共通端子６０１～６０３からの検波信号に含まれる不要な周波数成分の信号を減衰させる機能を有している。
フィルタ７１は、例えば、ローパスフィルタである。フィルタ７２，７３の各々は、例えば、バンドパスフィルタである。フィルタ７１は、切替スイッチ５の第４端子５４と切替スイッチ６の共通端子６０１との間の信号経路に設けられている。フィルタ７２は、切替スイッチ５の第５端子５５と切替スイッチ６の共通端子６０２との間の信号経路に設けられている。フィルタ７３は、切替スイッチ５の第６端子５６と切替スイッチ６の共通端子６０３との間の信号経路に設けられている。フィルタ７１～７３は、切替スイッチ６の共通端子６０１～６０３からの検波信号に含まれる不要な周波数成分の信号を減衰させる機能を有している。
【0072】
（１．３．８）短絡スイッチ
短絡スイッチ８１は、フィルタ７１の両端を短絡させるためのスイッチである。短絡スイッチ８１は、フィルタ７１に対して並列に接続されている。すなわち、短絡スイッチ８１は、フィルタ７１と共に第１並列回路を構成している。切替スイッチ６を介して入力される第１検波信号は、短絡スイッチ８１がオフ状態でフィルタ７１を通過し、オン状態で短絡スイッチ８１を通過する。短絡スイッチ８１は、例えば、ＲＦＦＥ９によって制御される。
短絡スイッチ８１は、フィルタ７１の両端を短絡させるためのスイッチである。短絡スイッチ８１は、フィルタ７１に対して並列に接続されている。すなわち、短絡スイッチ８１は、フィルタ７１と共に第１並列回路を構成している。切替スイッチ６を介して入力される第１検波信号は、短絡スイッチ８１がオフ状態でフィルタ７１を通過し、オン状態で短絡スイッチ８１を通過する。短絡スイッチ８１は、例えば、ＲＦＦＥ９によって制御される。
【0073】
短絡スイッチ８２は、フィルタ７２の両端を短絡させるためのスイッチである。短絡スイッチ８２は、フィルタ７２に対して並列に接続されている。すなわち、短絡スイッチ８２は、フィルタ７２と共に第２並列回路を構成している。切替スイッチ６を介して入力される第２検波信号は、短絡スイッチ８２がオフ状態でフィルタ７２を通過し、オン状態で短絡スイッチ８２を通過する。短絡スイッチ８２は、例えば、ＲＦＦＥ９によって制御される。
【0074】
短絡スイッチ８３は、フィルタ７３の両端を短絡させるためのスイッチである。短絡スイッチ８３は、フィルタ７３に対して並列に接続されている。すなわち、短絡スイッチ８３は、フィルタ７３と共に第３並列回路を構成している。切替スイッチ６を介して入力される第３検波信号（外部からの検波信号）は、短絡スイッチ８３がオフ状態でフィルタ７３を通過し、オン状態で短絡スイッチ８３を通過する。短絡スイッチ８３は、例えば、ＲＦＦＥ９によって制御される。短絡スイッチ８１～８３は、切替スイッチ６の共通端子６０１～６０３からの検波信号を、フィルタ７１～７３を通さずに出力端子３１１～３１３に出力する際にオンされる。
【0075】
（１．３．９）ＲＦＦＥ
ＲＦＦＥ９は、第１アンテナ３０１及び第２アンテナ３０２（図２参照）と信号処理回路２００（図２参照）との間の高周波信号の処理を制御する制御回路である。ＲＦＦＥ９と信号処理回路２００とは、複数の第５接続端子３５を介して接続されている。複数の第５接続端子３５は、後述するように、複数の制御端子３５１～３５３を含む。ＲＦＦＥ９は、複数の制御端子３５１～３５３を介して、信号処理回路２００から制御信号を取得する。そして、ＲＦＦＥ９は、これらの制御信号に従って、上述の切替スイッチ５，６及び短絡スイッチ８１～８３を制御する。
ＲＦＦＥ９は、第１アンテナ３０１及び第２アンテナ３０２（図２参照）と信号処理回路２００（図２参照）との間の高周波信号の処理を制御する制御回路である。ＲＦＦＥ９と信号処理回路２００とは、複数の第５接続端子３５を介して接続されている。複数の第５接続端子３５は、後述するように、複数の制御端子３５１～３５３を含む。ＲＦＦＥ９は、複数の制御端子３５１～３５３を介して、信号処理回路２００から制御信号を取得する。そして、ＲＦＦＥ９は、これらの制御信号に従って、上述の切替スイッチ５，６及び短絡スイッチ８１～８３を制御する。
【0076】
（１．３．１０）接続端子
複数の第１接続端子３１は、複数の出力端子３１１～３１３を含む。複数の出力端子３１１～３１３の各々は、検波信号を出力するための端子である。図１の例では、外部からの検波信号が出力端子３１１から出力され、第１検波信号が出力端子３１２から出力され、第２検波信号が出力端子３１３から出力される。
複数の第１接続端子３１は、複数の出力端子３１１～３１３を含む。複数の出力端子３１１～３１３の各々は、検波信号を出力するための端子である。図１の例では、外部からの検波信号が出力端子３１１から出力され、第１検波信号が出力端子３１２から出力され、第２検波信号が出力端子３１３から出力される。
【0077】
複数の第２接続端子３２は、複数の入出力端子３２１，３２２を含む。入出力端子３２１は、第１送信フィルタ１０１及び第１受信フィルタ１０３に接続されている。入出力端子３２１は、第１送信フィルタ１０１からの送信信号を方向性結合器１０に入力するための入力端子として機能し、かつ第１受信フィルタ１０３への受信信号を出力するための出力端子として機能する。入出力端子３２２は、第２送信フィルタ１０２及び第２受信フィルタ１０４に接続されている。入出力端子３２２は、第２送信フィルタ１０２からの送信信号を方向性結合器１０に入力するための入力端子として機能し、かつ第２受信フィルタ１０４への受信信号を出力するための出力端子として機能する。
【0078】
複数の第３接続端子３３は、複数の入出力端子３３１，３３２を含む。入出力端子３３１は、第１アンテナ３０１に接続されている。入出力端子３２１は、方向性結合器１０からの送信信号を第１アンテナ３０１に出力するための出力端子として機能し、かつ第１アンテナ３０１が受信した受信信号を方向性結合器１０に入力するための入力端子として機能する。入出力端子３３２は、第２アンテナ３０２に接続されている。入出力端子３３２は、方向性結合器１０からの送信信号を第２アンテナ３０２に出力するための出力端子として機能し、かつ第２アンテナ３０２が受信した受信信号を方向性結合器１０に入力するための入力端子として機能する。
【0079】
複数の第４接続端子３４は、複数の外部入力端子３４１，３４２を含む。外部入力端子３４１は、外部回路（例えば、他の第１方向性結合器）に接続されている。外部入力端子３４１は、他の第１方向性結合器からの検波信号を方向性結合器１０に入力するための端子である。外部入力端子３４２は、外部回路（例えば、他の第２方向性結合器）に接続されている。外部入力端子３４２は、他の第２方向性結合器からの検波信号を方向性結合器１０に入力するための端子である。実施形態１では、外部入力端子３４１又は外部入力端子３４２から入力される検波信号が第３検波信号である。
【0080】
複数の第５接続端子３５は、複数（図１の例では３つ）の制御端子３５１～３５３を含む。複数の制御端子３５１～３５３は、外部回路（例えば、信号処理回路２００）からの制御信号を方向性結合器１０に入力するための端子である。
【0081】
（２）インダクタのレイアウト
次に、複数のインダクタＬ１～Ｌ３のレイアウトについて、図３を参照して説明する。
次に、複数のインダクタＬ１～Ｌ３のレイアウトについて、図３を参照して説明する。
【0082】
実施形態１に係る方向性結合器１０は、図３に示すように、基板５０を更に備える。基板５０は、第１主面５０１及び第２主面５０２を有する。第１主面５０１と第２主面５０２とは、第１方向Ｄ１及び第２方向Ｄ２と直交する方向（図３の紙面に垂直な方向）において互いに対向する。
【0083】
実施形態１に係る方向性結合器１０では、複数のインダクタＬ１～Ｌ３は、基板５０の第１主面５０１に配置されている。図３の例では、複数のインダクタＬ１～Ｌ３は、第１方向Ｄ１における基板５０の一端側（図３の左側）から、インダクタＬ１、インダクタＬ２、インダクタＬ３の順に並んでいる。
【0084】
ここで、基板５０は複数の絶縁層を積層して形成され、複数のインダクタＬ１～Ｌ３の各々は、その絶縁層上に形成された電極を持つ積層構造のインダクタである。すなわち、複数のインダクタＬ１～Ｌ３の各々は、第１方向Ｄ１及び第２方向Ｄ２と直交する方向（図３の紙面に垂直な方向）において互いに異なる絶縁層に配置されている複数のパターン部Ｐ１を有する。図３の例では、複数のインダクタＬ１～Ｌ３の各々は、３つのパターン部Ｐ１を有する。本明細書では、第１方向Ｄ１及び第２方向Ｄ２と直交する方向からの平面視において、半周よりも短いパターン部を「配線」といい、半周よりも長いパターン部を「インダクタ」という。したがって、上述の複数のインダクタＬ１～Ｌ３の各々は、「配線」ではなく、「インダクタ」である。複数のインダクタＬ１～Ｌ３のインダクタンス値は、同じであることが好ましいが、異なっていてもよい。
【0085】
実施形態１に係る方向性結合器１０は、図３に示すように、複数の電極１４１～１４３を更に備える。電極１４１は、出力端子３１１（図１参照）に接続されている。電極１４２は、出力端子３１２（図１参照）に接続されている。電極１４３は、出力端子３１３（図１参照）に接続されている。複数の電極１４１～１４３は、基板５０の第２主面５０２に配置されている。複数の電極１４１～１４３は、図３に示すように、第１方向Ｄ１における基板５０の一端側（図３の左側）から、電極１４１、電極１４２、電極１４３の順に等間隔に並んでいる。すなわち、複数の電極１４１～１４３は、基板５０の第２主面５０２において互いに隣接して配置されている。本明細書において「２つの電極が互いに隣接して配置されている」は、２つの電極の間に他の要素が存在せず、２つの電極が配置されていることをいう。
【0086】
また、実施形態１に係る方向性結合器１０では、基板５０の厚さ方向（第１方向Ｄ１及び第２方向Ｄ２と直交する方向）からの平面視において、インダクタＬ１と電極１４１とが重なっており、インダクタＬ２と電極１４２とが重なっており、かつインダクタＬ３と電極１４３とが重なっている。図３の例では、上記厚さ方向からの平面視において、インダクタＬ１の全部と電極１４１の一部とが重なっており、インダクタＬ２の全部と電極１４２の一部とが重なっており、かつインダクタＬ３の全部と電極１４３の一部とが重なっている。
【0087】
なお、上記厚さ方向からの平面視において、インダクタＬ１の全部と電極１４１の全部とが重なっていてもよいし、インダクタＬ１の一部と電極１４１の全部とが重なっていてもよいし、インダクタＬ１の一部と電極１４１の一部とが重なっていてもよい。また、上記厚さ方向からの平面視において、インダクタＬ２の全部と電極１４２の全部とが重なっていてもよいし、インダクタＬ２の一部と電極１４２の全部とが重なっていてもよいし、インダクタＬ２の一部と電極１４２の一部とが重なっていてもよい。また、上記厚さ方向からの平面視において、インダクタＬ３の全部と電極１４３の全部とが重なっていてもよいし、インダクタＬ３の一部と電極１４３の全部とが重なっていてもよいし、インダクタＬ３の一部と電極１４３の一部とが重なっていてもよい。要するに、「基板の厚さ方向からの平面視において、インダクタと電極とが重なっている」とは、インダクタの少なくとも一部と電極の少なくとも一部とが重なっていることをいう。
【0088】
（３）方向性結合器の特性
次に、方向性結合器１０の特性について、図４Ａ～図４Ｃを参照して説明する。図４Ａ～図４Ｃの横軸は周波数を示し、図４Ａ～図４Ｃの縦軸はＳパラメータを示す。また、図４Ａは、出力端子３１１（電極１４１）から出力される検波信号の特性を示し、図４Ｂは、出力端子３１２（電極１４２）から出力される検波信号の特性を示し、図４Ｃは、出力端子３１３（電極１４３）から出力される検波信号の特性を示す。
次に、方向性結合器１０の特性について、図４Ａ～図４Ｃを参照して説明する。図４Ａ～図４Ｃの横軸は周波数を示し、図４Ａ～図４Ｃの縦軸はＳパラメータを示す。また、図４Ａは、出力端子３１１（電極１４１）から出力される検波信号の特性を示し、図４Ｂは、出力端子３１２（電極１４２）から出力される検波信号の特性を示し、図４Ｃは、出力端子３１３（電極１４３）から出力される検波信号の特性を示す。
【0089】
図４Ａにおいて、実線ａ１は、出力端子３１１に接続されているインダクタＬ１のインダクタンス値が２ｎＨである場合の波形図であり、実線ａ２は、出力端子３１１に接続されているインダクタＬ１のインダクタンス値が４ｎＨである場合の波形図である。また、図４Ａにおいて、破線ａ３は、出力端子３１１にインダクタＬ１が接続されていない場合（比較例）の波形図であり、一点鎖線ａ４は、Ｓパラメータの基準値を示す。すなわち、実施形態１に係る方向性結合器１０では、出力端子３１１から出力される検波信号のＳパラメータを一点鎖線ａ４に示す基準値よりも小さくすることが望まれている。
【0090】
出力端子３１１にインダクタＬ１が接続されていない場合（比較例）には、２ＧＨｚ～３ＧＨｚの領域において、Ｓパラメータが基準値を上回っている領域が存在している。これに対して、出力端子３１１にインダクタＬ１が接続されている場合（実施形態１）には、インダクタＬ１のインダクタンス値が２ｎＨでは、２ＧＨｚ～３ＧＨｚのある周波数においてＳパラメータが基準値と重なっているが、出力端子３１１にインダクタＬ１が接続されていない場合に比べて、Ｓパラメータが小さい。また、インダクタＬ１のインダクタンス値が４ｎＨでは、０．５ＧＨｚ～８ＧＨｚの領域の全体にわたってＳパラメータが基準値を下回っている。すなわち、実施形態１に係る方向性結合器１０では、出力端子３１１にインダクタＬ１を接続することによって、出力端子３１１にインダクタＬ１を接続しない場合に比べて、Ｓパラメータを小さくすることが可能となる。
【0091】
図４Ｂにおいて、実線ｂ１は、出力端子３１２に接続されているインダクタＬ２のインダクタンス値が２ｎＨである場合の波形図であり、実線ｂ２は、出力端子３１２に接続されているインダクタＬ２のインダクタンス値が４ｎＨである場合の波形図である。また、図４Ｂにおいて、破線ｂ３は、出力端子３１２にインダクタＬ２が接続されていない場合（比較例）の波形図であり、一点鎖線ｂ４は、Ｓパラメータの基準値を示す。すなわち、実施形態１に係る方向性結合器１０では、出力端子３１２から出力される検波信号のＳパラメータを一点鎖線ｂ４に示す基準値よりも小さくすることが望まれている。
【0092】
出力端子３１２にインダクタＬ２が接続されていない場合（比較例）には、２ＧＨｚ～３ＧＨｚのある周波数において、Ｓパラメータが基準値と重なっている。これに対して、出力端子３１２にインダクタＬ２が接続されている場合（実施形態１）には、インダクタＬ２のインダクタンス値が２ｎＨ及び４ｎＨのいずれでも、０．５ＧＨｚ～８ＧＨｚの領域の全体にわたってＳパラメータが基準値を下回っている。すなわち、実施形態１に係る方向性結合器１０では、出力端子３１２にインダクタＬ２を接続することによって、出力端子３１２にインダクタＬ２を接続しない場合に比べて、Ｓパラメータを小さくすることが可能となる。
【0093】
図４Ｃにおいて、実線ｃ１は、出力端子３１３に接続されているインダクタＬ３のインダクタンス値が２ｎＨである場合の波形図であり、実線ｃ２は、出力端子３１３に接続されているインダクタＬ３のインダクタンス値が４ｎＨである場合の波形図である。また、図４Ｃにおいて、破線ｃ３は、出力端子３１３にインダクタＬ３が接続されていない場合（比較例）の波形図であり、一点鎖線ｃ４は、Ｓパラメータの基準値を示す。すなわち、実施形態１に係る方向性結合器１０では、出力端子３１３から出力される検波信号のＳパラメータを一点鎖線ｃ４に示す基準値よりも小さくすることが望まれている。
【0094】
出力端子３１３にインダクタＬ３が接続されていない場合（比較例）には、０．５ＧＨｚ～５ＧＨｚの領域において、Ｓパラメータが基準値を上回っている領域が存在している。これに対して、出力端子３１３にインダクタＬ３が接続されている場合（実施形態１）には、インダクタＬ３のインダクタンス値が２ｎＨでは、２ＧＨｚ～３ＧＨｚの領域においてＳパラメータが基準値を上回っている領域が存在するが、出力端子３１３にインダクタＬ３が接続されていない場合に比べて、Ｓパラメータが小さい。また、インダクタＬ３のインダクタンス値が４ｎＨでは、０．５ＧＨｚ～８ＧＨｚの領域の全体にわたってＳパラメータが基準値を下回っている。すなわち、実施形態１に係る方向性結合器１０では、出力端子３１３にインダクタＬ３を接続することによって、出力端子３１３にインダクタＬ３を接続しない場合に比べて、Ｓパラメータを小さくすることが可能となる。
【0095】
（４）効果
（４．１）方向性結合器
実施形態１に係る方向性結合器１０は、第１検波信号を出力するための第１出力端子（図１の例では出力端子３１２）と、第２検波信号を出力するための第２出力端子（図１の例では出力端子３１３）と、を備えている。また、実施形態１に係る方向性結合器１０は、第３検波信号（外部からの検波信号）を出力するための第３出力端子（図１の例では出力端子３１１）を更に備えている。これにより、実施形態１に係る方向性結合器１０では、第１検波信号と第２検波信号と第３検波信号とを同時に出力することが可能となる。すなわち、実施形態１に係る方向性結合器１０によれば、複数の検波信号を同時に出力することが可能となる。
（４．１）方向性結合器
実施形態１に係る方向性結合器１０は、第１検波信号を出力するための第１出力端子（図１の例では出力端子３１２）と、第２検波信号を出力するための第２出力端子（図１の例では出力端子３１３）と、を備えている。また、実施形態１に係る方向性結合器１０は、第３検波信号（外部からの検波信号）を出力するための第３出力端子（図１の例では出力端子３１１）を更に備えている。これにより、実施形態１に係る方向性結合器１０では、第１検波信号と第２検波信号と第３検波信号とを同時に出力することが可能となる。すなわち、実施形態１に係る方向性結合器１０によれば、複数の検波信号を同時に出力することが可能となる。
【0096】
実施形態１に係る方向性結合器１０では、基板５０の厚さ方向からの平面視において、インダクタＬ１と電極１４１とが重なっており、かつインダクタＬ２と電極１４２とが重なっている。また、実施形態１に係る方向性結合器１０では、基板５０の厚さ方向からの平面視において、インダクタＬ３と電極１４３とが重なっている。すなわち、実施形態１に係る方向性結合器１０では、電極１４１と対応するインダクタＬ１を電極１４１の近傍に配置し、電極１４２と対応するインダクタＬ２を電極１４２の近傍に配置している。また、実施形態１に係る方向性結合器１０では、電極１４３と対応するインダクタＬ３を電極１４３の近傍に配置している。これにより、隣接するインダクタ間の電磁界結合を低減することが可能となり、その結果、方向性結合器１０の検波特性を向上させることが可能となる。
【0097】
実施形態１に係る方向性結合器１０では、各出力端子にインダクタを接続することにより、各出力端子間のアイソレーションを向上させることが可能となり、その結果、各出力端子間の距離を短くすることが可能となる。これにより、方向性結合器１０の小型化を図ることが可能となる。
【0098】
（４．２）高周波モジュール及び通信装置
実施形態１に係る高周波モジュール１００及び通信装置３００は、上述の方向性結合器１０を備えているので、複数の検波信号を同時に出力することが可能となる。
実施形態１に係る高周波モジュール１００及び通信装置３００は、上述の方向性結合器１０を備えているので、複数の検波信号を同時に出力することが可能となる。
【0099】
なお、上述の信号処理回路２００を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１００が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。つまり、信号処理回路２００が実装される回路基板と高周波モジュール１００が実装される回路基板とは、異なる回路基板であってもよい。
【0100】
（実施形態２）
実施形態２に係る方向性結合器１０ａについて、図５を参照して説明する。実施形態２に係る方向性結合器１０ａに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態２に係る方向性結合器１０ａについて、図５を参照して説明する。実施形態２に係る方向性結合器１０ａに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0101】
実施形態２に係る方向性結合器１０ａは、複数のインダクタＬ１～Ｌ３が半導体チップ６０に含まれている点で、実施形態１に係る方向性結合器１０と相違する。
【0102】
実施形態２に係る方向性結合器１０ａは、図５に示すように、半導体チップ６０を更に備える。半導体チップ６０は、上述の第１主線路１１、第２主線路２１、複数の第１副線路１２，１３及び複数の第２副線路２２，２３の少なくとも一部を含む。実施形態２では、半導体チップ６０は、第１主線路１１、第２主線路２１、複数の第１副線路１２，１３及び複数の第２副線路２２，２３のすべてを含む。また、半導体チップ６０は、複数のインダクタＬ１～Ｌ３を更に含む。半導体チップ６０は、基板５０の第１主面５０１に配置されている。複数のインダクタＬ１～Ｌ３は、半導体チップ６０内において、第１方向Ｄ１に沿って並んでいる。
【0103】
なお、インダクタＬ１に接続されている電極１４１、インダクタＬ２に接続されている電極１４２、及びインダクタＬ３に接続されている電極１４３は、実施形態１と同様、基板５０の第２主面５０２に配置されている。
【0104】
実施形態２に係る方向性結合器１０ａにおいても、基板５０の厚さ方向（第１方向Ｄ１及び第２方向Ｄ２と直交する方向）からの平面視において、インダクタＬ１と電極１４１とが重なっており、インダクタＬ２と電極１４２とが重なっており、かつインダクタＬ３と電極１４３とが重なっている。
【0105】
実施形態２に係る方向性結合器１０ａにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。
【0106】
また、実施形態２に係る方向性結合器１０ａにおいても、各出力端子にインダクタを接続することにより、第１出力端子、第２出力端子及び第３出力端子を近接して配置することが可能となる。その結果、検波特性の劣化を低減しながらも方向性結合器１０ａの小型化を図ることが可能となる。
【0107】
（実施形態３）
実施形態３に係る方向性結合器１０ｂについて、図６を参照して説明する。実施形態３に係る方向性結合器１０ｂに関し、実施形態２に係る方向性結合器１０ａ（図５参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態３に係る方向性結合器１０ｂについて、図６を参照して説明する。実施形態３に係る方向性結合器１０ｂに関し、実施形態２に係る方向性結合器１０ａ（図５参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0108】
実施形態３に係る方向性結合器１０ｂは、第２インダクタＬ２が基板５０に設けられている点で、実施形態２に係る方向性結合器１０ａと相違する。
【0109】
実施形態３に係る方向性結合器１０ｂでは、図６に示すように、インダクタＬ１及びインダクタＬ３は、半導体チップ６０に含まれている。一方、インダクタＬ２は、図６に示すように、基板５０の第１主面５０１に配置されている。複数のインダクタＬ１～Ｌ３は、第１方向Ｄ１及び第２方向Ｄ２と直交する方向（図６の紙面に垂直な方向）からの平面視において、第１方向Ｄ１に沿って並んでいる。また、インダクタＬ２は、第１方向Ｄ１と直交する第２方向Ｄ２において、インダクタＬ１，Ｌ３とは異なる位置に位置している。図６の例では、インダクタＬ２は、第２方向Ｄ２において、インダクタＬ１，Ｌ３よりも基板５０の端縁側（図６の上側）に位置している。
【0110】
実施形態３に係る方向性結合器１０ｂにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。また、実施形態３に係る方向性結合器１０ｂでは、インダクタＬ１，Ｌ３が半導体チップ６０に含まれており、インダクタＬ２が基板５０に設けられている。これにより、インダクタＬ１，Ｌ３とインダクタＬ２との間の電磁界結合を低減することが可能となり、その結果、方向性結合器１０ｂの検波特性を向上させることが可能となる。さらに、実施形態３に係る方向性結合器１０ｂでは、半導体チップ６０に含まれているインダクタＬ１とインダクタＬ３とが第２方向Ｄ２において離れている。これにより、インダクタＬ１とインダクタＬ３との間の電磁界結合も低減することが可能となり、その結果、方向性結合器１０ｂの検波特性を更に向上させることが可能となる。
【0111】
実施形態３では、インダクタＬ１，Ｌ３が半導体チップ６０に含まれており、インダクタＬ２が基板５０に設けられているが、例えば、インダクタＬ１，Ｌ３が基板５０に設けられており、インダクタＬ２が半導体チップ６０に含まれていてもよい。すなわち、インダクタＬ１，Ｌ３とインダクタＬ２との一方は半導体チップ６０に含まれており、インダクタＬ１，Ｌ３とインダクタＬ２との他方は基板５０に設けられていればよい。
【0112】
（実施形態４）
実施形態４に係る方向性結合器１０ｃについて、図７を参照して説明する。実施形態４に係る方向性結合器１０ｃに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態４に係る方向性結合器１０ｃについて、図７を参照して説明する。実施形態４に係る方向性結合器１０ｃに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0113】
実施形態４に係る方向性結合器１０ｃは、インダクタＬ１及びインダクタＬ２が基板５０内に設けられている点で、実施形態１に係る方向性結合器１０と相違する。
【0114】
実施形態４に係る方向性結合器１０ｃでは、図７に示すように、インダクタＬ１及びインダクタＬ２は、基板５０内に設けられている。すなわち、基板５０は、インダクタＬ１及びインダクタＬ２が内部に設けられている多層基板である。基板５０は、第１領域Ｒ１１及び第２領域Ｒ１２を有する。第１領域Ｒ１１は、インダクタＬ１を構成する配線層が配置されている領域である。第２領域Ｒ１２は、インダクタＬ２を構成する配線層が配置されている領域である。図７の例では、第１領域Ｒ１１と第２領域Ｒ１２とは、基板５０の厚さ方向である第３方向Ｄ３において離れている。すなわち、実施形態４に係る方向性結合器１０ｃでは、インダクタＬ１のすべてがインダクタＬ２とは異なる層に設けられている。
【0115】
また、図７の例では、第３方向Ｄ３からの平面視において、インダクタＬ１と電極１４１とが重なっており、かつインダクタＬ２と電極１４２とが重なっている。
【0116】
実施形態４に係る方向性結合器１０ｃにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。また、実施形態４に係る方向性結合器１０ｃでは、インダクタＬ１とインダクタＬ２とが基板５０の異なる層に設けられており、インダクタＬ１とインダクタＬ２との間の電磁界結合を低減することが可能となる。これにより、方向性結合器１０ｃの検波特性を向上させることが可能となる。
【0117】
なお、インダクタＬ３については、半導体チップ６０に含まれていてもよいし、基板５０の第１主面５０１に配置されていてもよいし、基板５０内に設けられていてもよい。また、実施形態４では、インダクタＬ１のすべてがインダクタＬ２とは異なる層に設けられているが、インダクタＬ１の一部はインダクタＬ２と同じ層に設けられていてもよい。すなわち、インダクタＬ１の少なくとも一部が、インダクタＬ２とは異なる層に設けられていればよい。
【0118】
（実施形態５）
実施形態５に係る方向性結合器１０ｄについて、図８を参照して説明する。実施形態５に係る方向性結合器１０ｄに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態５に係る方向性結合器１０ｄについて、図８を参照して説明する。実施形態５に係る方向性結合器１０ｄに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0119】
実施形態５に係る方向性結合器１０ｄは、信号経路Ｒ１とグランドとの間に接続されているキャパシタＣ１を更に備えている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態５に係る方向性結合器１０ｄは、信号経路Ｒ２とグランドとの間に接続されているキャパシタＣ２を更に備えている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態５に係る方向性結合器１０ｄは、信号経路Ｒ３とグランドとの間に接続されているキャパシタＣ３を更に備えている点で、実施形態１に係る方向性結合器１０と相違する。
【0120】
（１）構成
実施形態５に係る方向性結合器１０ｄは、図８に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０ｄは、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｄは、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｄは、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ９と、を更に備える。また、方向性結合器１０ｄは、複数のキャパシタＣ１～Ｃ３を更に備える。
実施形態５に係る方向性結合器１０ｄは、図８に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０ｄは、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｄは、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｄは、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ９と、を更に備える。また、方向性結合器１０ｄは、複数のキャパシタＣ１～Ｃ３を更に備える。
【0121】
キャパシタＣ１は、信号経路Ｒ１とグランドとの間に接続されている。より詳細には、キャパシタＣ１は、インダクタＬ１と減衰器４１との接続点と、グランドとの間に接続されている。
【0122】
キャパシタＣ２は、信号経路Ｒ２とグランドとの間に接続されている。より詳細には、キャパシタＣ２は、インダクタＬ２と減衰器４２との接続点と、グランドとの間に接続されている。
【0123】
キャパシタＣ３は、信号経路Ｒ３とグランドとの間に接続されている。より詳細には、キャパシタＣ３は、インダクタＬ３と減衰器４３との接続点と、グランドとの間に接続されている。
【0124】
図８の例では、切替スイッチ５において、第１端子５１と第６端子５６とが接続され、第２端子５２と第４端子５４とが接続され、第３端子５３と第５端子５５とが接続されている。この場合、キャパシタＣ２が第１キャパシタであり、キャパシタＣ３が第２キャパシタであり、キャパシタＣ１が第３キャパシタである。
【0125】
また、例えば、切替スイッチ５において、第１端子５１と第４端子５４とが接続され、第２端子５２と第５端子５５とが接続され、第３端子５３と第６端子５６とが接続されている場合、キャパシタＣ１が第１キャパシタであり、キャパシタＣ２が第２キャパシタであり、キャパシタＣ３が第３キャパシタである。
【0126】
（２）効果
実施形態５に係る方向性結合器１０ｄにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。また、実施形態５に係る方向性結合器１０ｄでは、複数のキャパシタＣ１～Ｃ３を更に備えることによって複数の信号経路Ｒ１～Ｒ３の各々におけるインピーダンス整合をとりやすくなり、その結果、方向性結合器１０ｄの検波特性を向上させることが可能となる。
実施形態５に係る方向性結合器１０ｄにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。また、実施形態５に係る方向性結合器１０ｄでは、複数のキャパシタＣ１～Ｃ３を更に備えることによって複数の信号経路Ｒ１～Ｒ３の各々におけるインピーダンス整合をとりやすくなり、その結果、方向性結合器１０ｄの検波特性を向上させることが可能となる。
【0127】
（３）変形例
実施形態５では、キャパシタＣ１がインダクタＬ１と減衰器４１との接続点と、グランドとの間に接続されているが、キャパシタＣ１は、例えば、出力端子３１１とインダクタＬ１との接続点と、グランドとの間に接続されていてもよい。また、キャパシタＣ２についても同様に、例えば、出力端子３１２とインダクタＬ２との接続点と、グランドとの間に接続されていてもよい。また、キャパシタＣ３についても同様に、例えば、出力端子３１３とインダクタＬ３との接続点と、グランドとの間に接続されていてもよい。
実施形態５では、キャパシタＣ１がインダクタＬ１と減衰器４１との接続点と、グランドとの間に接続されているが、キャパシタＣ１は、例えば、出力端子３１１とインダクタＬ１との接続点と、グランドとの間に接続されていてもよい。また、キャパシタＣ２についても同様に、例えば、出力端子３１２とインダクタＬ２との接続点と、グランドとの間に接続されていてもよい。また、キャパシタＣ３についても同様に、例えば、出力端子３１３とインダクタＬ３との接続点と、グランドとの間に接続されていてもよい。
【0128】
実施形態５に係る方向性結合器１０ｄは、３つのキャパシタＣ１～Ｃ３を備えているが、例えば、キャパシタＣ１のみを備えていてもよいし、キャパシタＣ２のみを備えていてもよいし、キャパシタＣ３のみを備えていてもよい。また、方向性結合器１０ｄは、２つのキャパシタＣ１，Ｃ２を備えていてもよいし、２つのキャパシタＣ２，Ｃ３を備えていてもよいし、２つのキャパシタＣ３，Ｃ１を備えていてもよい。
【0129】
（実施形態６）
実施形態６に係る方向性結合器１０ｅについて、図９を参照して説明する。実施形態６に係る方向性結合器１０ｅに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態６に係る方向性結合器１０ｅについて、図９を参照して説明する。実施形態６に係る方向性結合器１０ｅに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0130】
実施形態６に係る方向性結合器１０ｅは、信号経路Ｒ１とグランドとの間に接続されているスイッチＳ１を更に備えている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態６に係る方向性結合器１０ｅは、信号経路Ｒ２とグランドとの間に接続されているスイッチＳ２を更に備えている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態６に係る方向性結合器１０ｅは、信号経路Ｒ３とグランドとの間に接続されているスイッチＳ３を更に備えている点で、実施形態１に係る方向性結合器１０と相違する。
【0131】
（１）構成
実施形態６に係る方向性結合器１０ｅは、図９に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０ｅは、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｅは、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｅは、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ９と、を更に備える。また、方向性結合器１０ｅは、複数のスイッチＳ１～Ｓ３を更に備える。
実施形態６に係る方向性結合器１０ｅは、図９に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０ｅは、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｅは、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｅは、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ９と、を更に備える。また、方向性結合器１０ｅは、複数のスイッチＳ１～Ｓ３を更に備える。
【0132】
スイッチＳ１は、信号経路Ｒ１とグランドとの間に接続されている。より詳細には、スイッチＳ１は、インダクタＬ１と減衰器４１との接続点と、グランドとの間に接続されている。実施形態６に係る方向性結合器１０ｅでは、スイッチＳ１のオフ状態が保持されることにより、スイッチＳ１のオフ容量が増加する。
【0133】
スイッチＳ２は、信号経路Ｒ２とグランドとの間に接続されている。より詳細には、スイッチＳ２は、インダクタＬ２と減衰器４２との接続点と、グランドとの間に接続されている。実施形態６に係る方向性結合器１０ｅでは、スイッチＳ２のオフ状態が保持されることにより、スイッチＳ２のオフ容量が増加する。
【0134】
スイッチＳ３は、信号経路Ｒ３とグランドとの間に接続されている。より詳細には、スイッチＳ３は、インダクタＬ３と減衰器４３との接続点と、グランドとの間に接続されている。実施形態６に係る方向性結合器１０ｅでは、スイッチＳ３のオフ状態が保持されることにより、スイッチＳ３のオフ容量が増加する。
【0135】
図９の例では、切替スイッチ５において、第１端子５１と第６端子５６とが接続され、第２端子５２と第４端子５４とが接続され、第３端子５３と第５端子５５とが接続されている。この場合、スイッチＳ２が第１スイッチであり、スイッチＳ３が第２スイッチであり、スイッチＳ１が第３スイッチである。
【0136】
また、例えば、切替スイッチ５において、第１端子５１と第４端子５４とが接続され、第２端子５２と第５端子５５とが接続され、第３端子５３と第６端子５６とが接続されている場合、スイッチＳ１が第１スイッチであり、スイッチＳ２が第２スイッチであり、スイッチＳ３が第３スイッチである。
【0137】
（２）効果
実施形態６に係る方向性結合器１０ｅにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。また、実施形態６に係る方向性結合器１０ｅでは、複数のスイッチＳ１～Ｓ３を更に備えることによって複数の信号経路Ｒ１～Ｒ３の各々におけるインピーダンス整合をとりやすくなり、その結果、方向性結合器１０ｅの検波特性を向上させることが可能となる。
実施形態６に係る方向性結合器１０ｅにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。また、実施形態６に係る方向性結合器１０ｅでは、複数のスイッチＳ１～Ｓ３を更に備えることによって複数の信号経路Ｒ１～Ｒ３の各々におけるインピーダンス整合をとりやすくなり、その結果、方向性結合器１０ｅの検波特性を向上させることが可能となる。
【0138】
（３）変形例
実施形態６では、スイッチＳ１がインダクタＬ１と減衰器４１との接続点と、グランドとの間に接続されているが、スイッチＳ１は、例えば、出力端子３１１とインダクタＬ１との接続点と、グランドとの間に接続されていてもよい。また、スイッチＳ２についても同様に、例えば、出力端子３１２とインダクタＬ２との接続点と、グランドとの間に接続されていてもよい。また、スイッチＳ３についても同様に、例えば、出力端子３１３とインダクタＬ３との接続点と、グランドとの間に接続されていてもよい。
実施形態６では、スイッチＳ１がインダクタＬ１と減衰器４１との接続点と、グランドとの間に接続されているが、スイッチＳ１は、例えば、出力端子３１１とインダクタＬ１との接続点と、グランドとの間に接続されていてもよい。また、スイッチＳ２についても同様に、例えば、出力端子３１２とインダクタＬ２との接続点と、グランドとの間に接続されていてもよい。また、スイッチＳ３についても同様に、例えば、出力端子３１３とインダクタＬ３との接続点と、グランドとの間に接続されていてもよい。
【0139】
実施形態６に係る方向性結合器１０ｅは、３つのスイッチＳ１～Ｓ３を備えているが、例えば、スイッチＳ１のみを備えていてもよいし、スイッチＳ２のみを備えていてもよいし、スイッチＳ３のみを備えていてもよい。また、方向性結合器１０ｅは、２つのスイッチＳ１，Ｓ２を備えていてもよいし、２つのスイッチＳ２，Ｓ３を備えていてもよいし、２つのスイッチＳ３，Ｓ１を備えていてもよい。
【0140】
（実施形態７）
実施形態７に係る方向性結合器１０ｆについて、図１０を参照して説明する。実施形態７に係る方向性結合器１０ｆに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態７に係る方向性結合器１０ｆについて、図１０を参照して説明する。実施形態７に係る方向性結合器１０ｆに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0141】
実施形態７に係る方向性結合器１０ｆは、インダクタＬ１が減衰器４１と切替スイッチ５の第１端子５１との間に設けられている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態７に係る方向性結合器１０ｆは、インダクタＬ２が減衰器４２と切替スイッチ５の第２端子５２との間に設けられている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態７に係る方向性結合器１０ｆは、インダクタＬ３が減衰器４３と切替スイッチ５の第３端子５３との間に設けられている点で、実施形態１に係る方向性結合器１０と相違する。
【0142】
（１）構成
実施形態７に係る方向性結合器１０ｆは、図１０に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０ｆは、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｆは、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｆは、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ９と、を更に備える。
実施形態７に係る方向性結合器１０ｆは、図１０に示すように、第１主線路１１と、複数の第１副線路１２，１３と、第２主線路２１と、複数の第２副線路２２，２３と、複数の終端回路１４～１７と、を備える。また、方向性結合器１０ｆは、複数の第１接続端子３１と、複数の第２接続端子３２と、複数の第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｆは、複数のインダクタＬ１～Ｌ３と、複数の減衰器４１～４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｆは、複数のフィルタ７１～７３と、複数の短絡スイッチ８１～８３と、ＲＦＦＥ９と、を更に備える。
【0143】
インダクタＬ１は、信号経路Ｒ１のうち減衰器４１と切替スイッチ５の第１端子５１との間の信号経路に設けられている。より詳細には、インダクタＬ１の第１端は減衰器４１に接続され、インダクタＬ１の第２端は切替スイッチ５の第１端子５１に接続されている。
【0144】
インダクタＬ２は、信号経路Ｒ２のうち減衰器４２と切替スイッチ５の第２端子５２との間の信号経路に設けられている。より詳細には、インダクタＬ２の第１端は減衰器４２に接続され、インダクタＬ２の第２端はスイッチ５の第２端子５２に接続されている。
【0145】
インダクタＬ３は、信号経路Ｒ３のうち減衰器４３と切替スイッチ５の第３端子５３との間の信号経路に設けられている。より詳細には、インダクタＬ３の第１端は減衰器４３に接続され、インダクタＬ３の第２端はスイッチ５の第３端子５３に接続されている。
【0146】
図１０の例では、切替スイッチ５において、第１端子５１と第６端子５６とが接続され、第２端子５２と第４端子５４とが接続され、第３端子５３と第５端子５５とが接続されている。この場合、インダクタＬ２が第１インダクタであり、インダクタＬ３が第２インダクタであり、インダクタＬ１が第３インダクタである。
【0147】
また、例えば、切替スイッチ５において、第１端子５１と第４端子５４とが接続され、第２端子５２と第５端子５５とが接続され、第３端子５３と第６端子５６とが接続されている場合、インダクタＬ１が第１インダクタであり、インダクタＬ２が第２インダクタであり、インダクタＬ３が第３インダクタである。
【0148】
（２）効果
実施形態７に係る方向性結合器１０ｆにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。
実施形態７に係る方向性結合器１０ｆにおいても、第１検波信号を出力するための第１出力端子、第２検波信号を出力するための第２出力端子、及び第３検波信号を出力するための第３出力端子を備えているので、複数の検波信号を同時に出力することが可能となる。
【0149】
（実施形態８）
実施形態８に係る方向性結合器１０ｇについて、図１１を参照して説明する。実施形態８に係る方向性結合器１０ｇに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態８に係る方向性結合器１０ｇについて、図１１を参照して説明する。実施形態８に係る方向性結合器１０ｇに関し、実施形態１に係る方向性結合器１０（図１～図３参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0150】
実施形態８に係る方向性結合器１０ｇは、第２主線路２１、複数の第２副線路２２，２３、終端回路１６，１７及び入出力端子３２２，３３２が省略されている点で、実施形態１に係る方向性結合器と相違する。また、実施形態８に係る方向性結合器１０ｇは、出力端子３１２、インダクタＬ２、減衰器４２、フィルタ７２及び短絡スイッチ８２が省略されている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態８に係る方向性結合器１０ｇは、切替スイッチ５において第２端子５２及び第５端子５５が省略されている点で、実施形態１に係る方向性結合器１０と相違する。また、実施形態８に係る方向性結合器１０ｇは、切替スイッチ６において共通端子６０２及び選択端子６３，６４が省略されている点で、実施形態１に係る方向性結合器１０と相違する。
【0151】
（１）構成
実施形態８に係る方向性結合器１０ｇは、図１１に示すように、主線路１１と、複数の副線路１２，１３と、複数の終端回路１４，１５と、を備える。また、方向性結合器１０ｇは、複数の第１接続端子３１と、１つの第２接続端子３２と、１つの第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｇは、複数のインダクタＬ１，Ｌ３と、複数の減衰器４１，４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｇは、複数のフィルタ７１，７３と、複数の短絡スイッチ８１，８３と、ＲＦＦＥ９と、を更に備える。
実施形態８に係る方向性結合器１０ｇは、図１１に示すように、主線路１１と、複数の副線路１２，１３と、複数の終端回路１４，１５と、を備える。また、方向性結合器１０ｇは、複数の第１接続端子３１と、１つの第２接続端子３２と、１つの第３接続端子３３と、複数の第４接続端子３４と、複数の第５接続端子３５と、を更に備える。また、方向性結合器１０ｇは、複数のインダクタＬ１，Ｌ３と、複数の減衰器４１，４３と、複数の切替スイッチ５，６と、を更に備える。また、方向性結合器１０ｇは、複数のフィルタ７１，７３と、複数の短絡スイッチ８１，８３と、ＲＦＦＥ９と、を更に備える。
【0152】
切替スイッチ５は、図１１に示すように、第１端子５１と、第３端子５３と、第４端子５４と、第６端子５６と、を有する。切替スイッチ５では、第１端子５１は、第４端子５４又は第６端子５６に接続可能である。また、切替スイッチ５では、第３端子５３は、第４端子５４又は第６端子５６に接続可能である。
【0153】
切替スイッチ６は、複数の共通端子６０１，６０３と、複数の選択端子６１，６２，６５，６６と、を有する。切替スイッチ６では、共通端子６０１は、選択端子６１又は選択端子６２に接続可能である。また、切替スイッチ６では、共通端子６０３は、選択端子６５又は選択端子６６に接続可能である。実施形態８では、共通端子６０１が第１共通端子であり、選択端子６１，６２が第１選択端子である。また、実施形態８では、共通端子６０３が第２共通端子であり、選択端子６５，６６が第２選択端子である。すなわち、実施形態８に係る方向性結合器１０ｇでは、切替スイッチ６は、第１共通端子と第１選択端子とが接続され、かつ第２共通端子と第２選択端子とが接続されるモードを有する。
【0154】
図１１の例では、切替スイッチ５において、第１端子５１は第６端子５６に接続され、第３端子５３は第４端子５４に接続されている。この場合、出力端子３１３が第１出力端子であり、インダクタＬ３が第１インダクタであり、信号経路Ｒ３が第１信号経路である。また、この場合、出力端子３１１が第２出力端子であり、インダクタＬ１が第２インダクタであり、信号経路Ｒ１が第２信号経路である。
【0155】
また、例えば、切替スイッチ５において、第１端子５１が第４端子５４に接続され、第３端子５３が第６端子５６に接続されている場合、出力端子３１１が第１出力端子であり、インダクタＬ１が第１インダクタであり、信号経路Ｒ１が第１信号経路である。また、この場合、出力端子３１３が第２出力端子であり、インダクタＬ３が第２インダクタであり、信号経路Ｒ３が第２信号経路である。
【0156】
（２）効果
実施形態８に係る方向性結合器１０ｇにおいても、第１検波信号を出力するための第１出力端子（図１１の例では出力端子３１３）、及び第２検波信号（外部からの検波信号）を出力するための第２出力端子（図１１の例では出力端子３１１）を備えているので、複数の検波信号を同時に出力することが可能となる。
実施形態８に係る方向性結合器１０ｇにおいても、第１検波信号を出力するための第１出力端子（図１１の例では出力端子３１３）、及び第２検波信号（外部からの検波信号）を出力するための第２出力端子（図１１の例では出力端子３１１）を備えているので、複数の検波信号を同時に出力することが可能となる。
【0157】
（その他の変形例）
上述の実施形態１～８等は、本発明の様々な実施形態の一つに過ぎない。上述の実施形態１～８等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
上述の実施形態１～８等は、本発明の様々な実施形態の一つに過ぎない。上述の実施形態１～８等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
【0158】
実施形態１に係る高周波モジュール１００は、方向性結合器１０の代わりに、方向性結合器１０ａ～１０ｇを備えてもよい。
【0159】
実施形態１に係る方向性結合器１０は、２つの第１副線路１２，１３を備えているが、１つの第１副線路を備えていてもよいし、３つ以上の第１副線路を備えていてもよい。また、実施形態１に係る方向性結合器１０は、２つの第２副線路２２，２３を備えているが、１つの第２副線路を備えていてもよいし、３つ以上の第２副線路を備えていてもよい。なお、実施形態２～７においても同様である。
【0160】
また、実施形態８に係る方向性結合器１０ｇは、２つの副線路１２，１３を備えているが、１つの副線路を備えていてもよいし、３つ以上の副線路を備えていてもよい。
【0161】
実施形態１に係る方向性結合器１０では、複数のインダクタＬ１～Ｌ３のすべてが、基板５０の厚さ方向からの平面視において対応する電極と重なっているが、複数のインダクタＬ１～Ｌ３の少なくとも１つは、上記厚さ方向からの平面視において対応する電極と重なっていなくてもよい。なお、実施形態２～８においても同様である。
【0162】
本明細書において、「要素は、基板の第１主面に配置されている」は、要素が基板の第１主面上に直接実装されている場合だけでなく、基板で隔された第１主面側の空間及び第２主面側の空間のうち、第１主面側の空間に要素が配置されている場合を含む。つまり、「要素は、基板の第１主面に配置されている」は、要素が基板の第１主面上に、他の回路素子又は電極等を介して実装されている場合を含む。要素は、例えば、半導体チップ６０であるが、半導体チップ６０に限定されない。基板は、例えば、基板５０である。基板が基板５０である場合、第１主面は第１主面５０１であり、第２主面は第２主面５０２である。
【0163】
本明細書において、「要素は、基板の第２主面に配置されている」は、要素が基板の第２主面上に直接実装されている場合だけでなく、基板で隔された第１主面側の空間及び第２主面側の空間のうち、第２主面側の空間に要素が配置されている場合を含む。つまり、「要素は、基板の第２主面に配置されている」は、要素が基板の第２主面上に、他の回路素子又は電極等を介して実装されている場合を含む。要素は、例えば、複数の電極１４１～１４３であるが、複数の電極１４１～１４３に限定されない。基板は、例えば、基板５０である。基板が基板５０である場合、第１主面は第１主面５０１であり、第２主面は第２主面５０２である。
【0164】
（態様）
本明細書には、以下の態様が開示されている。
本明細書には、以下の態様が開示されている。
【0165】
第１の態様に係る方向性結合器（１０；１０ａ～１０ｆ）は、第１主線路（１１）と、第２主線路（２１）と、第１副線路（１２，１３）と、第２副線路（２２，２３）と、第１出力端子（３１２）と、第２出力端子（３１３）と、第１インダクタ（Ｌ２）と、第２インダクタ（Ｌ３）と、を備える。第２主線路（２１）は、第１主線路（１１）とは異なる主線路である。第１副線路（１２，１３）は、第１主線路（１１）と電磁気的に結合する。第２副線路（２２，２３）は、第２主線路（２１）と電磁気的に結合する。第１出力端子（３１２）は、第１副線路（１２，１３）に接続されており、第１主線路（１１）を伝送する第１高周波信号に対応する第１検波信号を出力するための端子である。第２出力端子（３１３）は、第２副線路（２２，２３）に接続されており、第２主線路（２１）を伝送する第２高周波信号に対応する第２検波信号を出力するための端子である。第１インダクタ（Ｌ２）は、第１出力端子（３１２）を含む第１信号経路（Ｒ２）上に設けられている。第２インダクタ（Ｌ３）は、第２出力端子（３１３）を含む第２信号経路（Ｒ３）上に設けられている。
【0166】
この態様によれば、方向性結合器（１０；１０ａ～１０ｆ）は、第１検波信号を出力するための第１出力端子（３１２）と、第２検波信号を出力するための第２出力端子（３１３）と、を備えている。これにより、第１検波信号と第２検波信号とを同時に出力することが可能となる。すなわち、この態様によれば、複数の検波信号を同時に出力することが可能となる。
【0167】
第２の態様に係る方向性結合器（１０ｇ）は、主線路（１１）と、副線路（１２，１３）と、第１出力端子（３１３）と、第２出力端子（３１１）と、第１インダクタ（Ｌ３）と、第２インダクタ（Ｌ１）と、を備える。副線路（１２，１３）は、主線路（１１）と電磁気的に結合する。第１出力端子（３１３）は、副線路（１２，１３）に接続されており、主線路（１１）を伝送する高周波信号に対応する第１検波信号を出力するための端子である。第２出力端子（３１１）は、外部からの第２検波信号を出力するための端子である。第１インダクタ（Ｌ３）は、第１出力端子（３１３）を含む第１信号経路（Ｒ３）上に設けられている。第２インダクタ（Ｌ１）は、第２出力端子（３１１）を含む第２信号経路（Ｒ１）上に設けられている。
【0168】
この態様によれば、方向性結合器（１０ｇ）は、第１検波信号を出力するための第１出力端子（３１３）と、第２検波信号を出力するための第２出力端子（３１１）と、を備えている。これにより、第１検波信号と第２検波信号とを同時に出力することが可能となる。すなわち、この態様によれば、複数の検波信号を同時に出力することが可能となる。
【0169】
第３の態様に係る方向性結合器（１０ｄ；１０ｅ）は、第１又は第２の態様において、第１キャパシタ（Ｃ２）又は第１スイッチ（Ｓ２）と、第２キャパシタ（Ｃ３）又は第２スイッチ（Ｓ３）と、の少なくとも一方を更に備える。第１キャパシタ（Ｃ２）又は第１スイッチ（Ｓ２）は、第１信号経路（Ｒ２）とグランドとの間に接続されている。第２キャパシタ（Ｃ３）又は第２スイッチ（Ｓ３）は、第２信号経路（Ｒ３）とグランドとの間に接続されている。
【0170】
この態様によれば、インダクタのみを備える場合に比べて、各信号経路におけるインピーダンス整合をとりやすくなり、その結果、方向性結合器（１０ｄ；１０ｅ）の検波特性を向上させることが可能となる。
【0171】
第４の態様に係る方向性結合器（１０；１０ａ～１０ｆ）は、第１又は第３の態様において、基板（５０）と、第１電極（１４２）と、第２電極（１４３）と、を更に備える。基板（５０）は、第１主線路（１１）、第２主線路（２１）、第１副線路（１２，１３）及び第２副線路（２２，２３）の少なくとも一部を含む半導体チップ（６０）が配置されている。第１電極（１４２）は、基板（５０）に配置されており、第１出力端子（３１２）に接続されている。第２電極（１４３）は、基板（５０）において第１電極（１４２）と隣接して配置されており、第２出力端子（３１３）に接続されている。
【0172】
この態様によれば、第１電極（１４２）と第２電極（１４３）とを隣接して配置することができるので、検波特性の劣化を抑制しつつ方向性結合器（１０；１０ａ～１０ｆ）の小型化を図ることが可能となる。
【0173】
第５の態様に係る方向性結合器（１０ｇ）は、第２又は第３の態様において、基板（５０）と、第１電極（１４３）と、第２電極（１４１）と、を更に備える。基板（５０）は、主線路（１１）及び副線路（１２，１３）の少なくとも一部を含む半導体チップ（６０）が配置されている。第１電極（１４３）は、基板（５０）に配置されており、第１出力端子（３１３）に接続されている。第２電極（１４１）は、基板（５０）において第１電極（１４３）と隣接して配置されており、第２出力端子（３１１）に接続されている。
【0174】
この態様によれば、第１電極（１４３）と第２電極（１４１）とを隣接して配置することができるので、検波特性の劣化を抑制しつつ方向性結合器（１０ｇ）の小型化を図ることが可能となる。
【0175】
第６の態様に係る方向性結合器（１０；１０ａ～１０ｇ）では、第４又は第５の態様において、第１電極（１４２；１４３）及び第２電極（１４３；１４１）は、基板（５０）に配置されている。第１インダクタ（Ｌ２；Ｌ３）と第１電極（１４２；１４３）、及び第２インダクタ（Ｌ３；Ｌ１）と第２電極（１４３；１４１）の少なくとも一方は、基板（５０）の厚さ方向において重なっている。
【0176】
この態様によれば、第１インダクタ（Ｌ２；Ｌ３）は対応する第１電極（１４２；１４３）の近傍に配置され、かつ、第２インダクタ（Ｌ３；Ｌ１）は対応する第２電極（１４３；１４１）の近傍に配置されている。これにより、第１インダクタ（Ｌ２；Ｌ３）と第２インダクタ（Ｌ３；Ｌ１）との間の電磁界結合を低減することが可能となり、その結果、方向性結合器（１０；１０ａ～１０ｇ）の検波特性を向上させることが可能となる。
【0177】
第７の態様に係る方向性結合器（１０ｃ）では、第４又は第５の態様において、基板（５０）は、第１インダクタ（Ｌ１）及び第２インダクタ（Ｌ２）が内部に設けられている多層基板である。第１インダクタ（Ｌ１）の少なくとも一部は、第２インダクタ（Ｌ２）とは異なる層に設けられている。
【0178】
この態様によれば、第１インダクタ（Ｌ１）と第２インダクタ（Ｌ２）との間の電磁界結合を低減することが可能となる。
【0179】
第８の態様に係る方向性結合器（１０ｂ）では、第４の態様において、第１インダクタ（Ｌ１）及び第２インダクタ（Ｌ２）の一方は、半導体チップ（６０）に含まれている。第１インダクタ（Ｌ１）及び第２インダクタ（Ｌ２）の他方は、基板（５０）に設けられている。
【0180】
この態様によれば、第１インダクタ（Ｌ１）と第２インダクタ（Ｌ２）との間の電磁界結合を低減することが可能となる。
【0181】
第９の態様に係る方向性結合器（１０；１０ａ～１０ｆ）は、第８の態様において、第３出力端子（３１１）と、第３インダクタ（Ｌ１）と、を更に備える。第３出力端子（３１１）は、外部からの検波信号を出力するための端子である。第３インダクタ（Ｌ１）は、第３出力端子（３１１）を含む第３信号経路（Ｒ１）上に設けられている。半導体チップ（６０）は、第３インダクタ（Ｌ１）を更に含む。
【0182】
この態様によれば、第１インダクタ（Ｌ２）又は第２インダクタ（Ｌ３）と第３インダクタ（Ｌ１）との間の電磁界結合を低減することが可能となる。
【0183】
第１０の態様に係る方向性結合器（１０ｇ）は、第５の態様において、第１インダクタ（Ｌ３）及び第２インダクタ（Ｌ１）の一方は、半導体チップ（６０）に含まれている。第１インダクタ（Ｌ３）及び第２インダクタ（Ｌ１）の他方は、基板（５０）に設けられている。
【0184】
この態様によれば、第１インダクタ（Ｌ３）と第２インダクタ（Ｌ１）との間の電磁界結合を低減することが可能となる。
【0185】
第１１の態様に係る方向性結合器（１０；１０ａ～１０ｆ）は、第１、第３、第４、第６、第７、第８又は第９の態様において、スイッチ（６）を更に備える。スイッチ（６）は、第１共通端子（６０１）、第２共通端子（６０２）、第１選択端子（６１，６２）、及び第２選択端子（６３，６４）を有する。第１共通端子（６０１）は、第１出力端子（３１２）に接続される。第２共通端子（６０２）は、第２出力端子（３１３）に接続される。第１選択端子（６１，６２）は、第１副線路（１２，１３）に接続されている。第２選択端子（６３，６４）は、第２副線路（２２，２３）に接続されている。スイッチ（６）は、第１共通端子（６０１）と第１選択端子（６１，６２）とが接続され、かつ第２共通端子（６０２）と第２選択端子（６３，６４）とが接続されるモードを有する。
【0186】
この態様によれば、方向性結合器（１０；１０ａ～１０ｆ）をキャリアアグリゲーションに対応させることが可能となる。
【0187】
第１２の態様に係る方向性結合器（１０ｇ）は、第２、第３、第５、第６、第７又は第１０の態様において、スイッチ（６）を更に備える。スイッチ（６）は、第１共通端子（６０１）、第２共通端子（６０３）、第１選択端子（６１，６２）、及び第２選択端子（６５，６６）を有する。第１共通端子（６０１）は、第１出力端子（３１３）に接続される。第２共通端子（６０３）は、外部出力端子（３１１）に接続される。第１選択端子（６１，６２）は、副線路（１２，１３）に接続されている。第２選択端子（６５，６６）は、検波信号が入力される外部入力端子（３４１，３４２）に接続されている。スイッチ（６）は、第１共通端子（６０１）と第１選択端子（６１，６２）とが接続され、かつ第２共通端子（６０３）と第２選択端子（６５，６６）とが接続されるモードを有する。
【0188】
この態様によれば、方向性結合器（１０ｇ）をキャリアアグリゲーションに対応させることが可能となる。
【0189】
第１３の態様に係る方向性結合器（１０ｆ）は、第１～第１２の態様のいずれか１つにおいて、減衰器（４２，４３）を更に備える。減衰器（４２，４３）は、第１出力端子（３１２）及び第２出力端子（３１３）に接続されており、第１検波信号及び第２検波信号の少なくとも一方を減衰させる。第１インダクタ（Ｌ２）及び第２インダクタ（Ｌ３）は、減衰器（４２，４３）における入力側の信号経路に設けられている。
【0190】
この態様によれば、第１検波信号を出力するための第１出力端子（３１２）と、第２検波信号を出力するための第２出力端子（３１３）と、を備えている。これにより、第１検波信号と第２検波信号とを同時に出力することが可能となる。すなわち、この態様によれば、複数の検波信号を同時に出力することが可能となる。
【0191】
第１４の態様に係る高周波モジュール（１００）は、第１～第１３の態様のいずれか１つの方向性結合器（１０；１０ａ～１０ｇ）と、フィルタ（１０１～１０４）と、を備える。フィルタ（１０１～１０４）は、方向性結合器（１０；１０ａ～１０ｇ）に接続されており、所定の周波数帯域の高周波信号を通過させる。
【0192】
この態様によれば、方向性結合器（１０；１０ａ～１０ｇ）を備えているので、複数の検波信号を同時に出力することが可能となる。
【0193】
第１５の態様に係る通信装置（３００）は、第１４の態様の高周波モジュール（１００）と、信号処理回路（２００）と、を備える。信号処理回路（２００）は、高周波モジュール（１００）に接続されている。
【0194】
この態様によれば、方向性結合器（１０；１０ａ～１０ｇ）を備えているので、複数の検波信号を同時に出力することが可能となる。
【符号の説明】
【0195】
５，６ 切替スイッチ
９ ＲＦＦＥ
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ 方向性結合器
１１ 第１主線路（主線路）
１２，１３ 第１副線路（副線路）
１４～１７ 終端回路
２１ 第２主線路
２２，２３ 第２副線路
３１ 第１接続端子
３２ 第２接続端子
３３ 第３接続端子
３４ 第４接続端子
３５ 第５接続端子
４１～４３ 減衰器
５０ 基板
５１ 第１端子
５２ 第２端子
５３ 第３端子
５４ 第４端子
５５ 第５端子
５６ 第６端子
６１～６６ 選択端子
７１～７３ フィルタ
８１～８３ 短絡スイッチ
１００ 高周波モジュール
１０１ 第１送信フィルタ
１０２ 第２送信フィルタ
１０３ 第１受信フィルタ
１０４ 第２受信フィルタ
１１１，１２１，１３１，２１１，２２１，２３１ 第１端
１１２，１２２，１３２，２１２，２２２，２３２ 第２端
１３３ 第１パワーアンプ
１３４ 第２パワーアンプ
１３５ 第１ローノイズアンプ
１３６ 第２ローノイズアンプ
１４１～１４３ 電極
１５０ 外部接続端子
１５１ 第１アンテナ端子
１５２ 第２アンテナ端子
１５３ 第１信号入力端子
１５４ 第２信号入力端子
１５５ 第１信号出力端子
１５６ 第２信号出力端子
２００ 信号処理回路
２０１ ＲＦ信号処理回路
２０２ ベースバンド信号処理回路
３００ 通信装置
３０１ 第１アンテナ
３０２ 第２アンテナ
３１１～３１３ 出力端子
３２１，３２２，３３１，３３２ 入出力端子
３４１，３４２ 外部入力端子
３５１～３５３ 制御端子
５０１ 第１主面
５０２ 第２主面
６０１～６０３ 共通端子
Ｃ１～Ｃ３ キャパシタ
Ｌ１～Ｌ３ インダクタ
Ｐ１ パターン部
Ｒ１～Ｒ３ 信号経路
Ｒ１１ 第１領域
Ｒ１２ 第２領域
Ｓ１～Ｓ３ スイッチ
９ ＲＦＦＥ
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ 方向性結合器
１１ 第１主線路（主線路）
１２，１３ 第１副線路（副線路）
１４～１７ 終端回路
２１ 第２主線路
２２，２３ 第２副線路
３１ 第１接続端子
３２ 第２接続端子
３３ 第３接続端子
３４ 第４接続端子
３５ 第５接続端子
４１～４３ 減衰器
５０ 基板
５１ 第１端子
５２ 第２端子
５３ 第３端子
５４ 第４端子
５５ 第５端子
５６ 第６端子
６１～６６ 選択端子
７１～７３ フィルタ
８１～８３ 短絡スイッチ
１００ 高周波モジュール
１０１ 第１送信フィルタ
１０２ 第２送信フィルタ
１０３ 第１受信フィルタ
１０４ 第２受信フィルタ
１１１，１２１，１３１，２１１，２２１，２３１ 第１端
１１２，１２２，１３２，２１２，２２２，２３２ 第２端
１３３ 第１パワーアンプ
１３４ 第２パワーアンプ
１３５ 第１ローノイズアンプ
１３６ 第２ローノイズアンプ
１４１～１４３ 電極
１５０ 外部接続端子
１５１ 第１アンテナ端子
１５２ 第２アンテナ端子
１５３ 第１信号入力端子
１５４ 第２信号入力端子
１５５ 第１信号出力端子
１５６ 第２信号出力端子
２００ 信号処理回路
２０１ ＲＦ信号処理回路
２０２ ベースバンド信号処理回路
３００ 通信装置
３０１ 第１アンテナ
３０２ 第２アンテナ
３１１～３１３ 出力端子
３２１，３２２，３３１，３３２ 入出力端子
３４１，３４２ 外部入力端子
３５１～３５３ 制御端子
５０１ 第１主面
５０２ 第２主面
６０１～６０３ 共通端子
Ｃ１～Ｃ３ キャパシタ
Ｌ１～Ｌ３ インダクタ
Ｐ１ パターン部
Ｒ１～Ｒ３ 信号経路
Ｒ１１ 第１領域
Ｒ１２ 第２領域
Ｓ１～Ｓ３ スイッチ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】