知財求人 - 知財ポータルサイト「IP Force」
▶ ズハイ アクセス セミコンダクター シーオー．，エルティーディーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024032672
(43)【公開日】2024-03-12
(54)【発明の名称】埋め込みフリップチップパッケージ基板及びその製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20240305BHJP
H05K 3/46 20060101ALI20240305BHJP
H05K 3/00 20060101ALI20240305BHJP
【ＦＩ】
H01L23/12 501B
H05K3/46 Q
H05K3/46 B
H05K3/46 N
H05K3/00 K
H05K3/00 N
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023131840
(22)【出願日】2023-08-14
(31)【優先権主張番号】202211042694.6
(32)【優先日】2022-08-29
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】521133551
【氏名又は名称】ズハイ アクセス セミコンダクター シーオー．，エルティーディー
【氏名又は名称原語表記】Ｚｈｕｈａｉ Ａｃｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ
(74)【代理人】
【識別番号】100088904
【弁理士】
【氏名又は名称】庄司 隆
(74)【代理人】
【識別番号】100124453
【弁理士】
【氏名又は名称】資延 由利子
(74)【代理人】
【識別番号】100135208
【弁理士】
【氏名又は名称】大杉 卓也
(74)【代理人】
【識別番号】100183656
【弁理士】
【氏名又は名称】庄司 晃
(74)【代理人】
【識別番号】100224786
【弁理士】
【氏名又は名称】大島 卓之
(74)【代理人】
【識別番号】100225015
【弁理士】
【氏名又は名称】中島 彩夏
(74)【代理人】
【識別番号】100231647
【弁理士】
【氏名又は名称】千種 美也子
(72)【発明者】
【氏名】チェン ケンメイ
(72)【発明者】
【氏名】リン ウェンジァン
(72)【発明者】
【氏名】ファン ガオ
(72)【発明者】
【氏名】ファン ベンキア
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA32
5E316AA33
5E316AA43
5E316CC08
5E316CC32
5E316CC34
5E316DD17
5E316DD24
5E316DD32
5E316DD33
5E316DD48
5E316FF01
5E316FF04
5E316FF07
5E316FF14
5E316GG15
5E316GG17
5E316GG22
5E316GG23
5E316GG25
5E316GG28
5E316HH32
5E316HH33
5E316JJ12
5E316JJ13
5E316JJ23
(57)【要約】 （修正有）
【課題】プロセスフローを短縮し、製造コストを低減する埋め込みフリップチップパッケージ基板及びその製造方法を提供する。
【解決手段】埋め込みフリップチップパッケージ基板は、第１誘電体層３と、第１誘電体層３の下方の第１回路層２と、第１誘電体層３におけるパッケージ層８と、含む。パッケージ層８を製造する材料は、一般的にガラス繊維のない材料であり、例えば味の素ＡＢＦ材料又はＲＣＦ材料などである。基板はさらに、パッケージ層の内部に埋め込まれたフリップチップ７を含み、ここでフリップチップ７に溶接端子７０１が設置され、溶接端子７０１は、半田バンプであり、半田バンプは、錫鉛バンプ又は銅バンプであってもよい。基板はさらに、パッケージ層８における第２誘電体層９をさらに含み、第２誘電体層９と第１誘電体層３は、同じ材料と厚さを選択することができる。
【選択図】図１
【解決手段】埋め込みフリップチップパッケージ基板は、第１誘電体層３と、第１誘電体層３の下方の第１回路層２と、第１誘電体層３におけるパッケージ層８と、含む。パッケージ層８を製造する材料は、一般的にガラス繊維のない材料であり、例えば味の素ＡＢＦ材料又はＲＣＦ材料などである。基板はさらに、パッケージ層の内部に埋め込まれたフリップチップ７を含み、ここでフリップチップ７に溶接端子７０１が設置され、溶接端子７０１は、半田バンプであり、半田バンプは、錫鉛バンプ又は銅バンプであってもよい。基板はさらに、パッケージ層８における第２誘電体層９をさらに含み、第２誘電体層９と第１誘電体層３は、同じ材料と厚さを選択することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
キャリアを提供し、前記キャリアの上面に第１回路層を製造し、前記第１回路層に第１誘電体層を積層するステップ（ａ）と、
前記第１誘電体層に第１開きウインドウを形成し、且つ前記第１開きウインドウ内に第１銅ピラーを充填し、前記第１銅ピラーを第１回路層に電気的に接続させるステップ（ｂ）と、
前記第１誘電体層に第２開きウインドウを形成し、前記第２開きウインドウにフリップチップを取り付け、前記第１回路層及び前記フリップチップの端子を前記第２開きウインドウにより電気的に接続させるステップ（ｃ）と、
前記第１誘電体層に順にパッケージ層及び第２誘電体層を積み重ねるステップ（ｄ）であって、前記第２誘電体層の前記パッケージ層から離れる上面に第１金属層が覆われるステップ（ｄ）と、
前記パッケージ層及び前記第２誘電体層を圧着し、パッケージ層に前記第１銅ピラー及び前記フリップチップを封止させ、且つ前記パッケージ層を硬化させるステップ（ｅ）と、
前記第１金属層、前記第２誘電体層及び前記パッケージ層に孔を開け、層間導通ブラインドビアを形成するステップ（ｆ）であって、前記層間導通ブラインドビアが前記第１銅ピラーの上面を露出させるステップ（ｆ）と、
前記第１金属層の上面に第２回路層を形成するステップ（ｇ）であって、前記第２回路層が第１銅ピラーを介して前記第１回路層に電気的に接続されるステップ（ｇ）と、
前記キャリアを除去し、パッケージ基板を得るステップ（ｈ）と、を含む、
ことを特徴とする埋め込みフリップチップパッケージ基板の製造方法。
前記第１誘電体層に第１開きウインドウを形成し、且つ前記第１開きウインドウ内に第１銅ピラーを充填し、前記第１銅ピラーを第１回路層に電気的に接続させるステップ（ｂ）と、
前記第１誘電体層に第２開きウインドウを形成し、前記第２開きウインドウにフリップチップを取り付け、前記第１回路層及び前記フリップチップの端子を前記第２開きウインドウにより電気的に接続させるステップ（ｃ）と、
前記第１誘電体層に順にパッケージ層及び第２誘電体層を積み重ねるステップ（ｄ）であって、前記第２誘電体層の前記パッケージ層から離れる上面に第１金属層が覆われるステップ（ｄ）と、
前記パッケージ層及び前記第２誘電体層を圧着し、パッケージ層に前記第１銅ピラー及び前記フリップチップを封止させ、且つ前記パッケージ層を硬化させるステップ（ｅ）と、
前記第１金属層、前記第２誘電体層及び前記パッケージ層に孔を開け、層間導通ブラインドビアを形成するステップ（ｆ）であって、前記層間導通ブラインドビアが前記第１銅ピラーの上面を露出させるステップ（ｆ）と、
前記第１金属層の上面に第２回路層を形成するステップ（ｇ）であって、前記第２回路層が第１銅ピラーを介して前記第１回路層に電気的に接続されるステップ（ｇ）と、
前記キャリアを除去し、パッケージ基板を得るステップ（ｈ）と、を含む、
ことを特徴とする埋め込みフリップチップパッケージ基板の製造方法。
【請求項2】
前記ステップ（ａ）は、
前記キャリアの上面に第２金属層を製造し、前記第２金属層の上面に第３金属層を製造することであって、前記第２金属層及び前記第３金属層は、互いに物理的圧着し、且つ物理的引裂の方式により分離を実現できることを含む、
ことを特徴とする請求項１に記載の方法。
前記キャリアの上面に第２金属層を製造し、前記第２金属層の上面に第３金属層を製造することであって、前記第２金属層及び前記第３金属層は、互いに物理的圧着し、且つ物理的引裂の方式により分離を実現できることを含む、
ことを特徴とする請求項１に記載の方法。
【請求項3】
前記ステップ（ｂ）は、
レーザドリル加工により前記第１誘電体層を処理し、第１開きウインドウを形成するステップ（ｂ１）であって、前記第１開きウインドウが前記第１回路層を露出させるステップ（ｂ１）と、
前記第１誘電体層の上面及び前記第１開きウインドウに無電解銅めっき又は物理スパッタリングの方式により第１金属シード層を製造するステップ（ｂ２）と、
前記第１金属シード層の上面に耐めっき性のドライフィルム層を製造し、且つ前記第１開きウインドウの上方の耐めっき性のドライフィルムに対して露光現像を行い、現像して前記第１銅ピラーの開きウインドウパターンを得、前記開きウインドウパターンを電気めっきし、前記第１銅ピラーを形成するステップ（ｂ３）と、
前記耐めっき性のドライフィルム層を剥離し、且つ前記第１誘電体層の上面に覆われる前記第１金属シード層をエッチングするステップ（ｂ４）と、を含み、
ここで前記第１銅ピラーは、前記第１金属シード層を介して前記第１回路に電気的に接続される、
ことを特徴とする請求項１に記載の方法。
レーザドリル加工により前記第１誘電体層を処理し、第１開きウインドウを形成するステップ（ｂ１）であって、前記第１開きウインドウが前記第１回路層を露出させるステップ（ｂ１）と、
前記第１誘電体層の上面及び前記第１開きウインドウに無電解銅めっき又は物理スパッタリングの方式により第１金属シード層を製造するステップ（ｂ２）と、
前記第１金属シード層の上面に耐めっき性のドライフィルム層を製造し、且つ前記第１開きウインドウの上方の耐めっき性のドライフィルムに対して露光現像を行い、現像して前記第１銅ピラーの開きウインドウパターンを得、前記開きウインドウパターンを電気めっきし、前記第１銅ピラーを形成するステップ（ｂ３）と、
前記耐めっき性のドライフィルム層を剥離し、且つ前記第１誘電体層の上面に覆われる前記第１金属シード層をエッチングするステップ（ｂ４）と、を含み、
ここで前記第１銅ピラーは、前記第１金属シード層を介して前記第１回路に電気的に接続される、
ことを特徴とする請求項１に記載の方法。
【請求項4】
前記ステップ（ｃ）は、
レーザドリル加工により前記第１誘電体層を処理し、第２開きウインドウを形成するステップ（ｃ１）であって、前記第２開きウインドウが前記第１回路層を露出させるステップ（ｃ１）と、
前記フリップチップの端子を前記第２開きウインドウに挿入し、リフロー溶接により前記第１回路層を接続し、前記フリップチップと前記第１回路層との電気的な接続を実現するステップ（ｃ２）と、を含む、
ことを特徴とする請求項１に記載の方法。
レーザドリル加工により前記第１誘電体層を処理し、第２開きウインドウを形成するステップ（ｃ１）であって、前記第２開きウインドウが前記第１回路層を露出させるステップ（ｃ１）と、
前記フリップチップの端子を前記第２開きウインドウに挿入し、リフロー溶接により前記第１回路層を接続し、前記フリップチップと前記第１回路層との電気的な接続を実現するステップ（ｃ２）と、を含む、
ことを特徴とする請求項１に記載の方法。
【請求項5】
前記ステップ（ｅ）は、
前記パッケージ層の上面に第２誘電体層を製造するステップ（ｅ１）であって、前記第２誘電体層が前記第１誘電体層と同じ厚さになるように構成されるステップ（ｅ１）と、
前記第２誘電体層の上面に第１金属層を製造するステップ（ｅ２）と、
前記パッケージ層、前記第２誘電体層及び前記第１金属層を真空ラミネーターにより圧着し、且つ硬化処理を行うステップ（ｅ３）であって、前記第１銅ピラー及び前記フリップチップがいずれも前記パッケージ層の内部に埋め込まれるステップ（ｅ３）と、を含む、
ことを特徴とする請求項１に記載の方法。
前記パッケージ層の上面に第２誘電体層を製造するステップ（ｅ１）であって、前記第２誘電体層が前記第１誘電体層と同じ厚さになるように構成されるステップ（ｅ１）と、
前記第２誘電体層の上面に第１金属層を製造するステップ（ｅ２）と、
前記パッケージ層、前記第２誘電体層及び前記第１金属層を真空ラミネーターにより圧着し、且つ硬化処理を行うステップ（ｅ３）であって、前記第１銅ピラー及び前記フリップチップがいずれも前記パッケージ層の内部に埋め込まれるステップ（ｅ３）と、を含む、
ことを特徴とする請求項１に記載の方法。
【請求項6】
前記ステップ（ｇ）は、
無電解銅めっき又は物理スパッタリングの方式により前記第１金属層の表面に第２金属シード層を形成するステップであって、前記第２金属シード層が前記層間導通ブラインドビアを覆うステップと、
前記第２金属シード層に前記第２回路層を形成するステップと、
前記第２金属シード層及び前記第１金属層をエッチングするステップと、を含み、
ここで、前記第２回路層は、前記第２金属シード層を介して前記第１銅ピラーに電気的に接続される、
ことを特徴とする請求項１に記載の方法。
無電解銅めっき又は物理スパッタリングの方式により前記第１金属層の表面に第２金属シード層を形成するステップであって、前記第２金属シード層が前記層間導通ブラインドビアを覆うステップと、
前記第２金属シード層に前記第２回路層を形成するステップと、
前記第２金属シード層及び前記第１金属層をエッチングするステップと、を含み、
ここで、前記第２回路層は、前記第２金属シード層を介して前記第１銅ピラーに電気的に接続される、
ことを特徴とする請求項１に記載の方法。
【請求項7】
ステップ（ｈ）は、物理的引裂により、前記第２金属層及び前記第３金属層を分離して前記キャリアを除去するステップを含む、ことを特徴とする請求項２に記載の方法。
【請求項8】
前記ステップ（ｅ３）は、
前記フリップチップと前記第１誘電体層との間の隙間を前記パッケージ層の流動性により充填するステップを含む、
ことを特徴とする請求項５に記載の方法。
前記フリップチップと前記第１誘電体層との間の隙間を前記パッケージ層の流動性により充填するステップを含む、
ことを特徴とする請求項５に記載の方法。
【請求項9】
第１回路層と、前記第１回路層における第１誘電体層と、前記第１誘電体層に取り付けられる、端子が前記第１誘電体層を貫通して前記第１回路層に電気的に接続されるフリップチップと、前記フリップチップを封止する、前記第１誘電体層におけるパッケージ層と、前記パッケージ層における第２誘電体層と、前記第２誘電体層における第２回路層であって、前記第１回路層と前記第２回路層が第１銅ピラーを介して電気的に接続される第２回路層と、を含み、ここで前記第１誘電体層及び前記第２誘電体層は、同じ材質である、
ことを特徴とする埋め込みフリップチップパッケージ基板。
ことを特徴とする埋め込みフリップチップパッケージ基板。
【請求項10】
前記第２誘電体層及び前記第１誘電体層は、同じ厚さである、ことを特徴とする請求項９に記載の埋め込みフリップチップパッケージ基板。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、半導体パッケージ技術の分野に関し、特に埋め込みフリップチップパッケージ基板及び製造方法に関する。
【背景技術】
【0002】
電子産業の継続的な発展に伴い、電子製品の多機能及び小型化が発展傾向になる。パッケージ基板の分野において、素子を基板内部に埋め込むことにより電子製品の高集積多機能、小型化への需要の実現を補助することができる。
【0003】
関連技術におけるフリップチップは、一般的に基板（Ｓｕｂｓｔｒａｔｅ）の表面、すなわちソルダーレジスト面にマウントされ、基板の内部に埋め込まず、モールディング（Ｍｏｌｄｉｎｇ）の形式でチップを包み込み、また、従来の埋め込み技術は、一般的にまず基板に空洞（Ｃａｖｉｔｙ）を製造し、続いて埋め込み対象のデバイスをＣａｖｉｔｙ内にマウントし、さらに媒体材料を圧着してＣａｖｉｔｙを充填し、埋め込みデバイスを覆う。最後にレーザドリル加工、ＰＩＤ誘電体パターン転写、サンドブラストなどの方式によりチップ端子を導通する小孔を形成し、続いて小孔を電気めっきし、チップと基板との間の電気的な相互接続を実現する。
【0004】
そのほか、チップを包み込む過程において、片面のモールディングを実施するためか、チップの上下が対称構造ではなく、パッケージした後に硬化する過程において、基板全体が湾曲現象を発生しやすい。
【発明の概要】
【発明が解決しようとする課題】
【0005】
これに鑑みて、本願の目的は、埋め込みフリップチップパッケージ基板及びその製造方法を提供することであり、当該埋め込みフリップチップパッケージ基板は、空洞を製造する必要がなく、フリップチップと第１回路層との電気的な接続は、レーザドリル加工などの方式によりさらに電気めっきして導通する必要があり、プロセスフローを短縮し、製造コストを低減する。
【課題を解決するための手段】
【0006】
上記目的に基づき、本願は、埋め込みフリップチップパッケージ基板及びその製造方法を提供し、
第１態様において、本願にて提供される埋め込みフリップチップパッケージ基板の製造方法は、
キャリアを提供し、前記キャリアの上面に第１回路層を製造し、前記第１回路層に第１誘電体層を積層するステップ（ａ）と、
前記第１誘電体層に第１開きウインドウを形成し、且つ前記第１開きウインドウ内に第１銅ピラーを充填し、前記第１銅ピラーを第１回路層に電気的に接続させるステップ（ｂ）と、
前記第１誘電体層に第２開きウインドウを形成し、前記第２開きウインドウにフリップチップを取り付け、前記第１回路層及び前記フリップチップの端子を前記第２開きウインドウにより電気的に接続させるステップ（ｃ）と、
前記第１誘電体層に順にパッケージ層及び第２誘電体層を積み重ねるステップ（ｄ）であって、前記第２誘電体層の前記パッケージ層から離れる上面に第１金属層が覆われるステップ（ｄ）と、
前記パッケージ層及び前記第２誘電体層を圧着し、パッケージ層に前記第１銅ピラー及び前記フリップチップを封止させ、且つ前記パッケージ層を硬化させるステップ（ｅ）と、
前記第１金属層、前記第２誘電体層及び前記パッケージ層に孔を開け、層間導通ブラインドビアを形成するステップ（ｆ）であって、前記層間導通ブラインドビアが前記第１銅ピラーの上面を露出させるステップ（ｆ）と、
前記第１金属層の上面に第２回路層を形成するステップ（ｇ）であって、前記第２回路層が第１銅ピラーを介して前記第１回路層に電気的に接続されるステップ（ｇ）と、
前記キャリアを除去し、前記パッケージ基板を得るステップ（ｈ）と、を含む。
第１態様において、本願にて提供される埋め込みフリップチップパッケージ基板の製造方法は、
キャリアを提供し、前記キャリアの上面に第１回路層を製造し、前記第１回路層に第１誘電体層を積層するステップ（ａ）と、
前記第１誘電体層に第１開きウインドウを形成し、且つ前記第１開きウインドウ内に第１銅ピラーを充填し、前記第１銅ピラーを第１回路層に電気的に接続させるステップ（ｂ）と、
前記第１誘電体層に第２開きウインドウを形成し、前記第２開きウインドウにフリップチップを取り付け、前記第１回路層及び前記フリップチップの端子を前記第２開きウインドウにより電気的に接続させるステップ（ｃ）と、
前記第１誘電体層に順にパッケージ層及び第２誘電体層を積み重ねるステップ（ｄ）であって、前記第２誘電体層の前記パッケージ層から離れる上面に第１金属層が覆われるステップ（ｄ）と、
前記パッケージ層及び前記第２誘電体層を圧着し、パッケージ層に前記第１銅ピラー及び前記フリップチップを封止させ、且つ前記パッケージ層を硬化させるステップ（ｅ）と、
前記第１金属層、前記第２誘電体層及び前記パッケージ層に孔を開け、層間導通ブラインドビアを形成するステップ（ｆ）であって、前記層間導通ブラインドビアが前記第１銅ピラーの上面を露出させるステップ（ｆ）と、
前記第１金属層の上面に第２回路層を形成するステップ（ｇ）であって、前記第２回路層が第１銅ピラーを介して前記第１回路層に電気的に接続されるステップ（ｇ）と、
前記キャリアを除去し、前記パッケージ基板を得るステップ（ｈ）と、を含む。
【0007】
第２態様において、本願にてさらに提供される埋め込みフリップチップパッケージ基板は、
第１回路層と、前記第１回路層における第１誘電体層と、前記第１誘電体層に取り付けられる、端子が前記第１誘電体層を貫通して前記第１回路層に電気的に接続されるフリップチップと、前記フリップチップを封止する、前記第１誘電体層におけるパッケージ層と、前記パッケージ層における第２誘電体層と、前記第２誘電体層における第２回路層であって、前記第１回路層と前記第２回路層が第１銅ピラーを介して電気的に接続される第２回路層と、を含み、ここで前記第１誘電体層及び前記第２誘電体層は、同じ材質である。
第１回路層と、前記第１回路層における第１誘電体層と、前記第１誘電体層に取り付けられる、端子が前記第１誘電体層を貫通して前記第１回路層に電気的に接続されるフリップチップと、前記フリップチップを封止する、前記第１誘電体層におけるパッケージ層と、前記パッケージ層における第２誘電体層と、前記第２誘電体層における第２回路層であって、前記第１回路層と前記第２回路層が第１銅ピラーを介して電気的に接続される第２回路層と、を含み、ここで前記第１誘電体層及び前記第２誘電体層は、同じ材質である。
【0008】
選択可能に、前記第２誘電体層及び前記第１誘電体層は、基本的に同じ厚さである。
【0009】
上記から分かるように、本願にて提供される埋め込みフリップチップパッケージ基板及びその製造方法は、少なくとも以下の有益な効果を有する。本願の製造方法フローを使用し、従来の埋め込み技術のように空洞を予め製造する必要がなく、粘性物質を予め貼り付けてチップを接着する必要もないため、プロセスステップを減少し、製造難易度を低下させ、しかも、リフロー溶接によりチップを第１回路層に溶接し、チップと第１回路層との電気的な相互接続を容易に実現することができ、レーザドリル加工などの方式により導通孔及び電気めっき充填孔を製造してチップと第１回路層との電気的な接続を実現する必要がない。
【0010】
また、第１誘電体層と基本的に同じである第２誘電体層をパッケージ層に追加するため、パッケージ層が加熱硬化する時、第１及び第２誘電体層の熱膨張程度が同じで拘束作用を果たし、パッケージ層の上下面が受ける応力が基本的に同じであるため、従来技術において硬化過程にパッケージ層の上下面が受ける応力が異なることによる基板の反り問題が発生しない。
【図面の簡単な説明】
【0011】
本願又は関連技術における技術的解決手段をより明確に説明するために、以下、実施例又は関連技術の記述に用いる必要がある図面を簡単に紹介し、明らかに、以下の記述における図面は、本願の実施例に過ぎず、当業者にとって、創造的な労力をしない前提で、さらにこれらの図面に基づいて他の図面を得ることができる。
【図1】本願の１つの実施例のキャリアを除去する前の全体構造の断面概略図である。
【図2】本願の１つの実施例の全体構造の断面概略図である。
【図3】ａ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｂ 本願の１つの実施例の製造フローの中間状態の断面概略図である。
【図3-1】ｃ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｄ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｅ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｆ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｇ 本願の１つの実施例の製造フローの中間状態の断面概略図である。
【図3-2】ｈ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｉ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｊ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｋ 本願の１つの実施例の製造フローの中間状態の断面概略図である。
【図3-3】ｌ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｍ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｎ 本願の１つの実施例の製造フローの中間状態の断面概略図である。
【図3-4】о 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｐ 本願の１つの実施例の製造フローの中間状態の断面概略図である。 ｑ 本願の１つの実施例の製造フローの中間状態の断面概略図である。
【図3-5】ｒ 本願の１つの実施例の製造フローの中間状態の断面概略図である。
【発明を実施するための形態】
【0012】
本願の目的、技術的解決手段及び利点をより明確に分かりやすくするために、以下、具体的な実施例と併せて、図面を参照しながら、本願をさらに詳細に説明する。理解すべきものとして、明細書に記述された具体的な実施例は、本願を解釈するためのものに過ぎず、本願を限定するためのものではないため、技術上の実質的な意味を有するものではなく、いかなる構造の修飾、比例関係の変化又は大きさの調整は、本願が発生可能な効果及び達成可能な目的に影響を与えない上で、いずれも本願に開示された技術的内容の範囲内に含まれるべきである。
【0013】
本部分において、本願の具体的な実施例を詳細に記述し、本願の好適な実施例は、図面に示され、図面の作用は、文字部分の記述をパターンで補充説明し、人が直感的、イメージ的に本願の各技術的特徴及び全体的な技術的解決手段を理解することができるが、それは本願の保護範囲に対する制限として理解することができない。
【0014】
なお、別に定義しない限り、本願の実施例に使用される技術用語又は科学用語は、本願の属する分野において一般的なスキルを有する者が理解した一般的な意味であるべきである。本願の実施例において使用される「第１」、「第２」及び類似の単語は、いかなる順序、数量又は重要性を表すものではなく、異なる構成部分を区別するためのものに過ぎない。「含む」又は「含有」などの類似する単語は、当該単語の前に出現する部品又は物品が当該単語の後に出現して列挙される部品又は物品及びその同等物を包含し、他の部品又は物品を排除しないことを意味する。「接続」又は「連結」などの類似する単語は、物理的又は機械的な接続に限定されず、直接的であるか間接的であるかを問わず、電気的な接続を含むことができる。「上」、「下」、「左」、「右」などは、相対的な位置関係を示すものに過ぎず、記述されるオブジェクトの絶対的な位置が変化すると、当該相対的な位置関係がそれに応じて変化する可能性もある。
【0015】
関連技術におけるフリップチップのパッケージ方法と区別され、本願は、フリップチップを表面にマウントすることから基板の内部に埋め込むことに変更し、しかも、まず基板に空洞を製造する必要もなく、続いて埋め込み対象のデバイスを空洞内にマウントし、また、チップを埋め込んだ後、レーザドリル加工などの方式により導通孔と電気めっき充填孔を製造する必要もない。フリップチップ溶接点を、第１誘電体層を介して第１回路層にマウントするようにマウントし、さらにリフロー溶接によりチップと基板との電気的な相互接続を実現する。空洞を製造する必要があるため、チップと基板との相互接続は、レーザドリル加工などの方式によりさらに電気めっきして導通して電気的な接続を実現する必要があり、プロセスフローが長く、コストが高い。
【0016】
本願の実施例にて提供される埋め込みフリップチップパッケージ基板を理解しやすいために、以下、図面と組み合わせてその具体的な構造を説明する。まず図１及び図２を参照し、そのうち、図１に埋め込みフリップチップパッケージ基板の全体構造の断面概略図を示し、図２にそのキャリアを除去しない全体構造の断面概略図を示す。
【0017】
図１及び図２から分かるように、埋め込みフリップチップパッケージ基板は、第１誘電体層３と、第１誘電体層３の下方の第１回路層２と、第１誘電体層３におけるパッケージ層８であって、パッケージ層８を製造する材料は、一般的にガラス繊維のない材料であり、例えば味の素ＡＢＦ材料又はＲＣＦ材料などであるものと、を含み、パッケージ層の内部に埋め込まれたフリップチップ７をさらに含み、ここでフリップチップ７に溶接端子７０１が設置され、ここで溶接端子７０１は、半田バンプであり、半田バンプは、錫鉛バンプ又は銅バンプであってもよく、パッケージ層８における第２誘電体層９をさらに含み、第２誘電体層９と第１誘電体層３は、同じ材料と厚さを選択することができ、パッケージ層８を硬化する過程において、第１及び第２誘電体層の熱膨張程度が同じで拘束作用を果たし、パッケージ層の上下面が受ける応力が基本的に同じであるため、従来技術において硬化過程にパッケージ層の上下面が受ける応力が異なることによる基板の反り問題が発生しない。
【0018】
いくつかの実施例において、第２誘電体層９における第２回路層１２をさらに含み、ここで第１回路層２は、それぞれフリップチップ７の溶接端子７０１及び第２回路層１２に電気的に接続され、それによりパッケージ基板全体の内部の電気的な接続を完了させる。
【0019】
いくつかの実施例において、パッケージ層８にさらに第１銅ピラー５が封止され、それは第１回路層２及び第２回路層１２の電気的な接続を実現する。
【0020】
【0021】
埋め込みフリップチップ７パッケージ基板の製造方法は、以下のステップを含む。
【0022】
まず、図３（ａ）に示すように、キャリア１を提供し、キャリア１の材料は、一般的にガラス、樹脂とガラス繊維材料の混合物、金属又はシリコンなどの材料のうちの１種であってもよく、それは、パッケージ基板の製造過程において仮結合、積み上げ及び支持の役割を果たす。後続の製造過程において、１層ずつ製造する必要があるため、キャリア１を選択して後続の支持作用を果たし、ここでキャリア１の表面に分離可能な金属層、例えば銅、アルミニウム、ステンレス鋼又はアルミニウム合金などが施される。好ましくは、本実施例において、キャリア１の上面に２層の金属箔、例えば２層銅箔が被覆され、ここで２層金属箔は、物理的圧着により、その２者が物理的引裂の方式により分離を実現することができる。当該２層金属箔は、例えば、図示されている第２金属層１０１と第３金属層１０２である。第２金属層１０１の厚さは、１２～１８ｕｍであってもよく、第３金属層の厚さは、２ｕｍ～５ｕｍであってもよく、ここで、第２金属層１０１及び第３金属層１０２の厚さは、実際の状況に応じて変更することができ、ここでは限定されない。
【0023】
その後、図３（ｂ）に示すように、キャリア１の上面にＭＳＡＰプロセスにより第１回路層２を製造する。一般的に、図３（ｃ）に示すように、第１回路層２に第１誘電体層３が覆われて形成され、第１誘電体層３は、補強有機材料、例えばガラス繊維含有のＰＰ材料を選択することができる。
【0024】
続いて、図３（ｄ）に示すように、第１誘電体層３に対してレーザドリル加工処理を行い、第１開きウインドウ４を形成し、ここで第１開きウインドウ４は、第１回路層２を露出させ、その後の工程において第１銅ピラー５が第１回路層２に電気的に接続されるために準備する。
【0025】
次に、図３（ｅ）に示すように、第１誘電体層３の上面及び第１開きウインドウ４に無電解銅めっき又は物理スパッタリングの方式により第１金属シード層４０１を製造する。一般的に、第１銅ピラー５と第１回路層２との電気的な接続を実現するように配置する過程において、第１銅ピラー５と第１回路層２との接触精度を向上させるために、一般的に、２者の間に第１金属シード層４０１を形成する必要があり、無電解銅めっき又は物理スパッタリングの方法により、第１開きウインドウ４に第１金属シード層４０１を形成して後続の第１銅ピラー５を電気めっきする過程において、第１銅ピラー５と第１回路層２との緊密接触を実現することができる。
【0026】
その後、図３（ｆ）に示すように、第１金属シード層４０１の上面に耐めっき性のドライフィルム層４０２を製造し、耐めっき性のドライフィルム層４０２は、全体構造に対して耐めっき保護を行い、しかも、その後に電気めっきして第１銅ピラー５を形成することに有利である。
【0027】
図３（ｇ）に示すように、第１開きウインドウ４の上方の耐めっき性のドライフィルム層４０２に対して露光現像を行い、現像して第１銅ピラー５の開きウインドウパターン４０３を得る。
【0028】
図３（ｈ）に示すように、開きウインドウパターン４０３を電気めっきし、開きウインドウパターン４０３に第１銅ピラー５を形成し、この時、第１銅ピラー５は、第１金属シード層４０１を介して第１回路層２に電気的に接続される。
【0029】
次に、図３（ｉ）に示すように、耐めっき性のドライフィルム層４０２を剥離し、且つ第１金属シード層４０１を露出させる。
【0030】
図３（ｊ）に示すように、第１誘電体層３の上面に露出する第１金属シード層４０１をエッチングする。
【0031】
続いて、図３（ｄ）に示すように、レーザドリル加工により第１誘電体層３を処理し、第２開きウインドウ６を形成し、ここで、プロセスフローを節約するために、第１開きウインドウ４を行うと同時に、レーザドリル加工により第２開きウインドウ６を同時に形成することもでき、第２開きウインドウ６は、フリップチップ７が第１回路層２に連通するために用いられる。
【0032】
図３（ｋ）に示すように、フリップチップ７の溶接端子７０１をフラックスフィルムにおいてフラックスに漬け、フリップチップ７の溶接端子７０１を第２開きウインドウ６に挿入し、ここで溶接端子７０１は、半田バンプであり、半田バンプは、金属バンプであり、例えば錫鉛バンプ又は銅バンプであってもよく、フラックスを漬ける作用は、溶接端子７０１を第２開きウインドウ６に挿入する時、チップ７のフリップを固定する作用を果たすことができ、チップ７は、第２開きウインドウ６に挿入した後に位置が変化せず、しかも、フラックスは、その後のプロセスフローにおいて溶接端子７０１が溶接する時、溶接点７０１の表面を濡れ、溶接可能性を向上させる役割を果たすことができる。
【0033】
その後、図３（ｌ）に示すように、第１回路層２に電源を接続し、第１回路層２を加熱して第２開きウインドウ６における溶接端子７０１に対してリフロー溶接を行い、フリップチップ７と第１回路層２との電気的な接続を実現し、リフロー溶接の過程において、溶接端子７０１を溶接することにより、溶接点７０１が第２開きウインドウ６に緊密に溶接され、チップ７が第１回路層２に電気的に接続され、しかも、チップ７も溶接端子７０１を介して固定効果を達成する。
【0034】
次に、図３（ｍ）に示すように、パッケージ層８を第１銅ピラー５及びチップ７の上方に積み重ねるとともに、パッケージ層８の上面に第２誘電体層９を積み重ね、ここで第２誘電体層９の上面に第１金属層１０が形成される。ここで、パッケージ層８は、その後のプロセスフローにおいて第１銅ピラー５及びチップ７を圧着するように配置され、それによりパッケージ層８に第１銅ピラー５及びフリップチップ７を封止させ、パッケージ層８は、ガラス繊維のない媒体材料、例えば味の素ＡＢＦ材料又はＲＣＦ材料などを選択することができ、ここでは限定されない。
【0035】
続いて、図３（ｎ）に示すように、第１金属層１０、第２誘電体層９及びパッケージ層８を同時に真空ラミネーターで圧着し、且つパッケージ層８に対して硬化処理を行う。圧着が完了した後、パッケージ層８全体は、第１銅ピラー５及びフリップチップ７を完全にカバーリングし、その後にオーブン内で焼付硬化してもよく、積層機で圧着して硬化してもよい。パッケージ層８を圧着する時、パッケージ層８は、自身の流動性及び毛細作用を利用してフリップチップ７と第１誘電体層３との間の隙間を充填することができ、ここでフリップチップ７を十分にパッケージ及び保護するために、パッケージ層８の厚さは、フリップチップ７の厚さ以上である必要があり、このようにパッケージ層８にフリップチップ７を完全にカバーリングさせることができる。
【0036】
パッケージ層８を加熱硬化させる過程において、パッケージ層８の上下方の材料が異なるため、パッケージ層８の上下面に応力のバランスを取らず、それによりパッケージ層８が硬化する過程において反りを形成することが多い。しかし本実施例において、パッケージ層８の上下方は、それぞれ第２誘電体層９と第１誘電体層３であり、第２誘電体層９及び第１誘電体層３は、同じ材質であり、表面にいずれも金属回路層を有し、且つ２者が基本的に同じ厚さであってもよいため、２者の熱膨張係数がほぼ等しく、対称的な拘束作用を果たす。そのため、パッケージ層８が加熱硬化する過程において、その上下面の構造が対称であり、応力が同じであり、パッケージ層８に反り現象が発生することを効果的に回避する。
【0037】
次に、図３（ｏ）に示すように、レーザドリル加工により第１金属層１０、第２誘電体層９及びパッケージ層８を処理し、層間導通ブラインドビア１１を形成し、層間導通ブラインドビア１１は、第１銅ピラー５の上面を露出させ、その後のプロセスフローにおいて第２回路層１２を製造し、及び第１銅ピラー５を介して第１回路層２と第２回路層１２との電気的な接続を実現するために準備する。
【0038】
その後、図３（ｐ）に示すように、無電解銅めっき又は物理スパッタリングの方式により第１金属層１０の表面に１層の第２金属シード層１１１を形成し、ここで、第２金属シード層１１１は、層間導通ブラインドビア１１を覆う。
【0039】
その後、図３（ｑ）に示すように、第２金属の上面に第２回路層１２を製造し、ここで第２回路層１２は、第１銅ピラー５を介して第１回路層２に電気的に接続され、第２金属シード層１１１及び前記第１金属層１０をエッチングし、ここまで、第１銅ピラー５の下面は、第１金属シード層４０１を介して第１回路層２に電気的に接続され、第１銅ピラー５の上面は、第２金属シード層１１１を介して第２回路層１２に電気的に接続され、チップ７の端子は、第１誘電体層３を貫通して第１回路層２に電気的に接続される。
【0040】
図３（ｒ）に示すように、キャリア１を除去し、パッケージ基板を得、物理的引裂の方式により、第２金属層１０１及び第３金属層１０２を分離し、分離した後に第２金属層１０１及びキャリア１は、依然として付着し、第２金属層１０１の上面に第３金属層１０２を再び物理的圧着することにより、第２金属層１０１及びキャリア１のリサイクルを実現し、コストを節約することができる。分離が完了した後、第１誘電体層３と第１回路層２の下方の第３金属層１０２をエッチングし、エッチングする過程において、第１回路層２を損傷しないように注意する必要がある。別の実施形態として、第３金属層１０２の上面にニッケル層などのエッチングストッパ層を形成し、第３金属層１０２をエッチングする時に第１回路層２を保護するようにしてもよい。
【0041】
なお、上記は、本願のいくつかの実施例について記述する。他の実施例は、添付の特許請求の範囲内である。場合によっては、特許請求の範囲に記載の動作又はステップは、上記実施例と異なる順序で実行することができ且つ依然として所望の結果を実現することができる。また、図面に記述された過程は、所望の結果を実現するために、必ずしも示された特定の順序又は連続的な順序を必要としない。特定の実施形態において、マルチタスク処理及び並列処理も可能であり、又は有利である可能性がある。
【0042】
当業者が理解すべきものとして、以上のいかなる実施例の討論は、例示的なものに過ぎず、本願の範囲（特許請求の範囲を含む）がこれらの例に限定されることを意図するものではなく、本願の考えで、以上の実施例又は異なる実施例における技術的特徴の間も組み合わせることもでき、ステップは、任意の順序で実現することができ、上記の本願の実施例の異なる点の多くの他の変化が存在し、簡明化にするためにそれらは詳細に提供されない。
【0043】
また、説明及び議論を簡略化にし、また本願の実施例を理解しにくくしないようにするために、提供される図面において集積回路（ＩＣ）チップ及び他の部品との公知の電源／グランド接続を示すか又は示さなくてもよい。また、本願の実施例を理解しにくいことを回避するために、装置をブロック図の形で示すことができ、これは、以下の事実、すなわち、これらのブロック図の装置の実施形態に関する詳細は、本願の実施例を実施しようとするプラットフォームに大きく依存する（すなわち、これらの詳細は、当業者の理解の範囲内に完全にあるべきである）ことも考慮する。具体的な詳細（例えば、回路）を説明して本願の例示的な実施例を記述する場合、当業者にとって明らかなように、これらの具体的な詳細がない場合又はこれらの具体的な詳細が変化する場合に本願の実施例を実施することができる。したがって、これらの記述は、説明的なものであり限定的なものではないと考えられるべきである。
【0044】
本願の具体的な実施例と組み合わせて本願を記述したが、前述したものに基づいて、これらの実施例の多くの置換、修正、及び変形が当業者にとって明らかである。例えば、他のメモリアーキテクチャ（例えば、ダイナミックＲＡＭ（ＤＲＡＭ））は、論じられている実施例を使用してもよい。
【0045】
本願の実施例は、添付した特許請求の範囲の広い範囲内におけるこのような全ての置換、修正、及び変形を包含することが意図される。したがって、本願の実施例の精神と原則内で行われるいかなる省略、修正、均等置換、改善などは、いずれも本願の保護範囲内に含まれるべきである。
【符号の説明】
【0046】
１ キャリア
２ 第１回路層
３ 第１誘電体層
４ 第１開きウインドウ
４０１ 第１金属シード層
４０２ ドライフィルム層
４０３ 開きウインドウパターン
５ 第１銅ピラー
６ 第２開きウインドウ
７ フリップチップ
７０１ 溶接端子
８ パッケージ層
９ 第２誘電体層
１０ 第１金属層
１０１ 第２金属層
１０２ 第３金属層
１１ 層間導通ブラインドビア
１１１ 第２金属シード層
１２ 第２回路層
２ 第１回路層
３ 第１誘電体層
４ 第１開きウインドウ
４０１ 第１金属シード層
４０２ ドライフィルム層
４０３ 開きウインドウパターン
５ 第１銅ピラー
６ 第２開きウインドウ
７ フリップチップ
７０１ 溶接端子
８ パッケージ層
９ 第２誘電体層
１０ 第１金属層
１０１ 第２金属層
１０２ 第３金属層
１１ 層間導通ブラインドビア
１１１ 第２金属シード層
１２ 第２回路層
【図1】
【図2】
【図3】
【図3-1】
【図3-2】
【図3-3】
【図3-4】
【図3-5】
