特開 2024-33418 積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024033418

(43)【公開日】2024-03-13

(54)【発明の名称】積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240306BHJP

   H01C 7/02 20060101ALI20240306BHJP

   H01C 7/04 20060101ALI20240306BHJP

   H01C 7/06 20060101ALI20240306BHJP

   H01C 7/10 20060101ALI20240306BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201C

H01G4/30 201G

H01G4/30 201D

H01C7/02

H01C7/04

H01C7/06

H01C7/10

H01G4/30 513

H01G4/30 516

H01G4/30 517

H01G4/30 311

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022136982

(22)【出願日】2022-08-30

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】金田 和巳

【テーマコード（参考）】

5E001

5E034

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC04

5E001AD04

5E001AJ01

5E034AB05

5E034BB05

5E034CB05

5E082AB03

5E082BC35

5E082EE11

5E082EE21

5E082GG11

5E082GG21

(57)【要約】

【課題】 ＩＲ劣化を抑制することができる積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法を提供する。
【解決手段】 積層セラミック電子部品は、複数の誘電体層１１と、複数の誘電体層１１を介して設けられ互いに対向する複数の内部電極層１２と、が積層された素体１０と、素体１０の第１側面に設けられ、複数の内部電極層１２が積層される方向において最も外側の２層の内部電極層１２に接続された第１外部電極２０ａと、素体１０の第１側面と反対側の第２側面に設けられ、２層の内部電極層１２以外の少なくとも一部の内部電極層１２に接続された第２外部電極２０ｂと、を備え、第１外部電極２０ａは、第２外部電極２０ｂよりも厚く形成されている。
【選択図】 図３

【特許請求の範囲】

【請求項1】

複数の誘電体層と、前記複数の誘電体層を介して設けられ互いに対向する複数の内部電極層と、が積層された素体と、
前記素体の第１側面に設けられ、前記複数の内部電極層が積層される方向において最も外側の２層の内部電極層に接続された第１外部電極と、
前記素体の前記第１側面と反対側の第２側面に設けられ、前記２層の内部電極層以外の少なくとも一部の内部電極層に接続された第２外部電極と、を備え、
前記第１外部電極は、前記第２外部電極よりも厚い、積層セラミック電子部品。

【請求項2】

前記複数の内部電極層のうち、前記第１外部電極に接続される内部電極層は、前記第２外部電極に接続される内部電極層より１層以上多い、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記第２外部電極の主成分の金属は、前記複数の内部電極層の主成分の金属と同じであり、
前記第１外部電極の主成分の金属は、前記複数の内部電極層の主成分の金属と異なる、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項4】

前記第１外部電極上および前記第２外部電極上にさらにメッキ層を有する、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項5】

前記複数の内部電極層の主成分の金属および前記第２外部電極の主成分の金属の融点は、前記第１外部電極の主成分の金属より高い、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項6】

前記複数の内部電極層および前記第２外部電極の主成分の金属は、ニッケルであり、
前記第１外部電極の主成分の金属は、銅である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項7】

前記第２外部電極は、セラミック粒子を含み、
前記第１外部電極は、ガラス成分を含む、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項8】

請求項１または請求項２に記載の積層セラミック電子部品と、
前記積層セラミック電子部品が実装された基板と、を備え、
前記第１外部電極は、陽極である、回路基板。

【請求項9】

内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向において最も外側の２層の前記内部電極パターンが第１側面に露出し、前記第１側面と反対側の第２側面に前記２層の前記内部電極パターン以外の内部電極パターンの少なくとも一部が露出するように積層体を得る工程と、
前記積層体に熱処理を行なうことによって素体を焼成する工程と、
前記素体と共に焼成するか、前記積層体を焼成した後に焼成することによって、前記第１側面に第１外部電極を形成する工程と、
前記素体と共に焼成するか、前記積層体を焼成した後に焼成することによって、前記第２側面に第２外部電極を形成する工程と、を含み、
前記第２外部電極よりも前記第１外部電極を厚く形成する、積層セラミック電子部品の製造方法。

【請求項10】

前記第２外部電極は、前記素体と共に焼成し、
前記第１外部電極は、前記素体を焼成した後に焼き付ける、請求項９に記載の積層セラミック電子部品の製造方法。

【請求項11】

前記第１外部電極を焼き付ける工程の温度を、前記第２外部電極を焼成する温度よりも低くする、請求項１０に記載の積層セラミック電子部品の製造方法。

【請求項12】

前記第１外部電極上および前記第２外部電極上にさらにメッキ層を形成する工程を含む、請求項９または請求項１０に記載の積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法に関する。

【背景技術】

【0002】

内部電極層と誘電体層とが交互に積層された積層セラミックコンデンサなどの積層セラミック電子部品が知られている（例えば、特許文献１～４参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開昭５７－７２３１３号公報

【特許文献2】特開２０１４－１５４６９０号公報

【特許文献3】特開２０１４－１２７５０４号公報

【特許文献4】特開２０１０－０９３０３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような積層セラミック電子部品において、素体の内部に存在する水分から発生する水素に起因してＩＲ（絶縁抵抗）劣化が生じることがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、ＩＲ劣化を抑制することができる積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ互いに対向する複数の内部電極層と、が積層された素体と、前記素体の第１側面に設けられ、前記複数の内部電極層が積層される方向において最も外側の２層の内部電極層に接続された第１外部電極と、前記素体の前記第１側面と反対側の第２側面に設けられ、前記２層の内部電極層以外の少なくとも一部の内部電極層に接続された第２外部電極と、を備え、前記第１外部電極は、前記第２外部電極よりも厚く形成されている。

【0007】

上記積層セラミック電子部品において、前記複数の内部電極層のうち、前記第１外部電極に接続される内部電極層は、前記第２外部電極に接続される内部電極層より１層以上多くてもよい。

【0008】

上記積層セラミック電子部品において、前記第２外部電極の主成分の金属は、前記複数の内部電極層の主成分の金属と同じであり、前記第１外部電極の主成分の金属は、前記複数の内部電極層の主成分の金属と異なっていてもよい。

【0009】

上記積層セラミック電子部品において、前記第１外部電極上および前記第２外部電極上にさらにメッキ層を有していてもよい。

【0010】

上記積層セラミック電子部品において、前記複数の内部電極層の主成分の金属および前記第２外部電極の主成分の金属の融点は、前記第１外部電極の主成分の金属より高くてもよい。

【0011】

上記積層セラミック電子部品において、前記複数の内部電極層および前記第２外部電極の主成分の金属は、ニッケルであり、前記第１外部電極の主成分の金属は、銅であってもよい。

【0012】

上記積層セラミック電子部品において、前記第２外部電極は、セラミック粒子を含み、前記第１外部電極は、ガラス成分を含んでいてもよい。

【0013】

本発明に係る回路基板は、積層セラミック電子部品と、前記積層セラミック電子部品が実装された基板と、を備え、前記第１外部電極は、陽極である。

【0014】

本発明に係る積層セラミック電子部品の製造方法は、内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向において最も外側の２層の前記内部電極パターンが第１側面に露出し、前記第１側面と反対側の第２側面に前記２層の前記内部電極パターン以外の内部電極パターンの少なくとも一部が露出するように積層体を得る工程と、前記積層体に熱処理を行なうことによって素体を焼成する工程と、前記素体と共に焼成するか、前記積層体を焼成した後に焼成することによって、前記第１側面に第１外部電極を形成する工程と、前記素体と共に焼成するか、前記積層体を焼成した後に焼成することによって、前記第２側面に第２外部電極を形成する工程と、を含み、前記第２外部電極よりも前記第１外部電極を厚く形成する。

【0015】

上記製造方法において、前記第２外部電極は、前記素体と共に焼成し、前記第１外部電極は、前記素体を焼成した後に焼き付けてもよい。

【0016】

上記製造方法において、前記第１外部電極を焼き付ける工程の温度を、前記第２外部電極を焼成する温度よりも低くしてもよい。

【0017】

上記製造方法において、前記第１外部電極上および前記第２外部電極上にさらにメッキ層を形成する工程を含んでいてもよい。

【発明の効果】

【0018】

本発明によれば、ＩＲ劣化を抑制することができる積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法を提供することができる。

【図面の簡単な説明】

【0019】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】ＩＲ劣化について説明するための図である。

【図3】第１外部電極および第２外部電極について説明するための図である。

【図4】回路基板を例示する図である。

【図5】回路基板を例示する図である。

【図6】（ａ）および（ｂ）はメッキ層を例示する図である。

【図7】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図8】（ａ）および（ｂ）は積層工程を例示する図である。

【図9】積層セラミックコンデンサの他の製造方法のフローを例示する図である。

【図10】積層セラミックコンデンサの他の製造方法のフローを例示する図である。

【発明を実施するための形態】

【0020】

以下、図面を参照しつつ、実施形態について説明する。

【0021】

図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する素体１０と、素体１０の対向する第１側面および第２側面にそれぞれ設けられた第１外部電極２０ａおよび第２外部電極２０ｂとを備える。なお、素体１０の第１側面および第２側面以外の４面のうち、積層方向の上面および下面以外の２面を第３側面および第４側面と称する。第１外部電極２０ａおよび第２外部電極２０ｂは、素体１０の積層方向の上面、下面、第３側面および第４側面に延在している。ただし、第１外部電極２０ａと第２外部電極２０ｂとは、互いに離間している。

【0022】

素体１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、金属を主成分とする内部電極層１２とが、交互に積層された構成を有する。言い換えると、素体１０は、互いに対向する複数の内部電極層１２と、複数の内部電極層１２の間に各々挟まれた誘電体層１１と、を備えている。各内部電極層１２が延伸される方向の端縁は、素体１０の第１外部電極２０ａが設けられた第１側面と、第２外部電極２０ｂが設けられた第２側面において、交互に露出している。それにより、各内部電極層１２は、第１外部電極２０ａと第２外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。第２側面は、第１側面と反対側の側面である。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。

【0023】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．１１０ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．１ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0024】

誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、チタン酸バリウム（ＢａＴｉＯ_３），ジルコン酸カルシウム（ＣａＺｒＯ_３），チタン酸カルシウム（ＣａＴｉＯ_３），チタン酸ストロンチウム（ＳｒＴｉＯ_３），チタン酸マグネシウム（ＭｇＴｉＯ_３），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。

【0025】

誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0026】

内部電極層１２は、ニッケル（Ｎｉ），銅（Ｃｕ），スズ（Ｓｎ）等の卑金属を主成分とする。内部電極層１２の主成分として、白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ），金（Ａｕ）などの貴金属やこれらの一部を含む合金を用いてもよい。積層方向において、素体１０の下面側の最外層の内部電極層１２は、第１外部電極２０ａに接続されている。また、素体１０の上面側の最外層の内部電極層１２も、第１外部電極２０ａに接続されている。それにより、第１外部電極２０ａに接続される内部電極層１２は、第２外部電極２０ｂに接続される内部電極層１２よりも、１層以上多くなる。

【0027】

このような構成において、図２で例示するように、第２外部電極２０ｂを陽極として用い、第１外部電極２０ａを陰極として用いると仮定すると、最外層の内部電極層１２の第２外部電極２０ｂ側の先端と、第２外部電極２０ｂとの間（楕円の箇所）において、積層セラミックコンデンサ１００の使用中に周囲の環境（例えば雰囲気ガス）が素体１０内に侵入した水分から発生する水素やメッキ処理時に外部電極に侵入した水素に起因して、下記式（１）でＩＲ（絶縁抵抗）劣化が生じる。楕円の箇所でＩＲ劣化が生じるのは、水素はプラスに帯電してＨ^＋になっていると考えられ、外部電極と対抗内部電極との間の電界により、Ｈ^＋が誘電体中を移動し得ると考えられるためである。
Ｈ_２Ｏ → ２Ｈ^＋ ＋ １／２Ｏ_２ ＋ ２ｅ^－ （１）

【0028】

そこで、本実施形態に係る積層セラミックコンデンサ１００は、ＩＲ劣化を抑制することができる構成を有している。

【0029】

具体的には、図３で例示するように、第１外部電極２０ａが第２外部電極２０ｂよりも厚く形成されている。この構成によれば、第１外部電極２０ａの厚さと第２外部電極２０ｂの厚さが異なることから、第１外部電極２０ａと第２外部電極２０ｂとを識別できるようになる。それにより、第１外部電極２０ａを陽極側に接続できるようになる。第１外部電極２０ａを陽極として用いることができれば、上記式（１）の反応が抑制され、ＩＲ劣化が抑制される。また、第１外部電極２０ａが厚く形成されることから、第１外部電極２０ａがバリア層として機能し、第１外部電極２０ａからの素体１０の内部への水分の侵入が抑制される。それにより、上記式（１）の反応が抑制され、ＩＲ劣化が抑制される。

【0030】

図４は、回路基板について例示する図である。図４で例示するように、積層方向の下面が基板２０１上のランド２０３と対向するように配置される。基板２０１上のランド２０３に対して、ハンダ２０２を介して第１外部電極２０ａおよび第２外部電極２０ｂがそれぞれ独立して基板２０１に電気的に接続される。図５で例示するように、基板２０１において第２外部電極２０ｂを接地することによって、第１外部電極２０ａを陽極として用いることができる。

【0031】

第１外部電極２０ａを第２外部電極２０ｂよりも厚く形成するためには、第２外部電極２０ｂを素体１０と共に焼成し、第１外部電極２０ａを素体１０の焼成後に焼き付けることが好ましい。したがって、第２外部電極２０ｂの主成分の金属は、内部電極層１２の主成分の金属と同じであり、第１外部電極２０ａの主成分の金属は、内部電極層１２の主成分の金属と異なることが好ましい。例えば、内部電極層１２の主成分の金属および第２外部電極２０ｂの主成分の金属の融点は、第１外部電極２０ａの主成分の金属より高いことが好ましい。例えば、内部電極層１２および第２外部電極２０ｂの主成分の金属は、ニッケルであり、第１外部電極２０ａの主成分の金属は、銅であることが好ましい。第２外部電極２０ｂを素体１０と共に焼成するためには、第２外部電極２０ｂの焼結性を制御するためにセラミック粒子を共材として第２外部電極２０ｂに含ませることが好ましい。第１外部電極２０ａを焼き付けるためには、第１外部電極２０ａにガラス成分を含ませることが好ましい。

【0032】

図６（ａ）および図６（ｂ）で例示するように、第１外部電極２０ａ上にメッキ層が設けられていてもよく、第２外部電極２０ｂ上にメッキ層が設けられていてもよい。メッキ処理時には、第１外部電極２０ａおよび第２外部電極２０ｂは、下地層として機能する。メッキ層は、銅、ニッケル、アルミニウム、亜鉛、スズなどの金属またはこれらの２以上の合金を主成分とする。メッキ層は、単一金属成分のメッキ層でもよく、互いに異なる金属成分の複数のメッキ層でもよい。例えば、メッキ層は、下地層側から順に、第１メッキ層２１、第２メッキ層２２および第３メッキ層２３が形成された構造を有する。第１メッキ層２１は、例えば、銅メッキ層である。第２メッキ層２２は、例えば、ニッケルメッキ層である。第３メッキ層２３は、例えば、スズメッキ層である。なお、メッキ層が形成されていても、第１外部電極２０ａが第２外部電極２０ｂよりも厚く形成されていることにより、２つの外部電極のうちいずれが第１外部電極２０ａであるか視認することができる。

【0033】

第１外部電極２０ａを第２外部電極２０ｂよりも十分に厚く形成する観点から、第１外部電極２０ａは第２外部電極２０ｂよりも３０％以上厚く形成されていることが好ましく、５０％以上厚く形成されていることがより好ましく、１００％以上厚く形成されていることがさらに好ましい。第１外部電極２０ａおよび第２外部電極２０ｂの厚みは、積層セラミックコンデンサ１００を側面のサイドマージンから研磨して得られた断面において、ＳＥＭ写真を用いて測定することができる。

【0034】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図７は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0035】

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0036】

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。これらのうち、主としてＳｉＯ_２が焼結助剤として機能する。

【0037】

例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。

【0038】

（塗工工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材５１上にセラミックグリーンシート５２を塗工して乾燥させる。基材５１は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルムである。

【0039】

（内部電極形成工程）
次に、図８（ａ）で例示するように、セラミックグリーンシート５２上に、内部電極パターン５３を成膜する。図８（ａ）では、一例として、セラミックグリーンシート５２上に４層の内部電極パターン５３が所定の間隔を空けて成膜されている。内部電極パターン５３が成膜されたセラミックグリーンシート５２を、積層単位とする。内部電極パターン５３には、内部電極層１２の主成分金属の金属ペーストを用いる。成膜の手法は、印刷、スパッタ、蒸着などであってもよい。

【0040】

（圧着工程）
次に、セラミックグリーンシート５２を基材５１から剥がしつつ、図８（ｂ）で例示するように、積層単位を積層する。次に、積層単位が積層されることで得られた積層体の上下にカバーシート５４を所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。この場合において、最外層の２層の内部電極パターン５３は、積層体の第１側面に露出させる。図８（ｂ）の例では、点線に沿ってカットする。カバーシート５４は、セラミックグリーンシート５２と同じ成分であってもよく、添加物が異なっていてもよい。

【0041】

（第１塗布工程）
次に、積層体の第２側面に、第２外部電極２０ｂとなる金属ペーストをディップ法などで塗布する。この金属ペーストには、セラミック粒子を共材として含ませる。

【0042】

（焼成工程）
その後、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００℃～１３００℃で１０分～２時間焼成する。このようにして、素体１０と第２外部電極２０ｂを得ることができる。

【0043】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。

【0044】

（第２塗布工程）
次に、積層体の第１側面に、第１外部電極２０ａとなる金属ペーストをディップ法などで塗布する。この金属ペーストには、ガラスフリットなどのガラス成分を含ませる。

【0045】

（焼付工程）
次に、７００℃～９００℃程度の温度で金属ペーストを焼き付けることで、第１外部電極２０ａを形成する。この場合において、第１外部電極２０ａを第２外部電極２０ｂよりも厚く形成する。

【0046】

（めっき処理工程）
その後、めっき処理により、第１外部電極２０ａおよび第２外部電極２０ｂ上に、銅、ニッケル、スズ等の金属コーティングを行ってもよい。

【0047】

図９は、積層セラミックコンデンサ１００の他の製造方法のフローを例示する図である。図９で例示するように、圧着工程までは図７と同様である。

【0048】

（塗布工程）
次に、積層体の第１側面に、第１外部電極２０ａとなる金属ペーストをディップ法などで塗布し、積層体の第２側面に、第２外部電極２０ｂとなる金属ペーストをディップ法などで塗布する。これらの金属ペーストには、セラミック粒子を共材として含ませる。

【0049】

（焼成工程）
その後、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００℃～１３００℃で１０分～２時間焼成する。このようにして、素体１０と第１外部電極２０ａと第２外部電極２０ｂとを得ることができる。金属ペーストの厚みを調整するなどして、第１外部電極２０ａを第２外部電極２０ｂよりも厚く形成する。

【0050】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。

【0051】

（めっき処理工程）
その後、めっき処理により、第１外部電極２０ａおよび第２外部電極２０ｂ上に、銅、ニッケル、スズ等の金属コーティングを行ってもよい。

【0052】

図１０は、積層セラミックコンデンサ１００の他の製造方法のフローを例示する図である。図１０で例示するように、圧着工程までは図７と同様である。

【0053】

（焼成工程）
その後、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００℃～１３００℃で１０分～２時間焼成する。このようにして、素体１０を得ることができる。

【0054】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。

【0055】

（塗布工程）
次に、積層体の第１側面に、第１外部電極２０ａとなる金属ペーストをディップ法などで塗布し、積層体の第２側面に、第２外部電極２０ｂとなる金属ペーストをディップ法などで塗布する。これらの金属ペーストには、ガラスフリットなどをガラス成分として含ませる。

【0056】

（焼付工程）
次に、７００℃～９００℃程度の温度で金属ペーストを焼き付けることで、第１外部電極２０ａおよび第２外部電極２０ｂを形成する。金属ペーストの厚みを調整するなどして、第１外部電極２０ａを第２外部電極２０ｂよりも厚く形成する。

【0057】

（めっき処理工程）
その後、めっき処理により、第１外部電極２０ａおよび第２外部電極２０ｂ上に、銅、ニッケル、スズ等の金属コーティングを行ってもよい。

【0058】

なお、上記各実施形態は、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、上記各実施形態の構成は、バリスタやサーミスタなどの、他の積層セラミック電子部品に適用することもできる。

【0059】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0060】

１０ 素体
１１ 誘電体層
１２ 内部電極層
１３ カバー層
２０ａ 第１外部電極
２０ｂ 第２外部電極
５１ 基材
５２ セラミックグリーンシート
５３ 内部電極パターン
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】