特開 2024-33560 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024033560

(43)【公開日】2024-03-13

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H10B 41/27 20230101AFI20240306BHJP

   H10B 43/27 20230101ALI20240306BHJP

   H01L 21/336 20060101ALI20240306BHJP

   H01L 29/417 20060101ALI20240306BHJP

   H01L 29/41 20060101ALI20240306BHJP

【ＦＩ】

H01L27/11556

H01L27/11582

H01L29/78 371

H01L29/50 M

H01L29/44 S

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2022137203

(22)【出願日】2022-08-30

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100124372

【弁理士】

【氏名又は名称】山ノ井 傑

(72)【発明者】

【氏名】澤 敬一

(72)【発明者】

【氏名】竹本 智幸

(72)【発明者】

【氏名】神谷 優太

(72)【発明者】

【氏名】山下 博幸

(72)【発明者】

【氏名】齋藤 雄太

(72)【発明者】

【氏名】磯貝 達典

【テーマコード（参考）】

4M104

5F083

5F101

【Ｆターム（参考）】

4M104AA01

4M104BB01

4M104BB30

4M104BB40

4M104CC05

4M104DD08

4M104DD09

4M104GG09

5F083EP02

5F083EP18

5F083EP22

5F083EP42

5F083EP47

5F083EP48

5F083EP75

5F083ER03

5F083ER09

5F083ER14

5F083ER19

5F083ER22

5F083GA10

5F083GA12

5F083GA21

5F083JA03

5F083JA04

5F083JA05

5F083JA19

5F083JA32

5F083JA39

5F083JA40

5F083KA01

5F083KA05

5F083LA12

5F083LA16

5F083MA06

5F083MA16

5F083PR05

5F101BA01

5F101BA45

5F101BB02

5F101BC02

5F101BD16

5F101BD30

5F101BD33

5F101BE07

5F101BH15

(57)【要約】

【課題】好適な性能を有する電荷蓄積層を形成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、複数の電極層および複数の第１絶縁膜を第１方向に交互に含む積層膜と、少なくとも１つの前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備える。前記第２絶縁膜の前記電極層側の側面は、前記電極層に向かって突出する凸型の形状を有する。前記電荷蓄積層は、前記第１方向と交差する第２方向において第１膜厚を有し、前記電極層側に前記第２絶縁膜に接する第１面を有する第１部分と、前記第２方向において前記第１膜厚より薄い第２膜厚を有し、前記電極層側に前記第１面と異なる第２面を有する第２部分とを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数の電極層および複数の第１絶縁膜を第１方向に交互に含む積層膜と、
少なくとも１つの前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、
前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備え、
前記第２絶縁膜の前記電極層側の側面は、前記電極層に向かって突出する凸型の形状を有し、
前記電荷蓄積層は、前記第１方向と交差する第２方向において第１膜厚を有し、前記電極層側に前記第２絶縁膜に接する第１面を有する第１部分と、前記第２方向において前記第１膜厚より薄い第２膜厚を有し、前記電極層側に前記第１面と異なる第２面を有する第２部分とを含む、
半導体装置。

【請求項2】

前記電荷蓄積層は、半導体層である、請求項１に記載の半導体装置。

【請求項3】

前記電荷蓄積層は、Ｐ（リン）、Ａｓ（ヒ素）、Ｂ（ボロン）、Ｃ（炭素）、Ｎ（窒素）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ｒｕ（ルテニウム）、Ｃｏ（コバルト）、Ｗ（タングステン）、またはＭｏ（モリブデン）を含む、請求項２に記載の半導体装置。

【請求項4】

前記電荷蓄積層は、絶縁膜である、請求項１に記載の半導体装置。

【請求項5】

前記第１面は、前記電極層に向かって突出する凸型の形状を有する、請求項４に記載の半導体装置。

【請求項6】

前記第１面または前記第２面の窒素濃度は、前記電荷蓄積層内の窒素濃度よりも高い、請求項４に記載の半導体装置。

【請求項7】

前記第１面または前記第２面の窒素濃度は、前記電荷蓄積層内の窒素濃度の２倍よりも高い、請求項６に記載の半導体装置。

【請求項8】

前記第２面は、テーパー形状を有する、請求項１に記載の半導体装置。

【請求項9】

前記電荷蓄積層は、１つの前記電極層の側面に設けられ、前記電極層ごとに分離されている、請求項１に記載の半導体装置。

【請求項10】

前記第２部分の前記第１方向の長さは、１ｎｍ以上である、請求項９に記載の半導体装置。

【請求項11】

前記電荷蓄積層は、２つ以上の前記電極層の側面に連続して設けられている、請求項１に記載の半導体装置。

【請求項12】

前記第２膜厚の最大値と最小値との差は、１ｎｍ以上である、請求項１１に記載の半導体装置。

【請求項13】

前記第２膜厚の最大値は、５ｎｍ以下である、請求項１に記載の半導体装置。

【請求項14】

前記第１部分の前記第１方向の長さは、前記第２絶縁膜の前記第１方向の長さよりも短い、請求項１に記載の半導体装置。

【請求項15】

前記第２絶縁膜は、
前記凸型の形状の側面を有する第４絶縁膜と、
前記第４絶縁膜と前記電荷蓄積層との間に設けられた第５絶縁膜と、
前記第５絶縁膜と前記電荷蓄積層との間に設けられ、シリコン窒化膜の誘電率より高い誘電率を有する第６絶縁膜とを含む、
請求項１に記載の半導体装置。

【請求項16】

複数の第１層および複数の第１絶縁膜を第１方向に交互に含む積層膜を形成し、
前記第１層の側面に、電荷蓄積層の少なくとも一部を形成し、
前記電荷蓄積層の側面に第３絶縁膜を形成し、
前記第３絶縁膜の側面に半導体層を形成し、
前記第１層を除去して、前記積層膜内に複数の第１凹部を形成し、
前記第１凹部から前記電荷蓄積層の側面に、複数の第２絶縁膜を形成し、
前記第１凹部内に、前記第２絶縁膜を介して複数の電極層を形成する、
ことを含み、
前記第２絶縁膜は、前記第２絶縁膜の前記第１凹部側の側面が、前記第１凹部に向かって突出する凸型の形状を有するように形成され、
前記電荷蓄積層は、前記第１方向と交差する第２方向において第１膜厚を有し、前記第１凹部側に前記第２絶縁膜に接する第１面を有する第１部分と、前記第２方向において前記第１膜厚より薄い第２膜厚を有し、前記第１凹部側に前記第１面と異なる第２面を有する第２部分と、を含むように形成される、
半導体装置の製造方法。

【請求項17】

前記第２部分は、前記第１凹部の形成後に前記電荷蓄積層内に形成される、請求項１６に記載の半導体装置の製造方法。

【請求項18】

前記第２絶縁膜の形成前に、前記第１凹部内に前記電荷蓄積層の残部を形成することをさらに含む、請求項１６に記載の半導体装置の製造方法。

【請求項19】

前記第２絶縁膜の一部は、前記第１凹部内の前記電荷蓄積層の側面、前記第１絶縁膜の上面、および前記第１絶縁膜の下面のうちの、前記電荷蓄積層の側面に選択的に形成される、請求項１６に記載の半導体装置の製造方法。

【請求項20】

前記第２絶縁膜は、前記第１凹部内の前記第１絶縁膜の上面および前記第１絶縁膜の下面に所定の物質を付着させた後に、前記電荷蓄積層の側面に形成される、請求項１６に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置およびその製造方法に関する。

【背景技術】

【0002】

３次元半導体メモリでは、電荷蓄積層の体積が小さくなると、電荷蓄積層の性能が低くなるおそれがある。例えば、電荷蓄積層の側面の断面形状が平坦ではなく凸型になると、電荷蓄積層の体積が小さくなるおそれがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開ＵＳ２０２１／０２９６３５４号公報

【特許文献2】米国特許出願公開ＵＳ２０２１／０２９６４５８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

好適な性能を有する電荷蓄積層を形成することが可能な半導体装置およびその製造方法を提供する。

【課題を解決するための手段】

【0005】

一の実施形態によれば、半導体装置は、複数の電極層および複数の第１絶縁膜を第１方向に交互に含む積層膜と、少なくとも１つの前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備える。前記第２絶縁膜の前記電極層側の側面は、前記電極層に向かって突出する凸型の形状を有する。前記電荷蓄積層は、前記第１方向と交差する第２方向において第１膜厚を有し、前記電極層側に前記第２絶縁膜に接する第１面を有する第１部分と、前記第２方向において前記第１膜厚より薄い第２膜厚を有し、前記電極層側に前記第１面と異なる第２面を有する第２部分とを含む。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の半導体装置の構造を示す断面図である。

【図2】第１実施形態の半導体装置の製造方法を示す断面図(1/5)である。

【図3】第１実施形態の半導体装置の製造方法を示す断面図(2/5)である。

【図4】第１実施形態の半導体装置の製造方法を示す断面図(3/5)である。

【図5】第１実施形態の半導体装置の製造方法を示す断面図(4/5)である。

【図6】第１実施形態の半導体装置の製造方法を示す断面図(5/5)である。

【図7】第１実施形態の半導体装置の製造方法の詳細を示す断面図である。

【図8】第１実施形態の変形例の半導体装置の構造を示す断面図である。

【図9】第２実施形態の半導体装置の構造を示す断面図である。

【図10】第２実施形態の第１変形例の半導体装置の構造を示す断面図である。

【図11】第２実施形態の半導体装置の利点を説明するための断面図である。

【図12】第２実施形態の半導体装置の製造方法を示す断面図(1/4)である。

【図13】第２実施形態の半導体装置の製造方法を示す断面図(2/4)である。

【図14】第２実施形態の半導体装置の製造方法を示す断面図(3/4)である。

【図15】第２実施形態の半導体装置の製造方法を示す断面図(4/4)である。

【図16】第２実施形態の第２変形例の半導体装置の構造を示す断面図である。

【発明を実施するための形態】

【0007】

以下、本発明の実施形態を、図面を参照して説明する。図１～図１６において、同一の構成には同一の符号を付し、重複する説明は省略する。

【0008】

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、例えば３次元半導体メモリを備えている。

【0009】

本実施形態の半導体装置は、基板１と、積層膜２と、複数のブロック絶縁膜３と、複数の電荷蓄積層４と、トンネル絶縁膜５と、チャネル半導体層６と、コア絶縁膜７と、複数の絶縁膜８と、複数の絶縁膜９とを備えている。積層膜２は、複数の電極層１１と、複数の絶縁膜１２とを含み、各電極層１１は、バリアメタル層１１ａと、電極材層１１ｂとを含んでいる。各ブロック絶縁膜３は、絶縁膜３ａと、絶縁膜３ｂと、絶縁膜３ｃとを含んでいる。絶縁膜１２、ブロック絶縁膜３、トンネル絶縁膜５、絶縁膜３ａ、絶縁膜３ｂ、および絶縁膜３ｃはそれぞれ、第１～第６絶縁膜の例である。

【0010】

基板１は例えば、Ｓｉ（シリコン）基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。Ｘ方向、Ｙ方向、およびＺ方向は、互いに交差している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。なお、－Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。Ｚ方向は、第１方向の例である。Ｘ方向は、第２方向の例である。

【0011】

積層膜２は、基板１上に形成されており、複数の電極層１１および複数の絶縁膜１２をＺ方向に交互に含んでいる。積層膜２は、基板１上に直接形成されていてもよいし、基板１上に他の層を介して形成されていてもよい。各電極層１１は例えば、ワード線として機能する。各電極層１１内では、バリアメタル層１１ａが電極材層１１ｂの側面、上面、および下面に形成されている。バリアメタル層１１ａは例えば、ＴｉＮ膜（チタン窒化膜）である。電極材層１１ｂは例えば、Ｗ（タングステン）層などの金属層である。各絶縁膜１２は例えば、ＳｉＯ_２膜（シリコン酸化膜）である。

【0012】

各ブロック絶縁膜３は、Ｚ方向に互いに隣接する絶縁膜１２間で、１つの電極層１１の側面、上面、および下面に形成されている。絶縁膜３ａは、電極層１１の側面、上面、および下面に形成されており、電極層１１と絶縁膜１２との間に介在している。絶縁膜３ａは、例えばＡｌ_２Ｏ_３膜（アルミニウム酸化膜）である。絶縁膜３ｂは、絶縁膜３ａの側面に形成されている。絶縁膜３ｂは、例えばＳｉＯ_２膜である。絶縁膜３ｃは、絶縁膜３ｂの側面に形成されている。絶縁膜３ｃは、例えばＳｉＮ膜（シリコン窒化膜）である。この場合、絶縁膜３ａ～３ｃの誘電率εａ～εｃは「εａ＞εｃ＞εｂ」の関係を有している。本実施形態では、絶縁膜３ａ～３ｃの各々の電極層１１側の側面が、電極層１１側に突出した凸型の形状を有している。絶縁膜３ａの電極層１１側の側面は、ブロック絶縁膜３の電極層１１側の側面を形成しており、電極層１１に接している。

【0013】

各電荷蓄積層４は、１つの電極層１１の側面に、１つのブロック絶縁膜３を介して形成されている。各電荷蓄積層４は例えば、ポリシリコン層などの半導体層であり、電荷を蓄積する浮遊ゲート（ＦＧ）として機能する。各電荷蓄積層４は、ｎ型不純物原子、ｐ型不純物原子、粒径制御原子、金属原子などの不純物原子を含んでいてもよい。ｎ型不純物原子は例えば、Ｐ（リン）原子またはＡｓ（ヒ素）原子である。ｐ型不純物原子は例えば、Ｂ（ボロン）原子である。粒径制御原子は例えば、Ｃ（炭素）原子またはＮ（窒素）原子である。金属原子は例えば、Ｔｉ（チタン）原子、Ｎｉ（ニッケル）原子、Ｒｕ（ルテニウム）原子、Ｃｏ（コバルト）原子、Ｗ（タングステン）原子、またはＭｏ（モリブデン）原子である。

【0014】

各電荷蓄積層４は、膜厚Ｔ１を有し、電極層１１側にブロック絶縁膜３に接する面Ｓ１を有する１つの中心部と、膜厚Ｔ２を有し、電極層１１側に絶縁膜９に接する面Ｓ２を有する２つの端部とを含んでいる。これらの端部の一方は、上端部であり、これらの端部の他方は、下端部である。中心部は第１部分の例であり、端部は第２部分の例である。膜厚Ｔ１は第１膜厚の例であり、膜厚Ｔ２は、第１膜厚より薄い第２膜厚の例である。面Ｓ１は第１面の例であり、面Ｓ２は、第１面と異なる第２面の例である。図１において、膜厚Ｔ１は、Ｘ方向における中心部の幅となっており、膜厚Ｔ２は、Ｘ方向における端部の幅となっている。

【0015】

図１において、中心部の電極層１１側の側面（外周面：面Ｓ１）と、中心部のチャネル半導体層６側の側面（内周面）は、平坦な断面形状を有している。よって、膜厚Ｔ１が、Ｚ方向に一定となっている。膜厚Ｔ１は例えば、５ｎｍ以下である。図１では、中心部のＺ方向の長さが、対応するブロック絶縁膜３のＺ方向の長さと同じになっている。

【0016】

一方、図１において、各端部のチャネル半導体層６側の側面（内周面）は、平坦な断面形状を有しているが、各端部の電極層１１側の側面（外周面：面Ｓ２）は、テーパー形状を有している。よって、膜厚Ｔ２が、Ｚ方向に沿って変化している。膜厚Ｔ２の最大値は膜厚Ｔ１であり、膜厚Ｔ２の最小値はゼロである。よって、膜厚Ｔ２の最大値は、例えば５ｎｍ以下である。各端部のＺ方向の長さＬは、例えば１ｎｍ以上である。

【0017】

本実施形態の各絶縁膜１２の膜厚は、長さＬの２倍よりも厚くなっている。その結果、各電荷蓄積層４の端部は、他の電荷蓄積層４の端部と接していない。よって、各電荷蓄積層４は、１つの電極層１１の側面に形成されており、図１に示すように電極層１１ごとに分離されている。

【0018】

トンネル絶縁膜５は、複数の電荷蓄積層４の側面に形成されている。トンネル絶縁膜５は、例えばＳｉＯ_２膜である。

【0019】

チャネル半導体層６は、複数の電荷蓄積層４の側面に、トンネル絶縁膜５を介して形成されている。チャネル半導体層６は、例えばポリシリコン層である。

【0020】

コア絶縁膜７は、チャネル半導体層６の側面に形成されている。コア絶縁膜７は、例えばＳｉＯ_２膜である。

【0021】

各絶縁膜８は、１つの絶縁膜１２の側面に形成されている。各絶縁膜８は、例えばＳｉＯ_２膜である。

【0022】

各絶縁膜９は、１つの絶縁膜８の側面に形成されている。本実施形態の各絶縁膜９は、図１に示すように、２つの電荷蓄積層４の面Ｓ２や、トンネル絶縁膜５の外周面に接している。各絶縁膜９は、例えばＳｉＯ_２膜である。

【0023】

なお、本実施形態のコア絶縁膜７は、Ｚ方向に延びる柱状の形状を有し、平面視で円形の形状を有している。また、本実施形態のチャネル半導体層６、トンネル絶縁膜５、電荷蓄積層４、絶縁膜３ｃ、および絶縁膜３ｂの各々は、Ｚ方向に延びる管状の形状を有し、平面視でリング状の形状を有している。よって、本実施形態のチャネル半導体層６は、トンネル絶縁膜５、電荷蓄積層４、絶縁膜３ｃ、および絶縁膜３ｂによりリング状に包囲されている。

【0024】

次に、引き続き図１を参照し、本実施形態のブロック絶縁膜３および電荷蓄積層４のさらなる詳細について説明する。

【0025】

図１は、Ｚ方向に互いに分離された複数の電荷蓄積層４を示している。後述するように、これらの電荷蓄積層４を形成する際には、１つの電荷蓄積層４（ポリシリコン層）を形成し、その後にこの電荷蓄積層４を部分的に酸化する。その結果、この電荷蓄積層４内に複数の絶縁膜９（ＳｉＯ_２膜）が形成されることで、この電荷蓄積層４が複数の電荷蓄積層４に分断される。テーパー形状の面Ｓ２は、この酸化により形成される。

【0026】

図１は、電極層１１ごとに形成されたブロック絶縁膜３および電荷蓄積層４を示している。一般に、電極層１１ごとにブロック絶縁膜３および電荷蓄積層４を形成すると、ブロック絶縁膜３の外周面の断面形状と、電荷蓄積層４の外周面の断面形状が、凸型になる。その結果、電荷蓄積層４の体積が小さくなって、電荷蓄積層４の性能が低くなるおそれがある。しかしながら、本実施形態の各電荷蓄積層４は、１つの電荷蓄積層４を複数の電荷蓄積層４に分断することで形成されるため、各電荷蓄積層４の外周面（面Ｓ１）の断面形状が、平坦になる。よって、本実施形態によれば、各電荷蓄積層４の体積が凸型形状により小さくなることを抑制することが可能となり、各電荷蓄積層４の性能を好適化することが可能となる。また、本実施形態によれば、各電荷蓄積層４が中心部だけでなく端部を含むことで、各電荷蓄積層４の体積をより大きくすることが可能となる。また、本実施形態によれば、各電荷蓄積層４を電極層１１ごとに分離することで、メモリセル間で信号電荷がリークすることを抑制することが可能となる。

【0027】

本実施形態では、各電荷蓄積層４の外周面（面Ｓ１）の断面形状が、平坦になっているが、絶縁膜３ａ～３ｃの各々の外周面の断面形状は、凸型になっている。本実施形態によれば、絶縁膜３ｃ（ＳｉＮ膜）の外周面を凸型とすることで、絶縁膜３ｃの表面積を大きくし、トンネル絶縁膜５にトンネル電界が掛かりやすくすることが可能となる。これにより、各メモリセルの書込特性や消去特性を向上させることが可能となる。なお、絶縁膜３ｃは、ＳｉＮ膜の誘電率より高い誘電率を有する絶縁膜としてもよい。

【0028】

図２～図６は、第１実施形態の半導体装置の製造方法を示す断面図である。

【0029】

まず、基板１上に積層膜２を形成する（図２(ａ)）。積層膜２は、基板１上に複数の犠牲層２１および複数の絶縁膜１２を交互に積層することで形成される。各犠牲層２１は、例えばＳｉＮ膜である。各犠牲層２１は、第１層の例である。

【0030】

次に、リソグラフィおよびＲＩＥ（Reactive Ion Etching）により、積層膜２内に複数のメモリホールＨ１を形成する（図２(ｂ)）。図２(ｂ)は、これらのメモリホールＨ１のうちの１つを例示している。本実施形態の各メモリホールＨ１は、平面視で円形の形状を有し、積層膜２を貫通している。

【0031】

次に、各メモリホールＨ１内の積層膜２の側面に、絶縁膜８、電荷蓄積層４、トンネル絶縁膜５、チャネル半導体層６、およびコア絶縁膜７を順に形成する（図３(ａ)）。図３(ａ)では、１つの電荷蓄積層４が、複数の犠牲層２１および複数の絶縁膜１２の側面に連続して形成されている。

【0032】

次に、積層膜２内に不図示のスリットを形成し、スリットからのウェットエッチングにより犠牲層２１を除去する（図３(ｂ)）。その結果、積層膜２内に複数の凹部Ｈ２が形成される。この際、絶縁膜８（例えばＳｉＯ_２膜）は、ウェットエッチングのストッパとして機能する。ウェットエッチングは、例えばリン酸水溶液を用いて行われる。凹部Ｈ２は、第１凹部の例である。

【0033】

次に、凹部Ｈ２に露出した絶縁膜８を除去する（図４(ａ)）。その結果、絶縁膜８が、絶縁膜１２の側面に残存しつつ凹部Ｈ２から除去されることにより、複数の絶縁膜８に分断される。さらには、各凹部Ｈ２内に電荷蓄積層４の側面が露出する。絶縁膜８は例えば、フッ酸水溶液を用いたウェットエッチングにより除去される。

【0034】

次に、各凹部Ｈ２内の電荷蓄積層４の側面に、絶縁膜３ｃを形成する（図４(ｂ)）。本実施形態の絶縁膜３ｃは、各凹部Ｈ２内の電荷蓄積層４の側面からの選択成長により形成される。その結果、本実施形態の絶縁膜３ｃは、各凹部Ｈ２内の電荷蓄積層４の側面、絶縁膜１２、８の上面、および絶縁膜１２、８の下面のうちの、電荷蓄積層４の側面に選択的に形成される。さらには、絶縁膜３ｃの凹部Ｈ２側の側面の断面形状が、凸型となる。

【0035】

この選択成長は例えば、電荷蓄積層４をポリシリコン層とし、絶縁膜３ｃをＳｉＮ膜とすることで実現可能である。この場合、絶縁膜３ｃは、選択成長が可能なＳｉＮ膜以外の絶縁膜でもよい。この選択成長のさらなる詳細については、後述する。

【0036】

次に、Ｈ_２Ｏ（水）を用いて電荷蓄積層４を部分的に酸化する（図５(ａ)）。その結果、絶縁膜１２の側方の電荷蓄積層４（例えばポリシリコン層）が酸化され、電荷蓄積層４内に複数の絶縁膜９（例えばＳｉＯ_２膜）が形成される。これにより、この１つの電荷蓄積層４が、複数の電荷蓄積層４に分断される。各電荷蓄積層４は、この酸化により、平坦な形状の面Ｓ１と、テーパー形状の面Ｓ２とを有するように形成される（図１を参照）。この酸化は、ラジカル酸化により行われてもよい。

【0037】

次に、絶縁膜３ｃを部分的に酸化する（図５(ｂ)）。その結果、絶縁膜３ｃ（例えばＳｉＮ膜）内に絶縁膜３ｂ（例えばＳｉＯ_２膜）が形成される。この酸化は絶縁膜３ｃの凹部Ｈ２側の側面から進行するため、図５(ｂ)では、絶縁膜３ｃの凹部Ｈ２側の側面に絶縁膜３ｂが形成されている。これにより、絶縁膜３ｂ、３ｃの各々の凹部Ｈ２側の側面の形状が、凸型になる。

【0038】

次に、各凹部Ｈ２内に絶縁膜３ａを形成する（図６(ａ)）。その結果、各凹部Ｈ２内の絶縁膜３ｂの側面、絶縁膜１２の上面、および絶縁膜１２の下面に、絶縁膜３ａが形成される。このようにして、各凹部Ｈ２内にブロック絶縁膜３が形成される。本実施形態の絶縁膜３ａは、コンフォーマルに形成されるため、凹部Ｈ２側に凸型の形状の側面を有するように形成される。

【0039】

次に、各凹部Ｈ２内にバリアメタル層１１ａおよび電極材層１１ｂを順に形成する（図６(ｂ)）。その結果、各凹部Ｈ２内にブロック絶縁膜３を介して電極層１１が形成され、複数の電極層１１および複数の絶縁膜１２を含む積層膜２が基板１上に形成される。

【0040】

その後、基板１上に種々のプラグ、配線層、層間絶縁膜などが形成される。このようにして、本実施形態の半導体装置が製造される。

【0041】

図７は、第１実施形態の半導体装置の製造方法の詳細を示す断面図である。

【0042】

図７(ａ)は、図４(ａ)の一部を示している。本実施形態では、各凹部Ｈ２内の電荷蓄積層４（例えばポリシリコン層）の側面に絶縁膜３ｃ（例えばＳｉＮ膜）を形成する前に、絶縁膜１２、８（例えばＳｉＯ_２膜）の表面にインヒビタを付着させてもよい（図７(ｂ)）。その結果、絶縁膜１２、８の表面にインヒビタ領域２２が形成される。インヒビタ領域２２は、インヒビタを含む領域である。インヒビタは、Ｓｉプリカーサが絶縁膜１２、８の表面に付着することを抑制する物質である。図７(ｂ)では、インヒビタ領域２２が、凹部Ｈ２内の絶縁膜１２、８の上面および絶縁膜１２、８の下面と、凹部Ｈ２外の絶縁膜１２の側面とに形成されている。

【0043】

次に、Ｓｉプリカーサを用いて、各凹部Ｈ２内の電荷蓄積層４の側面に絶縁膜３ｃを形成する（図７(ｃ)）。図７(ｃ)では、絶縁膜１２、８の表面にインヒビタ領域２２が形成されているため、Ｓｉプリカーサが、電荷蓄積層４の側面には付着するが、絶縁膜１２、８の表面には付着しにくい。よって、本実施形態によれば、絶縁膜３ｃを、各凹部Ｈ２内の電荷蓄積層４の側面、絶縁膜１２、８の上面、および絶縁膜１２、８の下面のうちの、電荷蓄積層４の側面に選択的に形成することが可能となる。

【0044】

本実施形態の絶縁膜３ｃは、各凹部Ｈ２内の電荷蓄積層４の側面から選択的に成長していくため、絶縁膜３ｃの側面の形状が凸型となる。また、図７(ａ)～図７(ｃ)に示す各絶縁膜８は、図４(ａ)の工程でのウェットエッチングが不十分であると、絶縁膜１２の表面に対し凹部Ｈ２の内部に突出している場合がある。この突出部の表面がテーパー形状を有していると、この表面にインヒビタが付着しにくい。よって、このような絶縁膜８も、絶縁膜３ｃの側面の形状が凸型となることをさらに促進する可能性がある。

【0045】

図８は、第１実施形態の変形例の半導体装置の構造を示す断面図である。

【0046】

本変形例の電荷蓄積層４も、膜厚Ｔ１を有し、電極層１１側にブロック絶縁膜３に接する面Ｓ１を有する１つの中心部と、膜厚Ｔ２を有し、電極層１１側に絶縁膜９に接する面Ｓ２を有する２つの端部とを含んでいる。ただし、本変形例の中心部のＺ方向の長さ、すなわち、面Ｓ１のＺ方向の長さは、ブロック絶縁膜３のＺ方向の長さよりも短くなっている。このような構造は例えば、図５(ａ)の工程における酸化時間を長くすることで実現可能である。本変形例によれば、電荷蓄積層４の形状をこのように設定することで、例えば各メモリセルのサイズを縮小することが可能となる。

【0047】

以上のように、本実施形態の各ブロック絶縁膜３は、電極層１１側に凸型の形状の側面を有している。また、本実施形態の各電荷蓄積層４は、膜厚Ｔ１を有し、ブロック絶縁膜３に接する面Ｓ１を有する中心部と、膜厚Ｔ１より薄い膜厚Ｔ２を有し、面Ｓ１と異なる面Ｓ２を有する端部とを含んでいる。よって、本実施形態によれば、上述のように、好適な性能を有する電荷蓄積層４を形成することが可能となる。

【0048】

（第２実施形態）
図９は、第２実施形態の半導体装置の構造を示す断面図である。

【0049】

本実施形態の半導体装置（図９）は、第１実施形態の半導体装置（図１）と同様の構造を有している。ただし、本実施形態の半導体装置は、上述の複数のブロック絶縁膜３、複数の電荷蓄積層４、および複数の絶縁膜９の代わりに、複数のブロック絶縁膜３’、電荷蓄積層４’、および複数の絶縁膜９’を備えている。ブロック絶縁膜３’は、ブロック絶縁膜３と同様に、第２絶縁膜の例である。

【0050】

各ブロック絶縁膜３’は、絶縁膜３ａおよび絶縁膜３ｂを含んでいるが、絶縁膜３ｃを含んでいない。本実施形態の絶縁膜３ａ、３ｂの形状および材料は、第１実施形態の絶縁膜３ａ、３ｂの形状および材料と同様である。よって、本実施形態の絶縁膜３ａは、例えばＡｌ_２Ｏ_３膜である。また、本実施形態の絶縁膜３ｂは、例えばＳｉＯ_２膜である。

【0051】

電荷蓄積層４’は、複数のブロック絶縁膜３’を介して、複数の電極層１１の側面に連続して形成されている。電荷蓄積層４’は、複数の電荷蓄積絶縁膜４ａと、電荷蓄積絶縁膜４ｂとを含んでいる。電荷蓄積絶縁膜４ａ、４ｂの各々は例えば、ＳｉＮ膜などの絶縁膜であり、電荷をトラップして蓄積する電荷トラップ膜（ＣＴ膜）として機能する。電荷蓄積絶縁膜４ａ、４ｂの各々は、何らかの不純物原子を含んでいてもよい。

【0052】

本実施形態の各電荷蓄積絶縁膜４ａの材料および形状は、第１実施形態の絶縁膜３ｃの形状および材料と同様である。よって、各電荷蓄積絶縁膜４ａは、絶縁膜４ｂの側面に形成されており、各電荷蓄積絶縁膜４ａの電極層１１側の側面は、電極層１１側に突出した凸型の形状を有している。

【0053】

一方、本実施形態の電荷蓄積絶縁膜４ｂの形状は、第１実施形態の複数の電荷蓄積膜４の形状と類似している。ただし、電荷蓄積絶縁膜４ｂは、電極層１１ごとに分離されていない。電荷蓄積絶縁膜４ｂは、図９に示すように、複数の電荷蓄積絶縁膜４ａの側面に連続して形成されている。

【0054】

電荷蓄積層４’は、膜厚Ｔ１’を有し、電極層１１側にブロック絶縁膜３’に接する面Ｓ１’を有する複数の中心部と、膜厚Ｔ２’を有し、電極層１１側に絶縁膜９’に接する面Ｓ２’を有する複数の端部とを含んでいる。中心部は第１部分の例であり、端部は第２部分の例である。膜厚Ｔ１’は第１膜厚の例であり、膜厚Ｔ２’は、第１膜厚より薄い第２膜厚の例である。面Ｓ１’は第１面の例であり、面Ｓ２’は、第１面と異なる第２面の例である。

【0055】

図９の各中心部は、電荷蓄積絶縁膜４ａと、電荷蓄積絶縁膜４ｂとを含んでいる。図９において、各中心部のチャネル半導体層６側の側面（内周面）は、平坦な断面形状を有しているが、各中心部の電極層１１側の側面（外周面：面Ｓ１’）は、凸型の形状を有している。よって、膜厚Ｔ１’が、Ｚ方向に沿って変化している。図９では、各中心部のＺ方向の長さが、対応するブロック絶縁膜３のＺ方向の長さと同じになっている。なお、各中心部のＺ方向の長さは、図８の場合と同様に、対応するブロック絶縁膜３のＺ方向の長さより短くなっていてもよい。

【0056】

一方、図９の各端部は、電荷蓄積絶縁膜４ｂからなる。図９において、各端部のチャネル半導体層６側の側面（内周面）は、平坦な断面形状を有しているが、各端部の電極層１１側の側面（外周面：面Ｓ２’）は、テーパー形状を有しており、より詳細には、凹型の形状を有している。よって、膜厚Ｔ２’が、Ｚ方向に沿って変化している。図９において、膜厚Ｔ２’の最大値は、各端部の上端および下端における膜厚Ｔ２’であり、膜厚Ｔ２’の最小値は、各端部の上端と下端との中間地点における膜厚Ｔ２’である。膜厚Ｔ２’の最大値は、例えば５ｎｍ以下である。膜厚Ｔ２’の最大値と最小値との差は、例えば１ｎｍ以上である。本実施形態の膜厚Ｔ２’の最大値は、電荷蓄積絶縁膜４ｂの膜厚の最大値に相当する。

【0057】

各絶縁膜９’は、１つの絶縁膜８の側面に形成されている。本実施形態の各絶縁膜９’は、図９に示すように、電荷蓄積層４’の１つの端部の面Ｓ２’に接している。各絶縁膜９’は、例えばＳｉＯ_２膜である。

【0058】

なお、本実施形態のコア絶縁膜７は、Ｚ方向に延びる柱状の形状を有し、平面視で円形の形状を有している。また、本実施形態のチャネル半導体層６、トンネル絶縁膜５、電荷蓄積絶縁膜４ｂ、電荷蓄積絶縁膜４ａ、および絶縁膜３ｂの各々は、Ｚ方向に延びる管状の形状を有し、平面視でリング状の形状を有している。よって、本実施形態のチャネル半導体層６は、トンネル絶縁膜５、電荷蓄積絶縁膜４ｂ、電荷蓄積絶縁膜４ａ、および絶縁膜３ｂによりリング状に包囲されている。

【0059】

次に、引き続き図９を参照し、本実施形態のブロック絶縁膜３’および電荷蓄積層４’のさらなる詳細について説明する。

【0060】

図９は、複数の電荷蓄積絶縁膜４ａと、電荷蓄積絶縁膜４ａの側面に形成された１つの電荷蓄積絶縁膜４ｂとを示している。後述するように、電荷蓄積絶縁膜４ａは、第１実施形態の絶縁膜３ｃと同様に形成され、電荷蓄積絶縁膜４ｂは、第１実施形態の電荷蓄積層４と同様に形成される。よって、電荷蓄積絶縁膜４ｂの端部を形成する際には、電荷蓄積絶縁膜４ｂを部分的に酸化する。その結果、電荷蓄積絶縁膜４ｂ（ＳｉＮ膜）内に複数の絶縁膜９（ＳｉＯ_２膜）が形成されることで、電荷蓄積絶縁膜４ｂの端部が形成される。この際、電荷蓄積絶縁膜４ｂは、第１実施形態の電荷蓄積層４とは異なり、複数の電荷蓄積絶縁膜４ｂに分断されないように酸化されてもよい。テーパー形状の面Ｓ２は、この酸化により形成される。

【0061】

図９は、電極層１１ごとに形成されたブロック絶縁膜３’および電荷蓄積絶縁膜４ａを示している。一般に、電極層１１ごとにブロック絶縁膜３’および電荷蓄積絶縁膜４ａを形成すると、ブロック絶縁膜３’の外周面の断面形状と、電荷蓄積絶縁膜４ａの外周面の断面形状が、図９に示すように凸型になる。その結果、電荷蓄積層４’の体積が小さくなって、電荷蓄積層４’の性能が低くなるおそれがある。しかしながら、本実施形態の電荷蓄積層４’は、電荷蓄積絶縁膜４ａだけでなく電荷蓄積絶縁膜４ｂを用いて形成されるため、大きな体積を有している。よって、本実施形態によれば、電荷蓄積層４’の体積が凸型形状により小さくなることを抑制することが可能となり、電荷蓄積層４’の性能を好適化することが可能となる。

【0062】

また、本実施形態によれば、電荷蓄積層４’が中心部だけでなく端部を含むことで、電荷蓄積層４’の体積をより大きくすることが可能となる。電荷蓄積絶縁膜４ｂが複数の電荷蓄積絶縁膜４ｂに分断されていないことも、電荷蓄積層４’の体積をより大きくすることに寄与している。

【0063】

本実施形態では、電荷蓄積絶縁膜４ｂが複数の電荷蓄積絶縁膜４ｂに分断されていないが、電荷蓄積層４’の端部の膜厚Ｔ２’が薄くなっている。これにより、メモリセル間で信号電荷がリークすることを抑制することが可能となる。この観点からは、膜厚Ｔ２’の最大値と最小値との差は、大きく設定することが望ましい。膜厚Ｔ２’の最大値と最小値との差は、例えば１ｎｍ以上である。

【0064】

図１０は、第２実施形態の第１変形例の半導体装置の構造を示す断面図である。

【0065】

図１０に示す本変形例の半導体装置は、図９に示す半導体装置と同様の構造を有している。ただし、本変形例の半導体装置は、電極層１１ごとに分離された複数の電荷蓄積絶縁膜４ｂを備えており、その結果、電極層１１ごとに分離された複数の電荷蓄積層４’を備えている。

【0066】

本変形例の各電荷蓄積層４’は、図１０に示すように、膜厚Ｔ１’を有し、電極層１１側にブロック絶縁膜３’に接する面Ｓ１’を有する１つの中心部と、膜厚Ｔ２’を有し、電極層１１側に絶縁膜９’に接する面Ｓ２’を有する２つの端部とを含んでいる。各端部のＺ方向の長さＬ’は、例えば１ｎｍ以上である。本変形例の各電荷蓄積絶縁膜４ｂは、第１実施形態の各電荷蓄積層４と同様に形成することが可能である。

【0067】

本変形例によれば、各電荷蓄積層４’を電極層１１ごとに分離することで、メモリセル間で信号電荷がリークすることを抑制することが可能となる。

【0068】

図１１は、第２実施形態の半導体装置の利点を説明するための断面図である。

【0069】

図１１(ａ)は、本実施形態の第１比較例の半導体装置を示している。本比較例の半導体装置は、電極層１１ごとに分離されていない電荷蓄積絶縁膜４ｂを備えている。本比較例の電荷蓄積絶縁膜４ｂの膜厚は、一定である。本比較例の半導体装置は、電荷蓄積層４’の体積が大きいため、メモリセルの書込特性が良いという利点を有する。しかしながら、本比較例の電荷蓄積絶縁膜４ｂは電極層１１ごとに分離されていないため、メモリセルの電荷保持特性が不十分となるおそれがある。

【0070】

図１１(ｂ)は、本実施形態の第２比較例の半導体装置を示している。本比較例の半導体装置は、電極層１１ごとに分離された複数の電荷蓄積絶縁膜４ｂを備え、その結果、電極層１１ごとに分離された複数の電荷蓄積層４’を備えている。ただし、本比較例の各電荷蓄積層４’は、上述の中心部は含んでいるが、上述の端部は含んでいない。本比較例の半導体装置は、電荷蓄積絶縁膜４ｂが電極層１１ごとに分離されているため、メモリセルの電荷保持特性が良いという利点を有する。しかしながら、本比較例の電荷蓄積層４’の体積は小さいため、メモリセルの書込特性が不十分となるおそれがある。

【0071】

図１１(ｃ)は、図９と同様に、本実施形態の半導体装置を示している。本実施形態の半導体装置は、電極層１１ごとに分離されていない電荷蓄積絶縁膜４ｂを備えている。ただし、本実施形態の各電荷蓄積層４’は、上述の中心部および端部を含んでいる。よって、本実施形態によれば、端部により電荷蓄積層４’の体積を大きくすることで、メモリセルの書込特性を向上させることが可能となる。さらに、本実施形態によれば、端部の膜厚Ｔ２’を薄くすることで、メモリセルの電荷保持特性を向上させることが可能となる。

【0072】

図１２～図１５は、第２実施形態の半導体装置の製造方法を示す断面図である。以下の説明において、第１実施形態と共通の事項については、説明を適宜省略する。

【0073】

まず、基板１上に積層膜２を形成する（図１２(ａ)）。積層膜２は、基板１上に複数の犠牲層２１および複数の絶縁膜１２を交互に積層することで形成される。

【0074】

次に、積層膜２内に複数のメモリホールＨ１を形成する（図１２(ｂ)）。図１２(ｂ)は、これらのメモリホールＨ１のうちの１つを例示している。

【0075】

次に、各メモリホールＨ１内の積層膜２の側面に、絶縁膜８、電荷蓄積絶縁膜４ｂ、トンネル絶縁膜５、チャネル半導体層６、およびコア絶縁膜７を順に形成する（図１３(ａ)）。電荷蓄積絶縁膜４ｂは、電荷蓄積層４’の一部の例である。

【0076】

次に、積層膜２内に不図示のスリットを形成し、スリットからのウェットエッチングにより犠牲層２１を除去する（図１３(ｂ)）。その結果、積層膜２内に複数の凹部Ｈ２が形成される。この際、絶縁膜８（例えばＳｉＯ_２膜）は、ウェットエッチングのストッパとして機能する。ウェットエッチングは、例えばリン酸水溶液を用いて行われる。

【0077】

次に、凹部Ｈ２に露出した絶縁膜８を除去する（図１４(ａ)）。その結果、絶縁膜８が、絶縁膜１２の側面に残存しつつ凹部Ｈ２から除去されることにより、複数の絶縁膜８に分断される。さらには、各凹部Ｈ２内に電荷蓄積絶縁膜４ｂの側面が露出する。絶縁膜８は例えば、フッ酸水溶液を用いたウェットエッチングにより除去される。

【0078】

次に、各凹部Ｈ２内の電荷蓄積絶縁膜４ｂの側面に、電荷蓄積絶縁膜４ａを形成する（図１４(ｂ)）。本実施形態の電荷蓄積絶縁膜４ａは、各凹部Ｈ２内の電荷蓄積絶縁膜４ｂの側面からの選択成長により形成される。その結果、本実施形態の電荷蓄積絶縁膜４ａは、各凹部Ｈ２内の電荷蓄積絶縁膜４ｂの側面、絶縁膜１２、８の上面、および絶縁膜１２、８の下面のうちの、電荷蓄積絶縁膜４ｂの側面に選択的に形成される。さらには、電荷蓄積絶縁膜４ａの凹部Ｈ２側の側面の断面形状が、凸型となる。電荷蓄積絶縁膜４ａは、電荷蓄積層４’の残部の例である。

【0079】

本実施形態の選択成長は例えば、電荷蓄積絶縁膜４ｂをＳｉＮ膜とし、電荷蓄積絶縁膜４ａをＳｉＮ膜とすることで実現可能である。本実施形態の選択成長は、第１実施形態の選択成長と同様に、インヒビタを用いて行ってもよい（図７(ａ)～図７(ｃ)を参照）。

【0080】

次に、Ｈ_２Ｏを用いて電荷蓄積絶縁膜４ａ、４ｂを部分的に酸化する（図１５(ａ)）。その結果、絶縁膜１２の側方の電荷蓄積絶縁膜４ｂ（例えばＳｉＮ膜）が酸化され、電荷蓄積絶縁膜４ｂ内に複数の絶縁膜９（例えばＳｉＯ_２膜）が形成される。この際、電荷蓄積絶縁膜４ｂは、第１実施形態の電荷蓄積層４とは異なり、複数の電荷蓄積絶縁膜４ｂに分断されないように酸化される。このような酸化は例えば、酸化時間を短くすることで実現可能である。一方、図１０に示す半導体装置を製造する際には、電荷蓄積絶縁膜４ｂは、第１実施形態の電荷蓄積層４と同様に、複数の電荷蓄積絶縁膜４ｂに分断されるように酸化される。

【0081】

この酸化ではさらに、電荷蓄積絶縁膜４ａ（例えばＳｉＮ膜）内に絶縁膜３ｂ（例えばＳｉＯ_２膜）が形成される。この酸化は電荷蓄積絶縁膜４ａの凹部Ｈ２側の側面から進行するため、図１５(ａ)では、電荷蓄積絶縁膜４ａの凹部Ｈ２側の側面に絶縁膜３ｂが形成されている。これにより、電荷蓄積絶縁膜４ａの凹部Ｈ２側の側面の形状と、絶縁膜３ｂの凹部Ｈ２側の側面の形状が、凸型になる。電荷蓄積層４’は、この酸化により、凸型の形状の面Ｓ１と、テーパー形状（凹型の形状）の面Ｓ２とを有するように形成される（図９を参照）。この酸化は、ラジカル酸化により行われてもよい。

【0082】

なお、この酸化は、Ｈ_２Ｏ以外の酸化剤を用いて行われてもよい。このような酸化剤の例は、Ｏ_２（酸素）、Ｄ_２Ｏ（重水）、ＯＨラジカル、ＯＤラジカルなどである。ただし、Ｈは水素を表し、Ｄは重水素を表す。酸化剤の状態は、分子、原子、ラジカルのいずれでもよい。

【0083】

次に、各凹部Ｈ２内に絶縁膜３ａを形成する（図１５(ｂ)）。その結果、各凹部Ｈ２内の絶縁膜３ｂの側面、絶縁膜１２の上面、および絶縁膜１２の下面に、絶縁膜３ａが形成される。このようにして、各凹部Ｈ２内にブロック絶縁膜３’が形成される。本実施形態の絶縁膜３ａは、コンフォーマルに形成されるため、凹部Ｈ２側に凸型の形状の側面を有するように形成される。

【0084】

次に、各凹部Ｈ２内にバリアメタル層１１ａおよび電極材層１１ｂを順に形成する（図１５(ｂ)）。その結果、各凹部Ｈ２内にブロック絶縁膜３’を介して電極層１１が形成され、複数の電極層１１および複数の絶縁膜１２を含む積層膜２が基板１上に形成される。

【0085】

その後、基板１上に種々のプラグ、配線層、層間絶縁膜などが形成される。このようにして、本実施形態の半導体装置が製造される。

【0086】

図１６は、第２実施形態の第２変形例の半導体装置の構造を示す断面図である。

【0087】

図１６に示す本変形例の半導体装置は、図９（または図１０）に示す半導体装置と同様の構造を有している。ただし、本変形例では、電荷蓄積層４’の電極層１１側の表面２３の窒素濃度が、電荷蓄積層４’内の窒素濃度より高くなっている。表面２３は、上述の面Ｓ１や面Ｓ２を含んでいる。例えば、電荷蓄積層４’の表面２３の窒素濃度は、電荷蓄積層４’内の窒素濃度の２倍より高くなっていてもよい。

【0088】

図１５(ａ)の工程で電荷蓄積絶縁膜４ａ、４ｂを部分的に酸化する際、電荷蓄積絶縁膜４ａの一部が絶縁膜３ｂに変化し、かつ、電荷蓄積絶縁膜４ｂの一部が絶縁膜９’に変化する。この際、酸化前の絶縁膜３ｂ、９’の領域に存在していた原子は、電荷蓄積層４’の表面２３へと拡散する場合がある。その結果、図１６に示すように、電荷蓄積層４’の表面２３の窒素濃度が、電荷蓄積層４’内の窒素濃度より高くなる。高濃度に窒素を含む表面２３は例えば、電荷蓄積層４’内の信号電荷が表面２３を通ってリークするのを抑制することができる。

【0089】

以上のように、本実施形態の各ブロック絶縁膜３’は、電極層１１側に凸型の形状の側面を有している。また、本実施形態の電荷蓄積層４’は、膜厚Ｔ１’を有し、ブロック絶縁膜３’に接する面Ｓ１’を有する中心部と、膜厚Ｔ１’より薄い膜厚Ｔ２’を有し、面Ｓ１’と異なる面Ｓ２’を有する端部とを含んでいる。よって、本実施形態によれば、上述のように、好適な性能を有する電荷蓄積層４’を形成することが可能となる。

【0090】

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

【符号の説明】

【0091】

１：基板、２：積層膜、３：ブロック絶縁膜、３’：ブロック絶縁膜、
３ａ：絶縁膜、３ｂ：絶縁膜、３ｃ：絶縁膜、４：電荷蓄積層、４’：電荷蓄積層、
４ａ：電荷蓄積絶縁膜、４ｂ：電荷蓄積絶縁膜、５：トンネル絶縁膜、
６：チャネル半導体層、７：コア絶縁膜、８：絶縁膜、９：絶縁膜、９’：絶縁膜、
１１：電極層、１１ａ：バリアメタル層、１１ｂ：電極材層、１２：絶縁膜、
２１：犠牲層、２２：インヒビタ領域、２３：表面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】