知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024034069
(43)【公開日】2024-03-13
(54)【発明の名称】スイッチング制御回路、力率改善回路
(51)【国際特許分類】
H02M 3/155 20060101AFI20240306BHJP
H02M 7/06 20060101ALI20240306BHJP
【ＦＩ】
H02M3/155 H
H02M7/06 P
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2022138074
(22)【出願日】2022-08-31
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000176
【氏名又は名称】弁理士法人一色国際特許事務所
(72)【発明者】
【氏名】山田 隆二
【テーマコード（参考）】
5H006
5H730
【Ｆターム（参考）】
5H006AA02
5H006CA02
5H006CB01
5H006CC08
5H006DA04
5H006DB01
5H006DC05
5H730AA18
5H730AA20
5H730AS04
5H730BB14
5H730CC01
5H730DD04
5H730EE59
5H730FD01
5H730FF01
5H730FG05
5H730XX04
5H730XX19
5H730XX24
5H730XX38
5H730XX43
(57)【要約】
【課題】負荷電流が増加した際にインダクタ電流のピーク値の増加を抑制できるスイッチング制御回路を提供する。
【解決手段】交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタとを備え、前記交流電圧から目的レベルの出力電圧を生成する力率改善回路の前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、を備えるスイッチング制御回路。
【選択図】図２
【解決手段】交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタとを備え、前記交流電圧から目的レベルの出力電圧を生成する力率改善回路の前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、を備えるスイッチング制御回路。
【選択図】図２
【特許請求の範囲】
【請求項1】
交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタとを備え、前記交流電圧から目的レベルの出力電圧を生成する力率改善回路の前記トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、
を備えるスイッチング制御回路。
前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、
を備えるスイッチング制御回路。
【請求項2】
請求項１に記載のスイッチング制御回路であって、
前記駆動信号出力回路は、
前記出力電圧に応じた帰還電圧と、基準電圧とに基づいて、前記トランジスタを第１期間オンするための第１指令値を出力する第１指令値出力回路と、
前記第１期間が第１所定期間より短い場合、前記トランジスタを前記第１期間オンするための第２指令値を出力し、前記第１期間が前記第１所定期間より長い場合、前記トランジスタを前記第１所定期間以下の第２期間オンするための前記第２指令値を出力する第２指令値出力回路と、
前記第１期間が前記第１所定期間より短い場合、前記インダクタ電流が前記臨界モードに対応する第１電流となると、前記トランジスタをオンするためのオン信号を出力し、前記第１期間が前記第１所定期間より長い場合、前記インダクタ電流が前記連続モードに対応する第２電流となると、前記オン信号を出力するオン信号出力回路と、
前記第２指令値と、前記オン信号とに基づいて、前記駆動信号を出力する信号出力回路と、
を含み、
前記第１所定期間は、前記半周期における前記ピーク値が前記第１所定値となる際に前記トランジスタがオンとなる期間である、
スイッチング制御回路。
前記駆動信号出力回路は、
前記出力電圧に応じた帰還電圧と、基準電圧とに基づいて、前記トランジスタを第１期間オンするための第１指令値を出力する第１指令値出力回路と、
前記第１期間が第１所定期間より短い場合、前記トランジスタを前記第１期間オンするための第２指令値を出力し、前記第１期間が前記第１所定期間より長い場合、前記トランジスタを前記第１所定期間以下の第２期間オンするための前記第２指令値を出力する第２指令値出力回路と、
前記第１期間が前記第１所定期間より短い場合、前記インダクタ電流が前記臨界モードに対応する第１電流となると、前記トランジスタをオンするためのオン信号を出力し、前記第１期間が前記第１所定期間より長い場合、前記インダクタ電流が前記連続モードに対応する第２電流となると、前記オン信号を出力するオン信号出力回路と、
前記第２指令値と、前記オン信号とに基づいて、前記駆動信号を出力する信号出力回路と、
を含み、
前記第１所定期間は、前記半周期における前記ピーク値が前記第１所定値となる際に前記トランジスタがオンとなる期間である、
スイッチング制御回路。
【請求項3】
請求項２に記載のスイッチング制御回路であって、
前記第２指令値出力回路は、
前記第１期間が前記第１所定期間より短い場合、前記トランジスタを前記第１期間オンするための第３指令値を出力し、前記第１期間が前記第１所定期間より長い場合、前記トランジスタを前記第１所定期間オンするための前記第３指令値を出力するリミッタと、
前記第１指令値から前記第３指令値を減算した減算結果を出力する第１減算器と、
前記減算結果を所定の利得で増幅する増幅器と、
前記第３指令値から前記増幅器の出力を減算し、前記第２指令値として出力する第２減算器と、
を含むスイッチング制御回路。
前記第２指令値出力回路は、
前記第１期間が前記第１所定期間より短い場合、前記トランジスタを前記第１期間オンするための第３指令値を出力し、前記第１期間が前記第１所定期間より長い場合、前記トランジスタを前記第１所定期間オンするための前記第３指令値を出力するリミッタと、
前記第１指令値から前記第３指令値を減算した減算結果を出力する第１減算器と、
前記減算結果を所定の利得で増幅する増幅器と、
前記第３指令値から前記増幅器の出力を減算し、前記第２指令値として出力する第２減算器と、
を含むスイッチング制御回路。
【請求項4】
請求項２または請求項３に記載のスイッチング制御回路であって、
前記オン信号出力回路は、
前記第１期間が前記第１所定期間より短い場合、前記第１電流を出力し、前記第１期間が前記第１所定期間より長い場合、前記第１期間及び前記第１所定期間の差に応じた前記第２電流を出力する第１出力回路と、
前記インダクタ電流が、前記第１出力回路から出力される電流となると前記オン信号を出力する第２出力回路と、
を含むスイッチング制御回路。
前記オン信号出力回路は、
前記第１期間が前記第１所定期間より短い場合、前記第１電流を出力し、前記第１期間が前記第１所定期間より長い場合、前記第１期間及び前記第１所定期間の差に応じた前記第２電流を出力する第１出力回路と、
前記インダクタ電流が、前記第１出力回路から出力される電流となると前記オン信号を出力する第２出力回路と、
を含むスイッチング制御回路。
【請求項5】
請求項４に記載のスイッチング制御回路であって、
前記第１出力回路は、
前記第１期間が前記第１所定期間より短い場合、所定値の基準電流を出力し、前記第１期間が前記第１所定期間より長い場合、前記差に応じた値の前記基準電流を出力する基準電流出力回路と、
前記第１期間が前記第１所定期間より短い場合、前記所定値の前記基準電流に基づいて前記第１電流を出力し、前記第１期間が前記第１所定期間より長い場合、前記差に応じた値の前記基準電流と、前記整流電圧の波形とに基づいて、前記差に応じた振幅を有し、前記波形と相似の前記第２電流を出力する演算回路と、
を含むスイッチング制御回路。
前記第１出力回路は、
前記第１期間が前記第１所定期間より短い場合、所定値の基準電流を出力し、前記第１期間が前記第１所定期間より長い場合、前記差に応じた値の前記基準電流を出力する基準電流出力回路と、
前記第１期間が前記第１所定期間より短い場合、前記所定値の前記基準電流に基づいて前記第１電流を出力し、前記第１期間が前記第１所定期間より長い場合、前記差に応じた値の前記基準電流と、前記整流電圧の波形とに基づいて、前記差に応じた振幅を有し、前記波形と相似の前記第２電流を出力する演算回路と、
を含むスイッチング制御回路。
【請求項6】
請求項５に記載のスイッチング制御回路であって、
前記第１出力回路は、
前記トランジスタのスイッチング周期のうちオフとなる期間に基づいて、前記整流電圧の波形を出力する波形出力回路を含む、
スイッチング制御回路。
前記第１出力回路は、
前記トランジスタのスイッチング周期のうちオフとなる期間に基づいて、前記整流電圧の波形を出力する波形出力回路を含む、
スイッチング制御回路。
【請求項7】
請求項２に記載のスイッチング制御回路であって、
前記第１期間が前記第１所定期間より長くなる期間が、第２所定期間経過したか否かを判定する判定回路と、
を含み、
前記駆動回路は、
前記第１期間が前記第１所定期間より長くなる期間が前記第２所定期間経過すると、前記トランジスタをオフする、
スイッチング制御回路。
前記第１期間が前記第１所定期間より長くなる期間が、第２所定期間経過したか否かを判定する判定回路と、
を含み、
前記駆動回路は、
前記第１期間が前記第１所定期間より長くなる期間が前記第２所定期間経過すると、前記トランジスタをオフする、
スイッチング制御回路。
【請求項8】
請求項１に記載のスイッチング制御回路であって、
前記駆動信号出力回路は、
前記出力電圧に応じた帰還電圧と、基準電圧とに基づいて、前記トランジスタを第１期間オンするための第１指令値を出力する第１指令値出力回路と、
前記ピーク値が前記第１所定値より小さい場合、前記トランジスタを前記第１期間オンするための第２指令値を出力し、前記ピーク値が前記第１所定値より大きい場合、前記トランジスタを前記第１期間より短い第２期間オンするための前記第２指令値を出力する第２指令値出力回路と、
前記ピーク値が前記第１所定値より小さい場合、前記インダクタ電流が前記臨界モードに対応する第１電流となると、前記トランジスタをオンするためのオン信号を出力し、前記ピーク値が前記第１所定値より大きい場合、前記インダクタ電流が前記連続モードに対応する第２電流となると、前記オン信号を出力するオン信号出力回路と、
前記第２指令値と、前記オン信号とに基づいて、前記駆動信号を出力する信号出力回路と、
を含むスイッチング制御回路。
前記駆動信号出力回路は、
前記出力電圧に応じた帰還電圧と、基準電圧とに基づいて、前記トランジスタを第１期間オンするための第１指令値を出力する第１指令値出力回路と、
前記ピーク値が前記第１所定値より小さい場合、前記トランジスタを前記第１期間オンするための第２指令値を出力し、前記ピーク値が前記第１所定値より大きい場合、前記トランジスタを前記第１期間より短い第２期間オンするための前記第２指令値を出力する第２指令値出力回路と、
前記ピーク値が前記第１所定値より小さい場合、前記インダクタ電流が前記臨界モードに対応する第１電流となると、前記トランジスタをオンするためのオン信号を出力し、前記ピーク値が前記第１所定値より大きい場合、前記インダクタ電流が前記連続モードに対応する第２電流となると、前記オン信号を出力するオン信号出力回路と、
前記第２指令値と、前記オン信号とに基づいて、前記駆動信号を出力する信号出力回路と、
を含むスイッチング制御回路。
【請求項9】
請求項８に記載のスイッチング制御回路であって、
前記オン信号出力回路は、
前記トランジスタがオフする毎に、前記インダクタ電流を保持する保持回路と、
前記保持回路で保持された前記インダクタ電流の前記半周期における平均値を演算する平均化回路と、
前記平均値が前記第１所定値に対応する第２所定値より小さくなると、前記第１電流を出力し、前記平均値が前記第２所定値より大きくなると、前記平均値及び前記第２所定値の差に応じた前記第２電流を出力する第１出力回路と、
前記インダクタ電流が、前記第１出力回路から出力される電流となると前記オン信号を出力する第２出力回路と、
を含むスイッチング制御回路。
前記オン信号出力回路は、
前記トランジスタがオフする毎に、前記インダクタ電流を保持する保持回路と、
前記保持回路で保持された前記インダクタ電流の前記半周期における平均値を演算する平均化回路と、
前記平均値が前記第１所定値に対応する第２所定値より小さくなると、前記第１電流を出力し、前記平均値が前記第２所定値より大きくなると、前記平均値及び前記第２所定値の差に応じた前記第２電流を出力する第１出力回路と、
前記インダクタ電流が、前記第１出力回路から出力される電流となると前記オン信号を出力する第２出力回路と、
を含むスイッチング制御回路。
【請求項10】
請求項９に記載のスイッチング制御回路であって、
前記第１出力回路は、
前記平均値が前記第２所定値より小さい場合、所定値の基準電流を出力し、前記平均値が前記第２所定値より大きい場合、前記差に応じた値の前記基準電流を出力する基準電流出力回路と、
前記所定値の前記基準電流に基づいて、前記第１電流を出力し、前記差に応じた値の前記基準電流及び前記整流電圧の波形に基づいて、前記差に応じた振幅を有し、前記波形と相似の前記第２電流を出力する演算回路と、
を含むスイッチング制御回路。
前記第１出力回路は、
前記平均値が前記第２所定値より小さい場合、所定値の基準電流を出力し、前記平均値が前記第２所定値より大きい場合、前記差に応じた値の前記基準電流を出力する基準電流出力回路と、
前記所定値の前記基準電流に基づいて、前記第１電流を出力し、前記差に応じた値の前記基準電流及び前記整流電圧の波形に基づいて、前記差に応じた振幅を有し、前記波形と相似の前記第２電流を出力する演算回路と、
を含むスイッチング制御回路。
【請求項11】
請求項１０に記載のスイッチング制御回路であって、
前記第１出力回路は、
前記トランジスタのスイッチング周期のうちオフとなる期間に基づいて、前記整流電圧の波形を出力する波形出力回路を含む、
スイッチング制御回路。
前記第１出力回路は、
前記トランジスタのスイッチング周期のうちオフとなる期間に基づいて、前記整流電圧の波形を出力する波形出力回路を含む、
スイッチング制御回路。
【請求項12】
請求項８～１１の何れか一項に記載のスイッチング制御回路であって、
前記第２指令値出力回路は、
前記ピーク値が前記第１所定値より大きい場合、前記トランジスタがオンとなる期間を短くするための補正値を出力する補正回路と、
前記補正値が出力されると、前記第１指令値から前記補正値を減算して前記第２指令値として出力する減算器と、
を含むスイッチング制御回路。
前記第２指令値出力回路は、
前記ピーク値が前記第１所定値より大きい場合、前記トランジスタがオンとなる期間を短くするための補正値を出力する補正回路と、
前記補正値が出力されると、前記第１指令値から前記補正値を減算して前記第２指令値として出力する減算器と、
を含むスイッチング制御回路。
【請求項13】
請求項８に記載のスイッチング制御回路であって、
前記ピーク値が前記第１所定値より大きくなる期間が、所定期間経過したか否かを判定する判定回路と、
を含み、
前記駆動回路は、
前記ピーク値が前記第１所定値より大きくなる期間が前記所定期間経過すると、前記トランジスタをオフする、
スイッチング制御回路。
前記ピーク値が前記第１所定値より大きくなる期間が、所定期間経過したか否かを判定する判定回路と、
を含み、
前記駆動回路は、
前記ピーク値が前記第１所定値より大きくなる期間が前記所定期間経過すると、前記トランジスタをオフする、
スイッチング制御回路。
【請求項14】
交流電圧に応じた整流電圧が印加されるインダクタと、
前記インダクタに流れるインダクタ電流を制御するトランジスタと、
前記トランジスタのスイッチングを制御するスイッチング制御回路と、
を備える力率改善回路であって、
前記スイッチング制御回路は、
前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、
を備える力率改善回路。
前記インダクタに流れるインダクタ電流を制御するトランジスタと、
前記トランジスタのスイッチングを制御するスイッチング制御回路と、
を備える力率改善回路であって、
前記スイッチング制御回路は、
前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、
を備える力率改善回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング制御回路、及び力率改善回路に関する。
【背景技術】
【0002】
交流電圧から目的レベルの出力電圧を生成する電源回路として、力率改善回路がある（例えば、特許文献１～６参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－１０４２１８号公報
【特許文献2】特開２０２０－１４３２５号公報
【特許文献3】特開２０１８－６４４１０号公報
【特許文献4】特開２０１７－８５８６５号公報
【特許文献5】特開２０１４－１９１２６１号公報
【特許文献6】特開２０１６－１５２６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、臨界モードで動作する一般的な力率改善回路では、負荷に流れる負荷電流が増加すると、力率改善回路のインダクタ電流のピーク値も大きくなる。この結果、力率改善回路のインダクタに磁気飽和が発生してしまうことがある。
【0005】
本発明は、上記のような従来の問題に鑑みてなされたものであって、負荷電流が増加した際にインダクタ電流のピーク値の増加を抑制できるスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
前述した課題を解決する主たる本発明の第１の態様は、交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタとを備え、前記交流電圧から目的レベルの出力電圧を生成する力率改善回路の前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、を備える。
【0007】
前述した課題を解決する主たる本発明の第２の態様は、交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を備える力率改善回路であって、前記スイッチング制御回路は、前記交流電圧の半周期における前記インダクタ電流のピーク値が第１所定値より小さい場合、前記力率改善回路を臨界モードで動作させる駆動信号を出力し、前記半周期における前記ピーク値が前記第１所定値より大きい場合、前記力率改善回路を連続モードで動作させる前記駆動信号を出力する駆動信号出力回路と、前記駆動信号に基づいて、前記トランジスタを駆動する駆動回路と、を備える力率改善回路。
【発明の効果】
【0008】
本発明によれば、負荷電流が増加した際にインダクタ電流のピーク値の増加を抑制できるスイッチング制御回路を提供することができる。
【図面の簡単な説明】
【0009】
【図1】力率改善回路１０の一例を示す図である。
【図2】力率改善ＩＣ２５ａの一例を示す図である。
【図3】力率改善回路１０の一部の構成を示す図である。
【図4】力率改善回路１０の主要な波形の一例を示す図である。
【図5】力率改善ＩＣ２５ａの主要な波形の一例を示す図である。
【図6】インダクタ電流ＩＬを説明するための図である。
【図7】負荷電流Ｉｏｕｔが増加した際のインダクタ電流ＩＬを説明するための図である。
【図8】力率改善ＩＣ２５ｂの一例を示す図である。
【図9】指令値出力回路５６の一例を示す図である。
【発明を実施するための形態】
【0010】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。また、ここでは、各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。
【0011】
本実施形態で、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう。このため「接続」には、２つの部品が配線のみならず、例えば、抵抗を介して接続されている場合も含む。
【0012】
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜力率改善回路１０の構成＞＞＞
図１は、本発明の一実施形態である力率改善回路１０の構成の一例を示す図である。力率改善回路１０は、力率を改善しつつ、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路（ここでは、ＡＣ―ＤＣコンバータ）である。
＜＜＜力率改善回路１０の構成＞＞＞
図１は、本発明の一実施形態である力率改善回路１０の構成の一例を示す図である。力率改善回路１０は、力率を改善しつつ、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路（ここでは、ＡＣ―ＤＣコンバータ）である。
【0013】
また、詳細は後述するが、本実施形態の力率改善回路１０は、「臨界モード」、または「連続モード」で動作する。ここで、「臨界モード」とは、後述するインダクタ電流ＩＬがゼロになると、パワートランジスタをオンにする動作モードである。また、「連続モード」とは、インダクタ電流ＩＬがゼロより大きい値でパワートランジスタをオンする動作モード、つまり、インダクタ電流ＩＬが連続的に流れる動作モードである。
【0014】
なお、負荷１１は、出力電圧Ｖｏｕｔ（例えば、４００Ｖ）が印加されると、所定の電圧（例えば、１５Ｖ）を生成する降圧型の電源回路である。また、本実施形態では、負荷１１に流れる電流を、負荷電流Ｉｏｕｔとする。
【0015】
力率改善回路１０は、全波整流回路２０、コンデンサ２１，２７、インダクタ２２、ＮＭＯＳトランジスタ２３、抵抗２４，２８，２９、力率改善ＩＣ２５、及びダイオード２６を含んで構成される。
【0016】
全波整流回路２０は、入力される所定の交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃとして、コンデンサ２１及びインダクタ２２に印加する。なお、交流電圧Ｖａｃは、例えば、実効値が１４０～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。
【0017】
以下、本実施形態では、基本的に電圧は、基準点（図１中のＧＮＤ）に対する電位差であるが、交流電圧Ｖａｃは、端子間電圧を示す。また、交流電源から、力率改善回路１０に入力される電流を、入力電流Ｉｉｎとする。
【0018】
コンデンサ２１は、整流電圧Ｖｒｅｃのノイズを除去するとともに、整流電圧Ｖｒｅｃを平滑化する素子である。
【0019】
インダクタ２２は、ＮＭＯＳトランジスタ２３、ダイオード２６、及びコンデンサ２７とともに昇圧チョッパー回路を構成する。このため、コンデンサ２７の充電電圧が直流の出力電圧Ｖｏｕｔ（例えば、４００Ｖ）となる。なお、本実施形態では、インダクタ２２に流れる電流を、インダクタ電流ＩＬとする。また、インダクタ２２と、ＮＭＯＳトランジスタ２３とが接続されたノードの電圧（つまり、ＮＭＯＳトランジスタ２３のドレイン電極の電圧）を、電圧Ｖｓｗとする。
【0020】
ＮＭＯＳトランジスタ２３は、力率改善回路１０の負荷１１への電力を制御するためのスイッチング素子である。なお、本実施形態では、ＮＭＯＳトランジスタ２３は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたが、例えば、バイポーラトランジスタ等であっても良い。また、ＮＭＯＳトランジスタ２３のゲート電極は、後述する力率改善ＩＣ２５の端子ＯＵＴに接続されている。
【0021】
抵抗２４は、インダクタ２２に流れるインダクタ電流ＩＬを検出するための抵抗であり、一端は、ＮＭＯＳトランジスタ２３のソース電極に接続され、他端は、力率改善ＩＣ２５の端子ＣＳに接続される。なお、本実施形態では、ＮＭＯＳトランジスタ２３がオンすると、インダクタ電流ＩＬは、ＮＭＯＳトランジスタ２３を介して抵抗２４に流れ、ＮＭＯＳトランジスタ２３がオフすると、インダクタ電流ＩＬは、ダイオード２６、及びコンデンサ２７を介して抵抗２４に流れる。
【0022】
力率改善ＩＣ２５は、力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ２３のスイッチングを制御する集積回路である。具体的には、力率改善ＩＣ２５は、インダクタ電流ＩＬ、及び帰還電圧Ｖｆｂ（後述）に基づいて、ＮＭＯＳトランジスタ２３を駆動する。
【0023】
力率改善ＩＣ２５の詳細については後述するが、力率改善ＩＣ２５には、端子ＣＳ，ＦＢ，ＯＵＴが設けられている。本実施形態では、力率改善ＩＣ２５の端子ＣＳ等以外の他の端子は便宜上、省略されている。なお、力率改善ＩＣは、ＮＭＯＳトランジスタ２３のスイッチングを制御する「スイッチング制御回路」に相当する。
【0024】
抵抗２８，２９は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ２３をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗２８，２９が接続されるノードに生成される帰還電圧Ｖｆｂは、端子ＦＢに印加される。
【0025】
＜＜＜力率改善ＩＣ２５ａの構成＞＞＞
図２は、力率改善ＩＣ２５の第１実施形態の一例を示す図である。力率改善ＩＣ２５ａは、指令値出力回路５０、指令値補正回路５１、オン信号出力回路５２、信号出力回路５３、駆動回路５４、及び判定回路５５を含んで構成される。なお、本実施形態の指令値出力回路５０、指令値補正回路５１、オン信号出力回路５２、及び信号出力回路５３は、「駆動信号出力回路」に相当する。
図２は、力率改善ＩＣ２５の第１実施形態の一例を示す図である。力率改善ＩＣ２５ａは、指令値出力回路５０、指令値補正回路５１、オン信号出力回路５２、信号出力回路５３、駆動回路５４、及び判定回路５５を含んで構成される。なお、本実施形態の指令値出力回路５０、指令値補正回路５１、オン信号出力回路５２、及び信号出力回路５３は、「駆動信号出力回路」に相当する。
【0026】
なお、上述のように、電圧Ｖｃｓは、インダクタ電流ＩＬが抵抗２４で変換された電圧であるため。例えば、オン信号出力回路５２が、電圧Ｖｃｓを用いる場合、便宜上、オン信号出力回路５２が、インダクタ電流ＩＬを用いると称することがある。
【0027】
また、便宜上省略するが、本実施形態の端子ＦＢには、電圧Ｖｆｂをデジタル値に変換するＡＤコンバータが設けられ、端子ＣＳには、電圧Ｖｃｓをデジタル値に変換するＡＤコンバータが設けられている。したがって、本実施形態の力率改善ＩＣ２５の各回路は、特段言及しない限りデジタル値を処理する回路である。
【0028】
＝＝指令値出力回路５０＝＝
指令値出力回路５０は、帰還電圧Ｖｆｂと、目的レベルの出力電圧Ｖｏｕｔに対応する基準電圧Ｖｒｅｆと、に基づいて、出力電圧Ｖｏｕｔを目的レベルとするための指令値Ｖ１を出力する。
指令値出力回路５０は、帰還電圧Ｖｆｂと、目的レベルの出力電圧Ｖｏｕｔに対応する基準電圧Ｖｒｅｆと、に基づいて、出力電圧Ｖｏｕｔを目的レベルとするための指令値Ｖ１を出力する。
【0029】
なお、本実施形態の指令値Ｖ１は、帰還電圧Ｖｆｂが、基準電圧Ｖｒｅｆより小さい場合、レベルが上昇し、帰還電圧Ｖｆｂが、基準電圧Ｖｒｅｆより大きい場合、レベルが低下する電圧である。以降、本実施形態で説明する「指令値」は、指令値Ｖ１と同様に、レベルが変化する電圧である。
【0030】
また、詳細は後述するが、本実施形態では、指令値Ｖ１のレベルが上昇すると、ＮＭＯＳトランジスタ２３のオン期間は長くなり、指令値Ｖ１のレベルが上昇すると、ＮＭＯＳトランジスタ２３をオン期間は短くなる。以下、指令値Ｖ１に対応したＮＭＯＳトランジスタ２３のオン期間を、「オン期間Ｔｏｎ１」とする。
【0031】
指令値出力回路５０は、減算器１００、及び電圧調整器（ＡＶＲ）１０１を含んで構成される。減算器１００は、基準電圧Ｖｒｅｆから帰還電圧Ｖｆｂを減算し、基準電圧Ｖｒｅｆと、帰還電圧Ｖｆｂとの誤差Ｅ１を算出する。
【0032】
電圧調整器１０１は、帰還電圧Ｖｆｂのレベルを、基準電圧Ｖｒｅｆのレベルに一致させるための指令値Ｖ１を、誤差Ｅ１に応じて出力する。なお、減算器１００及び電圧調整器１０１は、例えば、誤差Ｅ１を増幅し、積分する、いわゆる誤差増幅回路に相当する。
【0033】
なお、指令値出力回路５０は、「第１指令値出力回路」に相当し、指令値Ｖ１は、「第１指令値」に相当し、オン期間Ｔｏｎ１は、「第１期間」に相当する。
【0034】
＝＝指令値補正回路５１の概要＝＝
指令値補正回路５１は、例えば、負荷１１の状態が過負荷となると、ＮＭＯＳトランジスタ２３のオン期間が短くなるよう、指令値Ｖ１を補正する。ここで、「過負荷」とは、負荷１１に流れる負荷電流Ｉｏｕｔが、定格電流より大きくなることをいう。具体的には、例えば定格電流が８Ａの場合、「過負荷」とは、負荷電流Ｉｏｕｔが８Ａより大きい状態をいう。
指令値補正回路５１は、例えば、負荷１１の状態が過負荷となると、ＮＭＯＳトランジスタ２３のオン期間が短くなるよう、指令値Ｖ１を補正する。ここで、「過負荷」とは、負荷１１に流れる負荷電流Ｉｏｕｔが、定格電流より大きくなることをいう。具体的には、例えば定格電流が８Ａの場合、「過負荷」とは、負荷電流Ｉｏｕｔが８Ａより大きい状態をいう。
【0035】
なお、負荷１１の状態が「無負荷」とは、負荷電流Ｉｏｕｔがゼロの状態であり、負荷１１の状態が「軽負荷」とは、負荷電流Ｉｏｕｔが、定格電流より十分小さい所定値（例えば、１Ａ）より小さい状態である。また、負荷１１の状態が「定格負荷」とは、負荷電流Ｉｏｕｔが所定の定格電流（例えば、８Ａ）流れる状態をいう。
【0036】
ところで、負荷１１の状態が過負荷となると、出力電圧Ｖｏｕｔが低下するため、上述した指令値出力回路５０は、ＮＭＯＳトランジスタ２３がオンとなる期間を長くする指令値Ｖ１を出力する。ここで、図３及び図４を参照しつつ、ＮＭＯＳトランジスタ２３のオン期間と、インダクタ電流ＩＬのピーク値との関係を説明する。
【0037】
＜＜力率改善回路１０の主要なノードの波形の一例＞＞
図３は、力率改善回路１０の一部の構成を示す図であり、図４は、力率改善回路１０の主要なノードの波形の一例を示す図である。なお、ここでは、力率改善回路１０が、いわゆる臨界モードで動作している場合の波形の一例を描いている。
図３は、力率改善回路１０の一部の構成を示す図であり、図４は、力率改善回路１０の主要なノードの波形の一例を示す図である。なお、ここでは、力率改善回路１０が、いわゆる臨界モードで動作している場合の波形の一例を描いている。
【0038】
本実施形態では、図３に示すように、インダクタ２２には、交流電圧Ｖａｃが全波整流された整流電圧Ｖｒｅｃが印加される。このため、インダクタ２２のインダクタンスをＬとし、ＮＭＯＳトランジスタ２３のオン期間をＴｏｎとすると、インダクタ電流ＩＬのピーク値Ｉｐは、以下の式（１）となる。
Ｉｐ＝（Ｖｒｅｃ／Ｌ）×Ｔｏｎ・・・（１）
なお、整流電圧Ｖｒｅｃは、交流電圧Ｖａｃの位相角をθとした場合、ｓｉｎθに応じて変化する。
Ｉｐ＝（Ｖｒｅｃ／Ｌ）×Ｔｏｎ・・・（１）
なお、整流電圧Ｖｒｅｃは、交流電圧Ｖａｃの位相角をθとした場合、ｓｉｎθに応じて変化する。
【0039】
図４では、交流電圧Ｖａｃの半周期（つまり、位相角θが０°～１８０°の範囲）の波形の概要が示されており、ピーク値Ｉｐの包絡線は、一点鎖線で描かれている。そして、ピーク値Ｉｐは、交流電圧Ｖａｃの半周期において、位相角θが９０°となると最大となる。
【0040】
また、ＮＭＯＳトランジスタ２３がオフとなるオフ期間Ｔｏｆｆにおいて、インダクタ電流ＩＬは、ピーク値Ｉｐから、ゼロまで低下する。このため、以下の式（２）が成立する。
Ｉｐ＝（（Ｖｏｕｔ－Ｖｒｅｃ）／Ｌ）×Ｔｏｆｆ・・・（２）
Ｉｐ＝（（Ｖｏｕｔ－Ｖｒｅｃ）／Ｌ）×Ｔｏｆｆ・・・（２）
【0041】
そして、式（１）、及び式（２）を用いると、以下の式（３）が成立する。
Ｔｏｆｆ／（Ｔｏｎ＋Ｔｏｆｆ）＝Ｖｒｅｃ／Ｖｏｕｔ・・・（３）
Ｔｏｆｆ／（Ｔｏｎ＋Ｔｏｆｆ）＝Ｖｒｅｃ／Ｖｏｕｔ・・・（３）
【0042】
したがって、力率改善回路１０では、式（３）、及び図４の最下段から明らかなように、ＮＭＯＳトランジスタ２３がオフとなるオフ期間Ｔｏｆｆのデューティ比（Ｔｏｆｆ／（Ｔｏｎ＋Ｔｏｆｆ））から、整流電圧Ｖｒｅｃを把握することができる。なお、オフ期間Ｔｏｆｆのデューティ比は、スイッチング周期（Ｔｏｎ＋Ｔｏｆｆ）のうち、オフ期間Ｔｏｆｆの占める割合で定められる。
【0043】
＜＜負荷１１の状態が過負荷の際のピーク値Ｔｐとオン期間Ｔｏｎについて＞＞
ところで、例えば、負荷１１の状態が過負荷となり、オン期間Ｔоｎが長くなると、図４及び式（１）から明らかなように、ピーク値Ｉｐは大きくなる。この結果、インダクタ２２に磁気飽和が発生してしまうことがある。
ところで、例えば、負荷１１の状態が過負荷となり、オン期間Ｔоｎが長くなると、図４及び式（１）から明らかなように、ピーク値Ｉｐは大きくなる。この結果、インダクタ２２に磁気飽和が発生してしまうことがある。
【0044】
したがって、ピーク値Ｉｐが、例えば負荷１１の状態が過負荷となる際の所定値Ｉ１を超えると、オン期間Ｔｏｎを短くし、ピーク値Ｉｐの上昇を抑制する必要がある。図２の指令値補正回路５１は、負荷１１の状態が過負荷となりオン期間Ｔｏｎ１が所定期間Ｔｘより長くなると、ＮＭＯＳトランジスタ２３のオン期間を短くするよう、指令値Ｖ１を処理する。なお、詳細は後述するが、以下、図２の力率改善ＩＣ２５ａで得られるＮＭＯＳトランジスタ２３のオン期間を、「Ｔｏｎ１」または「Ｔｏｎ２」として説明する。
【0045】
ここで、「所定期間Ｔｘ」は、式（４）に示すように、ピーク値Ｉｐが所定値Ｉ１となる際のオン期間である。なお、式（４）におけるＶｒｅｃは、位相角θが９０°の際の値である。
Ｔｘ＝Ｉ１×（Ｌ／Ｖｒｅｃ（θ＝９０°））・・・（４）
Ｔｘ＝Ｉ１×（Ｌ／Ｖｒｅｃ（θ＝９０°））・・・（４）
【0046】
本実施形態では負荷１１の状態が過負荷となると、指令値Ｖ１の示すオン期間Ｔｏｎ１は、所定期間Ｔｘとなる。そこで、指令値補正回路５１は、ピーク値Ｉｐと、所定値Ｉ１と直接比較せず、オン期間Ｔｏｎ１が、所定値Ｉ１に対応する所定期間Ｔｘとを比較する。なお、所定期間Ｔｘは、「第１所定期間」に相当し、所定値Ｉ１は、「第１所定値」に相当する。
【0047】
＝＝指令値補正回路５１の詳細＝＝
指令値補正回路５１は、図２に示すように、リミッタ１１０、減算器１１１，１１３、及び増幅器１１２を含んで構成される。
指令値補正回路５１は、図２に示すように、リミッタ１１０、減算器１１１，１１３、及び増幅器１１２を含んで構成される。
【0048】
リミッタ１１０は、指令値Ｖ１の示すオン期間Ｔｏｎ１が、所定期間Ｔｘより長い場合、指令値Ｖ１のオン期間を所定期間Ｔｘに制限する。具体的には、リミッタ１１０は、指令値Ｖ１の示すオン期間Ｔｏｎ１が、所定期間Ｔｘより短い場合、オン期間Ｔｏｎ１の指令値Ｖ３を出力する。また、リミッタ１１０は、指令値Ｖ１の示すオン期間Ｔｏｎ１が、所定期間Ｔｘより長い場合、オン期間が所定期間Ｔｘの指令値Ｖ３を出力する。
【0049】
なお、本実施形態のリミッタ１１０は、オン期間Ｔｏｎ１と、所定期間Ｔｘとが等しい場合は、所定期間Ｔｘより短い場合と同様に動作する。したがって、リミッタ１１０は、実質的に、指令値Ｖ１の示すオン期間Ｔｏｎ１が、所定期間Ｔｘ以下の場合、オン期間Ｔｏｎ１の指令値Ｖ３を出力することとなる。
【0050】
ここで、図２に示された、例えば、「Ｖ３（Ｔｏｎ１／Ｔｘ）」の表記では、括弧内のスラッシュ（ここでは、「／」のマーク）の左には、リミッタ１１０が動作しない場合の値が示され、スラッシュの右には、リミッタ１１０が動作する場合の値が示されている。なお、本実施形態の図面の括弧内のスラッシュ内の表記についても同様である。
【0051】
減算器１１１は、指令値Ｖ１から指令値Ｖ３を減算し、オン期間Ｔｏｎ１及び所定期間Ｔｘの差を示す減算結果Ｖｓ１（＝Ｖ１－Ｖ３）を出力する。なお、オン期間Ｔｏｎ１が、所定期間Ｔｘより短い場合、指令値Ｖ３のオン期間は、オン期間Ｔｏｎ１となる。したがって、この場合の減算結果Ｖｓ１は、０（ゼロ）となる。
【0052】
増幅器１１２は、オン期間Ｔｏｎ１が、所定期間Ｔｘより長い場合、減算結果Ｖｓ１を所定の利得Ａ１で増幅し、電圧Ｖａとして出力する。ここで、電圧Ｖａは、オン期間Ｔｏｎ１と、所定期間Ｔｘとの差を、所定の利得Ａ１で増幅した値となる。したがって、電圧Ｖａも指令値Ｖ１等と同様に、ＮＭＯＳトランジスタ２３のオン期間に対応する値となる。なお、本実施形態では、電圧Ｖａの示すオン期間は、オン期間Ｔｏｎａとする。
【0053】
減算器１１３は、指令値Ｖ３から、オン期間Ｔｏｎａを示す電圧Ｖａを減算し、指令値Ｖ２として出力する。ここで、オン期間Ｔｏｎ１が所定期間Ｔｘより短い場合、電圧Ｖａはゼロであるため、減算器１１３は、オン期間Ｔｏｎ２がオン期間Ｔｏｎ１と等しい指令値Ｖ２を出力する。
【0054】
一方、オン期間Ｔｏｎ１が所定期間Ｔｘより長い場合、減算器１１３は、オン期間Ｔｏｎ２が（Ｔｘ－Ｔｏｎａ）となる指令値Ｖ２を出力する。したがって、この場合、所定期間Ｔｘより短い期間だけＮＭＯＳトランジスタ２３をオンさせるための指令値Ｖ２を、減算器１１３は出力することになる。
【0055】
なお、指令値補正回路５１は、「第２指令値出力回路」に相当し、指令値Ｖ２は、「第２指令値」に相当し、オン期間Ｔｏｎ２は、「第２期間」に相当する。リミッタ１１０が出力する指令値Ｖ３は、「第３指令値」に相当し、減算器１１１は、「第１減算器」に相当し、減算器１１３は、「第２減算器」に相当する。
【0056】
＝＝オン信号出力回路５２＝＝
オン信号出力回路５２は、インダクタ電流ＩＬが電流Ｉｂ（後述）となると、ＮＭＯＳトランジスタ２３をオンするためのハイレベル（以下、Ｈレベルとする。）の信号Ｖｏｎを出力する。オン信号出力回路５２は、電流出力回路１２０、波形出力回路１２１，乗算器１２２、及び比較器（ＣＭＰ）１２３を含んで構成される。
オン信号出力回路５２は、インダクタ電流ＩＬが電流Ｉｂ（後述）となると、ＮＭＯＳトランジスタ２３をオンするためのハイレベル（以下、Ｈレベルとする。）の信号Ｖｏｎを出力する。オン信号出力回路５２は、電流出力回路１２０、波形出力回路１２１，乗算器１２２、及び比較器（ＣＭＰ）１２３を含んで構成される。
【0057】
電流出力回路１２０は、電圧Ｖａに基づいて、電流Ｉｂ（後述）の基準となる基準電流Ｉｒｅｆを出力する。なお、ここでは、電流出力回路１２０は、基準電流Ｉｒｅｆを出力すると便宜上記載しているが、電圧出力回路１２０は、実際には、基準電流Ｉｒｅｆを示すデジタル値の電圧を出力する。力率改善ＩＣ２５ａでは特段言及しない限り、力率改善ＩＣ２５ａにおける「電流」とは、「電流を示す電圧」を意味する。
【0058】
また、本実施形態の電流出力回路１２０は、オン期間Ｔｏｎ１が制限され、負荷１１への電力が不足する場合、不足する電力が補われるよう所定の演算を実行する。具体的には、電流出力回路１２０は、電圧Ｖａ、すなわち指令値出力回路５０の出力Ｔｏｎ１に対して、指令値補正回路５１が出力するＴｏｎ２のオン期間不足分に相当する量に応じて、これにより生じる入力電流Ｉｉｎの不足分の実効値への換算を行う。これは電流ピーク値Ｉｐがオン期間に比例し、平均値もオン期間比例となることから、比例係数Ｐを乗じることで求めることができる。
【0059】
なお、たとえば整流電圧Ｖｒｅｃの実効値をＶｒｅｃ_ｒｍｓとするなら、比例係数ＰはｍＶｒｅｃ_ｒｍｓ／２Ｌである。なお左記の式の分母の係数２は、あるオン期間に対して到達するピーク値の１／２がスイッチング周期内の平均値となることによる。このような比例係数Ｐを用いることにより、オン期間を電流値に変換できる。なお、電流値を、オン期間に変換する際には、例えば比例係数Ｐの逆数を用いれば良い。
【0060】
この結果、オン期間Ｔｏｎ１が所定期間Ｔｘより短く、電圧Ｖａがゼロの場合、電流出力回路１２０は、値がゼロの基準電流Ｉｒｅｆを出力する。また、オン期間Ｔｏｎ１が所定期間Ｔｘより長く、電圧Ｖａがオン期間Ｔｏｎａを示す場合、電流出力回路１２０は、電圧Ｖａに定数Ｐを乗算した値（ここでは、ゼロより大きい正の値）を有する基準電流Ｉｒｅｆを出力する。
【0061】
波形出力回路１２１は、信号出力回路５３（後述）から出力され、ＮＭＯＳトランジスタ２３がオフとなる期間にＨレベルとなる信号Ｖｑｉに基づいて、整流電圧Ｖｒｅｃと相似形となる波形Ｖｒを出力する。波形出力回路１２１は、図４の最下段に示すように、電圧Ｖｓｗと同様の信号Ｖｑｉを、例えばスイッチング周期数回分だけ平均化することにより、波形Ｖｒを生成する。
【0062】
乗算器１２２は、基準電流Ｉｒｅｆと、波形Ｖｒとを乗算し、電流Ｉｂ(瞬時値)を示す電圧を出力する。なお、便宜上ここでは、乗算器１２２は、電流Ｉｂを出力するとして適宜説明する。また、本実施形態では、基準電流Ｉｒｅｆの値がゼロの場合、電流Ｉｂもゼロとなる。一方、基準電流Ｉｒｅｆが電圧Ｖａ及び定数Ｐで定まる場合、電流Ｉｂは、Ｉｂ＝Ｉｒｅｆ×Ｖｒ＝Ｖａ×Ｐ×Ｖｒとなるため、電流Ｉｂも、整流電圧Ｖｒｅｃと相似形の波形となる。この際、オン期間Ｔｏｎ２がオン期間Ｔｏｎ１より短いことにより不足する電流は、電流Ｉｂの加算により補われるので、力率改善回路１０の入力電流Ｉｉｎは、当初の値（つまり、オン期間Ｔｏｎ１でＮＭＯＳトランジスタ２３をオンした際の値）に維持される。
【0063】
比較器１２３は、電圧Ｖｃｓと、電流Ｉｂを示す電圧とに基づいて、インダクタ電流ＩＬ及び電流Ｉｂを比較する。比較器１２３は、インダクタ電流ＩＬが電流Ｉｂより大きい場合、Ｌレベルの信号Ｖｏｎを出力する。一方、比較器１２３は、インダクタ電流ＩＬが電流Ｉｂより小さい場合、Ｈレベルの信号Ｖｏｎを出力する。
【0064】
なお、本実施形態の電流出力回路１２０、波形出力回路１２１，及び乗算器１２２は、「第１出力回路」に相当し、比較器１２３は、「第２出力回路」に相当する。また、電流出力回路１２０は、「基準電流出力回路」に相当し、乗算器１２２は、「演算回路」に相当する。Ｉｂ＝０ゼロ（所定値）となる電流Ｉｂは、「第１電流」に相当し、Ｉｂ＝Ｉｒｅｆ×Ｖｒ（＝Ｖａ×Ｐ×Ｖｒ）となる電流Ｉｂは、「第２電流」に相当する。
【0065】
＝＝信号出力回路５３＝＝
信号出力回路５３は、信号Ｖｏｎと、指令値Ｖ２とに基づいて、ＮＭＯＳトランジスタ２３を駆動するための駆動信号Ｖｄｒを出力する。信号出力回路５３は、ＳＲフリップフロップ１３０、発振器（ＯＳＣ）１３１、及び比較器１３２を含んで構成される。
信号出力回路５３は、信号Ｖｏｎと、指令値Ｖ２とに基づいて、ＮＭＯＳトランジスタ２３を駆動するための駆動信号Ｖｄｒを出力する。信号出力回路５３は、ＳＲフリップフロップ１３０、発振器（ＯＳＣ）１３１、及び比較器１３２を含んで構成される。
【0066】
ＳＲフリップフロップ１３０は、Ｈレベルの信号Ｖｏｎに基づいて、Ｑ出力である駆動信号ＶｄｒをＨレベルに変化させ、Ｈレベルの信号Ｖｏｆｆ（後述）に基づいて、駆動信号ＶｄｒをＬレベルに変化させる。なお。ＳＲフリップフロップ１３０からは、Ｑ出力の論理レベルを反転した信号Ｖｑｉが出力される。
【0067】
発振器１３１は、駆動信号ＶｄｒがＨレベルとなると、振幅がゼロから上昇するランプ波Ｖｒｍｐを出力する。なお、発振器１３１は、駆動信号ＶｄｒがＬレベルとなると、ランプ波Ｖｒｍｐの振幅をゼロに変化させる。
【0068】
比較器１３２は、指令値Ｖ２と、ランプ波Ｖｒｍｐとを比較して、ＮＭＯＳトランジスタ２３をオフするためのＨレベルの信号Ｖｏｆｆを出力する。具体的には、ランプ波Ｖｒｍｐが指令値Ｖ２より小さい場合、比較器１３２は、Ｌレベルの信号Ｖｏｆｆを出力する。一方、ランプ波Ｖｒｍｐが指令値Ｖ２より大きい場合、比較器１３２は、ＮＭＯＳトランジスタ２３をオフすべく、Ｈレベルの信号Ｖｏｆｆを出力する。
【0069】
この結果、比較器１３２は、ＮＭＯＳトランジスタ２３がオンした後、指令値Ｖ２の示すオン期間Ｔｏｎ２が経過すると、ＮＭＯＳトランジスタ２３をオフすることが可能となる。
【0070】
＝＝駆動回路５４＝＝
駆動回路５４は、駆動信号Ｖｄｒに基づいて、ＮＭＯＳトランジスタ２３を駆動するバッファ回路である。駆動回路５４は、駆動信号ＶｄｒがＨレベルとなると、ＮＭＯＳトランジスタ２３をオンすべく信号ＶｏをＨレベルとし、駆動信号ＶｄｒがＬレベルとなると、ＮＭＯＳトランジスタ２３をオフすべく信号ＶｏをＬレベルとする。
駆動回路５４は、駆動信号Ｖｄｒに基づいて、ＮＭＯＳトランジスタ２３を駆動するバッファ回路である。駆動回路５４は、駆動信号ＶｄｒがＨレベルとなると、ＮＭＯＳトランジスタ２３をオンすべく信号ＶｏをＨレベルとし、駆動信号ＶｄｒがＬレベルとなると、ＮＭＯＳトランジスタ２３をオフすべく信号ＶｏをＬレベルとする。
【0071】
＝＝判定回路５５＝＝
判定回路５５は、負荷１１が過負荷状態となる期間、つまり、オン期間Ｔｏｎ１が所定期間Ｔｘより長くなる期間が所定期間Ｔｙ（例えば、５ｍｓ）より長いか否かを、電圧Ｖａに基づいて判定する。なお、上述のように、電圧Ｖａは、オン期間Ｔｏｎ１が所定期間Ｔｘより長くなると、正の値となる。
判定回路５５は、負荷１１が過負荷状態となる期間、つまり、オン期間Ｔｏｎ１が所定期間Ｔｘより長くなる期間が所定期間Ｔｙ（例えば、５ｍｓ）より長いか否かを、電圧Ｖａに基づいて判定する。なお、上述のように、電圧Ｖａは、オン期間Ｔｏｎ１が所定期間Ｔｘより長くなると、正の値となる。
【0072】
また、判定回路５５は、電圧Ｖａが正の値となる期間が所定期間Ｔｙより長い場合、ＮＭＯＳトランジスタ２３がオフとなるよう、駆動回路５４を制御する。この結果、本実施形態では、負荷１１が過負荷状態となる期間が長くなると、ＮＭＯＳトランジスタ２３のスイッチングが停止され、負荷１１への電力の供給も停止される。これにより、本実施形態では、例えば、力率改善回路１０が熱により破壊されることを防ぐことができる。なお、所定期間Ｔｙは、「第２所定期間」に相当する。
【0073】
＜＜＜力率改善ＩＣ２５ａの動作＞＞＞
図１、図２、図５～図７を参照しつつ、力率改善ＩＣ２５ａの動作を説明する。図５は、力率改善ＩＣ２５ａの主要な信号の波形を説明するための図である。図６は、力率改善回路１０が臨界モードで動作する際のインダクタ電流ＩＬを説明するための図であり、図７は、力率改善回路１０が連続モードで動作する際のインダクタ電流ＩＬを説明するための図である。
図１、図２、図５～図７を参照しつつ、力率改善ＩＣ２５ａの動作を説明する。図５は、力率改善ＩＣ２５ａの主要な信号の波形を説明するための図である。図６は、力率改善回路１０が臨界モードで動作する際のインダクタ電流ＩＬを説明するための図であり、図７は、力率改善回路１０が連続モードで動作する際のインダクタ電流ＩＬを説明するための図である。
【0074】
ここでは、負荷１１の状態が軽負荷から定格負荷を経て、過負荷まで変化した際の力率改善ＩＣ２５ａの動作を順次説明する。
【0075】
＝＝負荷１１の状態が軽負荷の場合＝＝
図２の指令値出力回路５０は、出力電圧Ｖｏｕｔが目的レベルとなるよう、帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとに基づいて、指令値Ｖ１を出力する。ここで、負荷１１の状態が軽負荷の場合、指令値Ｖ１が示すオン期間Ｔｏｎ１は、上述した負荷１１の状態が過負荷となる際の所定期間Ｔｘより短い。したがって、指令値補正回路５１は、オン期間Ｔｏｎ１を示す指令値Ｖ２を出力する。
図２の指令値出力回路５０は、出力電圧Ｖｏｕｔが目的レベルとなるよう、帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとに基づいて、指令値Ｖ１を出力する。ここで、負荷１１の状態が軽負荷の場合、指令値Ｖ１が示すオン期間Ｔｏｎ１は、上述した負荷１１の状態が過負荷となる際の所定期間Ｔｘより短い。したがって、指令値補正回路５１は、オン期間Ｔｏｎ１を示す指令値Ｖ２を出力する。
【0076】
また、この際、リミッタ１１０から出力される指令値Ｖ３と、指令値Ｖ１とは等しいため、増幅器１１２から出力される電圧Ｖａは、ゼロである。したがって、乗算器１２２は、ゼロとなる電流Ｉｂを比較器１２３に出力する。
【0077】
ここで、ＮＭＯＳトランジスタ２３がオフされた後、例えば、図５の時刻ｔ１０にインダクタ電流ＩＬが減少し、電流Ｉｂ（＝０）となると、比較器１２３は、Ｈレベルの信号Ｖｏｎを出力する。
【0078】
この結果、ＳＲフリップフロップ１３０は、Ｈレベルの駆動信号Ｖｄｒを出力するため、ＮＭＯＳトランジスタ２３はオンとなる。また、Ｈレベルの駆動信号Ｖｄｒを出力されると、発振器１３１からのランプ波Ｖｒｍｐの振幅が増加する。
【0079】
そして、時刻ｔ１１に、ランプ波Ｖｒｍｐの振幅レベルが指令値Ｖ２のレベルとなると、比較器１３２は、信号ＶｏｆｆをＨレベルに変化させる。この結果、ＳＲフリップフロップ１３０はリセットされ、Ｌレベルの駆動信号Ｖｄｒを出力するため、ＮＭＯＳトランジスタ２３はオフとなる。
なお、時刻ｔ１０～ｔ１１までの期間は、指令値Ｖ２が示すオン期間Ｔｏｎ２となる。
なお、時刻ｔ１０～ｔ１１までの期間は、指令値Ｖ２が示すオン期間Ｔｏｎ２となる。
【0080】
そして、ＮＭＯＳトランジスタ２３がオフとなると、インダクタ電流ＩＬは減少するため、時刻ｔ１２以降、時刻ｔ１０～ｔ１２までの動作が繰り返される。この結果、負荷１１が軽負荷の場合、力率改善回路１０は臨界モードで動作し、インダクタ電流ＩＬのピーク値Ｉｐは、例えば、図６（ａ）の一点鎖線で示す波形となる。なお、ここで、ピーク値Ｉｐは、上述した定格負荷の際のピーク値Ｉｐの値である所定値Ｉ１より小さい電流値Ｉ０となる。また、図６（ａ）の点線は、インダクタ電流ＩＬの平均値Ｉａｖｅである。
【0081】
＝＝負荷１１の状態が定格負荷の場合＝＝
負荷１１の状態が軽負荷から、定格負荷まで増加すると、指令値Ｖ１が示すオン期間Ｔｏｎ１は、上述した負荷１１の状態が過負荷となる際の所定期間Ｔｘとなる。この際、上述したようにリミッタ１１０は、オン期間Ｔｏｎ１を示す指令値Ｖ１を出力する。
負荷１１の状態が軽負荷から、定格負荷まで増加すると、指令値Ｖ１が示すオン期間Ｔｏｎ１は、上述した負荷１１の状態が過負荷となる際の所定期間Ｔｘとなる。この際、上述したようにリミッタ１１０は、オン期間Ｔｏｎ１を示す指令値Ｖ１を出力する。
【0082】
したがって、この場合においても、負荷１１が軽負荷の場合と同様に、図６（ｂ）に示すように、力率改善回路１０は臨界モードで動作する。なお、図６（ｂ）では、インダクタ電流ＩＬのピーク値Ｉｐを、一点鎖線で示し、インダクタ電流ＩＬの平均値Ｉａｖｅを点線で示す。また、図６（ｂ）では、ピーク値Ｉｐは、電流値Ｉ０から、所定値Ｉ１まで増加する。
【0083】
＝＝負荷１１の状態が過負荷の場合＝＝
負荷１１の状態が過負荷である場合であっても、力率改善ＩＣ２５ａの主要な信号は、図５に示す負荷１１の状態が軽負荷の場合と同様に変化する。ただし、指令値Ｖ１が示すオン期間Ｔｏｎ１は所定期間Ｔｘより長くなるため、電圧Ｖａが正の値となる。なお、ここでは、過負荷を、例えば、定格電流（例えば、８Ａ）の１．５倍の電流（例えば、１２Ａ）が流れる状態を一例に説明している。
負荷１１の状態が過負荷である場合であっても、力率改善ＩＣ２５ａの主要な信号は、図５に示す負荷１１の状態が軽負荷の場合と同様に変化する。ただし、指令値Ｖ１が示すオン期間Ｔｏｎ１は所定期間Ｔｘより長くなるため、電圧Ｖａが正の値となる。なお、ここでは、過負荷を、例えば、定格電流（例えば、８Ａ）の１．５倍の電流（例えば、１２Ａ）が流れる状態を一例に説明している。
【0084】
この結果、指令値補正回路５１は、オン期間Ｔｏｎ１より短いオン期間Ｔｏｎ２の指令値Ｖ２を出力し、オン信号出力回路５２は、インダクタ電流ＩＬが電流Ｉｂ（＝Ｉｒｅｆ×Ｖｒ）となると、Ｈレベルのオン信号Ｖｏｎを出力する。
【0085】
したがって、負荷１１の状態が過負荷の場合、図６（ｃ）に示すように、インダクタ電流ＩＬのピーク値Ｉｐ（一点鎖線）と、インダクタ電流ＩＬのボトム値となる電流Ｉｂ（二点鎖線）と、はともに整流電圧Ｖｒｅｃと相似の波形Ｖｒとなる。このように、負荷１１が過負荷の場合、力率改善回路１０は連続モードで動作する。
【0086】
また、本実施形態では、過負荷の際に力率改善回路１０を連続モードで動作させると、インダクタ電流ＩＬのボトム値がゼロから増加する。このため、この場合のピーク値Ｉｐ（一点鎖線）の電流値Ｉ２は、仮に力率改善回路１０を臨界モードで動作させた場合のピーク値Ｉｐ（点線）の電流値Ｉ３より小さくなる。これは、臨界モードで所望の量だけ平均値Ｉａｖｅを増加させるには、その２倍のピーク値Ｉｐを増加させる必要があるのに対し、連続モードでは追加された電流Ｉｂがそのまま平均値Ｉａｖｅの増加分となるためである。したがって、本実施形態を用いることにより、インダクタ電流ＩＬのピーク値Ｉｐの増加を抑制できる。
【0087】
＜＜シミュレーション結果＞＞
図７は、力率改善ＩＣ２５ａを用いた力率改善回路１０において、負荷電流Ｉｏｕｔを増加させた際のシミュレーション結果である。図７には、上段から下段にかけて、インダクタ電流ＩＬ、入力電流Ｉｉｎ、交流電源の入力電力が順次図示されている。
図７は、力率改善ＩＣ２５ａを用いた力率改善回路１０において、負荷電流Ｉｏｕｔを増加させた際のシミュレーション結果である。図７には、上段から下段にかけて、インダクタ電流ＩＬ、入力電流Ｉｉｎ、交流電源の入力電力が順次図示されている。
【0088】
図７では、時刻が０ｍｓにおいて、負荷１１の負荷電流Ｉｏｕｔを０Ａとし、徐々に負荷電流Ｉｏｕｔを増加させているため、入力電力も増加している。そして、時刻が凡そ９０ｍｓにおいて、負荷電流Ｉｏｕｔが定格電流（つまり、負荷１１の状態が定格負荷）となり、その後、負荷電流Ｉｏｕｔを定格電流より増加させている。なお、図７では、定格負荷を定格電力として記載している。
【0089】
図７に示すように、時刻０ｍｓから、負荷電流Ｉｏｕｔが定格電流となる時刻９０ｍｓとなるまで、力率改善回路１０は臨界モードで動作する。このため、インダクタ電流ＩＬのピーク値Ｉｐは、負荷電流Ｉｏｕｔ（または、入力電力）の増加に応じて、高くなる。
【0090】
そして、凡そ時刻９０ｍｓとなると、負荷電流Ｉｏｕｔが定格電流となるため、力率改善回路１０は連続モードで動作する。このため、負荷電流Ｉｏｕｔが増加しても、インダクタ電流ＩＬのボトム値が増加するため、結果的にピーク値Ｉｐの増加が抑制される。したがって、本実施形態では、負荷１１が過負荷になった場合であっても、インダクタ電流ＩＬのピーク値Ｉｐを小さくすることができる。
【0091】
＜＜＜力率改善ＩＣ２５ｂの構成＞＞＞
図８は、力率改善ＩＣ２５の第２実施形態の一例を示す図である。力率改善ＩＣ２５ｂは、力率改善ＩＣ２５ａと同様に、負荷１１が過負荷状態となると、力率改善回路１０を臨界モードから連続モードで動作させる回路である。
図８は、力率改善ＩＣ２５の第２実施形態の一例を示す図である。力率改善ＩＣ２５ｂは、力率改善ＩＣ２５ａと同様に、負荷１１が過負荷状態となると、力率改善回路１０を臨界モードから連続モードで動作させる回路である。
【0092】
力率改善ＩＣ２５ａは、指令値Ｖ１のオン期間Ｔｏｎ１が、所定期間Ｔｘより長くなると、ＮＭＯＳトランジスタ３２のオン期間を短くするとともに、電流Ｉｂを増加させる回路である。一方、力率改善ＩＣ２５ｂは、インダクタ電流ＩＬのピーク値Ｉｐが所定値Ｉ１より大きくなると、電流Ｉｂを増加させるとともに、ＮＭＯＳトランジスタ３２のオン期間を短くする回路である。
【0093】
力率改善ＩＣ２５ｂは、指令値出力回路５０、信号出力回路５３、駆動回路５４、オン信号出力回路６０、指令値補正回路６１、及び判定回路６２を含んで構成される。なお、本実施形態の指令値出力回路５０、信号出力回路５３、オン信号出力回路６０、及び指令値補正回路６１は、「駆動信号出力回路」に相当する。
【0094】
【0095】
＝＝オン信号出力回路６０＝＝
オン信号出力回路６０は、サンプルホールド回路（Ｓ／Ｈ）２００、平均化回路２０１、減算器２０２、電流出力回路２０３、波形出力回路２０４、乗算器２０５、及び比較器（ＣＭＰ）２０６を含んで構成される。
オン信号出力回路６０は、サンプルホールド回路（Ｓ／Ｈ）２００、平均化回路２０１、減算器２０２、電流出力回路２０３、波形出力回路２０４、乗算器２０５、及び比較器（ＣＭＰ）２０６を含んで構成される。
【0096】
サンプルホールド回路２００は、ＮＭＯＳトランジスタ２３がオフするタイミングで、インダクタ電流ＩＬをサンプリングする回路である。具体的には、サンプルホールド回路２００は、信号ＶｑｉがＨレベルとなると、インダクタ電流ＩＬを取得し、保持する。この結果、サンプルホールド回路２００は、ＮＭＯＳトランジスタ２３がスイッチングされる毎に、インダクタ電流ＩＬのピーク値Ｉｐを取得することになる。なお、サンプルホールド回路２００は、「保持回路」に相当する。
【0097】
平均化回路２０１は、交流電圧Ｖａｃの半周期の期間においてピーク値Ｉｐの平均値Ｉｐａｖを演算する。
【0098】
減算器２０２は、平均値Ｉｐａｖから、所定値Ｉｐｒを減算する回路である。ここで、「所定値Ｉｐｒ」は、負荷１１が過負荷となり、半周期におけるピーク値Ｉｐが所定値Ｉ１となった際の平均値Ｉｐｖの値である。したがって、平均値Ｉｐａｖが、所定値Ｉｐｒより大きくなり、減算器２０２の減算結果が正の値となると、負荷１１の状態が過負荷であることになる。なお、所定値Ｉｐｒは、「第２所定値」に対応する。
【0099】
電流出力回路２０３は、減算器２０２の減算結果に基づいて、値の異なる基準電流Ｉｒｅｆを出力する。具体的には、電流出力回路２０３は、負荷１１の状態が定格負荷より小さく、減算器２０２の減算結果がゼロ以下の値（負の値を含む）の場合、力率改善回路１０を臨界モードで動作させるべく、ゼロとなる基準電流Ｉｒｅｆを出力する。
【0100】
一方、電流出力回路２０３は、負荷１１の状態が過負荷となり、減算器２０２の減算結果が正の値の場合、力率改善回路１０を連続モードで動作させるべく、減算結果に応じて値が大きくなる基準電流Ｉｒｅｆを出力する。
【0101】
波形出力回路２０４、乗算器２０５、及び比較器２０６のそれぞれは、図２の波形出力回路１２１、乗算器１２２、及び比較器１２３と同じである。したがって、比較器２０６は、インダクタ電流ＩＬが、電流Ｉｂとなると、ＮＭＯＳトランジスタ２３をオンするためのＨレベルの信号Ｖｏｎを出力する。
【0102】
なお、本実施形態の電流出力回路２０３、波形出力回路２０４、及び乗算器２０５は、「第１出力回路」に相当し、比較器２０６は、「第２出力回路」に相当する。また、電流出力回路２０３は、「基準電流出力回路」に相当し、乗算器２０５は、「演算回路」に相当する。Ｉｂ＝０ゼロ（所定値）となる電流Ｉｂは、「第１電流」に相当し、Ｉｂ＝Ｉｒｅｆ×Ｖｒとなる電流Ｉｂは、「第２電流」に相当する。なお、ここで、基準電流Ｉｒｅｆは、平均値Ｉｐａｖと、所定値Ｉｐｒとの差に応じて大きくなる電流である。
【0103】
＝＝指令値補正回路６１＝＝
指令値補正回路６１は、例えば、負荷１１の状態が過負荷となると、ＮＭＯＳトランジスタ２３のオン期間が短くなるよう、指令値Ｖ１を補正する。指令値補正回路６１は、補正回路２１０、及び減算器２１１を含んで構成される。なお、指令値補正回路６１は、「第２指令値出力回路」に相当する。
指令値補正回路６１は、例えば、負荷１１の状態が過負荷となると、ＮＭＯＳトランジスタ２３のオン期間が短くなるよう、指令値Ｖ１を補正する。指令値補正回路６１は、補正回路２１０、及び減算器２１１を含んで構成される。なお、指令値補正回路６１は、「第２指令値出力回路」に相当する。
【0104】
補正回路２１０は、電流出力回路２０３から出力される基準電流Ｉｒｅｆに対し、所定値を乗算することにより、指令値Ｖ１を補正するための補正値Ｖｃを出力する。したがって、補正回路２１０は、基準電流Ｉｒｅｆの振幅がゼロの場合、ゼロとなる補正値Ｖｃを出力する。一方、補正回路２１０は、基準電流Ｉｒｅｆの振幅が正の値の場合、正の値を有する補正値Ｖｃを出力する。
【0105】
減算器２１１は、指令値Ｖ１から、補正値Ｖｃを減算し、減算結果を指令値Ｖ２として出力する。したがって、基準電流Ｉｒｅｆの振幅がゼロであり、補正値Ｖｃもゼロの場合、減算器２１１は、指令値Ｖ１を、指令値Ｖ２として出力することになる。この結果、この場合には、指令値Ｖ２の示すＮＭＯＳトランジスタ２３のオン期間は、指令値Ｖ１のオン期間Ｔｏｎ１となる。
【0106】
一方、補正回路２１０が正の値の補正値Ｖｃを出力する場合、減算器２１１は、指令値Ｖ１から、補正値Ｖｃを減算した値を、指令値Ｖ２として出力することになる。この結果、この場合には、指令値Ｖ２の示すＮＭＯＳトランジスタ２３のオン期間は、オン期間Ｔｏｎ１より短い期間となる。
【0107】
したがって、本実施形態の力率改善ＩＣ２５ｂを用いた場合、負荷１１が過負荷となると、インダクタ電流ＩＬのボトム値を増加させる一方、ＮＭＯＳトランジスタ２３のオン期間を短縮する。この結果、必要な入力電流Ｉｉｎを維持しつつ、スイッチングリプルによるピーク電流（ピーク値Ｉｐ）を下げられるので、全体としてのピーク電流を抑制することができる。
【0108】
＝＝判定回路６２＝＝
判定回路６２は、負荷１１が過負荷状態となる期間が所定期間Ｔｙ（例えば、５ｍｓ）より長いか否かを、平均値Ｉｐａｖと、所定値Ｉｐｒとの差に基づいて判定する。なお、上述のように、負荷１１が過負荷状態となると、平均値Ｉｐａｖと、所定値Ｉｐｒとの差は、正の値となる。したがって、判定回路６２は、平均値Ｉｐａｖと、所定値Ｉｐｒとの差が正の値となる期間が、所定期間Ｔｙより長いか否かを判定する。
判定回路６２は、負荷１１が過負荷状態となる期間が所定期間Ｔｙ（例えば、５ｍｓ）より長いか否かを、平均値Ｉｐａｖと、所定値Ｉｐｒとの差に基づいて判定する。なお、上述のように、負荷１１が過負荷状態となると、平均値Ｉｐａｖと、所定値Ｉｐｒとの差は、正の値となる。したがって、判定回路６２は、平均値Ｉｐａｖと、所定値Ｉｐｒとの差が正の値となる期間が、所定期間Ｔｙより長いか否かを判定する。
【0109】
また、判定回路６２は、平均値Ｉｐａｖと、所定値Ｉｐｒとの差が正の値となる期間が所定期間Ｔｙより長い場合、ＮＭＯＳトランジスタ２３がオフとなるよう、駆動回路５４を制御する。この結果、本実施形態では、負荷１１が過負荷状態となる期間が長くなると、ＮＭＯＳトランジスタ２３のスイッチングが停止され、負荷１１への電力の供給も停止される。これにより、本実施形態では、例えば、力率改善回路１０が熱により破壊されることを防ぐことができる。
【0110】
＝＝力率改善ＩＣ２５ｂの小括＝＝
このように、力率改善ＩＣ２５ｂは、負荷１１が過負荷となると、力率改善回路１０を連続モード動作させるため、力率改善回路１０を臨界モード動作させ続ける場合と比較して、インダクタ電流ＩＬのピーク値Ｉｐを小さくすることができる。
このように、力率改善ＩＣ２５ｂは、負荷１１が過負荷となると、力率改善回路１０を連続モード動作させるため、力率改善回路１０を臨界モード動作させ続ける場合と比較して、インダクタ電流ＩＬのピーク値Ｉｐを小さくすることができる。
【0111】
＝＝その他（指令値補正回路５１の変形例）＝＝
図２の指令値補正回路５１は、リミッタ１１０、減算器１１１，１１３、及び増幅器１１２を含んで構成されることとしたが、これに限られない。例えば、指令値補正回路５１の代わりに、図９に示す指令値補正回路５６を用いても良い。
図２の指令値補正回路５１は、リミッタ１１０、減算器１１１，１１３、及び増幅器１１２を含んで構成されることとしたが、これに限られない。例えば、指令値補正回路５１の代わりに、図９に示す指令値補正回路５６を用いても良い。
【0112】
指令値補正回路５６は、指令値補正回路５１の増幅器１１２を用いず、減算器１１１の減算結果を、減算器１１３に直接出力している。このような構成を用いた場合でも、本実施形態と同様に、インダクタ電流ＩＬのピーク値Ｉｐを低下させることができる。なお、指令値補正回路５６は、「第２指令値出力回路」に相当する。
【0113】
＝＝＝まとめ＝＝＝
以上、本実施形態の力率改善回路１０について説明した。例えば、力率改善ＩＣ２５ａ，２５ｂは、負荷１１が過負荷状態となるまでは、力率改善回路１０を臨界モードで動作させ、負荷１１が過負荷状態となると、力率改善回路１０を連続モードで動作させる。この結果、本実施形態では、負荷電流Ｉｏｕｔが増加した場合であっても、インダクタ電流ＩＬのピーク値Ｉｐの上昇を抑制できる。
以上、本実施形態の力率改善回路１０について説明した。例えば、力率改善ＩＣ２５ａ，２５ｂは、負荷１１が過負荷状態となるまでは、力率改善回路１０を臨界モードで動作させ、負荷１１が過負荷状態となると、力率改善回路１０を連続モードで動作させる。この結果、本実施形態では、負荷電流Ｉｏｕｔが増加した場合であっても、インダクタ電流ＩＬのピーク値Ｉｐの上昇を抑制できる。
【0114】
また、図２の力率改善ＩＣ２５ａは、指令値Ｖ１のオン期間Ｔｏｎ１が所定期間Ｔｘより長くなると、力率改善回路１０を臨界モードで動作させる。
【0115】
また、例えば、図９に示す指令値補正回路５６を用いる場合であっても、負荷１１が過負荷状態となると、インダクタ電流ＩＬのピーク値Ｉｐの上昇を抑制することができる。ただし、指令値補正回路５１は、リミッタ１１０に加え、増幅器１１２を含む。したがって、指令値Ｖ１のオン期間Ｔｏｎ１が所定期間Ｔｘより長くなると、増幅器１１２が無い場合より、ＮＭＯＳトランジスタ２３のオン期間を短くできる。したがって、負荷電流Ｉｏｕｔが増加した場合に、よりピーク値Ｉｐを小さくできる。
【0116】
また、比較器１２３は、負荷１１の状態が定格負荷に至るまでは、インダクタ電流ＩＬがゼロとなると、ＮＭＯＳトランジスタ２３をオンすべく、Ｈレベルの信号Ｖｏｎを出力する。そして、比較器１２３は、負荷１１の状態が過負荷となると、インダクタ電流ＩＬが正の値の電流Ｉｂとなると、ＮＭＯＳトランジスタ２３をオンすべく、Ｈレベルの信号Ｖｏｎを出力する。この結果、力率改善ＩＣ２５ａは、力率改善回路１０を臨界モード、または連続モードで動作させることができる。
【0117】
また、乗算器１２２は、負荷１１の状態が過負荷となると、電流Ｉｂを波形Ｖｒに応じて変化させる。したがって、インダクタ電流ＩＬのボトム値を、正弦波状に変化させることができる。
【0118】
また、波形出力回路１２１は、ＮＭＯＳトランジスタ２３がオフとなるデューティ比に基づいて、波形Ｖｒを生成する。したがって、例えば、整流電圧Ｖｒｅｃを分圧する分圧回路を用いることなく、電流Ｉｂを正弦波状に変化させることができる。
【0119】
また、判定回路５５は、負荷１１が過負荷状態となる期間が所定期間Ｔｙより長くなると、駆動回路５４にＮＭＯＳトランジスタ２３をオフさせる。この結果、本実施形態では、力率改善回路１０が熱により破壊されることを防ぐことができる。
【0120】
また、図８の力率改善ＩＣ２５ｂは、ピーク値Ｉｐが所定値Ｉ１より高くなると、力率改善回路１０を臨界モードで動作させる。このような力率改善ＩＣ２５ｂを用いる場合であっても、負荷電流Ｉｏｕｔが増加した際にインダクタ電流ＩＬのピーク値Ｉｐの増加を抑制できる。
【0121】
また、比較器２０６は、比較器１２３と同様に、インダクタ電流ＩＬが電流Ｉｂとなると、ＮＭＯＳトランジスタ２３をオンすべく、Ｈレベルの信号Ｖｏｎを出力する。この結果、力率改善ＩＣ２５ａは、力率改善回路１０を臨界モード、または連続モードで動作させることができる。
【0122】
また、波形出力回路２０４は、波形出力回路１２１と同様に、ＮＭＯＳトランジスタ２３がオフとなるデューティ比に基づいて、波形Ｖｒを生成する。したがって、例えば、整流電圧Ｖｒｅｃを分圧する分圧回路を用いることなく、電流Ｉｂを正弦波状に変化させることができる。
【0123】
また、指令値補正回路６１は、負荷１１が過負荷状態となると、指令値Ｖ１から補正値Ｖｃを減算する減算器２１１を含む。この結果、力率改善ＩＣ２５ｂは、負荷電流Ｉｏｕｔの増加に応じて、ＮＭＯＳトランジスタ２３のオン期間を短くすることができる。
【0124】
また、判定回路６２は、ピーク値Ｉｐが所定値Ｉ１より大きくなり、平均値Ｉｐａｖと、所定値Ｉｐｒとの差が正となる期間が所定期間Ｔｙより長くなると、駆動回路５４にＮＭＯＳトランジスタ２３をオフさせる。これにより、力率改善回路１０が熱により破壊されることを防ぐことができる。
【0125】
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
【符号の説明】
【0126】
１０ 力率改善回路
１１ 負荷
２０ 全波整流回路
２１，２７ コンデンサ
２２ インダクタ
２３ ＮＭＯＳトランジスタ
２４，２８，２９ 抵抗
２５ 力率改善ＩＣ
２６ ダイオード
５０ 指令値出力回路
５１，５６，６１ 指令値補正回路
５２，６０ オン信号出力回路
５３ 信号出力回路
５４ 駆動回路
５５，６２ 判定回路
１００，１１１，１１３，２０２ 減算器
１０１ 電圧調整器
１１０ リミッタ
１１２ 増幅器
１２０，２０３ 電流出力回路
１２１，２０４ 波形出力回路
１２２，２０５ 乗算器
１２３，１３２，２０６ 比較器
１３０ ＳＲフリップフロップ
１３１ 発振器
２００ サンプルホールド回路
２０１ 平均化回路
１１ 負荷
２０ 全波整流回路
２１，２７ コンデンサ
２２ インダクタ
２３ ＮＭＯＳトランジスタ
２４，２８，２９ 抵抗
２５ 力率改善ＩＣ
２６ ダイオード
５０ 指令値出力回路
５１，５６，６１ 指令値補正回路
５２，６０ オン信号出力回路
５３ 信号出力回路
５４ 駆動回路
５５，６２ 判定回路
１００，１１１，１１３，２０２ 減算器
１０１ 電圧調整器
１１０ リミッタ
１１２ 増幅器
１２０，２０３ 電流出力回路
１２１，２０４ 波形出力回路
１２２，２０５ 乗算器
１２３，１３２，２０６ 比較器
１３０ ＳＲフリップフロップ
１３１ 発振器
２００ サンプルホールド回路
２０１ 平均化回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】