特開 2024-3422 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024003422

(43)【公開日】2024-01-15

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H03K 21/40 20060101AFI20240105BHJP

   H03K 17/22 20060101ALI20240105BHJP

   H03K 5/1252 20060101ALI20240105BHJP

【ＦＩ】

H03K21/40

H03K17/22 Z

H03K5/1252

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2022102548

(22)【出願日】2022-06-27

(71)【出願人】

【識別番号】000220033

【氏名又は名称】東京コスモス電機株式会社

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】久邇 之明

【テーマコード（参考）】

5J039

5J055

【Ｆターム（参考）】

5J039BB06

5J039KK10

5J039KK23

5J055AX23

5J055BX41

5J055EZ25

5J055EZ34

(57)【要約】

【課題】誤作動の発生を抑制できる半導体装置を提供すること。
【解決手段】半導体装置は、クロック信号が入力されるカウンタ回路と、カウンタ回路の出力信号と、自身の出力信号とが入力される第１ＯＲ回路と、クロック信号と、第１ＯＲ回路の出力信号とが入力される第１ＡＮＤ回路と、第１ＡＮＤ回路の出力信号と、自身の出力信号とが入力される第２ＯＲ回路と、第２ＯＲ回路の出力信号が入力されるＮＯＴ回路と、第１ＯＲ回路の出力信号と、ＮＯＴ回路の出力信号とが入力される第２ＡＮＤ回路と、を有し、カウンタ回路には、第２ＡＮＤ回路の出力信号が入力される。
【選択図】図１

【特許請求の範囲】

【請求項1】

クロック信号が入力されるカウンタ回路と、
前記カウンタ回路の出力信号と、自身の出力信号とが入力される第１ＯＲ回路と、
前記クロック信号と、前記第１ＯＲ回路の出力信号とが入力される第１ＡＮＤ回路と、
前記第１ＡＮＤ回路の出力信号と、自身の出力信号とが入力される第２ＯＲ回路と、
前記第２ＯＲ回路の出力信号が入力されるＮＯＴ回路と、
前記第１ＯＲ回路の出力信号と、前記ＮＯＴ回路の出力信号とが入力される第２ＡＮＤ回路と、を有し、
前記カウンタ回路には、前記第２ＡＮＤ回路の出力信号が入力される、
半導体装置。

【請求項2】

前記第１ＯＲ回路に入力される前記カウンタ回路の出力信号は、１ビットである、
請求項１に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

従来、入力されるクロック信号（クロックパルス、または、単にクロックともいう）をカウントするカウンタ回路が知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】実開昭６０－６２１５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来のカウンタ回路では、電源供給時にノイズが発生し、それにより誤作動が発生することがあった。

【0005】

本開示の一態様の目的は、誤作動の発生を抑制できる半導体装置を提供することである。

【課題を解決するための手段】

【0006】

本開示の一態様に係る半導体装置は、クロック信号が入力されるカウンタ回路と、前記カウンタ回路の出力信号と、自身の出力信号とが入力される第１ＯＲ回路と、前記クロック信号と、前記第１ＯＲ回路の出力信号とが入力される第１ＡＮＤ回路と、前記第１ＡＮＤ回路の出力信号と、自身の出力信号とが入力される第２ＯＲ回路と、前記第２ＯＲ回路の出力信号が入力されるＮＯＴ回路と、前記第１ＯＲ回路の出力信号と、前記ＮＯＴ回路の出力信号とが入力される第２ＡＮＤ回路と、を有し、前記カウンタ回路には、前記第２ＡＮＤ回路の出力信号が入力される。

【発明の効果】

【0007】

本開示によれば、誤作動の発生を抑制できる。

【図面の簡単な説明】

【0008】

【図1】本開示の一態様に係る半導体装置の構成を示す図

【発明を実施するための形態】

【0009】

以下、本開示の実施の形態に係る半導体装置１００について、図面を参照しながら説明する。図１は、本実施の形態の半導体装置１００の構成を示す図である。

【0010】

図１に示すように、半導体装置１００は、カウンタ回路１０、第１ＯＲ回路２０、第１ＡＮＤ回路３０、第２ＯＲ回路４０、ＮＯＴ回路５０、および第２ＡＮＤ回路６０を有する。

【0011】

カウンタ回路１０には、矩形波であるクロック信号（ＣＬＫ）が入力される。カウンタ回路１０は、クロック信号が入力されると、そのカウントを開始する。また、カウンタ回路１０は、第１ＯＲ回路２０へ１ビットの信号を出力する。

【0012】

第１ＯＲ回路２０には、カウンタ回路１０の出力信号（１ビットの信号）と、第１ＯＲ回路２０自身の出力信号とが入力される。第１ＯＲ回路２０の出力信号は、第１ＯＲ回路２０、第１ＡＮＤ回路３０、および第２ＡＮＤ回路６０に入力される。

【0013】

第１ＡＮＤ回路３０には、クロック信号と、第１ＯＲ回路２０の出力信号とが入力される。第１ＡＮＤ回路３０の出力信号は、第２ＯＲ回路４０に入力される。

【0014】

第２ＯＲ回路４０には、第１ＡＮＤ回路３０の出力信号と、第２ＯＲ回路４０自身の出力信号とが入力される。第２ＯＲ回路４０の出力信号は、ＮＯＴ回路５０に入力される。

【0015】

ＮＯＴ回路５０には、第２ＯＲ回路４０の出力信号が入力される。ＮＯＴ回路５０の出力信号は、第２ＡＮＤ回路６０に入力される。

【0016】

第２ＡＮＤ回路６０には、第１ＯＲ回路２０の出力信号と、ＮＯＴ回路５０の出力信号とが入力される。第２ＡＮＤ回路６０の出力信号は、カウンタ回路１０に入力される。

【0017】

半導体装置１００では、カウンタ回路１０へ電源が供給され、カウンタ回路１０にクロック信号が入力されたときに、１度だけ動作が行われる。これにより、カウンタ回路１０のカウンタがゼロにリセットされる。よって、電源供給時に発生するノイズを原因とする誤作動の発生を抑制することができる。

【0018】

なお、本開示は、上記実施の形態の説明に限定されず、その趣旨を逸脱しない範囲において種々の変形が可能である。

【産業上の利用可能性】

【0019】

本開示の半導体装置は、カウンタ回路の誤作動の抑制に有用である。

【符号の説明】

【0020】

１０ カウンタ回路
２０ 第１ＯＲ回路
３０ 第１ＡＮＤ回路
４０ 第２ＯＲ回路
５０ ＮＯＴ回路
６０ 第２ＡＮＤ回路
１００ 半導体装置

【図1】