特開 2024-34253 系統連系装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024034253

(43)【公開日】2024-03-13

(54)【発明の名称】系統連系装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20240306BHJP

【ＦＩ】

H02M7/48 R

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022138374

(22)【出願日】2022-08-31

【新規性喪失の例外の表示】新規性喪失の例外適用申請有り

(71)【出願人】

【識別番号】514105011

【氏名又は名称】株式会社東光高岳

(71)【出願人】

【識別番号】304036743

【氏名又は名称】国立大学法人宇都宮大学

(74)【代理人】

【識別番号】100107836

【弁理士】

【氏名又は名称】西 和哉

(72)【発明者】

【氏名】小野 晋也

(72)【発明者】

【氏名】柳田 滋之

(72)【発明者】

【氏名】船渡 寛人

(72)【発明者】

【氏名】春名 順之介

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770AA01

5H770AA05

5H770DA03

5H770DA37

5H770EA03

5H770EA21

(57)【要約】

【課題】効率を改善し、ノイズを低減できる系統連系装置を提供する。
【解決手段】線形増幅回路（１０、１０Ａ）を用いて直流系統と交流系統との間の電力変換を行う系統連系装置（４）であって、線形増幅回路（１０、１０Ａ）は、直流系統（２）からの直流電圧に基づいて複数の電源電圧を生成する電源生成部（３０）と、互いに直列接続されており、複数の電源電圧のいずれかが印加される複数のトランジスタ（Ｑ）と、を備え、複数の電源電圧は、不均等である。
【選択図】図１

【特許請求の範囲】

【請求項1】

線形増幅回路を用いて直流系統と交流系統との間の電力変換を行う系統連系装置であって、
前記線形増幅回路は、
前記直流系統からの直流電圧に基づいて複数の電源電圧を生成する電源生成部と、
互いに直列接続されており、前記複数の電源電圧のいずれかが印加される複数のトランジスタと、
を備え、
前記複数の電源電圧は、不均等である、
系統連系装置。

【請求項2】

前記電源生成部は、前記直流電圧を不等分割することで前記複数の電源電圧を生成する、
請求項１に記載の系統連系装置。

【請求項3】

前記線形増幅回路は、
前記複数のトランジスタのそれぞれの入力端子と出力端子との間の電位を、前記複数の電源電圧のいずれかにクランプする複数のダイオードを更に備える、
請求項１に記載の系統連系装置。

【請求項4】

前記電源生成部は、前記直流電圧に基づいて前記電源電圧を出力する複数の直流電源を有し、
前記複数の直流電源は、前記直流電圧が印加される第１端子と第２端子との端子間において直列に接続されている、
請求項２に記載の系統連系装置。

【請求項5】

前記線形増幅回路は、Ｕ相、Ｖ相及びＷ相の各相に対応したレグを有し、
各相の前記レグは、前記端子間において直列接続されている８つの前記トランジスタを有し、
前記複数の直流電源は、前記端子間において直列接続される４つの前記直流電源であり、
前記８つの前記トランジスタのうち、前記第１端子から近い順に４番目の前記トランジスタと５番目の前記トランジスタとの接続点は、前記交流系統に接続され、
前記８つの前記トランジスタと４つの前記直流電源との接続関係は、Ｕ相、Ｖ相及びＷ相の前記レグにおいて同一である、
請求項４に記載の系統連系装置。

【請求項6】

直列に接続されている前記４つの前記直流電源のうち、前記第１端子から近い順に２番目の前記直流電源と３番目の前記直流電源との接続点は、基準電位に接続されており、
前記第１端子から近い順に１番目の前記直流電源の前記電源電圧が、２番目の前記直流電源の前記電源電圧よりも低い電圧であり、３番目の前記直流電源の前記電源電圧が、前記４番目の前記直流電源の前記電源電圧よりも高い電圧である、
請求項５に記載の系統連系装置。

【請求項7】

前記トランジスタの制御には、零相電圧重畳が用いられる、
請求項５又は請求項６に記載の系統連系装置。

【請求項8】

前記複数の電源電圧は、線形領域で動作する前記トランジスタの導通損失が最小になるように設定されている、
請求項７に記載の系統連系装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、系統連系装置に関する。

【背景技術】

【0002】

ＰＷＭ制御によってスイッチング素子が制御されるインバータ（以下、「ＰＷＭインバータ」という。）が知られている（例えば、特許文献１参照）。ＰＷＭインバータは、スイッチング素子を高速でスイッチングすることにより出力電圧を制御して高効率な電力変換を行う。ただし、ＰＷＭ動作に起因する電圧の急峻な変化により高周波の漏れ電流及びＥＭＩが発生する場合がある。

【0003】

これらの問題を解決する一つの方法として、低ノイズで知られる線形増幅回路がある。特にマルチレベル線形増幅回路は、直列に接続されたトランジスタの一部素子のみが線形領域で動作し、他のトランジスタがオンまたはオフ状態になる特徴を持つ。そのため、線形領域で動作するトランジスタの損失を低減でき、高効率な電力変換が可能となる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－１９２５７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、系統連系装置において、効率を改善しつつ、ノイズを低減できることが求められている。

【0006】

本開示は、線形増幅回路を有する系統連系装置であって、効率を改善しつつ、ノイズを低減する系統連系装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の一態様は、線形増幅回路を用いて直流系統と交流系統との間の電力変換を行う系統連系装置であって、前記線形増幅回路は、前記直流系統からの直流電圧に基づいて複数の電源電圧を生成する電源生成部と、互いに直列接続されており、前記複数の電源電圧のいずれかが印加される複数のトランジスタと、を備え、前記複数の電源電圧は、不均等である、系統連系装置である。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る系統連系システムの一例を示す図である。

【図2】第１実施形態に係る線形増幅回路の構成の一例を示す図である。

【図3】第１実施形態に係る線形増幅回路の動作を説明する図である。

【図4】第１実施形態に係る線形増幅回路の動作を説明する図である。

【図5】第１実施形態に係る作用効果を説明する図である。

【図6】第２実施形態に係る系統連系システムの一例を示す図である。

【図7】第２実施形態に係る線形増幅回路の構成の一例を示す図である。

【図8】第２実施形態に係る線形増幅回路の動作を説明する図である。

【図9】第２実施形態に係る線形増幅回路の動作を説明する図である。

【図10】第２実施形態に係る中間電圧１／２加算方式を適用した場合での出力波形を示す図である。

【図11】第２実施形態に係る三次高調波変調方式を適用した場合での出力波形を示す図である。

【図12】第２実施形態に係る二相変調方式を適用した場合での出力波形を示す図である。

【図13】第２実施形態に係る各変調方式の最大電力変換効率の実験結果を示す図である。

【図14】第２実施形態に係る各変調方式において、最も変換効率の高くなる電源電圧の分配比の一例を示す図である。

【発明を実施するための形態】

【0009】

以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は、特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書において、接続とは、電気的な接続を意味している。従って、「接続」とは、「直接的に」という文言が無い限り、直接的に接続されている状態に加えて、間接的に接続されている状態も含む。間接的に接続されている状態とは、例えば配線、抵抗、ダイオード、トランジスタ、スイッチング素子などの素子やねじやステーなどの金属材料のいずれかを介して間接的に接続されている状態である。

【0010】

＜第１実施形態＞
図１は、第１実施形態に係る系統連系装置４を用いた系統連系システム１の一例を示す図である。系統連系システム１は、直流系統２と、交流系統３と、系統連系装置４とを備える。

【0011】

直流系統２は、直流電源２ａと、直流／直流変換器２ｂとを備える。直流電源２ａは、例えば、太陽電池であってもよいし、蓄電池であってもよい。直流／直流変換器２ｂは、直流電源２ａからの直流電圧Ｖｄｃを所定の直流電力に変換する。直流／直流変換器２ｂは、変換した直流電力を系統連系装置４に供給する。交流系統３は、例えば、三相の交流電源及び交流送電線を備える。ただし、交流系統３は、三相の交流電源（例えば、５０Ｈｚ又は６０Ｈｚの電源）に限定されず、単相の交流電源であってもよい。

【0012】

系統連系装置４は、直流系統２と交流系統３との間に接続される。系統連系装置４は、直流系統２と交流系統３とを連系させる。系統連系装置４は、直流系統２と交流系統３との間の電力変換を行う。例えば、系統連系装置４は、直流系統２からの直流電力を交流電力に変換し、変換した交流電力を交流系統３に供給する。以下に、第１実施形態に係る系統連系装置４の構成の一例について、説明する。

【0013】

第１実施形態に係る系統連系装置４は、線形増幅回路１０と、制御装置２０とを備える。

【0014】

線形増幅回路１０は、マルチレベル線形増幅回路（Ｍｕｌｔｉ－Ｌｅｖｅｌ Ｌｉｎｅａｒ Ａｍｐｌｉｆｉｅｒ：ＭＬＬＡ）である。線形増幅回路１０は、単相である。以下に説明する例では、線形増幅回路１０は、ダイオードクランプを用いた線形増幅回路（以下、「ダイオードクランプ線形増幅回路」という。）である。ただし、これに限定されず、線形増幅回路１０は、ダイオードクランプ線形増幅回路以外のマルチレベル線形増幅回路であってもよい。

【0015】

図２は、線形増幅回路１０の構成の一例を示す図である。線形増幅回路１０は、電源生成部３０と、レグ４０と、複数のダイオード５０とを備える。

【0016】

電源生成部３０は、直流系統２からの直流電圧Ｖｄｃに基づいて複数の電源電圧Ｖｄを生成する。本実施形態では、電源生成部３０には、直流／直流変換器２ｂから直流電圧Ｖｄｃが供給される。そして、電源生成部３０は、供給された直流電圧Ｖｄｃを分割することで複数の電源電圧Ｖｄを生成する。分割とは、直流電圧Ｖｄｃを複数の電源電圧Ｖｄに分圧することを含む。ここで、電源生成部３０によって分割された複数の電源電圧Ｖｄは、等分ではなく不等分である。図２に示す例では、電源生成部３０は、直流電圧Ｖｄｃを不等分割することで４つの電源電圧Ｖｄ１～Ｖｄ４を生成する。以下に、電源生成部３０の構成例について説明する。

【0017】

電源生成部３０は、例えば、４つの直流電源３１－１～直流電源３１－４を備える。図２に示す例では、直流電源３１－１～直流電源３１－４は、第１端子Ｐ１と第２端子Ｐ２との間、すなわち直流リンク両端に直列に接続されている。また、第１端子Ｐ１側から、直流電源３１－１，直流電源３１－２，直流電源３１－３，直流電源３１－４の順に直列に接続されている。第１端子Ｐ１から近い順に２番目の直流電源３１－２と３番目の直流電源３１－３との接続点Ｎ１は、基準電位に接続されている。

【0018】

第１端子Ｐ１と第２端子Ｐ２との間には、直流電圧Ｖｄｃが印加される。なお、ハイフン以下の符号は、複数の同じ種類の構成要素を互いに区別するものである。複数の同じ種類の構成を互いに区別しない場合には、ハイフン以下の符号を省略する場合がある。

【0019】

直流電源３１－１は、直流電圧Ｖｄｃに基づいて電源電圧Ｖｄ１を出力する。電源電圧Ｖｄ１は、直流電源３１－１の正極端子と負極端子との間の電位差に相当する。直流電源３１－２は、直流電圧Ｖｄｃに基づいて電源電圧Ｖｄ２を出力する。電源電圧Ｖｄ２は、直流電源３１－２の正極端子と負極端子との間の電位差に相当する。直流電源３１－３は、直流電圧Ｖｄｃに基づいて電源電圧Ｖｄ３を出力する。電源電圧Ｖｄ３は、直流電源３１－３の正極端子と負極端子との間の電位差に相当する。直流電源３１－４は、直流電圧Ｖｄｃに基づいて電源電圧Ｖｄ４を出力する。電源電圧Ｖｄ４は、直流電源３１－４の正極端子と負極端子との間の電位差に相当する。

【0020】

例えば、直流電源３１は、コンデンサを含んでもよいし、抵抗器を含んでもよいし、その両方であってもよい。例えば、複数の直流電源３１は、コンデンサによる分圧によって電源電圧Ｖｄ１～電源電圧Ｖｄ４を生成してもよいし、抵抗器による分圧によって電源電圧Ｖｄ１～電源電圧Ｖｄ４を生成してもよい。電源電圧Ｖｄ１～電源電圧Ｖｄ４は、一例として、以下に示す関係式（１）及び（２）を満たすように設定されている。

【0021】

電源電圧Ｖｄ２＞電源電圧Ｖｄ１ …（１）
電源電圧Ｖｄ３＞電源電圧Ｖｄ４ …（２）

【0022】

上記関係式（１）及び（２）は、第１端子Ｐ１から近い順に１番目の直流電源３１－１の電源電圧Ｖｄ１が、２番目の直流電源３１－２の電源電圧Ｖｄ２よりも低い電圧であり、３番目の直流電源３１－３の電源電圧Ｖｄ３が、４番目の直流電源３１－４の電源電圧Ｖｄ４よりも高い電圧であることを表している。

【0023】

なお、電源電圧Ｖｄ２と電源電圧Ｖｄ３とは同一の電圧値であることが好ましい。ただし、これに限定されず、電源電圧Ｖｄ２と電源電圧Ｖｄ３とが異なってもよい。電源電圧Ｖｄ１と電源電圧Ｖｄ４とは同一の電圧値であることが好ましい。ただし、これに限定されず、電源電圧Ｖｄ１と電源電圧Ｖｄ４とは異なってもよい。一例として、電源電圧Ｖｄ１と電源電圧Ｖｄ２とを加算した値が（Ｖｄｃ／２）であり、且つ、上記（１）の関係式を満たすように電源電圧Ｖｄ１と電源電圧Ｖｄ２とが設定されている。同様に、電源電圧Ｖｄ３と電源電圧Ｖｄ４とを加算した値が（Ｖｄｃ／２）であり、且つ、上記（２）の関係式を満たすように電源電圧Ｖｄ３と電源電圧Ｖｄ４とが設定されている。

【0024】

レグ４０は、複数のトランジスタＱを備える。レグ４０は、複数のトランジスタＱの動作により電源電圧Ｖｄ１～電源電圧Ｖｄ４の電圧から出力電圧Ｖｏｕｔを生成し、生成した出力電圧Ｖｏｕｔを負荷側に出力する。複数のトランジスタＱは、互いに直列接続されている。より具体的には、複数のトランジスタＱは、第１端子Ｐ１と第２端子Ｐ２との間、すなわち直流リンク両端に直列に接続されている。なお、第１実施形態では、レグ４０は、８つのトランジスタＱ１～Ｑ８を備える。そして、第１端子Ｐ１側から、トランジスタＱ１、トランジスタＱ２、トランジスタＱ３、トランジスタＱ４、トランジスタＱ５、トランジスタＱ６、トランジスタＱ７、トランジスタＱ８の順に直列に接続されている。

【0025】

トランジスタＱ１～Ｑ８は、上アーム４０ａと下アーム４０ｂとに分けられる。上アーム４０ａは、トランジスタＱ１～トランジスタＱ４を有する。下アーム４０ｂは、トランジスタＱ５～トランジスタＱ８を有する。上アーム４０ａと下アーム４０ｂとの接続点Ｎ２は、交流系統３に接続される。換言すれば、第１端子Ｐ１から近い順に４番目のトランジスタＱ４と５番目のトランジスタＱ５との接続点Ｎ２は交流系統３に接続される。なお。トランジスタＱ１からトランジスタＱ８のそれぞれを区別しない場合には、単に、「トランジスタＱ」と称する場合がある。

【0026】

トランジスタＱは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ここで、例えば、上アーム４０ａのトランジスタＱ１～Ｑ－４は、Ｎ型のＭＯＳＦＥＴである。また、下アーム４０ｂのトランジスタＱ５～Ｑ－８は、Ｐ型のＭＯＳＦＥＴが使用される。その際、Ｐ型のＭＯＳＦＥＴとＮ型のＭＯＳＦＥＴとは、コンプリメンタリ特性を持つことが好ましい。

【0027】

トランジスタＱ１は、ドレインが第１端子Ｐ１に接続され、ソースがトランジスタＱ２のドレインに接続されている。トランジスタＱ３は、ドレインがトランジスタＱ２のソースに接続され、ソースがトランジスタＱ４のドレインに接続されている。トランジスタＱ５は、ドレインがトランジスタＱ６のソースに接続され、ソースがトランジスタＱ４のソースに接続されている。トランジスタＱ７は、ドレインがトランジスタＱ８のソースに接続され、ソースがトランジスタＱ６のドレインに接続されている。トランジスタＱ８のドレインは、第２端子Ｐ２に接続されている。

【0028】

複数のダイオード５０は、複数のトランジスタＱ１～Ｑ８のそれぞれの入力端子と出力端子との間の電位を、複数の電源電圧Ｖｄ１～Ｖｄ４のいずれかにクランプする。ここで、入力端子は、例えばＭＯＳＦＥＴのドレインである。出力端子は、例えばＭＯＳＦＥＴのソースである。複数のダイオード５０において、一方の端子がトランジスタＱのソース又はドレインに接続され、他方の端子が電源電圧Ｖｄに接続される。図２に示す例では、線形増幅回路１０は、６つのダイオード５０－１～５０－６を備える。

【0029】

ダイオード５０－１は、カソードがトランジスタＱ１のソースに接続され、アノードが直流電源３１－１の負極端子に接続されている。ダイオード５０－２は、カソードがトランジスタＱ２のソースに接続され、アノードが直流電源３１－２の負極端子に接続されている。ダイオード５０－３は、カソードがトランジスタＱ３のソースに接続され、アノードが直流電源３１－３の負極端子に接続されている。ダイオード５０－４は、アノードがトランジスタＱ６のソースに接続され、カソードが直流電源３１－１の負極端子に接続されている。ダイオード５０－５は、アノードがトランジスタＱ７のソースに接続され、カソードが直流電源３１－１の負極端子に接続されている。ダイオード５０－６は、アノードがトランジスタＱ８のソースに接続され、カソードが直流電源３１－３の負極端子に接続されている。

【0030】

このように、線形増幅回路１０は、複数のトランジスタＱ１～Ｑ８を直列接続し、いわゆるクランプダイオード（ダイオード５０）を介して各トランジスタＱ１～Ｑ８のドレインとソースの間を電源電圧Ｖｄ１～Ｖｄ４のいずれかでクランプした回路構成である。

【0031】

制御装置２０は、複数のトランジスタＱ１～Ｑ８を駆動する。制御装置２０は、複数のトランジスタＱ１～Ｑ８のそれぞれの制御端子に接続されている。制御端子は、例えば、ＭＯＳＦＥＴのゲートである。制御装置２０は、トランジスタＱ１～Ｑ８の各ゲートに指令信号Ｖｉｎを出力することで、各トランジスタＱ１～Ｑ８を、導通（ＯＮ）、非導通（ＯＦＦ）、又は線形動作状態に切り替える。

【0032】

以下に、第１実施形態に係る線形増幅回路１０の動作について、図３及び図４を用いて説明する。図３及び図４は、線形増幅回路１０の動作を説明する図である。図３（ａ）は、指令信号Ｖｉｎの波形を示す。図３（ｂ）は、一例として力率１での線形増幅回路１０から出力される出力電圧Ｖｏｕｔの波形（以下、「出力波形」という。）を示す。図３（ｃ）は、トランジスタＱ１～Ｑ８の動作状態を示す。図４は、図３に示す各動作状態での電流経路を示す。

【0033】

各トランジスタＱの状態は、指令信号Ｖｉｎによって変化する。これにより、線形増幅回路１０内を流れる電流の電流経路と、トランジスタＱに印加される電圧が決定する。図３（ｃ）に示すトランジスタＱの動作状態において、黒で示す期間がオン状態（飽和領域）、白で示す期間がオフ状態、ドットで示す期間が線形動作状態を表している。線形動作状態とは、ＭＯＳＦＥＴが線形領域で動作している状態である。ここで、線形増幅回路１０は、第１制御状態Ｓ１、第２制御状態Ｓ２、第３制御状態Ｓ３、第４制御状態Ｓ４、第５制御状態Ｓ５、及び第６制御状態Ｓ６の６つの制御状態を切り替えながら、出力電圧Ｖｏｕｔを出力する。

【0034】

まず、第１制御状態Ｓ１～第６制御状態Ｓ６の各制御状態について説明する。第１制御状態では、トランジスタＱ３～Ｑ５がオン状態に制御され、トランジスタＱ１，及びＱ６～Ｑ８がオフ状態に制御され、トランジスタＱ２が線形動作状態である。従って、直流電源３１－２の電源電圧Ｖｄ２（＝Ｖ１）がレグ４０に供給される。図３（ｂ）に示すように、第１制御状態では、線形増幅回路１０から交流系統３に出力される出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがともに正の期間であるため、線形増幅回路１０の直流電源３１から交流系統３へ出力電流Ｉｏｕｔが流出する。より具体的には、直流電源３１－２からの電流が、ダイオード５０－１、トランジスタＱ２、トランジスタＱ３、トランジスタＱ４を通って負荷に向かう第１電流経路Ｒ１が形成される。この際、オン状態であるトランジスタＱ３～Ｑ５のオン抵抗を無視すると、線形動作状態であるトランジスタＱ２にのみ導通損失が発生する。

【0035】

第２制御状態では、トランジスタＱ２～Ｑ４がオン状態に制御され、トランジスタＱ５～Ｑ８がオフ状態に制御され、トランジスタＱ１が線形動作状態である。従って、直流電源３１－１の電源電圧Ｖｄ１及び直流電源３１－２の電源電圧Ｖｄ２、すなわち切替電圧Ｖ２＝（Ｖｄ１＋Ｖｄ２）がレグ４０に供給される。図３（ｂ）に示すように、第２制御状態では、線形増幅回路１０から交流系統３に出力される出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがともに正の期間であるため、線形増幅回路１０の直流電源３１から交流系統３へ出力電流Ｉｏｕｔが流出する。より具体的には、直流電源３１－１及び直流電源３１－２からの電流が、トランジスタＱ１、トランジスタＱ２、トランジスタＱ３、トランジスタＱ４を通って負荷に向かう第２電流経路Ｒ２が形成される。この際、オン状態であるトランジスタＱ２～Ｑ４のオン抵抗を無視すると、線形動作状態であるトランジスタＱ１のみ導通損失が発生する。

【0036】

第３制御状態では、トランジスタＱ３～Ｑ５がオン状態に制御され、トランジスタＱ１，及びＱ６～Ｑ８がオフ状態に制御され、トランジスタＱ２が線形動作状態である。従って、直流電源３１－２の電源電圧Ｖｄ２がレグ４０に供給される。図３（ｂ）に示すように、第３制御状態では、線形増幅回路１０から交流系統３に出力される出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがともに正の期間であるため、直流電源３１－２から出力電流Ｉｏｕｔが第３電流経路Ｒ３を通り交流系統３へ流出する。より具体的には、直流電源３１－２からの電流が、ダイオード５０－１、トランジスタＱ２、トランジスタＱ３、トランジスタＱ４を通って負荷に向かう第３電流経路Ｒ３が形成される。なお、第３電流経路Ｒ３は、第１電流経路Ｒ１と同様である。この際、オン状態であるトランジスタＱ３～Ｑ５のオン抵抗を無視すると、線形動作状態であるトランジスタＱ２のみ導通損失が発生する。

【0037】

第４制御状態では、トランジスタＱ４～Ｑ６がオン状態に制御され、トランジスタＱ８，及びＱ１～Ｑ３がオフ状態に制御され、トランジスタＱ７が線形動作状態である。従って、直流電源３１－３の電源電圧Ｖｄ３がレグ４０に供給される。図３（ｂ）に示すように、第４制御状態では、線形増幅回路１０から交流系統３に出力される出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがともに負の期間であるため、出力電流Ｉｏｕｔが線形増幅回路１０に流入する。より具体的には、交流系統３からの電流が、トランジスタＱ５、トランジスタＱ６、トランジスタＱ７、ダイオード５０－６を通って直流電源３１－３に向かう第４電流経路Ｒ４が形成される。この際、オン状態であるトランジスタＱ５～Ｑ７のオン抵抗を無視すると、線形動作状態であるトランジスタＱ７のみ導通損失が発生する。

【0038】

第５制御状態では、トランジスタＱ５～Ｑ７がオン状態に制御され、トランジスタＱ１～Ｑ４がオフ状態に制御され、トランジスタＱ８が線形動作状態に制御される。従って、直流電源３１－３の電源電圧Ｖｄ３及び直流電源３１－４の電源電圧Ｖｄ４がレグ４０に供給される。図３（ｂ）に示すように、第５制御状態では、線形増幅回路１０から交流系統３に出力される出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔがともに負の期間であるため、出力電流Ｉｏｕｔが線形増幅回路１０に流入する。より具体的には、交流系統３からの電流が、トランジスタＱ５、トランジスタＱ６、トランジスタＱ７、トランジスタＱ８を通って直流電源３１－４に向かう第５電流経路Ｒ５が形成される。この際、オン状態であるトランジスタＱ５～Ｑ８のオン抵抗を無視すると、線形動作状態であるトランジスタＱ７のみ導通損失が発生する。

【0039】

第６制御状態では、トランジスタＱ４～Ｑ６がオン状態に制御され、トランジスタＱ８，及びＱ１～Ｑ３がオフ状態に制御され、トランジスタＱ７が線形動作状態である。従って、直流電源３１－３の電源電圧Ｖｄ３がレグ４０に供給される。図３（ｂ）に示すように、第６制御状態は、第４制御状態と同様であって、交流系統３からの電流が、トランジスタＱ５、トランジスタＱ６、トランジスタＱ７、ダイオード５０－６を通って直流電源３１－３に向かう第６電流経路Ｒ６が形成される。この際、オン状態であるトランジスタＱ４～Ｑ６のオン抵抗を無視すると、線形動作状態であるトランジスタＱ７のみ導通損失が発生する。

【0040】

以下に、第１実施形態の作用効果について、図５を用いて説明する。図５は、第１実施形態の作用効果を説明する図である。図５（ａ）は、従来のトランジスタの導通損失を説明する図である。図５（ｂ）は、第１実施形態に係るトランジスタの導通損失を説明する図である。なお、説明の便宜上、図５では出力位相が０からπまでの出力波形を示す。なお、図５における斜線領域の面積は、線形動作状態のトランジスタにおける電圧降下を示している。この電圧降下分に対して通電電流を乗算した値が、線形動作状態のトランジスタの導通損失となる。

【0041】

従来の線形増幅回路では、線形増幅回路に印加される各電源電圧がすべて均等に分割されている。すなわち、従来の線形増幅回路では、当該線形増幅回路に印加される各電源電圧がすべて均等に分割されている。そのため、従来の線形増幅回路での各電源電圧は、Ｖｄ１＝Ｖｄ２＝Ｖｄ３＝Ｖｄ４＝（Ｖｄｃ／４）となる。この場合、線形増幅回路の出力が交流であることを前提とすると、ＭＯＳＦＥＴなどのトランジスタＱの導通損失を考慮すると、電力変換の高効率化の観点において改善の余地がある。

【0042】

本願発明者らは、線形増幅回路に印加される各電源電圧Ｖｄ１～Ｖｄ４の配分を不均等化することで効率を改善できることを発見した。具体的には、４段の線形増幅回路では、出力位相が０からα（＜（π／２））の範囲で線形動作中のトランジスタＱ２にＶ１（＝Ｖｄ２）の電圧が印加され、α１からπ／２の範囲では線形動作をしているトランジスタＱ１にＶ２＝（Ｖｄ１＋Ｖｄ２）の電圧が印加される。ここで、線形動作中のトランジスタの導通損失は、当該トランジスタに印加されている電圧とそのときの出力電圧Ｖｏｕｔとの差に対して出力電流Ｉｏｕｔを乗算した値である。例えば、０からα１の期間での導通損失が（Ｖ１－Ｖｏｕｔ）×Ｉｏｕｔであり、α１からπ／２の期間での導通損失が（Ｖ２－Ｖｏｕｔ）×Ｉｏｕｔである。なお、Ｖ１，Ｖ２など線形動作中のトランジスタに供給される電圧を切替電位と称する場合がある。

【0043】

ここで、α１からπ／２の範囲において線形動作中のトランジスタＱを通る電流（以下、「通過電流」という。）は、０からα１の期間よりも高い。そのため、従来の線形増幅回路においては、α１からπ／２の期間での導通損失は、０からα１の期間よりも増加する。第１実施形態に係る線形増幅回路１０は、各電源電圧Ｖｄ１～Ｖｄ４が不均等に分割されている。そのため、線形増幅回路１０は、従来よりも電源電圧Ｖｄ１が低くなる場合がある。従って、通過電流が高い領域、例えばα１からπ／２の期間で線形動作するトランジスタＱ１に印加される電圧が従来よりも低くなり、その時のトランジスタＱ１の導通損失を従来よりも減少させることが可能である。なお、通過電流が高い領域とは、一周期において、α１からπ／２の他に、π／２からα２の期間などがある。

【0044】

ところで、線形増幅回路１０では、従来よりもＶ２が高くなるため、０からα１の期間で線形動作するトランジスタＱの導通損失は従来と比較して増加する場合もあり得る。従って、各電源電圧Ｖｄ１～Ｖｄ４を不均等に分割するにあたって、０からα１の期間での導通損失と、α１からπ／２の期間での導通損失との和が最小になるように、電源電圧Ｖｄ１と電源電圧Ｖｄ２の分配比率を調整してもよい。これらのことは、線形増幅回路に用いられる各電源電圧Ｖｄ１～Ｖｄ４の不均等化という知見があったからこそなし得るものであって、この知見があって初めて現実に実現可能である。

【0045】

上述したように、第１実施形態に係る系統連系装置４は、線形増幅回路１０を用いて直流系統２と交流系統３との間の電力変換を行う。線形増幅回路１０は、電源生成部３０と、複数のトランジスタＱとを備える。電源生成部３０は、直流系統２からの直流電圧Ｖｄｃに基づいて複数の電源電圧Ｖｄを生成する。複数のトランジスタＱは、互いに直列接続されており、複数の電源電圧Ｖｄが印加される。複数の電源電圧Ｖｄは、不均等である。この構成により、系統連系装置４は、線形動作中のトランジスタの導通損失を低減可能であり、効率を改善しつつ、ノイズ放出低減できる。

【0046】

なお、例えば、電源生成部３０は、直流電圧Ｖｄｃを不等分割することで４つの電源電圧Ｖｄ１～Ｖｄ４を生成するにあたって、その電圧の分配比率を調整可能な構成を有してもよい。また、直流／直流変換器２ｂは、系統連系装置４内に設けられてもよい。

【0047】

＜第２実施形態＞
以下に、系統連系装置の第２実施形態について説明する。図６は、第２実施形態に係る系統連系システムの一例を示す図である。第２実施形態に係る系統連系装置４Ａは、線形増幅回路１０Ａと、制御装置２０Ａとを備える。

【0048】

線形増幅回路１０Ａは、三相のマルチレベル線形増幅回路（ＭＬＬＡ）である。以下に説明する例では、線形増幅回路１０Ａは、三相のダイオードクランプ線形増幅回路である。ただし、これに限定されず、線形増幅回路１０Ａは、ダイオードクランプ線形増幅回路以外の線形増幅回路であってもよい。

【0049】

図７は、第２実施形態に係る線形増幅回路１０Ａの構成の一例について説明する図である。線形増幅回路１０Ａは、電源生成部３０と、３つのレグ４０（レグ４０－ｕ，レグ４０－ｖ，レグ４０－ｗ）と、複数のダイオード５０とを備える。

【0050】

３つのレグ４０のそれぞれは、Ｕ相、Ｖ相及びＷ相のいずれかの相に対応している。レグ４０－ｕは、Ｕ相に対応している。レグ４０－ｖは、Ｖ相に対応している。レグ４０－ｗは、Ｗ相に対応している。レグ４０－ｕ、レグ４０－ｖ及びレグ４０－ｗは、並列に接続されている。レグ４０－ｕ、レグ４０－ｖ及びレグ４０－ｗのそれぞれは、８つのトランジスタＱを備える。具体的には、レグ４０－ｕは、複数のトランジスタＱ１－ｕ～Ｑ８－ｕを備える。レグ４０－ｖは、複数のトランジスタＱ１－ｖ～Ｑ８－ｖを備える。レグ４０－ｗは、複数のトランジスタＱ１－ｗ～Ｑ８－ｗを備える。

【0051】

レグ４０－ｕは、複数のトランジスタＱ１－ｕ～Ｑ８－ｕの動作により電源電圧Ｖｄ１～電源電圧Ｖｄ４の電圧からｕ相の出力電圧Ｖｕを生成し、生成したＵ相の出力電圧Ｖｕを負荷側に出力する。トランジスタＱ１－ｕ～Ｑ８－ｕは、上アーム４１ｕと下アーム４２ｕとに分けられる。上アーム４１ｕは、トランジスタＱ１－ｕ～トランジスタＱ４－ｕを有する。下アーム４２ｕは、トランジスタＱ５－ｕ～トランジスタＱ８－ｕを有する。上アーム４１ｕと下アーム４２ｕとの接続点Ｎ２ｕは、交流系統３に接続される。換言すれば、第１端子Ｐ１から近い順に４番目の前記トランジスタＱ４－ｕと５番目のトランジスタＱ５－ｕとの接続点Ｎ２ｕは交流系統３に接続される。

【0052】

レグ４０－ｖは、複数のトランジスタＱ１－ｖ～Ｑ８－ｖの動作により電源電圧Ｖｄ１～電源電圧Ｖｄ４の電圧からＶ相の出力電圧Ｖｖを生成し、生成したＶ相の出力電圧Ｖｖを負荷側に出力する。トランジスタＱ１－ｖ～Ｑ８－ｖは、上アーム４１ｖと下アーム４２ｖとに分けられる。上アーム４１ｖは、トランジスタＱ１－ｖ～トランジスタＱ４－ｖを有する。下アーム４２ｖは、トランジスタＱ５－ｕ～トランジスタＱ８－ｖを有する。上アーム４１ｖと下アーム４２ｖとの接続点Ｎ２ｖは、交流系統３に接続される。換言すれば、第１端子Ｐ１から近い順に４番目の前記トランジスタＱ４－ｖと５番目のトランジスタＱ５－ｖとの接続点Ｎ２ｖは交流系統３に接続される。

【0053】

レグ４０－ｗは、複数のトランジスタＱ１－ｗ～Ｑ８－ｗの動作により電源電圧Ｖｄ１～電源電圧Ｖｄ４の電圧からＷ相の出力電圧Ｖｗを生成し、生成したＷ相の出力電圧Ｖｗを負荷側に出力する。トランジスタＱ１－ｗ～Ｑ８－ｗは、上アーム４１ｗと下アーム４２ｗとに分けられる。上アーム４１ｗは、トランジスタＱ１－ｗ～トランジスタＱ４－ｗを有する。下アーム４２ｗは、トランジスタＱ５－ｗ～トランジスタＱ８－ｗを有する。上アーム４１ｗと下アーム４２ｗとの接続点Ｎ２ｗは、交流系統３に接続される。換言すれば、第１端子Ｐ１から近い順に４番目の前記トランジスタＱ４－ｗと５番目のトランジスタＱ５－ｗとの接続点Ｎ２ｗは交流系統３に接続される。

【0054】

ダイオード５０－１は、カソードがトランジスタＱ１－ｕのソースに接続され、アノードが直流電源３１－１の負極端子に接続されている。ダイオード５０－２は、カソードがトランジスタＱ２－ｕのソースに接続され、アノードが直流電源３１－２の負極端子に接続されている。ダイオード５０－３は、カソードがトランジスタＱ３－ｕのソースに接続され、アノードが直流電源３１－３の負極端子に接続されている。ダイオード５０－４は、アノードがトランジスタＱ６－ｕのソースに接続され、カソードが直流電源３１－１の負極端子に接続されている。ダイオード５０－５は、アノードがトランジスタＱ７－ｕのソースに接続され、カソードが直流電源３１－２の負極端子に接続されている。ダイオード５０－６は、アノードがトランジスタＱ８－ｕのソースに接続され、カソードが直流電源３１－３の負極端子に接続されている。

【0055】

ダイオード５０－７は、カソードがトランジスタＱ１－ｖのソースに接続され、アノードが直流電源３１－１の負極端子に接続されている。ダイオード５０－８は、カソードがトランジスタＱ２－ｖのソースに接続され、アノードが直流電源３１－２の負極端子に接続されている。ダイオード５０－９は、カソードがトランジスタＱ３－ｖのソースに接続され、アノードが直流電源３１－３の負極端子に接続されている。ダイオード５０－１０は、アノードがトランジスタＱ６－ｖのソースに接続され、カソードが直流電源３１－１の負極端子に接続されている。ダイオード５０－１１は、アノードがトランジスタＱ７－ｖのソースに接続され、カソードが直流電源３１－２の負極端子に接続されている。ダイオード５０－１２は、アノードがトランジスタＱ８－ｖのソースに接続され、カソードが直流電源３１－３の負極端子に接続されている。

【0056】

ダイオード５０－１３は、カソードがトランジスタＱ１－ｗのソースに接続され、アノードが直流電源３１－１の負極端子に接続されている。ダイオード５０－１４は、カソードがトランジスタＱ２－ｗのソースに接続され、アノードが直流電源３１－２の負極端子に接続されている。ダイオード５０－１５は、カソードがトランジスタＱ３－ｗのソースに接続され、アノードが直流電源３１－３の負極端子に接続されている。ダイオード５０－１６は、アノードがトランジスタＱ６－ｗのソースに接続され、カソードが直流電源３１－１の負極端子に接続されている。ダイオード５０－１７は、アノードがトランジスタＱ７－ｗのソースに接続され、カソードが直流電源３１－２の負極端子に接続されている。ダイオード５０－１８は、アノードがトランジスタＱ８－ｗのソースに接続され、カソードが直流電源３１－３の負極端子に接続されている。

【0057】

レグ４０－ｕ，レグ４０－ｖ，レグ４０－ｗの各レグ４０に含まれる８つのトランジスタＱと４つの直流電源３１－１～３１－４との接続関係は、Ｕ相、Ｖ相及びＷ相のレグ４０において同一である。上述したように、三相化した４段の線形増幅回路１０Ａは、各相のレグ４０（４０－ｕ，レグ４０－ｖ，レグ４０－ｗ）に対してクランプダイオードであるダイオード５０を介して、共通の直流電源３１－１～３１－４に接続し、負荷（交流系統３）をＹ結線で接続した回路構成である。

【0058】

制御装置２０Ａは、複数のトランジスタＱ１－ｕ～Ｑ８－ｕを駆動する。制御装置２０Ａは、複数のトランジスタＱ１－ｕ～Ｑ８－ｕのそれぞれのゲートに接続されている。制御装置２０Ａは、トランジスタＱ１－ｕ～Ｑ８－ｕの各ゲートにＵ相の相電圧指令信号Ｖｕ*を出力することで、各トランジスタＱ１－ｕ～Ｑ８－ｕの導通（ＯＮ）と非導通（ＯＦＦ）とを切り替える。

【0059】

同様に、制御装置２０Ａは、複数のトランジスタＱ１－ｖ～Ｑ８－ｖを駆動する。制御装置２０は、複数のトランジスタＱ１－ｖ～Ｑ８－ｖのそれぞれのゲートに接続されている。制御装置２０Ａは、トランジスタＱ１－ｖ～Ｑ８－ｖの各ゲートにＶ相の相電圧指令信号Ｖｖ*を出力することで、各トランジスタＱ１－ｖ～Ｑ８－ｖの導通（ＯＮ）と非導通（ＯＦＦ）とを切り替える。同様に、制御装置２０Ａは、複数のトランジスタＱ１－ｗ～Ｑ８－ｗを駆動する。制御装置２０は、複数のトランジスタＱ１－ｗ～Ｑ８－ｗのそれぞれのゲートに接続されている。制御装置２０Ａは、トランジスタＱ１－ｗ～Ｑ８－ｗの各ゲートにＷ相の相電圧指令信号Ｖｗ*を出力することで、各トランジスタＱ１－ｗ～Ｑ８－ｗを導通（ＯＮ）、非導通（ＯＦＦ）又は線形動作状態に切り替える。

【0060】

制御装置２０Ａは、各相の相電圧指令信号Ｖｕ*，Ｖｖ*，Ｖｗ*を１２０ｄｅｇずつ位相のずれた正弦波電圧とすることで、線形増幅回路１０Ａを三相インバータと同様に駆動することができる。また、Ｙ結線より負荷側に中性点ｎを持つため、これを利用することで線形増幅回路１０Ａにおいても三相インバータと同様、相電圧指令信号に零相電圧を重畳する零相電圧重畳の適用により電圧利用率の向上が可能である。従って、第２実施形態に係る線形増幅回路１０Ａは、零相電圧重畳が適用されてもよい。

【0061】

制御装置２０Ａは、零相電圧重畳の方式として、中間電圧１／２加算方式、三次高調波変調方式、又は二相変調方式などの公知の変調方式を用いてもよい。中間電圧１／２加算方式は、３つの相電圧指令信号Ｖｕ*，Ｖｖ*，Ｖｗ*の中間に位置する指令値の１／２を零相電圧として相電圧指令信号に加算する方式である。三次高調波変調方式は、相電圧指令信号Ｖｕ*，Ｖｖ*，Ｖｗ*に対して対応する三次高調波を重畳する方式である。二相変調方式は、三相のうち二相のみを動作させる方式である。

【0062】

以下に、第２実施形態に係る線形増幅回路１０Ａの動作について、図８及び図９を用いて説明する。図８及び図９は、線形増幅回路１０Ａの動作を説明する図である。図８は、トランジスタＱ１～Ｑ８の動作状態を示す。図９は、線形増幅回路１０Ａから出力される出力電圧Ｖｕ，Ｖｖ，Ｖｗの出力波形を示す。まず、零相電圧重畳を行わない場合を例として説明する。

【0063】

線形増幅回路１０Ａは、各相のレグ４０の制御状態を、第１制御状態Ｓ１、第２制御状態Ｓ２、第３制御状態Ｓ３、第４制御状態Ｓ４、第５制御状態Ｓ５、及び第６制御状態Ｓ６の６つの制御状態に順番に切り替えながら三相の出力電圧Ｖｏｕｔを出力する。図８及び図９は、各相のレグ４０の制御状態を示す。なお、Ｕ相のレグ４０－ｕの第１制御状態Ｓ１～第６制御状態Ｓ６の末尾に「ｕ」を付し、Ｖ相のレグ４０－ｖの第１制御状態Ｓ１～第６制御状態Ｓ６の末尾に「ｖ」を付し、Ｗ相のレグ４０－ｗの第１制御状態Ｓ１～第６制御状態Ｓ６の末尾に「ｗ」を付して各相の制御状態を区別する。ここで、各相の相電圧指令信号Ｖｕ*，Ｖｖ*，Ｖｗ*は、１２０ｄｅｇずつ位相のずれた正弦波電圧である。従って、制御状態の切り替えも、レグ４０－ｕ，レグ４０－ｖ，レグ４０－ｗの間で、１２０ｄｅｇずつずれる。なお、各制御状態の動作は、第１実施形態と同様であるため、説明を省略する。

【0064】

三相の線形増幅回路１０Ａにおいても、単相運転時と同様に、出力位相が０からα１（＜（π／２））の範囲で線形動作中のトランジスタＱにＶｄ２の電圧が印加され、α１からπ／２の範囲では線形動作をしているトランジスタＱにＶ１＝（Ｖｄ１＋Ｖｄ２）の電圧が印加される。ここで、第２実施形態に係る線形増幅回路１０Ａは、第１実施形態と同様に、各電源電圧Ｖｄ１～Ｖｄ４の配分を不均等化している。そのため、第１実施形態と同様に、通過電流が高い領域、例えば、α１からπ／２の期間で線形動作するトランジスタに印加される電圧が従来よりも低くなり、その時のトランジスタＱ１の導通損失が従来よりも減少する。従って、線形増幅回路１０Ａは、各相における通過電流が高い領域において、線形動作するトランジスタの導通損失を減少させることが可能となり、電力変換の効率化を図ることができる。

【0065】

次に、零相電圧重畳を適用した場合について説明する。図１０は、中間電圧１／２加算方式を適用した場合での出力波形を示す図である。図１０（ａ）は、電源電圧が均等な場合での出力波形を示す。図１０（ｂ）は、電源電圧が不均等な場合での出力波形を示す。図１１は、三次高調波変調方式を適用した場合での出力波形を示す図である。図１１（ａ）は、電源電圧が均等な場合での出力波形を示す。図１１（ｂ）は、電源電圧が不均等な場合（第２実施形態）での出力波形を示す。図１２は、二相変調方式を適用した場合での出力波形を示す図である。図１２（ａ）は、電源電圧が均等な場合での出力波形を示す。図１２（ｂ）は、電源電圧が不均等な場合での出力波形を示す。なお、図１０～図１２の各波形は変調率を「１」、力率を１とした場合の４段の線形増幅回路におけるＵ相での直流電源の中性点（Ｎ１）を基準とした出力電圧と相電流の波形である。

【0066】

三相の線形増幅回路において零相電圧重畳方式を適用しない場合には、単相運転時と同様に図３に示す出力波形が出力される。ここで、図１０～図１２に示すように、中間電圧１／２加算方式、三次高調波変調方式、及び二相変調方式の各方式の適用時には、方式毎に異なる出力波形が出力される。このとき、零相電圧重畳方式が適用されない場合と比較して、いずれの方式を適用した場合おいても導通損失が小さくなる。そのため、中間電圧１／２加算方式、三次高調波変調方式、及び二相変調方式のいずれの方式を用いても、従来よりも、また、零相電圧重畳が実施されない場合よりも、導通損失が改善される。

【0067】

具体的には、第２実施形態に係る線形増幅回路１０Ａは、各電源電圧Ｖｄ１～Ｖｄ４が不均等に分割されている。そのため、線形増幅回路１０Ａは、電源電圧が均等している従来よりもＶｄ２が高くなり、電源電圧Ｖｄ１が低くなる場合がある。従って、図８～図１０に示すように、中間電圧１／２加算方式、三次高調波変調方式、及び二相変調方式のいずれかの方式においても、通過電流が高い領域、例えばα１からπ／２の期間で線形動作するトランジスタに印加される電圧が従来よりも低くなり、その時のトランジスタＱ１の導通損失を従来よりも減少させることができる。

【0068】

ここで、図１０（ｂ）、図１１（ｂ）及び図１２（ｂ）を比較した場合に、導通損失の発生する領域が異なることが確認できる。このことから、本願発明者らは、三相の線形増幅回路に対して零相電圧重畳を適用した場合に、その零相電圧重畳の変調方式によって変換効率が異なるという知見を得た。図１３は、変調率「１」かつ力率「１」とした場合における中間電圧１／２加算方式、三次高調波変調方式、及び二相変調方式の各方式の最大電力変換効率の実験結果を示す図である。なお、図１３に示す段数とは、接続されている直流電源３１の数である。図１３に示すように、中間電圧１／２加算方式、三次高調波変調方式、及び二相変調方式のうち、二相変調方式が段数の値に関わらず最も変換効率が高い。従って、線形増幅回路１０Ａは、複数の変調方式のうち、二相変調方式の零相電圧重畳が適用されてもよい。

【0069】

なお、線形増幅回路１０Ａでは、第１実施形態と同様に、中間電圧１／２加算方式、三次高調波変調方式、及び二相変調方式のいずれかの変調方式が行われている場合において、０からα１の期間での導通損失と、α１からπ／２の期間での導通損失との和が最小になるように、電源電圧Ｖｄ１と電源電圧Ｖｄ２の分配比率を調整してもよい。

【0070】

上述したように、第２実施形態に係る系統連系装置４は、第１実施形態と同様の効果を奏する他、零相電圧重畳を用いることでトランジスタＱの導通損失を低減させ、電力変換の効率を向上させることができる。また、第２実施形態に係る系統連系装置４では、トランジスタＱの制御に用いられる変調方式、すなわち零相電圧重畳の方式を二相変調方式としてもよい。この構成により、零相電圧重畳が線形増幅回路１０Ａに適用される場合において、電力変換の効率をさらに向上させることができる。

【0071】

実施例として、図１４に、各変調方式において、最も変換効率の高くなる電源電圧の分配比の一例を示す。Ｖ１～Ｖ４は、電源電圧の切替電位である図１４に示す各切替電位の値は、複数段の線形増幅回路１０Ａにおいて出力電圧Ｖｏｕｔの振幅を１とした場合に電力損失が最小となる切替電位を表している。図１４に示す例では、中間電圧１／２加算方式が適用された、４段の線形増幅回路１０Ａにおいては、Ｖ１：Ｖ２＝０．６７６：１．０００である場合に、変換効率が最大であることを示す。従って、Ｖ１：Ｖ２＝０．６７６：１．０００となるように、電源電圧Ｖｄ１と電源電圧Ｖｄ２とを設定すればよい。なお、例えば、電源電圧Ｖｄ３は、電源電圧Ｖｄ１と同じ電圧値とし、電源電圧Ｖｄ４は電源電圧Ｖｄ１と同じ電圧値とする。

【0072】

直流電源３１の段数が４から６に増加すると、Ｖ１，Ｖ２（＞Ｖ１），Ｖ３（＞Ｖ２）の３つの切替電位が存在する。同様に、直流電源３１の段数が６から８に増加すると、切替電位もＶ１，Ｖ２，Ｖ３，Ｖ４の４つの切替電位が存在する。このような場合においても、図１４に例示する切替電位の比率に応じて、電源電圧Ｖｄを設定すればよい。例えば、複数段に接続されている直流電源３１の電源電圧Ｖｄは、直流電源３１が接続点Ｎ１から遠くなるにつれて、その直流電源３１の電源電圧Ｖｄが小さくなるように設定されている。

【0073】

以上、実施形態を説明したが、本発明の技術的範囲は、上記した実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれることが、特許請求の範囲の記載から明らかである。また、上記実施形態で説明した要件の１つ以上は、省略されることがある。また、上記実施形態で説明した要件は、適宜組み合わせることができる。また、実施形態において示した各手順の実行順序は、前の手順の結果を後の手順で用いない限り、任意の順序で実現可能である。また、上記実施形態における動作に関して、便宜上「まず」、「次に」、「続いて」等を用いて説明したとしても、この順序で実施することが必須ではない。

【符号の説明】

【0074】

１ 系統連系システム
２ 直流系統
３ 交流系統
４ 系統連系装置
１０，１０Ａ 線形増幅回路
２０，２０Ａ 制御装置
３０ 電源生成部
４０ レグ
５０ ダイオード
Ｑ トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】