特開 2024-34461 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024034461

(43)【公開日】2024-03-13

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20240306BHJP

   H01L 21/768 20060101ALI20240306BHJP

【ＦＩ】

H01L21/88 R

H01L21/88 N

H01L21/90 A

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022138694

(22)【出願日】2022-08-31

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100137523

【弁理士】

【氏名又は名称】出口 智也

(72)【発明者】

【氏名】中嶋 章

【テーマコード（参考）】

5F033

【Ｆターム（参考）】

5F033HH08

5F033HH11

5F033HH18

5F033HH19

5F033HH21

5F033JJ08

5F033JJ11

5F033JJ18

5F033JJ19

5F033JJ21

5F033KK08

5F033KK11

5F033KK19

5F033LL06

5F033MM01

5F033MM02

5F033MM12

5F033MM13

5F033NN06

5F033NN07

5F033PP14

5F033PP15

5F033PP27

5F033QQ09

5F033QQ13

5F033QQ21

5F033QQ37

5F033QQ48

5F033QQ73

5F033QQ80

5F033RR04

5F033RR05

5F033SS11

5F033TT02

5F033XX05

5F033XX06

5F033XX10

(57)【要約】

【課題】配線の抵抗を低減しつつ、信頼性を向上することができる半導体装置及び半導体装置の製造方法を提供すること。
【解決手段】実施形態に係る半導体装置は、第１層間絶縁膜と、前記第１層間絶縁膜に設けられた下層配線層と、前記第１層間絶縁膜上に設けられ、且つ第１溝が形成された第２層間絶縁膜と、前記第２層間絶縁膜の前記第１溝内に設けられ、前記下層配線層に電気的に接続された上層配線層と、を備え、前記上層配線層は、前記第１溝内に設けられ且つＴａを主成分とする第１バリアメタル膜と、前記第１溝内に第１バリアメタル膜を介して形成されたＴｉを主成分とする第２バリアメタル膜と、前記第１溝内に前記第１バリアメタル膜及び第２バリアメタル膜を介して設けられた第１金属を主成分とする第１導電膜と、を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１層間絶縁膜と、
前記第１層間絶縁膜に設けられた下層配線層と、
前記第１層間絶縁膜上に設けられ、且つ第１溝が形成された第２層間絶縁膜と、
前記第２層間絶縁膜の前記第１溝内に設けられ、前記下層配線層に電気的に接続された上層配線層と、を備え、
前記上層配線層は、
前記第１溝内に設けられ且つＴａを主成分とする第１バリアメタル膜と、
前記第１溝内に第１バリアメタル膜を介して形成されたＴｉを主成分とする第２バリアメタル膜と、
前記第１溝内に前記第１バリアメタル膜及び第２バリアメタル膜を介して設けられた第１金属を主成分とする第１導電膜と、を含む、
ことを特徴とする半導体装置。

【請求項2】

前記第１導電膜中には、Ｔｉが存在していることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第１バリアメタル膜、および、第２バリアメタル膜は、アモルファスであることを特徴とする請求項１に記載の半導体装置。

【請求項4】

前記第１導電膜の主成分である前記第１金属は、Ｗ、Ａｌ、又はＣｕの何れかであることを特徴とする請求項１に記載の半導体装置。

【請求項5】

第１層間絶縁膜を形成することと、
前記第１層間絶縁膜に下層配線層を形成することと、
前記第１層間絶縁膜上に、第１溝が形成された第２層間絶縁膜を形成することと、
前記第２層間絶縁膜の前記第１溝内に、前記下層配線層に電気的に接続された上層配線層を形成することと、を備え、
前記上層配線層は、
前記第１溝内に設けられ且つＴａを主成分とする第１バリアメタル膜と、
前記第１溝内に第１バリアメタル膜を介して形成されたＴｉを主成分とする第２バリアメタル膜と、
前記第１溝内に前記第１バリアメタル膜及び第２バリアメタル膜を介して設けられた第１金属を主成分とする第１導電膜と、を含む、
ことを特徴とする半導体装置の製造方法。

【請求項6】

アニール処理により、前記第１導電膜中には、前記第２バリアメタル膜に含まれていたＴｉが拡散している
ことを特徴とする請求項５に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

近年、Ｃｕを含む配線を有するＬＳＩなどの半導体装置では、Ｃｕの拡散防止のためにＴａを含むバリアメタル膜をＣｕ配線の側壁および底面に形成する方法が用いられるようになってきている。また、Ｔｉを当該バリアメタル膜の材料として用いることも提案されている。

【0003】

このようなＴｉを主成分とするバリアメタル膜は、低コストであり且つバリアメタル膜の材料自体のＣｕ配線中への拡散により高信頼性が得られるものであるが、成膜後の高温処理にて層間絶縁膜中の水分が当該バリアメタル膜のＴｉを酸化させることとなり、結果として半導体装置の配線の抵抗値が高くなる。

【0004】

一方、一般的にバリアメタル膜として使用されているＴａ自体は、酸化しないが、Ｃｕ配線中に拡散しないため、当該Ｃｕ配線のマイグレーションの発生を十分に抑制できないものであり、半導体装置の信頼性がＴｉをバリアメタル膜の材料として選択した場合よりも低くなる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2012-039019号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

一つの実施形態は、配線の抵抗を低減しつつ、信頼性を向上することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

一つの実施形態に係る半導体装置は、
第１層間絶縁膜と、
前記第１層間絶縁膜に設けられた下層配線層と、
前記第１層間絶縁膜上に設けられ、且つ第１溝が形成された第２層間絶縁膜と、
前記第２層間絶縁膜の前記第１溝内に設けられ、前記下層配線層に電気的に接続された上層配線層と、を備え、
前記上層配線層は、
前記第１溝内に設けられ且つＴａを主成分とする第１バリアメタル膜と、
前記第１溝内に第１バリアメタル膜を介して形成されたＴｉを主成分とする第２バリアメタル膜と、
前記第１溝内に前記第１バリアメタル膜及び第２バリアメタル膜を介して設けられた第１金属を主成分とする第１導電膜と、を含む、
ことを特徴とする。

【図面の簡単な説明】

【0008】

【図1】図１は、第１の実施形態に係る半導体装置を示す斜視図である。

【図2】図２は、第１の実施形態に係る半導体装置の分解斜視図である。

【図3】図３は、第１の実施形態に係る半導体装置の断面構造を示す説明図である。

【図4】図４は、１つのビアの抵抗値と確率分布との関係を示す説明図である。

【図5】図５は、配線で接続された複数のビアの抵抗値と確率分布との関係を示す説明図である。

【図6】図６は、第１の実施形態に係る半導体装置の製造工程を示す説明図である。

【図7】図７は、第１の実施形態に係る半導体装置の製造工程を示す説明図である。

【図8】図８は、第２の実施形態に係る半導体装置の断面構造を示す説明図である。

【図9】図９は、第３の実施形態に係る半導体装置の断面構造を示す説明図である。

【図10】図１０は、第４の実施形態に係る半導体装置の断面構造を示す説明図である。

【図11】図１１は、第５の実施形態に係る半導体装置の断面構造を示す説明図である。

【発明を実施するための形態】

【0009】

以下に添付図面を参照して、実施形態にかかる半導体装置及び半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0010】

（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示す斜視図であり、図２は、第１の実施形態に係る半導体装置の分解斜視図である。また、図３は、第１の実施形態に係る半導体装置の断面構造を示す説明図である。

【0011】

［半導体装置］
例えば、図１に示すように、半導体装置１は、互いに貼合される、第１基板３と、第２基板２と、を備える。

【0012】

第１基板３は、例えば、ＣＭＯＳイメージセンサ２０から撮像画像の画像信号を読み出し、読み出した画像信号に対して種々の信号処理を行うロジック回路などを備えるロジック基板である。

【0013】

また、第２基板２は、例えば、被写体を撮像するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ２０などを備えるセンサ基板である。なお、半導体装置１は、第１のロジック基板と第２のロジック基板とが貼合される構成であってもよく、ロジック基板とメモリ基板とが貼合される構成であってもよい。また、半導体装置１は、３以上の基板が貼合される構成であってもよい。

【0014】

そして、図２に示すように、第１基板３は、ロジック回路などが設けられるデバイス層３１と、このデバイス層３１の上側表面に設けられ、複数の金属電極や配線を含む第１接続配線層３２とを備える。当該電極は、一方の端面が第１接続配線層３２から露出した状態で、第１接続配線層３２に埋設され、例えば、デバイス層３１内部の配線を介してロジック回路などに接続される。

【0015】

一方、第２基板２は、ＣＭＯＳイメージセンサ２０などが設けられるデバイス層２１と、デバイス層２１の下側表面に設けられ、第１基板３の電極と対応する位置に埋設される複数の金属電極や配線を含む第２接続配線層２２とを備える。電極は、一方の端面が第２接続配線層２２から露出した状態で、第２接続配線層２２に埋設され、例えば、デバイス層２１内部の配線を介してＣＭＯＳイメージセンサ２０などに接続される。

【0016】

これら第２基板２及び第１基板３は、各貼合面が研磨されて平坦化され、貼合面に対して活性化処理が施された後、接着剤を使用せずに直接貼合される。これにより、第２基板２と第１基板３とは、第１接続配線層３２と第２接続配線層２２との間の分子間力による水素結合によって仮接合される。その後、第２基板２及び第１基板３には、所定の条件の加熱処理が施される。これにより、第２基板２と第１基板３とは、第１接続配線層３２と第２接続配線層２２との間の共有結合によって本接合される。

【0017】

このように、半導体装置１では、第２基板２が備えるＣＭＯＳイメージセンサ２０の下面に設けられる電極と、第１基板３の上面に設けられる電極とを接続することができる。したがって、例えば、第１基板３が備えるロジック回路によれば、ＣＭＯＳイメージセンサ２０の直下から信号の読み出しを行うことができるので、基板の占有面積を低減することが可能となる。

【0018】

ここで、この第１の実施形態においては、一例として、半導体装置１の第１基板３の電極や配線等に適用される上層配線層３３を含む第１接続配線層３２の配線の抵抗を低減しつつ、信頼性を向上するための構成について、より詳しく説明する。かかる半導体装置１の製造方法の詳細については、図６ないし図８を参照して後述する。また、第２基板２の第２接続配線層３２の構成に関しても同様に説明される。

【0019】

以下では、図３を参照して、第１の実施形態に係る半導体装置１の断面構造について説明する。なお、図３には、図１に示す半導体装置１の第１基板３の第１接続配線層３２の断面の近傍の領域を選択的に図示している。

【0020】

例えば、図３に示すように、第１の実施形態に係る半導体装置１の第１基板３の第１接続配線層３２は、デバイス層３１（図２参照）側から順に積層される酸化シリコン層４５、ＳｉＣＮ膜４６、及び酸化シリコン層４７を備える。なお、本実施形態においては、酸化シリコン層４５は、第１層間絶縁膜を構成する。さらに、ＳｉＣＮ膜４６、及び酸化シリコン層４７は、第２層間絶縁膜を構成する。そして、酸化シリコン層４５の内部には、デバイス層３１（図２参照）の内部に設けられるロジック回路などのデバイスに接続される下層配線層３６が設けられる。

【0021】

このように、第１の実施形態に係る半導体装置１は、第１層間絶縁膜４５と、下層配線層３６と、第２層間絶縁膜４６、４７と、上層配線層３３と、を備える。

【0022】

なお、当該半導体装置１において、下層配線層３６上にＣｏ層などのギャップ膜がある構造の場合には、第２層間絶縁膜４６、４７のうちのＳｉＣＮ膜４６は、不要となるため、省略されるように構成される。

【0023】

そして、下層配線層３６は、第１層間絶縁膜４５に設けられている。なお、本実施形態においては、この下層配線層３６を構成する導電膜の主成分である第２金属（主元素）は、例えば、Ｃｕである。なお、当該導電膜の主成分である第２金属（主元素）は、例えば、Ｗ、又はＡｌ等の他の金属であってもよい。

【0024】

また、第２層間絶縁膜４６、４７は、第１層間絶縁膜４５上に設けられ、且つ第１溝Ｍ１が形成されている。既述のように、第２層間絶縁膜４６、４７は、ＳｉＣＮ膜４６及び酸化シリコン層４７を含む。

【0025】

また、上層配線層３３は、第２層間絶縁膜４６、４７の第１溝Ｍ１内に設けられ、下層配線層３６に電気的に接続されている。

【0026】

この上層配線層３３は、例えば、図３に示すように、第１バリアメタル膜３４ａと、第２バリアメタル膜３４ｂと、第１導電膜３５と、を含む。

【0027】

そして、第１バリアメタル膜３４ａは、第１溝Ｍ１内に設けられ且つＴａを主成分とするバリアメタル膜である。なお、この第１バリアメタル膜３４ａは、例えば、Ｔａ膜である。

【0028】

また、第２バリアメタル膜３４ｂは、第１溝Ｍ１内に第１バリアメタル膜３４ａを介して形成されたＴｉを主成分とするバリアメタル膜である。

【0029】

また、第１導電膜３５は、第１溝Ｍ１内に第１バリアメタル膜３４ａ及び第２バリアメタル膜３４ｂを介して設けられた第１金属を主成分とする導電膜である。本実施形態においては、この第１導電膜３５の主成分である第１金属（主元素）は、Ｃｕである。

【0030】

この第１導電膜３５は、例えば、図３に示すように、第２バリアメタル膜３４ｂに隣接している。したがって、例えば、後述のアニール処理により、この第１導電膜３５中には、第２バリアメタル膜３４ｂに含まれていたＴｉが拡散（存在）している。これにより、第１導電膜３５を構成するＣｕのマイグレーションの発生を抑制することができるようになっている。

【0031】

なお、既述のように、第１導電膜３５の主成分である第１金属（主元素）は、本実施形態においてはＣｕであるが、例えば、Ｗ、又はＡｌ等の他の金属であってもよい。

【0032】

なお、この第１導電膜３５は、例えば、図３に示すように、下層配線層３６に第１及び第２バリアメタル膜３４ａ、３４ｂを介して電気的に接続されたビア配線膜３５ａと、ビア配線膜３５ａ上に設けられた上層配線膜３５ｂと、を含む。なお、以下では、ビア配線膜３５ａと上層配線膜３５ｂとを区別せずに、簡略的に第１導電膜３５としてのみ説明する場合がある。

【0033】

なお、第１バリアメタル膜３４ａ、第２バリアメタル膜３４ｂ及び第１導電膜３５は、図３に示す例では、第１溝Ｍ１内に設けられているが、第１溝Ｍ１の周囲まで連続的に設けられていてもよい。

【0034】

ここで、半導体装置１の配線の抵抗を低減しつつ、信頼性を向上させるための、第１接続配線層３２の上層配線層３３の近傍における構成や条件等について説明する。

【0035】

既述のように、Ｔｉを主成分とするバリアメタル膜は、低コストであり且つバリアメタル膜の材料自体のＣｕ配線中への拡散により高信頼性が得られるものであるが、成膜後の高温処理にて層間絶縁膜中の水分が当該バリアメタル膜のＴｉを酸化させることとなり、結果として半導体装置の配線の抵抗値が高くなる。一方、一般的にバリアメタル膜として使われているTa自体は、酸化しないが、Ｃｕ配線中に拡散もしないため、Ｃｕ配線のマイグレーションの発生を十分に抑制できないものであり、半導体装置の信頼性がＴｉをバリアメタル膜の材料として選択した場合よりも低くなる。

【0036】

図４は、１つのビアの抵抗値と確率分布との関係を示す説明図である。なお、この図４においては、実施例として、第１バリアメタル膜（１０ｎｍの膜厚を有するＴａ膜）と第２バリアメタル膜（５ｎｍの膜厚を有するＴｉ膜）とを備えたＣｕのビアの測定結果を示している。さらに、比較例として、２０ｎｍの膜厚を有するＴａ膜のみをバリアメタル膜として備えたＣｕのビアのサンプルの測定結果、及び、２０ｎｍの膜厚を有するＴｉ膜のみをバリアメタル膜として備えたＣｕのビア配線のサンプルの測定結果も示している。

【0037】

この図４に示すように、例えば、比較例であるＴｉを主成分とするバリアメタル膜は、成膜後の高温処理にて層間絶縁膜中の水分が当該バリアメタル膜のＴｉを酸化させることとなり、ビアの抵抗が高くなる傾向がある。また、比較例であるＴａを主成分とするバリアメタル膜は、成膜後の高温処理によっても酸化しないため、ビアの抵抗が低く抑えられる傾向がある。

【0038】

一方、実施例である第１バリアメタル膜（１０ｎｍの膜厚を有するＴａ膜）と第２バリアメタル膜（５ｎｍの膜厚を有するＴｉ膜）とを備えたＣｕのビアにおいては、Ｔａを主成分とする第１バリアメタル膜により、層間絶縁膜中の水分がＴｉを主成分とする第２バリアメタル膜に到達するを抑制して、当該第２バリアメタル膜が酸化するのを抑制するため、ビアの抵抗が低く抑えられるものとなる。

【0039】

次に、図５は、配線で接続された複数のビアの抵抗値と確率分布との関係を示す説明図である。なお、この図５においては、所定の加熱条件下において、実施例として、第１バリアメタル膜（１０ｎｍの膜厚を有するＴａ膜）と第２バリアメタル膜（５ｎｍの膜厚を有するＴｉ膜）とを備えたＣｕの複数個接続されたビアの測定結果を示している。さらに、同様の加熱条件下において、比較例として、２０ｎｍの膜厚を有するＴａ膜のみをバリアメタル膜として備えたＣｕの複数個接続されたビアのサンプルの測定結果、及び、２０ｎｍの膜厚を有するＴｉ膜のみをバリアメタル膜として備えたＣｕの複数個接続されたビアのサンプルの測定結果も示している。

【0040】

この図５に示すように、例えば、比較例であるＴｉを主成分とするバリアメタル膜は、当該バリアメタル膜のＴｉがＣｕのビアに拡散することでＣｕのマイグレーションの発生が抑制されることとなり、ビアの抵抗の上昇が抑制される傾向があり、結果として信頼性の低下を抑制できる。また、比較例であるＴａを主成分とするバリアメタル膜は、Ｃｕのマイグレーションの発生を抑制しないため、マイグレーションの発生によりビアの抵抗が上昇する傾向があり、結果として信頼性が低下することとなる。

【0041】

一方、実施例である第１バリアメタル膜（１０ｎｍの膜厚を有するＴａ膜）と第２バリアメタル膜（５ｎｍの膜厚を有するＴｉ膜）とを備えたＣｕのビアにおいては、当該第２バリアメタル膜のＴｉがＣｕのビアに拡散することでＣｕのマイグレーションの発生が抑制されることとなり、結果として信頼性の低下を抑制できる。

【0042】

特に、本実施形態にかかる半導体装置１においては、例えば、第１バリアメタル膜３４ａは、１０ｎｍ以上の膜厚を有し、第２バリアメタル膜３４ｂは、５ｎｍ以下の膜厚を有するように、形成される。この場合、第１バリアメタル膜３４ａ、および、第２バリアメタル膜３４ｂは、アモルファスである。

【0043】

このように、Ｔａを主成分とする第１バリアメタル膜３４ａ上にＴｉを主成分とする第２バリアメタル膜３４ｂが形成されているため、当該第２バリアメタル膜３４ｂの薄膜化が可能となっている。これにより、熱によるＣｕの導電膜へ必要以上にＴｉが拡散するのを抑制するこができ、配線の低抵抗化を実現することができると考えられる。

【0044】

そして、既述のように、本実施形態に係る半導体装置１は、上層配線層３が、第１溝Ｍ１内に設けられ且つＴａを主成分とする第１バリアメタル膜３４ａと、第１溝Ｍ１内に第１バリアメタル膜３４ａを介して形成されたＴｉを主成分とする第２バリアメタル膜３４ｂと、第１溝Ｍ１内に第１バリアメタル膜３４ａ及び第２バリアメタル膜３４ｂを介して設けられた第１金属を主成分とする第１導電膜３５と、を含む。特に、第１導電膜３５中には、第２バリアメタル膜３４ｂに含まれていたＴｉが拡散している。

【0045】

これにより、第１導電膜３５を構成するＣｕのマイグレーションの発生を抑制することができるようになっている。

【0046】

すなわち、本実施形態に係る半導体装置１は、配線の抵抗を低減しつつ、信頼性を向上することができるものである。

【0047】

［半導体装置の製造方法］
次に、既述のように、図６ないし図７を参照して、第１の実施形態に係る半導体装置１の製造方法について説明する。図６ないし図７は、第１の実施形態に係る半導体装置１の製造工程を示す説明図である。

【0048】

なお、第２基板２のデバイス層２１及び第１基板３のデバイス層３１の製造工程は、一般的な半導体装置の製造工程と同様である。また、第２基板２側の第２接続配線層２２の形成工程と、第１基板３側の第１接続配線層３２の形成工程は、同様に説明される。

【0049】

例えば、既述の図１及び図２に示す第１基板３を製造する場合は、まず、デバイス層３１の表面に、図６の（ａ）に示すように、例えば、ＣＶＤ（ChemicＡｌ Vapor Deposition）によって、酸化シリコン層（第１層間絶縁膜）４５を形成する。そして、酸化シリコン層４５の表面に、ダマシン法によって例えば、Ｃｕを主成分とする配線（下層配線層）３６を形成する。

【0050】

その後、配線３６が埋め込まれた酸化シリコン層４５上に、例えば、ＣＶＤによって、ＳｉＣＮ膜４６、酸化シリコン層４７を順次積層することで、第２層間絶縁膜を形成する（図６の（ａ））。

【0051】

続いて、図６の（ｂ）に示すように、上層配線層３３（図３参照）の形成位置に、上層配線層３３の形状と同様の形状を有する第１溝Ｍ１を形成する。この工程では、まず、酸化シリコン層４７上にレジスト（図示略）を形成し、当該レジストにおける上層配線層３３の形成位置に、例えば、配線３６の幅よりも径が小さな開口を形成する。

【0052】

そして、開口が形成されたレジストをマスクとして使用し、ＲＩＥ（Reactive Ion Etching）を行うことによって、酸化シリコン層４７の表面から配線３６の表面まで達するビアホールＭａを形成する。

【0053】

その後、レジストに形成した開口の径を、例えば、下層配線層３６の幅と同程度まで拡張して、再度ＲＩＥを行うことによって、酸化シリコン膜４７の表面から当該酸化シリコン層４７の厚さ方向中央程度まで、当該ビアホールＭａの径を拡張するようにして配線用若しくはバッド電極用の溝Ｍｂを形成する。これにより、図６の（ｂ）に示す形状の第１溝Ｍ１が形成される。

【0054】

このようにして、第１層間絶縁膜４５上に、第１溝Ｍ１が形成された第２層間絶縁膜（ＳｉＣＮ膜４６、酸化シリコン膜４７）を形成する。

【0055】

続いて、図６の（ｃ）に示すように、例えば、ＰＶＤ（Physical Vapor Deposition）法若しくはスパッタリング法によって、第１溝Ｍ１の内周面及び酸化シリコン層４７の表面をＴａの薄膜によって被覆することにより、Ｔａを含む第１バリアメタル膜３４ａを形成する。さらに、ＰＶＤ法若しくはスパッタリング法により、第１バリアメタル膜３４ａをＴｉの薄膜によって被覆することにより、Ｔｉを主成分とする第２バリアメタル膜３４ｂを形成する。

【0056】

なお、より好ましくは、第１バリアメタル膜３４ａと第２バリアメタル膜３４ｂは、同一装置内且つ、連続した高真空下で成膜される。

【0057】

また、例えば、既述のように、第１バリアメタル膜３４ａは、１０ｎｍ以上の膜厚を有し、第２バリアメタル膜３４ｂは、５ｎｍ以下の膜厚を有するように、形成される。この場合、第１バリアメタル膜３４ａ、および、第２バリアメタル膜３４ｂは、アモルファスである。

【0058】

続いて、例えばＰＶＤ法若しくはスパッタリング法により、第２バリアメタル膜３４ｂの表面にＣｕを成膜することで、シード膜３５Ｘを形成する（図６の（ｃ））。

【0059】

なお、より好ましくは、シード膜３５Ｘは、第１バリアメタル膜３４ａと第２バリアメタル膜３４ｂと、同一装置内且つ、連続した高真空下で成膜される。

【0060】

その後、図７の（ａ）に示すように、図６の（ｃ）に示すシード膜３５Ｘの表面に、例えば、電解メッキ法によってＣｕを析出させる。これにより、Ｃｕを含む第１導電膜３５が形成される（図７の（ａ））。

【0061】

その後、図７の（ｂ）に示すように、Ｃｕを析出させた後、アニール処理をすることにより、Ｃｕを含む第１導電膜３４中に第２バリアメタル膜３４ｂのＴｉ原子を拡散させる。

【0062】

このように、上層配線層３３は、第１溝Ｍ１内に設けられ且つＴａを主成分とする第１バリアメタル膜３４ａと、第１溝Ｍ１に第１バリアメタル膜３４ａを介して形成されたＴｉを主成分とする第２バリアメタル膜３４ｂと、第１溝Ｍ１内に第１バリアメタル膜３４ａ及び第２バリアメタル膜３４ｂを介して設けられた第１金属（Ｃｕ）を主成分とする第１導電膜３５と、を含むように形成される。特に、アニール処理により、第１導電膜３５中に第２バリアメタル膜３４ｂのＴｉが拡散している。

【0063】

続いて、Ｃｕによって表面が被覆された第１基板３の表面を、例えば、ＣＭＰ（ChemicＡｌ MechanicＡｌ Polishing）法によって研磨することにより、図７の（ｃ）に示すように、酸化シリコン膜４７上の不要なＣｕ及びＴｉを含む第１導電膜膜３５の上部を除去する。

【0064】

このようにして、第２層間絶縁膜４７の第１溝Ｍ１内に、第１及び第２バリアメタル膜３４ａ、３４ｂを介して下層配線層３６に電気的に接続された上層配線層３３を形成する。

【0065】

すなわち、上記の工程により、図３に示すような半導体装置１の構成が完成する。したがって、本実施形態に係る半導体装置１は、上層配線層３が、第１溝Ｍ１内に設けられ且つＴａを主成分とする第１バリアメタル膜３４ａと、第１溝Ｍ１内に第１バリアメタル膜３４ａを介して形成されたＴｉを主成分とする第２バリアメタル膜３４ｂと、第１溝Ｍ１内に第１バリアメタル膜３４ａ及び第２バリアメタル膜３４ｂを介して設けられた第１金属を主成分とする第１導電膜３５と、を含む。

【0066】

特に、第１導電膜３５中には、第２バリアメタル膜３４ｂに含まれていたＴｉが拡散している。これにより、第１導電膜３５を構成するＣｕのマイグレーションの発生を抑制することができるようになっている。

【0067】

以上のように、第１の実施形態に係る半導体装置１によれば、配線の抵抗を低減しつつ、信頼性を向上することができる。

【0068】

ここで、既述の第１の実施形態では、特に、第１接続配線層３２の上層配線層３３近傍の構成の一例について説明した。しかしながら、この上層配線層３３近傍の構成は、これに限定されるものではない。そこで、以下の第２ないし第５の実施形態では、上層配線層３３近傍の構成の他の例について説明する。

【0069】

（第２の実施形態）
図８を参照し、第２の実施形態に係る半導体装置について説明する。図８は、第２の実施形態に係る半導体装置の断面構造を示す説明図である。以下の説明では、図８に示す構成要素のうち、図３に示す構成要素と同一の構成要素について、図３に示す符号と同一の符号を付することにより、その説明を省略する。なお、この第２の実施形態の図８に示す半導体装置の全体的な構成は、例えば、第１の実施形態の図１及び図２に示す半導体装置１と同様である。

【0070】

この第２の実施形態においては、第１導電膜３５の主成分である第１金属は、Ｗであるようにしてもよい。すなわち、図８に示すように、この第１導電膜３５は、下層配線層３６に第１及び第２バリアメタル膜３４ａ、３４ｂを介して電気的に接続されたＷを主成分とするビア配線膜３５１ａと、このビア配線膜３５１ａ上に設けられたＷを主成分とする上層配線膜３５１ｂと、を含むようにしてもよい。

【0071】

そして、Ｗを主成分とする第１導電膜３５は、第２バリアメタル膜３４ｂのＴｉが拡散しないが、Ｗ自体がマイグレーションを発生しにくい材料であるため、当該半導体装置１の信頼性を向上することができるものである。

【0072】

さらに、Ｔｉを主成分とする第２バリアメタル膜３４ｂと第２層間絶縁膜４６、４７との間に、Ｔａを主成分とする第１バリアメタル膜３４ａが存在していることにより、当該第２層間絶縁膜４６、４７中の水分がＴｉを主成分とする第２バリアメタル膜３４ｂに到達するのを抑制する。すなわち、Ｔｉを主成分とする第２バリアメタル膜３４ｂにおいて、当該第２層間絶縁膜４７中の水分による酸化が抑制され、抵抗値を低減することができる。

【0073】

なお、この第２の実施形態の半導体装置のその他の構成は、第１の実施形態の半導体装置１の構成と同様である。

【0074】

すなわち、この第２の実施形態に係る半導体装置によれば、配線の抵抗を低減しつつ、信頼性を向上することができる。

【0075】

（第３の実施形態）
次に、図９を参照し、第３の実施形態に係る半導体装置について説明する。図９は、第３の実施形態に係る半導体装置の断面構造を示す説明図である。以下の説明では、図９に示す構成要素のうち、図３に示す構成要素と同一の構成要素について、図３に示す符号と同一の符号を付することにより、その説明を省略する。なお、この第３の実施形態の図９に示す半導体装置の全体的な構成は、例えば、第１の実施形態の図１及び図２に示す半導体装置１と同様である。

【0076】

この第３の実施形態においては、第１導電膜３５の主成分である第１金属は、Ａｌであるようにしてもよい。すなわち、図９に示すように、この第１導電膜３５は、下層配線層３６に第１及び第２バリアメタル膜３４ａ、３４ｂを介して電気的に接続されたＡｌを主成分とするビア配線膜３５２ａと、ビア配線膜３５ａ上に設けられたＡｌを主成分とする上層配線膜３５ｂと、を含むようにしてもよい。特に、Ａｌを主成分とする第１導電膜３５中には、第２バリアメタル膜３４ｂに含まれていたＴｉが拡散している。これにより、第２バリアメタル膜３４ｂのＴｉがＡｌを主成分とする第１導電膜３５のマイグレーションを抑制することで、半導体装置１の信頼性を向上することができる。

【0077】

さらに、Ｔｉを主成分とする第２バリアメタル膜３４ｂと第２層間絶縁膜４６、４７との間に、Ｔａを主成分とする第１バリアメタル膜３４ａが存在していることにより、当該第２層間絶縁膜４６、４７中の水分がＴｉを主成分とする第２バリアメタル膜３４ｂに到達するのを抑制する。すなわち、Ｔｉを主成分とする第２バリアメタル膜３４ｂにおいて、当該第２層間絶縁膜４６、４７中の水分による酸化が抑制され、抵抗値を低減することができる。

【0078】

なお、この第３の実施形態の半導体装置のその他の構成は、第１の実施形態の半導体装置１の構成と同様である。

【0079】

すなわち、この第３の実施形態に係る半導体装置によれば、配線の抵抗を低減しつつ、信頼性を向上することができる。

【0080】

（第４の実施形態）
次に、図１０を参照し、第４の実施形態に係る半導体装置について説明する。図１０は、第４の実施形態に係る半導体装置の断面構造を示す説明図である。以下の説明では、図１０に示す構成要素のうち、図３に示す構成要素と同一の構成要素について、図３に示す符号と同一の符号を付することにより、その説明を省略する。なお、この第４の実施形態の図１０に示す半導体装置の全体的な構成は、例えば、第１の実施形態の図１及び図２に示す半導体装置１と同様である。

【0081】

この図１０に示すように、第４の実施形態に係る半導体装置は、下層配線層３６と上層配線層３３との間に設けられ、上層配線層３３と下層配線層３６との間を電気的に接続するビア配線層３９をさらに備えるようにしてもよい。

【0082】

このビア配線層３９は、例えば、図１０に示すように、第１バリアメタル膜３７ａと、第２バリアメタル膜３７ｂと、第２導電膜３８と、を含む。

【0083】

そして、第１バリアメタル膜３７ａは、第２溝Ｍ２内に設けられ且つＴａを主成分とするバリアメタル膜である。なお、この第１バリアメタル膜３７ａは、例えば、Ｔａ膜である。

【0084】

また、第２バリアメタル膜３７ｂは、第２溝Ｍ２内に第１バリアメタル膜３７ａを介して形成されたＴｉを主成分とするバリアメタル膜である。

【0085】

また、第２導電膜３８は、第２溝Ｍ２内に第１バリアメタル膜３７ａ及び第２バリアメタル膜３７ｂを介して設けられた金属を主成分とする導電膜である。本実施形態においては、この第２導電膜３８の主成分である金属（主元素）は、Ｃｕである。

【0086】

この第４の実施形態に係る半導体装置においても、第２バリアメタル膜３４ｂ、３７ｂのＴｉがＣｕを主成分とする第１導電膜３５、第２導電膜３８のマイグレーションを抑制することで、当該半導体装置の信頼性を向上することができる。さらに、Ｔｉを主成分とする第２バリアメタル膜３４ｂ、３７ｂにおいて、当該第２層間絶縁膜４６、４７中の水分による酸化が抑制され、抵抗値を低減することができる。

【0087】

なお、この第４の実施形態の半導体装置のその他の構成は、第１の実施形態の半導体装置１の構成と同様である。

【0088】

すなわち、この第４の実施形態に係る半導体装置によれば、配線の抵抗を低減しつつ、信頼性を向上することができる。

【0089】

（第５の実施形態）
次に、図１１を参照し、第５の実施形態に係る半導体装置について説明する。図１１は、第５の実施形態に係る半導体装置の断面構造を示す説明図である。以下の説明では、図１１に示す構成要素のうち、図３に示す構成要素と同一の構成要素について、図３に示す符号と同一の符号を付することにより、その説明を省略する。なお、この第５の実施形態の図１１に示す半導体装置の全体的な構成は、例えば、第１の実施形態の図１及び図２に示す半導体装置１と同様である。

【0090】

この図１１に示すように、第５の実施形態に係る半導体装置は、例えば、Ｗを主成分とする下層配線層３６と上層配線層３３との間に設けられ、上層配線層３３と下層配線層３６との間を電気的に接続するビア配線層３９１をさらに備えるようにしてもよい。

【0091】

このビア配線層３９１は、例えば、図１０に示すように、バリアメタル膜３７１と、第２導電膜３８１と、を含む。

【0092】

そして、バリアメタル膜３７１は、第２溝Ｍ２内に設けられ且つＴｉを主成分とするバリアメタル膜である。なお、このバリアメタル膜３７１は、例えば、Ｔｉ膜又はＴｉＮ膜である。

【0093】

また、第２導電膜３８１は、第２溝Ｍ２内にバリアメタル膜３７１を介して設けられた金属を主成分とする導電膜である。本実施形態においては、この第２導電膜３８１の主成分である金属（主元素）は、Ｗである。

【0094】

この第５の実施形態に係る半導体装置においても、第２バリアメタル膜３４ｂのＴｉがＣｕを主成分とする第１導電膜３５のマイグレーションを抑制することで、当該半導体装置の信頼性を向上することができる。さらに、Ｔｉを主成分とする第２バリアメタル膜３４ｂにおいて、当該第２層間絶縁膜４７中の水分による酸化が抑制され、抵抗値を低減することができる。

【0095】

なお、この第５の実施形態の半導体装置のその他の構成は、第１の実施形態の半導体装置１の構成と同様である。

【0096】

すなわち、この第５の実施形態に係る半導体装置によれば、配線の抵抗を低減しつつ、信頼性を向上することができる。

【0097】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0098】

１ 半導体装置
２２ 第２接続配線層
３２ 第１接続配線層
３４ａ 第１バリアメタル膜
３４ｂ 第２バリアメタル膜
３５ 第１導電膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】