特開 2024-34635 高電圧半導体スイッチ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024034635

(43)【公開日】2024-03-13

(54)【発明の名称】高電圧半導体スイッチ

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240306BHJP

   H03K 17/10 20060101ALI20240306BHJP

【ＦＩ】

H02M1/08 A

H03K17/10

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022139015

(22)【出願日】2022-09-01

(71)【出願人】

【識別番号】509321239

【氏名又は名称】日新パルス電子株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100176658

【弁理士】

【氏名又は名称】和田 謙一郎

(74)【代理人】

【識別番号】100174399

【弁理士】

【氏名又は名称】寺澤 正太郎

(72)【発明者】

【氏名】王 強

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB01

5H740BB08

5H740BB10

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK03

5J055AX02

5J055BX16

5J055CX07

5J055DX12

5J055DX13

5J055DX22

5J055DX72

5J055DX83

(57)【要約】

【課題】ノーマリクローズ型及びＢ接点スイッチと同様の動作ができ、且つ機械式スイッチが有する上記の問題を解決できる高電圧半導体スイッチを提供する。
【解決手段】高電圧半導体スイッチ１Ａは、高電圧側に接続される一端２ａと、低電圧側に接続される他端２ｂと、一端２ａと他端２ｂとの間において互いに直列に接続された複数の半導体スイッチング素子３と、入力されるトリガ信号Ｔｒに応じて、複数の半導体スイッチング素子３にゲート駆動電圧Ｖｇをそれぞれ提供する複数の絶縁駆動回路４と、複数の絶縁駆動回路４にトリガ信号Ｔｒを提供する制御回路５と、を備える。複数の半導体スイッチング素子３はノーマリオン型のみからなる。複数の絶縁駆動回路４には、複数の半導体スイッチング素子３のオン動作が実質的に同時になるようにトリガ信号Ｔｒが入力される。
【選択図】図１

【特許請求の範囲】

【請求項1】

高電圧側に接続される一端と、
低電圧側に接続される他端と、
前記一端と前記他端との間において互いに直列に接続された複数の半導体スイッチング素子と、
入力されるトリガ信号に応じて、前記複数の半導体スイッチング素子にゲート駆動電圧をそれぞれ提供する複数の絶縁駆動回路と、
前記複数の絶縁駆動回路に前記トリガ信号を提供する制御回路と、
を備え、
前記複数の半導体スイッチング素子はノーマリオン型のみからなり、
前記複数の絶縁駆動回路には、前記複数の半導体スイッチング素子のオン動作が実質的に同時になるように前記トリガ信号が入力される、高電圧半導体スイッチ。

【請求項2】

複数の第１抵抗素子を更に備え、
前記複数の第１抵抗素子それぞれは、前記複数の半導体スイッチング素子それぞれに対して並列に接続されている、請求項１に記載の高電圧半導体スイッチ。

【請求項3】

第２抵抗素子及び容量素子が互いに直列に接続されてなる複数の直列回路を更に備え、
前記複数の直列回路それぞれは、前記複数の半導体スイッチング素子それぞれに対して並列に接続されている、請求項１に記載の高電圧半導体スイッチ。

【請求項4】

前記トリガ信号が変化してから前記ゲート駆動電圧が変化するまでの時間の、前記複数の絶縁駆動回路間のバラツキが５％以下である、請求項１～３のいずれか１項に記載の高電圧半導体スイッチ。

【請求項5】

前記複数の半導体スイッチング素子への電源電圧の低下を検知する電源監視回路を更に備え、
前記複数の半導体スイッチング素子への電源電圧が所定の閾値より低下したことを前記電源監視回路が検知した場合、前記制御回路は、前記複数の半導体スイッチング素子がオン状態になるように前記トリガ信号を出力する、請求項１～３のいずれか１項に記載の高電圧半導体スイッチ。

【請求項6】

前記複数の絶縁駆動回路は、非接触給電手段を介して電源供給を受ける、請求項１～３のいずれか１項に記載の高電圧半導体スイッチ。

【請求項7】

前記トリガ信号は光信号である、請求項１または２に記載の高電圧半導体スイッチ。

【請求項8】

前記複数の半導体スイッチング素子は接合型電界効果トランジスタである、請求項１～３のいずれか１項に記載の高電圧半導体スイッチ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高電圧半導体スイッチに関する。

【背景技術】

【0002】

特許文献１には、半導体スイッチが記載されている。この半導体スイッチは、第１の半導体スイッチ素子と、第２の半導体スイッチ素子と、制御回路とを備える。第１の半導体スイッチ素子は、第１の電流路及び第１の制御端子を有し、第１の制御端子に印加される信号に応じて第１の電流路を開閉制御する。第２の半導体スイッチ素子は、第２の電流路及び第２の制御端子を有し、第２の制御端子に印加される信号に応じて第２の電流路を開閉制御する。第１の電流路及び第２の電流路は、直列に且つ対称的に接続されている。制御回路は、第１及び第２の制御端子に信号を印加し、直列接続された第１及び第２の電流路の開閉を制御する。

【0003】

特許文献２には、高電圧スイッチが記載されている。この高電圧スイッチは、互いに直列に接続された複数の接合型電界効果トランジスタ（ＪＦＥＴ）と、該複数のＪＦＥＴと直列に接続されたＭＯＳ－ＦＥＴとを備える。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１０－２６１９４５号公報

【特許文献2】米国特許第９１９０９９３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

例えばコンデンサ充電回路などの高電圧の回路は、感電防止のため、放電用または接地保護用のスイッチを備える。従来、放電用または接地保護用のスイッチとして、制御コイルを有する機械式の気中リレー、真空リレー、または圧力絶縁ガスリレーといった機械式スイッチが用いられている。これらの機械式スイッチは、電磁コイルに電流が供給または停止されることによって接点の開閉を行う。電磁コイルに給電されないときに接点が開いて導通しないものは、ノーマリオープン型、或いはＡ接点スイッチと称される。逆に、電磁コイルに給電されないときに接点が閉じて導通するものは、ノーマリクローズ型、或いはＢ接点スイッチと称される。電源の遮断時に導通させる必要があるため、高電圧回路の放電用または接地保護用のスイッチには、ノーマリクローズ型またはＢ接点スイッチが必ず用いられる。しかしながら、機械式スイッチは、動作が遅く、また高電圧の放電による、接点からの火花の発生、チャタリングの発生、接点の融着、及び短寿命といった種々の問題を有する。

【0006】

本発明は、このような問題点に鑑みてなされたものであり、ノーマリクローズ型及びＢ接点スイッチと同様の動作ができ、且つ機械式スイッチが有する上記の問題を解決できる高電圧半導体スイッチを提供することを目的とする。

【課題を解決するための手段】

【0007】

［１］上述した課題を解決するために、本発明による高電圧半導体スイッチは、高電圧側に接続される一端と、低電圧側に接続される他端と、一端と他端との間において互いに直列に接続された複数の半導体スイッチング素子と、入力されるトリガ信号に応じて、複数の半導体スイッチング素子にゲート駆動電圧をそれぞれ提供する複数の絶縁駆動回路と、複数の絶縁駆動回路にトリガ信号を提供する制御回路と、を備える。複数の半導体スイッチング素子はノーマリオン型のみからなる。複数の絶縁駆動回路には、複数の半導体スイッチング素子のオン動作が実質的に同時になるようにトリガ信号が入力される。

【0008】

この高電圧半導体スイッチでは、一端と他端との間において互いに直列に接続された複数の半導体スイッチング素子がノーマリオン型のみからなる。ノーマリオン型の半導体スイッチング素子は、ゲート駆動電圧が閾値電圧を超えるとオフ状態となり、ゲート駆動電圧が閾値電圧を超えないとオン状態となる。したがって、ノーマリクローズ型及びＢ接点スイッチと同様の動作が可能である。また、この高電圧半導体スイッチは、複数の半導体スイッチング素子にゲート駆動電圧を提供するために、各半導体スイッチング素子にそれぞれ対応する複数の絶縁駆動回路を備える。従って、各半導体スイッチング素子に入力されるゲート駆動電圧の立ち下がりタイミングを揃えることが容易にできる。各半導体スイッチング素子に入力されるゲート駆動電圧の立ち下がりタイミングが揃うことによって、複数の半導体スイッチング素子のオン動作が実質的に同時に行われ、一部の半導体スイッチング素子に過大な電圧が印加されることを防ぐことができる。

【0009】

加えて、この高電圧半導体スイッチでは、機械式スイッチに代えて半導体スイッチング素子を用いるので、機械式スイッチよりも素早く動作でき、且つ、高電圧の放電による、接点からの火花の発生、チャタリングの発生、接点の融着、及び短寿命といった機械式スイッチが有する種々の問題も生じない。

【0010】

［２］上記［１］の高電圧半導体スイッチは、複数の第１抵抗素子を更に備え、複数の第１抵抗素子それぞれは、複数の半導体スイッチング素子それぞれに対して並列に接続されてもよい。これにより、一端と他端との間の直流電圧を各半導体スイッチング素子が分担する割合を、複数の半導体スイッチング素子間で均等に近づけることができる。よって、各半導体スイッチング素子の電圧分担割合を最大化して各半導体スイッチング素子の定格使用電圧に近づけ、高電圧半導体スイッチの全体においてより高電圧のスイッチングを行うことができる。

【0011】

［３］上記［１］または［２］の高電圧半導体スイッチは、第２抵抗素子及び容量素子が互いに直列に接続されてなる複数の直列回路を更に備え、複数の直列回路それぞれは、複数の半導体スイッチング素子それぞれに対して並列に接続されてもよい。これにより、半導体スイッチング素子のスイッチングの際の自己インダクタンスにより生じる電圧パルスを各半導体スイッチング素子が分担する割合を、複数の半導体スイッチング素子間で均等に近づけることができる。よって、各半導体スイッチング素子の電圧分担割合を最大化して各半導体スイッチング素子の定格使用電圧に近づけ、高電圧半導体スイッチの全体においてより高電圧のスイッチングを行うことができる。

【0012】

［４］上記［１］～［３］のうちいずれかの高電圧半導体スイッチにおいて、トリガ信号が変化してからゲート駆動電圧が変化するまでの時間の、複数の絶縁駆動回路間のバラツキが５％以下であってもよい。このように、トリガ信号が変化してからゲート駆動電圧が変化するまでの時間の、複数の絶縁駆動回路間のバラツキが小さいことによって、各半導体スイッチング素子に入力されるゲート駆動電圧の立ち上がり及び立ち下がりのタイミングが複数の絶縁駆動回路間で精度良く揃うので、一部の半導体スイッチング素子に過大な電圧が印加されることを防ぐことができる。

【0013】

［５］上記［１］～［４］のうちいずれかの高電圧半導体スイッチは、複数の半導体スイッチング素子への電源電圧の低下を検知する電源監視回路を更に備え、複数の半導体スイッチング素子への電源電圧が所定の閾値より低下したことを電源監視回路が検知した場合、制御回路は、複数の半導体スイッチング素子がオン状態になるようにトリガ信号を出力してもよい。これにより、複数の半導体スイッチング素子への電源電圧が低下したときに各半導体スイッチング素子がオン状態になるタイミングを揃えて、一部の半導体スイッチング素子に過大な電圧が印加されることを防ぐことができる。

【0014】

［６］上記［１］～［５］のうちいずれかの高電圧半導体スイッチにおいて、複数の絶縁駆動回路は、非接触給電手段を介して電源供給を受けてもよい。これにより、外部からのノイズの影響を低減することができる。

【0015】

［７］上記［１］～［６］のうちいずれかの高電圧半導体スイッチにおいて、トリガ信号は光信号であってもよい。これにより、外部からのノイズの影響を低減することができる。

【0016】

［８］上記［１］～［７］のうちいずれかの高電圧半導体スイッチにおいて、複数の半導体スイッチング素子は接合型電界効果トランジスタであってもよい。これにより、ノーマリオン型の半導体スイッチング素子を容易に実現することができる。

【発明の効果】

【0017】

本発明による高電圧半導体スイッチによれば、ノーマリクローズ型及びＢ接点スイッチと同様の動作ができ、且つ機械式スイッチが有する種々の問題を解決することができる。

【図面の簡単な説明】

【0018】

【図1】図１は、一実施形態に係る高電圧半導体スイッチの構成を示す図である。

【図2】図２は、電源電圧の低下時における、トリガ信号及びゲート駆動電圧の波形の例を示すグラフである。

【図3】図３は、第１変形例に係る高電圧半導体スイッチの構成を示す図である。

【図4】図４は、第２変形例に係る高電圧半導体スイッチの構成を示す図である。

【図5】図５は、第３変形例に係る高電圧半導体スイッチの構成を示す図である。

【図6】図６は、第４変形例に係る高電圧半導体スイッチの構成を示す図である。

【図7】図７は、第５変形例に係る高電圧半導体スイッチの構成を示す図である。

【図8】図８は、トリガ信号、電源電圧、及びゲート駆動電圧の時間波形の変形例を示すグラフである。

【発明を実施するための形態】

【0019】

以下、添付図面を参照しながら本開示による高電圧半導体スイッチの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

【0020】

図１は、一実施形態に係る高電圧半導体スイッチ１Ａの構成を示す図である。高電圧半導体スイッチ１Ａは、例えばコンデンサ充電回路などの高電圧の回路において、感電防止のために放電用スイッチまたは接地保護用スイッチとして用いられる。高電圧半導体スイッチ１Ａは、高電圧側に接続される一端２ａと、低電圧側に接続される他端２ｂとを備える。一端２ａと他端２ｂとの間に印加される電圧は、例えば数ｋＶないし数十ｋＶである。そして、高電圧半導体スイッチ１Ａは、Ｎ個（Ｎは２以上の整数）の半導体スイッチング素子３と、Ｎ個の絶縁駆動回路（絶縁ゲートドライバ）４と、制御回路５と、を備える。

【0021】

Ｎ個の半導体スイッチング素子３は、一端２ａと他端２ｂとの間において互いに直列に接続されている。具体的には、一端２ａから数えて第ｎ番目（ｎ＝１，２，・・・，Ｎ－１）の半導体スイッチング素子３のソース端子が、第（ｎ＋１）番目の半導体スイッチング素子３のドレイン端子と接続されている。第１番目の半導体スイッチング素子３のドレイン端子は一端２ａと接続されている。第Ｎ番目の半導体スイッチング素子３のソース端子は他端２ｂと接続されている。なお、図において、ソース端子はＳ、ドレイン端子はＤ、ゲート端子はＧとして示されている。互いに隣り合う半導体スイッチング素子３は実質的に抵抗値がゼロである配線のみによって接続され、互いに隣り合う半導体スイッチング素子３の間には、抵抗、コンデンサ、インダクタ等の回路部品は設けられていない。

【0022】

Ｎ個の半導体スイッチング素子３は、ノーマリオン型のみからなる。すなわち、各半導体スイッチング素子３のゲート端子に印加される電圧が閾値電圧を超えると各半導体スイッチング素子３はオフ状態（非導通状態）となり、各半導体スイッチング素子３のゲート端子に印加される電圧が閾値電圧を超えない場合には各半導体スイッチング素子３はオン状態（導通状態）となる。Ｎ個の半導体スイッチング素子３がノーマリオン型のみからなる（言い換えると、一端２ａと他端２ｂとの間にノーマリオン型の半導体スイッチング素子が存在しない）ことによって、例えば停電などによりＮ個の半導体スイッチング素子３への電源電圧が喪失された場合であっても、Ｎ個の半導体スイッチング素子３が導通状態を維持することができ、放電動作または接地保護動作を問題なく行うことができる。

【0023】

一例では、各半導体スイッチング素子３は接合型電界効果トランジスタ（ＪＦＥＴ）である。一例では、各半導体スイッチング素子３はｎ型ＪＦＥＴである。近年、インバータ等の用途に、大電流及び高電圧において高速スイッチング動作が可能なＳｉＣ系半導体素子が開発されており、特に、ノーマリオン型の半導体スイッチング素子であるＪＦＥＴが実用化されている。例えば、ＳｉＣ系半導体から作製されたｎ型ＪＦＥＴには、定格電圧１７００Ｖ、定格電流数十Ａといった大電力用のものが存在する。ＪＦＥＴは、ノーマリオフ型の半導体スイッチング素子（例えば多くのＭＯＳ－ＦＥＴやＩＧＢＴ）と異なり、ゲート端子に電圧が印加されない状態では自然に導通状態となっており、ドレイン端子に電圧が印加されると、電流が自然に流れるという特性を有する。

【0024】

Ｎ個の半導体スイッチング素子３全てがオン状態（導通状態）であるとき、一端２ａと他端２ｂとの間の電圧は、各半導体スイッチング素子３が有するオン抵抗によって、各半導体スイッチング素子３に均等に分圧される。一端２ａと他端２ｂとの間の最大電圧は、各半導体スイッチング素子３の最大定格電圧のＮ倍である。各半導体スイッチング素子３の最大定格電圧は、例えば１２００Ｖ～１７００Ｖであり、一実施例では１２００Ｖである。半導体スイッチング素子３の個数Ｎは、一端２ａと他端２ｂとの間の最大電圧と、半導体スイッチング素子３の最大定格電圧とに基づいて決定される。一例として、一端２ａと他端２ｂとの間の最大電圧が１２ｋＶであり、半導体スイッチング素子３の最大定格電圧が１２００Ｖである場合、半導体スイッチング素子３の個数Ｎは１０と決定される。

【0025】

Ｎ個の絶縁駆動回路４それぞれは、Ｎ個の半導体スイッチング素子３それぞれと一対一で対応しており、対応する半導体スイッチング素子３の動作特性に適合するように選択された最適な絶縁駆動回路である。各絶縁駆動回路４は、対応する半導体スイッチング素子３のゲート端子に電気的に接続された第１出力端と、対応する半導体スイッチング素子３のソース端子に電気的に接続された第２出力端とを有する。各絶縁駆動回路４は、入力されるトリガ信号Ｔｒに応じて、各半導体スイッチング素子３のゲート－ソース間にゲート駆動電圧Ｖｇを提供する。各絶縁駆動回路４は、例えば、正のゲート駆動電圧Ｖｇと負のゲート駆動電圧Ｖｇとを出力可能な正負出力型である。一例では、各絶縁駆動回路４は、各半導体スイッチング素子３をオン状態とするために＋３Ｖのゲート駆動電圧Ｖｇを出力し、各半導体スイッチング素子３をオフ状態とするために－２０Ｖのゲート駆動電圧Ｖｇを出力する。各半導体スイッチング素子３をオン状態とする際、ゲート駆動電圧Ｖｇが大きいほど、各半導体スイッチング素子３のオン抵抗は小さくなる。各半導体スイッチング素子３をオフ状態とする際、ゲート駆動電圧Ｖｇが小さいほど（負のゲート駆動電圧Ｖｇの絶対値が大きいほど）、各半導体スイッチング素子３のオフリーク電流は小さくなる。

【0026】

各絶縁駆動回路４においては、入力されるトリガ信号Ｔｒと、出力されるゲート駆動電圧Ｖｇとが電気的に絶縁されている。各絶縁駆動回路４は、入力されるトリガ信号Ｔｒが立ち下がると、ゲート駆動電圧Ｖｇを立ち上げて各半導体スイッチング素子３をオンさせる。また、各絶縁駆動回路４は、入力されるトリガ信号Ｔｒが立ち上がると、ゲート駆動電圧Ｖｇを立ち下げて各半導体スイッチング素子３をオフさせる。

【0027】

各絶縁駆動回路４は、電源供給側と電源被供給側とが互いに電気的に分離された非接触給電手段（例えば絶縁トランス）を有しており、制御回路５から非接触給電手段を介して電源電圧Ｐｗの供給を受ける。Ｎ個の絶縁駆動回路４は、個別に電源電圧Ｐｗの供給を受ける、互いに独立した回路である。電源電圧Ｐｗの大きさは、例えば＋２４Ｖである。なお、非接触給電手段は絶縁トランスに限定されない。

【0028】

Ｎ個の半導体スイッチング素子３及びＮ個の絶縁駆動回路４は、気中環境にて使用される。或いは、Ｎ個の半導体スイッチング素子３及びＮ個の絶縁駆動回路４は、高電圧絶縁能力の向上及び高電圧部分放電の防止のために、絶縁モールド材または絶縁ガスなどを使用して、全固体化または密閉化されていてもよい。

【0029】

制御回路５は、Ｎ個の絶縁駆動回路４と電気的に接続されており、Ｎ個の絶縁駆動回路４にトリガ信号Ｔｒ及び電源電圧Ｐｗを提供する。制御回路５は、高電圧半導体スイッチ１Ａの外部から光トリガ制御信号Ｓｔを受け取り、その光トリガ制御信号Ｓｔの立ち上がり／立ち下がりに応じて、トリガ信号Ｔｒの立ち上げ／立ち下げを行う。トリガ信号Ｔｒは例えばディスクリートの電圧信号であり、高レベル電圧は例えば＋５Ｖまたは＋３．５Ｖであり、低レベル電圧は例えば０Ｖである。

【0030】

Ｎ個の絶縁駆動回路４には、Ｎ個の半導体スイッチング素子３のオン動作が実質的に同時になるように制御回路５からトリガ信号Ｔｒが入力される。実質的に同時とは、各絶縁駆動回路４の動作特性差や製造誤差等に応じて生じる僅かな（例えば数ナノ秒の）ずれを許容することを意味する。Ｎ個の半導体スイッチング素子３のオン動作が実質的に同時であるため、例えば各半導体スイッチング素子３の立ち上がり時間及び立ち下がり時間が２０ナノ秒である場合、高電圧半導体スイッチ１Ａ全体の立ち上がり時間及び立ち下がり時間もほぼ２０ナノ秒となる。Ｎ個の半導体スイッチング素子３のオン動作を実質的に同時とするのは、一端２ａと他端２ｂとの間の直流電圧を各半導体スイッチング素子３が分担する割合を、Ｎ個の半導体スイッチング素子３間で均等に近づけるためである。もし電圧分担が均等でなくなると、或る半導体スイッチング素子３に先ず過電圧が印加され、この半導体スイッチング素子３が破壊されてしまい、更にこの半導体スイッチング素子３が分担すべき電圧が別の半導体スイッチング素子３に移り、その半導体スイッチング素子３も過電圧が印加され破壊されてしまい、以降、各半導体スイッチング素子３が次々に連鎖的に過電圧となり、最終的に全ての半導体スイッチング素子３が破壊されてしまう。

【0031】

各半導体スイッチング素子３の電圧分担を均等にするためには、全ての半導体スイッチング素子３のゲート駆動電圧Ｖｇの立ち上がり時間及び立ち下り時間のバラツキを小さく抑えることが望ましい。そのため、制御回路５においてトリガ信号Ｔｒが変化（立ち上がりまたは立ち下がり）してからゲート駆動電圧Ｖｇが変化（立ち上がりまたは立ち下がり）するまでの時間の、Ｎ個の絶縁駆動回路４間のバラツキは極めて小さく、例えば５％以下、或いは１％以下とされる。この時間には、トリガ信号Ｔｒが或る閾値を上回って（または下回って）からゲート駆動電圧Ｖｇが立ち上がり（または立ち下がり）始めるまでの、いわゆる遅延時間が含まれる。このバラツキを時間で表すと、例えば１０ナノ秒以下である。このように立ち上がり時間及び立ち下がり時間のバラツキを小さくするために、Ｎ個の絶縁駆動回路４として、多数の絶縁駆動回路の中から動作特性が近い絶縁駆動回路が選択されて用いられる。

【0032】

制御回路５は、Ｎ個の半導体スイッチング素子３への電源電圧Ｐｗの低下を検知する電源監視回路を有する。Ｎ個の半導体スイッチング素子３への電源電圧Ｐｗが所定の閾値より低下したことを電源監視回路が検知した場合、制御回路５は、オフ状態となっている全ての半導体スイッチング素子３がオン状態になるようにトリガ信号Ｔｒを出力する。これにより、Ｎ個の半導体スイッチング素子３の電源が喪失する前に、全ての半導体スイッチング素子３を一斉にオン状態とする。その後、Ｎ個の半導体スイッチング素子３の電源が喪失しても、各半導体スイッチング素子３のノーマリオン特性により、導通状態は維持される。

【0033】

図２は、電源電圧Ｐｗの低下時における、トリガ信号Ｔｒ及びゲート駆動電圧Ｖｇの波形の例を示すグラフである。図２において、波形Ｇ１１は電源電圧Ｐｗの時間波形を示し、波形Ｇ１２はトリガ信号Ｔｒの時間波形を示し、波形Ｇ１３はゲート駆動電圧Ｖｇの時間波形を示す。この例では、期間Ｄ１において電源電圧Ｐｗが正常なレベルを維持しており、期間Ｄ１の後の期間Ｄ２、及び期間Ｄ２の後のＤ３において電源電圧Ｐｗが徐々に低下する。期間Ｄ１～Ｄ３にわたって、トリガ信号Ｔｒは一定である。期間Ｄ１では、ゲート駆動電圧Ｖｇは各半導体スイッチング素子３をオフ状態とするための正常なレベル（例えば－２０Ｖ）を維持している。期間Ｄ２では、タイミングＴ１において電源電圧Ｐｗが所定の閾値（例えば電源電圧Ｐｗの正常レベルから１２．５％低下したレベル）を下回ると、ゲート駆動電圧Ｖｇは、制御回路５の電源監視回路によって、各半導体スイッチング素子３をオン状態とするための正常なレベル（例えば＋４Ｖ）に変化する。これにより、Ｎ個の半導体スイッチング素子３は一斉にオン状態となる。その後、期間Ｄ２において、電源電圧Ｐｗの低下に伴ってゲート駆動電圧Ｖｇも徐々に低下し、期間Ｄ３においてゲート駆動電圧Ｖｇは０Ｖとなる。しかし、各半導体スイッチング素子３は、ノーマリオン型であるためそのままオン状態を維持する。

【0034】

本実施形態の高電圧半導体スイッチ１Ａによって得られる効果について、高電圧スイッチが使用される背景とともに説明する。近年、省エネルギー化のために，日常家電製品から工業製品に至るまで、インバータ駆動方式の電動モータが一般的に使用されている。特に自動車分野では、電気自動車が急速に普及しており、高電圧化が特に進んでいる。このため、高電圧モータ用巻線の被膜材料の開発用途や、製造された巻線、モータ、高電圧コンデンサなどの電気部品の検査用途に、高電圧パルスに対する耐性を試験するための装置が必要となる。一つの被試験体の試験が完了した後、安全のために、充電された被試験体や試験装置の回路などを、高電圧スイッチを通じて放電する。同時に、試験装置の出力端を接地して保護する。現在、使用されている放電用または接地保護用のスイッチは、機械式のものである。機械式スイッチは、動作が遅く、また高電圧の放電による、接点からの火花の発生、チャタリングの発生、接点の融着、及び短寿命といった種々の問題を有する。

【0035】

上記の問題を解決するために、考えられるのは無接点の高電圧半導体スイッチである。しかし、ＣＭＯＳ－ＦＥＴなど多くの高電圧半導体スイッチはノーマリオフ型である。ノーマリオフ型の高電圧半導体スイッチを用いると、停電などによる電源喪失時に、半導体スイッチが自然に非導通状態（オフ状態）となり、放電動作や接地保護動作が行われないという問題がある。すなわち、ノーマリオフ型の高電圧半導体スイッチは、放電用途や接地保護用途の高電圧半導体スイッチとして好適ではない。

【0036】

高電圧半導体スイッチ１Ａでは、一端２ａと他端２ｂとの間において互いに直列に接続されたＮ個の半導体スイッチング素子３がノーマリオン型のみからなる。ノーマリオン型の半導体スイッチング素子３は、ゲート駆動電圧Ｖｇが閾値電圧を超えるとオフ状態となり、ゲート駆動電圧Ｖｇが閾値電圧を超えないとオン状態となる。したがって、ノーマリクローズ型及びＢ接点スイッチと同様の動作が可能である。よって、停電などによる電源喪失時においても、半導体スイッチが自然に導通状態（オン状態）となり、放電動作や接地保護動作が行われる。

【0037】

また、高電圧半導体スイッチ１Ａは、Ｎ個の半導体スイッチング素子３にゲート駆動電圧Ｖｇを提供するために、各半導体スイッチング素子３にそれぞれ対応する絶縁駆動回路４を備える。従って、各半導体スイッチング素子３に入力されるゲート駆動電圧Ｖｇの立ち下がりタイミングを揃えることが容易にできる。各半導体スイッチング素子３に入力されるゲート駆動電圧Ｖｇの立ち下がりタイミングが揃うことによって、Ｎ個の半導体スイッチング素子３のオン動作が実質的に同時に行われるので、一部の半導体スイッチング素子３に過大な電圧が印加されることを防ぐことができる。これにより、半導体スイッチング素子３の過電圧破壊を防ぐことができ、高電圧半導体スイッチ１Ａの信頼性を高めることができる。

【0038】

加えて、本実施形態の高電圧半導体スイッチ１Ａでは、機械式スイッチに代えて半導体スイッチング素子３を用いるので、機械式スイッチよりも素早く動作でき、且つ、高電圧の放電による、接点からの火花の発生、チャタリングの発生、接点の融着、及び短寿命といった機械式スイッチが有する種々の問題も生じない。したがって、一回の試験時間が短くなり、また試験の繰り返し回数を増やすことができるので、被試験体の生産性を高めることができる。また、火花ノイズによる精密測定機器への影響を低減し、部分放電のような極めて微小な信号の測定が可能となるので、より正確であり且つ精密な評価を行うことができる。

【0039】

本実施形態のように、トリガ信号Ｔｒが変化してからゲート駆動電圧Ｖｇが変化するまでの時間の、Ｎ個の絶縁駆動回路４間のバラツキは５％以下であってもよい。このように、トリガ信号Ｔｒが変化してからゲート駆動電圧Ｖｇが変化するまでの時間の、Ｎ個の絶縁駆動回路４間のバラツキが小さいことによって、各半導体スイッチング素子３に入力されるゲート駆動電圧Ｖｇの立ち上がり及び立ち下がりのタイミングがＮ個の絶縁駆動回路４間で精度良く揃うので、一部の半導体スイッチング素子３に過大な電圧が印加されることを防ぐことができる。

【0040】

本実施形態のように、Ｎ個の半導体スイッチング素子３への電源電圧Ｐｗが所定の閾値より低下したことを電源監視回路が検知した場合、制御回路５は、Ｎ個の半導体スイッチング素子３がオン状態になるようにトリガ信号Ｔｒを出力してもよい。これにより、Ｎ個の半導体スイッチング素子３への電源電圧Ｐｗが低下したときに各半導体スイッチング素子３がオン状態になるタイミングを揃えて、一部の半導体スイッチング素子３に過大な電圧が印加されることを防ぐことができる。

【0041】

本実施形態のように、Ｎ個の半導体スイッチング素子３はＪＦＥＴであってもよい。これにより、ノーマリオン型の半導体スイッチング素子３を容易に実現することができる。

【0042】

本実施形態のように、Ｎ個の絶縁駆動回路４は、非接触給電手段を介して電源供給を受けてもよい。これにより、外部からのノイズの影響を低減することができる。
（第１変形例）

【0043】

図３は、第１変形例に係る高電圧半導体スイッチ１Ｂの構成を示す図である。高電圧半導体スイッチ１Ｂは、上記実施形態の高電圧半導体スイッチ１Ａの構成に加えて、Ｎ個の抵抗素子７（第１抵抗素子）を更に備える。Ｎ個の抵抗素子７それぞれは、Ｎ個の半導体スイッチング素子３それぞれと一対一で対応して設けられている。各抵抗素子７は、各半導体スイッチング素子３に対して並列に接続されている。言い換えると、一端２ａと他端２ｂとの間においてＮ個の抵抗素子７が互いに直列に接続されており、隣り合う２個の抵抗素子７の間のノードは、対応する２個の半導体スイッチング素子３の間のノードに接続されている。抵抗素子７の種類は、例えば耐サージ電圧抵抗である。抵抗素子７の抵抗値は、例えば１ＭΩ～５０ＭΩである。

【0044】

本変形例のように、Ｎ個の抵抗素子７それぞれが、Ｎ個の半導体スイッチング素子３それぞれに対して並列に接続されてもよい。これにより、一端２ａと他端２ｂとの間の直流電圧を各半導体スイッチング素子３が分担する割合を、Ｎ個の半導体スイッチング素子３間でより均等に近づけることができる。よって、各半導体スイッチング素子３の電圧分担割合を最大化して各半導体スイッチング素子３の定格使用電圧に近づけ、高電圧半導体スイッチ１Ｂの全体においてより高電圧のスイッチングを行うことができる。
（第２変形例）

【0045】

図４は、第２変形例に係る高電圧半導体スイッチ１Ｃの構成を示す図である。高電圧半導体スイッチ１Ｃは、第１変形例の高電圧半導体スイッチ１Ｂの構成に加えて、Ｎ個の直列回路８を更に備える。Ｎ個の直列回路８それぞれは、Ｎ個の半導体スイッチング素子３それぞれと一対一で対応して設けられている。各直列回路８は、各半導体スイッチング素子３及び各抵抗素子７に対して並列に接続されている。言い換えると、一端２ａと他端２ｂとの間においてＮ個の直列回路８が互いに直列に接続されており、隣り合う２個の直列回路８の間のノードは、対応する２個の半導体スイッチング素子３の間のノードに接続されている。

【0046】

各直列回路８は、互いに直列に接続された抵抗素子８ａ（第２抵抗素子）及び容量素子８ｂを含む、いわゆるＲＣスナバ回路である。抵抗素子８ａの種類は、例えば耐サージ電圧抵抗である。抵抗素子８ａの抵抗値は、例えば５０Ω～２００Ωである。容量素子８ｂの種類は、例えばセラミックコンデンサである。容量素子８ｂの容量値は、例えば１００ｐＦ～１０００ｐＦである。

【0047】

本変形例のように、抵抗素子８ａ及び容量素子８ｂが互いに直列に接続されてなるＮ個の直列回路８それぞれが、Ｎ個の半導体スイッチング素子３それぞれに対して並列に接続されてもよい。これにより、半導体スイッチング素子３のスイッチングの際の自己インダクタンスにより生じる電圧パルスを各半導体スイッチング素子３が分担する割合を、Ｎ個の半導体スイッチング素子３間でより均等に近づけることができる。よって、各半導体スイッチング素子３の電圧分担割合を最大化して各半導体スイッチング素子３の定格使用電圧に近づけ、高電圧半導体スイッチ１Ｃの全体においてより高電圧のスイッチングを行うことができる。なお、本変形例の高電圧半導体スイッチ１Ｃは抵抗素子７及び直列回路８の両方を備えているが、高電圧半導体スイッチ１Ｃは抵抗素子７を備えなくてもよい。
（第３変形例）

【0048】

図５は、第３変形例に係る高電圧半導体スイッチ１Ｄの構成を示す図である。高電圧半導体スイッチ１Ｃは、制御回路５から出力されるトリガ信号Ｔｒが光信号である点において上記実施形態の高電圧半導体スイッチ１Ａと相違し、他の点において高電圧半導体スイッチ１Ａと一致する。本変形例では、制御回路５は、例えばＮ本の光ファイバそれぞれを介して、Ｎ個の絶縁駆動回路４それぞれと光学的に接続されている。制御回路５は、光信号であるトリガ信号ＴｒをＮ個の絶縁駆動回路４に提供する。トリガ信号Ｔｒの機能は、上記実施形態と同様である。本変形例のように、トリガ信号Ｔｒは光信号であってもよい。これにより、外部からのノイズの影響を低減することができる。
（第４変形例）

【0049】

図６は、第４変形例に係る高電圧半導体スイッチ１Ｅの構成を示す図である。高電圧半導体スイッチ１Ｅは、制御回路５から出力されるトリガ信号Ｔｒが光信号である点において第１変形例の高電圧半導体スイッチ１Ｂと相違し、他の点において高電圧半導体スイッチ１Ｂと一致する。本変形例では、制御回路５は、例えば光ファイバを介して、Ｎ個の絶縁駆動回路４と光学的に接続されている。制御回路５は、光信号であるトリガ信号ＴｒをＮ個の絶縁駆動回路４に提供する。トリガ信号Ｔｒの機能は、上記実施形態と同様である。
（第５変形例）

【0050】

図７は、第５変形例に係る高電圧半導体スイッチ１Ｆの構成を示す図である。高電圧半導体スイッチ１Ｆは、制御回路５から出力されるトリガ信号Ｔｒが光信号である点において第２変形例の高電圧半導体スイッチ１Ｃと相違し、他の点において高電圧半導体スイッチ１Ｃと一致する。本変形例では、制御回路５は、例えば光ファイバを介して、Ｎ個の絶縁駆動回路４と光学的に接続されている。制御回路５は、光信号であるトリガ信号ＴｒをＮ個の絶縁駆動回路４に提供する。トリガ信号Ｔｒの機能は、上記実施形態と同様である。
（第６変形例）

【0051】

上述した実施形態及び各変形例では、例えばコンデンサ充電回路などの高電圧の回路における、感電防止のための放電用または接地保護用のスイッチとして高電圧半導体スイッチ１Ａ～１Ｆが用いられる場合を例示したが、高電圧半導体スイッチ１Ａ～１Ｆは、高電圧パルス変調のために用いられてもよい。

【0052】

図８は、トリガ信号Ｔｒ、電源電圧Ｐｗ、及びゲート駆動電圧Ｖｇの時間波形の変形例を示すグラフである。図８において、波形Ｇ２１はトリガ信号Ｔｒの時間波形を示し、波形Ｇ２２は電源電圧Ｐｗの監視電圧の時間波形を示し、波形Ｇ２３はゲート駆動電圧Ｖｇの時間波形を示す。同図に示されるように、電源電圧Ｐｗは常に一定である。また、この例では、各半導体スイッチング素子３をオン状態とするためのゲート駆動電圧Ｖｇは＋５Ｖであり、各半導体スイッチング素子３をオフ状態とするためのゲート駆動電圧Ｖｇは－２０Ｖである。トリガ信号Ｔｒは、時間間隔を空けて並ぶ複数の電圧パルスを含む。複数の電圧パルスの時間幅は任意に変調されており、一定ではない。このため、ゲート駆動電圧Ｖｇもまた時間間隔を空けて並ぶ複数の電圧パルスを含み、複数の電圧パルスの時間幅は任意に変調され、一定ではない。これにより、高電圧半導体スイッチ１Ａ～１Ｆの導通をパルス幅変調（ＰＷＭ）することができるので、高電圧半導体スイッチ１Ａ～１Ｆを、ＰＷＭ電圧を出力するパルス発生器に用いることができる。

【0053】

本開示による高電圧半導体スイッチは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態ではノーマリオン型の半導体スイッチング素子としてＪＦＥＴを例示しているが、ノーマリオン型の半導体スイッチング素子はこれに限られない。

【符号の説明】

【0054】

１Ａ～１Ｆ…高電圧半導体スイッチ、２ａ…一端、２ｂ…他端、３…半導体スイッチング素子、４…絶縁駆動回路、５…制御回路、７…抵抗素子（第１抵抗素子）、８…直列回路、８ａ…抵抗素子（第２抵抗素子）、８ｂ…容量素子、Ｐｗ…電源電圧、Ｓｔ…光トリガ制御信号、Ｔｒ…トリガ信号、Ｖｇ…ゲート駆動電圧。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】