特開 2024-34736 シャントレギュレータ及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024034736

(43)【公開日】2024-03-13

(54)【発明の名称】シャントレギュレータ及び半導体装置

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240306BHJP

【ＦＩ】

G05F1/56 320C

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022139197

(22)【出願日】2022-09-01

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】若松 武

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430EE04

5H430FF02

5H430FF13

5H430GG05

5H430HH03

5H430LA01

(57)【要約】      （修正有）

【課題】電源安定化容量を設けることなく且つ消費電力を増やすことなく内部回路の損傷を防ぐことが可能なシャントレギュレータ及び半導体装置を提供する。
【解決手段】シャントレギュレータ１００は、第１の端子Ｔｋ及び第２の端子間Ｔａの端子間電圧を分圧した分圧電圧ＩＮＮと基準電圧Ｖｒｅｆとの差分を表す差分電圧ＯＵＴを生成する差動増幅器ＡＭＰと、第１の端子及び第２の端子に自身のドレイン及びソースが夫々接続されている第１のトランジスタＭ１と、端子間電圧に対応した電圧値を有する検知電圧ＯＵＴ２を生成する電圧検知回路１３０と、端子間電圧に基づいて差分電圧及び検知電圧のいずれか一方を第１のトランジスタのゲートに供給するセレクタ１２０と、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の端子及び第２の端子と、
前記第１の端子及び前記第２の端子間の端子間電圧を分圧した分圧電圧と基準電圧との差分を表す差分電圧を生成する差動増幅器と、
前記第１の端子及び前記第２の端子に自身のドレイン及びソースが夫々接続されている第１のトランジスタと、
前記端子間電圧を検知して前記端子間電圧に対応した電圧値を有する検知電圧を生成する電圧検知部と、
前記端子間電圧に基づいて前記差分電圧及び前記検知電圧のいずれか一方を前記第１のトランジスタのゲートに供給する選択部と、を含むことを特徴とするシャントレギュレータ。

【請求項2】

前記選択部は、前記端子間電圧が上昇すると、前記検知電圧を前記第１のトランジスタのゲートに供給した後に、前記検知電圧に代えて前記差分電圧を前記第１のトランジスタのゲートに供給することを特徴とする請求項１に記載のシャントレギュレータ。

【請求項3】

前記電圧検知部は、前記端子間電圧が所定の第１の電圧より高い場合に前記検知電圧の生成動作を行うことを特徴とする請求項１または２に記載のシャントレギュレータ。

【請求項4】

前記電圧検知部は、前記第１の端子に一端が接続されている第１の抵抗と、
前記第１の抵抗の他端に自身のドレインが接続されており、前記第１の端子に自身のゲートが接続されている第２のトランジスタと、
前記第２のトランジスタのソースに一端が接続されており、他端が前記第２の端子に接続されている負荷素子と、
前記第１の端子に自身のソースが接続されており、前記第１の抵抗の他端に自身のゲートが接続されている第３のトランジスタと、
前記第３のトランジスタのドレインに一端が接続されており、他端が前記第２の端子に接続されている第２の抵抗と、を含むことを特徴とする請求項３に記載のシャントレギュレータ。

【請求項5】

前記負荷素子は、
前記第２のトランジスタのソースに自身のドレイン及びゲートが接続されており、前記第２の端子に自身のソースが接続されている第４のトランジスタを含むことを特徴とする請求項４に記載のシャントレギュレータ。

【請求項6】

前記負荷素子は、前記第２のトランジスタのソースに自身のドレイン及びゲートが接続されている第４のトランジスタと、
前記第４のトランジスタのソースに一端が接続されており、他端が前記第２の端子に接続されている可変抵抗と、を含むことを特徴とする請求項４に記載のシャントレギュレータ。

【請求項7】

前記選択部は、
前記端子間電圧が上昇すると、前記端子間電圧の上昇の開始時点から所定期間の経過時点まで第１のレベルを有し、前記経過時点以降は第２のレベルを有するパワーオンリセット信号を生成するパワーオンリセット回路と、
前記パワーオンリセット信号が前記第１のレベルである場合は前記検知電圧を前記第１のトランジスタのゲートに供給し、前記パワーオンリセット信号が前記第２のレベルである場合は前記差分電圧を前記第１のトランジスタのゲートに供給するセレクタと、を含むことを特徴とする請求項１または２に記載のシャントレギュレータ。

【請求項8】

第１の端子及び第２の端子を含み、前記第１の端子が受けた電流に応じて前記第１の端子及び前記第２の端子間に生じた端子間電圧を所定の定電圧に調整するシャントレギュレータを含む半導体装置であって、
前記シャントレギュレータは、
前記端子間電圧を分圧した分圧電圧と基準電圧との差分を表す差分電圧を生成する差動増幅器と、
前記第１の端子及び前記第２の端子に自身のドレイン及びソースが夫々接続されている第１のトランジスタと、
前記端子間電圧を検知して前記端子間電圧に対応した電圧値を有する検知電圧を生成する電圧検知部と、
前記端子間電圧が上昇すると、前記検知電圧を前記第１のトランジスタのゲートに供給した後に、前記検知電圧に代えて前記差分電圧を前記第１のトランジスタのゲートに供給する選択部と、を含むことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シャントレギュレータ及びシャントレギュレータを含む半導体装置に関する。

【背景技術】

【0002】

現在、一対の伝送線にて情報信号の伝送と共に電源電圧の取得が可能な２線式伝送器として、当該一対の伝送線間の電圧を所定電圧に維持させるシャントレギュレータを備えたものが提案されている（例えば特許文献１参照）。

【0003】

特許文献１に記載のシャントレギュレータは、２本の伝送線間の電圧と基準電圧との差分に対応した出力を行う差動増幅器と、この差動増幅器の出力に応じて伝送線間に電流を流すトランジスタと、を含む。このシャントレギュレータでは、伝送線間に生じる電圧が所定電圧より高くなると、差動増幅器の出力に応じて上記したトランジスタがオン状態となって伝送線間に電流が流れ、これにより、伝送線間の電圧が低下することで当該伝送線の電圧値が所定電圧に維持される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－１０２１３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、このようなシャントレギュレータでは、伝送線に流れる電流が急激に増加する場合、例えば電流がゼロの状態から伝送線に電流の供給が開始されると、この急峻な電流供給により、伝送線の電圧値が急激に上昇する。この際、特許文献１に記載のレギュレータでは、伝送線間の電圧上昇に追従して上記した差動増幅器が動作することで伝送線間の電圧を低下させているが、この差動増幅器の出力遅延により、伝送線間の電圧を低下させるタイミングが遅れる場合がある。その結果、トランジスタ及び差動増幅器に対して一時的に高電圧が印加され、両者が破損するおそれがあった。

【0006】

そこで、このような状況から上記した差動増幅器及びトランジスタを保護するために、シャントレギュレータの伝送線に電源安定化容量を接続する、或いは差動増幅器内に流すバイアス電流を増加することで差動増幅器の高速化を図ることが考えられる。

【0007】

しかしながら、例えば回路設計上において電源安定化容量を設けることができない場合があり、また、差動増幅器内に流すバイアス電流を増加すると電力消費が大きくなるという問題が生じる。

【0008】

そこで、本発明は、電源安定化容量を設けることなく、且つ消費電力を増やすことなく内部回路の損傷を防ぐことが可能なシャントレギュレータ及び半導体装置を提供することを目的の１つとする。

【課題を解決するための手段】

【0009】

本発明に係るシャントレギュレータは、第１の端子及び第２の端子と、前記第１の端子及び前記第２の端子間の端子間電圧を分圧した分圧電圧と基準電圧との差分を表す差分電圧を生成する差動増幅器と、前記第１の端子及び前記第２の端子に自身のドレイン及びソースが夫々接続されている第１のトランジスタと、前記端子間電圧を検知して前記端子間電圧に対応した電圧値を有する検知電圧を生成する電圧検知部と、前記端子間電圧に基づいて前記差分電圧及び前記検知電圧のいずれか一方を前記第１のトランジスタのゲートに供給する選択部と、を含む。

【0010】

本発明に係る半導体装置は、第１の端子及び第２の端子を含み、前記第１の端子が受けた電流に応じて前記第１の端子及び前記第２の端子間に生じた端子間電圧を所定の定電圧に調整するシャントレギュレータを含む半導体装置であって、前記シャントレギュレータは、前記端子間電圧を分圧した分圧電圧と基準電圧との差分を表す差分電圧を生成する差動増幅器と、前記第１の端子及び前記第２の端子に自身のドレイン及びソースが夫々接続されている第１のトランジスタと、前記端子間電圧を検知して前記端子間電圧に対応した電圧値を有する検知電圧を生成する電圧検知部と、前記端子間電圧が上昇すると、前記検知電圧を前記第１のトランジスタのゲートに供給した後に、前記検知電圧に代えて前記差分電圧を前記第１のトランジスタのゲートに供給する選択部と、を含む。

【発明の効果】

【0011】

本発明は、カソード端子及びアノード端子間の端子間電圧を分圧した分圧電圧と基準電圧との差分を表す差分電圧を生成する差動増幅器と、カソード端子及びアノード端子にドレイン及びソースが接続されている第１のトランジスタと、を含むシャントレギュレータにおいて、端子間電圧の上昇時に以下の動作を行うようにしたものである。

【0012】

すなわち、当該端子間電圧が上昇すると、先ず、この端子間電圧を検知して得た当該端子間電圧に対応した電圧値を有する検知電圧を第１のトランジスタのゲートに供給することで端子間電圧の上昇を抑制する。その後、上記検知電圧に代えて上記差分電圧を第１のトランジスタのゲートに供給するというシャントレギュレータ本来の動作に切り替える。

【0013】

これにより、カソード端子に電源安定化容量を接続することなく、或いは差動増幅器の内部に流すバイアス電流を増加することなく、端子間電圧の上昇を迅速に抑制することで内部回路の損傷を防止することが可能となる。

【図面の簡単な説明】

【0014】

【図1】シャントレギュレータ１００の構成を示す回路図である。

【図2】パワーオンリセット回路１１０の一例を示す回路図である。

【図3】シャントレギュレータ１００の動作を示すタイムチャートである。

【図4】シャントレギュレータ１００Ａの構成を示す回路図である。

【図5】シャントレギュレータを含む無線通信システム１０の構成を示すブロック図である。

【発明を実施するための形態】

【0015】

以下、本発明の実施例について図面を参照しつつ詳細に説明する。

【実施例0016】

図１は、本発明に係るシャントレギュレータ１００の構成の一例を示す回路図である。

【0017】

シャントレギュレータ１００は、半導体ＩＣチップに形成されており、カソード端子Ｔｋに供給された電流に基づき、カソード端子Ｔｋ及びアノード端子Ｔａ間に生じた電圧を、基準電圧端子Ｔｒで受けた基準電圧Ｖｒｅｆに対応した電圧値を有する定電圧に調整するものである。

【0018】

図１に示すように、シャントレギュレータ１００は、抵抗Ｒａ、Ｒｂ、差動増幅器ＡＭＰ及びＮチャネルＭＯＳ（metal oxide semiconductor）型のトランジスタＭ１からなるシャントレギュレータ回路部と、リミッタ回路部ＬＭＴと、を含む。

【0019】

抵抗Ｒａの一端には、カソード端子Ｔｋ及びラインＬ１が接続されており、当該抵抗Ｒａの他端には、差動増幅器ＡＭＰの反転入力端子及び抵抗Ｒｂの一端が接続されている。抵抗Ｒｂの他端には、アノード端子Ｔａ及びラインＬ２が接続されている。抵抗Ｒａ及びＲｂは、ラインＬ１及びＬ２を介してカソード端子Ｔｋ及びアノード端子Ｔａ間の電圧（以降、端子間電圧ＶＴと称する）を受け、当該端子間電圧ＶＴを分圧した分圧電圧ＩＮＮを生成する。

【0020】

差動増幅器ＡＭＰは、分圧電圧ＩＮＮを反転入力端子で受けると共に、基準電圧Ｖｒｅｆを非反転入力端子で受ける。尚、基準電圧Ｖｒｅｆは、規定の電流をカソード端子Ｔｋが受けた際に得られる分圧電圧ＩＮＮよりも小さな電圧値を有するものとする。差動増幅器ＡＭＰは、上記した端子間電圧ＶＴを電源として動作することで、分圧電圧ＩＮＮと基準電圧Ｖｒｅｆとの差を表す差分電圧ＯＵＴを生成し、これをリミッタ回路部ＬＭＴに供給する。

【0021】

リミッタ回路部ＬＭＴは、パワーオンリセット回路１１０、セレクタ１２０、及び電圧検知回路１３０を含む。

【0022】

パワーオンリセット回路１１０は、ラインＬ１及びＬ２を介して上記した端子間電圧ＶＴを受ける。パワーオンリセット回路１１０は、端子間電圧ＶＴが上昇すると、その上昇開始時点から所定期間経過するまで例えば論理レベル０の状態を維持し、所定期間経過時点で論理レベル１に遷移する２値（論理レベル０、１）のパワーオンリセット信号ＰＲを生成する。パワーオンリセット回路１１０は、このパワーオンリセット信号ＰＲをセレクタ１２０に供給する。

【0023】

図２は、パワーオンリセット回路１１０の一例を示す回路図である。

【0024】

図２に示すように、パワーオンリセット回路１１０は、例えば電流源２１、コンデンサ２２、インバータ２３及び２４を含む。電流源２１は、カソード端子Ｔｋの電位上昇に応じて所定の定電流を生成し、これをノードｎ１を介してコンデンサ２２の一端の電極及びインバータ２３の入力端に送出する。コンデンサ２２の他端はラインＬ２に接続されている。インバータ２３及び２４は、ラインＬ１及びＬ２を介して端子間電圧ＶＴを受けて動作する。インバータ２３は、自身の入力端がノードｎ１に接続されており出力端がインバータ２４の入力端に接続されている。インバータ２４の出力端から上記したパワーオンリセット信号ＰＲが出力され、これがセレクタ１２０に供給される。

【0025】

セレクタ１２０は、差分電圧ＯＵＴを一端で受けるスイッチＳＷ１と、電圧検知回路１３０から供給された検知電圧ＯＵＴ２を一端で受けるスイッチＳＷ２と、を含む。スイッチＳＷ１及びＳＷ２各々の他端は共にトランジスタＭ１のゲートに接続されている。スイッチＳＷ１及びＳＷ２は、パワーオンリセット回路１１０から供給されたパワーオンリセット信号ＰＲに応じて、夫々が相補的にオン状態及びオフ状態に設定される。

【0026】

これにより、セレクタ１２０は、パワーオンリセット信号ＰＲが論理レベル０を表す場合には、差分電圧ＯＵＴ及び検知電圧ＯＵＴ２のうちから検知電圧ＯＵＴ２を選択し、これをトランジスタＭ１のゲートに供給する。一方、パワーオンリセット信号ＰＲが論理レベル１を表す場合には、セレクタ１２０は、差分電圧ＯＵＴ及び検知電圧ＯＵＴ２のうちから差分電圧ＯＵＴを選択し、これをトランジスタＭ１のゲートに供給する。

【0027】

トランジスタＭ１は、自身のドレインがラインＬ１を介してカソード端子Ｔｋに接続されており、自身のソースがラインＬ２を介してアノード端子Ｔａに接続されている。

【0028】

電圧検知回路１３０は、抵抗Ｒ１及びＲ２、ＮチャネルＭＯＳ型のトランジスタＭ２及びＭ４、ＰチャネルＭＯＳ型のトランジスタＭ３を含む。

【0029】

抵抗Ｒ１の一端はラインＬ１を介してカソード端子Ｔｋに接続されており、他端がトランジスタＭ２のドレイン及びトランジスタＭ３のゲートに接続されている。トランジスタＭ２のゲートはラインＬ１を介してカソード端子Ｔｋに接続されており、ソースがトランジスタＭ４のドレイン及びゲートに接続されている。トランジスタＭ３のソースはラインＬ１を介してカソード端子Ｔｋに接続されており、そのドレインは抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端及びトランジスタＭ４のソースは、ラインＬ２を介してアノード端子Ｔａに接続されている。

【0030】

かかる構成により、端子間電圧ＶＴが、トランジスタＭ２及びＭ４の閾値電圧によって決定する電圧（以降、リミッタ開始電圧Ｖ１と称する）以上となる場合に、トランジスタＭ２及びＭ４を介して抵抗Ｒ１に電流が流れる。これにより、トランジスタＭ３がオン状態となり、当該トランジスタＭ３を介して電流が抵抗Ｒ２に流れこむ。よって、かかる電流によってトランジスタＭ３のドレイン及び抵抗Ｒ２の一端に生じた電圧が、上記した検知電圧ＯＵＴ２としてセレクタ１２０に供給される。つまり、電圧検知回路１３０は、端子間電圧ＶＴが所定の電圧（Ｖ１）より高い場合に、検知電圧ＯＵＴ２を生成する動作を行うのである。

【0031】

以下に、シャントレギュレータ１００の動作について、図３のタイムチャートを参照しつつ説明する。

【0032】

先ず、シャントレギュレータ１００を含む電子機器（図示せず）が、図３に示すように、時点ｔ０にて、シャントレギュレータ１００のカソード端子Ｔｋに、電流の供給を開始する。これにより、端子間電圧ＶＴの電圧値が図３に示すように上昇する。端子間電圧ＶＴが上昇すると、パワーオンリセット回路１１０が、図３に示すように、時点ｔ０から所定期間ｔｗが経過する時点ｔ２までの間は論理レベル０の状態を維持し、当該時点ｔ２以降、論理レベル１の状態を維持するパワーオンリセット信号ＰＲを生成する。よって、セレクタ１２０は、図３に示す所定期間ｔｗに亘り検知電圧ＯＵＴ２を選択し、これをトランジスタＭ１のゲートに供給する状態となる。

【0033】

ここで、図３に示すように、時点ｔ０と時点ｔ２との間の時点ｔ１で、端子間電圧ＶＴの電圧値がリミッタ開始電圧Ｖ１を超えると、トランジスタＭ２がオン状態となり、端子間電圧ＶＴに対応した電流が抵抗Ｒ１に流れる。これにより、トランジスタＭ３がオン状態となり、当該端子間電圧ＶＴに対応した電流がトランジスタＭ３を介して抵抗Ｒ２に流れる。よって、抵抗Ｒ２の流れ込む電流に対応した電圧値を有する検知電圧ＯＵＴ２がセレクタ１２０を介してトランジスタＭ１のゲートに供給される。すると、当該検知電圧ＯＵＴ２に応じてトランジスタＭ１がオン状態となり、当該トランジスタＭ１を介してラインＬ１及びＬ２間に電流が流れることで、端子間電圧ＶＴの電圧上昇が抑制される（リミッタモード）。

【0034】

その後、図３に示すように、時点ｔ２にて、パワーオンリセット信号ＰＲが論理レベル０から論理レベル１の状態に遷移すると、セレクタ１２０は、検知電圧ＯＵＴ２に代えて差分電圧ＯＵＴを選択する状態に切り替わり、当該差分電圧ＯＵＴをトランジスタＭ１のゲートに供給する状態になる。これにより、端子間電圧ＶＴが図３に示す所定の定電圧Ｖ２に至るまで、トランジスタＭ１がオン状態となり、当該トランジスタＭ１を介してラインＬ１及びＬ２間に電流が流れることで端子間電圧ＶＴが低下する。よって、時点ｔ２以降は、端子間電圧ＶＴを分圧した分圧電圧ＩＮＮと基準電圧Ｖｒｅｆとの差分を示す差分電圧ＯＵＴでトランジスタＭ１を制御することにより端子間電圧ＶＴを低下させ、その電圧値を定電圧Ｖ２に維持させるという、シャントレギュレータ本来の動作（レギュレータモード）に切り替わる。

【0035】

以上、詳述したように、シャントレギュレータ１００では、カソード端子Ｔｋに電流の供給が開始されたことをパワーオンリセット回路１１０で検出する。そして、パワーオンリセット信号であるパワーオンリセット信号ＰＲに応じて、先ず、リミッタ回路部ＬＭＴにて検知した端子間電圧ＶＴの電圧値（ＯＵＴ２）に基づきトランジスタＭ１を制御することで、端子間電圧ＶＴの電圧上昇を抑制する。

【0036】

これにより、差動増幅器ＡＭＰの内部に流すバイアス電流を増加することなく、電流供給開始時における端子間電圧ＶＴの上昇を迅速に抑制することが可能となる。

【0037】

よって、シャントレギュレータ１００によれば、低消費電力にて、電流供給開始時における端子間電圧ＶＴの高圧化による、差動増幅器ＡＭＰ及びトランジスタＭ１の損傷を防ぐことが可能となる。

【0038】

更に、上記したリミッタ回路部ＬＭＴでは、端子間電圧ＶＴの電圧値（ＯＵＴ２）を検出するにあたり、端子間電圧ＶＴがトランジスタＭ２及びＭ４の閾値電圧であるリミッタ開始電圧Ｖ１を超えるまでは電流が流れないので、その間、電流消費が無い。よって、常時、端子間電圧ＶＴの電圧値を検知する回路を採用する場合に比べて電力消費を抑えることができる。

【0039】

尚、図１に示す実施例では、パワーオンリセット回路１１０が生成したパワーオンリセット信号ＰＲによって、セレクタ１２０がトランジスタＭ１のゲートに供給する電圧を切り替えている。しかしながら、端子間電圧ＶＴの上昇を検知してトランジスタＭ１のゲートに供給する電圧（ＯＵＴ、ＯＵＴ２）の切り替えが行えるものであれば、その回路構成はパワーオンリセット回路１１０及びセレクタ１２０に限定されない。

【0040】

また、図１に示す実施例では、端子間電圧ＶＴに対応した検知電圧ＯＵＴ２を電圧検知回路１３０で生成しているが、当該電圧検知回路１３０としては図１に示すトランジスタＭ２～Ｍ４、抵抗Ｒ１及びＲ２からなる回路に限定されない。例えば、電圧検知回路１３０では、トランジスタＭ２とラインＬ２との間に、負荷素子としてダイオード接続されたトランジスタＭ４を１段だけ縦続に接続しているが、その接続段数を２以上にしても良く、また、当該負荷素子としてダイオードや抵抗等を採用しても良い。

【0041】

要するにシャントレギュレータ１００としては、第１の端子（Ｔｋ）及び第２の端子（Ｔａ）と、以下の差動増幅器、第１のトランジスタ、電圧検知部、及び選択部を含むものであれば良い。

【0042】

差動増幅器（ＡＭＰ）は、第１及び第２の端子間の端子間電圧（ＶＴ）を分圧した分圧電圧（ＩＮＮ）と基準電圧（Ｖｒｅｆ）との差分を表す差分電圧（ＯＵＴ）を生成する。

【0043】

電圧検知部（１３０）は、端子間電圧を検知して当該端子間電圧に対応した電圧値を有する検知電圧（ＯＵＴ２）を生成する。選択部（１１０、１２０）は、端子間電圧が上昇すると、検知電圧（ＯＵＴ２）を、第１及び第２の端子に自身のドレイン及びソースが夫々接続されている第１のトランジスタ（Ｍ１）のゲートに供給した後に、この検知電圧に代えて差分電圧（ＯＵＴ）を第１のトランジスタのゲートに供給する。

【実施例0044】

図４は、図１に示すシャントレギュレータ１００に、図３に示すリミッタ開始電圧Ｖ１の電圧値を調整する機能を備えたシャントレギュレータ１００Ａの構成を示す回路図である。

【0045】

尚、シャントレギュレータ１００Ａは、電圧検知回路１３０に代えて電圧検知回路１３０Ａを採用した点を除く他の構成は、シャントレギュレータ１００と同一である。また、電圧検知回路１３０Ａについても、トランジスタＭ４のソース及びラインＬ２間に可変抵抗Ｒ３を新たに設けた点を除く他の構成は電圧検知回路１３０と同一である。よって、以下に、可変抵抗Ｒ３によって為される動作についてのみ説明する。

【0046】

リミッタ回路部ＬＭＴでは、電流供給開始直後における端子間電圧ＶＴの上昇を抑制する動作を開始させる電圧、つまりリミッタ開始電圧Ｖ１を可変抵抗Ｒ３で調整できるようにしている。すなわち、可変抵抗Ｒ３の抵抗値を低くするほど、図３に示すリミッタ開始電圧Ｖ１が低くなり、その分だけリミッタモードの開始が早くなると共に、リミッタモードからレギュレータモードへの遷移時点ｔ２での端子間電圧ＶＴの電圧値Ｖ３が低くなる。