知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝電機サービス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024034874
(43)【公開日】2024-03-13
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 7/487 20070101AFI20240306BHJP
H02M 7/48 20070101ALI20240306BHJP
【ＦＩ】
H02M7/487
H02M7/48 E
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2022139407
(22)【出願日】2022-09-01
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】598076591
【氏名又は名称】東芝インフラシステムズ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】馬場 俊之
(72)【発明者】
【氏名】安岡 育雄
(72)【発明者】
【氏名】長谷川 隆太
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA02
5H770DA34
5H770EA01
5H770EA25
5H770LB02
(57)【要約】 （修正有）
【課題】エネルギー損失を抑制した電力変換装置を提供する。
【解決手段】電力変換装１は、第１直流端子Ｐと第２直流端子Ｎとの間に直列に接続された第１乃至第４自己消弧素子Ｔ１－Ｔ４と、第１自己消弧素子Ｔ１と第２自己消弧素子Ｔ２との接続点と、第４自己消弧素子Ｔ４と第３自己消弧素子Ｔ３との接続点と、の間に逆並列接続されたダイオードＤ５－Ｄ６、第５自己消弧素子Ｔ５および第６自己消弧素子Ｔ６と、を備える。第２自己消弧素子Ｔ２および第３自己消弧素子Ｔ３は、バイポーラ素子であって、第１自己消弧素子Ｔ１および第２自己消弧素子Ｔ２を切り替える期間において第３自己消弧素子Ｔ３および第４自己消弧素子Ｔ４を常にオフし、第３自己消弧素子Ｔ３および第４自己消弧素子Ｔ４を切り替える期間において第１自己消弧素子Ｔ１および第２自己消弧素子Ｔ２を常にオフする。
【選択図】図１
【解決手段】電力変換装１は、第１直流端子Ｐと第２直流端子Ｎとの間に直列に接続された第１乃至第４自己消弧素子Ｔ１－Ｔ４と、第１自己消弧素子Ｔ１と第２自己消弧素子Ｔ２との接続点と、第４自己消弧素子Ｔ４と第３自己消弧素子Ｔ３との接続点と、の間に逆並列接続されたダイオードＤ５－Ｄ６、第５自己消弧素子Ｔ５および第６自己消弧素子Ｔ６と、を備える。第２自己消弧素子Ｔ２および第３自己消弧素子Ｔ３は、バイポーラ素子であって、第１自己消弧素子Ｔ１および第２自己消弧素子Ｔ２を切り替える期間において第３自己消弧素子Ｔ３および第４自己消弧素子Ｔ４を常にオフし、第３自己消弧素子Ｔ３および第４自己消弧素子Ｔ４を切り替える期間において第１自己消弧素子Ｔ１および第２自己消弧素子Ｔ２を常にオフする。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１直流端子と前記第１直流端子と異なる電位となる第２直流端子との間に直列に接続された第１乃至第４自己消弧素子と、
一端が前記第１直流端子と電気的に接続された前記第１自己消弧素子と前記第２自己消弧素子との接続点と、他端が前記第２直流端子と電気的に接続された前記第４自己消弧素子と前記第３自己消弧素子との接続点と、の間に逆並列接続された第１ダイオードおよび第２ダイオードと、
前記第１ダイオードに逆並列接続された第５自己消弧素子と、
前記第２ダイオードに逆並列接続された第６自己消弧素子と、
前記第１乃至第６自己消弧素子の動作を制御する制御回路と、を備え、
前記第５自己消弧素子と前記第６自己消弧素子との接続点は、前記第１直流端子の電位と前記第２直流端子の電位との間の電位となる第３直流端子と電気的に接続され、
前記第２自己消弧素子と前記第３自己消弧素子との接続点は交流端子と電気的に接続され、
前記第２自己消弧素子および前記第３自己消弧素子はバイポーラ素子であって、
前記制御回路は、前記第１自己消弧素子および前記第２自己消弧素子を切り替える期間において前記第３自己消弧素子および前記第４自己消弧素子を常にオフし、前記第３自己消弧素子および前記第４自己消弧素子を切り替える期間において前記第１自己消弧素子および前記第２自己消弧素子を常にオフする電力変換装置。
一端が前記第１直流端子と電気的に接続された前記第１自己消弧素子と前記第２自己消弧素子との接続点と、他端が前記第２直流端子と電気的に接続された前記第４自己消弧素子と前記第３自己消弧素子との接続点と、の間に逆並列接続された第１ダイオードおよび第２ダイオードと、
前記第１ダイオードに逆並列接続された第５自己消弧素子と、
前記第２ダイオードに逆並列接続された第６自己消弧素子と、
前記第１乃至第６自己消弧素子の動作を制御する制御回路と、を備え、
前記第５自己消弧素子と前記第６自己消弧素子との接続点は、前記第１直流端子の電位と前記第２直流端子の電位との間の電位となる第３直流端子と電気的に接続され、
前記第２自己消弧素子と前記第３自己消弧素子との接続点は交流端子と電気的に接続され、
前記第２自己消弧素子および前記第３自己消弧素子はバイポーラ素子であって、
前記制御回路は、前記第１自己消弧素子および前記第２自己消弧素子を切り替える期間において前記第３自己消弧素子および前記第４自己消弧素子を常にオフし、前記第３自己消弧素子および前記第４自己消弧素子を切り替える期間において前記第１自己消弧素子および前記第２自己消弧素子を常にオフする電力変換装置。
【請求項2】
前記制御回路は、出力指令値と第１搬送波とを比較した値に基づく第１導通制御指令と、前記出力指令値と第２搬送波とを比較した値に基づく第２導通制御指令と、を生成するＰＷＭ回路と、
前記第１導通制御指令に基づき前記第１自己消弧素子および前記第２自己消弧素子の制御信号を生成し、前記第２導通制御指令に基づき前記第３自己消弧素子および前記第４自己消弧素子の制御信号を生成し、前記第１導通制御指令の否定値と前記第２導通制御指令の否定値とに基づき前記第５自己消弧素子および前記第６自己消弧素子の制御信号を生成する信号生成回路と、を備え、
前記第１搬送波は前記出力指令値がゼロ以上のときに前記出力指令と交差し、前記第２搬送波は前記出力指令値がゼロ以下のときに前記出力指令と交差する、請求項１記載の電力変換装置。
前記第１導通制御指令に基づき前記第１自己消弧素子および前記第２自己消弧素子の制御信号を生成し、前記第２導通制御指令に基づき前記第３自己消弧素子および前記第４自己消弧素子の制御信号を生成し、前記第１導通制御指令の否定値と前記第２導通制御指令の否定値とに基づき前記第５自己消弧素子および前記第６自己消弧素子の制御信号を生成する信号生成回路と、を備え、
前記第１搬送波は前記出力指令値がゼロ以上のときに前記出力指令と交差し、前記第２搬送波は前記出力指令値がゼロ以下のときに前記出力指令と交差する、請求項１記載の電力変換装置。
【請求項3】
前記信号生成回路は、
前記第１導通制御指令のオンタイミングを遅延させた前記第１自己消弧素子の制御信号を出力する第１オン遅延回路と、
前記第１導通制御指令のオフタイミングを遅延させた前記第２自己消弧素子の制御信号を出力する第１オフ遅延回路と、
前記第２導通制御指令のオフタイミングを遅延させた前記第３自己消弧素子の制御信号を出力する第２オフ遅延回路と、
前記第２導通制御指令のオンタイミングを遅延させた前記第４自己消弧素子の制御信号を出力する第２オン遅延回路と、を備える、請求項２記載の電力変換装置。
前記第１導通制御指令のオンタイミングを遅延させた前記第１自己消弧素子の制御信号を出力する第１オン遅延回路と、
前記第１導通制御指令のオフタイミングを遅延させた前記第２自己消弧素子の制御信号を出力する第１オフ遅延回路と、
前記第２導通制御指令のオフタイミングを遅延させた前記第３自己消弧素子の制御信号を出力する第２オフ遅延回路と、
前記第２導通制御指令のオンタイミングを遅延させた前記第４自己消弧素子の制御信号を出力する第２オン遅延回路と、を備える、請求項２記載の電力変換装置。
【請求項4】
前記信号生成回路は、
前記第１導通制御指令の否定値のオンタイミングを遅延させる第３オン遅延回路と、
前記第２導通制御指令の否定値のオフタイミングを遅延させる第３オフ遅延回路と、
前記第３オン遅延回路の出力値と前記第３オフ遅延回路の出力値との論理積を演算して前記第５自己消弧素子の制御信号を出力する第１論理積回路と、
前記第１導通制御指令の否定値のオフタイミングを遅延させる第４オフ遅延回路と、
前記第２導通制御指令の否定値のオンタイミングを遅延させる第４オン遅延回路と、
前記第４オフ遅延回路の出力値と前記第４オン遅延回路の出力値との論理積を演算して前記第６自己消弧素子の制御信号を出力する第２論理積回路と、を備える、請求項３記載の電力変換装置。
前記第１導通制御指令の否定値のオンタイミングを遅延させる第３オン遅延回路と、
前記第２導通制御指令の否定値のオフタイミングを遅延させる第３オフ遅延回路と、
前記第３オン遅延回路の出力値と前記第３オフ遅延回路の出力値との論理積を演算して前記第５自己消弧素子の制御信号を出力する第１論理積回路と、
前記第１導通制御指令の否定値のオフタイミングを遅延させる第４オフ遅延回路と、
前記第２導通制御指令の否定値のオンタイミングを遅延させる第４オン遅延回路と、
前記第４オフ遅延回路の出力値と前記第４オン遅延回路の出力値との論理積を演算して前記第６自己消弧素子の制御信号を出力する第２論理積回路と、を備える、請求項３記載の電力変換装置。
【請求項5】
前記信号生成回路は、
前記第１導通制御指令の否定値のオンタイミングを遅延させる第３オン遅延回路と、
前記第２導通制御指令の否定値を出力する第１否定回路と、
前記第１否定回路の出力値のオンタイミングとオフタイミングを遅延させる第１オンオフ遅延回路と、
前記第３オン遅延回路の出力値と前記第１オンオフ遅延回路の出力値との論理積を演算して前記第５自己消弧素子の制御信号を出力する第３論理積回路と、
前記第１導通制御指令の否定値を出力する第２否定回路と、
前記第２否定回路の出力値のオンタイミングとオフタイミングとを遅延させる第２オンオフ遅延回路と、
前記第２導通制御指令の否定値のオンタイミングを遅延させる第４オン遅延回路と、
前記第２オンオフ遅延回路の出力値と前記第４オン遅延回路の出力値との論理積を演算して前記第６自己消弧素子の制御信号を出力する第４論理積回路と、を備える、請求項３記載の電力変換装置。
前記第１導通制御指令の否定値のオンタイミングを遅延させる第３オン遅延回路と、
前記第２導通制御指令の否定値を出力する第１否定回路と、
前記第１否定回路の出力値のオンタイミングとオフタイミングを遅延させる第１オンオフ遅延回路と、
前記第３オン遅延回路の出力値と前記第１オンオフ遅延回路の出力値との論理積を演算して前記第５自己消弧素子の制御信号を出力する第３論理積回路と、
前記第１導通制御指令の否定値を出力する第２否定回路と、
前記第２否定回路の出力値のオンタイミングとオフタイミングとを遅延させる第２オンオフ遅延回路と、
前記第２導通制御指令の否定値のオンタイミングを遅延させる第４オン遅延回路と、
前記第２オンオフ遅延回路の出力値と前記第４オン遅延回路の出力値との論理積を演算して前記第６自己消弧素子の制御信号を出力する第４論理積回路と、を備える、請求項３記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【0002】
中性点クランプ（NPC：Neutral Point Clamped）方式の電力変換回路では、例えばクランプダイオードにより出力電圧を中性点電圧でクランプすることにより、複数の電圧レベルの出力を行うことが出来る。上記ＮＰＣ方式の電力変換回路において、クランプダイオードに自己消弧素子型の電力半導体素子（アクティブ素子）を付したアクティブＮＰＣ方式（以下、Ａ－ＮＰＣ方式）の電力変換回路も提案されている。Ａ－ＮＰＣ方式の電力変換回路によれば、電流集中を緩和することが出来るとともに、転流経路を短くしてスイッチング損失およびサージ電圧を低減することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003-88138号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一方で、Ａ－ＮＰＣ方式の電力変換回路のアクティブ素子として、例えばＳｉ－ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）のようなバイポーラトランジスタを採用した場合、各レグの内側のスイッチング素子においては、スイッチング素子のターンオフ後に残留キャリアによりスイッチング損失が発生することがあった。
【0005】
本発明の実施形態は上記事情を鑑みて成されたものであって、電力変換装置におけるエネルギー損失を抑制することを目的とする。
【課題を解決するための手段】
【0006】
実施形態による電力変換装置は、第１直流端子と前記第１直流端子と異なる電位となる第２直流端子との間に直列に接続された第１乃至第４自己消弧素子と、一端が前記第１直流端子と電気的に接続された前記第１自己消弧素子と前記第２自己消弧素子との接続点と、他端が前記第２直流端子と電気的に接続された前記第４自己消弧素子と前記第３自己消弧素子との接続点と、の間に逆並列接続された第１および第２ダイオードと、前記第１ダイオードに逆並列接続された第５自己消弧素子と、前記第２ダイオードに逆並列接続された第６自己消弧素子と、前記第１乃至第６自己消弧素子の動作を制御する制御回路と、を備え、前記第５自己消弧素子と前記第６自己消弧素子との接続点は、前記第１直流端子電位と前記第２直流端子電位との間の電位となる第３直流端子と電気的に接続され、前記第２自己消弧素子と前記第３自己消弧素子との接続点は交流端子と電気的に接続され、前記第２自己消弧素子および前記第３自己消弧素子はバイポーラ素子であって、前記制御回路は、前記第１自己消弧素子および前記第２自己消弧素子を切り替える期間において前記第３自己消弧素子および前記第４自己消弧素子を常にオフし、前記第３自己消弧素子および前記第４自己消弧素子を切り替える期間において前記第１自己消弧素子および前記第２自己消弧素子を常にオフする。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下、実施形態の電力変換装置について、図面を参照して詳細に説明する。
図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、電力変換回路１と、制御回路ＣＴＲと、を備えている。
図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、電力変換回路１と、制御回路ＣＴＲと、を備えている。
【0009】
電力変換回路１は、Ａ－ＮＰＣ方式の３レベルインバータ回路であって、自己消弧素子型の電力半導体素子（自己消弧素子）Ｔ１－Ｔ６と、ダイオードＤ１－Ｄ６と、コンデンサＣ１、Ｃ２と、を備えている。また、電力変換回路１は、直流端子Ｐ、Ｏ、Ｎと、交流端子Ａと、を備えている。直流端子（第１直流端子）Ｐは高電位側端子であり、直流端子（第２直流端子）Ｎは低電位側端子であり、直流端子（第３直流端子）Ｏは直流端子Ｐの電位と直流端子Ｎの電位との間の中性点電位の端子である。
コンデンサＣ１は、直流端子Ｐと直流端子Ｏとの間に接続されている。コンデンサＣ２は、直流端子Ｏと直流端子Ｎとの間に接続されている。
コンデンサＣ１は、直流端子Ｐと直流端子Ｏとの間に接続されている。コンデンサＣ２は、直流端子Ｏと直流端子Ｎとの間に接続されている。
【0010】
自己消弧素子Ｔ１－Ｔ４は、直流端子Ｐと直流端子Ｎとの間に直列に接続されている。すなわち、自己消弧素子（第１自己消弧素子）Ｔ１の一端は直流端子Ｐと電気的に接続され、他端は自己消弧素子（第２自己消弧素子）Ｔ２の一端と電気的に接続されている。自己消弧素子Ｔ２の他端は自己消弧素子（第３自己消弧素子）Ｔ３の一端と電気的に接続され、自己消弧素子Ｔ３の他端は自己消弧素子（第４自己消弧素子）Ｔ４の一端と電気的に接続されている。自己消弧素子Ｔ４の他端は直流端子Ｎと電気的に接続されている。自己消弧素子Ｔ２と自己消弧素子Ｔ３との中間接続点は、交流端子Ａと電気的に接続されている。
【0011】
本実施形態において、自己消弧素子Ｔ１－Ｔ４はバイポーラトランジスタであって、例えばＳｉ－ＩＧＢＴである。なお、本実施形態の電力変換装置では少なくとも自己消弧素子Ｔ２、Ｔ３がバイポーラ素子であればよく、自己消弧素子Ｔ１、Ｔ２はバイポーラ素子に限定されずＭＯＳＦＥＴなどのユニポーラ素子であってもよい。
ダイオードＤ１－Ｄ４の各々は、自己消弧素子Ｔ１－Ｔ４の各々に逆並列接続された還流ダイオードである。
ダイオードＤ１－Ｄ４の各々は、自己消弧素子Ｔ１－Ｔ４の各々に逆並列接続された還流ダイオードである。
【0012】
自己消弧素子（第５自己消弧素子）Ｔ５は、自己消弧素子Ｔ１および自己消弧素子Ｔ２の接続点と、直流端子Ｏとの間に接続されている。本実施形態では、バイポーラトランジスタであって、例えばＳｉ－ＩＧＢＴである。なお、自己消弧素子Ｔ５は、バイポーラ素子に限定されずＭＯＳＦＥＴなどのユニポーラ素子であってもよい。
【0013】
自己消弧素子（第６自己消弧素子）Ｔ６は、直流端子Ｏと、自己消弧素子Ｔ３および自己消弧素子Ｔ４の接続点との間に接続されている。本実施形態では、バイポーラトランジスタであって、例えばＳｉ－ＩＧＢＴである。なお、自己消弧素子Ｔ６は、バイポーラ素子に限定されずＭＯＳＦＥＴなどのユニポーラ素子であってもよい。
【0014】
ダイオードＤ５、Ｄ６の各々はクランプダイオードであって、自己消弧素子Ｔ５、Ｔ６の各々に逆並列接続されている。すなわち、ダイオード（第１ダイオード）Ｄ５は、自己消弧素子Ｔ１および自己消弧素子Ｔ２の接続点と直流端子Ｏとの間において、直流端子Ｏから自己消弧素子Ｔ１および自己消弧素子Ｔ２の接続点へ向かう方向を順方向として接続されている。ダイオード（第２ダイオード）Ｄ６は、自己消弧素子Ｔ３および自己消弧素子Ｔ４の接続点と直流端子Ｏとの間において、自己消弧素子Ｔ３および自己消弧素子Ｔ４の接続点から直流端子Ｏへ向かう方向を順方向として接続されている。
【0015】
制御回路ＣＴＲは、例えば上位制御装置から出力指令を受信し、出力指令に基づいて自己消弧素子Ｔ１－Ｔ６の制御信号を生成して出力する。制御回路ＣＴＲは、例えば、プロセッサと、プロセッサにより実行されるプログラムとを備え、ソフトウエアにより又はソフトウエアとハードウエアとの組み合わせにより種々の機能を実現するように構成され得る。
【0016】
図２は、図１に示す制御回路の一構成例を概略的に示す図である。
図３は、図２に示す制御回路の動作の一例を説明するための図である。
制御回路ＣＴＲは、ＰＷＭ回路２と、ゲート信号生成回路３と、を備えている。
ＰＷＭ回路２は、出力指令（変調波）Ｗ１と三角波（搬送波）Ｗ２、Ｗ３とを比較して、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ２Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｘを生成する。三角波Ｗ２、Ｗ３は、ＰＷＭ回路２において予め設定された値であってもよく、外部から供給される値であってもよい。
図３は、図２に示す制御回路の動作の一例を説明するための図である。
制御回路ＣＴＲは、ＰＷＭ回路２と、ゲート信号生成回路３と、を備えている。
ＰＷＭ回路２は、出力指令（変調波）Ｗ１と三角波（搬送波）Ｗ２、Ｗ３とを比較して、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ２Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｘを生成する。三角波Ｗ２、Ｗ３は、ＰＷＭ回路２において予め設定された値であってもよく、外部から供給される値であってもよい。
【0017】
図３に示す例では、出力指令Ｗ１は例えば振幅Ｖの正弦波であり、三角波（第１搬送波）Ｗ２は最小値がゼロ（若しくは基準電位）であり最大値がＶ（基準電位＋Ｖ）以上であり、三角波（第２搬送波）Ｗ３は最小値が－Ｖ（基準電位－Ｖ）以下であり最大値がゼロ（基準電位）である。三角波Ｗ２、Ｗ３の周期は出力指令Ｗ１の周期の１／１０である。したがって、三角波Ｗ２の波形は出力指令Ｗ１の値がゼロ（基準電位）以上である期間（Ｐ－Ｏ出力期間）において出力指令Ｗ１の波形と交差し、三角波Ｗ３の波形は出力指令Ｗ１がゼロ（基準電位）以下である期間（Ｎ－Ｏ出力期間）において出力指令Ｗ１の波形と交差する。
【0018】
ＰＷＭ回路２は、出力指令Ｗ１の値と三角波Ｗ２の値とを比較することにより、導通制御指令（第１導通制御指令）ＰＷＭ１Ｕと導通制御指令ＰＷＭ１Ｘとを生成する。導通制御指令ＰＷＭ１Ｘは導通制御指令ＰＷＭ１Ｕの否定値に基づく値であって、出力指令Ｗ１と三角波Ｗ２との値を比較した結果に応じて、「１（Highレベル）」と「０（Lowレベル）」との２値で切り替えられる。
【0019】
導通制御指令ＰＷＭ１Ｕは、出力指令Ｗ１が三角波Ｗ２以上であるときに「１」となり、出力指令Ｗ１が三角波Ｗ２未満であるときに「０」となる。導通制御指令ＰＷＭ１Ｘは、出力指令Ｗ１が三角波Ｗ２未満であるときに「１」となり、出力指令Ｗ１が三角波Ｗ２以上であるときに「０」となる。なお、導通制御指令ＰＷＭ１Ｕと導通制御指令ＰＷＭ１Ｘとの一方（若しくは両方）にはデッドタイムＤＴが付与され、導通制御指令ＰＷＭ１Ｕと導通制御指令ＰＷＭ１Ｘとが同時に「１」となることが回避される。
【0020】
ＰＷＭ回路２は、出力指令Ｗ１の値と三角波Ｗ３の値とを比較することにより、導通制御指令（第２導通制御指令）ＰＷＭ２Ｕと導通制御指令ＰＷＭ２Ｘとを生成する。導通制御指令ＰＷＭ２Ｘは導通制御指令ＰＷＭ２Ｕの否定値に基づく値であって、出力指令Ｗ１と三角波Ｗ３との値を比較した結果に応じて、「１（Highレベル）」と「０（Lowレベル）」との２値で切り替えられる。
【0021】
導通制御指令ＰＷＭ２Ｕは、出力指令Ｗ１が三角波Ｗ３未満であるときに「１」となり、出力指令Ｗ１が三角波Ｗ３以上であるときに「０」となる。導通制御指令ＰＷＭ２Ｘは、出力指令Ｗ１が三角波Ｗ３以上であるときに「１」となり、出力指令Ｗ１が三角波Ｗ３未満であるときに「０」となる。なお、導通制御指令ＰＷＭ２Ｕと導通制御指令ＰＷＭ２Ｘとの一方（若しくは両方）にはデッドタイムＤＴが付与され、導通制御指令ＰＷＭ２Ｕと導通制御指令ＰＷＭ２Ｘとが同時に「１」となることが回避される。
【0022】
ゲート信号生成回路３は、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘに基づいて、自己消弧素子Ｔ１－Ｔ６に対するゲート信号を生成して出力する。
自己消弧素子Ｔ１、Ｔ２の制御指令は導通制御指令ＰＷＭ１Ｕに基づき生成され、自己消弧素子Ｔ３、Ｔ４の制御指令は導通制御指令ＰＷＭ２Ｕに基づき生成される。自己消弧素子Ｔ５、Ｔ６の制御指令は導通制御指令ＰＷＭ１Ｘ、ＰＷＭ２Ｘに基づき生成される。
自己消弧素子Ｔ１、Ｔ２の制御指令は導通制御指令ＰＷＭ１Ｕに基づき生成され、自己消弧素子Ｔ３、Ｔ４の制御指令は導通制御指令ＰＷＭ２Ｕに基づき生成される。自己消弧素子Ｔ５、Ｔ６の制御指令は導通制御指令ＰＷＭ１Ｘ、ＰＷＭ２Ｘに基づき生成される。
【0023】
本実施形態では、図３に示すように、自己消弧素子Ｔ１、Ｔ２をスイッチングさせる期間において、自己消弧素子Ｔ３、Ｔ４は常にオフとなる。逆に、自己消弧素子Ｔ３、Ｔ４をスイッチングさせる期間において、自己消弧素子Ｔ１、Ｔ２は常にオフとなる。
【0024】
ゲート信号生成回路３は、遅延回路３０－３７と、論理積回路（ＡＮＤ）３８、３９と、を備えている。
遅延回路３０には導通制御指令ＰＷＭ１Ｕが入力される。遅延回路３０は、導通制御指令ＰＷＭ１Ｕのオンタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオン遅延回路（第１オン遅延回路）である。遅延回路３０の出力信号は、自己消弧素子Ｔ１のゲート信号である。
遅延回路３０には導通制御指令ＰＷＭ１Ｕが入力される。遅延回路３０は、導通制御指令ＰＷＭ１Ｕのオンタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオン遅延回路（第１オン遅延回路）である。遅延回路３０の出力信号は、自己消弧素子Ｔ１のゲート信号である。
【0025】
遅延回路３１には導通制御指令ＰＷＭ１Ｕが入力される。遅延回路３１は、導通制御指令ＰＷＭ１Ｕのオフタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオフ遅延回路（第１オフ遅延回路）である。遅延回路３１の出力信号は、自己消弧素子Ｔ２のゲート信号である。
遅延回路３２には導通制御指令ＰＷＭ２Ｕが入力される。遅延回路３２は、導通制御指令ＰＷＭ２Ｕのオフタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオフ遅延回路（第２オフ遅延回路）である。遅延回路３２の出力信号は、自己消弧素子Ｔ３のゲート信号である。
遅延回路３２には導通制御指令ＰＷＭ２Ｕが入力される。遅延回路３２は、導通制御指令ＰＷＭ２Ｕのオフタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオフ遅延回路（第２オフ遅延回路）である。遅延回路３２の出力信号は、自己消弧素子Ｔ３のゲート信号である。
【0026】
遅延回路３３には導通制御指令ＰＷＭ２Ｕが入力される。遅延回路３３は、導通制御指令ＰＷＭ２Ｕのオンタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオン遅延回路（第２オン遅延回路）である。遅延回路３３の出力信号は、自己消弧素子Ｔ４のゲート信号である。
遅延回路３４には導通制御指令ＰＷＭ１Ｘが入力される。遅延回路３４は、導通制御指令ＰＷＭ１Ｘのオンタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオン遅延回路（第３オン遅延回路）である。
遅延回路３４には導通制御指令ＰＷＭ１Ｘが入力される。遅延回路３４は、導通制御指令ＰＷＭ１Ｘのオンタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオン遅延回路（第３オン遅延回路）である。
【0027】
遅延回路３５には導通制御指令ＰＷＭ２Ｘが入力される。遅延回路３５は、導通制御指令ＰＷＭ２Ｘのオフタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオフ遅延回路（第３オフ遅延回路）である。
遅延回路３６には導通制御指令ＰＷＭ１Ｘが入力される。遅延回路３６は、導通制御指令ＰＷＭ１Ｘのオフタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオフ遅延回路（第４オフ遅延回路）である。
遅延回路３６には導通制御指令ＰＷＭ１Ｘが入力される。遅延回路３６は、導通制御指令ＰＷＭ１Ｘのオフタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオフ遅延回路（第４オフ遅延回路）である。
【0028】
遅延回路３７には導通制御指令ＰＷＭ２Ｘが入力される。遅延回路３７は、導通制御指令ＰＷＭ２Ｘのオンタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオン遅延回路（第４オン遅延回路）である。
なお、本実施形態では、デッドタイムＤＴ、ディレイ期間ＴＤ２およびディレイ期間ＴＤ１の間には下記の関係があるものとして説明する。これに限らず、オンタイミングのディレイ期間とオフタイミングのディレイ期間とを異なる期間に設定してもよく、各ディレイ期間を必ずしも同じに設定する必要はない。
ＴＤ１＝ＴＤ２、ＤＴ＜ＴＤ１（＝ＴＤ２）
なお、本実施形態では、デッドタイムＤＴ、ディレイ期間ＴＤ２およびディレイ期間ＴＤ１の間には下記の関係があるものとして説明する。これに限らず、オンタイミングのディレイ期間とオフタイミングのディレイ期間とを異なる期間に設定してもよく、各ディレイ期間を必ずしも同じに設定する必要はない。
ＴＤ１＝ＴＤ２、ＤＴ＜ＴＤ１（＝ＴＤ２）
【0029】
論理積回路（第１論理積回路）３８には、遅延回路３４の出力値と遅延回路３５の出力値とが入力される。論理積回路３８は、遅延回路３４の出力値と遅延回路３５の出力値との論理積を演算して出力する。論理積回路３８の出力信号は、自己消弧素子Ｔ５のゲート信号である。
【0030】
論理積回路（第２論理積回路）３９には、遅延回路３６の出力値と遅延回路３７の出力値とが入力される。論理積回路３９は、遅延回路３６の出力値と遅延回路３７の出力値との論理積を演算して出力する。論理積回路３９の出力信号は、自己消弧素子Ｔ６のゲート信号である。
【0031】
次に、本実施形態の電力変換装置の動作の一例について説明する。
図４は、第１実施形態の電力変換装置の動作の一例を説明するためのタイミングチャートである。
ここでは、電力変換回路１の出力端子から、直流端子Ｐ又は直流端子Ｏの入力値が出力されるとき（Ｐ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
図４は、第１実施形態の電力変換装置の動作の一例を説明するためのタイミングチャートである。
ここでは、電力変換回路１の出力端子から、直流端子Ｐ又は直流端子Ｏの入力値が出力されるとき（Ｐ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
【0032】
まず、時刻ｔ１において、導通制御指令ＰＷＭ１Ｘが１から０になると、自己消弧素子Ｔ５のゲート信号は１から０となり、自己消弧素子Ｔ５はオフされる。
続いて、時刻ｔ１からデッドタイムＤＴが経過した後の時刻ｔ２において、導通制御指令ＰＷＭ１Ｕがゼロから１となると、自己消弧素子Ｔ２のゲート信号が０から１となり、自己消弧素子Ｔ２がオンされる。
続いて、時刻ｔ１からデッドタイムＤＴが経過した後の時刻ｔ２において、導通制御指令ＰＷＭ１Ｕがゼロから１となると、自己消弧素子Ｔ２のゲート信号が０から１となり、自己消弧素子Ｔ２がオンされる。
【0033】
続いて、遅延回路３６により、時刻ｔ１からディレイ期間ＴＤ２だけ遅れた時刻ｔ３において、自己消弧素子Ｔ６のゲート信号が１から０となり、自己消弧素子Ｔ６はオフされる。
続いて、遅延回路３０により、時刻ｔ２からディレイ期間ＴＤ１だけ遅れた時刻ｔ４において、自己消弧素子Ｔ１のゲート信号がゼロから１となり、自己消弧素子Ｔ１がオンされる。
続いて、遅延回路３０により、時刻ｔ２からディレイ期間ＴＤ１だけ遅れた時刻ｔ４において、自己消弧素子Ｔ１のゲート信号がゼロから１となり、自己消弧素子Ｔ１がオンされる。
【0034】
デッドタイムＤＴ、ディレイ期間ＴＤ２およびディレイ期間ＴＤ１の間には、ＤＴ＜ＴＤ２＜ＤＴ＋ＴＤ１の関係があるので、自己消弧素子Ｔ２のオン時刻ｔ２は、自己消弧素子Ｔ６のオフ時刻ｔ３より先行し、時刻ｔ３は自己消弧素子Ｔ１のオン時刻ｔ４より先行している。
【0035】
次に、時刻ｔ５において、導通制御指令ＰＷＭ１Ｕが１から０になると、自己消弧素子Ｔ１のゲート信号は１から０となり、自己消弧素子Ｔ１はオフされる。
続いて、時刻ｔ５からデッドタイムＤＴが経過した後の時刻ｔ６において、導通制御指令ＰＷＭ１Ｘが０から１となると、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。
続いて、時刻ｔ５からデッドタイムＤＴが経過した後の時刻ｔ６において、導通制御指令ＰＷＭ１Ｘが０から１となると、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。
【0036】
続いて、遅延回路３１により、時刻ｔ５からディレイ期間ＴＤ１だけ遅れた時刻ｔ７において、自己消弧素子Ｔ２のゲート信号が１から０となり、自己消弧素子Ｔ２はオフされる。
続いて、遅延回路３４により、時刻ｔ６からディレイ期間ＴＤ２だけ遅れた時刻ｔ８において、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。
続いて、遅延回路３４により、時刻ｔ６からディレイ期間ＴＤ２だけ遅れた時刻ｔ８において、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。
【0037】
デッドタイムＤＴ、ディレイ期間ＴＤ２およびディレイ期間ＴＤ１の間には、ＤＴ＜ＴＤ２＜ＤＴ＋ＴＤ１の関係があるので、自己消弧素子Ｔ６のオン時刻ｔ６は、自己消弧素子Ｔ２のオフ時刻ｔ７より先行し、時刻ｔ７は自己消弧素子Ｔ５のオン時刻ｔ８より先行している。
【0038】
ここで、例えば、自己消弧素子Ｔ３、Ｔ５がオンされているときには、ダイオードＤ２および自己消弧素子Ｔ５を介して交流端子Ａから直流端子Ｏへ電流が流れる経路と、自己消弧素子Ｔ３およびダイオードＤ６を介して交流端子Ａから直流端子Ｏへ電流が流れる経路ができる。この状態で自己消弧素子Ｔ３をオフすると、自己消弧素子Ｔ３およびダイオードＤ６を介して交流端子Ａから直流端子Ｏへ電流が流れる経路が遮断され、ダイオードＤ２および自己消弧素子Ｔ５を介して交流端子Ａから直流端子Ｏへ電流が流れる経路のみが残る。続いて、自己消弧素子Ｔ５をオフして、ダイオードＤ１、Ｄ２を介して交流端子Ａから直流端子Ｐへ電流が流れる経路へ転流させる。このとき、自己消弧素子Ｔ３の残留キャリアの影響により、自己消弧素子Ｔ３およびダイオードＤ６を介して交流端子Ａから直流端子Ｏへ電流が流れる経路にもパルス電流が流れ、自己消弧素子Ｔ３に電圧が印加されるため、自己消弧素子Ｔ３においてスイッチング損失が発生する。
【0039】
これに対し、本実施形態では、Ｐ－Ｏ出力期間において、自己消弧素子Ｔ３は常にオフでありオンすることがないので、Ｔ３に残留キャリアが発生せず、自己消弧素子Ｔ３にスイッチング損失が発生することはない。
【0040】
また、例えば自己消弧素子Ｔ１、Ｔ２がオンされ、直流端子Ｐから交流端子Ａへ電流が流れているときに、自己消弧素子Ｔ１をターンオフが出来ない故障が発生し、更にデッドタイムＤＴ経過後に自己消弧素子Ｔ５がオンすると、直流端子Ｐから自己消弧素子Ｔ１、Ｔ５を介して直流端子Ｏへ電流が流れる経路で短絡する。その後、更に自己消弧素子Ｔ３がオンすると、自己消弧素子Ｔ１－Ｔ３およびダイオードＤ６を介して直流端子Ｐから直流端子Ｏへ電流が流れる経路が更に短絡し、短絡による故障範囲が大きくなる。
【0041】
これに対し、本実施形態の電力変換装置において、例えば自己消弧素子Ｔ１をターンオフできない故障が発生したとき、Ｐ－Ｏ出力期間では自己消弧素子Ｔ３は常にオフでありオンすることがないので、短絡経路は自己消弧素子Ｔ１から自己消弧素子Ｔ５までの範囲となり、短絡による故障の範囲を小さくすることができる。
【0042】
図５は、第１実施形態の電力変換装置の動作の一例を説明するためのタイミングチャートである。
ここでは、電力変換回路１の出力端子から、直流端子Ｎ又は直流端子Ｏの入力値が出力されるとき（Ｎ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
ここでは、電力変換回路１の出力端子から、直流端子Ｎ又は直流端子Ｏの入力値が出力されるとき（Ｎ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
【0043】
まず、時刻ｔ９において、導通制御指令ＰＷＭ２Ｘが１から０になると、自己消弧素子Ｔ６のゲート信号は１から０となり、自己消弧素子Ｔ６はオフされる。
続いて、時刻ｔ９からデッドタイムＤＴが経過した後の時刻ｔ１０において、導通制御指令ＰＷＭ２Ｕが０から１となると、自己消弧素子Ｔ３のゲート信号が０から１となり、自己消弧素子Ｔ３がオンされる。
続いて、時刻ｔ９からデッドタイムＤＴが経過した後の時刻ｔ１０において、導通制御指令ＰＷＭ２Ｕが０から１となると、自己消弧素子Ｔ３のゲート信号が０から１となり、自己消弧素子Ｔ３がオンされる。
【0044】
続いて、遅延回路３５により、時刻ｔ９からディレイ期間ＴＤ２だけ遅れた時刻ｔ１１において、自己消弧素子Ｔ５のゲート信号が１から０となり、自己消弧素子Ｔ５はオフされる。
続いて、遅延回路３３により、時刻ｔ１０からディレイ期間ＴＤ１だけ遅れた時刻ｔ１２において、自己消弧素子Ｔ４のゲート信号が０から１となり、自己消弧素子Ｔ４がオンされる。
続いて、遅延回路３３により、時刻ｔ１０からディレイ期間ＴＤ１だけ遅れた時刻ｔ１２において、自己消弧素子Ｔ４のゲート信号が０から１となり、自己消弧素子Ｔ４がオンされる。
【0045】
デッドタイムＤＴ、ディレイ期間ＴＤ２およびディレイ期間ＴＤ１の間には、ＤＴ＜ＴＤ２＜ＤＴ＋ＴＤ１の関係があるので、自己消弧素子Ｔ３のオン時刻ｔ１０は、自己消弧素子Ｔ５のオフ時刻ｔ１１より先行し、時刻ｔ１１は自己消弧素子Ｔ４のオン時刻ｔ１２より先行している。
【0046】
次に、時刻ｔ１３において、導通制御指令ＰＷＭ２Ｕが１から０になると、自己消弧素子Ｔ４のゲート信号は１から０となり、自己消弧素子Ｔ４はオフされる。
続いて、時刻ｔ１３からデッドタイムＤＴが経過した後の時刻ｔ１４において、導通制御指令ＰＷＭ２Ｘが０から１となると、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。
続いて、時刻ｔ１３からデッドタイムＤＴが経過した後の時刻ｔ１４において、導通制御指令ＰＷＭ２Ｘが０から１となると、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。
【0047】
続いて、遅延回路３２により、時刻ｔ１３からディレイ期間ＴＤ１だけ遅れた時刻ｔ１５において、自己消弧素子Ｔ３のゲート信号が１から０となり、自己消弧素子Ｔ３はオフされる。
続いて、遅延回路３７により、時刻ｔ１４からディレイ期間ＴＤ２だけ遅れた時刻ｔ１６において、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。
続いて、遅延回路３７により、時刻ｔ１４からディレイ期間ＴＤ２だけ遅れた時刻ｔ１６において、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。
【0048】
デッドタイムＤＴ、ディレイ期間ＴＤ２およびディレイ期間ＴＤ１の間には、ＤＴ＜ＴＤ２＜ＤＴ＋ＴＤ１の関係があるので、自己消弧素子Ｔ５のオン時刻ｔ１４は、自己消弧素子Ｔ３のオフ時刻ｔ１５より先行し、時刻ｔ１５は自己消弧素子Ｔ６のオン時刻ｔ１６より先行している。
【0049】
ここで、例えば、自己消弧素子Ｔ２、Ｔ６がオンされているときには、ダイオードＤ５および自己消弧素子Ｔ２を介して直流端子Ｏから交流端子Ａへ電流が流れる経路と、自己消弧素子Ｔ６およびダイオードＤ３を介して直流端子Ｏから交流端子Ａへ電流が流れる経路ができる。この状態で自己消弧素子Ｔ２をオフすると、ダイオードＤ５および自己消弧素子Ｔ２を介して直流端子Ｏから交流端子Ａへ電流が流れる経路が遮断され、自己消弧素子Ｔ６およびダイオードＤ３を介して直流端子Ｏから交流端子Ａへ電流が流れる経路のみが残る。続いて、自己消弧素子Ｔ６をオフして、ダイオードＤ３、Ｄ４を介して直流端子Ｎから交流端子Ａへ電流が流れる経路へ転流させる。このとき、自己消弧素子Ｔ２の残留キャリアの影響により、ダイオードＤ５おより自己消弧素子Ｔ２を介して直流端子Ｏから交流端子Ａへ電流が流れる経路にもパルス電流が流れ、自己消弧素子Ｔ２に電圧が印加されるため、自己消弧素子Ｔ２においてスイッチング損失が発生する。
【0050】
これに対し、本実施形態によれば、Ｎ－Ｏ出力期間において、自己消弧素子Ｔ２は常にオフでありオンすることがないので、自己消弧素子Ｔ２にスイッチング損失が発生することはない。
【0051】
また、例えば自己消弧素子Ｔ３、Ｔ４がオンされ、交流端子Ａから直流端子Ｎへ電流が流れているときに、自己消弧素子Ｔ４をターンオフが出来ない故障が発生し、更にデッドタイムＤＴ経過後に自己消弧素子Ｔ６がオンすると、直流端子０から自己消弧素子Ｔ４、Ｔ６を介して直流端子Ｎへ電流が流れる経路で短絡する。その後、更に自己消弧素子Ｔ２がオンした場合、自己消弧素子Ｔ２－Ｔ４およびダイオードＤ５を介して直流端子Ｏから直流端子Ｎへ電流が流れる経路が更に短絡し、短絡による故障範囲が大きくなる。
【0052】
これに対し、本実施形態の電力変換装置において、例えば自己消弧素子Ｔ４をターンオフできない故障が発生したとき、Ｎ－Ｏ出力期間では自己消弧素子Ｔ２は常にオフでありオンすることがないので、短絡経路は自己消弧素子Ｔ６から自己消弧素子Ｔ４までの範囲となり、短絡による故障の範囲を小さくすることができる。
すなわち、本実施形態によれば、電力変換装置におけるエネルギー損失を抑制することができる。
すなわち、本実施形態によれば、電力変換装置におけるエネルギー損失を抑制することができる。
【0053】
次に、第２実施形態の電力変換装置について、図面を参照して詳細に説明する。なお、以下の説明において上述の第１実施形態と同様の構成については同一の符号を付して説明を省略する。
本実施形態の電力変換装置は、制御回路の構成が上述の第１実施形態の電力変換装置と異なっている。
本実施形態の電力変換装置は、制御回路の構成が上述の第１実施形態の電力変換装置と異なっている。
【0054】
図６は、第２実施形態の電力変換装置の制御回路の一構成例を概略的に示す図である。
本実施形態の電力変換装置において、制御回路ＣＴＲは、ＰＷＭ回路２と、ゲート信号生成回路３と、を備えている。
ＰＷＭ回路２の構成は、上述の第１実施形態における制御回路ＣＴＲと同様である。すなわち、ＰＷＭ回路２は、出力指令（変調波）Ｗ１と三角波（搬送波）Ｗ２、Ｗ３とを比較して、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ２Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｘを生成し、ゲート信号生成回路３へ出力する。
本実施形態の電力変換装置において、制御回路ＣＴＲは、ＰＷＭ回路２と、ゲート信号生成回路３と、を備えている。
ＰＷＭ回路２の構成は、上述の第１実施形態における制御回路ＣＴＲと同様である。すなわち、ＰＷＭ回路２は、出力指令（変調波）Ｗ１と三角波（搬送波）Ｗ２、Ｗ３とを比較して、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ２Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｘを生成し、ゲート信号生成回路３へ出力する。
【0055】
ゲート信号生成回路３は、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘに基づいて、自己消弧素子Ｔ１－Ｔ６に対するゲート信号を生成して出力する。
導通制御指令ＰＷＭ１Ｕは自己消弧素子Ｔ１、Ｔ２の制御指令であり、導通制御指令ＰＷＭ２Ｕは自己消弧素子Ｔ３、Ｔ４の制御指令である。導通制御指令、ＰＷＭ１Ｕ、ＰＷＭ２Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｘは、自己消弧素子Ｔ５、Ｔ６の制御指令である。上述の第１実施形態と同様に、自己消弧素子Ｔ１、Ｔ２をスイッチングさせる期間において、自己消弧素子Ｔ３、Ｔ４は常にオフとなる。逆に、自己消弧素子Ｔ３、Ｔ４をスイッチングさせる期間において、自己消弧素子Ｔ１、Ｔ２は常にオフとなる。
導通制御指令ＰＷＭ１Ｕは自己消弧素子Ｔ１、Ｔ２の制御指令であり、導通制御指令ＰＷＭ２Ｕは自己消弧素子Ｔ３、Ｔ４の制御指令である。導通制御指令、ＰＷＭ１Ｕ、ＰＷＭ２Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｘは、自己消弧素子Ｔ５、Ｔ６の制御指令である。上述の第１実施形態と同様に、自己消弧素子Ｔ１、Ｔ２をスイッチングさせる期間において、自己消弧素子Ｔ３、Ｔ４は常にオフとなる。逆に、自己消弧素子Ｔ３、Ｔ４をスイッチングさせる期間において、自己消弧素子Ｔ１、Ｔ２は常にオフとなる。
【0056】
ゲート信号生成回路３は、遅延回路３０－３４、３５ｂ、３５ｃ、３６ｂ、３６ｃ、３７と、否定回路３５ａ、３６ａと、論理積回路（ＡＮＤ）３８、３９と、を備えている。
遅延回路３０には導通制御指令ＰＷＭ１Ｕが入力される。遅延回路３０は、導通制御指令ＰＷＭ１Ｕのオンタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオン遅延回路（第１オン遅延回路）である。遅延回路３０の出力信号は、自己消弧素子Ｔ１のゲート信号である。
遅延回路３０には導通制御指令ＰＷＭ１Ｕが入力される。遅延回路３０は、導通制御指令ＰＷＭ１Ｕのオンタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオン遅延回路（第１オン遅延回路）である。遅延回路３０の出力信号は、自己消弧素子Ｔ１のゲート信号である。
【0057】
遅延回路３１には導通制御指令ＰＷＭ１Ｕが入力される。遅延回路３１は、導通制御指令ＰＷＭ１Ｕのオフタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオフ遅延回路（第１オフ遅延回路）である。遅延回路３１の出力信号は、自己消弧素子Ｔ２のゲート信号である。
遅延回路３２には導通制御指令ＰＷＭ２Ｕが入力される。遅延回路３２は、導通制御指令ＰＷＭ２Ｕのオフタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオフ遅延回路（第２オフ遅延回路）である。遅延回路３２の出力信号は、自己消弧素子Ｔ３のゲート信号である。
遅延回路３２には導通制御指令ＰＷＭ２Ｕが入力される。遅延回路３２は、導通制御指令ＰＷＭ２Ｕのオフタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオフ遅延回路（第２オフ遅延回路）である。遅延回路３２の出力信号は、自己消弧素子Ｔ３のゲート信号である。
【0058】
遅延回路３３には導通制御指令ＰＷＭ２Ｕが入力される。遅延回路３３は、導通制御指令ＰＷＭ２Ｕのオンタイミングをディレイ期間ＴＤ１だけ遅延させて出力するオン遅延回路（第２オン遅延回路）である。遅延回路３３の出力信号は、自己消弧素子Ｔ４のゲート信号である。
遅延回路３４には導通制御指令ＰＷＭ１Ｘが入力される。遅延回路３４は、導通制御指令ＰＷＭ１Ｘのオンタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオン遅延回路（第３オン遅延回路）である。
遅延回路３４には導通制御指令ＰＷＭ１Ｘが入力される。遅延回路３４は、導通制御指令ＰＷＭ１Ｘのオンタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオン遅延回路（第３オン遅延回路）である。
【0059】
否定回路（第１否定回路）３５ａには導通制御指令ＰＷＭ２Ｕが入力される。否定回路３５ａは、導通制御指令ＰＷＭ２Ｕの否定値を遅延回路３５ｂへ出力する。
遅延回路３５ｂと遅延回路３５ｃとは、否定回路３５ａの出力値のオンタイミングとオフタイミングとをそれぞれ遅延させるオンオフ遅延回路（第１オンオフ遅延回路）である。
遅延回路３５ｂと遅延回路３５ｃとは、否定回路３５ａの出力値のオンタイミングとオフタイミングとをそれぞれ遅延させるオンオフ遅延回路（第１オンオフ遅延回路）である。
【0060】
遅延回路３５ｂには否定回路３５ａの出力値（導通制御指令ＰＷＭ２Ｕの否定値）が入力される。遅延回路３５ｂは、入力された導通制御指令ＰＷＭ２Ｕの否定値のオフタイミングをディレイ期間ＴＤ３だけ遅延させて出力するオフ遅延回路（第５オフ遅延回路）である。
遅延回路３５ｃには遅延回路３５ｂの出力値が入力される。遅延回路３５ｃは、入力された導通制御指令ＰＷＭ２Ｕの否定値のオンタイミングをディレイ期間ＴＤ４だけ遅延させて出力するオン遅延回路（第５オン遅延回路）である。
遅延回路３５ｃには遅延回路３５ｂの出力値が入力される。遅延回路３５ｃは、入力された導通制御指令ＰＷＭ２Ｕの否定値のオンタイミングをディレイ期間ＴＤ４だけ遅延させて出力するオン遅延回路（第５オン遅延回路）である。
【0061】
否定回路（第２否定回路）３６ａには導通制御指令ＰＷＭ１Ｕが入力される。否定回路３６ａは、導通制御指令ＰＷＭ１Ｕの否定値を遅延回路３６ｂへ出力する。
遅延回路３６ｂと遅延回路３６ｃとは、否定回路３６ａの出力値のオンタイミングとオフタイミングとをそれぞれ遅延させるオンオフ遅延回路（第２オンオフ遅延回路）である。
遅延回路３６ｂと遅延回路３６ｃとは、否定回路３６ａの出力値のオンタイミングとオフタイミングとをそれぞれ遅延させるオンオフ遅延回路（第２オンオフ遅延回路）である。
【0062】
遅延回路３６ｂには否定回路３６ａの出力値（導通制御指令ＰＷＭ１Ｕの否定値）が入力される。遅延回路３６ｂは、入力された導通制御指令ＰＷＭ１Ｕの否定値のオフタイミングをディレイ期間ＴＤ３だけ遅延させて出力するオフ遅延回路（第６オフ遅延回路）である。
遅延回路３６ｃには遅延回路３６ｂの出力値が入力される。遅延回路３６ｃは、入力された導通制御指令ＰＷＭ１Ｕの否定値のオンタイミングをディレイ期間ＴＤ４だけ遅延させて出力するオン遅延回路（第６オン遅延回路）である。
遅延回路３６ｃには遅延回路３６ｂの出力値が入力される。遅延回路３６ｃは、入力された導通制御指令ＰＷＭ１Ｕの否定値のオンタイミングをディレイ期間ＴＤ４だけ遅延させて出力するオン遅延回路（第６オン遅延回路）である。
【0063】
遅延回路３７には導通制御指令ＰＷＭ２Ｘが入力される。遅延回路３７は、導通制御指令ＰＷＭ２Ｘのオンタイミングをディレイ期間ＴＤ２だけ遅延させて出力するオン遅延回路（第４オン遅延回路）である。
なお、本実施形態では、デッドタイムＤＴ、ディレイ期間ＴＤ１－ＴＤ４の間には下記の関係があるものとして説明する。これに限らず、オンタイミングのディレイ期間とオフタイミングのディレイ期間とを異なる期間に設定してもよく、各ディレイ期間を必ずしも同じに設定する必要はない。
ＴＤ１＝ＴＤ２、ＴＤ３＝ＴＤ４＝ＤＴ、ＤＴ＜ＴＤ１（＝ＴＤ２）
なお、本実施形態では、デッドタイムＤＴ、ディレイ期間ＴＤ１－ＴＤ４の間には下記の関係があるものとして説明する。これに限らず、オンタイミングのディレイ期間とオフタイミングのディレイ期間とを異なる期間に設定してもよく、各ディレイ期間を必ずしも同じに設定する必要はない。
ＴＤ１＝ＴＤ２、ＴＤ３＝ＴＤ４＝ＤＴ、ＤＴ＜ＴＤ１（＝ＴＤ２）
【0064】
論理積回路（第３論理積回路）３８には、遅延回路３４の出力値と遅延回路３５ｃの出力値とが入力される。論理積回路３８は、遅延回路３４の出力値と遅延回路３５ｃの出力値との論理積を演算して出力する。論理積回路３８の出力信号は、自己消弧素子Ｔ５のゲート信号である。
【0065】
論理積回路（第４論理積回路）３９には、遅延回路３６ｃの出力値と遅延回路３７の出力値とが入力される。論理積回路３９は、遅延回路３６ｃの出力値と遅延回路３７の出力値との論理積を演算して出力する。論理積回路３９の出力信号は、自己消弧素子Ｔ６のゲート信号である。
【0066】
次に、本実施形態の電力変換装置の動作の一例について説明する。
図７は、第２実施形態の電力変換装置の動作の一例を説明するためのタイミングチャートである。
ここでは、電力変換回路１の出力端子から、直流端子Ｐ又は直流端子Ｏの入力値が出力されるとき（Ｐ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
図７は、第２実施形態の電力変換装置の動作の一例を説明するためのタイミングチャートである。
ここでは、電力変換回路１の出力端子から、直流端子Ｐ又は直流端子Ｏの入力値が出力されるとき（Ｐ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
【0067】
まず、時刻ｔ１７において、導通制御指令ＰＷＭ１Ｘが１から０になると、自己消弧素子Ｔ５のゲート信号は１から０となり、自己消弧素子Ｔ５はオフされる。
続いて、時刻ｔ１７からデッドタイムＤＴが経過した後の時刻ｔ１８において、導通制御指令ＰＷＭ１Ｕが０から１となると、自己消弧素子Ｔ２のゲート信号が０から１となり、自己消弧素子Ｔ２がオンされる。
続いて、時刻ｔ１７からデッドタイムＤＴが経過した後の時刻ｔ１８において、導通制御指令ＰＷＭ１Ｕが０から１となると、自己消弧素子Ｔ２のゲート信号が０から１となり、自己消弧素子Ｔ２がオンされる。
【0068】
続いて、遅延回路３６ｂにより、時刻ｔ１８からディレイ期間ＴＤ３だけ遅れた時刻ｔ１９において、自己消弧素子Ｔ６のゲート信号が１から０となり、自己消弧素子Ｔ６はオフされる。
続いて、遅延回路３０により、時刻ｔ１８からディレイ期間ＴＤ１だけ遅れた時刻ｔ２０において、自己消弧素子Ｔ１のゲート信号が０から１となり、自己消弧素子Ｔ１がオンされる。ここで、ディレイ期間ＴＤ３およびディレイ期間ＴＤ１の間には、ＴＤ３＜ＴＤ１の関係があるので、自己消弧素子Ｔ２のオン時刻ｔ１８は、自己消弧素子Ｔ６のオフ時刻ｔ１９より先行し、時刻ｔ１９は自己消弧素子Ｔ１のオン時刻ｔ２０より先行している。
続いて、遅延回路３０により、時刻ｔ１８からディレイ期間ＴＤ１だけ遅れた時刻ｔ２０において、自己消弧素子Ｔ１のゲート信号が０から１となり、自己消弧素子Ｔ１がオンされる。ここで、ディレイ期間ＴＤ３およびディレイ期間ＴＤ１の間には、ＴＤ３＜ＴＤ１の関係があるので、自己消弧素子Ｔ２のオン時刻ｔ１８は、自己消弧素子Ｔ６のオフ時刻ｔ１９より先行し、時刻ｔ１９は自己消弧素子Ｔ１のオン時刻ｔ２０より先行している。
【0069】
次に、時刻ｔ２１において、導通制御指令ＰＷＭ１Ｕが１から０になると、自己消弧素子Ｔ１のゲート信号は１から０となり、自己消弧素子Ｔ１はオフされる。
続いて、遅延回路３６ｃにより、時刻ｔ２１からディレイ期間ＴＤ４だけ遅れた時刻ｔ２２において、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。
続いて、遅延回路３６ｃにより、時刻ｔ２１からディレイ期間ＴＤ４だけ遅れた時刻ｔ２２において、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。
【0070】
続いて、遅延回路３１により、時刻ｔ２１からディレイ期間ＴＤ１だけ遅れた時刻ｔ２３において、自己消弧素子Ｔ２のゲート信号が１から０となり、自己消弧素子Ｔ２はオフされる。
続いて、遅延回路３４により、時刻ｔ２２からディレイ期間ＴＤ２だけ遅れた時刻ｔ２４において、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。ここで、デッドタイムＤＴ、ディレイ期間ＴＤ１、ディレイ期間ＴＤ２およびディレイ期間ＴＤ４の間には、ＴＤ４＜ＴＤ１、ＴＤ１＜ＤＴ＋ＴＤ２の関係があるので、自己消弧素子Ｔ６のオン時刻ｔ２２は、自己消弧素子Ｔ２のオフ時刻ｔ２３より先行し、時刻ｔ２３は自己消弧素子Ｔ５のオン時刻ｔ２４より先行している。
続いて、遅延回路３４により、時刻ｔ２２からディレイ期間ＴＤ２だけ遅れた時刻ｔ２４において、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。ここで、デッドタイムＤＴ、ディレイ期間ＴＤ１、ディレイ期間ＴＤ２およびディレイ期間ＴＤ４の間には、ＴＤ４＜ＴＤ１、ＴＤ１＜ＤＴ＋ＴＤ２の関係があるので、自己消弧素子Ｔ６のオン時刻ｔ２２は、自己消弧素子Ｔ２のオフ時刻ｔ２３より先行し、時刻ｔ２３は自己消弧素子Ｔ５のオン時刻ｔ２４より先行している。
【0071】
上記によれば、本実施形態でも第１実施形態と同様に、Ｐ－Ｏ出力期間において、自己消弧素子Ｔ３は常にオフでありオンすることがないので、Ｔ３に残留キャリアが発生せず、自己消弧素子Ｔ３にスイッチング損失が発生することはない。
【0072】
また、本実施形態の電力変換装置において、例えば自己消弧素子Ｔ１をターンオフできない故障が発生したとき、Ｐ－Ｏ出力期間では自己消弧素子Ｔ３は常にオフでありオンすることがないので、短絡経路は自己消弧素子Ｔ１から自己消弧素子Ｔ５までの範囲となり、短絡による故障の範囲を小さくすることができる。
【0073】
図８は、第２実施形態の電力変換装置の動作の一例を説明するためのタイミングチャートである。
ここでは、電力変換回路１の出力端子から、直流端子Ｎ又は直流端子Ｏの入力値が出力されるとき（Ｎ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
ここでは、電力変換回路１の出力端子から、直流端子Ｎ又は直流端子Ｏの入力値が出力されるとき（Ｎ－Ｏ出力期間）の、導通制御指令ＰＷＭ１Ｕ、ＰＷＭ１Ｘ、ＰＷＭ２Ｕ、ＰＷＭ２Ｘと、自己消弧素子Ｔ１－Ｔ６のゲート信号との一例を示している。
【0074】
まず、時刻ｔ２５において、導通制御指令ＰＷＭ２Ｘが１から０になると、自己消弧素子Ｔ６のゲート信号は１から０となり、自己消弧素子Ｔ６はオフされる。
続いて、時刻ｔ２５からデッドタイムＤＴが経過した時刻ｔ２６において、導通制御指令ＰＷＭ２Ｕが０から１となると、自己消弧素子Ｔ３のゲート信号が０から１となり、自己消弧素子Ｔ３がオンされる。
続いて、時刻ｔ２５からデッドタイムＤＴが経過した時刻ｔ２６において、導通制御指令ＰＷＭ２Ｕが０から１となると、自己消弧素子Ｔ３のゲート信号が０から１となり、自己消弧素子Ｔ３がオンされる。
【0075】
続いて、遅延回路３５ｂにより、時刻ｔ２６からディレイ期間ＴＤ３だけ遅れた時刻ｔ２７において、自己消弧素子Ｔ５のゲート信号が１から０となり、自己消弧素子Ｔ５はオフされる。
続いて、遅延回路３３により、時刻ｔ２６からディレイ期間ＴＤ１だけ遅れた時刻ｔ２８において、自己消弧素子Ｔ４のゲート信号が０から１となり、自己消弧素子Ｔ４がオンされる。ここで、デッドタイムＤＴ、ディレイ期間ＴＤ３およびディレイ期間ＴＤ１の間には、ＴＤ３＜ＴＤ１の関係があるので、自己消弧素子Ｔ３のオン時刻ｔ２６は、自己消弧素子Ｔ５のオフ時刻ｔ２７より先行し、時刻ｔ２７は自己消弧素子Ｔ４のオン時刻ｔ２８より先行している。
続いて、遅延回路３３により、時刻ｔ２６からディレイ期間ＴＤ１だけ遅れた時刻ｔ２８において、自己消弧素子Ｔ４のゲート信号が０から１となり、自己消弧素子Ｔ４がオンされる。ここで、デッドタイムＤＴ、ディレイ期間ＴＤ３およびディレイ期間ＴＤ１の間には、ＴＤ３＜ＴＤ１の関係があるので、自己消弧素子Ｔ３のオン時刻ｔ２６は、自己消弧素子Ｔ５のオフ時刻ｔ２７より先行し、時刻ｔ２７は自己消弧素子Ｔ４のオン時刻ｔ２８より先行している。
【0076】
次に、時刻ｔ２９において、導通制御指令ＰＷＭ２Ｕが１から０になると、自己消弧素子Ｔ４のゲート信号は１から０となり、自己消弧素子Ｔ４はオフされる。
続いて、遅延回路３５ｃにより、時刻ｔ２９からディレイ期間ＴＤ４だけ遅れた時刻ｔ３０において、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。
続いて、遅延回路３５ｃにより、時刻ｔ２９からディレイ期間ＴＤ４だけ遅れた時刻ｔ３０において、自己消弧素子Ｔ５のゲート信号が０から１となり、自己消弧素子Ｔ５がオンされる。
【0077】
続いて、遅延回路３２により、時刻ｔ２９からディレイ期間ＴＤ１だけ遅れた時刻ｔ３１において、自己消弧素子Ｔ３のゲート信号が１から０となり、自己消弧素子Ｔ３はオフされる。
続いて、遅延回路３７により、時刻ｔ３０からディレイ期間ＴＤ２だけ遅れた時刻ｔ３２において、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。ここで、デッドタイムＤＴ、ディレイ期間ＴＤ１、ディレイ期間ＴＤ２およびディレイ期間ＴＤ４の間には、ＴＤ４＜ＴＤ１、ＴＤ１＜ＤＴ＋ＴＤ２の関係があるので、自己消弧素子Ｔ５のオン時刻ｔ３０は、自己消弧素子Ｔ３のオフ時刻ｔ３１より先行し、時刻ｔ３１は自己消弧素子Ｔ６のオン時刻ｔ３２より先行している。
続いて、遅延回路３７により、時刻ｔ３０からディレイ期間ＴＤ２だけ遅れた時刻ｔ３２において、自己消弧素子Ｔ６のゲート信号が０から１となり、自己消弧素子Ｔ６がオンされる。ここで、デッドタイムＤＴ、ディレイ期間ＴＤ１、ディレイ期間ＴＤ２およびディレイ期間ＴＤ４の間には、ＴＤ４＜ＴＤ１、ＴＤ１＜ＤＴ＋ＴＤ２の関係があるので、自己消弧素子Ｔ５のオン時刻ｔ３０は、自己消弧素子Ｔ３のオフ時刻ｔ３１より先行し、時刻ｔ３１は自己消弧素子Ｔ６のオン時刻ｔ３２より先行している。
【0078】
上記によれば、本実施形態において上述の第１実施形態と同様に、Ｎ－Ｏ出力期間において、自己消弧素子Ｔ２は常にオフでありオンすることがないので、自己消弧素子Ｔ２にスイッチング損失が発生することはない。
【0079】
また、本実施形態の電力変換装置において、例えば自己消弧素子Ｔ４をターンオフできない故障が発生したとき、Ｎ－Ｏ出力期間では自己消弧素子Ｔ２は常にオフでありオンすることがないので、短絡経路は自己消弧素子Ｔ６から自己消弧素子Ｔ４までの範囲となり、短絡による故障の範囲を小さくすることができる。
すなわち、本実施形態によれば、電力変換装置におけるエネルギー損失を抑制することができる。
すなわち、本実施形態によれば、電力変換装置におけるエネルギー損失を抑制することができる。
【0080】
また以下に、第１実施形態および第２実施形態の電力変換装置において、例えば自己消弧素子Ｔ１がオンされているときに、電力変換回路１の動作を停止（ゲートブロック）するときの動作について説明する。
【0081】
図９および図１０は、第１実施形態の電力変換装置の動作の一例について説明するための図である。
図９には、第１実施形態の電力変換装置において自己消弧素子Ｔ１がオンされているタイミングを含む、自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６のゲート信号のタイミングチャートの一例を示し、図１０には図９に示すゲート信号により自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６が動作したときに電力変換回路１に流れる電流の経路を示している。
図９には、第１実施形態の電力変換装置において自己消弧素子Ｔ１がオンされているタイミングを含む、自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６のゲート信号のタイミングチャートの一例を示し、図１０には図９に示すゲート信号により自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６が動作したときに電力変換回路１に流れる電流の経路を示している。
【0082】
自己消弧素子Ｔ１がオンされているタイミングでは自己消弧素子Ｔ２がオンされ、自己消弧素子Ｔ５、Ｔ６がオフされている。なお、この期間では自己消弧素子Ｔ３、Ｔ４は常にオフである。この状態では、自己消弧素子Ｔ１、Ｔ２を介して直流端子Ｐから交流端子Ａ１への経路１Ａに電流が流れている。
【0083】
このときに、ゲートブロックＧＢが行われると、自己消弧素子Ｔ１がオフされることにより、電力変換回路１に流れる電流は、ダイオードＤ５および自己消弧素子Ｔ２を介して直流端子Ｏから交流端子Ａ１へ流れる経路１Ｂへ転流する。更に自己消弧素子Ｔ２がオフされると、電力変換回路１に流れる電流は、ダイオードＤ３、Ｄ４を介して直流端子Ｎから交流端子Ａ１へ流れる経路１Ｃへ転流し、電力変換回路１の動作が停止される。
【0084】
図１１および図１２は、第２実施形態の電力変換装置の動作の一例について説明するための図である。
図１１には、第２実施形態の電力変換装置において自己消弧素子Ｔ１がオンされているタイミングを含む、自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６のゲート信号のタイミングチャートの一例を示し、図１２には図１１に示すゲート信号により自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６が動作したときに電力変換回路１に流れる電流の経路を示している。
図１１には、第２実施形態の電力変換装置において自己消弧素子Ｔ１がオンされているタイミングを含む、自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６のゲート信号のタイミングチャートの一例を示し、図１２には図１１に示すゲート信号により自己消弧素子Ｔ１、Ｔ２、Ｔ５、Ｔ６が動作したときに電力変換回路１に流れる電流の経路を示している。
【0085】
自己消弧素子Ｔ１がオンされているタイミングでは自己消弧素子Ｔ２がオンされ、自己消弧素子Ｔ５、Ｔ６がオフされている。なお、この期間では自己消弧素子Ｔ３、Ｔ４は常にオフである。この状態では、自己消弧素子Ｔ１、Ｔ２を介して直流端子Ｐから交流端子Ａ１への経路２Ａに電流が流れている。
【0086】
このときに、ゲートブロックＧＢが行われると、自己消弧素子Ｔ１がオフされることにより、電力変換回路１に流れる電流は、ダイオードＤ５および自己消弧素子Ｔ２を介して直流端子Ｏから交流端子Ａ１へ流れる経路２Ｂへ転流する。更に、本実施形態では自己消弧素子Ｔ１がオフされた後自己消弧素子Ｔ２がオフされる前に、自己消弧素子Ｔ６がオンされる。この状態において、電力変換回路１には、ダイオードＤ５および自己消弧素子Ｔ２を介して直流端子Ｏから交流端子Ａ１へ電流が流れる経路に加え、自己消弧素子Ｔ６およびダイオードＤ３を介して直流端子Ｏから交流端子Ａ１へ流れる電流の経路２Ｃが生じる。
【0087】
続いて自己消弧素子Ｔ２がオフされると、経路２Ｂは遮断され、電力変換回路１に流れる電流は、経路２Ｃのみ流れる。最後に自己消弧素子Ｔ６がオフされると、電力変換回路１に流れる電流はダイオードＤ３、Ｄ４を介して直流端子Ｎから交流端子Ａ１へ流れる経路２Ｅへ転流し、電力変換回路１の動作が停止される。
【0088】
上記のように、第２実施形態の電力変換装置によれば、自己消弧素子Ｔ１と自己消弧素子Ｔ２とがオフした後に、自己消弧素子Ｔ６のみがオンした状態となり、出力電流Ｉｏｕｔが正極性のとき、ダイオードＤ５から自己消弧素子Ｔ２に流れている電流を、自己消弧素子Ｔ６からダイオードＤ３を経由する経路からダイオードＤ４からダイオードＤ３を経由する経路に転流できるため、低インダクタンスの転流ループで電力変換回路１を停止することができる。
【0089】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0090】
１…電力変換回路、２…ＰＷＭ回路、３…ゲート信号生成回路、３０－３７…遅延回路、３５ａ、３５ｂ…否定回路、３５ｃ…遅延回路、３６ａ…否定回路、３６ｂ、３６ｃ…遅延回路、３８、３９…論理積回路、Ｃ１、Ｃ２…コンデンサ、Ｄ１－Ｄ６…ダイオード、Ｔ１－Ｔ６…自己消弧素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
