IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ノースロップ グラマン システムズ コーポレイションの特許一覧

特開2024-35168半導体製造を用いて微細加工された内部を有する筐体を有するRFモジュール
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024035168
(43)【公開日】2024-03-13
(54)【発明の名称】半導体製造を用いて微細加工された内部を有する筐体を有するRFモジュール
(51)【国際特許分類】
   H01L 23/02 20060101AFI20240306BHJP
【FI】
H01L23/02 H
【審査請求】未請求
【請求項の数】18
【出願形態】OL
(21)【出願番号】P 2023138990
(22)【出願日】2023-08-29
(31)【優先権主張番号】17/899,750
(32)【優先日】2022-08-31
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】520128820
【氏名又は名称】ノースロップ グラマン システムズ コーポレーション
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】ダー-ウェイ デューン
(72)【発明者】
【氏名】エリザベス ティー カンキー
(57)【要約】
【課題】半導体製造を用いて微細加工された内部を有する筐体を有するRFモジュール
【解決手段】例示的RFモジュールは、高周波数部品を接続し、基準接地を提供する金属配線を1つの面上に有する誘電体基板を含む。基板の他の面上の他の金属配線も、高周波伝送線及び基準接地を提供する。半導体製造技術を用いて作られた筐体は、基板に取り付けられ、基準接地に接続された延在壁によって画定された導電性内部凹部を有する。凹部は各々の部品を取り囲み、電磁シールドを提供する。半導体製造技術による壁及び凹部の位置及び平滑性における寸法精度は、RFモジュールの再現可能な単位対単位RF特性を提供する。筐体を基板に取り付ける1方法は、基板上の基準接地金属配線と係合するために、壁から外側に延在する複数の金属接合バンプを使用する。印加された圧力は、接合バンプを変形させて、金属-金属接合を形成する。
【選択図】図1
【特許請求の範囲】
【請求項1】
平坦な誘電体基板と、
前記誘電体基板の2つの主面の両方に配置され、基準接地として機能する金属配線と、
前記2つの主面の1つに配置された、少なくとも1つの周波数選択回路、及び少なくとも1つの能動半導体部品と、
前記誘電体基板の少なくとも1つの主面上に配置され、前記少なくとも1つの周波数選択回路、及び前記少なくとも1つの能動半導体部品を接続する、他の金属配線と、
前記少なくとも1つの周波数選択回路、及び前記少なくとも1つの能動半導体部品の各々を囲むと共に、電磁気的隔離を提供するように寸法決めされた、少なくとも第1及び第2の内部凹部を有する微細加工された半導体製の内部を有する筐体であって、
前記筐体は、前記誘電体基板の前記1つの主面に取り付けられ、
前記筐体は、前記誘電体基板に平行な平坦端部領域を含む、外向きに延びる周壁を有し、
前記筐体の前記平坦端部領域と前記内部凹部とを含む前記筐体の全ての内部表面は、堆積された導電性金属コーティングを有し、
前記内部凹部が基準接地として機能するように、前記平坦端部領域と前記誘電体基板の前記1つの主面上の前記金属配線とが係合する、
前記筐体と、
を、備える、半導体技術により実現されるRFモジュールであって、
前記少なくとも1つの周波数選択回路、及び前記少なくとも1つの能動半導体部品に電磁絶縁を提供するよう前記内部凹部が前記基準接地として機能するよう、前記筐体は、前記平坦端部領域と前記誘電体基板の1つの主面上の金属配線との間の金属-金属導電性結合によって前記誘電体基板に取り付けられる
RFモジュール。
【請求項2】
前記1つの主面上の前記金属配線、及び前記平坦端部領域のうちの少なくとも1つから外側に延在する複数の金属接合バンプと、をさらに備え、
前記金属接合バンプは、前記1つの主面上の基準接地金属配線の各々と、前記筐体の主面上の前記平坦端部領域との両方に係合し、
前記金属接合バンプは、接合圧力によって圧縮され、金属-金属導電性結合を強化し、前記筐体の前記内部の前記堆積された導電性金属コーティングと共通の基準接地を確立する、
請求項1に記載のRFモジュール。
【請求項3】
前記RFモジュールの外部環境からの汚染に対して前記RFモジュールの内部の連続的なシールを提供するために、前記筐体は、その周縁の周りに、前記誘電体基板の前記1つの主面の周縁の近くに配置された前記金属配線と係合し、対応する平面端部領域を有する第1の延在連続周壁を有する、請求項1に記載のRFモジュール。
【請求項4】
前記筐体は、前記平坦端部領域の1つを有する、少なくとも1つの突出長手方向半島壁を、さらに備え、
前記少なくとも1つの突出長手方向半島壁は、基準接地であり、前記少なくとも1つの長手方向半島壁の一方の側の任意の周波数選択回路及び能動半導体部品を、前記少なくとも1つの長手方向半島壁の他方の側の他の周波数選択回路及び能動半導体部品から電磁気的に分離する、
請求項1に記載のRFモジュール。
【請求項5】
前記少なくとも1つの突出長手方向半島壁は、前記少なくとも1つの突出長手方向半島壁の一方の長手方向側の第1の信号経路と、前記少なくとも1つの突出長手方向半島壁の他方の長手方向側の第2の信号経路とを電磁的に分離し、
前記第1の信号経路及び前記第2の信号経路の前後方向への蛇行を可能にし、前記RFモジュールに必要とされる前記誘電体基板の総面積を最小限にする、
請求項4に記載のRFモジュール。
【請求項6】
前記基準接地として機能する前記誘電体基板の両主面上の金属配線を接続するように配置された、複数の導電性貫通孔ビアと、
各列の導電性ビアが互いに隣接し、前記RFモジュール内のRF信号の0.1波長未満の間隔で配置されている前記導電性ビアの複数の列であって、前記導電性ビアの列は、前記少なくとも1つの周波数選択回路及び前記少なくとも1つの能動半導体部品の周辺端部の少なくともいくつかの近くで前記誘電体基板内に配置されている、複数の列の導電性ビアと、
をさらに備える、請求項1に記載のRFモジュール。
【請求項7】
前記筐体は、
半導体微細加工された前記内部凹部と、
前記半導体微細加工された内部に堆積された2μm未満の山-谷の粗さを有する金属と、
を有する誘電体ウェハを備える、
請求項1に記載のRFモジュール。
【請求項8】
少なくとも1つの主面上に配置された基準接地として機能する金属配線を有し、平坦な誘電体基板の上に配置されたRFに影響を受ける電子部品の電磁シールドを提供するための半導体技術実装された筐体であって、
微細加工された半導体製の内部を有する誘電体ウェハと、
内部の外方に延在する周壁の間に画定された内部の凹部であって、前記周壁は、互いに平行であり同一平面にある平坦端部領域を有し、前記凹部の各々は、前記筐体の前記平坦端部領域が前記誘電体基板の1つの主面と係合するとき、前記電子部品を囲み、電磁気的隔離を提供するように寸法決めされ、
前記平坦端部領域、及び前記凹部を含む、前記筐体のすべての内部表面上に堆積された導電性金属コーティングと、
を備える筐体であって、
前記平坦端部領域は、前記誘電体基板の前記1つの主面上の前記金属配線と係合するように寸法決めされ、係合されると、前記内部の前記凹部が前記基準接地の一部を形成する、
筐体。
【請求項9】
前記平坦端部領域から外側に延在する複数の金属接合バンプをさらに備え、
前記複数の金属接合バンプの各々は、前記基準接地として機能する前記1つの主面上の前記金属配線と係合するように寸法決めされ、
前記金属接合バンプは。接合圧力下で圧縮可能であり、金属-金属導電性結合を強化する、
請求項8に記載の筐体。
【請求項10】
前記筐体は、その周縁の周りに、前記誘電体基板の前記1つの主面の周縁の近傍に配置された前記金属配線と係合するように寸法決めされた対応する前記平坦端部領域を有する、第1の連続延在周壁を有し、
前記筐体は、前記誘電体基板と係合されたとき、RFモジュールの外部環境からの汚染に対する前記RFモジュール内部の連続するシールを提供する、
請求項8に記載の筐体。
【請求項11】
前記平坦端部領域の1つを有する、少なくとも1つの突出する長手方向半島壁をさらに備え、
前記少なくとも1つの突出する長手方向半島壁は、前記筐体が前記誘電体基板に取り付けられたとき、前記長手方向半島壁の一方の側の信号経路と、前記信号経路の前記長手方向半島壁の他方の側の一部とを電磁分離するように配置され、
前記信号経路の前後方向への蛇行を可能にし、前記誘電体基板の総面積を最小化する、
請求項8に記載の筐体。
【請求項12】
前記内部の前記凹部は、半導体微細加工され、2μm未満の山-谷の粗さを有する堆積金属を有する、請求項8に記載の筐体。
【請求項13】
筐体が基板と係合する前記基板の上に配置された高周波RF部品に電磁シールドを提供する半導体技術実装筐体を製造する方法であって、
凹部の壁が位置する領域を画定するシリコンウェハの主面上の領域にコーティングを塗布し、
コーティングによって保護されていないシリコンの層を第1の深さまでエッチング除去し、前記第1の深さのシリコンは、凹部の底部の各々を画定し、
コーティングを除去し、
スパッタリングされた金が壁の端部、凹部の底部、及び壁の側面を被覆するように、シリコンウェハの露出面の全体を金でスパッタリングし、
前記スパッタリングされた金で覆われた領域を金でメッキする、
ことを含む方法。
【請求項14】
凹部の壁が位置する領域を画定するシリコンウェハの主面上の領域に別のコーティングを塗布し、別のコーティングは、ボンディングバンプが位置する壁に沿った小さな孤立領域を表し、
前記別のコーティングによって保護されていないシリコンの第1の層を第2の深さまでエッチング除去し、第2の深さのシリコンは、壁の頂部を画定し、
前記別のコーティングを除去し、
前記スパッタリング、及び前記メッキは、ボンディングバンプにも適用される、
とのステップをさらに含み、請求項13に記載のステップの前に実施する、
請求項13に記載の方法。
【請求項15】
前記凹部内の前記メッキされた金の表面は、2μm未満の山-谷粗さを有する、請求項13に記載の方法。
【請求項16】
前記ボンディングバンプとボンディングバンプとの間隔は、使用時の最高周波数の1/4波長の1/5未満である、請求項14に記載の方法。
【請求項17】
前記エッチングは、反応性イオンエッチングである請求項13に記載の方法。
【請求項18】
前記エッチングは、深堀反応性イオンエッチングである、請求項13に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願
本出願は、2020年4月28日に出願された「半導体製造を用いて微細加工された内部を有する筐体を有するフィルタ」という名称の米国特許出願第16/860,642号の一部継続出願であり、その内容全体が参照により本明細書に組み込まれる。
【0002】
本発明の実施形態は、能動及び受動RF装置の性能を向上させ、ユニット間の再現性のある性能結果をもたらす製造性を提供する、微細加工された内部によって構成される筐体を有する、半導体製造技術を使用して作製された能動及び/又は受動装置を有するRFモジュールに関する。
【背景技術】
【0003】
高周波数、即ち1GHz以上の周波数を用いた、能動装置及びフィルタは、様々な材料及び技術を使用して構築されてきた。しかしながら、極端な温度にわたって安定した高いQ及び低い入力損失を有する装置及びフィルタを製造することは困難である。さらに、このような高周波装置及びフィルタをパッケージ化して、所望のRF絶縁を提供し、実質的に同じ性能特性を繰り返し得るように製造できるRFモジュールを設計することは困難である。これらの課題を実質的に克服する装置及びフィルタ、ならびにそのような装置及びフィルタをパッケージングするための方法が必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態の目的は、これらの課題を実質的に満たすRFモジュールを提供することである。
【課題を解決するための手段】
【0005】
例示的なRFモジュールは、高周波数成分を接続し、基準接地を提供する金属配線を1つの表面上に有する誘電体基板を含む。基板の他の表面上の他の金属配線もまた、基準接地を提供する。半導体製造技術を使用して作られた筐体は、基板に取り付けられ、基準接地に接続された延在壁によって画定された導電性内部凹部を有する。凹部は、部品を各々取り囲み、電磁シールドを提供する。半導体技術を用いた筐体の製造者による壁及び凹部の位置及び滑らかさにおける寸法精度は、RFモジュールの再現可能な単位対単位RF特性を提供する。筐体を基板に取り付ける1つの方法は、基板上の基準接地金属配線と係合するために、壁から外側に延在する複数の金属接合バンプを使用する。印加された圧力及び熱は、接合バンプを変形させて、金属-金属接合を形成する。
【0006】
筐体が基板と係合したとき、基板上に配置された高周波RFコンポーネントの電磁シールドを提供する、実施される半導体技術筐体を製造するための例示的な方法が説明される。コーティングは、シリコンウェハの主面上の領域に適用され、この領域は、凹部の壁が配置される場所を画定する。コーティングによって保護されていないシリコンの層は、第1の深さまでエッチング除去され、第1の深さのシリコンは、各々の凹部の底部を画定する。コーティングが除去され、シリコンウェハの露出表面の全体が好ましくは金でスパッタリングされ、その結果、スパッタリングされた金が壁の端部、凹部の底部、及び壁の側面を被覆する。次に、金でスパッタリングされた金で覆われた領域を金でメッキする。
【0007】
例示的な筐体は、半導体技術を使用して作製され、基板の少なくとも1つの主面上に配置された金属配線を有する、実質的に平面の誘電体基板上に配置された電子RF感応性部品の電磁シールドを提供する。RF感応部品は、フィルタ及び受動素子の両方、ならびにMMIC及びデジタルチップ等の能動装置を含むことができる。筐体は、外向きに延在する周壁の間に画定される凹部を含む、微細加工された半導体製作内部を有する誘電体ウェハから作製される。周壁は、互いに平行であり、同じ平面内にある実質的に平坦な端部領域を有する。凹部は、筐体の平坦な端部領域が基板の表面上の接地基準配線と係合するときに、各々の電子部品を囲み、各々の電子部品のための電磁気的絶縁を提供するように寸法決めされる。導電性金属コーティングは、実質的に平坦な端部領域及び凹部を含む筐体のすべての内面上に堆積される。実質的に平坦な端部領域は、基板の表面上の基準接地金属配線と係合し、電気的に接続するように寸法決めされ、その結果、係合されると、内部凹部が基準接地の一部を形成し、部品の電磁シールドを提供する。好ましくは、電磁シールドを強化するために、基板の表面上の基準接地金属配線はウェハ貫通ビアを使用して、基板の裏面上の接地面に接続される。全体として、下から上に、裏面金属、ウェハ貫通ビア、基板の表面上の接地金属配線、ボンディングバンプ、筐体の実質的に平坦な端部領域上の導電性金属、及び内部凹部上のメタライゼーションは、密閉された部品の電磁シールド(例えば、「ファラデーケージ」)を提供する。
【0008】
本発明の例示的な実施形態の特徴は、説明、特許請求の範囲、及び添付の図面から明らかになるのであろう。
【図面の簡単な説明】
【0009】
図1】本発明の実施形態に係るフィルタの分解斜視図である。
図2】要素と層との間の関係を示す、本発明の実施形態に係るフィルタの分解図を示す。
図3】底面メタライゼーションに対する基板の上面に配置されたメタライゼーションの上面図を示す。
図4】上面メタライゼーションに対する基板の底面に配置されたメタライゼーションの底面図を示す。
図5】本発明の実施形態に係る組み立てられたフィルタの代表的な断面図を示す。
図6】本発明の実施形態に係る例示的な筐体のコーナの拡大を示す。
図7】フィルタへの、及びフィルタからの信号の結合に関連する上面メタライゼーションの拡大詳細を示す。
図8】本発明の実施形態における、高性能な外部マイクロストリップ伝送線と懸架ストリップ線との間の移行を支持する構造の分解詳細図を示す。
図9A】例示的な筐体を製造するための処理ステップを示す。
図9B】例示的な筐体を製造するための処理ステップを示す。
図9C】例示的な筐体を製造するための処理ステップを示す。
図9D】例示的な筐体を製造するための処理ステップを示す。
図9E】例示的な筐体を製造するための処理ステップを示す。
図9F】例示的な筐体を製造するための処理ステップを示す。
図9G】例示的な筐体を製造するための処理ステップを示す。
図10】本発明の実施形態に係る、周波数範囲にわたる例示的なフィルタの性能特性を示すグラフを示す。
図11】本発明の実施形態に係るRFモジュール用の例示的な基板を示す。
図12】裏面メタライゼーションが除去された、図11の実施形態の他の主面を示す。
図13】部品が追加された図11の実施形態を示す。
図14】それぞれにRF絶縁を提供するために、RFモジュールの基板上の各々の部品を囲むように配置されたチャネル及び凹部を有する、本発明の実施形態に係る例示的なカバーを示す。
図15】カバーが開いた状態の本発明によるRFモジュールの分解斜視図を示す。
図16】カバーが基板に係合している、本発明による完全に組み立てられたRFモジュールの斜視図を示す。
図17】例示的なRFモジュールの出力性能のグラフである。
図18】例示的なRFモジュールの出力における基本周波数の抑制を示すグラフである。
【発明を実施するための形態】
【0010】
本発明の一態様は、基板、フィルタ、及び能動MMIC部品を含むRFモジュールを構成する要素のための導電性筐体を、再現可能に製造することに関連する困難性の認識にある。導電性筐体は、周囲の内壁全体に沿った電流のための効果的な接地構造を提供しなければならない。このような困難を認識すると、組み立てられた筐体の周囲に効果的な連続的な接地構造を提供するために、ならびに上部及び底部のメタライゼーション接地配線を連結するために、確実かつ繰り返し製造することができる筐体設計が生じる。これらの困難を克服することに関する詳細は、以下の説明を考慮して当業者によって認識されるのであろう。
【0011】
ダイプレクサの例示的な実施形態は、本発明の実施形態に関連する特徴及び改善を伝えるための受動RFモジュールの一例として使用される。ダイプレクサは、単一の入力における入力信号を、2つの別個の出力に分離する1つのフィルタのタイプとして機能し、一方の出力は、第1の周波数範囲内の周波数を有する入力信号を含み、他方の出力は第2の周波数範囲内の周波数を有する入力信号を含み、第1及び第2の周波数範囲は異なる。本明細書で使用するとき、「フィルタ」は、筐体内に配置することができる基板上に配置するのに適したRF、マイクロ波、又はミリメートル波方式の任意のタイプの周波数選択回路を指す。例えば、フィルタは、ダイプレクサ、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、多機能フィルタ、マルチバンドフィルタ、電力分割器/コンバイナ、共振器、カプラ、スパイラル/コイル/トロイドインダクタ、金属-絶縁体-金属(MIM)キャパシタ、相互嵌合キャパシタ、垂直(即ち、バイア間)キャパシタ、バランス、減衰器、位相シフタ、任意の層間移行、同じ層間タイプからラインタイプへの移行などを含むことができるが、これらに限定されない。
【0012】
図1は、底部筐体105と上部筐体110とからなる2片筐体を有するフィルタ、即ちダイプレクサの例示的な実施形態100を示す。実質的に平坦な基板115は、動作準備完了組立品において、底部筐体105と上部筐体110との間のサンドイッチのように封入されるようにサイズ決めされる。基板115は、上部メタライゼーション125を支持する上面120と、底部メタライゼーション135を支持する底面130とを有する。入力ポート140は、1つの周波数範囲の信号を出力ポート145にルーティングし、別の周波数範囲の周波数を出力ポート150にルーティングする、周波数選択回路において、入力信号を受信する。底部筐体105は、出力ポート145に関連する凹部領域160と、出力ポート150に関連する凹部領域165とを分離する長手方向中心半島155によって部分的に分割される内部凹部領域を含む。底部筐体105及び半島155の上面の両方の上側周面は、基準接地(電位)を表す。上部筐体110は、組み立てられた位置で入力ポート140に隣接して配置される切り欠き部170を除いて、底部筐体と実質的に同様である。切り欠き部170は、基板115上の入力ポート140に機械的支持を提供することによって、外部プローブ又はラインによる入力信号の結合を容易にする。同様に、出力ポート145及び150に対向する上部筐体の切欠き部分は、これらのポートとの接続のためのクリアランスを容易にする。組み立てられると、半島155は、一方の表面上の基板115に係合し、上部筐体上の対応する半島は、半島155に対向するように他方の表面上の基板115に係合し、基板貫通ビアによって相互接続されると、2つの対向する半島によって分離された2つの平行な凹部を形成する。2つの半島及び基板貫通ビアによって形成される接地構造は、この例示的なフィルタにおいて、2つの凹状空洞(「チャネル」)の間のマイクロ波分離壁として機能する。なお、半島は、カバーの内壁である。カバーは、半島に加えて「島」を有することもできる。カバーの内側表面及び突出表面がメタライゼーションされるとき、島及び半島も同様に同時にメタライゼーションされる。それらは、典型的には絶縁、デモデリング、フィールドシェーピング、及びインピーダンス制御の目的のために、「内側」内壁を提供する。島及び半島によって寄与されるものを含む内壁、凹部表面、突出表面、ならびに両方のカバー及び基板貫通ビアの接合バンプは、すべて基準接地構造の一部であることに留意されたい。これらは、組み立てられると、密閉されたストリップ線回路のために、単一に接続された接地構造、又は「ファラデーケージ」を形成する。島及び半島は、任意の異なる輪郭付けされた周辺部を有することができ、これは、製造技術に困難をもたらさない。
【0013】
例示的なダイプレクサ100は、入力ポート140において入力された0.5GHzから10GHzの間の周波数を有する入力信号を、第1の経路に沿って第1の出力145へ導き、11GHzから20GHzの間の入力信号を第2の経路に沿って第2の出力150へ分離するように設計される。第1及び第2の経路に関連する回路は、第1及び第2の出力の各々に結合されるべき信号に対しては、低い入力損失を提供し、一方、各々の経路を通して結合されることが望まれない他の信号に対しては、実質的に高いインピーダンスを提供する。そのような周波数において、例示的な回路は、周波数選択を提供するために、キャパシタ、インダクタ、及び伝送線の等価物として機能するそれぞれのメタライゼーション配線によって実装される。
【0014】
図2は、例示的なフィルタ(ダイプレクサ)200の代表的な分解図を示しており、図1に記載された要素は、同じ参照番号によって示され、識別されている。底部層205及び上部層210は、それぞれ、底部筐体105及び上部筐体110の内面上に堆積された導電性金属層を表す。底部層205の長手方向周縁部215及び上部層210の長手方向周縁部220は、それぞれ、底部筐体105及び上部筐体110の内面の長手方向縁部まで延在する。同様に、底部メタライゼーション135の長手方向周辺部225及び上部メタライゼーション125の長手方向周辺部230は、それぞれ、底部筐体105及び上部筐体110の内部表面の長手方向縁部まで延在する。基板上の底部及び上部メタライゼーション層135及び125の周辺部225及び230は、基準接地が望まれるメタライゼーションを表す。また、上部メタライゼーション層は、基準接地に対して入力信号を伝送する信号配線126を含む。基板120の長手方向周辺部に沿った複数のメタライゼーション貫通孔ビア240は、嵌合する底部及び上部メタライゼーション層135及び125のそれぞれの嵌合領域間の有効な接地接続を提供する。効果的な接地を確立するために、ビア240は、その空洞の共振周波数のエネルギーが空洞内に結合されるときに周囲のビアによって形成される空の空洞(「キャビティ」)内で生じる望ましくない電磁共鳴でのモード化を防止するために、考慮中の電磁周波数に対して適切な間隔であるべきである。典型的には、ビア間隔は、考慮中の最高周波数の1/4波長(波長の1/4)のわずかな割合、例えば1/5~1/10以下となるように選択される。例えば、20GHz未満の周波数でのモード化を防止するためには、750μm~375μmの間隔で十分である。効果的な接地を強化するために、ビア240は、基板120の内部に配置され、底部金属層135の接地メタライゼーションの内部縁部の近くに係合し、上部金属層125上の対向する接地領域とも係合する。底部堆積金属層205は、底部筐体105の内面内で連続している。即ち、連続的に堆積された金属層が、上面106、内部空洞を画定する内部凹部の頂部107、及び表面106と107との間の実質的に垂直な側壁108上に存在する。上部堆積金属層210も、底部堆積金属層について同様に説明したように連続している。底部筐体105は、側壁に垂直な2つの長手方向側壁104及び2つの端壁103を含む。上部筐体110は、側壁111に垂直な2つの長手方向側壁111及び2つの端壁112を含む。図示のダイプレクサの例では、端壁112の開口部分113が主内部凹部に隣接するように、端壁の外側縁部から実質的に垂直に内部に戻るように延在する。
【0015】
図3及び図4は、基板の上部及び底部にそれぞれ配置された金属被覆の上面300及び底面400の図を示す。組み立てられると、半島155は、一方の表面上の基板115上の接地金属被覆と係合し、上部筐体上の対応する半島は、半島155に対向するように、他方の表面上の基板115上の接地金属被覆と係合し、基板貫通ビアによって相互接続されると、2つの対向する半島によって分離された2つの平行な凹部を形成する。図4に見られる図は、図3に示される図が長手方向に180°回転された状態の、基板の底面上のメタライゼーションの底面図を示す。接地電位半島305は、底部金属層上の接地電位半島405の真上の上部金属層上に位置する。上部金属層内の複数の貫通孔ビア310は、底部金属層内の貫通孔ビア410に対応し、それと実質的に同一であり、上部金属層と底部金属層との間の基板を通る接続を確立する。複数のビアは、上側の金属半島層と底部金属半島層との間に共通の接地電位を確立するために、上側の金属半島及び底部金属半島の幅及び長さに沿ってすべて延在する。接地電位のU字形金属ループ315は、入力ポート140の周りに延在し、それを完全に囲む。同様に、接地電位のU字型金属ループ320及び325も、出力ポート145及び150の各々を囲む。このU字形ループは、プローブと基板との間の空洞における波漏れを、所望の方向とは反対方向に(懸架ストリップ線に)最小化するのに役立つ例示的なフィルタのプローブ-マイクロストリップ-ストリップ線の移行における特徴である。他の移行設計、例えば、ワイヤボンディング(ribbon bonding)又は二重目的(プロービング及びワイヤボンディング)では、そのような接地ループを利用することは必要でなく、又は好ましくない場合があることに留意されたい。この接地ループは、プローブ測定のための高性能広帯域の流れを強化するが、現在の懸架ストリップ線技術の必要な特徴ではない。
【0016】
図3に示されるような配線によって実装される回路の一般的な説明が提供される。しかしながら、当業者は、この説明が特定の例示的なダイプレクサに当てはまり、様々な他のタイプのフィルタ要素を基板上に展開して、伝送線、誘導性部品、容量性部品、分散部品、及び結合部品を含む周波数選択回路を提供することができることを理解するのであろう。そのような部品は、様々な機能を提供するように設計することができ、例えば、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ及びノッチフィルタなどがあり、複数の入力ポート及び/又は出力ポートを含むことができる。加えて、能動回路素子、例えば、トランジスタ、ICなども、筐体内に収容された支持基板上に配置することができる。入力移行部350は、図7に示されるプローブとストリップ線355との間に含まれるマイクロストリップ間の広帯域幅適応を容易にする。マイクロストリップ線及びストリップ線の両方は、50オームの伝送インピーダンスを有する場合、代表的なマイクロストリップは、約3ミルの中心線導体幅を有するが、懸架ストリップ線355は、60ミルである。加えて、マイクロストリップ内の電磁場は、主にマイクロストリップ線の下に含まれ、一方、懸架ストリップ線355内の電磁場は、信号金属配線からカバーの内壁まで、伝播方向を横切る全ての方向に広がる。移行部350は、基板の底部上のくさび形の金属被覆と、隣接するカバー内の輪郭付けされた金属ライニングとを使用して、狭く閉じ込められたマイクロストリップモードから、短距離で、懸架ストリップ線の実質的に大きな空洞まで、場を扇形に広げるのを助ける。開口部113のサイズまでの規則的なチャネル幅からの筐体のテーパは、高性能広帯域遷移のためにフィールドを広げるのを助けるのと同じ目的のために、くさび形のメタライゼーションと共に機能するように設計される。また、ネックダウンマッチングセクション(図7の狭められたセクションを参照)及びプローブパッドの後ろのテールエンドセクションも、40GHzまでの広帯域性能を達成するのに役立つ。領域360は、入力信号が伝送線355によって、上部及び底部の選択回路にそれぞれ結合された2つの伝送線に結合される、共通信号接合を表す。同様に、要素360、365は、ノッチ周波数応答を提供するためにチューニングに関連する開放スタブ伝送線として機能する。要素370は、接続伝送線を表す。伝送線355及び半島305の上に存在する回路素子は、結合して、低域通過フィルタの周波数応答を提供し、例えば、0.5GHz~10GHzの信号は低減衰で通過され、一方、より高い周波数を有する信号は実質的に減衰を被り、即ち、高インピーダンスのためにチャネルの入口において遮断/反射される。要素375は、帯域通過周波数応答を提供する結合線を表す。伝送線355及び半島305の下に存在する回路素子は、結合して、バンドパスフィルタの周波数応答を提供し、例えば、11GHz~20GHz内の信号は、バンドパス周波数範囲内に入り、低い減衰と結合され、一方、範囲外の周波数、即ち、0.5GHz~10GHz信号は、実質的に減衰され、即ち、高いインピーダンスのためにチャネルの入口において遮断/反射される。
【0017】
図4に見られるように、底部メタライゼーションにおけるビアは、U字形接地ループに接続して、2つの金属層間の有効接地を強化する。上部空洞330は、出力ポート145への選択的周波数回路として機能する、上部金属層内に配置された複数の金属配線126を含み、選択的周波数回路は、0.5GHz~10GHzの間の信号に低減衰を提供する一方で、11GHz~20GHzの間の信号に高インピーダンス及び実質的な除去を提供する。同様に、底部空洞335は、上部金属層内に配置された複数の金属配線126を含み、これは、出力ポート150への選択的周波数回路を形成するように機能し、選択的周波数回路は、0.5GHz~10GHzの間の信号に高インピーダンス及び実質的な減衰を提供し、11GHz~20GHzの間の信号に低減衰を提供する。好ましくは、基板コアは、炭化ケイ素であり、その上に高精度メタライゼーションが配置され、同じ製造を使用して製造することができるウェハ貫通ビアは、窒化ガリウム(GaN)高電子移動度トランジスタ(HEMT)製造に使用される。
【0018】
図5は、本発明の実施形態に係る、組み立てられたフィルタの代表的な横断面を示し、この断面は、半島155が存在しない組み立てられたフィルタ上の位置で取られている。底部筐体105及び上部筐体110は、内面205及び210がメッキされた金ライニングを備えるシリコンから作製されてもよい。底部筐体及び上部筐体の金メッキ表面は、それぞれ、底部メタライゼーション135及び上部メタライゼーション125に係合する。基板を貫通する導電性ビア240は、底部筐体及び上部筐体の金メッキ空洞と、接地電位となるべき上部及び底部金属層とを相互接続する連続的な接地接続を提供する。基板120は、好ましくは温度の変化に伴う周波数応答の変動を最小限に抑えるために、温度とともにほとんど変化しない特性を有する炭化ケイ素又は別の材料である。低損失材料(空気、炭化ケイ素)で充填された大きな断面を有する懸架ストリップ線回路は、非常に高いQを容易にし、鋭い帯域エッジ及び拒否ロールオフ(rejection roll-off)を有する低損失フィルタを可能にする。
【0019】
図6は、垂直側壁上に配置された金属メッキ205を有する底部筐体105の代表的な拡大コーナ、ならびに上向きの平面を示す。結合バンプ605は、周縁に沿って、かつ内部半島に沿って、上向き平面から概ね垂直かつ外向きに延在する。ボンディングバンプ605は、底部筐体の全周に沿って間隔を空けて配置され、組み立てられた位置で底部メタライゼーション135と係合する。また、ボンディングバンプは、底部筐体の半島155に沿って延在し、組み立てられた位置で底部金属被覆405と係合する。同様に、ボンディングバンプは、上部筐体の下向き平面から垂直かつ外向きに延在し、接地メタライゼーション125及び接地半島メタライゼーション305に係合する。この例では、ボンディングバンプは、基板上ではなく、筐体上に形成されるが(又は基板上のメタライゼーション)、ボンディングバンプは、基板115の両側に形成される可能性がある。ボンディングプロセスは、好ましくは金メッキされたボンディングバンプを基板上の金メッキされたメタライゼーション表面にボンディングするために、SETによって製造されたFC-300などのツールを使用する、高精度の熱圧縮ボンディングを使用する。ボンディングバンプが基板上に配置された場合、ボンディングされる第2の側は、はるかに高い密度のバンプを有することになり、その結果、底部筐体及び上部筐体の他方に使用される基板の他方の側の対向するボンディングバンプは、第1の筐体を基板にボンディングするために圧力を加えるプロセス中においては、押しつぶされないことになる。
【0020】
図7は、フィルタとの間で信号を結合するために使用されるポート140、145及び150に関連する上面メタライゼーションの拡大された詳細700を示す。これらの3つのポートは、プローブ測定用に設計されている。一例として、ポート140は、入力信号を結合するために使用される接地信号接地ポートである。この詳細に見られるように、U字形接地メタライゼーション315は、入力ポート中心導体140を連続的に270°囲む。この例では、外部プローブ又は相互接続705は、入力ポート中心導体140と係合するように配置された中心金属導体(フィンガ)710を含み、U字形接地金属被覆315の対向する脚と係合するように配置された中心フィンガ710の両側に2つの対向する金属フィンガ715を含む。このポートの構造は、近接部分にインダクタンス及びキャパシタンス等の必要な補償特徴を提供し、それは、プローブ内の場から、基板上の信号搬送配線上への滑らかな移行を可能にし、したがって、プローブから短いマイクロストリップ(即ち、基板裏面上の接地メタライゼーションを伴う伝送線)及び懸架ストリップ線への「移行(transition)」を形成する。
【0021】
図8は、本発明の実施形態における、コンパクト、高性能、広帯域な外部マイクロストリップ線と懸架ストリップ線との間の移行を支持する構造の分解詳細図を示す。プローブ先端の電磁場は、信号ピンと接地ピンとの間において水平方向にある。プローブランディングの圧力を受けるために、底部カバーは、この領域に掘削を有してはならず、したがって、マイクロストリップタイプの伝送線、即ち、基板の裏面にメタライゼーション(接地)を有するものが、プローブランディング領域の近くで使用されなければならない。ビア240及び接地ループ315は、マイクロストリップ配線の下の本質的に垂直な電磁場に対して、プローブ先端における本質的に水平な電磁場を「折り畳む」又は「曲げる」のを助ける。プローブパッド140及びテールエンド片810の隣のネックダウン805は、両方とも、広帯域性能のためのインピーダンス整合を助ける特徴である。次に、マイクロストリップ線とストリップ線との間の接合部であり、マイクロストリップ線の下に集中する本質的に垂直な電磁場は、マイクロストリップ線よりも一桁大きい断面を有する懸架ストリップ線において、全ての方向(下方、上方、側方など)にファンアウトしなければならない。このフィールドファンアウトは、次の機能によって支援される。基板の裏面上のくさび形金属被覆815は、集中マイクロストリップ電磁場が徐々に緩み、ストリップ線内はるかに大きな接地構造への接続を形成することを可能にする「ダイビングボード」と見なすことができる。上部カバー及び底部カバーの両方のテーパは、マイクロストリップストリップ線接合部付近の近接した電磁場に着地表面提供し、着地した電磁場を、それが完全なチャネル寸法を満たすまで、より大きな断面に徐々に拡大する。プローブからマイクロストリップへの移行と、マイクロストリップからストリップ線への移行との間の距離は、小さく、強い相互作用のため、これらは単一移行、即ちプローブからマイクロストリップからストリップ線への移行として見ることができ、設計されるべきであることに留意されたい。ワイヤボンディング、又はワイヤボンディング及びプローブ等、実用的な目的のために、他の移行も設計されている。これらの移行部分は、異なる寸法を有する可能性があるし、又は接地ビア構成を有する可能性がある。しかし、ウェッジ及びテーパ状の地面のような必須の磁場曲げ/拡張特徴は、依然として非常に効果的である。
【0022】
図9A図9Gは、本発明の実施形態に係る、フィルタに関連する例示的な筐体を製造するための処理ステップを示す。この例では、底部筐体105の例示的な断面が、半島壁155を含む位置で示されている。図9Aでは、プロセスが比較的厚い(例えば1mm)シリコンウェハ900で始まる。図9Bに示す次のステップでは、シリコンウェハ900の上面をフォトレジストでパターニングし、反応性イオンエッチング(RIE)を用いて、除去すべきシリコンの領域を微細加工し、即ち、外側に延在するボンディングバンプ905を残す。「微細加工」とは、半導体エッチングと、それに続く金属層の堆積によって、寸法的に正確で滑らかな表面を作り出すことを指す。図9Cに示される次のステップでは、フォトレジストが除去され、酸化物層910がシリコンエッチング中の完全な侵食に耐えるのに十分な厚さで堆積される。次に、図9Dに示すように、フォトレジストパターン915を適用して、3つの壁917になるものを作り出し、RIEを使用して、フォトレジストによって保護されていない酸化物910をエッチング除去する。図9Eに示されるように、図9Dに示されるフォトレジスト915が除去され、筐体内に内部凹部918を形成するシリコンの領域を除去するために深RIEエッチングが使用される。図9Fでは、酸化物910が除去され、長手方向縁部に沿った2つの長手方向壁920と、2つの分離された長手方向凹部932、933を形成する中央の長手方向半島壁925とが現れる。凹部は、例示的なダイプレクサの実施形態では15ミルの深さまでエッチングされ、最大約40ミルの深さであってもよい。これに続いて、壁の関連する端部、ボンディングバンプ、垂直壁、及び平面凹部を含む、露出した上向き表面のすべてにわたって、金930の相対的に薄い層がスパッタリングされる。したがって、壁920及び925の露出した端部、ならびに接合バンプ及び凹部領域はすべて、金でスパッタリングされる。図9Gに示されるような最終ステップにおいて、金で先にスパッタリングされた領域の全てが、今度は金のより厚い層でメッキされる。この例では、ボンディングバンプが25μmの直径、1.6μmのバンプ高さを有し、好ましくは200μmの距離だけ離間される。通常、最大間隔は約4分の1波長であるが、実現可能であれば、10分の1波長が好ましい。
【0023】
微細加工によって達成される筐体の内部凹部及び内部表面の優れた寸法精度、及び表面平滑性は、再現性の高い特性及び性能を有し、電気損失が低いフィルタを製造する能力にとって重要である。機械加工、EDM、エレクトロフォームなどの従来の機械的製造技術によって製造された筐体は、0.2ミル~1ミルの範囲の公差を有し、これは、本明細書に記載される半導体技術によって提供される精度よりも1~2桁大きい。加えて、機械加工からの表面粗さは典型的には、半導体技術によって達成される粗さの5倍であり得、これは追加のRF信号損失をもたらす。例えば、約9.4μmの山-谷粗さを有する機械加工された銅ハウジングと比較して、例示的な筐体内の微細加工された内面は、2μm未満、即ち1.3μmの山-谷粗さを有する。これは、滑らかさの7倍を超える改善を提供する。
【0024】
導電性エポキシペーストはシリコンとSiCとの組み立てを達成するために利用することができるが、導電性ペーストはしみ出し、厚さのばらつき、空隙、及び電気的接触不良など、ならびに配置精度に関して、制御するのがより困難な技術を提供する。
【0025】
ビアに関して、基板上の対向する表面上の接地メタライゼーションと接続する直径50μmのメタライゼーションされたウェハ貫通ビアは、高分離電磁ビアフェンスを形成するために使用される。シミュレーションは、ビアが最小100μmのピッチで離間されたときに、100GHzまでの高い絶縁を提供するのに使用されてもよいことを示した。ビアフェンス及び金メッキされたシリコン筐体壁は、2つの分離された周波数回路の個々の要素のクロスカップリングを最小限に抑えるために、それら自体の電磁的にシールドされた空洞に効果的に入れられることを可能にする。ウェハ貫通ビアは、上部筐体と底部筐体との間のRF帰還電流のための実質的に連続的な接地導通を促進し、製造後のフィルタのプローブ試験を可能にする。金メッキされたシリコン筐体壁及びビアフェンスによって形成される「壁」は、チャネルを分離するために使用され得るだけでなく、個々のフィルタ要素を分離するためにも使用され得ることに留意されたい。従来の開放面印刷されたフィルタ設計は、フィルタ要素間の近接結合が推量をもたらし、フィルタの幾何学的形状を微調整する際に繰り返されるシミュレーションサイクルを避けられないので、多くの場合、より長い設計サイクルを必要とする。個々のフィルタ要素間の分離は、このような望ましくないクロスカップリングを排除し、したがって、迅速な開発及びコンパクトなレイアウトを可能にする。
【0026】
表1に見られるように、厳しい製造公差は、特に厳しいカットオフ特性、高いアイソレーション要件、及び高い再現可能な性能を必要とするフィルタの場合、初回パスでの成功及び製造再現性を設計するために重要である。
【0027】
【表1】

【0028】
図10は、例示的なフィルタ(ダイプレクサ)の周波数範囲にわたる性能特性を示すグラフを示す。このグラフは、対象となる例示的な周波数、即ち0.5GHz~25GHzの周波数に対するdBとしてプロットされる。線1005は、0.5GHzと10GHzとの間の入力信号に対して非常に低い損失を示す出力ポート145からの信号に関連する出力特性を表し、約11GHzで急激に減衰し、約12GHzから24GHzまで約50dB減衰する。線1010は、ANSYS社の有限要素周波数領域解析ツール「HFSS」を使用して、出力ポート145における信号の投影特性を表す。投影された特性と実際の測定された特性との間に極めて密接な対応が存在することは明らかであろう。これは、上述の厳しい製造公差に起因する。線1015は、約10GHz~0.5GHzから少なくとも30dB(及び減少する周波数でより大きい)減衰し、約11GHzで急激に増加し、11GHz~20GHzの間の信号に対する非常に低い損失を示す、出力ポート150からの信号に関連する出力特性を表す。線1020は、上記と同じHFSSモデルを使用する出力ポート150における信号の投影特性を表す。ここでも、投影された特性と実際の測定された特性との間に極めて密接な対応が存在することが明らかであろう。モデル解析によって投影された特性と、製造の第1のパス上の製造されたダイプレクサの実際の測定された特性との間の密接な対応は、優れた設計及び製造技術を表す。また、1回目に製作されたダイプレクサのユニット間のばらつきも優れており、製作されたユニット8個中7個がほぼ同一の性能を示した。
【0029】
本発明の上記の例示的な実装形態を本明細書で詳細に図示し説明したが、本発明の趣旨から逸脱することなく様々な修正、追加、置換などを行うことができることが当業者には明らかであろう。例えば、段落[18]に記載されたものを含む他のマイクロ波回路を実現することができる。シリコン空洞は、異なる高さとすることができ、ボンディングバンプは、インジウム-金もしくは金-スズ、又は銅ピラーボンディングなどの共晶ボンディングを含む、様々なチップ及びウェハボンディング技術を使用して作製することができる。ボンディングバンプは、シリコンの代わりに基板115上に作製することができ、組立品は、より小さいフィルタサイズのブロックではなく、ウェハ全体としてボンディングすることができる。空洞の高さは、シリコンエッチングツールの製造能力によってのみ制限される。2つの異なるエッチング深さを有するシリコン空洞が可能であり、テラヘルツ導波路装置において使用され得、本明細書に記載されるタイプのフィルタにおいて使用され得る。基板115は、ウェハを貫通する導電性ビアが存在する限り、5ミル厚のアルミナなどの別の材料から作製することができる。
【0030】
図11は、本発明の実施形態に係るRFモジュール1100(図16に示す)の例示的な基板1102を示す。例示的なRFモジュールは、いくつかのモノリシックマイクロ波集積回路(MMIC)と、3つのフィルタと、例えば、その出力にローカルRF信号発振器を提供できる、増幅された2倍(x2)の周波数乗算器を実装するチップ減衰器と、から構成される。
【0031】
単結晶炭化ケイ素などの平面の絶縁基板1102は、上面及び下面の主面を有し、上面は、図11に示されている。トップサイドメタライゼーション1110は、基板1102上に配置された要素を横断するRF信号のための信号及び接地の両方を画定する。接地に接続されていない複数の内部メタライゼーション配線1115は、RF信号のための伝送経路を提供するとともに、電気部品、例えば、フィルタ、伝送線などを画定する。上側メタライゼーション1110の周縁部の近くには、連続的な中断されない導電性接地経路が存在し、カバー1400と協働して、内部電気部品を囲む周縁部の周りに効果的な中断されないRF接地シールを提供することを可能にすることが観察され得る。基板1102内のウェハ貫通ビア1195は、隣接するビア間の間隔がRFモジュールで使用される周波数において1/4波長、例えば0.1波長よりもはるかに小さいので、基板の主面を横切る有効な接地フェンスを提供する。好ましくは、基板の厚さ、及びビアの間隔は、動作中にモジュール内で生成される最高周波数信号又はスパーズ(Suprs)を、上限周波数が超えるように選択される。また、提供されるRF隔離に加えて、そのようなシールは、RFモジュールの劣化又は故障につながり得る外部環境内の埃及び他の汚染物質が内部に入り込むことを防止する。
【0032】
入力信号と出力信号とを結合するポートは、RF絶縁を維持し、外部汚染物質がRFモジュールの内部に入るのを防止することに関して課題を提供する。導電性入力ポート1120は、内部のRF分離及び物理的封止を依然として容易にしながら、第1の電気部品1125、例えばフィルタに接続されなければならない。図12に示される分解断面で見られるように、メッキ貫通ビア1130は、上側導電性入力ポート1120を、貫通メッキ貫通ビア1135を上側第1電気部品1125と接続する下側メタライゼーション1122に接続する。図11に見られるように、上面のメタライゼーション1122の上の領域1137は、接地メタライゼーション1110で覆われている。この領域は、カバー1400の導電性壁との対応する係合を可能にし、入力信号が対応する第1の電気部品に結合されることを依然として可能にしながら、基板の上面の周囲付近に連続的なRF接地及び物理的シールを維持する。導電性出力ポート1140は、入力ポートと同様に、最後の電気部品1145に結合される。好ましくは、DC電圧は、中断されないRF接地及び基板1105の周辺の周りのカバーの物理的シールを容易にするために、同様の方法で内部能動部品に結合される。RF信号経路のそのようなルーティングは、反転ブリッジと見なすことができる。
【0033】
例示的なRFモジュール1100、増幅されたx2乗算器は、直列ローパスフィルタ1150を使用して、入力RF信号をベース周波数でフィルタリングし、x2乗算され、RFモジュールによって増幅される。このフィルタは、ベース周波数信号においては低い減衰を提供し、x2周波数においては実質的な減衰を提供する。2つのGaAs高電子移動トランジスタ(HEMT)回路ダイ1155及び1160は、ベース周波数RF信号の増幅を提供し、その後、フィルタ1165によってバンドパスフィルタリングされる。増幅されたベースRF信号は、減衰器ダイ1172に結合された出力を有する周波数乗算器として使用されるInPダイオード回路ダイ1170に結合され、その後、別のGaAs HEMT増幅器1175が結合され、その出力は信号出力ポート1140に結合される前にバンドパスフィルタ1180に接続される。減衰器1172は、増幅器ダイ1175から乗算器ダイ1170への反射を低減し、したがって、より良好な「整合された」負荷を乗算器回路1170に提供する。バンドパスフィルタ1180は、x2周波数信号に低減衰を提供する一方、基部x1周波数信号に実質的な減衰、例えば、60dBを提供し、よって、x2周波数信号の振幅と比較して出力ポートにおけるその振幅を最小化する。
【0034】
3つの増幅器1155、1160、1175の各々は、DC入力電圧上の任意のRF信号を最小化するために、対応するDC電圧入力1190及び対応するチップキャパシタ1185を有する。好ましくは、上部及び底部導電性接地領域を接続する、密に離間したインライン金属メッキ接地貫通孔ビアから形成される3次元又は垂直「フェンス」1195は、3つのマイクロストリップフィルタの横方向縁部に沿って配置され、上部及び底部接地の間に有効な接地面を提供し、他のすべての部品に対して高い絶縁を提供する。同様に、垂直フェンス1195は、好ましくは増幅器及び乗算ダイオードの周囲に近接して配置される。したがって、能動部品、即ち増幅器及び乗算器、ならびに受動部品、即ちフィルタ及び減衰器などの部品のすべては、それら各々に「空洞(キャビティ)」内に封入され、他の部品との絶縁が提供される。さらに、空洞は、各チップ/部品の外形(横方向周辺部)を、半導体製造工程が可能な限り密接に描くことから、空洞の共振を、金属ハウジングを機械加工することによって形成される典型的にはるかに大きい空洞で達成され得る周波数よりも、はるかに高い周波数を得られる最小空洞(製造公差のためのマージン以外)を提供する。例えば、増幅器IC及びダイオード乗算器は、自動ピックアンドプレースツールによって、導電性エポキシなどによって上面上のそれぞれの接地領域に取り付けられ、信号/制御線は、基板1102上のそれぞれの導体領域にワイヤボンディングされ得る。
【0035】
図12は、図11の基板の他の主面を示し、裏面側接地メタライゼーションと上面側接地メタライゼーションとを接続するメッキされた貫通孔ビアをより良く示すために、裏面メタライゼーションが除去されている。この図では、密接に離間したインラインメッキ貫通孔ビアからなる垂直フェンス1195をより容易に見ることができる。増幅器及び乗算ダイオードモジュールが取り付けられる接地領域内の接地貫通孔ビアは、接地を強化する。
【0036】
図13は、MMICダイ部品が追加された図11の実施形態を示す。即ち、3つの増幅回路ダイ、減衰器回路ダイ、及び増倍ダイオード回路ダイは、導電性エポキシで実装され、ワイヤボンディングによって対応する導電性パッドに電気的に接続される。任意の他の別個の部品、例えば、バイパスコンデンサなども取り付けられ、例えば、エポキシ化され、ワイヤボンディングされる。3つのフィルタにおけるQを増加させ、損失を最小限にするために、3つのマイクロストリップフィルタは、好ましくは基板製造の一部として形成され、前面メタライゼーションの残りの全てと同時に基板の表面上に印刷される。そのような「集積」又は「印刷」フィルタは、部品数を減らすため、チップ取り付け及びワイヤボンディングの労力を節約するため、ならびにチップ取り付け及びワイヤボンディングによって引き起こされる変動をなくし、性能の高い精度を得るために、可能な限り好ましい。他には、フィルタが別々に製造され、基板の表面に接合されてもよい。
【0037】
図14は、本発明の実施形態に係る例示的なカバー1400を示しており、カバーは、基板1102に取り付けられ係合するとき、互いに、及び外部環境からの部品のRF及び磁気絶縁を提供するために、基板1102上の対応する部品1150~1180を個々に囲むように配置された参照番号付きの凹部1450~1480を有している。カバー1400は、好ましくは、平面1410を有するシリコンウェハ1405で作られる。凹部の底部1415及び側壁1420、並びに平面1410は、導電性金属、例えば金でメッキされる。
【0038】
RF INPUTにおける前述の反転ブリッジ構造から始めて、連続的な凹部チャネルは、RF OUTPUTにおける反転ブリッジ構造まで蛇行しながら伸びる。連続的な凹部は、カバーが取り付けられると、基板上の実装された電子部品及び集積フィルタを囲み、また、それらの間の相互接続を囲む。カバーは、電気素子間の電気的及び磁気的絶縁を提供するので、素子のレイアウトは、最小限の領域を有するRFモジュールを可能にするように折り畳まれてもよい。図13に見られるような信号の流れの方向に関して、信号はフィルタ1150、増幅器1155及び1160を通って左から右に流れ、180°回転し、フィルタ1165を通って右から左に流れ、ダイオード乗算器1170に入り、増幅器1175及びフィルタ1180を通って左から右に流れ、最終的に180°回転する。図14に最もよく示されるように、半島1430及び1435は、基板によって提供されるRF接地と組み合わせて、信号経路が2回の180°回転を受けることを可能にする信号分離を提供し、電気部品によって占有される領域を最小限にする。この例示的な実施形態では、3つのMMICチップ1170、1172、及び1175は、半導体製造によって許容される最小間隔で互いに隣接して配置され、ワイヤは基板上の中間配線を通ることなく互いに接合される。このような「チップ・ツー・チップ」ボンディングは、空間を節約するために使用することができる。機械加工されたハウジングと比較すると、1472のネッキングダウン(急に制御された物理的移行)のレベルを達成することは、不可能ではないにしても、可能性が低い。したがって、機械加工されたハウジングでは、3つのMMIC1470、1472、及び1475は、空洞に関連して望ましくないより低い共振周波数をもたらす可能性が高い、単一の共通する、より大きい空洞内に一緒に配置される可能性が高い。本発明の本実施形態に示される技法は、機械加工されたハウジング内の単一のより大きな空洞であったものであろうものが、別々のより小さな空洞に分割されることを可能にし、したがって、より大きな空洞、例えば、より低い共振周波数などに関連する懸念を回避する、半導体制御公差を提供する。
【0039】
図15は、基板1102の上面との組み立て及び係合の準備ができた位置に示されたカバー1400を有するRFモジュール1100の分解斜視図を示す。カバーの凹部は、それぞれの電気部品の周りにシールを提供するように位置合わせされることが分かるのであろう。
【0040】
図16は、カバー1400が基板1102と係合している、本発明による最終的に組み立てられたRFモジュール1100の斜視図を示す。もちろん、カバー1400の1410上のメタライゼーションが、基板1102のそれぞれの上面メタライゼーション1110と物理的かつ電気的に係合して、電気部品のための電磁絶縁を提供することが重要である。また、この係合は、外部汚染物質の侵入から保護するために、RFモジュールの周囲付近に連続的な物理的シールを提供する。この結合は、好ましくは基板上及びカバー上の当接表面メッキの間に金-金熱圧着結合を形成するために、高精度チップボンダを使用して達成される。好ましくは、2つの当接面の表面のうちの少なくとも1つは、熱圧着結合の形成を向上させるために、上述のように結合バンプを含む。あるいは、別の技術、例えば、導電性エポキシなどを使用して、カバーを基板の接地メタライゼーションに導電的に接合することができる。チップボンダは、基板に対するカバーの許容可能な配置精度、例えば、0.5ミルを提供する。
【0041】
RFモジュールは、半導体ウェハ製造プロセスを使用して作製される。このプロセスは他のプロセス、例えば、金属のシートを曲げることによって、又は空洞を形成するために金属のブロックから金属を機械的に穿孔/除去することによって作製されたカバーよりも、寸法的にはるかに精密であり、再現可能で特にカバーに限定されない部品を生成する。基板は、0.5um線幅の寸法精度で、3.5umの金からなる前面(上部)側導電性メッキを有する炭化ケイ素ウェハを利用することができる。基板裏面プロセスは、基板を254umに薄くし、誘導結合プラズマを使用して、150umの直径を有する貫通ウエハビアをエッチングし、次いで、2um線幅の寸法精度で3.5umの金メッキをパターニングすることによって得られてもよい。
【0042】
カバーは、微細加工され、金でメッキされた厚さ40ミルのシリコンウェハから成ってもよい。凹部(空洞:キャビティ)は、100:1を超えるエッチング選択性を有する二酸化ケイ素マスキング層をパターニングすることによって、フォトリソグラフィを使用して深さ25ミルまで深反応性イオンエッチング(DRIE)することができる。凹部のほぼ垂直で滑らかな側壁を提供することができるDRIEエッチングの完了後、最終的に基板と係合するエッチングされたカバーの表面全体を、3.5umの金でメッキすることができる。RFモジュール1100の一部であるカバー1400は、図9に関して説明したのと同じ又は同様のプロセスを使用して製造することができる。
【0043】
半導体製造を用いて作製された微細加工された内部との電磁絶縁を提供するために利用されるカバーは、半導体製造公差によってのみ制限される再現可能な寸法公差を提供する。寸法公差は、高周波数、例えば、1GHz以上の周波数で動作する能動及び受動電気部品を有する回路を設計するときに、重要な考慮事項となる。各々の電子部品に関連する各々の凹部の高さ対幅寸法及び体積をより正確に決定できることは、製造された高周波モジュールは、設計モデルにより企画されたものと実質的に同じ特徴を有することができることを意味する。本明細書に記載の微細加工プロセスに従って製造された高周波RFモジュールは、設計された特性を得るためのユニット間の調整を必要としない可能性が高い。
【0044】
図17は、例示的なRFモジュール1100の出力性能のグラフ1700である。y軸は出力をdBmで示し、x軸はx2周波数乗算RFモジュールの出力周波数と入力周波数をギガヘルツで示す。入力周波数が16GHzの場合、出力周波数は、x2周波数乗算器では32GHzである。1705に示されるように、32GHzでの電力出力は、約+10dBmであり、27GHzと40GHzとの間で実質的に一定の電力出力を有する。24GHz未満及び42GHzを超える周波数では、電力出力は、60dBm未満であることが分かるのであろう。線1710は、5つの異なるRFモジュール1100のそれぞれの電力出力特性を表す。24GHzと42GHzとの間のそれぞれの電力出力は、単一の線として見られるほどに近い。図示されるように、これらの周波数の下及び上には、僅かな重要ではない差が各々のRFモジュールに存在する。
【0045】
図18は、例示的なRFモジュールの出力における16GHz基本周波数の抑制を示すグラフ1800である。グラフの1805に示すように、16GHzの入力基本周波数は、RFモジュールの出力において-70dBm未満である。図17に関して説明したように、このグラフに見られる5つの各々の線によって表される5つの異なるRFモジュールは、僅かな重要ではないレベルの差しか示さない。図に示すように。図17及び図18を参照すると、5つの異なる製造されたx2周波数逓倍RFモジュールの極めて近い性能は、部品、特にフィルタの精度、筐体内の各々の凹部の再現可能な正確な寸法、及び各々の部品に対する凹部の物理的位置合わせによって、RFモジュールの個々の調整なしに達成される再現可能な性能を実証する。
【0046】
例示的なRFモジュール1100は、増幅されたx2周波数乗算器を提供するが、能動、受動、又は能動及び受動電気部品を使用する様々な他のタイプのRFモジュールが説明される微細加工製作から利益を受けることが明らかであろう。例えば、広帯域又は制限された帯域幅のRF増幅器、RFミキサ、及び高速スイッチング回路は、このような筐体によって提供されるユニット間の再現可能な電磁シールドから利益を得ることができる。また、追加の遮蔽保護は、両方の主面、及び基板の両方の表面上に存在する部品の遮蔽を追加するために、基板とのサンドイッチを作製する第2の筐体を使用することによって採用され得る。動作周波数が増加することにつれて、関連するRF電磁場に対する物理的寸法の影響がますます重要になるので、高周波回路、例えば、1GHzよりも高い周波数で動作する回路は、対象の微細加工製造プロセスを使用してモジュールが構築されるとき、向上した再現可能なユニット間の性能を導出する。別の利点は、モジュールが次の組立品に組み込まれる前に、モジュールをプローブ試験することができることである。機械加工されたカバーを使用するモジュールと比較した他の利点は、より低いコスト(より少ない部品、調整なし)、小さいサイズ及び重量、ならびにより速い組み立てである。
【0047】
モジュール設計は、簡略化され、主に、モジュールの高精度で予測可能な構成に起因して、NRE(非繰り返しエンジニアリング)のための時間及びコストを低減する。例えば、従来、フィルタ設計の最も時間のかかる部分は、空気及び基板を通るフィルタ要素間の望ましくない相互結合を補償するために使用される繰り返しである。対照的に、例示的な半導体RFモジュールでは、各フィルタ要素は、それ自体の個々の空洞内に存在し、隣接する要素から隔離される。この構造は、部品間の相互結合を実質的に排除し、設計をより速く、例えば、数日から数時間進めることを可能にする。より低いNREコストの別の理由は、部品間の相互接続の予測可能な性能である。例えば、従来の機械加工されたハウジングでは、2つのMMICチップがハウジングの底面にエポキシ化された、ある長さの伝送線を担持する一片の基板を介して互いに接続され、伝送線の各端部にワイヤボンディングが形成される。対照的に、例示的な半導体RFモジュールでは、相互接続線が基板の面上に「印刷」され、これは追加の基板のばらつき及びそのような基板の配置のばらつきを排除する。数値的にプログラムされたワイヤボンダを用いて、自動組立ラインで形成されたワイヤボンディングは、高度に再現可能なワイヤプロファイルを生成し、これは、高精度印刷ラインと組み合わされると、「ワイヤボンドを有する伝送ラインへのMMICチップ」全体を捕捉し、高精度でシミュレートすることができる設計モデルの開発を可能にする。他の設計モデル、例えば、プローブから基板への移行、(1120、1130、1122、1135、1125によって具現化されるよう)ダイビングアンダーへの移行、90度曲げ、伝送線ジョグ、インライン直列(ブロッキング)キャパシタなどもまた、一度開発され、予測可能な性能で繰り返し使用され得る。相互接続の部分を既知の繰り返し可能な特性に予測することが困難であったものを正確にモデル化する能力は設計フローを「モジュール式」レジームにし、設計時間を大幅に短縮する。
【0048】
本発明の範囲は、以下の特許請求の範囲において定義される。
図1
図2
図3
図4
図5
図6
図7
図8
図9A
図9B
図9C
図9D
図9E
図9F
図9G
図10
図11
図12
図13
図14
図15
図16
図17
図18