知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024035462
(43)【公開日】2024-03-14
(54)【発明の名称】電子部品
(51)【国際特許分類】
H01F 27/00 20060101AFI20240307BHJP
H01G 4/40 20060101ALI20240307BHJP
H01G 4/33 20060101ALI20240307BHJP
H01F 27/29 20060101ALI20240307BHJP
【ＦＩ】
H01F27/00 S
H01G4/40 321A
H01G4/33 102
H01F27/29 Z
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022139930
(22)【出願日】2022-09-02
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100132252
【弁理士】
【氏名又は名称】吉田 環
(74)【代理人】
【識別番号】100189555
【弁理士】
【氏名又は名称】徳山 英浩
(72)【発明者】
【氏名】冨永 隆一朗
(72)【発明者】
【氏名】小宮山 卓
(72)【発明者】
【氏名】國森 敬介
(72)【発明者】
【氏名】吉岡 由雅
【テーマコード（参考）】
5E070
5E082
【Ｆターム（参考）】
5E070AA05
5E070AB01
5E070CB02
5E070CB13
5E070CB17
5E070CB18
5E070DB08
5E070EA01
5E082AB01
5E082BB01
5E082BC32
5E082EE05
5E082EE24
5E082EE37
5E082FG03
5E082FG25
5E082FG42
(57)【要約】 （修正有）
【課題】インダクタ素子とキャパシタ素子の剥離を低減し、かつ、インダクタ素子と絶縁層の剥離を低減する電子部品を提供する。
【解決手段】電子部品１は、キャパシタ素子７と、インダクタ素子２と、層間絶縁層６２とを備える。層間絶縁層は、第１主面６２ａと、第２主面６２ｂと、ビア孔６１０と、を有する。キャパシタ素子は、層間絶縁層の第２主面側に配置され、第１電極層７１と、第２電極層７２と、誘電体層７４とを有する。インダクタ素子は、層間絶縁層の第１主面側に配置され、さらに、第１主面上に配置されたインダクタ部２１０と、ビア孔を貫通してインダクタ部と第２電極層とを接続するビア部２１１と、を含むインダクタ配線を有する。インダクタ配線は、密着層２０１と、密着層に接するように形成された導通層２０２と、導通層に接するように形成された金属層２０３とを有する。密着層は、第１主面、ビア孔の内面及び第２電極層に連続的に接触する。
【選択図】図２
【解決手段】電子部品１は、キャパシタ素子７と、インダクタ素子２と、層間絶縁層６２とを備える。層間絶縁層は、第１主面６２ａと、第２主面６２ｂと、ビア孔６１０と、を有する。キャパシタ素子は、層間絶縁層の第２主面側に配置され、第１電極層７１と、第２電極層７２と、誘電体層７４とを有する。インダクタ素子は、層間絶縁層の第１主面側に配置され、さらに、第１主面上に配置されたインダクタ部２１０と、ビア孔を貫通してインダクタ部と第２電極層とを接続するビア部２１１と、を含むインダクタ配線を有する。インダクタ配線は、密着層２０１と、密着層に接するように形成された導通層２０２と、導通層に接するように形成された金属層２０３とを有する。密着層は、第１主面、ビア孔の内面及び第２電極層に連続的に接触する。
【選択図】図２
【特許請求の範囲】
【請求項1】
キャパシタ素子と、
前記キャパシタ素子に電気的に接続されたインダクタ素子と、
前記キャパシタ素子と前記インダクタ素子の間に配置された層間絶縁層と
を備え、
前記層間絶縁層は、第１主面と、第２主面と、前記第１主面と前記第２主面とを貫通するビア孔とを有し、
前記キャパシタ素子は、前記層間絶縁層の前記第２主面側に配置され、さらに、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層の間に配置された誘電体層とを有し、
前記インダクタ素子は、前記層間絶縁層の前記第１主面側に配置され、さらに、前記第１主面上に配置されたインダクタ部と、前記ビア孔を貫通して前記インダクタ部と前記第２電極層とを接続するビア部とを含む、インダクタ配線を有し、
前記インダクタ配線は、密着層と、前記密着層に接するように形成された導通層と、前記導通層に接するように形成された金属層とを有し、
前記密着層は、前記第１主面、前記ビア孔の内面、および、前記第２電極層に連続的に接触する、電子部品。
前記キャパシタ素子に電気的に接続されたインダクタ素子と、
前記キャパシタ素子と前記インダクタ素子の間に配置された層間絶縁層と
を備え、
前記層間絶縁層は、第１主面と、第２主面と、前記第１主面と前記第２主面とを貫通するビア孔とを有し、
前記キャパシタ素子は、前記層間絶縁層の前記第２主面側に配置され、さらに、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層の間に配置された誘電体層とを有し、
前記インダクタ素子は、前記層間絶縁層の前記第１主面側に配置され、さらに、前記第１主面上に配置されたインダクタ部と、前記ビア孔を貫通して前記インダクタ部と前記第２電極層とを接続するビア部とを含む、インダクタ配線を有し、
前記インダクタ配線は、密着層と、前記密着層に接するように形成された導通層と、前記導通層に接するように形成された金属層とを有し、
前記密着層は、前記第１主面、前記ビア孔の内面、および、前記第２電極層に連続的に接触する、電子部品。
【請求項2】
前記密着層は、チタン層であり、前記第２電極層は、前記密着層に接触するアルミニウム層を含む、請求項１に記載の電子部品。
【請求項3】
前記金属層は、銅層である、請求項１または２に記載の電子部品。
【請求項4】
前記第２電極層の前記第１主面に直交する方向の厚みに対する前記インダクタ部の前記金属層の前記第１主面に直交する方向の厚みの割合は、１５以上７０以下である、請求項１または２に記載の電子部品。
【請求項5】
前記ビア部は、前記第２電極層に接触する第１接触面と、前記インダクタ部に接触する第２接触面とを有し、
前記第１接触面の第１直径ｄ１は、前記第２接触面の第２直径ｄ２よりも小さい、請求項１または２に記載の電子部品。
前記第１接触面の第１直径ｄ１は、前記第２接触面の第２直径ｄ２よりも小さい、請求項１または２に記載の電子部品。
【請求項6】
前記ビア部は、前記第２電極層に接触する第１接触面と、前記インダクタ部に接触する第２接触面とを有し、
前記ビア部の中心軸を含む断面において、前記ビア部の側面は、前記ビア部の幅が前記第１接触面ほど小さくなるようなテーパ形状を有する、請求項１または２に記載の電子部品。
前記ビア部の中心軸を含む断面において、前記ビア部の側面は、前記ビア部の幅が前記第１接触面ほど小さくなるようなテーパ形状を有する、請求項１または２に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子部品に関する。
【背景技術】
【0002】
従来、電子部品としては、特開平１０－５１２５７号公報（特許文献１）に記載されたものがある。この電子部品は、インダクタ配線と、インダクタ配線に電気的に接続されたキャパシタ電極と、インダクタ配線とキャパシタ電極の間に配置された絶縁層とを有する。インダクタ配線とキャパシタ電極は、絶縁層のビア孔を貫通するビア部により接続されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平１０－５１２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、前記従来のような電子部品では、インダクタ配線とキャパシタ電極との密着性は十分とはいえず、インダクタ配線とキャパシタ電極が剥離するおそれがあった。また、インダクタ配線と絶縁層との密着性は十分とはいえず、インダクタ配線と絶縁層が剥離するおそれがあった。
【0005】
そこで、本開示の目的は、インダクタ素子とキャパシタ素子の剥離を低減でき、かつ、インダクタ素子と絶縁層の剥離を低減できる電子部品を提供することにある。
【課題を解決するための手段】
【0006】
前記課題を解決するため、本開示の一態様である電子部品は、
キャパシタ素子と、
前記キャパシタ素子に電気的に接続されたインダクタ素子と、
前記キャパシタ素子と前記インダクタ素子の間に配置された層間絶縁層と
を備え、
前記層間絶縁層は、第１主面と、第２主面と、前記第１主面と前記第２主面とを貫通するビア孔とを有し、
前記キャパシタ素子は、前記層間絶縁層の前記第２主面側に配置され、さらに、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層の間に配置された誘電体層とを有し、
前記インダクタ素子は、前記層間絶縁層の前記第１主面側に配置され、さらに、前記第１主面上に配置されたインダクタ部と、前記ビア孔を貫通して前記インダクタ部と前記第２電極層とを接続するビア部とを含む、インダクタ配線を有し、
前記インダクタ配線は、密着層と、前記密着層に接するように形成された導通層と、前記導通層に接するように形成された金属層とを有し、
前記密着層は、前記第１主面、前記ビア孔の内面、および、前記第２電極層に連続的に接触する。
キャパシタ素子と、
前記キャパシタ素子に電気的に接続されたインダクタ素子と、
前記キャパシタ素子と前記インダクタ素子の間に配置された層間絶縁層と
を備え、
前記層間絶縁層は、第１主面と、第２主面と、前記第１主面と前記第２主面とを貫通するビア孔とを有し、
前記キャパシタ素子は、前記層間絶縁層の前記第２主面側に配置され、さらに、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層の間に配置された誘電体層とを有し、
前記インダクタ素子は、前記層間絶縁層の前記第１主面側に配置され、さらに、前記第１主面上に配置されたインダクタ部と、前記ビア孔を貫通して前記インダクタ部と前記第２電極層とを接続するビア部とを含む、インダクタ配線を有し、
前記インダクタ配線は、密着層と、前記密着層に接するように形成された導通層と、前記導通層に接するように形成された金属層とを有し、
前記密着層は、前記第１主面、前記ビア孔の内面、および、前記第２電極層に連続的に接触する。
【0007】
前記態様によれば、密着層は、層間絶縁層の第１主面、層間絶縁層のビア孔の内面、および、第２電極層に連続的に接触するので、インダクタ配線と第２電極層との密着性を向上でき、かつ、インダクタ配線と層間絶縁層との密着性を向上できる。したがって、インダクタ素子とキャパシタ素子の剥離を低減でき、かつ、インダクタ素子と層間絶縁層の剥離を低減できる。
【発明の効果】
【0008】
本開示の一態様である電子部品によれば、インダクタ素子とキャパシタ素子の剥離を低減でき、かつ、インダクタ素子と絶縁層の剥離を低減できる。
【図面の簡単な説明】
【0009】
【図1】電子部品の第１実施形態を示す平面図である。
【図3】電子部品の第１実施形態の等価回路図である。
【図4A】電子部品の製法を説明する断面図である。
【図4B】電子部品の製法を説明する断面図である。
【図4C】電子部品の製法を説明する断面図である。
【図4D】電子部品の製法を説明する断面図である。
【図4E】電子部品の製法を説明する断面図である。
【図4F】電子部品の製法を説明する断面図である。
【図4G】電子部品の製法を説明する断面図である。
【図4H】電子部品の製法を説明する断面図である。
【図4I】電子部品の製法を説明する断面図である。
【図4J】電子部品の製法を説明する断面図である。
【図5】電子部品の第２実施形態を示す断面図である。
【発明を実施するための形態】
【0010】
以下、本開示の一態様である電子部品を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。
【0011】
＜第１実施形態＞
［概要構成］
図１は、電子部品の第１実施形態を示す平面図である。図２は、図１のII－II断面図である。図３は、電子部品の第１実施形態の等価回路図である。図１と図２と図３に示すように、電子部品１は、キャパシタ素子７とインダクタ素子２と層間絶縁層６２とを備える。
［概要構成］
図１は、電子部品の第１実施形態を示す平面図である。図２は、図１のII－II断面図である。図３は、電子部品の第１実施形態の等価回路図である。図１と図２と図３に示すように、電子部品１は、キャパシタ素子７とインダクタ素子２と層間絶縁層６２とを備える。
【0012】
層間絶縁層６２は、キャパシタ素子７とインダクタ素子２の間に配置される。層間絶縁層６２は、互いに対向する第１主面６２ａおよび第２主面６２ｂを有する。層間絶縁層６２は、第１主面６２ａおよび第２主面６２ｂを貫通するビア孔６２０を有する。
【0013】
キャパシタ素子７は、層間絶縁層６２の第２主面６２ｂ側に配置される。キャパシタ素子７は、第１電極層７１と第２電極層７２と誘電体層７４とを有する。誘電体層７４は、第１電極層７１と第２電極層７２の間に配置されている。
【0014】
インダクタ素子２は、層間絶縁層６２の第１主面６２ａ側に配置される。インダクタ素子２は、絶縁体６０と、絶縁体６０内に配置されたインダクタ配線２１とを有する。インダクタ配線２１は、層間絶縁層６２の第１主面６２ａ上に配置されたインダクタ部２１０と、層間絶縁層６２のビア孔６２０を貫通してインダクタ部２１０と第２電極層７２とを接続するビア部２１１とを含む。インダクタ部２１０とビア部２１１の境界面は、層間絶縁層６２の第１主面６２ａと同一面に位置する。境界面を図２において二点鎖線で示す。インダクタ部２１０とビア部２１１は一体に連続して設けられているため、境界面を実際に判別することは困難である。なお、境界面を判別できるように形成してもよい。
【0015】
インダクタ配線２１は、密着層２０１と、密着層２０１に接するように形成された導通層２０２と、導通層２０２に接するように形成された金属層２０３とを有する。密着層２０１は、密着性および導電性を有する金属からなり、密着層２０１に接触する部材との密着性が向上する。導通層２０２は、導電性を有する金属からなり、外部からの電荷の供給が可能となり、例えば、めっきのシード層として用いられる。金属層２０３は、導電性を有する金属からなり、例えば、めっき層である。
【0016】
密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続して延在する。密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続的に接触する。ここで、「連続的に接触」とは、第１主面６２ａ、ビア孔６２０の内面および第２電極層７２のそれぞれに対し直接接触している密着層２０１の部位が、途切れずに、互いに電気的に導通した状態で、形成されていることをいう。
【0017】
上記構成によれば、密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続的に接触するので、インダクタ配線２１と第２電極層７２との密着性を向上でき、かつ、インダクタ配線２１と層間絶縁層６２との密着性を向上できる。したがって、インダクタ素子２とキャパシタ素子７の剥離を低減でき、かつ、インダクタ素子２と層間絶縁層６２の剥離を低減できる。
【0018】
ここで、インダクタ配線に密着層を設けない場合、インダクタ配線と層間絶縁層との密着性を高めようとすると、例えば、層間絶縁層の第１主面を粗化処理などで粗くして、層間絶縁層の第１主面とインダクタ配線との接触面積を増加することが考えられる。しかしながら、層間絶縁層の第１主面の粗い形状が、インダクタ配線の層間絶縁層との接触面にも転写されて、インダクタ配線の接触面が粗くなり、インダクタ配線の高周波特性が劣化する問題がある。これに対して、本実施形態では、インダクタ配線の層間絶縁層との接触面を粗くしなくても、インダクタ配線と層間絶縁層との密着性を高めることができる。
【0019】
［好ましい形態］
（電子部品１）
電子部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジタルカメラ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に搭載される。電子部品１は、キャパシタ素子７と、保護層６１と、層間絶縁層６２と、インダクタ素子２と、第１外部端子４１と、第２外部端子４２とを有する。
（電子部品１）
電子部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジタルカメラ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に搭載される。電子部品１は、キャパシタ素子７と、保護層６１と、層間絶縁層６２と、インダクタ素子２と、第１外部端子４１と、第２外部端子４２とを有する。
【0020】
図中、電子部品１の厚み方向をＺ方向とし、順Ｚ方向を上側、逆Ｚ方向を下側とする。電子部品１のＺ方向に直交する平面において、電子部品１の長手方向であり、第１外部端子４１と第２外部端子４２が並ぶ方向である長さ方向をＸ方向とし、長さ方向に直交する方向である電子部品１の幅方向をＹ方向とする。
【0021】
インダクタ素子２のインダクタ配線２１の第１端２１ａは、第１外部端子４１に接続される。インダクタ素子２のインダクタ配線２１の第２端２１ｂは、第２外部端子４２に接続される。キャパシタ素子７の第１端は、インダクタ配線２１の第１端２１ａに接続される。キャパシタ素子７の第２端は、インダクタ配線２１の第２端２１ｂに接続される。このように、インダクタ素子２とキャパシタ素子７は、並列に接続され、ＬＣ共振回路を構成する。
【0022】
（キャパシタ素子７）
キャパシタ素子７は、第１電極層７１と第２電極層７２と誘電体層７４と接続導体層７５とを有する。
キャパシタ素子７は、第１電極層７１と第２電極層７２と誘電体層７４と接続導体層７５とを有する。
【0023】
第１電極層７１は、層間絶縁層６２の第２主面６２ｂに平行な方向に延在している。第１電極層７１は、基板５に設けられている。基板５は、互いに対向する第１主面５ａおよび第２主面５ｂを有する。基板５は、例えば、シリコン元素を含む半導体基板である。第１電極層７１は、基板５に不純物をドーピングして形成された高電導度のドープ領域である。この実施形態では、基板５の全てをドープ領域としているが、基板５の一部をドープ領域としてもよい。この場合において、基板５のうち電子部品１の外部に露出している部分をドープ領域としないことで、電子部品１の絶縁性を保つことができる。
【0024】
ここで、基板５に不純物をドーピングしてドープ領域である第１電極層７１を形成する際、例えば、シリコン基板５にIII族もしくはＶ族の不純物を１×１０１６／ｃｍ３以上の濃度でドーピングすることで、基板５の電気抵抗率を下げることができ、ドープ領域を導体として用いることができる。好ましくは、基板５の電気抵抗率は、１Ω・ｃｍ以下である。これによれば、基板５の電気抵抗率を下げることで、グランドとして用いたり、キャパシタの電極層として用いたりできる。
【0025】
なお、第１電極層７１は、基板５とは別体の金属材料の薄膜としてもよい。つまり、例えば、化学的気相成長法（ＣＶＤ：Chemical Vapor Deposition）、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）、または、スパッタリングなどを用いて、薄膜の第１電極層７１を基板５上に形成してもよい。この場合において、誘電体層７４は薄膜の第１電極層７１上に形成され、第２電極層７２は誘電体層７４上に形成される。
【0026】
第２電極層７２は、層間絶縁層６２の第２主面６２ｂに平行な方向に延在し、第１電極層７１に対して第２主面６２ｂに直交する方向（上方向）に対向する。第２電極層７２は、第１電極層７１に沿って形成されている。第２電極層７２は、金属材料の薄膜である。第２電極層７２は、例えば、化学的気相成長法、原子層堆積法、または、スパッタリングなどを用いて形成される。
【0027】
第２電極層７２は、密着層７０１と、密着層７０１に接するように形成された金属層７０３とを有する。密着層７０１は、誘電体層７４の上面に接触する。密着層７０１は、密着性および導電性を有する金属からなり、好ましくは、チタン層（Ｔｉ層）であり、誘電体層７４との密着性を向上できる。金属層７０３は、導電性を有する金属からなり、好ましくは、アルミニウム層（Ａｌ層）である。密着層７０１は、十分な密着性が得られ且つ第２電極層７２の厚みを抑えられるよう、密着層７０１の厚みに対する金属層７０３の厚みの比率が７～１５となるように形成することが好ましい。密着層７０１の厚みは、例えば、０．１μｍであり、金属層７０３の厚みは、例えば、１μｍである。
【0028】
誘電体層７４は、第１電極層７１と第２電極層７２の間に位置する。誘電体層７４は、第１電極層７１に沿って形成されている。誘電体層７４は、誘電材料の薄膜である。誘電体層７４は、例えば、化学的気相成長法または原子層堆積法などを用いて形成される。誘電体層７４は、例えばＳｉＯ２であり、熱酸化などにより形成される。誘電体層７４の厚みは、例えば０．９μｍである。
【0029】
接続導体層７５は、第２電極層７２と同一層で、誘電体層７４の上面に配置される。接続導体層７５の一部は、誘電体層７４のビア孔７４０を貫通して、第１電極層７１に接続される。接続導体層７５は、第２電極層７２と同様に、密着層７０１と、密着層７０１に接するように形成された金属層７０３とを有する。密着層７０１は、誘電体層７４の上面、誘電体層７４のビア孔７４０の内面、および、第１電極層７１に接触する。
【0030】
第１電極層７１は、接続導体層７５に接続され、接続導体層７５は、インダクタ配線２１の第１端２１ａに接続される。これにより、第１電極層７１は、インダクタ配線２１の第１端２１ａに電気的に接続されて、第１外部端子４１に電気的に接続される。
【0031】
第２電極層７２は、インダクタ配線２１の第２端２１ｂに接続される。これにより、第２電極層７２は、インダクタ配線２１の第２端２１ｂに電気的に接続されて、第２外部端子４２に電気的に接続される。したがって、第１外部端子４１と第２外部端子４２に電圧を加えることで、第１電極層７１と第２電極層７２の間で容量を形成できる。
【0032】
なお、第１電極層７１は、接続導体層７５を介さないで、インダクタ配線２１の第１端２１ａに直接に接続されていてもよい。このとき、インダクタ配線２１の第１端２１ａは、誘電体層７４のビア孔７４０を貫通して、第１電極層７１に接続される。
【0033】
（保護層６１）
保護層６１は、第２電極層７２、誘電体層７４および接続導体層７５を覆うように、第１電極層７１（基板５の第１主面５ａ）上に設けられている。保護層６１は、例えば、ＳｉＮ、ＳｉＯ２、ＢＰＳＧの単層もしくはこれらの積層構造である。保護層６１は、誘電体層７４を水分から保護する。
保護層６１は、第２電極層７２、誘電体層７４および接続導体層７５を覆うように、第１電極層７１（基板５の第１主面５ａ）上に設けられている。保護層６１は、例えば、ＳｉＮ、ＳｉＯ２、ＢＰＳＧの単層もしくはこれらの積層構造である。保護層６１は、誘電体層７４を水分から保護する。
【0034】
（層間絶縁層６２）
層間絶縁層６２は、保護層６１上に設けられている。層間絶縁層６２は、例えば、エポキシ系、フェノール系、液晶ポリマー系、ポリイミド系、アクリル系もしくはそれらを含む混合物からなる有機絶縁材料である。層間絶縁層６２は、キャパシタ素子７の第２電極層７２とインダクタ配線２１の絶縁性を保ちつつ電子部品１の厚みを抑えられるよう、例えば１０～５０μｍとすることが好ましい。なお、保護層６１を省略してもよく、このとき、層間絶縁層６２が、第２電極層７２、誘電体層７４および接続導体層７５を覆うように、第１電極層７１（基板５の第１主面５ａ）上に設けられる。
層間絶縁層６２は、保護層６１上に設けられている。層間絶縁層６２は、例えば、エポキシ系、フェノール系、液晶ポリマー系、ポリイミド系、アクリル系もしくはそれらを含む混合物からなる有機絶縁材料である。層間絶縁層６２は、キャパシタ素子７の第２電極層７２とインダクタ配線２１の絶縁性を保ちつつ電子部品１の厚みを抑えられるよう、例えば１０～５０μｍとすることが好ましい。なお、保護層６１を省略してもよく、このとき、層間絶縁層６２が、第２電極層７２、誘電体層７４および接続導体層７５を覆うように、第１電極層７１（基板５の第１主面５ａ）上に設けられる。
【0035】
（インダクタ素子２）
インダクタ素子２は、絶縁体６０と、絶縁体６０内に配置されたインダクタ配線２１とを有する。
インダクタ素子２は、絶縁体６０と、絶縁体６０内に配置されたインダクタ配線２１とを有する。
【0036】
絶縁体６０は、例えば、エポキシ系、フェノール系、液晶ポリマー系、ポリイミド系、アクリル系もしくはそれらを含む混合物からなる有機絶縁材料である。なお、絶縁体６０は、磁性層から構成されてもよく、磁性層は、磁性粉と当該磁性粉を含有する樹脂とを含む。樹脂は、例えば、エポキシ系、フェノール系、液晶ポリマー系、ポリイミド系、アクリル系もしくはそれらを含む混合物からなる有機絶縁材料である。磁性粉は、例えば、ＦｅＳｉＣｒなどのＦｅＳｉ系合金、ＦｅＣｏ系合金、ＮｉＦｅなどのＦｅ系合金、または、それらのアモルファス合金である。したがって、フェライトからなる磁性層と比較して、磁性粉により直流重畳特性を向上でき、樹脂により磁性粉間が絶縁されるので、高周波でのロス（鉄損）が低減される。磁性層は、フェライトや磁性粉の焼結体など、有機樹脂を含まない場合であってもよい。
【0037】
インダクタ配線２１は、層間絶縁層６２の第１主面６２ａに沿ってスパイラル形状に延在する配線である。インダクタ配線２１のターン数は、１周を超えることが好ましい。これにより、インダクタンスを向上させることができる。インダクタ配線２１は、例えば、Ｚ方向からみて、外周端である第１端２１ａから内周端である第２端２１ｂに向かって時計回り方向に渦巻状に巻回されている
インダクタ配線２１は、インダクタ部２１０とビア部２１１とを含む。インダクタ部２１０は、第１主面６２ａ上に配置されスパイラル形状に巻回された巻回部分である。ビア部２１１は、層間絶縁層６２のビア孔６２０と保護層６１のビア孔６１０を貫通している。具体的に述べると、インダクタ配線２１の第１端２１ａのビア部２１１は、接続導体層７５に接続され、インダクタ配線２１の第２端２１ｂのビア部２１１は、第２電極層７２に接続される。
インダクタ配線２１は、インダクタ部２１０とビア部２１１とを含む。インダクタ部２１０は、第１主面６２ａ上に配置されスパイラル形状に巻回された巻回部分である。ビア部２１１は、層間絶縁層６２のビア孔６２０と保護層６１のビア孔６１０を貫通している。具体的に述べると、インダクタ配線２１の第１端２１ａのビア部２１１は、接続導体層７５に接続され、インダクタ配線２１の第２端２１ｂのビア部２１１は、第２電極層７２に接続される。
【0038】
インダクタ配線２１は、密着層２０１と、密着層２０１に接するように形成された導通層２０２と、導通層２０２に接するように形成された金属層２０３とを有する。密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続して延在する。密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続的に接触する。具体的に述べると、インダクタ部２１０は、密着層２０１と導通層２０２と金属層２０３とを有し、ビア部２１１は、密着層２０１と導通層２０２と金属層２０３とを有する。
【0039】
密着層２０１は、好ましくは、チタン層（Ｔｉ層）である。密着層２０１の厚みは、例えば、０．３５μｍである。
【0040】
導通層２０２は、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕ、Ａｌ、Ｃｏ、Ｃｒ、Ｚｎ、Ｎｉ、Ｔｉ、Ｗ、Ｆｅ、Ｓｎ、Ｉｎもしくはこれらの化合物からなる層である。導通層２０２は、好ましくは、シード層である。導通層２０２の厚みは、例えば、２μｍ以下が望ましく、電荷の供給が可能で電解めっきのシード層として十分に機能する厚みであれば特に限定されない。導通層２０２は、例えば、スパッタリングなどを用いて密着層２０１上に形成される。
【0041】
金属層２０３は、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕ、Ａｌ、Ｃｏ、Ｃｒ、Ｚｎ、Ｎｉ、Ｔｉ、Ｗ、Ｆｅ、Ｓｎ、Ｉｎもしくはこれらの化合物からなる層である。金属層２０３の厚みは、例えば、３０μｍである。金属層２０３は、好ましくは、銅層（Ｃｕ層）である。金属層２０３は、好ましくは、めっき層である。金属層２０３は、例えば、導通層２０２に電荷を供給して電解めっきにより、導通層２０２上に形成される。
【0042】
（第１外部端子４１および第２外部端子４２）
第１外部端子４１は、絶縁体６０の上面に配置される。第１外部端子４１は、本体部４１０とビア部４１１とを含む。本体部４１０は、絶縁体６０の上面に配置された平板部分である。ビア部４１１は、絶縁体６０のビア孔６００を貫通し、インダクタ配線２１の第１端２１ａに接続される。本体部４１０とビア部４１１の境界面は、絶縁体６０の上面と同一面に位置する。境界面を図２において二点鎖線で示す。本体部４１０とビア部４１１は一体に連続して設けられているため、境界面を実際に判別することは困難である。なお、境界面を判別できるように形成してもよい。
第１外部端子４１は、絶縁体６０の上面に配置される。第１外部端子４１は、本体部４１０とビア部４１１とを含む。本体部４１０は、絶縁体６０の上面に配置された平板部分である。ビア部４１１は、絶縁体６０のビア孔６００を貫通し、インダクタ配線２１の第１端２１ａに接続される。本体部４１０とビア部４１１の境界面は、絶縁体６０の上面と同一面に位置する。境界面を図２において二点鎖線で示す。本体部４１０とビア部４１１は一体に連続して設けられているため、境界面を実際に判別することは困難である。なお、境界面を判別できるように形成してもよい。
【0043】
第１外部端子４１は、密着層４０１と、密着層４０１に接するように形成された導通層４０２と、導通層４０２に接するように形成された金属層４０３とを有する。密着層４０１は、絶縁体６０の上面、絶縁体６０のビア孔６００の内面、および、インダクタ配線２１の金属層２０３に連続して延在する。密着層４０１は、絶縁体６０の上面、絶縁体６０のビア孔６００の内面、および、インダクタ配線２１の金属層２０３に連続的に接触する。具体的に述べると、本体部４１０は、密着層４０１と導通層４０２と金属層４０３とを有し、ビア部４１１は、密着層４０１と導通層４０２と金属層４０３とを有する。第１外部端子４１の密着層４０１、導通層４０２および金属層４０３の材料は、それぞれ、インダクタ配線２１の密着層２０１、導通層２０２および金属層２０３の材料と同じである。
【0044】
第２外部端子４２は、絶縁体６０の上面に配置される。第２外部端子４２は、第１外部端子４１と同様に、本体部４２０とビア部４２１とを含む。本体部４２０は、絶縁体６０の上面に配置された平板部分である。ビア部４２１は、絶縁体６０のビア孔６００を貫通し、インダクタ配線２１の第２端２１ｂに接続される。本体部４２０とビア部４２１の境界面は、絶縁体６０の上面と同一面に位置する。境界面を図２において二点鎖線で示す。
【0045】
第２外部端子４２は、密着層４０１と、密着層４０１に接するように形成された導通層４０２と、導通層４０２に接するように形成された金属層４０３とを有する。密着層４０１は、絶縁体６０の上面、絶縁体６０のビア孔６００の内面、および、インダクタ配線２１の金属層２０３に連続して延在する。密着層４０１は、絶縁体６０の上面、絶縁体６０のビア孔６００の内面、および、インダクタ配線２１の金属層２０３に連続的に接触する。具体的に述べると、本体部４２０は、密着層４０１と導通層４０２と金属層４０３とを有し、ビア部４２１は、密着層４０１と導通層４０２と金属層４０３とを有する。第２外部端子４２の密着層４０１、導通層４０２および金属層４０３の材料は、それぞれ、第１外部端子４１の密着層４０１、導通層４０２および金属層４０３の材料と同じである。
【0046】
（インダクタ配線２１、層間絶縁層６２および第２電極層７２の接触）
インダクタ配線２１の密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続的に接触する。これによれば、インダクタ配線２１と第２電極層７２との密着性を向上でき、かつ、インダクタ配線２１と層間絶縁層６２との密着性を向上できる。したがって、インダクタ素子２とキャパシタ素子７の剥離を低減でき、かつ、インダクタ素子２と層間絶縁層６２の剥離を低減できる。
インダクタ配線２１の密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、第２電極層７２に連続的に接触する。これによれば、インダクタ配線２１と第２電極層７２との密着性を向上でき、かつ、インダクタ配線２１と層間絶縁層６２との密着性を向上できる。したがって、インダクタ素子２とキャパシタ素子７の剥離を低減でき、かつ、インダクタ素子２と層間絶縁層６２の剥離を低減できる。
【0047】
好ましくは、インダクタ配線２１の密着層２０１は、Ｔｉ層である。また、第２電極層７２は、密着層２０１に接触するＡｌ層を含む。つまり、第２電極層７２の金属層７０３は、Ａｌ層である。
【0048】
上記構成によれば、第２電極層７２は、Ａｌ層を含むので、第２電極層７２の加工精度が高く、第２電極層７２の特性のばらつきが小さい。また、密着層２０１は、Ｔｉ層であるので、密着層２０１のＴｉ層と第２電極層７２のＡｌ層との密着性を向上でき、また、密着層２０１のＴｉ層と導通層２０２との密着性を向上でき、また、密着層２０１のＴｉ層と層間絶縁層６２との密着性を向上できる。
【0049】
また、密着層２０１は、Ｔｉ層であるので、密着層２０１のＴｉ層により第２電極層７２のＡｌ層のヒロックを防止できる。ここで、ヒロックとは、金属上に半球状の突起物が成長する不具合をいう。Ａｌではヒロックが発生しやすいが、Ａｌ層上にＴｉ層を形成することで、ヒロックを抑制できる。
【0050】
好ましくは、金属層２０３は、Ｃｕ層である。上記構成によれば、金属層２０３の導電率が高くなり、Ｑ値を大きくできる。Ｃｕ層（金属層２０３）とＡｌ層（第２電極層７２）は直接に接触した場合剥離し易いが、Ｃｕ層とＡｌ層の間にＴｉ層（密着層２０１）を設けることで、Ｔｉ層を介してＣｕ層とＡｌ層の剥離を抑制できる。
【0051】
好ましくは、第２電極層７２の厚みに対するインダクタ部２１０の金属層２０３の厚みの割合は、１５以上７０以下である。ここで、厚みとは、層間絶縁層６２の第１主面６２ａに直交する方向（Ｚ方向）の大きさをいう。厚みの測定方法としては、例えば、電子部品１のＺ方向を含む断面のＳＥＭ画像を取得し、ＳＥＭ画像から５箇所の厚みを測定し、５箇所の厚みの平均値を算出する。金属層２０３の厚みは、好ましくは、３０±５μｍであり、第２電極層７２の厚みは、好ましくは、１±０．５μｍである。
【0052】
上記構成によれば、割合が１５以上であるので、第２電極層７２の厚みを薄くして、第２電極層７２のパターニング精度を向上し、キャパシタンスのばらつきを低減し、一方、インダクタ部２１０の金属層２０３の厚みを厚くして、インダクタ部２１０の金属層２０３の直流抵抗を低減しＱ値を増加できる。これに対して、第２電極層７２の厚みが必要以上に厚いと、第２電極層７２のパターニング精度が悪化し、キャパシタンスのばらつきが増加し、一方、インダクタ部２１０の金属層２０３の厚みが必要以上に薄いと、インダクタ部２１０の金属層２０３の直流抵抗が増加しＱ値が低下する。
【0053】
割合が７０以下であるので、第２電極層７２の厚みを厚くして、誘電体層７４への被覆率を増加し、キャパシタ特性を向上でき、一方、インダクタ部２１０の金属層２０３の厚みを薄くして、例えばＣｕめっきの厚みのばらつきを低減し、特性のばらつきを低減できる。これに対して、第２電極層７２の厚みが必要以上に薄いと、誘電体層７４への被覆率が低下し、キャパシタ特性が劣化し、一方、インダクタ部２１０の金属層２０３が必要以上に厚いと、例えばＣｕめっきの厚みのばらつきが増大し、特性ばらつきが増加する。
【0054】
なお、インダクタ配線２１と接続導体層７５の接触についてもインダクタ配線２１と第２電極層７２の接触と同様である。つまり、インダクタ配線２１の第１端２１ａにおいて、インダクタ配線２１の密着層２０１は、層間絶縁層６２の第１主面６２ａ、層間絶縁層６２のビア孔６２０の内面、および、接続導体層７５に連続的に接触する。これによれば、インダクタ配線２１と接続導体層７５との密着性を向上でき、かつ、インダクタ配線２１と接続導体層７５との密着性を向上できる。
【0055】
［製造方法］
次に、電子部品１の製造方法について説明する。
次に、電子部品１の製造方法について説明する。
【0056】
図４Ａに示すように、互いに対向する第１主面５ａおよび第２主面５ｂを有し、シリコン元素を含む基板５を準備する。基板５にイオンを注入して高電導の基板とする。これにより、基板５をキャパシタ素子７の第１電極層７１とする。
【0057】
【0058】
図４Ｄに示すように、基板５の第１主面５ａおよび誘電体層７４にレジスト８０をパターニングする。図４Ｅに示すように、誘電体層７４上に、密着層７０１および金属層７０３を蒸着し、第２電極層７２および接続導体層７５を形成し、レジスト８０を除去する。
【0059】
図４Ｆに示すように、第２電極層７２、誘電体層７４および接続導体層７５を覆うように、基板５の第１主面５ａ上に保護層６１を設け、保護層６１上に層間絶縁層６２を設ける。フォトリソグラフィ工法を用いて、保護層６１および層間絶縁層６２に、第２電極層７２および接続導体層７５を露出するビア孔Ｖ（ビア孔６１０，６２０）を設ける。
【0060】
図４Ｇに示すように、層間絶縁層６２の第１主面６２ａ、ビア孔Ｖの内面、第２電極層７２の露出面、および、接続導体層７５の露出面に、密着層２０１をスパッタリングにより形成し、密着層２０１上に、導通層２０２をスパッタリングにより形成する。その後、導通層２０２上に図示しないレジストを設け、導通層２０２をシード層として、電解めっきにより、導通層２０２上に金属層２０３を形成する。その後、レジストを除去し、レジストにて覆われていた密着層２０１および導通層２０２を除去して、図４Ｈに示すように、層間絶縁層６２上にインダクタ配線２１を形成する。インダクタ配線２１は、層間絶縁層６２の第１主面６２ａ上に配置されたインダクタ部２１０と、ビア孔Ｖを貫通して第２電極層７２および接続導体層７５のそれぞれに接続するビア部２１１とを含む。
【0061】
図４Ｉに示すように、インダクタ配線２１を覆うように層間絶縁層６２の第１主面６２ａ上に絶縁体６０を設ける。フォトリソグラフィ工法を用いて、インダクタ配線２１の第１端２１ａおよび第２端２１ｂが露出するように、絶縁体６０にビア孔６００を形成する。
【0062】
図４Ｊに示すように、インダクタ配線２１（密着層２０１、導通層２０２および金属層２０３）と同様に、密着層４０１、導通層４０２および金属層４０３から構成される第１外部端子４１および第２外部端子４２を、絶縁体６０の上面およびビア孔６００に設ける。第１外部端子４１は、インダクタ配線２１の第１端２１ａに接続され、第２外部端子４２は、インダクタ配線２１の第２端２１ｂに接続される。これにより、図２に示す電子部品１を製造する。
【0063】
＜第２実施形態＞
図５は、電子部品の第２実施形態を示す断面図である。図５は、ビア部の中心軸を含む断面である。第２実施形態は、第１実施形態とは、インダクタ配線のビア部の構成が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。
図５は、電子部品の第２実施形態を示す断面図である。図５は、ビア部の中心軸を含む断面である。第２実施形態は、第１実施形態とは、インダクタ配線のビア部の構成が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。
【0064】
図５に示すように、第２実施形態のインダクタ配線２１Ａのビア部２１１Ａは、第２電極層７２に接触する第１接触面２１１ａと、インダクタ部２１０に接触する第２接触面２１１ｂとを有する。第２接触面２１１ｂは、層間絶縁層６２の第１主面６２ａと同一面に位置する。第２接触面２１１ｂは、インダクタ部２１０とビア部２１１Ａの境界面である。第１実施で説明したように、インダクタ部２１０とビア部２１１は一体に連続して設けられているため、第２接触面２１１ｂ（境界面）を実際に判別することは困難である。なお、第２接触面２１１ｂを判別できるように形成してもよい。
【0065】
第１接触面２１１ａおよび第２接触面２１１ｂは、Ｚ方向からみて円形であるが、楕円形や多角形であってもよい。第１接触面２１１ａの第１直径ｄ１は、第２接触面２１１ｂの第２直径ｄ２よりも小さい。ここで、第１接触面２１１ａの第１直径ｄ１とは、Ｚ方向からみたときの第１接触面２１１ａの円相当径をいい、第２接触面２１１ｂの第２直径ｄ２とは、Ｚ方向からみたときの第２接触面２１１ｂの円相当径をいう。
【0066】
上記構成によれば、ビア部２１１Ａの中心軸を含む断面において、例えば、ビア部２１１Ａの幅が第１接触面２１１ａほど小さくなるようにビア部２１１Ａの側面２１１ｃをテーパ状に形成することができる。これにより、ビア部２１１Ａとビア孔６１０，６２０との接触面積を大きくでき、インダクタ配線２１Ａと層間絶縁層６２との密着性をより向上できる。
【0067】
また、ビア部２１１Ａの側面２１１ｃをテーパ状に形成することができるので、ビア孔６１０，６２０の内面もテーパ状に形成することができる。これにより、インダクタ配線２１Ａを製造する際、ビア孔６１０，６２０の内面にビア孔６１０，６２０の開口の広い側から密着層２０１を蒸着すると、密着層２０１がビア孔６１０，６２０の開口の狭い側に到達し易くなり、ビア孔６１０，６２０の内面に対する密着層２０１の被覆性が向上し、密着性がより向上する。
【0068】
図５に示すように、好ましくは、ビア部２１１Ａの中心軸を含む断面において、ビア部２１１Ａの側面２１１ｃは、ビア部２１１Ａの幅が第１接触面２１１ａに近いほど小さくなるようなテーパ形状を有する。ここで、ビア部２１１Ａの幅とは、ビア部２１１Ａの中心軸に直交する方向の大きさをいう。具体的に述べると、ビア部２１１Ａの幅は、図５のＸ方向の大きさである。ビア部２１１Ａの中心軸を含む断面において、ビア部２１１Ａの側面２１１ｃは、直線状に形成されているが、曲線状に形成されていてもよい。
【0069】
上記構成によれば、ビア部２１１Ａの側面２１１ｃはテーパ状に形成されるので、ビア部２１１Ａとビア孔６１０，６２０との接触面積を大きくできる。これにより、インダクタ配線２１Ａと層間絶縁層６２との密着性をより向上できる。
【0070】
また、ビア部２１１Ａの側面２１１ｃがテーパ状に形成されるので、ビア孔６１０，６２０の内面もテーパ状に形成されることになる。これにより、インダクタ配線２１Ａを製造する際、ビア孔６１０，６２０の内面にビア孔６１０，６２０の開口の広い側から密着層２０１を蒸着すると、密着層２０１がビア孔６１０，６２０の開口の狭い側に到達し易くなり、ビア孔６１０，６２０の内面に対する密着層２０１の被覆性が向上し、密着性がより向上する。
【0071】
ここで、ビア部２１１Ａの側面２１１ｃをテーパ形状に形成する方法について説明する。第１実施形態の製造方法と比べて、図４Ｆに示す保護層６１および層間絶縁層６２にビア孔Ｖ（ビア孔６１０，６２０）を設ける工程が異なる点が相違する。
【0072】
図４Ｆに示すように、フォトリソグラフィ工法により保護層６１および層間絶縁層６２を露光する際、露光の焦点の位置を制御して、ビア孔Ｖ（ビア孔６１０，６２０）の形状をテーパ形状とする。具体的に述べると、保護層６１および層間絶縁層６２がネガタイプの場合、露光の焦点の位置を基板５側にずらし、一方、保護層６１および層間絶縁層６２がポジタイプの場合、露光の焦点の位置を層間絶縁層６２の第１主面６２ａ側にずらす。このようにして、側面２１１ｃをテーパ形状に形成する。
【0073】
なお、図５では、インダクタ配線２１の第２端２１ｂ側のビア部２１１について説明したが、インダクタ配線２１の第１端２１ａ側のビア部２１１についても同様であってもよい。
【0074】
なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第１と第２実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
【0075】
前記実施形態では、インダクタ素子のインダクタ配線は、少なくとも１つ存在し、複数のインダクタ配線をＺ方向に積層して直列または並列に接続してもよい。また、インダクタ素子のインダクタ配線（インダクタ部）とは、電流が流れた場合に磁束を発生させることによって、インダクタ素子にインダクタンスを付与させるものであって、その構造、形状、材料などに特に限定はない。特に、実施形態のような平面上を延びる直線や曲線（スパイラル＝二次元曲線）に限られず、ミアンダ配線などの公知の様々な配線形状を用いることができる。
【0076】
前記実施形態では、キャパシタ素子の電極層とは、少なくとも２つ存在し、２つの電極層に電圧を加えることで誘電部を介して２つの電極層の間に電荷を蓄えるものであればよく、その構造、形状、材料などに特に限定はない。特に、実施形態のような板状に限られず、ミアンダ状などの様々な電極形状を用いることができる。
【0077】
前記実施形態では、キャパシタ素子およびインダクタ素子は、それぞれ、１つ存在しているが、キャパシタ素子またはインダクタ素子の少なくとも一方は、複数存在してもよい。これによれば、電子部品の特性を調整できる。
【0078】
本開示は以下の態様を含む。
＜１＞
キャパシタ素子と、
前記キャパシタ素子に電気的に接続されたインダクタ素子と、
前記キャパシタ素子と前記インダクタ素子の間に配置された層間絶縁層と
を備え、
前記層間絶縁層は、第１主面と、第２主面と、前記第１主面と前記第２主面とを貫通するビア孔とを有し、
前記キャパシタ素子は、前記層間絶縁層の前記第２主面側に配置され、さらに、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層の間に配置された誘電体層とを有し、
前記インダクタ素子は、前記層間絶縁層の前記第１主面側に配置され、さらに、前記第１主面上に配置されたインダクタ部と、前記ビア孔を貫通して前記インダクタ部と前記第２電極層とを接続するビア部とを含む、インダクタ配線を有し、
前記インダクタ配線は、密着層と、前記密着層に積層された導通層と、前記導通層に積層された金属層とを有し、
前記密着層は、前記第１主面、前記ビア孔の内面、および、前記第２電極層に連続的に接触する、電子部品。
＜２＞
前記密着層は、チタン層であり、前記第２電極層は、前記密着層に接触するアルミニウム層を含む、＜１＞に記載の電子部品。
＜３＞
前記金属層は、銅層である、＜１＞または＜２＞に記載の電子部品。
＜４＞
前記第２電極層の前記第１主面に直交する方向の厚みに対する前記インダクタ部の前記金属層の前記第１主面に直交する方向の厚みの割合は、１５以上７０以下である、＜１＞から＜３＞の何れか一つに記載の電子部品。
＜５＞
前記ビア部は、前記第２電極層に接触する第１接触面と、前記インダクタ部に接触する第２接触面とを有し、
前記第１接触面の第１直径ｄ１は、前記第２接触面の第２直径ｄ２よりも小さい、＜１＞から＜４＞の何れか一つに記載の電子部品。
＜６＞
前記ビア部は、前記第２電極層に接触する第１接触面と、前記インダクタ部に接触する第２接触面とを有し、
前記ビア部の中心軸を含む断面において、前記ビア部の側面は、前記ビア部の幅が前記第１接触面ほど小さくなるようなテーパ形状を有する、＜１＞から＜５＞の何れか一つに記載の電子部品。
＜１＞
キャパシタ素子と、
前記キャパシタ素子に電気的に接続されたインダクタ素子と、
前記キャパシタ素子と前記インダクタ素子の間に配置された層間絶縁層と
を備え、
前記層間絶縁層は、第１主面と、第２主面と、前記第１主面と前記第２主面とを貫通するビア孔とを有し、
前記キャパシタ素子は、前記層間絶縁層の前記第２主面側に配置され、さらに、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層の間に配置された誘電体層とを有し、
前記インダクタ素子は、前記層間絶縁層の前記第１主面側に配置され、さらに、前記第１主面上に配置されたインダクタ部と、前記ビア孔を貫通して前記インダクタ部と前記第２電極層とを接続するビア部とを含む、インダクタ配線を有し、
前記インダクタ配線は、密着層と、前記密着層に積層された導通層と、前記導通層に積層された金属層とを有し、
前記密着層は、前記第１主面、前記ビア孔の内面、および、前記第２電極層に連続的に接触する、電子部品。
＜２＞
前記密着層は、チタン層であり、前記第２電極層は、前記密着層に接触するアルミニウム層を含む、＜１＞に記載の電子部品。
＜３＞
前記金属層は、銅層である、＜１＞または＜２＞に記載の電子部品。
＜４＞
前記第２電極層の前記第１主面に直交する方向の厚みに対する前記インダクタ部の前記金属層の前記第１主面に直交する方向の厚みの割合は、１５以上７０以下である、＜１＞から＜３＞の何れか一つに記載の電子部品。
＜５＞
前記ビア部は、前記第２電極層に接触する第１接触面と、前記インダクタ部に接触する第２接触面とを有し、
前記第１接触面の第１直径ｄ１は、前記第２接触面の第２直径ｄ２よりも小さい、＜１＞から＜４＞の何れか一つに記載の電子部品。
＜６＞
前記ビア部は、前記第２電極層に接触する第１接触面と、前記インダクタ部に接触する第２接触面とを有し、
前記ビア部の中心軸を含む断面において、前記ビア部の側面は、前記ビア部の幅が前記第１接触面ほど小さくなるようなテーパ形状を有する、＜１＞から＜５＞の何れか一つに記載の電子部品。
【符号の説明】
【0079】
１ 電子部品
２ インダクタ素子
５ 基板
７ キャパシタ素子
２１、２１Ａ インダクタ配線
２１ａ 第１端
２１ｂ 第２端
２０１ 密着層
２０２ 導通層
２０３ 金属層
２１０ インダクタ部
２１１、２１１Ａ ビア部
２１１ａ 第１接触面
２１１ｂ 第２接触面
２１１ｃ 側面
４１、４２ 第１、第２外部端子
４０１ 密着層
４０２ 導通層
４０３ 金属層
４１０、４２０ 本体部
４１１、４２１ ビア部
６０ 絶縁体
６００ ビア孔
６１ 保護層
６１０ ビア孔
６２ 層間絶縁層
６２ａ 第１主面
６２ｂ 第２主面
６２０ ビア孔
７１、７２ 第１、第２電極層
７０１ 密着層
７０３ 金属層
７４ 誘電体層
７４０ ビア孔
７５ 接続導体層
８０ レジスト
ｄ１ 第１直径
ｄ２ 第２直径
２ インダクタ素子
５ 基板
７ キャパシタ素子
２１、２１Ａ インダクタ配線
２１ａ 第１端
２１ｂ 第２端
２０１ 密着層
２０２ 導通層
２０３ 金属層
２１０ インダクタ部
２１１、２１１Ａ ビア部
２１１ａ 第１接触面
２１１ｂ 第２接触面
２１１ｃ 側面
４１、４２ 第１、第２外部端子
４０１ 密着層
４０２ 導通層
４０３ 金属層
４１０、４２０ 本体部
４１１、４２１ ビア部
６０ 絶縁体
６００ ビア孔
６１ 保護層
６１０ ビア孔
６２ 層間絶縁層
６２ａ 第１主面
６２ｂ 第２主面
６２０ ビア孔
７１、７２ 第１、第２電極層
７０１ 密着層
７０３ 金属層
７４ 誘電体層
７４０ ビア孔
７５ 接続導体層
８０ レジスト
ｄ１ 第１直径
ｄ２ 第２直径
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図4J】
【図5】