ホーム > 特許ランキング > 株式会社クオルテック
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024035796
(43)【公開日】2024-03-14
(54)【発明の名称】電気素子試験装置および電気素子の試験方法
(51)【国際特許分類】
G01R 31/26 20200101AFI20240307BHJP
【ＦＩ】
G01R31/26 Z
【審査請求】未請求
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2023113437
(22)【出願日】2023-07-11
(31)【優先権主張番号】P 2022139625
(32)【優先日】2022-09-02
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】598014825
【氏名又は名称】株式会社クオルテック
(72)【発明者】
【氏名】神澤 功治
(72)【発明者】
【氏名】梶西 孝博
(72)【発明者】
【氏名】北原 加奈子
(72)【発明者】
【氏名】高原 博司
【テーマコード（参考）】
2G003
【Ｆターム（参考）】
2G003AA01
2G003AA02
2G003AH04
(57)【要約】
【課題】
トランジスタを試験するため、試験項目に対応させた配線の接続変更は長時間を必要とする。接続変更の作業スペースを必要とするため試験装置が大型になるという課題があった。
【解決手段】
トランジスタ１１７は端子基板５０２に配置され、トランジスタ１１７の素子端子２２６は押圧具５０１で圧接されて電気的に接続される。フォークコネクタ５２８、端子基板５０２、制御回路基板５１９はスライド板５０５に固定される。筐体の隔壁２１４ａには、導体板２０４が取付けられている。スライド板５０５を隔壁２１４ａ側に移動することによりフォークコネクタ５２８と導体板２０４が接続される。導体板２０４とフォークプラグ２０５とは嵌合され電気的に接続され、フォークプラグ２０５を介して、電源装置１３２からの試験電流Ｉｄが供給される。
【選択図】図１
トランジスタを試験するため、試験項目に対応させた配線の接続変更は長時間を必要とする。接続変更の作業スペースを必要とするため試験装置が大型になるという課題があった。
【解決手段】
トランジスタ１１７は端子基板５０２に配置され、トランジスタ１１７の素子端子２２６は押圧具５０１で圧接されて電気的に接続される。フォークコネクタ５２８、端子基板５０２、制御回路基板５１９はスライド板５０５に固定される。筐体の隔壁２１４ａには、導体板２０４が取付けられている。スライド板５０５を隔壁２１４ａ側に移動することによりフォークコネクタ５２８と導体板２０４が接続される。導体板２０４とフォークプラグ２０５とは嵌合され電気的に接続され、フォークプラグ２０５を介して、電源装置１３２からの試験電流Ｉｄが供給される。
【選択図】図１
【特許請求の範囲】
【請求項1】
電気素子を搭載する第１の基板と、
前記電気素子の素子端子と前記第１の基板とを接続する押圧具と、
前記素子端子と電気的に接続された接続具と、
前記第１の基板を積載するスライド板と、
前記導体具に試験電流を印加する電源装置と、
筐体に取り付けられた導体具を具備することを特徴とする電気素子試験装置。
前記電気素子の素子端子と前記第１の基板とを接続する押圧具と、
前記素子端子と電気的に接続された接続具と、
前記第１の基板を積載するスライド板と、
前記導体具に試験電流を印加する電源装置と、
筐体に取り付けられた導体具を具備することを特徴とする電気素子試験装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＳｉＣ、ＧａＯ、Ｇａ２Ｏ３、ＧａＮ、ＩＧＢＴ、ＭＯＳ－ＦＥＴ、Ｇａｎ－ＦＥＴ、バイポーラトランジスタ、サイリスタ、ダイオード、トライアック、ポジスタ、サーミスタ等の半導体素子、抵抗素子、コイル、水晶素子、コンデンサ等の電気素子のサイクル試験を行う半導体素子（電気素子）試験装置、パワーサイクル試験装置、半導体素（電気素子）子の試験方法、半導体素子（電気素子）の評価装置または評価方法、パワーサイクル試験方法等に関するものである。本発明は図６２に図示するように、多種多様な電気素子に適用できる。
本発明は半導体素子等の試験時に半導体素子の端子等と電気接続を取る方法、取付け装置に関するものである。
本発明は半導体素子等の試験時に半導体素子の端子等と電気接続を取る方法、取付け装置に関するものである。
【0002】
本発明は、半導体素子の実使用環境、実使用状態での故障モードに近いストレスを効率よく再現でき、高い精度でパワー半導体素子等の評価、試験を行うことができる半導体素子（電気素子）試験装置および半導体素子（電気素子）の試験・評価方法を提供する。
【背景技術】
【0003】
パワー半導体素子の寿命には、パワー半導体素子自体の発熱に起因した熱疲労現象による寿命と、パワー半導体素子の外部環境の温度変化に起因した熱疲労現象による寿命とがある。また、パワー半導体素子のゲート絶縁膜への印加電圧による電圧疲労による寿命等がある。
【0004】
一般的に、パワー半導体素子の寿命試験は、パワー半導体素子に通電オンオフを繰り返すことが行われている。パワー半導体素子のエミッタ端子（ソース端子）、コレクタ端子（ドレイン端子）等に電圧を印加し、また、試験電流を流し、ゲート端子に周期的なオンオフ信号（動作／非動作信号）を印加することにより半導体素子の試験が実施される。
【0005】
試験時に半導体素子に印加する電流は数百アンペアと大きい。そのため、発熱、電圧降下をさけるため低抵抗の接続配線等を必要とする。また、試験も多くの種類があり、試験の種類に対応させて接続配線の接続を変更する必要がある。接続配線の変更等に長時間を必要としていた。
【0006】
半導体素子（電気素子）は使用環境（温度、湿度）に応じて試験を実施する必要がある。しかし、使用環境（温度、湿度）を短時間で発生することが容易でなく、また、使用環境（温度、湿度）に適切に半導体素子（電気素子）を配置することが難しかった。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１７－１７８２２
【発明の概要】
【発明が解決しようとする課題】
【0008】
トランジスタ等の半導体素子を試験するために印加する定電流は数百Ａ以上の電流のため、接続配線は低抵抗の太い線材を使用する必要がある。
太い接続配線は硬く、柔軟性がない。試験項目に対応させる時の太い線材の接続配線の接続変更は、長時間を必要とする。
太い接続配線は硬く、柔軟性がない。試験項目に対応させる時の太い線材の接続配線の接続変更は、長時間を必要とする。
【0009】
したがって、トランジスタを試験するため、試験項目に対応させた配線の接続変更は長時間を必要とする。接続変更の作業スペースを必要とするため試験装置が大型になるという課題があった。
また、使用環境（温度、湿度）に適切に半導体素子（電気素子）を配置することが難しかった。
また、使用環境（温度、湿度）に適切に半導体素子（電気素子）を配置することが難しかった。
【課題を解決するための手段】
【0010】
フレーム枠は恒温槽５２３の槽内５２６に配置し、恒温槽内５２６内に固定される。スライド板５０５はフレーム枠に取り付けされる。スライド板はフレーム枠に挿入、引き出すことができる。スライド板の前面には、試験電流の供給コネクタが配置され、また、トランジスタ等のパワー素子の制御信号を印加する信号コネクタが配置されている。
【0011】
試験をする半導体素子はスライド板５０５を引き出した状態でスライド板の端子部に取り付けられる。半導体素子を取り付け後、スライド板をフレーム枠に押し込み、恒温槽の扉を占める。恒温槽内は所定温度に設定され、また、半導体素子は冷却または加温される。
【0012】
トランジスタ１１７は端子基板５０２に配置され、トランジスタ１１７の素子端子２２６は押圧具５０１で圧接されて電気的に接続される。フォークコネクタ５２８、端子基板５０２、制御回路基板５１９はスライド板５０５に固定される。筐体の隔壁２１４ａには、導体板２０４が取付けられている。
【0013】
スライド板５０５を隔壁２１４ａ側に移動することによりフォークコネクタ５２８と導体板２０４が接続される。導体板２０４とフォークプラグ２０５とは嵌合され、電気的に接続され、フォークプラグ２０５を介して、電源装置１３２からの試験電流Ｉｄが供給される。
あるいは、試験をする半導体素子をスライド板５０５に配置し、恒温槽５２３の槽内５２６に配置する。電源装置１３２からの試験電流Ｉｄが供給される。
あるいは、試験をする半導体素子をスライド板５０５に配置し、恒温槽５２３の槽内５２６に配置する。電源装置１３２からの試験電流Ｉｄが供給される。
【発明の効果】
【0014】
半導体素子１１７は、スライド板５０５上に実装される。スライド板５０５の移動により、試験電流Ｉｄを供給する電源装置１３２と容易に電気的に接続することができる。
【0015】
また、試験と行う半導体素子１１７の選択はフォークプラグ２０５位置の変更で行うため、容易であり、接続変更のための作業スペースを必要としない。したがって、半導体素子（電気素子）試験装置を小型化することができる。
また、スライド板５０５を使用して、試験をする半導体素子（電気素子）１１７等を恒温槽５２３の槽内５２６に挿入、取出しを容易に行うことができる。
また、スライド板５０５を使用して、試験をする半導体素子（電気素子）１１７等を恒温槽５２３の槽内５２６に挿入、取出しを容易に行うことができる。
【図面の簡単な説明】
【0016】
【図1】本発明の半導体素子（電気素子）試験装置の構成図および半導体素子（電気素子）試験方法の説明図である。
【図2】本発明の半導体素子（電気素子）試験装置の構成図および半導体素子（電気素子）試験方法の説明図である。
【図3】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図4】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図5】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図6】本発明の半導体素子（電気素子）試験装置の半導体素子（電気素子）取付け部の構成図および説明図である。
【図7】本発明の半導体素子（電気素子）試験装置の半導体素子（電気素子）取付け部の構成図および説明図である。
【図8】本発明の半導体素子（電気素子）試験装置の半導体素子（電気素子）取付け部の構成図および説明図である。
【図9】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図10】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図11】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図12】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図13】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図14】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図15】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図16】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図17】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図18】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図19】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図20】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図21】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図22】半導体素子（電気素子）の構成図および説明図である。
【図23】半導体素子（電気素子）の構成図および等価回路図である
【図24】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図25】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図26】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図27】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図28】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図29】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図30】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図31】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図32】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図33】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図34】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図35】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図36】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図37】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図38】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図39】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図40】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図41】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図42】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図43】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図44】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図45】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図46】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図47】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図48】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【図49】本発明の半導体素子（電気素子）試験方法の説明図である。
【図50】本発明の半導体素子（電気素子）試験方法の説明図である。
【図51】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図52】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図53】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図54】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図55】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図56】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図57】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図58】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図59】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図60】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図61】本発明の半導体素子（電気素子）試験方法の説明するタイミングチャート図である。
【図62】半導体素子、電気素子または電子素子の説明図である。
【図63】本発明の半導体素子（電気素子）試験装置の構成図および説明図である。
【発明を実施するための形態】
【0017】
以下、添付した図面を参照して、本発明の実施の形態に係る電気素子の試験装置および試験方法を説明する。
【0018】
本発明は、電気素子の試験に関するものであり、特にＳｉＣ、ＧａＯ、Ｇａ２Ｏ３、ＧａＮ、ＩＧＢＴ、ＭＯＳ－ＦＥＴ、Ｇａｎ－ＦＥＴ、バイポーラトランジスタ、サイリスタ、ダオード等の半導体素子、コンデンサ、抵抗等の電気素子の試験装置、試験・評価・検査、法に関するものである。
明細書で記載する実施形態では、半導体素子（電気素子）のうち、主としてＩＧＢＴを例示して説明が、これに限定されるものではない。
明細書で記載する実施形態では、半導体素子（電気素子）のうち、主としてＩＧＢＴを例示して説明が、これに限定されるものではない。
【0019】
本発明はＩＧＢＴに限定されるものではなく、ＳｉＣトランジスタ、ＭＯＳＦＥＴ、ＪＦＥＴ、サイリスタ、ダイオード、サーミスタ、ポジスタ等の各種の半導体素子に適用することができる。
【0020】
本発明の実施例において、トランジスタをオンまたはオフする制御端子をゲート端子（Ｇ）として説明するが、ゲート端子（Ｇ）はベース端子（Ｂ）と読み替えても良いことは言うまでもない。ゲート端子（Ｇ）、ベース端子（Ｂ）はトランジスタ１１７をオンまたはオフさせる信号を印加する端子である。また、コレクタ端子（Ｃ）、エミッタ端子（Ｅ）は、ソース端子（Ｓ）、ドレイン端子（Ｄ）等と読み替えても良いことは言うまでもない。
【0021】
本実施例において、半導体素子（電気素子）１１７は、図２３、図６２に図示するように単体の場合もあるが、図２２（ｂ）～図２２（ｅ）に図示するように複数の半導体素子（電気素子）を組み合わせた半導体素子（電気素子）モジュールの場合もある。半導体素子（電気素子）１１７は放熱板が取り付けられた構成、ヒートシンクが取り付けられた構成、ヒートパイプが取り付けられた構成等であっても、半導体素子（電気素子）１１７の概念に含まれる。
【0022】
なお、本発明の実施例において、ベース端子（Ｂ）もゲート端子（Ｇ）と記載して説明をする。トランジスタ等をオンオフ制御する端子をゲート端子として説明し、また、ゲート端子等に接続された回路をゲート駆動回路等と記載して説明をする。
【0023】
本発明では、半導体素子部品１１７としてＮチャンネルのパワートランジスタを例示して説明するがこれに限定するものではない。パワートランジスタに限定されるものでなく、小信号用のトランジスタであっても良い。また、Ｎチェンネルのトランジスタに限定されるものではなく、Ｐチャンネルのトランジスタであっても、本発明が適用できることは言うまでもない。
【0024】
本発明の電気素子（半導体素子）試験装置および電気素子（半導体素子）の試験方法は、図６２（ａ）～図６２（ｉ）に図示するように、トランジスタはＭＯＳ型、バイポーラ型等のいずれのトランジスタであっても良い。また、トランジスタはＮチャンネルであっても、Ｐチャンネルであっても良い。また、ダイオード（図６２（ｇ））、サイリスタ（図６２（ｈ）））、トライアック（図６２（ｉ））等の半導体素子の他、抵抗（図６２（ｉ））、コンデンサ、コイル、リレー、水晶発振子（図６２（ｋ））など電気部品にも対応できることは言うまでもない。
【0025】
本発明は、半導体素子に限定されるものではなく、たとえば、抵抗素子、コンデンサ、コイル、水晶素子、サーミスタ、ポジスタ、ＺＮＲ等の半導体以外の電気素子にも本発明が適用できることは言うまでもない。
【0026】
本発明の電気素子（半導体素子）試験装置が試験を実施する対象は、半導体素子、電気素子等の単一の素子に限定されるものでない。たとえば、図２２に図示するように、複数の素子がモジュールとして構成された半導体素子、電気素子を検査あるいは試験することができることは言うまでもない。
【0027】
図２２（ａ１）（ａ２）は、ダイオードＤｉを内蔵するトランジスタである。図２２（ｂ１）（ｂ２）は図２２（ａ１）（ａ２）を直列に接続した半導体モジュールである。また、図２２（ｃ１）（ｃ２）は、図２２（ａ１）（ａ２）を外部の接続配線で電気的に接続したモジュールの構成図である。図２２（ｄ１）（ｄ２）は温度測定用のダイオードＤ２の端子を有するモジュールの構成図である。図２２（ｅ１）（ｅ２）は温度測定用のダイオードＤ２の端子を有するトランジスタを外部で接続してモジュール化した構成図である。本発明はこれらのいずれの半導体素子、電気素子に対応できる。
【0028】
図１において、試験を行うトランジスタ１１７は、主として図２２（ｂ１）（ｂ２）に図示するダイオードＤｉ（ダイオードＤｉｓ、ダイオードＤｉｍ）を有するものを例示して説明する。しかし、これに限定されるものではなく、図２２（ｄ）、図２２（ｅ）に図示するように温度用のダイオードの端子（ａｓ、ｋｓ、ａｍ、ｋｍ）を別途保有するトランジスタ等であっても良い。
【0029】
【0030】
本発明の半導体素子（電気素子）試験装置および半導体素子（電気素子）の試験方法では、図２２（ｂ）、図２２（ｄ）ように、１パッケージに複数個のトランジスタを有する半導体素子１１７であっても、図２２（ｃ）、図２２（ｅ）のように、複数のトランジスタ素子を接続した半導体モジュール１１７であっても本実施例が適用できることは言うまでもない。
【0031】
発明を実施するための形態を説明するための各図面において、同一の機能あるいは類似性を有する要素は同一の符号を付する。説明に不要な事項は図面等で省略する。また、説明を容易にするため図面等を簡略化あるいは模式化する。また、説明に不要な事項、箇所は説明を省略することがある。また、他の実施例と類似あるいは同様の箇所等は説明を省略する場合がある。
【0032】
本明細書、図面において、説明に不要な箇所、部位、記述を省略し、また、図示を省略することがある。また、各実施例は全部あるいは一部を組み合わせることができる。また、本発明の実施例は、それぞれの実施例と組み合わせることができ、また、一部を変更して実施することができる。
【0033】
【0034】
本発明の電気素子試験装置は、試験をするトランジスタ１１７等を配置する電気素子試験装置内の箇所（スペース）と、前記トランジスタ１１７等の試験電流の発生する電源装置１３２とを分離している。分離のための恒温槽（筐体）５２３に隔壁２１４ａを設けている。
【0035】
なお、本明細書、本図面等において、接続部に用いるプラグ等の部材を接続プラグあるいはフォークプラグ２０５として説明をする。接続プラグあるいはフォークプラグ２０５に限定するものではなく、脱着可能で、先端部において、他の導電部材と嵌合等して電気的接続が実現できるものであれば、いずれの形態、構成あるいは構造の部材でも良い。たとえば、フォークコネクタ５２８が例示される。また、接続コネクタ、圧着コネクタ等であっても良い。
【0036】
フォークプラグ２０５等の接続部材は、すべての端子等に取り付けることに限定されない。たとえば、脱着を常時行う、あるいは頻度の高い対象箇所に形成または配置し、他の箇所はネジ留め、ボルト止め等で構成等しても良いことは言うまでもない。
【0037】
試験をするトランジスタと、スイッチ回路等を有する回路基板との接続は、隔壁２１４に設けた開口部２１６を介して、接続プラグ（フォークプラグ２０５）を挿入し、前記接続プラグ（フォークプラグ２０５）と前記回路基板に有する導体板２０４とを電気的に接触させることにより行う。
【0038】
導体板（銅バー）２０４は板状の形状に限定されない。たとえば、棒状であっても良い。また、円筒状、箔状であっても良い。本実施例では、導体板２０４として表現するが、導体板２０４は導体棒など他の形状、構成を含む概念である。導体板２０４は銅部材で形成あるいは構成し、その表面にニッケルめっきを施す。
【0039】
電源装置１３２は２台に限定されるものではない。たとえば、本発明の半導体素子（電気素子）試験装置において、３台以上の電源装置１３２を保有させてもよい。また、１台の電源装置１３２が２つの電圧または電流を出力できるように構成したものを用いても良い。電源装置１３２の台数が増加するほど、多種多様な試験電流Ｉｄの波形を発生させることができる。
本発明の実施例において、電源装置１３２として説明するが、電源装置１３２は所定電流Ｉｄあるいは定電流Ｉｄを出力するものに限定されるものではない。
本発明の実施例において、電源装置１３２として説明するが、電源装置１３２は所定電流Ｉｄあるいは定電流Ｉｄを出力するものに限定されるものではない。
【0040】
たとえば、電源装置１３２に最大（リミット）電圧あるいは最大電流を設定できるものを使用する。一定の条件で、設定された最大電圧において、所定の定電流を出力できるように機能させることが例示される。また、定電流を出力する場合に、出力端子電圧を所定の最大電圧を設定できる構成にされることが例示される。
【0041】
電源装置１３２には電源配線２１２が接続され、電源配線２１２には、スイッチ回路１２２が接続または配置される。スイッチ回路１２２はスイッチ回路基板２０１に実装または配置されている。スイッチ回路１２２をオン（クローズ）することにより、試験をする電気素子１１７に試験電流Ｉｄが供給される。スイッチ回路１２２をオフ（オープン）することにより、試験をする電気素子１１７への試験電流Ｉｄが停止される。
【0042】
スイッチ回路１２２あるいはスイッチ回路１２４は、プリント基板からなるスイッチ回路基板２０１に実装あるいは配置されている。導体板（銅バー）２０４は、プリント基板に実装あるいは配置されている。
【0043】
試験電流Ｉｄは、各電気的接続が取れているかどうかを確認して出力される。たとえば、フォークプラグ２０５と導体板２０４との電気的接続、フォークコネクタ５２８と導体板２０４との電気的接続、コネクタ２０２と半導体素子１１７の各端子との電気的接続等が例示される。また、接点スイッチ５２９の押圧状態によっても、電気的接続が取れているかどうかを確認できるように構成されている。
【0044】
フォープラグ２０５、フォークコネクタ５２８は、導体板２０４等の対象物に圧入、圧接、挿入、圧着、狭持、挟持、嵌合等により電気的に接続ができる構成、構造、形態、形式、方法のいずれのものであっても良い。
【0045】
導体板２０４、試験をする半導体素子（電気素子）１１７には温度センサ５１０が実装あるいは配置され、温度を監視する。温度が一定以上になった場合に、コントローラ回路１１１は、試験を停止する。あるいは半導体試験装置を停止させる。
【0046】
また、試験開始後、一定以上の温度に変化しない場合は、電気素子１１７の不良、電気素子１１７の破壊、電気的接続不良として、コントローラ回路１１１は、試験を停止する。また、警報を発する。
以上の事項は、本明細書、図面に記載する他の実施例にも適用されることはいうまでもない。また、他の実施例と組合せできることも言うまでもない。
以上の事項は、本明細書、図面に記載する他の実施例にも適用されることはいうまでもない。また、他の実施例と組合せできることも言うまでもない。
【0047】
電源装置１３２は、トランジスタ１１７を試験するための大電流の定電流Ｉｄ（または電圧Ｖｄ）を出力する。電源装置１３２は、コントロール回路（コントローラ）１１１からの制御信号に同期させて電力（電流、電圧）を供給する。電源装置１３２は、出力する最大電圧値を設定することができる。
【0048】
電源装置１３２には、スイッチ回路１２２が接続されている。スイッチ回路１２２は電源装置１３２が出力する試験電流の供給をオン（供給、印加、クローズ）、オフ（遮断、オープン）させる機能を有する。
【0049】
導体板２０４等に取り付けられた温度センサ５１０の出力が所定温度以上になった場合、あるいは所定温度範囲以外の場合は、スイッチ回路１２２はオフ（遮断、オープン）に制御される。
【0050】
温度センサ５１０は半導体素子１１７あるいは半導体素子等からなるモジュール１１７等にも配置されている。半導体素子１１７等の温度を測定し、所定温度以上になった場合、あるいは所定温度範囲以外の場合にコントローラ回路１１１に信号を伝送する。コントローラ回路１１１は伝送された信号に基づいて、処理回路５２４、電源装置１３２を制御する。
【0051】
導体板２０４は、板状に限定されるものではなく、円柱状、棒状、コネクタ状等であっても良い。フォークプラグ２０５は、導体板２０４等の対象物に嵌合、圧入、圧接、挿入、圧着、狭持、挟持等により電気的に接続ができる構成、構造、形態、形式、方法のいずれのものであっても良い。
【0052】
導体板２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。導体板２０４の長さは、一例として、２５０ｍｍである。図１、図２はフォークプラグ２０５と導体板２０４の接続（接触）状態を示している。以下、説明を容易にするため導体板２０４と例示して説明をする。
【0053】
図１の本発明の実施例において、接続プラグとして、フォークプラグ２０５を例示して説明をする。フォークプラグ２０５ｃはトランジスタ１１７ｓのコレクタ端子と電気的に接続されている。フォークプラグ２０５ｂはトランジスタ１１７ｓのエミッタ端子と電気的に接続されている。フォークプラグ２０５ａはトランジスタ１１７ｍのエミッタ端子と電気的に接続されている。
【0054】
なお、本発明の実施例において、導体板２０４にフォークプラグ２０５と接続することに限定されるものではない。導体板２０４と電源配線２１２とをネジ留め、あるいは圧着端子で接続しても良いことは言うまでもない。
【0055】
導体板２０４に温度センサ（温度測定回路）５１０が接触あるいは密着して配置または接続されている。温度センサ５１０は、フォークプラグ２０５と導体板２０４との電気的接続が不良の場合、接続部（接触部）で発生する発熱を検知し、異常温度であることを、コントローラ回路１１１に伝送する。温度センサ５１０のセンサ部として、熱電対、サーミスタ等が例示される。
【0056】
サブトランジスタ（上トランジスタ）１１７ｓとメイントランジスタ（下トランジスタ）１１７ｍは直列に接続されている。図１の実施例では、上トランジスタ１１７ｓのエミッタ端子（Ｅ）と下トランジスタ１１７ｍのコレクタ端子（Ｃ）が接続されている。サブトランジスタ（上トランジスタ）１１７ｓのゲート端子（ｇｓ）には処理回路５２４ｓのゲートドライバ回路１１３が接続され、メイントランジスタ（下トランジスタ）１１７ｍのゲート端子（ｇｍ）には処理回路５２４ｍのゲートドライバ回路１１３が接続されている。
【0057】
温度センサ５１０の制御回路、温度－電圧変換テーブルは、デバイス制御回路２０９に構成あるいは配置されている。上トランジスタ１１７ｓには処理回路５２４ｓが接続されている。下トランジスタ１１７ｍには処理回路５２４ｍが接続されている。
【0058】
処理回路５２４には、サンプル接続回路２０３、短絡回路１３７、アナログデジタル（ＡＤ）コンバータ回路１２７、デジタルアナログ（ＤＡ）コンバータ回路１２８、信号制御回路１１２、温度測定回路１１５が実装あるいは配置される。
デバイス制御回路２０９とサンプル接続回路２０３とは、コネクタ２０８の接続ピン２０６を介して電気的に接続される。
デバイス制御回路２０９とサンプル接続回路２０３とは、コネクタ２０８の接続ピン２０６を介して電気的に接続される。
【0059】
Ｖｄａｔａはコントローラ回路１１１がＤＡコンバータ回路１２８に印加するデータである。ＶｄａｔａによりＤＡコンバータ回路１２８が出力する電圧が決定あるいは可変あるいは設定される（図５２、図５３等に記載）。
ＤＡコンバータ回路１２８が出力する電圧は、ゲート制御信号Ｖｇ（Ｖｇｓ、Ｖｇｍ）としてゲートドライバ回路１１３に印加される。
ＤＡコンバータ回路１２８が出力する電圧は、ゲート制御信号Ｖｇ（Ｖｇｓ、Ｖｇｍ）としてゲートドライバ回路１１３に印加される。
【0060】
導体板２０４には、フォークコネクタ５２８が電気的に接続されている。導体板２０４は、恒温槽（筐体）５２３の背面の隔壁２１４ａに設けられた穴を貫通して配置されている。
【0061】
電源装置１３２の出力は、電源配線２１２が接続されている。電源配線２１２の一端にフォークプラグ２０５が接続され、フォークプラグ２０５と導体板２０４とが嵌合、接続等により電気的に接続されている。
【0062】
導体板２０４は、フォークプラグ２０５、フォークコネクタ５２８等の構造物と電気的に接続できるものであればいずれの形状等であってもよい。たとえば、ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状とし、フォークプラグ２０５とを接続してもよい。
本発明はこれに限定されるものではない。たとえば、フォークプラグ２０５がなく、電源配線２１２を直接に導体板２０４と電気的に接続してもよい。
本発明はこれに限定されるものではない。たとえば、フォークプラグ２０５がなく、電源配線２１２を直接に導体板２０４と電気的に接続してもよい。
【0063】
フォークプラグ２０５は、隔壁２１４ｂ等の空間を分離する構成物あるいは構造に、フォークプラグ２０５を挿入するとして説明する。しかし、これに限定するものではない。たとえば、フォークプラグ２０５を支持する円筒状物に、フォークプラグ２０５を挿入することにより導体板２０４等を電気的に接続するように構成しても良い。
【0064】
トランジスタ１１７に流す試験電流Ｉｄは電源装置１３２を動作させることにより供給する。電源装置１３２はコントロール回路（コントローラ）１１１からの信号により動作／非動作（オン／オフ）制御される。また、試験電流Ｉｄ（Ｉｄｍ、Ｉｄｓ）の出力と非出力とが切り替えられる。処理回路５２４はコントロール回路（コントローラ）１１１によりタイミング制御される。
【0065】
図１において、試験を行うトランジスタ１１７は、図２２（ｂ）に図示するダイオードＤｉ（ダイオードＤｉｓ、ダイオードＤｉｍ）を有するものを例示して説明する。当然ことながら、図２２（ｄ）、図２２（ｅ）に図示するように、別途、ダイオードＤｓ、ダイオードＤｍの端子を有するトランジスタ１１７等であっても、本発明が適用できることは言うまでもない。ダイオードＤｓ、ダイオードＤｍの端子に定電流Ｉｃを供給し、ダイオードＤｓ、ダイオードＤｍの端子間電圧を測定して、Ｖｉ電圧をして温度情報Ｔｊを取得する。
【0066】
本発明の電気素子試験装置および電気素子の試験方法では、図２２（ｂ）、図２２（ｄ）ように、１パッケージに複数個のトランジスタを有する半導体素子１１７であっても、図２２（ｃ）、図２２（ｅ）のように、複数のトランジスタ素子を接続した半導体モジュール１１７であっても本実施例が適用できることは言うまでもない。
【0067】
図２２（ａ）の図示するように、単体のトランジスタ１１７から構成される半導体素子であっても、本実施例が適用できることは言うまでもない。また、トランジスタに限定されるものではなく、ダイオード、サイリスタ等の半導体素子でも良い。また、試験対象の電気素子は、ポジスタ、サーミスタ、コンデンサ、コイル、抵抗素子などの電気素子であっても良いことは言うまでもない。
【0068】
トランジスタ１１７ｍのエミッタ端子ｅは接地（グランド）あるいは所定の電位と接続されているとして説明をする。トランジスタ１１７（トランジスタ１１７ｓ、トランジスタ１１７ｍ）のゲート端子ｇ（ゲート端子ｇｓ、ゲート端子ｇｍ）には、電気的接続のためのコネクタ２０２を介して、処理回路５２４が接続されている。
【0069】
処理回路５２４は制御回路基板５１９に配置される。処理回路５２４ｍは、トランジスタ１１７ｍに信号を印加し、トランジスタ１１７ｍを制御、処理する。処理回路５２４ｓは、トランジスタ１１７ｓに信号を印加し、トランジスタ１１７ｍを制御、処理する。
処理回路５２４は、主としてサンプル接続回路２０３、デバイス制御回路２０９から構成される。
処理回路５２４は、主としてサンプル接続回路２０３、デバイス制御回路２０９から構成される。
【0070】
一例として、ゲートドライバ回路１１３が出力する電圧は、オン電圧Ｖ２、オン電圧Ｖ１、オフ電圧Ｖｏｆｆ（０Ｖ、Ｖ０電圧）である。ゲートドライバ回路１１３は３レベル以上の電圧を出力できる。なお、オフ電圧Ｖｏｆｆは、０Ｖよりも電位が低い、Ｖｎ電圧（マイナス電圧）としても良い。
本発明の実施例では、ゲートドライバ回路１１３は、２種類の電位レベルのオン電圧を発生し、トランジスタ１１７のゲート端子ｇに印加する。
本発明の実施例では、ゲートドライバ回路１１３は、２種類の電位レベルのオン電圧を発生し、トランジスタ１１７のゲート端子ｇに印加する。
【0071】
一実施態様として、オン電圧Ｖ１をゲート端子に印加し、次にオン電圧Ｖ２を、ゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）に印加する。オン電圧Ｖ２の印加により、トランジスタ１１７は強オンとなる。したがって、トランジスタ１１７のチャンネル間の抵抗を小さくすることができる。
【0072】
なお、Ｖ２電圧は、Ｖ１電圧より高い電圧として説明するが、これに限定するものではない。Ｖ２電圧とはＶ１電圧以外の電位の電圧であり、定電流Ｉｃを流す時に、設定された所定値の電圧であれば良い。Ｖ２電圧がＶ１電圧より高い場合は、トランジスタ１１７のチャンネル端子間抵抗が小さくなり（Ｖ１電圧の印加時よりも抵抗値が低いオン状態となる）、定電流Ｉｃをチャンネル間に流した場合、測定される電圧Ｖｉが安定する。
【0073】
Ｖ１電圧はトランジスタ１１７をオンさせる電圧であり、トランジスタの品番、品種が異なる場合は変更あるいは調整して設定する。また、Ｖ０電圧はトランジスタ１１７をオフさせる電圧であり、トランジスタの品番、品種が異なる場合は変更あるいは調整して設定する。Ｖ２電圧は、定電流Ｉｃを印加し、チャンネル端子間電圧Ｖｉを測定する時の固定値電圧とする。
【0074】
【0075】
ゲートドライバ回路１１３から出力されるＶｇ信号電圧により、トランジスタ１１７は動作／非動作（オンオフ）動作する。トランジスタ１１７がオンしている期間に、トランジスタ１１７のチャンネル間に試験電流Ｉｄ（Ｉｄｍ、Ｉｄｓ）が流れる。あるいは流すことができる。
【0076】
ゲートドライバ回路１１３は、可変抵抗回路１２５を有している。可変抵抗回路１２５の抵抗値Ｖｒは、０（Ω）から５００（Ω）間で可変できる。また、ゲートドライバ回路１１３は一定電圧、あるいは時間的に変化する電圧に設定できるように構成されている。
なお、可変抵抗回路１２５は可変抵抗に限定されるものでななく、一定値の抵抗を示す固定抵抗回路等であっても良い。
ゲートドライバ回路１１３は、周期的に、時間的に変化する電圧に設定（出力）できるように構成されている。
なお、可変抵抗回路１２５は可変抵抗に限定されるものでななく、一定値の抵抗を示す固定抵抗回路等であっても良い。
ゲートドライバ回路１１３は、周期的に、時間的に変化する電圧に設定（出力）できるように構成されている。
【0077】
抵抗値Ｖｒの両端の電圧を測定する電圧測定回路（図示せず）を有する。電圧測定回路により、トランジスタ１１７のゲート端子に流れるリーク電流等を測定することができる。
【0078】
トランジスタ１１７のゲート端子ｇとエミッタ端子ｅまたは、コレクタ端子ｃ間に、抵抗Ｒ（図示せず）を配置してもよい。可変抵抗回路１２５の抵抗Ｒの値を調整することにより、ゲート信号の立ち上がり時、および立ち下がり時の電圧波形の傾斜角度を調整あるいは設定できる。
【0079】
ゲートドライバ回路１１３は、トランジスタ１１７のゲート端子ｇに印加するゲート電圧Ｖｇの立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。立ち上がり時間Ｔｒと立ち下がり時間Ｔｄを別々に調整することによりトランジスタ１１７のオン時間、オン特性を所定値に制御する。
【0080】
以上のように、本発明の電気素子試験装置および試験方法は、トランジスタ１１７のゲート端子に接続された可変抵抗回路１２５の抵抗値、あるいはゲートドライバ回路１１３の立ち上がり時間／立ち下がり時間を制御、あるいは調整または設定することができる。
【0081】
図１等において、ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値Ｖｒは可変できるとしたが、これに限定するものではない。たとえば、可変抵抗回路１２５を外付け抵抗の固定抵抗素子とし、この抵抗をコネクタ（図示せず）等によりトランジスタ１１７のゲート端子ｇに接続してもよいことは言うまでもない。
【0082】
定電流回路１１８は、所定の定電流Ｉｃを流す。定電流ＩｃはダイオードＤｉ（Ｄｉｍ、Ｄｉｓ）あるいはダイオードＤｓ・ダイオードＤｍに印加される。トランジスタ１１７の温度が変化するとダイオードＤｉの端子電圧が変化する。ダイオードＤｉの端子電圧Ｖｉをモニターすることにより、トランジスタ１１７の温度変化を測定あるいは観察することができる。温度、あるいは温度変化を温度情報Ｔｊと呼ぶ。したがって温度情報Ｔｊとは、端子間（トランジスタ１１７のコレクタ－エミッタ端子間、トランジスタ１１７のソース－ドレイン端子間）の電圧である。
たとえば、温度情報Ｔｊは、図１等では、ダイオードＤｉのアノード－カソード端子間、またはトランジスタ１１７のコレクタ－エミッタ端子間の電圧である。
たとえば、温度情報Ｔｊは、図１等では、ダイオードＤｉのアノード－カソード端子間、またはトランジスタ１１７のコレクタ－エミッタ端子間の電圧である。
【0083】
ダイオードＤｉはトランジスタ１１７が形成された半導体チップに実装された別の半導体チップのダイオードであってもよい。ダイオードＤｉは、トランジスタ１１７の形成時に副次的に形成される寄生ダイオードを利用してもよい。
【0084】
サンプル接続回路２０３は、ゲートドライバ回路１１３、可変抵抗回路１２５、定電流回路１１８、オペアンプ（バッファ回路）１１６等が配置または形成されている。サンプル接続回路２０３は、制御回路（基板）５１９として構成しても良い。
【0085】
サンプル接続回路２０３は、試験を行うトランジスタ１１７に近い位置に配置できるように、デバイス制御回路２０９から分離され、コネクタ２０８の接続ピン２０６で電気的に接続されている。
【0086】
サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間の長さ（距離）は、１００ｍｍ以下の短距離となるように配置されている。
【0087】
ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いとゲート端子ｇにノイズ等が重畳され、ノイズによりトランジスタ１１７が誤動作する場合がある。
【0088】
処理回路５２４は、制御回路基板５１９に形成または実装されている。半導体素子１１７は端子基板５０２に配置または実装されている。図５等に図示するように、端子基板５０２は、デバイス台５０３に取り付けられている。また、デバイス台５０３、制御回路基板５１９はスライド板５０５に取り付けられている。スライド板５０５は、図３、図４等に図示するように、レールガイド５０７に沿って移動させ、恒温槽（筐体）５２３内に配置される。
スライド板５０５を槽内から引き出すことにより、試験対象の半導体素子の実装、取付け、取り外し、取り替えが容易になる。
スライド板５０５を槽内から引き出すことにより、試験対象の半導体素子の実装、取付け、取り外し、取り替えが容易になる。
【0089】
図１に示すように、ゲートドライバ回路１１３からトランジスタ１１７のゲート端子ｇにゲート信号Ｖｇを印加する。ゲートドライバ回路１１３はオペアンプ回路（電圧バッファ回路）１１６を有している。
【0090】
図３、図４等に図示するように、制御回路基板５１９は、本発明の電気素子試験装置の恒温槽（筐体）５２３内に配置される。必要に応じて、スライド板５０５は、フレームラック（図示せず）に取り付けられ、フレームラックが、恒温槽５２３の槽内５２６に配置される。スライド板５０５を前後に槽内５２６に挿入あるいは引き出すことにより、試験をする素子の取付け、取り外しを行う。
【0091】
恒温槽（筐体）５２３の上部には電源装置１３２、コントローラ回路１１１が組み込まれている。電源装置１３２等と槽内５２６とは隔壁２１４ａで分離される。
【0092】
隔壁２１４にはノイズを吸収するシールド板、シールドフィルム等を形成または配置する。シールド板等により、電源装置、試験回路、試験半導体素子の誤動作を抑制できる。
【0093】
電源装置１３２、スイッチ回路基板２０１、トランジスタ１１７は動作／非動作を繰り返すことにより大きなノイズを発生する。ノイズにより、回路基板等が誤動作する。各室の隔壁を静電シールド、電磁シールドすることにより誤動作を防止できる。
本発明は、スイッチ回路１２４とスイッチ回路１２２とを同期を取って、動作させることにより、ノイズの発生を抑制し、試験装置の誤動作を防止する。
本発明は、スイッチ回路１２４とスイッチ回路１２２とを同期を取って、動作させることにより、ノイズの発生を抑制し、試験装置の誤動作を防止する。
【0094】
静電シールド、電磁シールドは、導通を有する板、導電板（導体板）、導電フィルム、金属板、金属フィルム、金網を各室の周りあるいは隔壁２１４表面あるいは内部に取り付ける、あるいは形成ることにより実現する。
【0095】
サンプル接続回路２０３は、試験するトランジスタ１１７に近い位置に配置する。サンプル接続回路２０３にはコネクタ２０２ｂが配置されている。端子基板２０２にはコネクタ２０２ａが配置されている。コネクタ２０２ａとコネクタ２０２ｂ間は同軸ケーブルあるいはシールドケーブルにより接続される。
【0096】
サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３はコネクタ２０２等により容易に取り外しが可能なように構成されている。
【0097】
定電流回路１１８はトランジスタ１１７のチャンネル間に配置または形成されたダイオードＤｉあるいはダイオードＤｓ、ダイオードＤｍに定電流Ｉｃを供給する。あるいは、定電流回路１１８はトランジスタ１１７のチャンネル間に定電流Ｉｃを供給する。オペアンプ回路１１６はダイオードＤｉの端子電圧、あるいはトランジスタ１１７のチャンネル端子間の電圧をバッファリング（出力インピーダンスを低く）し、Ｖｉ電圧として出力する。
【0098】
Ｖｉ電圧は、温度測定回路１１５でアナログ－デジタル変換される。Ｖｉ電圧は、トランジスタ１１７の温度により変化する。したがって、Ｖｉ電圧を測定することより、トランジスタ１１７の温度を取得することができる。つまり、トランジスタ１１７の温度情報Ｔｊを得ることができる。
【0099】
ダイオードあるいはトランジスタの端子電圧Ｖｉは温度測定回路１１５に印加される。温度測定回路１１５はダイオードの端子電圧Ｖｉからトランジスタ１１７の温度情報Ｔｊを求め、あるいは温度を測定し、コントロール回路１１１に転送する。
ゲートドライバ回路１１３は、設定された周波数（オンオフ周期ｔｃｙｃｌｅ）、設定されたオン電圧をトランジスタ１１７のゲート端子ｇに印加する。
一実施態様として、図５１（ａ）に図示するように、トランジスタ１１７のオンオフ周期は１ｔｃｙｃｌｅであり、オン時間はｔｏｎである。
ゲートドライバ回路１１３は、設定された周波数（オンオフ周期ｔｃｙｃｌｅ）、設定されたオン電圧をトランジスタ１１７のゲート端子ｇに印加する。
一実施態様として、図５１（ａ）に図示するように、トランジスタ１１７のオンオフ周期は１ｔｃｙｃｌｅであり、オン時間はｔｏｎである。
【0100】
本発明の実施例は、ゲートドライバ回路１１３が出力する電圧は、オン電圧Ｖ２、オン電圧Ｖ１、オフ電圧Ｖｏｆｆ（Ｖ０）である。ゲートドライバ回路１１３は３レベル以上の電圧を出力できる。たとえば、オン電圧Ｖ２、オン電圧Ｖ１、オフ電圧Ｖｏｆｆ１＝０Ｖ、オフ電圧Ｖｏｆｆ１よりも低電圧のオフ電圧Ｖｏｆｆ２＝－２Ｖが例示される。
【0101】
たとえば、図５２の実施例では、ゲートドライバ回路１１３は、２種類の電位レベルのオン電圧（Ｖ１電圧、Ｖ２電圧）を発生し、トランジスタ１１７のゲート端子g（ゲート端子ｇｍ、ゲート端子ｇｓ）に印加する。
【0102】
オン電圧Ｖ１をゲート端子に印加し、次にオン電圧Ｖ２をゲート端子に印加する。オン電圧Ｖ２の印加により、トランジスタ１１７は強オン（トランジスタ１１７のチャンネル間抵抗がＶ１の場合よりも低下する）となる。あるいはトランジスタ１１７は所定の電圧によるオン状態となる。Ｖ１＜Ｖ２の場合は、トランジスタ１１７のチャンネル間の抵抗は、Ｖ１の場合よりも小さくすることができる。Ｖ２電圧を印加時に定電流Ｉｃをトランジスタ１１７に供給し、トランジスタ１１７のチャンネル端子間の電圧Ｖｉを測定する。Ｖｉ電圧は、係数などを積算あるいは加算等の処理をされ、温度情報Ｔｊとなる。
【0103】
ゲートドライバ回路１１３は４つ以上のレベルの電圧を出力することができる。また、時間とともに変化する三角波、サイン波等も出力することができる（図５８（ｃ）のｔ２～ｔ３期間等）。また、ランダムに電圧Ｖｇを変化させて、ゲート端子に印加することができる。
【0104】
ゲートドライバ回路１１３から出力されるゲート信号電圧Ｖｇにより、トランジスタ１１７は動作／非動作（オンオフ）動作する。トランジスタ１１７がオンしている期間に、トランジスタ１１７のチャンネル間に試験電流Ｉｄが流す。
ゲートドライバ回路１１３は、可変抵抗回路１２５を有している。可変抵抗回路１２５の抵抗値Ｖｒは、０（Ω）から５００（Ω）間で可変できる。
ゲートドライバ回路１１３は、可変抵抗回路１２５を有している。可変抵抗回路１２５の抵抗値Ｖｒは、０（Ω）から５００（Ω）間で可変できる。
【0105】
図５１、図５２、図５２の実施例のように、Ｖ２電圧の印加時と、Ｖ１電圧の印加時の値Ｖｒを変化させるのは有効である。たとえば、一実施態様として、Ｖ１電圧印加時には抵抗Ｖｒを３００Ωに設定し、Ｖ２電圧印加時には抵抗Ｖｒを２０Ωに設定する。Ｖ２電圧印加時に、Ｖ１電圧印加時よりも低位抵抗の抵抗値をすることにより、トランジスタ１１７に流れる定電流Ｉｃでのチャンネル端子間電圧Ｖｉが安定する。抵抗Ｖｒの抵抗値をゲート端子ｇに印加する電圧値（電圧Ｖ２、電圧Ｖ１等）に対応して設定する。
【0106】
トランジスタ１１７に試験電流Ｉｄを供給する時と、トランジスタ１１７に定電流Ｉｃを供給する時とで、ゲート端子ｇに接続する抵抗Ｖｒの抵抗値を変化させる。あるいは抵抗Ｖｒの抵抗値を異ならせる。あるいは変化させる。
【0107】
また、Ｖ１電圧からＶ２電圧に変化させる時、Ｖ１電圧印加時の抵抗ＶｒとＶ２電圧印加時の抵抗Ｖｒの変化タイミングとを同期して、抵抗値Ｖｒを変化させる。抵抗値Ｖｒを高く変化させると、突入電流、サージ電圧の発生を抑制できる。
【0108】
ゲート端子ｇに印加する電圧Ｖｎ、Ｖ０、Ｖ１、Ｖ２において、抵抗値Ｖｒを変化させること、あるいは異ならせることにより、突入電流、サージ電圧の発生を抑制できる。また、抵抗値Ｖｒを異ならせることにより、突入電流、サージ電圧を意図的に発生させることもできる。
【0109】
ゲートドライバ回路１１３は一定電圧、あるいは時間的に変化する電圧に設定できる。また、ゲートドライバ回路１１３は、周期的に、時間的に変化する電圧に設定（出力）できるように構成されている。
【0110】
また、ゲート端子ｇにＶ２電圧を印加している時の抵抗Ｖｒの抵抗値とゲート端子ｇにＶ１電圧を印加している時の抵抗Ｖｒの抵抗値を異なる値に設定することは有効である。抵抗値Ｖｒの値により、トランジスタ１１７のチャンネル間の抵抗を設定でき、定電流Ｉｃを供給し、測定するチャンネル間電圧Ｖｉを安定化できる。
【0111】
トランジスタ１１７のゲート端子ｇとエミッタ端子ｅ、またはコレクタ端子ｃ間に抵抗Ｒ（図示せず）を配置してもよい。抵抗Ｒの値を調整することにより、ゲート信号の立ち上がり時、および立ち下がり時の電圧波形の傾斜角度を調整あるいは設定できる。また、突入電流、サージ電圧の発生を抑制できる。また、抵抗値を異ならせることにより、突入電流、サージ電圧を意図的に発生させることができる。
【0112】
ゲートドライバ回路１１３は、トランジスタ１１７のゲート端子ｇに印加するゲート信号電圧の立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と、立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。立ち上がり時間Ｔｒと立ち下がり時間Ｔｄを別々に調整することによりトランジスタ１１７のオン時間、オン特性を所定値に制御する。
【0113】
以上のように、本発明の電気素子（半導体素子）試験装置および試験方法は、トランジスタ１１７のゲート端子に接続された可変抵抗回路１２５の抵抗値Ｖｒ、あるいはゲートドライバ回路１１３の立ち上がり時間／立ち下がり時間を制御、あるいは調整または設定することができる。
【0114】
定電流回路１１８は、所定の定電流Ｉｃを流す。定電流ＩｃはダイオードＤｉまたはトランジスタ１１７に印加される。トランジスタ１１７の温度が変化するとダイオードＤｉの端子電圧またはトランジスタのチャンネル端子間電圧が変化する。ダイオードＤｉ等の端子電圧Ｖｉをモニターあるいは測定することにより、トランジスタ１１７の温度変化を測定あるいは観察することができる。
【0115】
トランジスタ１１７に試験電流Ｉｄを供給し、試験電流Ｉｄを供給した状態で、トランジスタ１１７のチャンネル間電圧Ｖｃｅを測定しても良い（図５６等）。トランジスタ１１７のチャンネル間電圧Ｖｃｅは、トランジスタ１１７の劣化あるいは発熱温度により電圧値が変化する。変化する電圧Ｖｉを測定し、温度係数Ｋ等を積算、加減算して温度情報Ｔｊとする。
【0116】
ダイオードＤｉはトランジスタ１１７が形成された半導体チップに実装された別の半導体チップのダイオードＤであってもよい。ダイオードＤｉは、トランジスタ１１７の形成時に副次的に形成される寄生ダイオードを利用してもよい。
【0117】
なお、温度情報Ｔｊは、トランジスタ１１７等に配置あるいは実装されて温度測定回路１１５からの情報を使用しても良い。温度測定回路１１５は、熱電対、サーミスタ、ポジスタ等を温度センサ５１０として使用して構成されている。
【0118】
定電流Ｉｃでトランジスタ１１７が発熱することを防止するため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。
【0119】
具体的には、定電流Ｉｃは試験時にトランジスタ１１７に流す電流Ｉｄの１／１０００以下に設定する。好ましくは、トランジスタ１１７に流す電流Ｉｃは電流Ｉｄの１×１０６の１以上１×１０４の１以下にする。定電流Ｉｃは０．１ｍＡ以上１００ｍＡ以下にする。
【0120】
チャンネル電流Ｉｄを変化させ、ダイオードＤｉ等の電圧（トランジスタ１１７のコレクタ－エミッタ端子間電圧、ダイオードのカソード－アノード間電圧）を測定して、温度係数Ｋを求める。求められた温度係数Ｋは、温度測定回路１１５またはコントローラ回路１１１に記憶させる。
【0121】
図６、図７に図示するように、半導体素子１１７下には、加熱冷却プレート１３４が配置されている。加熱冷却プレート１３４には循環水パイプ（図示せず）が組み込まれている。循環水パイプに流す冷媒（冷却水等）を循環させる。また、加熱冷却プレート１３４は、ペルチェ素子により冷却、加温できるように構成しても良い。
【0122】
加熱冷却プレート１３４はプレートに限定されるものではない。たとえば、中央部に半導体素子１１７を挿入できる形態あるいは構成であっても良い。加熱冷却プレート１３４は加熱または冷却のうち少なくとも一方の機能を有する温度調整器あるいは温度設定器の機能を有する物であれば、いずれの構成であっても良い。
【0123】
加熱冷却プレート１３４等で冷却すると、結露が発生する。したがって、試験をする半導体素子（電気素子）に、ドライエアを吹き付けてパワーサイクル試験等の試験を実施することが好ましい。
【0124】
加熱冷却プレート１３４はプレートに限定されない。たとえば、温度設定装置にトランジスタ１１７を挿入あるいは挟持させる構造あるいは装置であっても良い。加熱冷却プレート１３４には、冷却水等を循環させるパイプを配置しても良い。
【0125】
加熱冷却プレート１３４は、加熱させるためのオーブン、マントルヒーター、ホットプレート、電気炉、ヒータで構成しても良い。また、冷却させるために、ヒートポンプ、窒素冷却器で構成しても良い。
トランジスタ１１７等の試験サンプルは、加熱冷却プレートに挟持させてもよい。また、加熱冷却装置に試験サンプルを挿入して固定しても良い。
トランジスタ１１７等の試験サンプルは、加熱冷却プレートに挟持させてもよい。また、加熱冷却装置に試験サンプルを挿入して固定しても良い。
【0126】
加熱冷却プレート１３４は温度を一定に保つ、除湿するための機器も含まれる。たとえば、恒温水槽、循環式恒温水槽、インキュベーター、除湿装置が該当する。また、加湿するための機器も含まれる。
ヒートパイプ２２３と密着させて放熱を良好なものとするため、ヒートパイプ２２３と端子基板５０２間等に放熱グリス５１６を塗布することも有効である。
試験をする半導体素子１１７を配置する空間には、ドライエアを注入することが好ましい。または、試験をする素子にドライエアを吹き付ける。
ヒートパイプ２２３と密着させて放熱を良好なものとするため、ヒートパイプ２２３と端子基板５０２間等に放熱グリス５１６を塗布することも有効である。
試験をする半導体素子１１７を配置する空間には、ドライエアを注入することが好ましい。または、試験をする素子にドライエアを吹き付ける。
【0127】
ヒータ加熱制御系は、一つの制御点に対して目標温度(ＳＶ)と測定温度（ＰＶ)が一致するようにＰＩＤ制御演算を行い、ヒータ供給電力を制御する。
半導体素子の試験・評価をする場合には、ヒータと冷却機構を同時に制御する必要が生じる。本発明における加熱冷却制御は、１台の調節器で加熱出力と冷却出力の２系統の出力を操作し制御する。
半導体素子の試験・評価をする場合には、ヒータと冷却機構を同時に制御する必要が生じる。本発明における加熱冷却制御は、１台の調節器で加熱出力と冷却出力の２系統の出力を操作し制御する。
【0128】
温度係数Ｋは、トランジスタ１１７を加熱冷却プレート１３４等で所定温度にし、ダイオードＤｉに定電流Ｉｃを流して、コレクタ端子とエミッタ端子電圧を測定する。前記所定温度を変化させ、かつ、ダイオードＤｉの端子電圧を測定することにより、トランジスタ１１７の温度に対するダイオードＤｉの端子電圧Ｖｉを取得できる。したがって、温度に対するダイオードＤｉの端子電圧Ｖｉからトランジスタ１１７の温度係数Ｋを求めることができる。
【0129】
定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。つまり、トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧Ｖｉを測定する。オペアンプ回路（バッファ回路）１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ－端子ｅ）を出力する。
【0130】
なお、オペアンプ回路１１６は、オペアンプ素子から構成されるものに限定されない。入力インピーダンスよりも出力インピーダンスが低いものであればいずれのものでもよい。
【0131】
温度測定回路１１５は保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度または温度情報Ｔｊを求める。あるいは温度測定回路１１５が出力する温度を温度情報Ｔｊとする。
【0132】
求められた温度情報Ｔｊはコントロール回路（コントローラ）１１１に送られる。コントロール回路（コントローラ）１１１は、温度または温度情報Ｔｊが所定設定値以上になった場合、トランジスタ１１７が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。
【0133】
図２、図２２の実施例は、図１の実施例にスイッチ回路１２４を配置した構成である。図２の実施例において、スイッチ回路１２４ｄ、スイッチ回路１２４ｂ、スイッチ回路１２４ｃはスイッチ回路の記号を使用している。
【0134】
スイッチ回路１２２、スイッチ回路１２４はクローズ（オン）した時の抵抗（オン抵抗）が小さいものであれば、スイッチ回路として使用できる。たとえば、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ、ホトＭＯＳリレー等が例示される。
スイッチ回路１２４は、パワーＭＯＳＦＥＴを使用することが特に好ましい。ＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さく好ましい。
スイッチ回路１２４は、パワーＭＯＳＦＥＴを使用することが特に好ましい。ＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さく好ましい。
【0135】
スイッチ回路１２４ｄがオン（クローズ）すると、電源配線２１２ｂと電源配線２１２ｃ間が短絡し、短絡電流Ｉｍが流れる。スイッチ回路１２４ｄのオンにより、電源配線２１２ｂと電源配線２１２ｃ間の電荷を放電させることができる。また、トランジスタ１１７ｍのエミッタ端子とコレクタ端子間を短絡し、チャージされた電荷を放電させることができる。
【0136】
スイッチ回路１２４ｃがオン（クローズ）すると、電源配線２１２ｂと電源配線２１２ｃ間が短絡し、短絡電流Ｉｍが流れる。スイッチ回路１２４ｃのオンにより、電源配線２１２ｂと電源配線２１２ｃ間の電荷を放電させることができる。また、トランジスタ１１７ｓのエミッタ端子とコレクタ端子間を短絡し、チャージされた電荷を放電させることができる。
【0137】
スイッチ回路１２４ｂがオン（クローズ）すると、電源配線２１２ｃと電源配線２１２ａ間が短絡し、短絡電流Ｉｍが流れる。スイッチ回路１２４ｂのオンにより、電源配線２１２ｃと電源配線２１２ａ間の電荷を放電させることができる。また、半導体モジュール１１７の端子間を短絡し、チャージされた電荷を放電させることができる。
【0138】
半導体モジュール１１７の試験を開始する際には、スイッチ回路１２４をオン（クローズ）させから、試験を開始する。また、半導体モジュール１１７の試験を終了する際も、スイッチ回路１２４をオン（クローズ）させる。半導体モジュール１１７の試験中は、スイッチ回路１２４をオフ（オープン）させる。
【0139】
スイッチ回路１２４のオン状態、オン状態は、接点スイッチ５２９と連動する。接点スイッチ５２９がオン状態でない場合は、スイッチ回路１２４はオン状態を維持し、試験をするトランジスタ１１７に試験電流Ｉｄは印加されない。また、電源装置１３２のオンオフ状態と連動する。
【0140】
電源装置１３２は、扉５２７の開閉状態と連動する。扉５２７がオープンの時は、スイッチ回路１２４はオン状態を維持し、試験をするトランジスタ１１７には電流は供給されない。連動は接点スイッチ５２９等により検出して実施する。
スイッチ回路１２４ａがオフすることにより、電源装置１３２が出力する試験電流Ｉｄがトランジスタ１１７に供給される。
スイッチ回路１２４ａがオフすることにより、電源装置１３２が出力する試験電流Ｉｄがトランジスタ１１７に供給される。
【0141】
スイッチ回路１２２、スイッチ回路１２４はスイッチ回路基板２０１に実装あるいは形成されている。図示していないが、スイッチ回路基板２０１には導体板２０４が取付けられている。スイッチ回路１２４の各端子は導体板２０４に接続されている。導体板（銅バー）２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。導体板２０４の長さは、一例として、２５０ｍｍである。
【0142】
図１１（ａ）に図示するように、フォークプラグ２０５と導体板２０４とは機械的（メカニカル）に嵌合させることにより電気的接続を実現する。フォークプラグ２０５のＵ字部は、導体板２０４に差し込まれる際、わずかにＵ字部が広がり、あるいは適正に接触し、良好にフォークプラグ２０５と導体板２０４が接合あるいは嵌合される。
【0143】
フォークプラグ２０５と導体板２０４との接続箇所、フォークコネクタ５２８と導体板２０４との接続箇所は、接触抵抗が発生する場合がある。接触抵抗があると接続部で発熱する。
【0144】
図１２に図示するように、接触抵抗による発熱対策のため、導体板２０４には凹部が形成され、凹部にヒートパイプ２２３が配置あるいは設置されている。導体板２０４には凹部が形成され、ヒートパイプ２２３が配置あるいは設置されている。
【0145】
なお、図１３に図示するように、導体板２０４内に、ヒートパイプ２２３を配置あるいは設置しても良い。ヒートパイプ２２３は導体板２０４と重ねて構成しても良い。
【0146】
図１３に図示するように、フォークプラグ２０５には接続ボルト２１９が取り付けられている。接続ボルト２１９等に接続配線２１１が接続される。あるいは嵌合される。
【0147】
導体板２０４とフォークプラグ２０５とは、フォークプラグ２０５に形成された接触部２２０ａ、接触部２２０ｂで接触する。接触部２２０はリン青銅、ニッケル合金で構成され、ばね性を有している。接触部２２０の表面は金メッキあるいは銀メッキが施されている。メッキにより接続部２２０の電気的安定度が向上する。
【0148】
導体板２０４の表面の凹部（図示せず）には、ヒートパイプ２２３が密着されている。導体板２０４の表面と２２３に熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。
【0149】
凹部（図示せず）にはめ込むようにヒートパイプ２２３が配置されている。凹部にヒートパイプ２２３を配置することによりヒートパイプ２２３が損傷するリスクが低下する。
導体板２０４の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用されている。
導体板２０４の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用されている。
【0150】
導体板２０４は、試験時に加熱される。ヒートパイプ２２３も加熱される。加熱により、ヒートパイプ２２３が膨張する。ヒートパイプ２２３材料が凹部内で膨張が大きくなりヒートパイプ２２３が凹部により強固にはめ込まれる。したがって、ヒートパイプ２２３がはずれることがない。
【0151】
導体板２０４の材料として、銅（線膨張率１６．８）、黄銅（線膨張率１９）、鉄（線膨張率１２．１）、ステンレス（ＳＵＳ３０４）（線膨張率１７．３）が例示される。ヒートパイプ２２３の材料として導体板２０４より線膨張率が大きい材料、たとえば、アルミニウム（線膨張率２３）、錫（線膨張率２６．９）、鉛（線膨張率２９．１）が例示される。
【0152】
中でも、導体板２０４の材料として、銅（線膨張率１６．８）、ヒートパイプ２２３の材料として、アルミニウム（線膨張率２３）を採用することが好ましい。導体板２０４材料として、金属以外のカーボンなどを採用することもできる。
ヒートパイプ２２３は、密閉容器内に少量の液体（作動液）を真空密封し、内壁に毛細管構造（ウイック）を備えたものである。
作動液として、純水の他、メタノール（メチルアルコール）、アセトン、ナトリウム、水銀、フロン系冷媒、アンモニアを使用してもよい。
ウイック材には、アルミニウム、銅、ステンレス、焼結合金、金網、発泡メタル、セラミック等が用いられる。
ヒートパイプ２２３は、密閉容器内に少量の液体（作動液）を真空密封し、内壁に毛細管構造（ウイック）を備えたものである。
作動液として、純水の他、メタノール（メチルアルコール）、アセトン、ナトリウム、水銀、フロン系冷媒、アンモニアを使用してもよい。
ウイック材には、アルミニウム、銅、ステンレス、焼結合金、金網、発泡メタル、セラミック等が用いられる。
【0153】
図３、図４は本発明の電気素子試験装置の構成図および説明図である。電気素子試験装置の恒温槽（筐体）５２３全体を模式的に図示している。図４において、恒温槽（筐体）５２３の扉は図示することを省略し、筐体の内部の構成あるいは配置状態を明示できるように図示している。
本発明の電気素子試験装置の筐体（恒温槽等）５２３の左右の側面部には、加熱冷却機器部５２２が配置されている。また、加湿、除湿機能を有する。
本発明の電気素子試験装置の筐体（恒温槽等）５２３の左右の側面部には、加熱冷却機器部５２２が配置されている。また、加湿、除湿機能を有する。
【0154】
加熱冷却機器部５２２は、加熱させるための恒温乾燥機・オーブン、マントルヒーター、ホットプレート、電気炉、ヒータを保有する。また、冷却させるための凍結乾燥機、冷却機器、冷蔵庫・冷凍庫を保有する。
【0155】
加熱冷却機器部５２２は、温度を一定に保つ、除湿するための機器も含まれる。たとえば、恒温水槽、循環式恒温水槽、インキュベーター、除湿装置が該当する。また、加湿あるいは除湿するための機器も含まれる。
【0156】
ヒータ加熱制御系は、一つの制御点に対して目標温度（ＳＶ）と測定温度（ＰＶ）が一致するようにＰＩＤ制御演算を行い、ヒータ供給電力を制御する。
半導体素子の試験・評価をする場合には、ヒータと冷却機構を同時に制御する必要が生じる。本発明における加熱冷却制御は、１台の調節器で加熱出力と冷却出力の２系統の出力を操作し制御する。
半導体素子の試験・評価をする場合には、ヒータと冷却機構を同時に制御する必要が生じる。本発明における加熱冷却制御は、１台の調節器で加熱出力と冷却出力の２系統の出力を操作し制御する。
【0157】
加熱冷却機器部５２２は、恒温槽（筐体）５２３の側面部の左右に配置されている。ファン（気体攪拌装置、気体撹拌機等）５２５を有し、槽内５２５に加熱された空気、あるいは冷却された空気を循環させる。また、槽内５２５に湿度を所定の湿度にするための加湿器、除湿器を有し、加湿あるいは除湿した空気を槽内５２５に循環させる。
【0158】
槽内５２５には、ファン２２７を有している。ファン２２７は、スライド板５０５の下部位置に配置され、スライド板５０５上に配置された半導体素子（電気素子）１１７を所定温度に維持あるいは所定温度に変更・設定する。恒温槽（筐体）５２３の背面の隔壁２１４ａには、導体板２０４が取付けられている。あるいは穴に導体板２０４が挿入されている。
【0159】
導体板２０４は、フォークコネクタ５２８の位置に対応するように、配列されている。トランジスタ１１７が３端子の場合、図４、図１４の導体板２０４位置の点線で示すように、３つの導体板２０４を１組として導体板２０４が配置される。１組はトランジスタ１１７の数だけ配置される。
【0160】
図４では、スライド板５０５に４個のトランジスタ１１７が実装され、導光板２０４の組が４組配置され、３枚のスライド板５０５が配置された例を示している。
【0161】
導体板２０４位置を距離Ｈ（間隔Ｈ（図９等を参照））に配置することにより、フォークコネクタ５２８と導体板２０４の接続性が良好になる。また、背面に高密度に導体板２０４を配置できる。
【0162】
トランジスタ１１７の試験に流す試験電流は数十アンペア（Ａ）と大きい。そのため、電源配線２１２、接続配線２１１は太い配線を使用する必要がある。太い配線は剛性があり、硬いため折り曲げが困難である。トランジスタ１１７の３つの端子に供給する３本の接続配線２１１は、抵抗値差がないようにトランジスタ１１７の端子とフォークコネクタ５２８とを電気的に接続する必要がある。そのため、接続配線２１１は最も短い長さ、かつ直線状に結線することが好ましい。
【0163】
図４、図９のように、導体板２０４を距離Ｈの間隔で、図８のように接続配線２１１を配置、結線することにより、接続配線２１１を最も短い長さ、かつ直線状に結線できる。
図５、図１５に図示するように、スライド板５０５はレールガイド５０７沿って移動し、レールガイド５０７に固定できる。
図５、図１５に図示するように、スライド板５０５はレールガイド５０７沿って移動し、レールガイド５０７に固定できる。
【0164】
図１５に図示にするように、スライド板５０５には、カムフォロア５０６が取り付けられている。スライド板５０５の先端部近傍に、カムフォロア５０６ａ１、カムフォロア５０６ａ２は位置がずれて配置されている。
【0165】
カムフォロア５０６ａ１とカムフォロア５０６ａ２との間にレールガイド５０７が挿入される。カムフォロア５０６ｂ１とカムフォロア５０６ｂ２との間にレールガイド５０７が挟み込まれる。
【0166】
以上のように、スライド板５０５の先端部から、スライド板５０５がレールガイド５０７に挿入される。次に、レールガイド５０７がカムフォロア５０６ｂ１とカムフォロア５０６ｂ２との間にレールガイド５０７が入り、スライド板５０５がレールガイド５０７に導入される。カムフォロア５０６ｃ、カムフォロア５０６ｄはレールガイド５０７を下から支える。
スライド板５０５は、カムフォロア５０６ａ２、カムフォロア５０６ｂ２、カムフォロア５０６ｃ、カムフォロア５０６ｄ上を移動する。
スライド板５０５は、カムフォロア５０６ａ２、カムフォロア５０６ｂ２、カムフォロア５０６ｃ、カムフォロア５０６ｄ上を移動する。
【0167】
スライド板５０５には、取手５１８が取り付けられている。取手５１８を持つことにより、スライド板５０５を恒温槽（筐体）５２３の手前から奥（隔壁２１４ａ）に移動させることができる。あるいは、取手５１８を持つことにより、スライド板５０５を恒温槽（筐体）５２３の奥（隔壁２１４ａ）から手前に移動させることができる。スライド板５０５を手前に移動することにより、トランジスタ１１７等の試験サンプルを取り外し、実装あるいは配置することが容易にできる。
【0168】
図５（ａ）に図示するように、扉５２７を開き、スライド板５０５をレールガイド５０７に挿入する。スライド板５０５をレールガイド５０７に沿って、隔壁２１４ａに押し込む。
【0169】
スライド板５０５を押し込むことにより、フォークコネクタ５２８に導電板（導体板）２０４が差し込まれ、フォークコネクタ５２８と導電板（導体板）２０４とが嵌合等されて電気的に接続される。導電板（導体板）２０４は、銅、アルミニウム、鉄などの金属で構成することが好ましい。
スライド板５０５を押し込む際に、フォークコネクタ５２８等が、接点スイッチ５２９
スライド板５０５を押し込む際に、フォークコネクタ５２８等が、接点スイッチ５２９
【0170】
を押さえる。接点スイッチ５２９は押さえられることにより、フォークコネクタ５２８と導電板（導体板）とが電気的に接続されたことを検知し、確認ランプ５３０が点灯する（図５（ｂ））。
確認ランプ５３０は、図３、図４、図４２、図４５等に図示するように、恒温槽（筐体）５２３の外面、あるいは前面カバー７５３に取り付けられている。
確認ランプ５３０は、図３、図４、図４２、図４５等に図示するように、恒温槽（筐体）５２３の外面、あるいは前面カバー７５３に取り付けられている。
【0171】
図５（ｂ）に図示するように、フォークコネクタ５２８と導電板（導体板）２０４とが接続され際に、接点スイッチ５２９が押され、確認ランプ５３０が点灯する。フォークコネクタ５２８と導電板（導体板）２０４との接続が離れると、接点スイッチ５２９は開放され、確認ランプ５３０が消灯する。接点スイッチ５２９の状態に応じて、コントローラ回路１１１は、試験の制御を設定（開始、停止等）あるいは変更（試験の種類の変更等）する。
図６、図８は、端子基板５０２、接続配線２１１、フォークコネクタ５２８等の配置状態、構成を示す説明図である。
図６、図８は、端子基板５０２、接続配線２１１、フォークコネクタ５２８等の配置状態、構成を示す説明図である。
【0172】
フォークコネクタ５２８は、接続ボルト２１９でコネクタ台５０４に取り付けられている。コネクタ台５０４は固定穴５３１で、スライド板５０５に固定されている。
【0173】
図８では、一例として端子基板５０２に４個の半導体素子１１７が配置されている。半導体素子１１７の素子端子２２６は、押圧具５０１で押圧され、素子接続部５３５と素子端子２２６とが圧接されて電気的に接続されている。
【0174】
押圧具５０１等は、図２６、図２９等で説明する構成を使用できることは言うまでもない。あるいは置き換えできることは言うまでもない。また、押圧具５０１等は、図３２、図３４、図３５の接続金具７２２等の構成、図３４の接続金具ピン７８１の構成等を使用できること、あるいは置き換えできることは言うまでもない。また、図６、図７、図８等の構成に図２５～図４０の構成を適時使用すること、また、組み合わせることができる。
【0175】
【0176】
また、図６、図８の押圧具５０１は、図29～図３６の構成と置き換えできることは言うまでもない。あるいは組み合わせることができることは言うまでもない。また、図２４～図４０で説明した事項ありは構成は、図６～図１６の実施例に適用できること、あるいは組み合わせることができることは言うまでもない。
以上のように、本明細書、本図面等で説明する実施例は、一部または全部を相互にあるいは組み合わせて実施例を構成できることは言うまでもない。
端子基板２２６はデバイス台５０３に積載され、端子基板２２６、デバイス台５０３は、固定穴５３２により、スライド板５０５に固定されている。
接続配線２１１は、直線状となるように、フォークコネクタ５２８とランド５１５とを電気的に接続する。
図８のように接続配線２１１を配置すること、また、結線することにより、接続配線２１１を最も短い長さ、かつ直線状に結線できる。
以上のように、本明細書、本図面等で説明する実施例は、一部または全部を相互にあるいは組み合わせて実施例を構成できることは言うまでもない。
端子基板２２６はデバイス台５０３に積載され、端子基板２２６、デバイス台５０３は、固定穴５３２により、スライド板５０５に固定されている。
接続配線２１１は、直線状となるように、フォークコネクタ５２８とランド５１５とを電気的に接続する。
図８のように接続配線２１１を配置すること、また、結線することにより、接続配線２１１を最も短い長さ、かつ直線状に結線できる。
【0177】
フォークコネクタ５２８は、導体板２０４と電気的に接続される。電気的接続時に、導体板２０４による押圧が印加される。デバイス台５０３とコネクタ台５０４は、距離が離れている。また、同一のスライド板５０５に取り付けられている。デバイス台５０３とコネクタ台５０４とは緩衝性のあるように接続配線２１１で接続されている。
【0178】
そのため、フォークコネクタ５２８と導体板２０４との接続時に、フォークコネクタ５２８に圧力が印加されても、デバイス台５０３上に実装されているため、半導体素子１１７が位置ずれを起こすことがない。
【0179】
図４、図１７、図１８、図４６に図示するように、各スライド板５０５の下には、ファン２２７が配置され、制御回路基板５１９等を冷却あるいは加温する。あるいは、ファン２２７から、冷風、温風等を電気素子１１７に吹き付け、試験をする電気素子１１７を冷却あるいは加熱する。スライド板５０５には、開口部５３７を形成し、ファン２２７からの風をスライド板５０５の開口部５３７から電気素子（半導体素子）１１７に吹き付ける。
なお、ファン２２７は試験をする電気素子（半導体素子）１１７の側面から風を吹き付けても良い。また、半導体素子１１７の上面から風を吹き付けても良い。
なお、ファン２２７は試験をする電気素子（半導体素子）１１７の側面から風を吹き付けても良い。また、半導体素子１１７の上面から風を吹き付けても良い。
【0180】
【0181】
【0182】
本明細書、図面において導体板２０４として説明するが、板形状に限定されるものではなく、棒状のもの、円筒状のもの、銅箔状のものであってもよい。ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状として接続してもよい。また、円柱あるいはパイプ状に構成または形成しても良い。導体板２０４とフォークプラグ５２８等は先端部を嵌合、圧着、圧接、嵌合させて電気的に接続する。
【0183】
導体板２０４は恒温槽等の恒温槽（筐体）５２３の内部と恒温槽（筐体）５２３の外部とを電気的に接続し、導体板２０４を介して、電源装置１３２からの試験電流、試験電圧が供給される。あるいは、図６３に図示するように、スイッチ回路基板２０１に導体板２０４が実装あるいは配置される。
【0184】
導体板２０４は、隔壁２１４ａから取外しができるように構成または配置されている。隔壁２１４ａに形成された穴の周囲にウレタン樹脂が形成または配置され、導体板２０４が隔壁２１４から絶縁されると共に、導体板２０４が圧入される。
図８、図１０に図示するように、導体板２０４は抜けないように、隔壁２１４ａに設けられた凸部と接続ボルト２１９で固定されている。
図８、図１０に図示するように、導体板２０４は抜けないように、隔壁２１４ａに設けられた凸部と接続ボルト２１９で固定されている。
【0185】
スライド板５０５には、カムフォロア５０６が取付けられている。スライド板５０５はレールガイド５０７に沿って、恒温槽の槽内５２５に挿入、恒温槽５２３の槽内５２５から取出しできるように構成されている。
【0186】
図１～図５の構造あるいは構成を、本発明の図２８～図４８の実施例に適用できることは言うまでもない。また、相互に組み合わせることができることは言うまでもない。
図９、図１０は、フォークコネクタ５２８等の位置等を説明する構成図および説明図である。
図９、図１０は、フォークコネクタ５２８等の位置等を説明する構成図および説明図である。
【0187】
試験と行う半導体モジュール１１７が、一例として図２２（ｂ）の場合、３端子を接続配線２１１で接続する必要がある。３本の接続配線２１１には、各フォークコネクタ５２８が接続される。図８に説明するように、接続配線２１１を短距離、かつ直線状に配置するため、３つのフォークコネクタ５２８（フォークコネクタ５２８ａ、フォークコネクタ５２８ｂ、フォークコネクタ５２８ｃ）は、距離Ｈの段差を持たせて配置あるいは設置する。また、導体板２０４（導体板２０４ａ、導体板２０４ｂ、導体板２０４ｃ）は、距離Ｈの段差を持たせて配置あるいは設置する。
【0188】
【0189】
接続配線２１１は図１６に図示するように、フォークコネクタ５２８（フォークコネクタ５２８ａ、フォークコネクタ５２８ｂ、フォークコネクタ５２８ｃ）の位置（段差Ｈ）に適応して結線される。
【0190】
図１５、図１６に図示するように、フォークコネクタ５２８（フォークコネクタ５２８ａ、フォークコネクタ５２８ｂ、フォークコネクタ５２８ｃ）は、保持具５２０に取り付けられ、また、保持具５２０に固定されている。
【0191】
保持具５２０は図１５に図示するように、前後（前：＋ 後：－）に移動調整できるように構成されている。保持具５２０を移動させることにより、図３、図５で説明したように、スライド板５０５の移動により、適正に接点スイッチ５２９が押圧されるようにすることができる。
【0192】
フォークコネクタ５２８と導体板２０４との接続状態は、接点スイッチ５２９で検出し、また状態把握をする。接点スイッチ５２９が押圧されることにより、接点スイッチ５２９がオンし、確認ランプ５３０が点灯する。
【0193】
図９は、導体板２０４を横長方向に配置した実施例である。フォークコネクタ５２８はコネクタ台５０４に固定されている。フォークコネクタ５２８ａはコネクタ台５０４ａに固定され、フォークコネクタ５２８ｂはコネクタ台５０４ｂに固定され、フォークコネクタ５２８ｃはコネクタ台５０４ｃに固定される。
コネクタ台５０４ａ、コネクタ台５０４ｂ、コネクタ台５０４ｂは、段差Ｈとなるようにスライド板５０５に取り付けられている。
コネクタ台５０４ａ、コネクタ台５０４ｂ、コネクタ台５０４ｂは、段差Ｈとなるようにスライド板５０５に取り付けられている。
【0194】
接続配線２１１ａは、半導体モジュール１１７の素子端子２２６ａと電気的に接続される。接続配線２１１ｂは、半導体モジュール１１７の素子端子２２６ｂと電気的に接続される。接続配線２１１ｃは、半導体モジュール１１７の素子端子２２６ｃと電気的に接続される。
【0195】
導体板２０４ａには接続具５３６ａが接続ボルト２１９で取り付けられている。導体板２０４ｂには接続具５３６ｂが接続ボルト２１９で取り付けられている。導体板２０４ｃには接続具５３６ｃが接続ボルト２１９で取り付けられている。各ボルト２１９には電源装置１３２からの試験電圧（試験電流）が供給される。なお、ボルトはネジである。
【0196】
導体板２０４は隔壁２１４ａを貫通し、恒温槽（筐体）５２３の内部と外部とを結ぶ電路の役割も有する。導体板２０４の一方にフォークコネクタ５２８が接続され、他方に接続具５３６またはフォークプラグ２０５が接続される。接続具５３６またはフォークプラグ２０５には接続ボルト２１９が取付けられている。接続ボルト２１９は、電源配線２１２を接続する。
図９は導体板２０４を横長方向に配置した実施例である。図１０は、導体板２０４を縦長方向に配置した実施例である。
図９は導体板２０４を横長方向に配置した実施例である。図１０は、導体板２０４を縦長方向に配置した実施例である。
【0197】
図１１（ａ）に図示するように、３つの導体板２０４の組が配置される。３つの導体板２０４は距離Ｈで配置される。距離Ｈで配置し、段差を持たせることにより、導体板２０４の配置の配置を省スペース化することができる。
【0198】
試験をする電気素子１１７がスライド板５０５に配置され、スライド板５０５は取り外しができるため、電気素子１１７の接続、固定が容易である。また、電気素子１１７の接続状態の確認も容易である。
【0199】
電気素子１１７をスライド板５０５に固定し、スライド板５０５を槽内５２６のレールガイド５０７に沿って、はめ込むことにより、容易に導体板２０４と電気的接続を取ることができる。
【0200】
導体板２０４とフォークコネクタ５２８等との接続状態は接点スイッチ５２９のオンオフ状態、および接点スイッチ５２９の状態を表示する確認ランプ５３０の点灯状態で確認できる。
【0201】
導体板２０４にはフォークプラグ２０５が接続される。導体板２０４ａにはフォークプラグ２０５ａが接続される。導体板２０４ｂにはフォークプラグ２０５ｂが接続される。導体板２０４ｃにはフォークプラグ２０５ｃが接続される。
フォークプラグ２０５には、接続ボルト２１９で取り付けられている。各ボルト２１９には電源装置１３２からの試験電圧（試験電流Ｉｄ）が供給される。
フォークプラグ２０５には、接続ボルト２１９で取り付けられている。各ボルト２１９には電源装置１３２からの試験電圧（試験電流Ｉｄ）が供給される。
【0202】
導体板２０４は隔壁２１４ａを貫通し、恒温槽（筐体）５２３の内部と外部とを結ぶ電路の役割も有する。導体板２０４の一方にフォークコネクタ５２８が接続あるいは嵌合され、他方にフォークプラグ２０５が接続あるいは嵌合される。
【0203】
図１１（ａ）は、図１０の構成において、恒温槽（筐体）５２３の背面側からの構成を図示した説明図である。導体板群５１７には、３つの導体板２０４が配置されている。導体板２０４は、半導体素子１１７等の３つの素子端子２２６にそれぞれが対応する。
【0204】
導体板２０４は縦長方向に配置されている。導体板２０４にはフォークプラグ２０５が差し込まれる。導体板２０４とフォークプラグ２０５が電気的に接続されることにより、電源装置１３２からの試験電流Ｉｄ（試験電圧）が半導体素子１１７に印加できるようになる。
【0205】
図１１（ｂ）は恒温槽（筐体）５２３の背面部を上側から図示した説明図である。フォークプラグ２０５と導体板２０４との接続位置（選択する導体板２０４）は、図１１（ｂ）に図示するように、隔壁２１４ｂに形成あるいは配置された開口部２１６にフォークプラグ２０５を差し込むことにより実現する。たとえば、開口部２１６ａにフォークプラグ２０５を差し込むことにより、導体板２０４ａと接続あるいは嵌合できる。
【0206】
フォークプラグ２０５は、試験を実施する半導体素子１１７の位置に対応させて取り付ける。半導体素子１１７を試験する電流は大電流であり、大電流を流す接続配線２１１、電源配線２１２は太く、硬い。そのため、試験を実施する半導体素子１１７の位置に対応させて、接続配線２１１、電源配線２１２の結線を変更することは容易でない。
【0207】
本発明では、開口部２１６に挿入するフォークプラグ２０５を変更するだけで、試験をする半導体素子１１７との結線が容易に実施、あるいは変更することができる。
【0208】
試験するトランジスタ１１７に流す電流は数百アンペアと大きいため、使用する接続配線２１１の太さも太い。そのため、太い接続配線２１１、電源配線２１２は硬い。そのため、接続配線２１１、電源配線２１２は接続変更が容易でない。
【0209】
本発明の電気素子試験装置では、隔壁２１４ｂの任意の開口部２１６に、フォークプラグ２０５を挿入する。フォークプラグ２０５を挿入する開口部２１６の位置を変更することにより、任意のトランジスタ１１７と接続できる。
【0210】
したがって、トランジスタ１１７の試験条件による接続変更は、接続配線２１１を結線変更する必要がなく、フォークプラグ２０５を挿入する開口部２１６の位置の変更だけでよい。
【0211】
フォークプラグ２０５と導体板２０４との接続箇所、接続具５３６と導体板２０４との接続箇所フォークコネクタ５２８と導体板２０４との接続箇所は、接触抵抗が発生する場合がある。接触抵抗があると接続部で発熱する。
【0212】
図１２に図示するように、接触抵抗による発熱対策のため、導体板２０４には凹部が形成され、凹部にヒートパイプ２２３が配置あるいは設置されている。導体板２０４には凹部が形成され、ヒートパイプ２２３が配置あるいは設置されている。
【0213】
なお、図１３に図示するように、導体板２０４内に、ヒートパイプ２２３を配置あるいは設置しても良い。ヒートパイプ２２３は導体板２０４と重ねて構成しても良い。また、導体板２０４、フォークコネクタ５２８、フォークプラグ２０５を冷却するファン（図示せず）を配置または設けても良い。また、これらのいずれかに放熱フィンを配置または設けても良い。
【0214】
図１２、図１３の実施例は、導体板２０４にヒートパイプ２２３を配置または構成するとして説明したが、本発明はこれに限定されるものではない。たとえば、導体板２０４、接続具５３６にヒートパイプ２２３を形成または配置しても良いことは言うまでもない。
【0215】
図８では、一例として端子基板５０２に４個の半導体素子１１７が配置されている。半導体素子１１７の素子端子２２６は、押圧具５０１で押圧され、素子接続部５３５と素子端子２２６とが圧接されて電気的に接続されている。
端子基板２２６はデバイス台５０３に積載され、端子基板２２６、デバイス台５０３は、固定穴５３２により、スライド板５０５に固定されている。
接続配線２１１は、直線状となるように、フォークコネクタ５２８とランド５１５とを電気的に接続する。
図８のように接続配線２１１を配置、接続配線２１１と結線することにより、接続配線２１１を最も短い長さ、かつ直線状に電気的に接続することができる。
端子基板２２６はデバイス台５０３に積載され、端子基板２２６、デバイス台５０３は、固定穴５３２により、スライド板５０５に固定されている。
接続配線２１１は、直線状となるように、フォークコネクタ５２８とランド５１５とを電気的に接続する。
図８のように接続配線２１１を配置、接続配線２１１と結線することにより、接続配線２１１を最も短い長さ、かつ直線状に電気的に接続することができる。
【0216】
１組のデバイス台５０３、コネクタ台５０４は、１つのスライド板５０５に取り付けられている。スライド板５０５ごとに、レールガイド５０７から抜き差しすることより、容易に恒温槽（筐体）５２３内に、試験をする半導体素子１１７を設置、実装、設定、また取り外しをすることができる。
【0217】
図１４に図示するように、恒温槽（筐体）５２３の背面には、スライド板５０５に対応する導体板２０４からなる導体板群５１７が配置されている。スライド板５０５ａには４つの半導体素子１１７が配置され、３つの導体板２０４が４組からなる導体板群５１７ａが、スライド板５０５ａに対応して配置または構成されている。
【0218】
スライド板５０５ｂには４つの半導体素子１１７が配置され、３つの導体板２０４が４組からなる導体板群５１７ｂが、スライド板５０５ｂに対応して配置または構成されている。
【0219】
スライド板５０５ｃには４つの半導体素子１１７が配置または積載され、３つの導体板２０４が４組からなる導体板群５１７ｃが、スライド板５０５ｃに対応して配置または構成されている。
【0220】
図１４は、以上から構成される試験機部５３３が３段に構成、または配置された状態を模式的に図示している。一番下は試験機部５３３ａであり、中段は試験機部５３３ｂであり、一番上が試験機部５３３ｃである。
【0221】
試験機部５３３は、それぞれスライド板５０５に積載された試験をする半導体素子１１７群を配置する単位である。したがって、図１４の実施例では、スライド板５０５は３×３＝９であり、最大同時に試験できる半導体素子１１７（電気素子１１７）は、３×３×４＝３６個となる。
【0222】
以上の実施例は、導体板２０４を使用する構成であった。本発明はこれに限定されるものではない。たとえば、図１９に図示するように、ソケットコネクタを使用しても良い。図１９は、図９、図１０の構成に対応した構成の説明図である。
【0223】
隔壁２１４ａにソケットコネクタ（メス）５０９が取付けられている。接続配線２１１とソケットコネクタ（オフ）５０８は電気的に接続されている。接点スイッチ５２９等の説明に不要な箇所は省略している。
【0224】
本明細書、図面において、説明に不要な箇所、部位、記述を省略し、また、図示を省略することがある。また、各実施例は全部あるいは一部を組み合わせることができる。また、本発明の実施例は、それぞれの実施例と組み合わせることができ、また、一部を変更して実施することができる。
【0225】
スライド板５０５を恒温槽（筐体）５２３の背面に向かった押し込むことにより、ソケットコネクタ（メス）５０９とソケットコネクタ（オス）５０８とが電気的に接続される。
【0226】
以上の実施例では、導体板２０４が恒温槽（筐体）５２３の背面の隔壁２１４ａを貫通、あるいは挿入した構成であった。本発明はこれに限定されるものではない。たとえば、図２０に図示するように、導体板２０４が隔壁２１４ａの内側までの構成であっても良い。
【0227】
恒温槽（筐体）５２３の内側にある隔壁２１４ｂの開口部２１６にフォークプラグ２０５が挿入されて、フォークプラグ２０５と導体板２０４とが電気的に接続される。
【0228】
図３に図示するように、恒温槽（筐体）５２３の上部には、電源装置１３２とコントローラ回路１１１が配置されている。電源装置１３２は、電気素子１１７に試験電流、試験電圧を供給する。図２の実施例では、スイッチ回路基板２０１が配置される。
コントローラ回路１１１は電源装置１３２の制御、電気素子１１７（半導体素子１１７、トランジスタ１１７）等を制御あるいは試験条件を設定する。
コントローラ回路１１１は電源装置１３２の制御、電気素子１１７（半導体素子１１７、トランジスタ１１７）等を制御あるいは試験条件を設定する。
【0229】
コントローラ回路１１１は、電気素子１１７（トランジスタ１１７）の温度情報Ｔｊが所定値となるように、電流Ｉｄ、ゲート電圧Ｖｇ、コレクタ－エミッタ間電圧Ｖｃｅを変化させて試験の条件を設定し、パワーサイクル試験等を実施する。
【0230】
図４において、２台の電源装置１３２ａ、電源装置１３２ｂを図示している。電源装置１３２は２台に限定されるものではない。本発明の電気素子試験装置において、１台以上の電源装置１３２を保有させる。また、電源装置１３２の台数が増加するほど、多種多様な試験電流Ｉｄを発生させることができる。
【0231】
本発明の実施例において、電源装置１３２は定電流Ｉｄを出力するものに限定されるものではない。たとえば、電源装置１３２に最大（リミット）電圧を設定できるものを使用する。一定の条件で、設定された最大電圧において、所定の定電流を出力できるように機能させることが例示される。
【0232】
試験電流Ｉｄの定電流を出力する場合に、出力端子電圧を所定の最大電圧を設定できる構成にされることが例示される。また、トランジスタ１１７の試験状態に連動して、出力電流、出力電圧を変化させることができる。
【0233】
試験をするトランジスタ１１７のゲートリーク電流、チャンネル間電圧Ｖｃｅ、チャンネル間抵抗等が、所定値の範囲以外あるいは所定値以上となった場合、スイッチ回路１２４をオンまたはオフさせること、電源装置１３２をオンまたはオフさせることを実施する。スイッチ回路１２４をオンすることにより、試験電流または試験電圧が供給され、スイッチ回路１２４をオンすることにより、試験電流または試験電圧の供給が停止される。
電源装置１３２は、トランジスタ１１７等の半導体素子（電気素子）１１７を試験するための大電流の試験電流Ｉｄを出力する。
電源装置１３２は、トランジスタ１１７等の半導体素子（電気素子）１１７を試験するための大電流の試験電流Ｉｄを出力する。
【0234】
電源装置１３２は、コントロール回路（コントローラ）１１１からの制御信号に同期させて電力（電流、電圧）を供給する。電源装置１３２は、出力する最大電圧値を設定することができる。
【0235】
トランジスタ１１７のゲート端子に印加するオン電圧とオフ電圧を周期的（１周期ｔｃｙｃｌｅ）にすることにより、トランジスタ１１７にパルス状の試験電流Ｉｄを印加することができる。
【0236】
図３は、本発明の恒温槽（筐体）５２３を側面方向から見た本発明の電気素子試験装置の構成図および説明図である。恒温槽（筐体）５２３の背面には導体板２０４が配置されている。スライド板５０５を扉５２７から背面側に押し付けることにより、フォークコネクタ５２８と導体板２０４とが嵌合され、電気的に接続される。
フォークコネクタ５２８と導体板２０４との嵌合状態あるいは接続状態は、接点スイッチ５２９で検出する。
フォークコネクタ５２８と導体板２０４との嵌合状態あるいは接続状態は、接点スイッチ５２９で検出する。
【0237】
図５は、導体板２０４とフォークコネクタ５２８との接続方法を説明する説明図である。スライド板５０５には、制御回路基板５１９、端子基板５０２、コネクタ台５０４が取付けられている。
【0238】
フォークコネクタ５２８はコネクタ台５０４に取り付けられている。端子基板５０２はデバイス台５０３に取り付けられている。コネクタ台５０４と端子基板５０２間は、接続配線２１１で接続されている。
【0239】
フォークコネクタ５２８は導体板２０４と接続または脱着される。その際、押圧あるいは伸張圧がかかる。本発明はフォークコネクタ５２８が取付けられたコネクタ台５０４と、端子基板５０２が取付けられたデバイス台５０３が分離されて、スライド板５０５に取り付けられている。また、端子基板５０２とフォークコネクタ５２８間は接続配線２１１で結線されている。
【0240】
フォークコネクタ５２８は導体板２０４と接続または脱着される際の機械的圧力等は、端子基板５０２に影響することがなく、また、接続配線２１１で、機械的圧力等が吸収される。したがって、トランジスタ１１７の電気的な接続状態は良好に維持できる。
図３、図５に図示するように、扉５２７を開閉することにより、スライド板５０５が槽内５２６に挿入／脱着あるいは配置／除去される。
図３、図５に図示するように、扉５２７を開閉することにより、スライド板５０５が槽内５２６に挿入／脱着あるいは配置／除去される。
【0241】
スライド板５０５はカムフォロア５０６とレールガイド５０７により、レールガイド５０７上を移動する。恒温槽（筐体）５２３の背面の隔壁２１４ａには、導体板２０４が取付けられている。スライド板５０５上には、導体板２０４と電気的接続を取るフォークコネクタ５２８が配置されている。
【0242】
スライド板５０５には、取手５１８が配置されている。取手５１８により、スライド板５０５をレールガイド５０７に容易に挿入することができる。また、スライド板５０５を槽内５２６に挿入すること、槽内５２６から取り出すことが容易になる。
スライド板５０５を筐体の背面方向に押し込むことにより、フォークコネクタ５２８と導体板２０４とが嵌合し、電気的接続が取られる。
スライド板５０５を筐体の背面方向に押し込むことにより、フォークコネクタ５２８と導体板２０４とが嵌合し、電気的接続が取られる。
【0243】
隔壁２１４ｂには、フォークプラグ２０５を挿入する開口部２１６が形成されている。開口部２１６からフォークプラグ２０５を挿入することにより、フォークプラグ２０５と導体板２０４とが電気的に接続される。
【0244】
フォークコネクタ５２８と導体板２０４とが電気的に接続されると、確認ランプ５３０が点灯する。確認ランプ５３０の点灯は、コントローラ回路１１１により制御される。確認ランプ５３０が点灯する。
【0245】
図５（ａ）は、扉５２７が開いている状態である。図５（ｂ）は、扉５２７が閉じている状態である。図５（ａ）のように扉５２７が開いている状態から、図５（ｂ）の扉５２７を閉じている状態にする。扉５２７により、スライド板５０５が押されて、フォークコネクタ５２８が導体板２０４に押し付けられ、フォークコネクタ５２８と導体板２０４が電気的に接続される。
【0246】
図３、図１１に図示するように、恒温槽（筐体）５２３の背面から突き出た導体板２０４には、フォークプラグ２０５が接続される。フォークプラグ２０５は、隔壁２１４ｂの開口部２１６から差し込まれる。差し込まれたフォークプラグ２０５と、フォークプラグ２０５の位置に対応する導体板２０４が接続される。
【0247】
したがって、どの導体板２０４と電気的に接続を取るかは、フォークプラグ２０５を挿入する隔壁２１４ｂの開口部２１６を決めることにより容易に実施、変更することができる。
【0248】
図４において、加熱冷却機器部５２２は恒温槽（筐体）５２３の左右の側面部に配置される。加熱冷却機器部５２２は、筐体内の湿度を所定値にする機能を有する。
【0249】
加熱冷却機器部５２２は、加熱させるための恒温乾燥機・オーブン、マントルヒーター、ホットプレート、電気炉、ヒータ等を保有する。また、冷却させるための凍結乾燥機、冷却機器、冷蔵庫・冷凍庫を保有する。
【0250】
加熱冷却機器部５２２は、加温、冷却、加湿、除湿するための機器も保有する。たとえば、恒温水槽、循環式恒温水槽、インキュベーター、除湿装置が該当する。
【0251】
図６、図７は、本発明の電気素子試験装置のデバイス取付け部の構造図および説明図である。図６（ａ）、図７（ａ）は、端子基板５０２部から見た平面図である。図６（ｂ）、図７（ｂ）は、図６（ａ）、図７（ａ）のＡＡ’線での断面図である。
プリント基板である端子基板５０２には素子挿入部５３４が開口されている。素子挿入部５３４にトランジスタ１１７等の試験をする電気素子が挿入される。
プリント基板である端子基板５０２には素子挿入部５３４が開口されている。素子挿入部５３４にトランジスタ１１７等の試験をする電気素子が挿入される。
【0252】
素子挿入部５３４に下には、加熱冷却プレート１３４が配置されている。加熱冷却プレート１３４により、試験をする電気素子１１７は加熱冷却プレート１３４に密着し、試験時に所定温度に維持される。
【0253】
トランジスタ１１７には、温度測定回路（温度測定器、温度取得部）の温度センサ５１０が取付けられている。温度センサにより、トランジスタ１１７の温度が測定され、試験時に温度管理される。
端子基板５０２は固定穴５１４により、デバイス台５０３にネジ等で固定される。デバイス台５０３はスライド板５０５にネジ、ボルト等により固定される。
端子基板５０２は固定穴５１４により、デバイス台５０３にネジ等で固定される。デバイス台５０３はスライド板５０５にネジ、ボルト等により固定される。
【0254】
端子基板５０２には、ランド５１５と素子接続部５３５を接続する配線パターン５１１等が形成されている。また、端子基板５０２にコネクタ２０２ａが実装されている。
図６に図示するように、トランジスタ１１７の素子端子２２６と素子接続部５３５は位置合わせされて固定される。
図６に図示するように、トランジスタ１１７の素子端子２２６と素子接続部５３５は位置合わせされて固定される。
【0255】
位置合わせした部分には、絶縁材料からなる押圧具５０１が固定穴５１４ａにネジ止めされて固定される。押圧具５０１の絶縁材料としてフェノール、ベークライト等が例示される。押圧具５０１により、素子端子２２６と素子接続部５３５とが電気的に接続される。
図７に図示するように、ランド５１５の中央部の固定穴５１２に固定ネジ２２１が取付けられ、接続配線２１１が電気的に接続される。
図７に図示するように、ランド５１５の中央部の固定穴５１２に固定ネジ２２１が取付けられ、接続配線２１１が電気的に接続される。
【0256】
図７は、図６の押圧具５０１の部分に、ヒートパイプ２２３が取り付けられている。ヒートパイプ２２３により、電気素子１１７の素子端子２２６部に発生した熱を伝熱あるいは放熱させることができる。ヒートパイプ２２３は、固定穴５１４で取付け、固定する。
【0257】
試験をするトランジスタ１１７の温度、または温度情報Ｔｊが所定値となるように、コントローラ回路１１１は、試験電流Ｉｄ、定電流Ｉｃ、ゲート電圧Ｖｇ、コレクタ端子－エミッタ端子電圧Ｖｃｅを変化させて試験の条件を設定し、試験を実施する。
【0258】
温度情報Ｔｊが変化あるいは所定値まで変化すると、トランジスタ１１７が劣化あるいは特性が変化していると判断し、トランジスタ１１７の試験を停止、あるいは制御方法を変更する。
【0259】
たとえば、温度情報Ｔｊの変化で、トランジスタ１１７の特性変化を判定あるいは判定する。また、電圧Ｖｃｅが所定電圧になる時間、トランジスタ１１７の破壊までの時間等からトランジスタ１１７の特性変化、信頼性、寿命を評価する。
【0260】
本発明の半導体の試験方法において、トランジスタ１１７の劣化あるいは特性変化にあわせて外部条件を変える。たとえば、トランジスタ１１７が発熱した場合は加熱冷却プレート１３４の温度を下げる、あるいはトランジスタ１１７に流れる電流を少なくする。トランジスタ１１７の劣化、特性変化が進まず、結果、トランジスタ１１７の寿命が延びる。したがって、所定設定条件に対するトランジスタ１１７の寿命、信頼性特性を定量的に測定、判断することができる。
【0261】
加熱冷却プレート１３４の循環水を加温または冷却することにより、トランジスタ１１７の温度を規定値あるいは所定値に維持する。試験条件に対応してトランジスタ等の温度を周期的に変化させ、また、一定に冷却し、または加熱する。
【0262】
試験トランジスタの温度情報Ｔｊを測定し、測定した温度情報Ｔｊを一定値に維持するように、加熱冷却プレート１３４を制御する。加熱冷却プレート１３４の結露対策として、試験室あるいは槽内にドライエアを注入する。あるいは、サンプル（試験対象デバイス）１１７にドライエアを吹き付ける。
【0263】
加熱冷却プレート１３４は、水や熱媒体の液温度を管理しながら、熱媒体等を循環させることにより、機器等の温度を一定に保つ。加熱冷却プレート１３４は主に冷却に用いる場合が多いが、冷やすだけでなく加温することもできる。加熱冷却プレート１３４は、様々な温度の制御を実施できるように構成されている。
【0264】
【0265】
図３、図４に図示するように、恒温槽（筐体）５２３の上部には、半導体素子１１７に試験電流、試験電圧を供給する電源装置１３２と、半導体素子１１７等を制御あるいは試験条件を設定するコントローラ回路１１１を有している。
【0266】
半導体素子１１７の温度情報Ｔｊが所定値となるように、コントローラ回路１１１は、電流Ｉｄ、ゲート電圧Ｖｇ、電圧Ｖｃｅを変化させて試験の条件を設定し、試験を実施する。
コントローラ回路１１１は、電源装置１３２を制御し、電源装置１３２は、試験をする半導体素子１１７に試験電圧または電流を供給する。
コントローラ回路１１１は、電源装置１３２を制御し、電源装置１３２は、試験をする半導体素子１１７に試験電圧または電流を供給する。
【0267】
温度情報Ｔｊが所定比率の変化あるいは所定値まで変化すると、半導体素子１１７が劣化あるいは特性が変化していると判断し、半導体モジュール１１７、半導体素子１１７の試験を停止、あるいは、試験方法、制御方法を変更する。
【0268】
加熱冷却プレート１３４の循環水を加温または冷却することにより、半導体素子１１７の温度を規定値あるいは所定値に維持する。また試験条件に対応して半導体素子等の温度を周期的に変化させ、また、一定に冷却し、また加熱する。また、半導体素子１１７の温度情報Ｔｊを測定し、測定した温度情報Ｔｊを一定値に維持するように、加熱冷却プレート１３４を制御する。
【0269】
本発明の電気素子試験装置および電気素子の試験方法は、一例として、図２２に図示するような多種多様な半導体素子１１７、半導体モジュール１１７に対応できる。図２２の半導体素子１１７は、大電流が印加あるいは出力される端子Ｐ電極端子、Ｏ電極端子、Ｎ電極端子を有する。
図２２は半導体素子の概観図と等価回路図である。図２２（ａ１）（ａ２）は、１つのトランジスタ１１７とダイオードＤｉを有する構成である。
図２２は半導体素子の概観図と等価回路図である。図２２（ａ１）（ａ２）は、１つのトランジスタ１１７とダイオードＤｉを有する構成である。
【0270】
図２２（ｂ１）（ｂ２）は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）とダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）を有する構成である。
【0271】
図２２（ｃ１）（ｃ２）は、トランジスタ１１７（トランジスタ１１７ｍまたはトランジスタ１１７ｓ）とダイオードＤｉ（ダイオードＤｉｍまたはダイオードＤｉｓ）を有する半導体素子の端子を接続することにより、複数のトランジスタを連結して試験を行う構成である。
【0272】
図２２（ｄ１）（ｄ２）は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）とトランジスタの端子と独立した端子を持つダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）を有する構成である。
【0273】
図２２（ｅ１）（ｅ２）は、トランジスタ１１７（トランジスタ１１７ｍまたはトランジスタ１１７ｓ）とトランジスタの端子と独立した端子を持つダイオードＤ（ダイオードＤｍまたはダイオードＤｓ）を有する半導体素子の端子を接続することにより、複数のトランジスタを連結して試験を実施する構成である。
【0274】
トランジスタ１１７に流す試験電流Ｉｄは電源装置１３２を動作させることにより供給する。電源装置１３２はコントロール回路（コントローラ）１１１からの信号により動作／非動作（オン／オフ）制御される。また、電流Ｉｄの出力と非出力とが切り替えられる。
【0275】
本発明の電気素子試験装置および電気素子の試験方法では、図２２（ｂ）、図２２（ｄ）ように、１パッケージに複数個のトランジスタを有する半導体素子１１７、図２２（ｃ）、図２２（ｅ）のように、複数のトランジスタ素子を接続した半導体モジュール１１７であっても本実施例が適用できることは言うまでもない。
【0276】
トランジスタ１１７のエミッタ端子ｅは接地（グランド）されているとして説明をする。トランジスタ１１７のゲート端子ｇには、ゲートドライバ回路１１３が接続されている。
【0277】
サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間は、１００ｍｍ以下の短距離となるように配置されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いと、ゲート端子ｇにノイズ等が重畳され、ノイズによりトランジスタ１１７が誤動作する。
【0278】
図２１は、図１、図２等の本発明の半導体試験装置のスイッチ回路１２４等の各要素部の接続状態を示すブロック図および説明図である。図２１において、スイッチ回路１２４ｄ、スイッチ回路１２４ｂ、スイッチ回路１２４ｃはスイッチ回路の記号を使用している。
スイッチ回路１２４またはスイッチ回路１２２は、プリント基板等のスイッチ回路基板２０１に実装または配置されている。
スイッチ回路１２４またはスイッチ回路１２２は、プリント基板等のスイッチ回路基板２０１に実装または配置されている。
【0279】
スイッチ回路１２２、スイッチ回路１２４は、クローズ（オン）した時の抵抗（オン抵抗）が小さいものであれば、スイッチ回路として使用できる。たとえば、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ、ホトＭＯＳリレー等が例示される。
【0280】
スイッチ回路１２２、スイッチ回路１２４は、パワーＭＯＳＦＥＴを使用することが特に好ましい。ＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さく好ましい。
スイッチ回路１２２、スイッチ回路１２４には、放熱のため放熱板（図示せず）が取り付けられる。
スイッチ回路１２２、スイッチ回路１２４には、放熱のため放熱板（図示せず）が取り付けられる。
【0281】
スイッチ回路１２４ｄがオン（クローズ）すると、電源配線２１２ｂと電源配線２１２ｃ間が短絡し、短絡電流Ｉｍ’が流れる。スイッチ回路１２４ｄをオンさせることにより、トランジスタ１１７ｍのチャンネル端子間の電荷を放電することができる。また、電源装置１３２ｂの出力端子間の電荷を放電させることができる。
【0282】
スイッチ回路１２４ｅは、電源装置１３２ｂを試験装置から切り離すスイッチ回路である。スイッチ回路１２４ｅをクローズすることにより、電源装置１３２ｂの出力電流Ｉｄをトランジスタ１１７ｍに供給できる。スイッチ回路１２４ｅをオフ（オープン）することにより、本発明の半導体試験装置から切り離すことができる。
【0283】
スイッチ回路１２４ｄのオンにより、電源配線２１２ｂと電源配線２１２ｃ間の電荷を放電させることができる。また、トランジスタ１１７ｍのエミッタ端子とコレクタ端子間を短絡し、チャージされた電荷を放電させることができる。電荷の放電により電流Ｉｍが発生する。
【0284】
スイッチ回路１２４ｃがオン（クローズ）すると、電源配線２１２ｂと電源配線２１２ｃ間が短絡する。スイッチ回路１２４ｃのオンにより、電源配線２１２ｂと電源配線２１２ｃ間の電荷を放電させることができる。また、トランジスタ１１７ｓのエミッタ端子とコレクタ端子間を短絡し、チャージされた電荷を放電させることができる。電荷の放電により電流Ｉｍが発生する。
【0285】
スイッチ回路１２４ｂがオン（クローズ）すると、電源配線２１２ｃと電源配線２１２ａ間が短絡し、短絡電流Ｉｍが流れる。スイッチ回路１２４ｂのオンにより、電源配線２１２ｃと電源配線２１２ａ間の電荷を放電させることができる。また、半導体モジュール１１７の端子間（トランジスタ１１７ｓのコレクタ端子とトランジスタ１１７ｍのエミッタ端子間）を短絡し、チャージされた電荷を放電させることができる。
【0286】
半導体モジュール１１７の試験を開始する際には、スイッチ回路１２４をオン（クローズ）させから、試験を開始する。また、半導体モジュール１１７の試験を終了する際も、スイッチ回路１２４をオン（クローズ）させる。半導体モジュール１１７の試験中は、スイッチ回路１２４をオフ（オープン）させる。
【0287】
スイッチ回路１２４のオン状態、オフ状態は、接点スイッチ５２９と連動する。接点スイッチ５２９がオン状態でない場合は、スイッチ回路１２４はオン状態を維持し、試験をするトランジスタ１１７に試験電流Ｉｄは印加されない。また、電源装置１３２（電源装置１３２ａ、電源装置１３２ｂ）のオンオフ状態と連動する。
【0288】
扉５２７の開閉状態と連動する。扉５２７がオープンの時は、スイッチ回路１２４ｂ、スイッチ回路１２４ｄはオン状態を維持することにより、電源装置１３２の出力電圧（電流）は、試験をするトランジスタ１１７には電流は供給されない。連動は接点スイッチ５２９等により検出して実施する。または、スイッチ回路１２４ｅ等の出力スイッチはオープン状態が維持される。
【0289】
スイッチ回路１２２ｂをオンすることにより、電源装置１３２ａが出力する試験電流Ｉｄがトランジスタ１１７ｓに供給される。スイッチ回路１２２ａをオンすることにより、電源装置１３２ｂが出力する試験電流Ｉｄがトランジスタ１１７ｍに供給される。あるいは、スイッチ回路１２４ｃおよびスイッチ回路１２２ａがオン、することにより、電源装置１３２ａが出力する試験電流Ｉｄがトランジスタ１１７ｍに供給される。
【0290】
スイッチ回路１２２、スイッチ回路１２４はスイッチ回路基板２０１に実装あるいは形成されている。スイッチ回路１２２（スイッチＳＷａ）がオンすることにより、電源装置１３２の電源回路１２１が出力する定電流Ｉｄが試験回路に供給される。
【0291】
スイッチ回路１２４は、図６３に図示するようにスイッチ回路基板２０１に形成されている。スイッチ回路１２４ｂはスイッチ回路基板２０１ｂに配置されている。スイッチ回路基板２０１ｂには、導体板２０４ｃおよび導体板２０４ｄが取り付けられている。フォークプラグ２０５ｅは隔壁２１４の開口部２１６から挿入されている。フォークプラグ２０５ｄは導体板２０４ｃと電気的に接続されている。フォークプラグ２０５ｄと導体板２０４ｄと電気的に接続されている。
【0292】
スイッチ回路１２４ｄはスイッチ回路基板２０１ｄに配置されている。スイッチ回路基板２０１ｄには、導体板２０４ａおよび導体板２０４ｂが取り付けられている。フォークプラグ２０５ｂは導体板２０４ｂと電気的に接続されている。
【0293】
スイッチ回路１２４ｃはスイッチ回路基板２０１ｃに配置されている。スイッチ回路基板２０１ｃには、導体板２０４ｅおよび導体板２０４ｄｆ取り付けられている。フォークプラグ２０５ａは導体板２０４ｅと電気的に接続されている。
【0294】
スイッチ回路１２４ｂがオンすることにより、電源装置１３２の出力が短絡され、電源装置１３２が出力する試験電流Ｉｄはグランドに流れる。スイッチ回路１２４ａのオンにより試験する半導体素子部品１１７の端子間の電荷、電源装置１３２の電荷が放電される。サージ電圧、過渡電流等の発生が抑制される。
【0295】
スイッチ回路１２４ｂがオンすることにより、電源装置１３２ａの出力が短絡され、電源装置１３２ａの電荷等が放電される。スイッチ回路１２４ｃ、スイッチ回路１２４ｄが同時にオンすることによっても、電源装置１３２ａの出力が短絡され、電源装置１３２ａの電荷等が放電される。この構成あるいは方法の場合は、スイッチ回路１２４ｂは不要である。
【0296】
また、スイッチ回路１２４ｃとスイッチ回路１２４ｄがオンになるタイミングをずらすことも有効である。たとえば、スイッチ回路１２４ｃがスイッチ回路１２４ｄより先にオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。次に、スイッチ回路１２４ｄがオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。あるいは、スイッチ回路１２４ｄがスイッチ回路１２４ｃより先にオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。次に、スイッチ回路１２４ｃがオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。順次短絡することより、半導体素子部品１１７に発生するサージ電圧等の発生が、より抑制される。
スイッチ回路１２４ｂがオンすることにより、電源装置１３２ａが出力する電流Ｉｄが試験電流Ｉｄとして半導体モジュール１１７に供給できるようになる。
フォークプラグ２０５は、隔壁２１４の開口部２１６から挿入され、スイッチ回路基板２０１と電気的に接続される。
スイッチ回路１２４ｂがオンすることにより、電源装置１３２ａが出力する電流Ｉｄが試験電流Ｉｄとして半導体モジュール１１７に供給できるようになる。
フォークプラグ２０５は、隔壁２１４の開口部２１６から挿入され、スイッチ回路基板２０１と電気的に接続される。
【0297】
図６３に図示するように、スイッチ回路１２４はスイッチ回路基板２０１に実装されている。スイッチ回路１２４は導体板２０４（金属板、導電板）に接続されている。
【0298】
導体板２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。長さは、回路基板幅＋フォークプラグ２０５を接続する幅を有している。なお、導体板２０４は板状に限定されるものではない。フォークプラグ２０５と導体板２０４が電気的に接続を取れるものであれば、いずれのものでもよい。たとえば、導体板２０４は棒状あるいは球状などであってもよい。
【0299】
スイッチ回路１２２、スイッチ回路１２４には２つの導体板２０４間に配置されている。導体板２０４はスイッチ回路基板２０１に実装あるいは配置されている。
【0300】
スイッチ回路１２４の各端子は導体板２０４に接続されている。導体板（銅バー）２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。導体板２０４の長さは、一例として、２５０ｍｍである。
図２３（ａ）は半導体素子のパッケージの外観図である。図２３（ｂ）は半導体素子の等価回路図である。
図２３（ａ）は半導体素子のパッケージの外観図である。図２３（ｂ）は半導体素子の等価回路図である。
【0301】
図２３（ａ）に図示するように、半導体素子（電気素子）１１７のパッケージには放熱板を取り付ける穴７０２が形成されている。半導体素子１１７は素子取付け台５００に配置または取り付けられる。
【0302】
一例として図２３では、端子２２６ａはコレクタ（Ｃ）である。素子端子２２６ｂはエミッタ（Ｅ）である。端子２２６ｃはカソード（Ｋ）である。素子端子２２６ｇはゲート（Ｇ）である。
【0303】
図２４に図示するように、複数の半導体素子（電気素子）１１７が素子取付け台５００に配置される。半導体素子（電気素子）１１７と半導体素子（電気素子）１１７間にはシールド板７０５が配置される。また、コレクタ端子（Ｃ）２２６ａとエミッタ端子（Ｅ）２２６ｂ間にシールド板７０５が配置される。
【0304】
シールド板７０５は図２５に図示するように、銅、鉄あるいはアルミニウムで構成された導体シート（あるいは導体箔、導体板、導電板）７０９の表面に絶縁シート（あるいは絶縁膜、絶縁板）７０８が配置または形成された構成である。導体シート７０９は、所定電位あるいはグランド電位と接続されて電位固定される。
【0305】
シールド板７０５は金属板（導体板）あるいは金属フィルム（導体シート）であっても良い。その場合は、シールド板７０５と押圧具５０１等の導電物と接触しないように、シールド板７０５と押圧具５０１間等に絶縁物あるいは絶縁シートは配置あるいは形成することが好ましい。
【0306】
本発明の半導体試験装置（パワーサイクル試験装置）は、試験対象物に高電流あるいは高電圧を供給して試験を実施する。高電流が流れると、あるいは高電圧が印加されるとノイズが発生し、試験状態が不安定になる。また、半導体試験装置（パワーサイクル試験装置）がノイズにより誤動作する。
【0307】
高電圧または高電流のノイズが発生し易い箇所は、コレクタ端子（Ｃ）とエミッタ端子（Ｅ）間である。コレクタ端子（Ｃ）、エミッタ端子（Ｅ）には高電流が流れる。
【0308】
隣接した配置された半導体素子間にも、ノイズの影響が大きい。図２４のように、複数の半導体素子を並べて、試験を実施する場合、すべての半導体素子１１７が同時に同一の動作を行う場合は少ない。一例として複数の半導体素子１１７は、順次、試験電流Ｉｄが供給される。たとえば、試験電流Ｉｄは、半導体素子１１７ａ、半導体素子１１７ｂ、半導体素子１１７ｃ、半導体素子１１７ｄ、半導体素子１１７ｅ、半導体素子１１７ｆ、半導体素子１１７ａ・・・・・と流れる。
【0309】
図２４に複数の半導体素子１１７が配置されて試験が実施される場合、半導体素子１１７ｃに試験電流が供給され、オンオフ制御されていると、隣接した半導体素子１１７ｄ、半導体素子１１７ｂにノイズが印加され、隣接した半導体素子１１７ｄ、半導体素子１１７ｂに誤動作が発生し易い。
【0310】
図２４の実施例では、半導体素子１１７のコレクタ端子（Ｃ）とエミッタ端子（Ｅ）間にシールド板７０５ａが配置している。隣接した半導体素子１１７間に、シールド板７０５ｂが配置している。
【0311】
本発明は、隣接した半導体素子１１７間にシールド板７０５を配置することにより、試験電流等を供給して試験を実施している半導体素子１１７に隣接した半導体素子１１７の誤動作を防止することができる。隣接したシールド板７０５は別電位と設置することにより、更に誤動作、ノイズから防止できる。
図２７に図示するように、素子取付け台５００に凹凸を形成し、凹部、凸部に半導体素子１１７を配置することも有効である。
図２７に図示するように、素子取付け台５００に凹凸を形成し、凹部、凸部に半導体素子１１７を配置することも有効である。
【0312】
素子取付け台５００は、板状の第を、凹部を切削加工することにより形成または構成する。図２７の実施例では、凸部に半導体素子１１７ａ、半導体素子１１７ｃを配置し、凹部に半導体素子１１７ｂを配置する。
【0313】
半導体素子１１７を凸部、凹部に配置することにより、隣接した半導体素子１１７の距離を平面に配置した場合に比較して、距離を長くすることができる。距離が長くなると隣接して配置された半導体素子への輻射ノイズの影響が低減される。
【0314】
素子取付け台５００の凹部に半導体素子１１７ｂを配置し、凸部に半導体素子１１７ａ、半導体素子１１７ｃを配置する。半導体素子１１７ａ、半導体素子１１７ｂ、半導体素子１１７ｃを平面に配置する状態と比較して、半導体素子１１７ａと半導体素子１１７ｂ、半導体素子１１７ｂと半導体素子１１７ｃの距離を長くすることができる。
また、コレクタ端子（Ｃ）とエミッタ端子（Ｅ）間にシールド板７０５を配置することにより、各半導体素子１１７の誤動作は発生しない。
また、コレクタ端子（Ｃ）とエミッタ端子（Ｅ）間にシールド板７０５を配置することにより、各半導体素子１１７の誤動作は発生しない。
【0315】
半導体素子１１７のゲート端子（Ｇ）とカソード端子（Ｋ）間に絶縁板７０４ｃが配置されている。半導体素子１１７のカソード端子（Ｋ）とエミッタ端子（Ｅ）間に絶縁板７０４ｂが配置されている。
半導体素子１１７の端子２２６間は隙間が狭い。端子２２６間に絶縁板７０４を配置することにより、接触を防止できる。
半導体素子１１７の端子２２６間は隙間が狭い。端子２２６間に絶縁板７０４を配置することにより、接触を防止できる。
【0316】
図２５に図示するように、シールド板７０５ｃの導体シート７０９ｂは所定電位に固定されている。シールド板７０５ａの導体シート７０９ａは所定電位に固定されている。シールド板７０５ｂの導体シート７０９ｂは所定電位に固定されている。
【0317】
カソード端子（Ｋ）、ゲート端子（Ｇ）は、ピンコネクタ７０７が差し込まれ、図２６に図示するように、接続配線２１１と素子端子２２６が接続される。図２６において、ゲート端子（Ｇ）２２６ｄと接続配線２１１ｂが接続され、カソード端子（Ｋ）２２６ｃと接続配線２１１ａが接続される。
【0318】
図２８は本発明の半導体試験装置において、半導体素子１１７を実装する取付け部の説明図である。図２８は、一例として、デバイス台５０３に試験をする６個の半導体素子１１７を配置し、デバイス台５０３等を装置のスライド板５０５と取り付けるローレット付きナット（ネジ）７１４を配置している。
【0319】
ローレット付きナット（ネジ）７１４ｂはデバイス台５０３をスライド板５０５に取り付ける。ローレット付きナット７１４ａは端子基板５０２、デバイス台５０３をスライド板５０５に取り付ける。デバイス台５０３を用いず、スライド板５０５に直接に取り付けても良い。デバイス台５０３の裏面には、放熱フィン５３８が配置され、必要に応じて半導体素子１１７から発生する熱を放熱させる。
【0320】
半導体素子１１７のコレクタ端子２２６ａとエミッタ端子２２６ｂ間には、シールド板７０５ａまたはシールド板７０５ｂが配置される。また、シールド板７０５間には押圧具支柱（押圧具固定支柱）が配置される。
【0321】
図２９は、図２８に押圧具５０１を配置した構成図である。押圧具５０１は、半導体素子（半導体モジュール）１１７の素子端子２２６と電気的に接続を取るために使用する。押圧具５０１は金属あるいは導電性材料で形成または構成される。
【0322】
一例として図１等に図示するように、試験をする半導体モジュール１１７は、上トランジスタ１１７ｓと下トランジスタ１１７ｍで構成される。上トランジスタ１１７ｓのエミッタ端子（Ｅ）と下トランジスタ１１７ｍのコレクタ端子（Ｃ）とが電気的に接続される。上トランジスタ１１７ｓのコレクタ端子（Ｃ）は電源装置１３２の電圧出力に接続され、下トランジスタ１１７ｍのエミッタ端子（Ｅ）はグランドあるいは電源装置１３２の接地端子と接続される。
【0323】
押圧具５０１は少なくとも素子端子２２６と接触する面は金属または導電材料で構成あるいは形成されている。押圧具５０１はケーブルコネクタ７１２が取付けられる。
【0324】
図２６に図示するように、押圧具５０１ｂは、上トランジスタ１１７ｓのエミッタ端子（Ｅ）と下トランジスタ１１７ｍのコレクタ端子（Ｃ）を圧接して電気的に接続される。押圧具５０１ａは、下トランジスタ１１７ｍのエミッタ端子（Ｅ）を圧接して電気的に接続される。押圧具５０１ｃは、上トランジスタ１１７ｓのコレクタ（Ｃ）を圧接して電気的に接続される。
以上の押圧具５０１に関する事項、構成は、図６、図７、図８等の実施例にも適用できることは言うまでもない。
以上の押圧具５０１に関する事項、構成は、図６、図７、図８等の実施例にも適用できることは言うまでもない。
【0325】
図２６、図３０に図示するように、押圧具５０１ｃにはケーブルコネクタ７１２ａと介して電源配線２１２が接続される。押圧具５０１ｂにはケーブルコネクタ７１２ｂと介して電源配線２１２が接続される。押圧具５０１ａにはケーブルコネクタ７１２ｃと介して電源配線２１２が接続される。したがって、ケーブルコネクタと押圧具５０１ａが接続され、押圧具５０１ａと下トランジスタ１１７ｍのエミッタ端子（Ｅ）が電気的に接続される。
【0326】
また、ケーブルコネクタと押圧具５０１ｂが接続され、押圧具５０１ｂと上トランジスタ１１７ｓのエミッタ端子（Ｅ）と下トランジスタ１１７ｍのコレクタ端子（Ｃ）が電気的に接続される。また、ケーブルコネクタと押圧具５０１ｃが接続され、押圧具５０１ｃと上トランジスタ１１７ｃのコレク端子（Ｃ）が電気的に接続される。
【0327】
図２６に図示するように、上トランジスタ１１７ａのカソード端子（Ｋ）２１１ａ、ゲート端子（Ｇ）２２６ｄには、ピンコネクタ７０７ａが接続されている。ピンコネクタ７０７ａには、接続配線２１１ａ、接続配線２１１ｂが接続されている。接続配線２１１ａは上トランジスタ１１７ａのカソード端子（Ｋ）と電気的に接続され、接続配線２１１ｂは上トランジスタ１１７ａのゲート端子（Ｇ）と電気的に接続される。
【0328】
下トランジスタ１１７ｂのカソード端子（Ｋ）２１１ａ、ゲート端子（Ｇ）２２６ｄには、ピンコネクタ７０７ａが接続されている。ピンコネクタ７０７ｂには、接続配線２１１ａ、接続配線２１１ｂが接続されている。接続配線２１１ａは下トランジスタ１１７ｂのカソード端子（Ｋ）と電気的に接続され、接続配線２１１ｂは下トランジスタ１１７ｂのゲート端子（Ｇ）と電気的に接続される。
【0329】
図２９は、図２８の説明図に対して、押圧具支柱（押圧具固定支柱）７１７に押圧具５０１を挿入し、留め具７３７で押圧具５０１を固定した状態の説明図である。押圧具５０１は、留め具７３７で締め付けられ、押圧具５０１が素子端子２２６に押し付けられる。押圧具５０１が素子端子２２６に押し付けられることにより、半導体素子１１７と電気的に接続される。
【0330】
図３０、図３１は、押圧具５０１に電源配線２１２を取り付けた状態の説明図である。図３１において、図３１（ａ）は、半導体素子１１７の実装部を上側から見た状態での構成図である。図３１（ｂ）は、半導体素子１１７の実装部を正面側から見た状態での構成図である。図３１（ｃ）は、半導体素子１１７の実装部を側面側から見た状態での構成図である。押圧具５０１と電源配線２１２とは、ケーブルコネクタ７１２とネジ（図示せず）等で接続される。
【0331】
図３９、図４０に図示するように、押圧具５０１（押圧具５０１ａ、押圧具５０１ｂ、押圧具５０１ｃ）の上面には、固定板８０２が配置される。固定板８０２は絶縁物で構成あるいは形成される。セラミック、ベークライト、エンジニアプラスチックが例示される。
【0332】
固定板８０２は、押圧具５０１群の両端に配置されたスペーサ台８０１（スペーサ台８０１ａ、スペーサ台８０１ｂ）に固定ネジ７５９で取り付けられる。スペーサ台８０１（スペーサ台８０１ａ、スペーサ台８０１ｂ）の高さは、押圧具５０１の高さと略一致する高さである。
【0333】
スペーサ台８０１（スペーサ台８０１ａ、スペーサ台８０１ｂ）をスペーサあるいは支持柱として、固定板８０２が配置される。固定板には、ネジ穴（図示せず）が形成されている。ネジ穴には、圧力調整具７５７、圧力調整具７５８が取付けられている。
【0334】
圧力調整具７５７、圧力調整具７５８はボルト形状である。圧力調整具の頭部を右回転させることにより、先端部が下方向に移動し、圧力調整具７５８の先端部が押圧具５０１を押圧する。押圧により押圧具５０１が押され、押圧具５０１と素子端子２２６の密着性が高くなり、良好な電気的接続状態が維持される。また、圧力調整具７５８により、押圧具５０１位置を固定することができる。
【0335】
圧力調整具７５８の頭部を左回転させることにより、先端部が上方向に移動し、圧力調整具７５８の先端部が押圧具５０１から離れる。圧力調整具７５８の先端部が押圧具５０１から離れることにより、押圧具５０１を取り外しできる。
【0336】
図３９において、引き出しピン７６０は素子端子２２６と接続されている。引き出しピン７６０ａは素子端子２２６ａ（コレクタ（Ｃ）端子）と接続されている。引き出しピン７６０ｂは素子端子２２６ｂ（エミッタ（Ｅ）端子）と接続されている。引き出しピン７６０ｃは素子端子２２６ｃ（カソード（Ｋ）端子）と接続されている。引き出しピン７６０ａは素子端子２２６ａ（ゲート（Ｇ）端子）と接続されている。
【0337】
引き出しピン７６０ａで素子端子２２６ａ（コレクタ（Ｃ）端子）の信号波形を観察することができる。引き出しピン７６０ｂで素子端子２２６ｂ（エミッタ（Ｅ）端子）の信号波形を観察することができる。引き出しピン７６０ｃで素子端子２２６ｃ（カソード（Ｋ）端子）の信号波形を観察することができる。引き出しピン７６０ａで素子端子２２６ａ（ゲート（Ｇ）端子）の信号波形を観察することができる。
【0338】
図３０の実施例では、電源配線２１２をデバイス台５０３に対して垂直方向に引き出した実施例である。図３９、図４０の実施例では、図示するように、電源配線２１２をデバイス台５０３に対して水平方向に引き出した実施例である。
【0339】
押圧具５０１ａ、押圧具５０１ｃにはネジ穴が形成されている。このネジ穴にケーブルコネクタ７１２を配置し、ネジでケーブルコネクタ７１２と押圧具５０１ｃとを接続して固定する。
【0340】
図２９、図３０の実施例は、押圧具５０１で半導体素子１１７の素子端子２２６と圧接により接続を行う構成であった。図３２は半導体素子１１７の素子端子２２６を接点金具７２１で電気的に接続する実施例の構成図である。
素子端子２２６と接続する接続部は、接点金具７２１、接続金具７２２、押圧ネジ７２８、接続ピン７２４等で構成される。
素子端子２２６と接続する接続部は、接点金具７２１、接続金具７２２、押圧ネジ７２８、接続ピン７２４等で構成される。
【0341】
接点金具７２１と接続金具７２２間に素子端子２２６ａまたは素子端子２２６ｂが挿入される。押圧ネジ７２８を回すことにより、接点金具７２１は押し下げられ、接点金具７２１と接続金具７２２間に素子端子２２６が狭持（挟持）される。
【0342】
素子端子２２６と接触する接触面（接点金具７２１の接触面、接続金具７２２の接触面）には、突起がローレット加工により形成されている。それぞれ、突起は接触面の全面にわたり、複数の突起が形成されている。突起の数は、２５～１００〔個／ｃｍ２〕であることが好ましく、５０～７５〔個／ｃｍ２〕であることが更に好ましい。それぞれの複数の突起を介して接触することにより、電流が特定箇所に集中することなく分散して流れ、発熱が抑制される。
【0343】
接続金具７２２はネジ穴７１０が形成され、ケーブルコネクタ７１２と接続金具７２２とがネジ穴に差し込まれたネジ７２５で固定される。接続ピン７２４は接続金具７２２に差し込まれ、接続ピン７２４は留めネジ７２３で固定される。接続ピン７２４で、素子端子２２６に印加されている電圧をモニターできる。
【0344】
図３３は、素子端子２２６との接続状態を説明する説明図である。接点金具７２１には金具軸７１１が形成され、金具軸７１１は接続金具７２２の軸穴７１３に挿入されている。接点金具７２１の位置は、押圧ネジ７２８の挿入量により調整される。押圧ネジ７２８を押し下げることにより接続金具７２２と接点金具７２１間が狭まり、押圧ネジ７２８を押し上げることにより、接続金具７２２と接点金具７２１間が広がる。金具軸７１１は軸穴７１３で位置が略固定される。
【0345】
図２６は、カソード端子２２６ｃおよびゲート端子２２６ｄに直接にピンコネクタ７０７を挿入し、カソード端子２２６ｃと接続配線２１１ａとを接続し、ゲート端子２２６ｄと接続配線２１１ｂとを接続した構成であった。
【0346】
図２６に図示するように、ゲート端子２２６ｄ、カソード端子２２６ｃ、エミッタ端子２２６ｂ間は、エミッタ端子２２６ｂとコレクタ端子２２６ａ間に比較して狭い。そのため、ゲート端子２２６ｄ、カソード端子２２６ｃ、エミッタ端子２２６ｂとの接続は、半導体素子１１７の位置ずれ等が発生すると、接触不良が発生し易い。
図３４、図３５は、ゲート端子２２６ｄ、カソード端子２２６ｃ、エミッタ端子２２６ｂと接触を取るための接続金具ピン７８１部の構成図である。
図３４、図３５は、ゲート端子２２６ｄ、カソード端子２２６ｃ、エミッタ端子２２６ｂと接触を取るための接続金具ピン７８１部の構成図である。
【0347】
分離固定板７８２は、プラスチック等の樹脂材料、絶縁材料で形成あるいは構成されている。分離固定板７８２には、Ａ部およびＢ部（Ａ部の反対面）に、接続金具ピン７８１を挿入する部分が形成あるいは構成されている。
【0348】
分離固定板７８２のＡ部に接続金具ピン７８１ａが挿入される。分離固定板７８２のＢ部に接続金具ピン７８１ｂが挿入される。接続金具ピン７８１ａの下面と素子端子（カソード端子）２２６ｃが接触して電気的に接続される。接続金具ピン７８１ｂの下面と素子端子（ゲート端子）２２６ｄが接触して電気的に接続される。
【0349】
図３４に図示するように、分離固定板７８２のＡ部に接続金具ピン７８１ａが配置され、分離固定板７８２のＢ部に接続金具ピン７８１ｂが配置されて一体化される。分離固定板７８２のＣ部の下面に接続金具ピン７８１のＤ部が接触し、接続金具ピン７８１を素子端子２２６に押さえつけて、接触が取られる。
図２６は、カソード端子２２６ｃおよびゲート端子２２６ｄに直接にピンコネクタ７０７を挿入し、素子端子２２６と接続配線２１１とを接続した構成である。
図２６は、カソード端子２２６ｃおよびゲート端子２２６ｄに直接にピンコネクタ７０７を挿入し、素子端子２２６と接続配線２１１とを接続した構成である。
【0350】
図３４の構成では、接続金具ピン７８１のピンが上側に配置されている。上向きに配置された接続金具ピン７８１ａのピン部および接続金具ピン７８１ｂのピン部にピンコネクタ７０７を挿入し、接続金具ピン７８１ａと接続配線２１１ａとを接続し、接続金具ピン７８１ｂと接続配線２１１ｂとを接続する。
【0351】
図３６は、分離固定板７８２のＡ部に接続金具ピン７８１ａを配置し、分離固定板７８２のＢ部に接続金具ピン７８１ｂが配置して一体化し、素子端子２２６ｄおよび素子端子２２６ｃと接触させた状態を上側から図示した説明図である。
【0352】
図３４の実施例では、接続金具ピン７８１ａのピン部が上向きであるため、コネクタ７０７との脱着が容易である。接続金具ピン７８１で素子端子２２６に印加されている信号をモニターできる。
【0353】
図３７、図３８は、端子基板５０２に図３４、図３５で説明した分離固定板７８２を配置した構成図および説明図である。端子基板５０２は固定板ピン７８４で位置決めされる。端子基板５０２の半導体素子１１７の素子端子２２６が配置される。分離固定板７８２のネジ穴７８３に固定板支柱７５６が取付けられる。固定板ピン７８４には、スペーサ台８０１がはめ込まれる。
【0354】
接続金具ピン７８１ｂと素子端子２２６ｄ（ゲート端子（Ｇ））とを電気的に接続することができる。接続金具ピン７８１ａと素子端子２２６ｃ（カソード端子（Ｋ））とを電気的に接続することができる。
【0355】
図２６に図示して説明したように、下トランジスタ１１７ｍのエミッタ端子（Ｅ）は押圧具５０１ａで接続される。押圧具５０１ｂで、下トランジスタ１１７ｍのコレクタ端子（Ｃ）と上トランジスタ１１７ｓのエミッタ端子（Ｅ）が接続される。上トランジスタ１１７ｓのコレクタ端子（Ｃ）は押圧具５０１ｃで接続される。
【0356】
図４１は、デバイス台５０３をスライド板５０５に取り付け、デバイス台５０３に試験をする半導体素子（電気素子）１１７を配置（実装）した実施例および説明図である。
【0357】
図４１の実施例は、図４２に図示するように、スライド板５０５はフレーム枠７５１に２個取り付けられている。ただし、スライド板５０５は、図３、図４に図示するように、３個以上を取付けできるように構成しても良い。また、図３、図１４に図示するように、多段の配置できるように構成しても良い。
【0358】
スライド板５０５には、取手５１８が取り付けられている。取手５１８を使用することにより、スライド板５０５をフレーム枠７５１の手前から奥（隔壁２１４ａ）に移動させることができる。また、取手５１８を使用することにより、スライド板５０５をフレーム枠７５１の奥（隔壁２１４ａ）から手前に移動させることができる。スライド板５０５を手前に移動することにより、トランジスタ１１７等の試験サンプルを取り外し、実装あるいは配置することが容易にできる。
なお、取手５１８は、スライド板５０５等を引き出せるように、あるいは挿入できるように構成されたものであればいずれの構成であっても良い。
扉５２７を開き、スライド板５０５をレールガイド５０７に挿入する。スライド板５０５をレールガイド５０７に沿って移動させる。
なお、取手５１８は、スライド板５０５等を引き出せるように、あるいは挿入できるように構成されたものであればいずれの構成であっても良い。
扉５２７を開き、スライド板５０５をレールガイド５０７に挿入する。スライド板５０５をレールガイド５０７に沿って移動させる。
【0359】
スライド板５０５を押し込むことにより、接点スイッチ５２９と接続検出部７３８が接触あるいは接続される。接点スイッチ５２９は押さえられること等により、スライド板５０５がフレーム枠７５１に適切に挿入されたことを検出し、確認ランプ５３０が点灯する。
【0360】
確認ランプ５３０ａは左側のスライド板５０５と連動し、確認ランプ５３０ｂは左側のスライド板５０５と連動する。また、スライド板５０５の位置、接点スイッチ５２９は、図４５に図示するように、筐体本体の確認ランプ５３０ｃと連動する。
スライド板５０５、レールガイド５０７、カムフォロア５０６およびこれらを用いた構成、方式等は、図１～図２１等で説明しているので説明を省略する。
スライド板５０５、レールガイド５０７、カムフォロア５０６およびこれらを用いた構成、方式等は、図１～図２１等で説明しているので説明を省略する。
【0361】
電源装置１３２、スイッチ回路１２４、スイッチ回路１２２のオン状態、オフ状態は、接点スイッチ５２９と連動する。接点スイッチ５２９がオン状態でない場合は、スイッチ回路１２４はオン状態を維持し、試験をするトランジスタ１１７に試験電流Ｉｄは印加されない。また、電源装置１３２は試験電流（試験電圧）を出力しない。また、スイッチ回路１２２はオンされない。接点スイッチ５２９は電源装置１３２のオンオフ状態と連動する。
【0362】
接点スイッチ５２９は、扉５２７の開閉状態と連動する。扉５２７がオープンの時は、スイッチ回路１２４はオン状態を維持し、試験をするトランジスタ１１７には電流は供給されない。連動は接点スイッチ５２９等により検出して実施する。また、電源装置１３２は試験電流Ｉｄを出力しない。
【0363】
処理回路５２４は制御回路基板５１９に配置される。処理回路５２４ｍは、トランジスタ１１７ｍに信号を印加し、トランジスタ１１７ｍを制御、処理する。処理回路５２４ｓは、トランジスタ１１７ｓに信号を印加し、トランジスタ１１７ｓを制御、処理する。
処理回路５２４は、主としてサンプル接続回路２０３、デバイス制御回路２０９から構成される。
処理回路５２４は、主としてサンプル接続回路２０３、デバイス制御回路２０９から構成される。
【0364】
一例として、ゲートドライバ回路１１３が出力する電圧は、オン電圧Ｖ２、オン電圧Ｖ１、オフ電圧Ｖｏｆｆ（０Ｖ）である。オフ電圧Ｖｏｆｆ（０Ｖ）は０Ｖ以下のマイナス電圧（Ｖｎ）にも設定できる。ゲートドライバ回路１１３は３レベル以上の電圧を出力できる。また、図５４～図５９に図示するように１周期で変化させることができる。
【0365】
スライド板５０５の前面カバー７５３には、信号ケーブルコネクタ７１２が配置される。信号コネクタ７１２には、半導体素子１１７のゲート信号電圧Ｖｇ等が供給される。信号コネクタ７１２に供給された信号は、図４６に図示するように、信号ケーブル７３２により制御回路部（基板）５１９に印加される。制御回路部（基板）５１９からの信号は、接続配線２１１により、半導体素子１１７に印加される。また、接続ピン７２４、引き出しピン７６０は接続配線２１１により制御回路部（基板）５１９と接続され、信号ケーブルコネクタ７１２を介して、装置外部の機器に出力される。
【0366】
押圧具５０１に接続された電源配線２１２は、図４６に図示するように、ケーブルスペーサ台８２１で位置を保持し、あるいは電源配線２１２は位置決めし、スライド板５０５の裏面を通って、電源ケーブル取付け端子７５５と接続される。
【0367】
フレーム枠７５１は精密板金フレームで構成されている。枠になる部分とコの字部品の曲げ工程を経て、枠の1辺にスタッドボルトを付けて構成している。溶接ナットを付けたコの字部品を2点Ｔｉｇ溶接とする。一部角度が異なる台形となっているため、四隅の補強部品が少しずつ異なる形状をしている。補強部品の取り付けの間違いを防ぐため、治具を用いて枠を固定し、各部品はスポット溶接を行っている。
【0368】
フレーム枠７５１には、フレーム固定足７５２が取付けられている。フレーム固定足７５２により、恒温槽（恒温装置、恒温恒湿装置等）５２３の槽内５２６にフレーム枠７５１が位置決めされ、また、設置、固定される。恒温槽５２３の槽内５２６の温度、湿度等は、操作パネル７６２で設定、操作される。
【0369】
【0370】
本発明は、フレーム枠７５１のフレーム固定足７５２を調整することにより、恒温槽５２３の槽内５２６に位置決め、設置することができる。電源装置１３２からの電源配線２１２、接続配線２１１等は、恒温槽（筐体）５２３の外部接続穴７９１を介して接続される。
【0371】
図４４、図４６に図示するように、スライド板５０５は、半導体素子１１７等が実装された部分に開口部５３７が形成されている。開口部５３７の位置する部分には、ファン２２７が配置あるいは設置される。ファン２２７が回転することにより、半導体素子１１７を冷却あるいは加温する。
【0372】
図４７、図４８は本発明の信号制御、信号の接続状態を説明する説明図である。コントローラ回路１１１は処理回路５２４を制御する。処理回路５２４は図１、図２、図２１で説明したように、ゲート信号電圧Ｖｇ、定電流Ｉｃを出力し、また、トランジスタ１１７のＶｉ電圧を取得する。これらの信号は、信号ケーブルコネクタ７５４を介して行う。信号ケーブルコネクタ７５４と制御回路部（基板）５１９と信号ケーブル７３２で接続されている。
【0373】
信号ケーブルコネクタ７５４、デバイス台５０３、制御回路部（基板）５１９、接続配線２１１等に関する事項、あるいはこれらの接続に関しては、図１～図１０等の実施例においても説明しているので説明を省略する。
また、デバイス台５０３と半導体素子１１７の配置、接続、構成に関しては、図６～図１５等で説明した実施例が適用できることは言うまでもない。
また、デバイス台５０３と半導体素子１１７の配置、接続、構成に関しては、図６～図１５等で説明した実施例が適用できることは言うまでもない。
【0374】
コントローラ回路１１１は電源装置１３２を制御する。また、スイッチ回路基板２０１を制御する。電源装置１３２、スイッチ回路基板２０１により、電源装置１３２が出力する試験電流Ｉｄが電源ケーブル取付け端子７５５に供給される。電源ケーブル取付け端子７５５と電気素子１１７とは、電源配線２１２で接続されている。処理回路５２４、電源装置１３２等に異常が発生すると、コントローラ回路１１１は、確認ランプ５３０を点灯させる。また、警報を発する。
【0375】
図４１、図４２、図４５、図４６の実施例において、電源ケーブル取付け端子７５５を配置し、電源ケーブル取付け端子７５５と電源配線２１２を接続するとしたが、これに限定するものではない。たとえば、図３～図２等に図示するように、フォークコネクタ５２８，ソケットコネクタ５０９、導体板２０４、導体板群５１７等の構成、接続、配置物等を用いて電源配線２１２と接続する構成、方法であっても良いことは言うまでもない。
【0376】
図４８に図示するように、コントローラ回路１１１は制御インターフェース回路（制御Ｉ／Ｆ）７６３を介してファン制御部７６１を制御して、ファン２２７の停止、回転速度の強弱を操作、制御する。
【0377】
コントローラ回路１１１は素子端子２２６あるいはその近傍に取り付けた熱電対あるいは温度センサ５１０から、素子端子２２６の温度を測定あるいは取得し、所定以上の温度の場合、試験を中止あるいは中断もしくは警報を発するように制御する機能を有する。
【0378】
デバイス台５０３の周囲には漏水センサ（図示せず）が配置されている。デバイス台５０３に実装された半導体素子１１７に結露等が発生すると結露センサ（図示せず）が働き、半導体素子試験装置を停止または警報を発するように構成されている。
槽内５２６には、ドライエア（乾燥気体、露点温度が低い気体）が注入されるように構成されている。
槽内５２６には、ドライエア（乾燥気体、露点温度が低い気体）が注入されるように構成されている。
【0379】
図４９はファン７２７の制御方法に関する説明図である。コントローラ回路１１１は、ファン７２７の速度・停止を検出する。ファン７２７の回転速度の取得を行い、ファンの停止判定と風量変化の検知を実施する。
【0380】
ファン７２７のファン制御部７６１出力を制御インターフェース（Ｉ／Ｆ）７６３に接続し、ファン制御部７６１アプリでパルスのカウントとファン回転数の算出を行う。ファン制御部７６１はファン１回転につき２周期の矩形波を出力するため、ファン制御部７６１で単位時間（１秒）当たりのパルス数をカウントして回転数を求める。試験中にファンが停止した場合は試験中の場合は警報器７６４からアラームを発生させる。
【0381】
試験中の風量変化の検出については、ファン回転数の変化を使用する。図４９に図示するように、予めファン制御部７６１またはアプリの設定画面で、試験開始時のファン回転数に対する上側と下側の変化率上限を登録する。試験開始時のファン１とファン２の回転数を基準値として、設定された上側と下側の変化率上限から、試験中のファン回転数の上下限値を決定する。決定した上下限値はファン制御部７６１画面のファン回転数上下限値の項目に表示する。
【0382】
試験中のファン回転数をファン制御部７６１が監視し、測定した回転数が上下限値を超えた場合に風量変化があったと判定し、警報器７６４からアラームを発生させる。制御ソフト（アプリ）はこのアラームを監視し、試験を停止する。試験開始時のファン回転数を測定し
基準値とする。
ファン回転数上限値 ＝ 試験開始時のファン回転数 ＋ （試験開始時のファン回転数 × ファン回転数変化率上限上側 ／ １００）
試験開始時のファン回転数を基準として、以下の式で試験中のファン回転数下限を求める。
ファン回転数下限値 ＝ 試験開始時のファン回転数 － （試験開始時のファン回転数 × ファン回転数変化率上限下側 ／ １００）
測定したファン回転数の現在値が上下限値を超えた場合に、ファン制御部７６１はアラームを発生させる。
基準値とする。
ファン回転数上限値 ＝ 試験開始時のファン回転数 ＋ （試験開始時のファン回転数 × ファン回転数変化率上限上側 ／ １００）
試験開始時のファン回転数を基準として、以下の式で試験中のファン回転数下限を求める。
ファン回転数下限値 ＝ 試験開始時のファン回転数 － （試験開始時のファン回転数 × ファン回転数変化率上限下側 ／ １００）
測定したファン回転数の現在値が上下限値を超えた場合に、ファン制御部７６１はアラームを発生させる。
【0383】
ＰＣアプリ（制御ソフトウエア）はこのアラームを監視し、試験を停止する。ＰＣアプリ（制御ソフトウエア）はデバッグ情報として、試験中のファンの回転数をログファイルに記録する。
【0384】
試験装置の起動時には、試験をする半導体素子（電気素子）が装着されていること、半導体素子（電気素子）非装着時は、測定用端子が本体と短絡していないことを確認する。
恒温槽側のブレーカーがＯＮになっていることを確認する。恒温槽５２３のブレーカーがＯＮになっていない状態では装置本体が起動しない。
本発明の半導体素子試験装置は、図４９に図示するように、以下の試験時間を設定する。
「測定ディレイ」：通電ＯＦＦ（オフ）時から温度測定までの待ち時間（感温ダイオード測定以外）。
「通電ディレイ」：前のデバイスがパワーオフしてから次のデバイス（試験する半導体素子１１７等）がパワーオンするまでの遅延時間。
「通電ＯＮ時間」：パワーオン時間。
「通電ＯＦＦ時間」：デバイスがパワーオフしてから、再度パワーオンするまでの時間。
アプリは、上記の時間から外れている場合、異常がある場合は、確認ランプ５３０を点灯させるとともに、警報器７６４から警報を発する。
本発明の試験装置は、装着した半導体素子（電気素子）が正しく接続されているかを確認するために、自動的に接続チェックを行う機能を有する。
恒温槽側のブレーカーがＯＮになっていることを確認する。恒温槽５２３のブレーカーがＯＮになっていない状態では装置本体が起動しない。
本発明の半導体素子試験装置は、図４９に図示するように、以下の試験時間を設定する。
「測定ディレイ」：通電ＯＦＦ（オフ）時から温度測定までの待ち時間（感温ダイオード測定以外）。
「通電ディレイ」：前のデバイスがパワーオフしてから次のデバイス（試験する半導体素子１１７等）がパワーオンするまでの遅延時間。
「通電ＯＮ時間」：パワーオン時間。
「通電ＯＦＦ時間」：デバイスがパワーオフしてから、再度パワーオンするまでの時間。
アプリは、上記の時間から外れている場合、異常がある場合は、確認ランプ５３０を点灯させるとともに、警報器７６４から警報を発する。
本発明の試験装置は、装着した半導体素子（電気素子）が正しく接続されているかを確認するために、自動的に接続チェックを行う機能を有する。
【0385】
図５１は、本発明の電気素子の試験方法の説明図、およびタイミングチャート図である。ｔｎ１期間、ｔｎ２期間は、トランジスタ１１７のゲート端子に接続された可変抵抗回路１２５の抵抗値Ｖｒは、０（Ω）、あるいは最も低い抵抗値に設定する。定電流回路１１８からの定電流Ｉｃはトランジスタ１１７に流す。定電流Ｉｃはコレクタ端子ｃからエミッタ端子の方向に流れ、トランジスタ１１７のチャンネル間に電圧Ｖｃｅが発生し、電圧Ｖｃｅを測定しＶｉ電圧とする。Ｖｉ電圧から、温度情報Ｔｊを得る。
【0386】
本発明の半導体素子（電気素子）試験装置は、押圧具５０１、接続金具ピン７８１、接続金具７２２等の機構部材を有し、素子端子２２６と良好な電気的接続状態を実現できる。また、スイッチ回路１２２、スイッチ回路１２４のオンオフ制御を実施することにより、半導体素子１１７にＶ２電圧、Ｖ１電圧等を良好に印加することができ、突入電流、サージ電圧を抑制し、良好な評価、試験、検査を実現することができる。
【0387】
ゲートドライバ回路１１３は、所定電圧を発生し、トランジスタ１１７にゲート電圧Ｖｇとして印加する。所定電圧は可変することができ、また、周期的に電圧を変化させることができる。
【0388】
所定のゲート電圧を印加し、トランジスタ１１７の温度に対するチャンネル間電圧Ｖｃｅとの関係を測定しておけば、チャンネル間電圧Ｖｃｅ（あるいはダイオードＤｉの端子電圧）からトランジスタ１１７の温度（温度情報Ｔｊ）がわかる。
【0389】
図５１（ａ）に図示するように、トランジスタ１１７のオンオフ周期はｔｃｙｃｌｅであり、オン時間はｔｏｎである。また、ゲートドライバ回路１１３が出力する電圧は、オン電圧Ｖ２、オン電圧Ｖ１、オフ電圧Ｖｏｆｆ（Ｖ０）である。ゲートドライバ回路１１３は３レベル以上の電圧を出力できる。Ｖ２ ＞ Ｖ１ ＞ Ｖｏｆｆ（Ｖ０） ＞ Ｖｎとしている。
図５１の実施例では、ゲートドライバ回路１１３は、２種類の電位レベルのオン電圧（Ｖ２、Ｖ１）を発生し、トランジスタ１１７のゲート端子に印加する。
図５１の実施例では、ゲートドライバ回路１１３は、２種類の電位レベルのオン電圧（Ｖ２、Ｖ１）を発生し、トランジスタ１１７のゲート端子に印加する。
【0390】
オン電圧Ｖ２をｔｎ２期間、ゲート端子に印加し、次にオン電圧Ｖ１を、ゲート端子にｔｏｎ期間等に印加する。次にｔｎ１期間にオン電圧Ｖ２を印加する。オン電圧Ｖ２を印加している時は、オン電圧Ｖ１に比較してトランジスタ１１７は強オン（チャンネル間抵抗が小さくなる）となる。したがって、オン電圧の大きさを変化させることにより、トランジスタ１１７のチャンネル間の抵抗を変化させることができる。
【0391】
本発明のゲートドライバ回路１１３は４つ以上のレベルの電圧も出力することができる。また、時間とともに変化する三角波、サイン波等も出力することができる。
【0392】
ゲートドライバ回路１１３から出力されるＶｇ信号電圧により、トランジスタ１１７は動作／非動作（オンオフ）動作する。トランジスタ１１７がオンしている期間に、電源装置１３２ａから、試験電流Ｉｄを供給すれば、トランジスタ１１７のチャンネル間に試験電流Ｉｄが流れる。
【0393】
図１、図２に図示するように、電源装置１３２ｂに接続されたスイッチ回路１２２ａがオンすることにより、トランジスタ１１７ｓに試験電流Ｉｄが印加される。電源装置１３２ａに接続されたスイッチ回路１２２ｂがオンすることにより、トランジスタ１１７ｍに試験電流Ｉｄが印加される。
【0394】
トランジスタ１１７のゲート端子とエミッタ端子間には短絡回路１３７が配置または接続されている。短絡回路１３７は、アナログスイッチが例示される。また、短絡ピン、短絡ソケットであっても良い。
【0395】
トランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に配置された短絡回路１３７ｓをオン（クローズ）させることにより、トランジスタ１１７がＮチャンネルの場合は、トランジスタ１１７ｓはオフ状態となる。また、トランジスタ１１７ｓの端子間にダイオードＤｉｓが接続した状態となる。
【0396】
トランジスタ１１７ｍのゲート端子とエミッタ端子間に配置された短絡回路１３７ｍをオン（クローズ）させることにより、トランジスタ１１７がＮチャンネルの場合は、トランジスタ１１７ｓはオフ状態となる。トランジスタ１１７ｍは、ダイオードＤｉｍが接続された接続となる。
【0397】
図１、図２、図２１の実施例では、短絡回路１３７は、トランジスタ１１７のゲート（ベース）端子とエミッタ端子間に形成または配置した構成であった。本発明はこれに限定するものではない。短絡回路１３７は、トランジスタ１１７のゲート（ベース）端子とコレクタ端子間に形成または配置しても良い。トランジスタ１１７のゲート（ベース）端子とコレクタ端子間の短絡回路１３７をオンさせると、トランジスタ１１７がＮチャンネルトランジスタの場合は、トランジスタ１１７はダイオード接続となる。
【0398】
トランジスタ１１７のゲート（ベース）端子とコレクタ端子間に形成または配置し、短絡回路１３７をオンさせることにより、トランジスタ１１７はダイオード接続とすることができる。
【0399】
短絡回路１３７は、トランジスタ１１７のゲート（ベース）端子とコレクタ端子間と、トランジスタ１１７のゲート（ベース）端子とエミッタ端子間に形成または配置の両方に配置しても良い。
【0400】
図５１（ｂ）の試験電流Ｉｄは、スイッチ回路１２２をオン（クローズ）させることにより実施する。スイッチ回路１２２ｂをオンさせることにより、トランジスタ１１７ｓに試験電流Ｉｄが供給される。図５１（ｂ）に図示するように、スイッチ回路１２２ａをオンさせることにより、トランジスタ１１７ｍに試験電流Ｉｄが供給される。
トランジスタ１１７に試験電流が流れると、図５１（ｃ）に図示するように、トランジスタ１１７のチャンネル間電圧（Ｖｃｅ）が変化する。
トランジスタ１１７に試験電流が流れると、図５１（ｃ）に図示するように、トランジスタ１１７のチャンネル間電圧（Ｖｃｅ）が変化する。
【0401】
試験電流Ｉｄが流れるとトランジスタ１１７は発熱する。ｔｎ１期間にトランジスタ１１７のチャンネル間電圧（Ｖｃｅ）を測定することにより、トランジスタ１１７の温度（温度情報Ｔｊ）を取得することができる。
【0402】
トランジスタ１１７に試験電流Ｉｄを供給した後、試験電流Ｉｄを供給していない期間ｔｎ１に定電流回路１１８から、定電流Ｉｃをトランジスタ１１７に供給する。試験電流Ｉｄを供給によりトランジスタ１１７は発熱する。発熱状態はトランジスタ１１７の特性変化あるいは劣化状態に相関する。
【0403】
トランジスタ１１７に定電流Ｉｃを流し、トランジスタ１１７の端子間電圧Ｖｉを測定することにより、トランジスタ１１７の温度（温度情報Ｔｊ）を取得できる。端子間電圧（Ｖｃｅ）Ｖｉはバッファアンプ（バッファ回路）１１６で取得する。
【0404】
温度情報Ｔｊはトランジスタ１１７の温度に関する値であるから、図５１（ｄ）に図示するように、定電流Ｉｄが流れるとＴ１からＴ２に変化していく。定電流Ｉｄが停止するとＴ２から低下していく。
【0405】
したがって、正確な温度測定には、定電流Ｉｄが停止後、速やかにトランジスタ１１７の端子間電圧を測定することが好ましい。端子間電圧Ｖｉはバッファアンプ１１６で取得する。バッファアンプ１１６の出力電圧を測定する期間は定電流Ｉｄの停止後、１ｍｓｅｃ以内が好ましい。
【0406】
図５１（ｆ）に図示するように、定電流Ｉｃを流し、電圧Ｖｉを測定する期間は期間ａ、期間ｂ、期間ｃ、期間ｄが例示される。定電流Ｉｃを流している期間Ａ内であるａ期間で電圧Ｖｉを取得する。定電流Ｉｃを流している期間Ｂ内であるｂ期間で電圧Ｖｉを取得する。
定電流Ｉｃを流しているＣ期間内であるｃ期間で電圧Ｖｉを取得する。定電流Ｉｃを流しているＤ期間内であるｄ期間で電圧Ｖｉを取得する。
期間Ａ、期間Ｄは、ゲート端子ｇに電圧Ｖ２が印加されている期間である。期間Ｂ、期間Ｃは、ゲート端子ｇに電圧Ｖ１が印加されている期間である。
定電流Ｉｃを流しているＣ期間内であるｃ期間で電圧Ｖｉを取得する。定電流Ｉｃを流しているＤ期間内であるｄ期間で電圧Ｖｉを取得する。
期間Ａ、期間Ｄは、ゲート端子ｇに電圧Ｖ２が印加されている期間である。期間Ｂ、期間Ｃは、ゲート端子ｇに電圧Ｖ１が印加されている期間である。
【0407】
試験電流Ｉｄを印加後、ゲート端子ｇにＶ２電圧を印加した状態であるＤ期間で定電流Ｉｃをトランジスタ１１７に供給し、電圧Ｖｉを測定する。試験電流Ｉｄの印加前で、ゲート端子ｇにＶ２電圧を印加した状態であるＡ期間においても、定電流Ｉｃをトランジスタ１１７に供給し、電圧Ｖｉを測定することは有効である。試験電流Ｉｄの供給前と試験電流Ｉｄの供給後の電圧Ｖｉを比較すること、電圧Ｖｉの変化を測定・評価することにより、トランジスタ１１７の特性変化を定量的に測定することができる。
【0408】
試験電流Ｉｄを印加後、試験電流Ｉｄの停止直後であり、ゲート端子ｇにＶ１電圧を印加したＣ期間において、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定することも有効である。
【0409】
Ｃ期間は、ゲート端子ｇにＶ１電圧が印加され、定電流Ｉｃが供給された状態でトランジスタ１１７のチャンネル端子間電圧Ｖｉを取得する。Ｄ期間は、ゲート端子ｇにＶ２電圧が印加され、定電流Ｉｃが供給された状態でトランジスタ１１７のチャンネル端子間電圧Ｖｉを取得する。ｃ期間で測定された電圧Ｖｉとｄ期間で測定された電圧Ｖｉを比較すること、電圧Ｖｉの変化を測定・評価することにより、トランジスタ１１７の特性変化を定量的に測定することができる。
【0410】
試験電流Ｉｄを印加前のゲート端子ｇにＶ２電圧を印加した期間Ａにおいて、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定することも有効である。また、試験電流Ｉｄを印加前のゲート端子ｇにＶ１電圧を印加した期間Ｂにおいて、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定することも有効である
【0411】
a期間で測定された電圧Ｖｉとｂ期間で測定された電圧Ｖｉを比較すること、電圧Ｖｉの変化を測定・評価することにより、トランジスタ１１７の特性変化を定量的に測定することができる。
【0412】
試験電流Ｉｄを印加前のゲート端子ｇにＶ１電圧を印加した期間Ｂにおいて、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定し、試験電流Ｉｄを印加後のゲート端子ｇにＶ１電圧を印加した期間Ｃにおいて、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定することも有効である
【0413】
ｂ期間で測定された電圧Ｖｉとｃ期間で測定された電圧Ｖｉを比較すること、電圧Ｖｉの変化を測定・評価することにより、トランジスタ１１７の特性変化を定量的に測定することができる。
【0414】
試験電流Ｉｄを印加前のゲート端子ｇにＶ２電圧を印加した期間Ａにおいて、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定し、試験電流Ｉｄを印加後のゲート端子ｇにＶ２電圧を印加した期間Ｄにおいて、トランジスタ１１７に定電流Ｉｃを印加し、トランジスタ１１７の電圧Ｖｉを測定することも有効である
【0415】
ａ期間で測定された電圧Ｖｉとｄ期間で測定された電圧Ｖｉを比較すること、電圧Ｖｉの変化を測定・評価することにより、トランジスタ１１７の特性変化を定量的に測定することができる。
【0416】
図５１の実施例では、トランジスタ１１７の温度（温度情報Ｔｊ）を得るタイミングは、試験電流Ｉｄがトランジスタ１１７に供給されておらず、トランジスタ１１７のゲート端子ｇにオン電圧（Ｖ２電圧またはＶ１電圧）が印加された期間である。定電流ＩｃはＡ期間、Ｂ期間、Ｃ期間、Ｄ期間のいずれか１つの期間でトランジスタ１１７に印加し、トランジスタ１１７の端子間電圧を測定する。また、ｔｎ２期間、ｔｎ１期間で測定あるいは取得した温度情報と比較のため（あるいはベースラインとするため）、複数の期間で端子間電圧を測定することが好ましい。
電圧Ｖｉの測定は、毎周期（ｔｃｙｃｌｅ）に限定するものではなく、複数周期で電圧Ｖｉを測定しても良いことは言うまでもない。
電圧Ｖｉの測定は、毎周期（ｔｃｙｃｌｅ）に限定するものではなく、複数周期で電圧Ｖｉを測定しても良いことは言うまでもない。
【0417】
温度情報Ｔｊはコントロール回路１１１（コントローラ回路１１１）に送られ、コントロール回路１１１（コントローラ回路１１１）は温度情報Ｔｊにしたがって、トランジスタ１１７（半導体素子部品１１７）の試験を実施する。
【0418】
図５１は、本発明の電気素子試験装置において、トランジスタ１１７等に印加する信号、あるいはトランジスタ１１７等の動作信号の説明図（タイミングチャート図）である。
【0419】
【0420】
また、スイッチ回路１２４ｃとスイッチ回路１２２ａとは２個のスイッチ回路として図示しているが、これに限定されるものではない。スイッチ回路１２４ｃとスイッチ回路１２２ａを１個のスイッチ回路（例えばスイッチ回路１２４ｘ）として構成しても良い。スイッチ回路１２４ｘの一端子は、電源装置１３２ａと接続され、スイッチ回路１２４ｘの他の端子は、トランジスタ１１７ｍのコレクタ端子を接続する。
【0421】
図５１の実施例において、トランジスタ１１７ｓのゲート端子（ベース端子）のオフ電圧を印加して、トランジスタ１１７ｓをオフ状態に維持し、図５１（ａ）に図示するように、トランジスタ１１７ｍのゲート端子（ベース端子）にオンまたはオフ電圧を印加して、トランジスタ１１７ｍをオンオフさせてトランジスタ１１７ｍの評価あるいは試験をするとして説明する。
【0422】
トランジスタ１１７ｍへの試験電流Ｉｄの供給は、スイッチ回路１２４ｃおよびスイッチ回路１２２ａをオンさせることにより実施し、トランジスタ１１７ｍのチャンネル間の放電は、スイッチ回路１２４ｄまたはスイッチ回路１２４ｂで実施するとして説明をする。
【0423】
なお、トランジスタ１１７ｓを単独で評価あるいは試験をする場合は、トランジスタ１１７ｍのゲート端子にオフ電圧Ｖ０を印加する。トランジスタ１１７ｍは常時オフ状態に維持する。トランジスタ１１７ｓのゲート端子に、図５１（ａ）のゲート信号電圧を印加する。トランジスタ１１７ｓへの試験電流Ｉｄの供給は、スイッチ回路１２２ｂ、スイッチ回路１２２ａ、スイッチ回路１２４ｄをオンする。トランジスタ１１７ｓのチャンネル間の放電は、スイッチ回路１２４ｃまたはスイッチ回路１２４ｂをオンすることにより実施する。
【0424】
トランジスタ１１７のゲート端子（ベース端子）にＶ０電圧（Ｖｏｆｆ）が印加されている時は、トランジスタ１１７はオフ状態である。トランジスタ１１７のゲート端子（ベース端子）にＶ１電圧またはＶ２電圧が印加されるとトランジスタ１１７はオン状態となる。Ｖ０電圧が印加されている期間はｔｏｆｆであり、オン電圧が印加されている期間は、ｔｏｎである。１サイクル周期はｔｃｙｃｌｅである。
ゲート信号電圧Ｖｇはトランジスタ１１７等のゲート端子ｇ（上トランジスタＶｇｓ、下トランジスタＶｇｍ）に印加する信号波形である。
ゲート信号電圧Ｖｇはトランジスタ１１７等のゲート端子ｇ（上トランジスタＶｇｓ、下トランジスタＶｇｍ）に印加する信号波形である。
【0425】
Ｖｄａｔａはコントローラ回路１１１がＤＡコンバータ回路１２８に印加するデータである。ＶｄａｔａによりＤＡコンバータ回路１２８が出力する電圧が決定あるいは可変あるいは設定される。
【0426】
ゲート信号電圧Ｖｇは、トランジスタ１１７をオフさせる電圧（Ｖｏｆｆ（Ｖ０）、Ｖｎ）、トランジスタ１１７をオンさせるＶ１、Ｖ２電圧からなる。Ｖ１電圧はトランジスタ１１７をオンさせる電圧Ｖｏｎである。Ｖ２電圧は、トランジスタ１１７あるいはダイオードＤｉに定電流Ｉｃを供給または印加し、または、トランジスタ１１７のチャンネル間電圧Ｖｉを測定する際にトランジスタ１１７のゲート端子ｇに印加する電圧である。
【0427】
本発明の実施例においてＶ２＞Ｖ１とするが、これに限定されるものではない。トランジスタの試験と実施する場合、同一品種では、Ｖ２電圧を共通（同一）にして試験を実施する。Ｖ２電圧を固定（一定値）電圧とすることにより、各トランジスタ１１７の定電流Ｉｃの印加時の端子電圧を測定時に測定状態を一致させることができ、トランジスタ１１７の個々のバラツキデータを取得あるいは評価できる。Ｖ１電圧、Ｖｏｆｆ電圧は、オフリーク電流等を勘案して個々のトランジスタで調整しても良い。
【0428】
図５１の実施例では、Ｖ２電圧印加期間は、ｔｎ１とｔｎ２の２つの期間としている。ｔｎ１期間、ｔｎ２期間等のＡ期間、Ｄ期間に定電流Ｉｃを印加し、トランジスタ１１７のチャンネル間（コレクタ－エミッタ間あるいはダイオードＤｉのカソード－アノード間）を測定する。また、図５１（ｆ）のＢ期間、Ｃ期間に定電流Ｉｃを供給し、電圧Ｖｉを測定して、温度情報Ｔｊを得る。
【0429】
スイッチ回路基板２０１にスイッチ回路１２４またはスイッチ回路１２２が実装あるいは配置される。スイッチ回路１２４、スイッチ回路１２２をオンすることにより、スイッチ回路１２４、スイッチ回路１２４がクローズされる。スイッチ回路１２４、スイッチ回路１２２をオフすることにより、スイッチ回路１２４、スイッチ回路１２４がオープンにされる。
【0430】
図２、図２１にスイッチ回路１２２、スイッチ回路１２４の接続状態を図示している。スイッチ回路１２２ｂがオンすることにより、トランジスタ１１７ｓに試験電流Ｉｄが供給される。スイッチ回路１２４ｃおよびスイッチ回路１２２ａがオンすることにより、トランジスタ１１７ｍに試験電流Ｉｄが供給される。
【0431】
上トランジスタ１１７ｓに試験電流Ｉｄを供給する場合は、スイッチ回路１２２ｂ、スイッチ回路１２２ａ、スイッチ回路１２４ｄをオンさせる。下トランジスタ１１７ｍのゲート端子にはオフ電圧を印加する。
【0432】
下トランジスタ１１７ｍのみに試験電流Ｉｄを供給する場合は、スイッチ回路１２４ｃ、スイッチ回路１２２ａをオンさせる。上トランジスタ１１７ｓのゲート端子にはオフ電圧を印加する。
【0433】
上トランジスタ１１７ｓと下トランジスタ１１７ｍの両方に同時に試験電流Ｉｄを供給する場合は、スイッチ回路１２２ｂをオンさせる。上トランジスタ１１７ｓおよび下トランジスタ１１７ｍのゲート端子にはオフ電圧を印加する。
【0434】
スイッチ回路１２４ｂがオンすると、電源装置１３２ａの端子間が短絡され、上トランジスタ１１７ｓのコレクタ端子と下トランジスタ１１７ｍのエミッタ端子間が短絡され電荷が放電される。スイッチ回路１２４ｂには、短絡電流Ｉｍが流れる。
【0435】
スイッチ回路１２４ｃがオンすると、上トランジスタ１１７ｓのコレクタ端子とエミッタ端子間が短絡され、上トランジスタ１１７ｓのチャンネル間の電荷が放電される。スイッチ回路１２４ｄがオンすると、上トランジスタ１１７ｍのコレクタ端子とエミッタ端子間が短絡され、上トランジスタ１１７ｍのチャンネル間の電荷が放電される。
【0436】
図５１（ｅ）ではスイッチ回路１２２またはスイッチ回路１２４の動作を図示している。下トランジスタ１１７ｍと上トランジスタ１１７ｓの両方に試験電流Ｉｄを供給する時はスイッチ回路１２２ｂをオンさせる。下トランジスタ１１７ｍに試験電流Ｉｄを供給する時はスイッチ回路１２４ｃとスイッチ回路１２２ａオンさせる。
【0437】
本発明は、押圧具５０１等により、素子端子２２６との電気的接続が良好である。そのため、試験電流Ｉｄ、定電流Ｉｃの印加あるいは供給時に素子端子部２２６に発熱等が発生せず、良好な試験を実施することができる。また、サージ電圧の発生、突入電流を抑制することができる。また、引き出しピン７６０、接続金具ピン７８１で印加信号等をモニターでき、また、ゲート信号電圧等を良好に印加できる。
【0438】
本発明の定電流Ｉｃは、図５１（ｆ）に図示するように、Ａ、Ｂ、Ｃ、Ｄのうち、少なくとも１箇所以上でトランジスタ１１７等に供給し、トランジスタ１１７のチャンネル間等の電圧Ｖｉと測定する。
【0439】
Ａ期間およびＢ期間は、サイクル期間（ｔｃｙｃｌｅ）において、トランジスタ１１７に試験電流Ｉｄの供給前（印加前）の期間である。Ｃ期間およびＤ期間は、サイクル期間（ｔｃｙｃｌｅ）において、トランジスタ１１７に試験電流Ｉｄの供給後（印加後）の期間である。
【0440】
図５１（ｆ）において、Ａの期間は電圧Ｖｇのｔｎ２の期間であり、電圧Ｖ２が印加されている期間である。Ｂの期間は電圧Ｖｇとして電圧Ｖ１が印加され、試験電流Ｉｄが供給されていない期間である。
【0441】
Ｄ期間はゲート信号電圧Ｖｇのｔｎ１の期間であり、電圧Ｖ２が印加されている期間である。Ｃの期間はゲート信号電圧Ｖｇとして電圧Ｖ１が印加され、試験電流Ｉｄが供給される前の期間である。
【0442】
定電流Ｉｃは、図５１（ｆ）に図示するように、Ａ、Ｂ、Ｃ、Ｄの期間のうち、少なくとも１箇所以上でトランジスタ１１７等に供給し、図５１（ｇ）に図示するように、ａ、ｂ、ｃ、ｄの期間のうち、少なくとも１箇所以上でトランジスタ１１７のチャンネル間等の電圧Ｖｉと測定あるいは取得する。
【0443】
図５１（ｇ）に図示するように、Ａの期間で定電流Ｉｃを印加している期間内にトランジスタ１１７ｍ（トランジスタ１１７ｓ）のチャンネル間あるいはダイオードＤｉの端子間（ダイオードＤｉはトランジスタ１１７のチャンネルに接続されている）の電圧Ｖｉを測定あるいは取得する。図５１（ｇ）において、期間ａは、図５１（ｆ）のＡ期間の範囲内の期間である。
【0444】
なお、Ａ、Ｂ、Ｃ、Ｄの期間のうち、少なくとも１箇所以上で、図２２（ｄ）、図２２（ｅ）に図示するダイオードＤｓ、ダイオードＤｍに定電流Ｉｃを供給（印加）し、ダイオードＤｓ、ダイオードＤｍの端子間電圧Ｖｉを測定し、温度情報Ｔｊ
【0445】
同様に、Ｂの期間で定電流Ｉｃを印加している期間内にトランジスタ１１７のチャンネル間あるいはダイオードＤｉの端子間の電圧Ｖｉを測定あるいは取得する。図５１（ｇ）において、期間ｂは、図５１（ｆ）のＢ期間の範囲内の期間である。
【0446】
また、ｃの期間で定電流Ｉｃを印加している期間内にトランジスタ１１７のチャンネル間あるいはダイオードＤｉの端子間の電圧Ｖｉを測定あるいは取得する。図５１（ｇ）において、期間ｃは、図５１（ｆ）のＣ期間の範囲内の期間である。
【0447】
また、ｄの期間で定電流Ｉｃを印加している期間内にトランジスタ１１７のチャンネル間あるいはダイオードＤｉの端子間の電圧Ｖｉを測定あるいは取得する。図５１（ｇ）において、期間ｄは、図５１（ｆ）のＤ期間の範囲内の期間である。
【0448】
トランジスタ１１７のゲート端子ｇには、Ｖ１電圧またはＶ２電圧が印加されるとトランジスタ１１７がオン状態となる。本発明の図５１の実施例においては、定電流Ｉｃはトランジスタ１１７のチャンネル間に順方向で供給するとして説明をする。ＭＯＳトランジスタの場合は、双方向で電流が流れる。
トランジスタ１１７に試験電流Ｉｄを供給するパワーサイクル試験では、試験電流Ｉｄの供給により、トランジスタ１１７が劣化する。
トランジスタ１１７に試験電流Ｉｄを供給するパワーサイクル試験では、試験電流Ｉｄの供給により、トランジスタ１１７が劣化する。
【0449】
試験でトランジスタが劣化する箇所はトランジスタ１１７内の接合部であることが多い。半導体そのものが劣化することは少なく、トランジスタ１１７の接合部（ボンディング、ダイボンドなど）が劣化し、接合部の抵抗値が高くなる。抵抗値が高くなることにより、チャンネル間電圧Ｖｃｅが高くなり、発熱してトランジスタ１１７の温度が上昇する。
【0450】
半導体が劣化する場合は、トランジスタ１１７のゲート酸化膜（絶縁膜）の劣化である場合が多い。ゲート酸化膜の劣化が発生した場合は、酸化膜（絶縁膜）の短絡状態になり、電圧Ｖｃｅは下がる。または、トランジスタ１１７がオフ状態となり、トランジスタ１１７には電流は流れず、電圧Ｖｃｅは電源電圧の最大値まで上昇する。
【0451】
図５１（ｂ）に図示するように、トランジスタ１１７に試験電流Ｉｄを印加すると、トランジスタ１１７が発熱し、発熱に伴い、図５１（ｄ）に図示するように、チャンネル等の発熱にともなって温度情報Ｔｊが変化する（Ｖｉ電圧が変化する）。また、試験電流Ｉｄを停止すると、放熱によりチャンネル等の温度が盛り、温度情報Ｔｊが変化する。一例として温度情報Ｔｊはチャンネル間電圧と等価である。
【0452】
トランジスタ１１７に試験電流Ｉｄと供給し、トランジスタの劣化が進行するにしたがって、発熱が大きくなる。発熱は温度情報Ｔｊで示され、あるいは温度と相関する。温度情報Ｔｊはトランジスタのチャンネル間電圧と相関する（電圧に依存する）。
【0453】
温度情報Ｔｊは、試験開始時は、最低温度Ｔ１から最高温度Ｔ２の間を変化する。試験によりトランジスタ１１７にストレスがかかると、トランジスタ１１７のＶｃｅ電圧が変化し、通常は温度情報Ｔｊが高くなる方向に変化する。温度情報Ｔｊとは、たとえば、トランジスタ１１７のチャンネル間電圧Ｖｉである。
【0454】
したがって、図５１（ｄ）に図示するように、最低温度は、温度Ｔ１より上昇し、最高温度は温度情報Ｔ２に近づく。トランジスタ１１７が劣化するにしたがって、温度は高くなり、上昇速度も速くなる。
本発明の半導体素子（電気素子）の試験方法では、試験の終了は下記のいずれかの条件で停止する。
・温度情報Ｔｊが所定範囲内から外れた場合。
・チャンネル電圧Ｖｃｅが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。
本発明の半導体素子（電気素子）の試験方法では、試験の終了は下記のいずれかの条件で停止する。
・温度情報Ｔｊが所定範囲内から外れた場合。
・チャンネル電圧Ｖｃｅが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。
【0455】
トランジスタ１１７の劣化は、トランジスタ１１７に試験電流Ｉｄを供給し、試験電流Ｉｄを停止した時刻の近傍で、定電流Ｉｃを供給して端子間電圧Ｖｉを測定することが好ましい。つまり、図５１（ｆ）のＣ期間またはＤ期間である。
【0456】
Ｃ期間は、試験電流Ｉｄの停止した直後であり、トランジスタ１１７の発熱した熱量が維持されているため、ｃ期間でＶ１電圧を測定し、ｃ期間でのＶｉ電圧を経過観察あるいは評価することにより、良好なトランジスタ１１７の試験あるいは評価を実現できる。
【0457】
Ｄ期間は、試験電流Ｉｄの停止し、ｔｎ１期間のＶ２電圧を印加している期間である。トランジスタ１１７の発熱した熱量が維持され、Ｖ１電圧より高いＶ２電圧が印加され、トランジスタ１１７のチャンネル間抵抗が減少し、また、Ｖ２電圧は定常電圧として固定されている。したがって、ｄ期間でＶ１電圧を測定し、ｄ期間でのＶｉ電圧を経過観察あるいは評価することにより、良好なトランジスタ１１７の試験あるいは評価を実現できる。
【0458】
図５１において、ｔｎ１期間、ｔｎ２期間は、可変設定、調整することができる。また、Ｖ２電圧は、可変設定することができる。また、図５１（ｅ）において、スイッチ回路１２２、スイッチ回路１２４をオンオフ制御して、トランジスタ１１７ｍ、トランジスタ１１７ｓを独立して試験あるいは評価することができる。
【0459】
また、Ｃ期間、Ｄ期間の両方において、定電流Ｉｃを印加し、トランジスタ１１７のチャンネル間電圧（Ｖｃｅ、Ｖｉ）を測定することは有効である。Ｃ期間では、トランジスタ１１７のゲート端子（ベース端子）にＶ１電圧が印加されている。Ｄ期間では、トランジスタ１１７のゲート端子（ベース端子）にＶ２電圧が印加されている。
【0460】
Ｖ１電圧が印加されている場合のトランジスタ１１７のチャンネル間電圧と、Ｖ２電圧が印加されている場合のトランジスタ１１７のチャンネル間電圧の両方を取得することにより、トランジスタ１１７の劣化状態、劣化変化速度あるいは動作状態を定量的に比較し、評価することができる。
【0461】
Ｖ１電圧が印加されている時に測定したトランジスタ１１７のチャンネル間電圧と、Ｖ２電圧が印加されている時に測定したトランジスタ１１７のチャンネル間電圧とは、周期（ｔｃｙｃｌｅ）毎、あるいは複数の周期（ｔｃｙｃｌｅ）毎に取得し、変化あるいは変化割合を測定、評価する。以上の事項は、本発明の他の実施例においても同様に適用することができる。
【0462】
Ａの期間にトランジスタ１１７のチャンネル間電圧を測定し、Ｄの期間にトランジスタ１１７のチャンネル間電圧を測定することも有用である。Ａ期間は、トランジスタ１１７に試験電流Ｉｄを印加前（供給前）であり、電圧Ｖ２が印加させている。トランジスタ１１７は放熱し、冷却されている。
【0463】
Ｄ期間は、トランジスタ１１７に試験電流Ｉｄを印加後であり、同一の電圧Ｖ２が印加されている。トランジスタ１１７は、ほとんど放熱していない。Ａ期間とＤ期間でのチャンネル間電圧の両方を取得することにより、トランジスタ１１７の劣化状態あるいは動作状態を定量的に比較、評価することができる。
【0464】
Ｂの期間にトランジスタ１１７のチャンネル間電圧を測定し、Ｃの期間にトランジスタ１１７のチャンネル間電圧を測定することも有効である。Ｂ期間は、トランジスタ１１７に試験電流Ｉｄを印加前（供給前）であり、電圧Ｖ１が印加されている。
【0465】
Ｃ期間は、トランジスタ１１７に試験電流Ｉｄを印加後（供給後）であり、電圧Ｖ１が印加されている。Ｂ期間とＣ期間でのチャンネル間電圧Ｖｉの両方を取得することにより、トランジスタ１１７の劣化状態、変化比率、変化速度とあるいは動作状態を定量的に比較、評価することができる。
【0466】
Ｃの期間にトランジスタ１１７のチャンネル間電圧を測定し、Ｄの期間にトランジスタ１１７のチャンネル間電圧を測定することも有効である。Ｃ期間は、トランジスタ１１７に試験電流Ｉｄを印加して停止直後の状態であり、電圧Ｖ１が印加されている。
【0467】
Ｄ期間は、トランジスタ１１７に試験電流Ｉｄを印加後に停止した状態であり、電圧Ｖ２が印加されている。Ｃ期間とＤ期間でのチャンネル間電圧の両方を取得することにより、トランジスタ１１７の劣化状態あるいは動作状態を定量的に比較、評価することができる。
【0468】
以上のように、１周期（ｔｃｙｃｌｅ）あるいは複数の周期（ｔｃｙｃｌｅ）において、複数の箇所（期間）で定電流Ｉｃを印加し、トランジスタ１１７等のチャンネル間電圧あるいは変化割合を測定あるいは取得することにより、トランジスタ１１７等の半導体素子の良好な評価、定量的な評価、試験を実施することができる。
【0469】
また、各測定において、ゲート端子に印加する電圧を異ならせることにより、良好な結果を得ることができる。以上の事項は、本発明の他の実施例においても適用できることは言うまでもない。また、他の実施例と組み合わせることが組み合わせることができる。
図５１の実施例では、周期（ｔｃｙｃｌｅ）において、２箇所のＶ２電圧を印加する期間（ｔｎ２期間、ｔｎ１期間）を設定した実施例であった。
なお、図５１で説明した実施例は、図５２等の他の実施例においても適用できる。
図５１の実施例では、周期（ｔｃｙｃｌｅ）において、２箇所のＶ２電圧を印加する期間（ｔｎ２期間、ｔｎ１期間）を設定した実施例であった。
なお、図５１で説明した実施例は、図５２等の他の実施例においても適用できる。
【0470】
図５２は周期（ｔｃｙｃｌｅ）において、１箇所のＶ２電圧を印加する期間（ｔｎ１期間）を設定した実施例である。温度情報Ｔｊは図５２（ｄ）に図示するようにＤ期間で実施する。また、必要に応じて、図５１の実施例と同様に、Ｃ期間、Ｄ期間のうち、Ｖｉ電圧を測定し、温度情報Ｔｊを得ても良い。
【0471】
図５２（ａ）において、Ｖ０電圧が印加されている期間は、トランジスタ１１７がオフ状態である。Ｖ１電圧またはＶ２電圧が印加されている期間は、トランジスタ１１７はオン状態となる。
【0472】
【0473】
なお、Ｖ１電圧からＶ２電圧の変化（ｔ５）は、ステップ状に変化させる必要はなく、たとえば、ｔ４からｔ６で電圧Ｖ１から電圧Ｖ２に滑らかに変化させても良い。
【0474】
トランジスタ１１７ｍ（トランジスタ１１７ｓ）への試験電流Ｉｄを供給はスイッチ回路１２４ｃ、スイッチ回路１２２ａをオンさせることにより実施する。トランジスタ１１７ｍのチャンネル間の電荷の放電は、スイッチ回路１２４ａをオンさせること、あるいはスイッチ回路１２４ｂをオンさせることにより実施する。
【0475】
図２１において、スイッチ回路１２４ｂをオンさせることにより、電源装置１３２ａの両端子間（出力端子とグランド等端子間）を短絡できる。スイッチ回路１２４ｄをオンさせることにより、電源装置１３２ｂの両端子間（出力端子とグランド等端子間等）を短絡できる。
【0476】
図２１において、スイッチ回路１２４ｂをオンさせることにより、トランジスタ１１７ｓとトランジスタ１１７ｍの端子間の電荷を放電できる。また、スイッチ回路１２４ｃをオンさせることにより、トランジスタ１１７ｓの両端子間を短絡し、電荷を放電できる。スイッチ回路１２４ｄをオンさせることにより、トランジスタ１１７ｍの両端子間を短絡し、電荷を放電できる。
【0477】
スイッチ回路１２４ｂはスイッチ回路１２２ａがオンして、トランジスタ１１７ｍに試験電流が供給する前にオンする。スイッチ回路１２４ｄがオンすることによりトランジスタ１１７ｍのチャンネル間の電荷が放電される。また、スイッチ回路１２４ｂがオンすることにより、電源装置１３２ａの両端子（出力端子と設定端子等）が短絡され、電源装置の両端子間の電荷が放電される。また、短絡電流Ｉｍが流れる。
【0478】
スイッチ回路１２４ｂがオンした後、ｔｂ２期間の経過後にスイッチ回路１２２ａ等がオンしてトランジスタ１１７ｍに試験電流Ｉｄが供給される。スイッチ回路１２２ａがオンした後、ｔｂ１期間後にスイッチ回路１２４ｂがオフされる。
【0479】
スイッチ回路１２２ａがオフからオンになる時刻ｔ１は、スイッチ回路１２４ｂがオンしている期間（ｔ０～ｔ２）の範囲内である。ｔ１は、ｔｂ１、ｔｂ２をコントローラ回路１１１により可変設定できる。あるいは調整することができる。
【0480】
トランジスタ１１７ｍのゲート端子にオン電圧（Ｖ１電圧、Ｖ２電圧）が印加されると、トランジスタ１１７ｍがオンする。トランジスタ１１７ｍがオンしても、スイッチ回路１２２ａがオンし、スイッチ回路１２４ｂがオフでないと試験電流Ｉｄが流れない。したがって、スイッチ回路１２４ｂがｔ２でオフした後、試験電流Ｉｄが流れる。
【0481】
トランジスタ１１７ｍのゲート端子にオン電圧（Ｖ１電圧またはＶ２電圧）が印加され、トランジスタ１１７ｍがオンしても、スイッチ回路１２２ａがオンしないと試験電流Ｉｄが流れない。したがって、ゲート信号電圧Ｖｇはｔ０でＶ１電圧にする必要はない。ｔｅ時間前にＶ１電圧に設定しても良い。つまり、ゲート信号電圧Ｖｇは、スイッチ回路１２４ｂがオフする時刻ｔ２前の時刻であれば、いずれに設定しても良い。
ゲート信号電圧ＶｇがＶ０電圧からＶ１電圧に変化させる時刻（タイミング）は、コントローラ回路１１１により設定し、可変することができる。
ゲート信号電圧ＶｇがＶ０電圧からＶ１電圧に変化させる時刻（タイミング）は、コントローラ回路１１１により設定し、可変することができる。
【0482】
時間ｔ０でＶｄａｔａによりＶｇ電圧がＶ１電圧に設定される。Ｖ１電圧はトランジスタ１１７ｍ（トランジスタ１１７ｓ）のゲート端子に印加され、ｔｃ期間後のｔ２で電流Ｉｄがトランジスタ１１７ｍ（トランジスタ１１７ｓ）に供給される。
次に、スイッチ回路１２４ｂがｔ４からｔ６の期間にオンし、トランジスタ１１７のチャンネル間を短絡して電荷を放電させる。
次に、スイッチ回路１２４ｂがｔ４からｔ６の期間にオンし、トランジスタ１１７のチャンネル間を短絡して電荷を放電させる。
【0483】
ｔ５ではＶｄａｔａによりＶｓｇ電圧がＶ２電圧になり、Ｖ２電圧はトランジスタ１１７のゲート端子に印加されトランジスタ１１７を強オン（Ｖ２はＶ１よりも高い電圧の場合）させる。
【0484】
スイッチ回路１２２ａがオフする前にスイッチ回路１２４ｂがオンする。スイッチ回路１２４ｂのオンにより電源装置１３２ａの出力端子間が短絡し、短絡電流Ｉｍが流れ、また、トランジスタ１１７のチャンネル間の電荷が放電する。
【0485】
スイッチ回路１２４ｂはｔ４でオンし、ｔ６でオフする。スイッチ回路１２２ａは、ｔ４からｔ６の間の期間にオン状態からオフ状態に制御される。試験電流Ｉｄは、スイッチ回路１２２ａがオン状態で、かつ、スイッチ回路１２４ｂがオフの時にトランジスタ１１７に流れる。
【0486】
スイッチ回路１２２ａがオンからオフになるｔａ２前にスイッチ回路１２４ｂがオンする。スイッチ回路１２４ａがオンからオフに成った後、ｔ１ａ期間後に、スイッチ回路１２４ｂがオフする。
【0487】
ｔ４～ｔ６の期間にスイッチ回路１２２ａはオフ状態となる。ｔ４～ｔ６の期間（Ｄ）内で、ゲート信号電圧は、Ｖ１電圧からＶ２電圧に変化する。Ｖ２電圧はｔｎ１期間である。
【0488】
ｔｎ１期間内に、トランジスタ１１７に定電流Ｉｃが印加され、トランジスタ１１７のチャンネル間の電圧Ｖｉが測定あるいは取得される。一例としてｔ６～ｔ７期間のｔｋの期間、定電流Ｉｃが印加（供給）される。定電流Ｉｃは定電流回路１１８から出力され、定電流Ｉｃの大きさはコントローラ回路１１１により設定、変更することができる。
【0489】
定電流Ｉｃが印加されている期間は、ゲート端子ｇにＶ２電圧が印加される。定電流Ｉｃを印加している期間に、トランジスタ１１７のチャンネル間電圧Ｖｉが測定される。Ｖｉ電圧は、バッファ回路１１６でバッファリングされ、コネクタ２０８を介してデバイス制御回路２０９に出力される。温度測定回路１１５はＶｉ電圧を用いて温度情報Ｔｊとしてコントローラ回路１１１にデータ転送する。コントローラ回路１１１はＴｊデータの変化率、変化に基づいて半導体試験装置の停止、継続、設定の変更等を行う。
【0490】
Ｖ２電圧等、トランジスタ１１７がオン状態となる電圧を印加した状態で、定電流Ｉｃを流す。定電流Ｉｃがチャンネル間に流れ、チャンネル間で電圧が発生する。チャンネル間で発生する電圧は、トランジスタの劣化状態に対応して変化する。
【0491】
トランジスタ１１７に温度情報Ｔｊを得るための定電流Ｉｃをｔｋ期間の間で印加する。定電流Ｉｃの印加期間中に得られた端子間電圧Ｖｉから、温度測定回路１１５は温度情報Ｔｊを処理する。
【0492】
ｔｆ１期間は、２ｍ秒以下の期間に設定する。また、好ましくは、ｔｃ期間、ｔａ２期間、ｔａ１期間は１ｍ秒以下の期間である。試験電流Ｉｄを印加することによりトランジスタ１１７は発熱し温度上昇する。発熱による温度上昇は、トランジスタ１１７の特性変化状態に対応して生じる。したがって、トランジスタ１１７の温度を取得あるいは測定することによりトランジスタ１１７の劣化状態、特性変化を把握することができる。
【0493】
試験電流Ｉｄを停止するとトランジスタ１１７は冷却される（放熱される）。したがって、試験電流Ｉｄの停止後、ミリ秒レベルの短期間の間に定電流Ｉｃを印加してトランジスタ１１７の温度情報Ｔｊを得る必要がある（トランジスタ１１７の端子間電圧を測定する必要がある）。
【0494】
本発明の半導体試験装置は、試験電流Ｉｄの停止後、２ｍ秒以内の短時間後に、定電流Ｉｃを印加して端子間電圧Ｖｉを測定し、温度情報Ｔｊ、特性カーブ式を得ることができる。したがって、トランジスタ１１７の温度は維持されているため、トランジスタ１１７の特性変化等を精度よく、かつ的確に測定あるいは取得することができる。
【0495】
図５２に図示するように、トランジスタ１１７に負荷電流Ｉｄを印加し、ｔａ（ｔａ１＋ｔａ２）期間後、温度情報を得るためにトランジスタ１１７に定電流Ｉｃを印加する。試験電流Ｉｄの停止後、Ｖ２電圧を印加するｔａ２期間を設けゲート端子ｇにＶ２電圧を印加する。
【0496】
試験電流Ｉｄの停止後、２ｍ秒以下の期間内で温度情報Ｔｊを得るための定電流Ｉｃをｔｋ期間（Ｄ期間）の間、印加する。定電流Ｉｃの供給により、図５２（ｇ）に図示するようにＶｉ電圧が変化する。
【0497】
図５２の実施例では、Ｖ１電圧を印加して試験電流Ｉｄを供給し、その後、Ｖ２電圧を印加している期間に定電流Ｉｃを供給し、端子間電圧Ｖｉを測定し、温度情報Ｔｊ、特性カーブ式を得る実施例であった。本発明はこれに限定するものではない。
【0498】
図５３は、電流Ｉｄの印加前および電流Ｉｄの印加後に、温度情報Ｔｊを得る実施例の説明図である。一例として、温度情報Ｔｊは、トランジスタ１１７が電流Ｉｄを印加前の放熱された状態での温度情報Ｔｊと電流Ｉｄを印加して温度上昇した状態での特性（カーブ）式、温度情報Ｔｊを得る。
【0499】
放熱された状態での温度情報Ｔｊと温度上昇した状態での温度情報Ｔｊの２つの温度情報Ｔｊを得ることによりトランジスタ１１７の特性変化、劣化状態をより精度よく得ることができる。
【0500】
図５３は、トランジスタ１１７等に印加する信号のタイミングチャート図である。Ｖ２電圧は、試験電流Ｉｄを流す前と流した後のそれぞれに印加する。Ｖ２電圧を印加しているときに定電流Ｉｃをトランジスタ１１７に印加し、端子間電圧Ｖｉを測定し、温度情報Ｔｊを取得あるいは測定する。
定電流Ｉｃを印加する前にスイッチ回路１２４ｂをオンさせ、トランジスタ１１７のチャンネル間（コレクタ端子－エミッタ端子間）の電荷を放電させる。
定電流Ｉｃを印加する前にスイッチ回路１２４ｂをオンさせ、トランジスタ１１７のチャンネル間（コレクタ端子－エミッタ端子間）の電荷を放電させる。
【0501】
Ｖ０電圧が印加されている期間は、トランジスタ１１７がオフである。また、図５４（ｃ）に図示するように、Ｖ０電圧よりも低い電圧Ｖｎ間でオフ電圧を調整し、設定する。
【0502】
ｔ０よりも前の期間で、ＶｄａｔａによるＶ２電圧がトランジスタ１１７のゲート端子にＶｇとして印加される。Ｖ２電圧を印加している期間に、トランジスタ１１７に定電流Ｉｃがｔｅ２期間の間、印加され、図５２（ｇ）に図示するように、トランジスタのチャンネル間電圧Ｖｉが測定される。
【0503】
ｔ０よりも前の期間には、試験電流Ｉｄはトランジスタ１１７には印加されていない。定電流Ｉｃの印加により、放熱された状態（ｔ４で試験電流Ｉｄが停止され、次の周期まで放熱される）での端子間電圧Ｖｉを得ることができる。この端子間電圧Ｖｉもトランジスタ１１７の劣化状態、特性変化情報が含まれる。したがって、負荷サイクル試験での端子間電圧Ｖｉを比較、変化を把握することにより、有用な情報が得られる。
【0504】
時間ｔ０で、ＶｄａｔａによりＶｇ電圧がＶ１電圧に設定される。Ｖ１電圧はトランジスタ１１７のゲート端子ｇに印加され、ｔｃ（ｔｂ２＋ｔｂ１）期間後のｔ２で電流Ｉｄがトランジスタ１１７に供給される。
次に、スイッチ回路１２４ｂがｔ４からｔ６の期間にオンし、トランジスタ１１７のチャンネル間を短絡して電荷を放電させる。
次に、スイッチ回路１２４ｂがｔ４からｔ６の期間にオンし、トランジスタ１１７のチャンネル間を短絡して電荷を放電させる。
【0505】
ｔ５にはＶｄａｔａによりＶｓｇ電圧がＶ２電圧になり、Ｖ２電圧はトランジスタ１１７のゲート端子に印加されトランジスタ１１７を強オンさせる。ｔ６ではトランジスタ１１７に温度情報を得るための定電流Ｉｃをｔｋ期間の間で印加する。定電流Ｉｃの印加期間中に得られた端子間電圧Ｖｉから、温度測定回路１１５は温度情報Ｔｊを取得し（図５３（ｇ））、処理する。この端子間電圧Ｖｉは、試験電流Ｉｄの通電直後のトランジスタ１１７の温度情報Ｔｊとなる。
【0506】
図５３（ｃ）に図示するように、ｔ２～ｔ４期間に試験電流Ｉｄを印加することによりトランジスタ１１７は発熱し、温度上昇する。トランジスタ１１７の特性変化あるいは特性劣化状態により、トランジスタ１１７の温度上昇状態は変化する。発熱による温度上昇は、トランジスタ１１７の特性変化状態、特性状態に対応して生じる。
したがって、トランジスタ１１７の温度を取得あるいは測定することによりトランジスタ１１７の劣化状態、特性変化を把握することができる。
したがって、トランジスタ１１７の温度を取得あるいは測定することによりトランジスタ１１７の劣化状態、特性変化を把握することができる。
【0507】
試験電流Ｉｄを通電前のＴｊ（端子間電圧Ｖｉ）と試験電流Ｉｄの通電後の温度情報Ｔｊ（端子間電圧Ｖｉ）から、トランジスタ１１７の試験電流Ｉｄの印加による変化状態を得ることができる。したがって、トランジスタ１１７の特性変化等を精度よく、かつ的確に測定あるいは取得することができる。
【0508】
図５２、図５３のタイミングチャートは、トランジスタ１１７への試験電流Ｉｄ、定電流Ｉｃの印加に関して図示したものである。負荷試験、アバランシェ試験は、数万サイクル以上、トランジスタ１１７をオンオフ動作させて実施する。
【0509】
図５１、図５２の実施例において、トランジスタ１１７ｍに試験電流Ｉｄを供給する際は、スイッチ回路１２２ａは、トランジスタ１１７ｍのチャンネル間を短絡するスイッチ回路１２４ｄまたはスイッチ回路１２４ｂがオンしている期間にオフからオン状態に制御される。
【0510】
トランジスタ１１７ｍに供給している試験電流Ｉｄを停止する際は、スイッチ回路１２２ａは、トランジスタ１１７ｍのチャンネル間を短絡するスイッチ回路１２４ｄまたはスイッチ回路１２４ｂがオンしている期間にオンからオフ状態に制御される。
【0511】
トランジスタ１１７ｍのゲート端子（ベース端子）に印加されるゲート信号電圧Ｖｇは、スイッチ回路１２２ａがオンする以前にオン電圧となり、スイッチ回路１２４ｂまたはスイッチ回路１２４ｄがオフ後にオフ電圧（Ｖ０）が印加される。
【0512】
以上の事項は、トランジスタ１１７ｓの試験を実施する場合も同様である。トランジスタ１１７ｍとトランジスタ１１７ｓは交互に選択して、トランジスタ１１７ｍとトランジスタ１１７ｓを試験あるいは評価を実施する。トランジスタ１１７ｍとトランジスタ１１７ｓの選択は、スイッチ回路１２２、スイッチ回路１２４等を制御して実施する。スイッチ回路１２２、スイッチ回路１２４の制御に関しては図１、図２、図２１等で説明している。
【0513】
図５１、図５２の実施例において、トランジスタ１１７ｓに試験電流Ｉｄを供給する際は、スイッチ回路１２２ｂは、トランジスタ１１７ｓのチャンネル間を短絡するスイッチ回路１２４ｃ、またはスイッチ回路１２４ｂがオンしている期間にオフからオン状態に制御される。
【0514】
トランジスタ１１７ｓに供給している試験電流Ｉｄを停止する際は、スイッチ回路１２２ｂは、トランジスタ１１７ｓのチャンネル間を短絡するスイッチ回路１２４ｃまたはスイッチ回路１２４ｂがオンしている期間にオンからオフ状態に制御される。
【0515】
トランジスタ１１７ｓのゲート端子（ベース端子）に印加されるゲート信号電圧Ｖｇは、スイッチ回路１２２ｂがオンする以前にオン電圧となり、スイッチ回路１２４ｂまたはスイッチ回路１２４ｃがオフ後にオフ電圧（Ｖ０～Ｖｎ）が印加される。
図５２、図５３の実施例は、Ｖ１電圧またはＶ２電圧を固定値とする実施例であった。本発明は、これに限定するものではない。
図５２、図５３の実施例は、Ｖ１電圧またはＶ２電圧を固定値とする実施例であった。本発明は、これに限定するものではない。
【0516】
図５４に図示するように、定電流回路１１８か定電流Ｉｃとトランジスタ１１７に供給する期間（ｔ１～ｔ２、ｔ６～ｔ７）にゲート端子ｇにはＶ２電圧を印加し、トランジスタ１１７を強オンまたは、オン抵抗が小さい状態に設定する。あるいはＶ２電圧に設定することにより、定常的な電圧で測定できるように設定する。あるいはＶ２電圧を変更することにより、トランジスタ１１７のチャンネル間抵抗を変更、設定する。
【0517】
本発明の一実施態様として、Ｖ２＞Ｖ１の関係とする。Ｖ２電圧は、固定値とし、トランジスタ１１７のゲート端子にＶ２を印加した状態で、定電流Ｉｃをトランジスタ１１７に印加し、トランジスタ１１７の端子間（コレクタ－エミッタ、ソース－ドレイン）電圧を測定する。なお、ダイオードＤｉまたはダイオードＤｓ、ダイオードＤｍに定電流Ｉｃを供給し、ダイオードＤｉ等のＶｉ電圧を測定しても良い。
Ｖ１電圧は、図５４（ｃ）に図示するように、電圧を高くする方向（ｂ方向）、電圧を低くする方向（ａ方向）に可変あるいは設定することができる。
Ｖ１電圧は、図５４（ｃ）に図示するように、電圧を高くする方向（ｂ方向）、電圧を低くする方向（ａ方向）に可変あるいは設定することができる。
【0518】
Ｖ１電圧を矢印ｂ方向に変化させるとトランジスタ１１７のゲート端子ｇに高い電圧を印加することができる。Ｖ１電圧をＶ２電圧に近づけた場合の、端子間電圧Ｖｉを取得することにより、トランジスタ１１７の特性変化を定量的に測定あるいは評価できる。
【0519】
Ｖ１電圧を矢印ａ方向に変化させるとトランジスタ１１７のゲート端子ｇに低い電圧を印加することができる。Ｖ１電圧をＶ０電圧に近づけた場合の、端子間電圧Ｖｉを取得することにより、トランジスタ１１７の特性変化を定量的に測定あるいは評価できる。
【0520】
オフ電圧（Ｖ０）は、低くする方向（ｃ）、高くする方向（ｄ）に可変あるいは設定することができる。特に、トランジスタ１１７がＳｉｃ（シリコンカーバイド）の場合、オフ電圧はＶ０電圧より低く設定（電圧Ｖｎ）することが好ましい。
【0521】
Ｖ０電圧を矢印ｃ方向に変化させるとトランジスタ１１７のゲート端子ｇに低い電圧を印加することができる。Ｖ０電圧をＶｎ電圧に近づけた場合のゲート端子の抵抗回路１２５の抵抗端子間の電圧を取得することにより、トランジスタ１１７のリーク電流、オフ特性変化を定量的に測定あるいは評価できる。
【0522】
可変抵抗回路１２５のＶｒ抵抗の端子間電圧は、Ｖ２電圧、Ｖ１電圧での測定電圧、Ｖ２～Ｖ１に変化させた時のＶｒ抵抗の端子間電圧を取得することにより、トランジスタ１１７の特性変化、特性劣化を定量化できる。
【0523】
Ｖ０電圧を矢印ｄ方向に変化させるとトランジスタ１１７のゲート端子ｇにオフ電圧よりも高い電圧を印加することができる。Ｖ０電圧をＶ１電圧に近づけた場合の、Ｖｒ抵抗の端子間電圧を取得することにより、トランジスタ１１７のリーク電流、オフ特性変化を定量的に測定あるいは評価できる。リーク電流等は、Ｖｒ抵抗の端子間電圧を測定することにより得ることができる。
【0524】
本発明は、試験をするトランジスタ１１７等は個別にＶ１電圧、Ｖ０電圧を設定することができる。Ｖ２電圧を各トランジスタの共通の電圧とすることにより、温度情報Ｔｊを比較し、評価することができる。
【0525】
以上のＶ１電圧、Ｖ０電圧、Ｖ２電圧を変化あるいは調整する実施例は、本発明の他の実施例においても適用できることは言うまでもない。また、Ｖ１電圧、Ｖ０電圧、Ｖ２電圧を変化あるいは設定した際の、ゲート端子ｇに接続されたＶｒ抵抗の端子間電圧を測定し、また、１周期または複数周期で端子間電圧を測定することも本発明の他の実施例においても適用できることは言うまでもない。
【0526】
本発明の一態様として、図５４～図５７に図示するａ方向、ｂ方向、ｃ方向、ｄ方向へのＶ１電圧またはＶ２電圧の変化あるいは設定は、温度センサ５１０の出力データあるいは温度センサ５１０の出力温度に基づいて行うことが好ましい。また、試験するトランジスタ１１７のＶｉ電圧の変化あるいは変化速度に基づいて行うことが好ましい。
【0527】
Ｖ２、Ｖ１の電圧により、サージ電圧Ｖｓ、突入電流Ｉｓの発生状態が異なる。したがって、図５２、図５３のｔ０、ｔ１、ｔ２およびｔ４、ｔ５、ｔ６の時刻、タイミングを設定、調整することが好ましい。また、温度情報Ｔｊ（端子間電圧Ｖｉ）の測定タイミングを設定、調整できることが好ましく、また、設定、調整できることに特徴がある。
【0528】
図５４において、ｔ１～ｔ２、ｔ６～ｔ７がトランジスタ１１７のチャンネル間電圧（ｃ端子－ｅ端子間電圧）である端子間電圧Ｖｉを測定（取得）し、温度情報Ｔｊ（端子間電圧Ｖｉ）を得る期間である。
【0529】
端子間電圧Ｖｉを測定（取得）は、ｔ１～ｔ２、ｔ６～ｔ７の両方の期間で行う必要はなく、ｔ６～ｔ７期間だけであっても良い。その場合は、ｔ１～ｔ２期間は、Ｖ２電圧でなく、Ｖ１電圧をゲート端子ｇに印加しても良い。
以上のＶ１電圧、Ｖ０電圧あるいはＶ２電圧を変化あるいは調整する実施例は、本発明の他の実施例においても適用できることは言うまでもない。
以上のＶ１電圧、Ｖ０電圧あるいはＶ２電圧を変化あるいは調整する実施例は、本発明の他の実施例においても適用できることは言うまでもない。
【0530】
図５４は、トランジスタ１１７のチャンネル間に定電流Ｉｃを印加し、トランジスタ１１７の温度情報Ｔｊ（端子間電圧Ｖｉ）、あるいは温度変化に基づく、特性式を得る方法であった。
【0531】
図５５はトランジスタ１１７に内蔵された（トランジスタ１１７とダイオードが同一のプロセスで形成された）ダイオードＤｉ、あるいは近傍に位置するダイオードＤｉ、もしくはトランジスタ１１７の寄生ダイオードＤｉ、ダイオードＤｓ、ダイオードＤｍに定電流Ｉｃを供給あるいは印加してトランジスタ１１７、ダイオードＤの端子間電圧Ｖｉ、温度情報Ｔｊを得る実施例の説明図である。
【0532】
ダイオードＤ（Ｄｉ、Ｄｓ、Ｄｍ）に定電流Ｉｃを印加するためには、トランジスタ１１７にゲート端子ｇのオフ電圧（Ｖ０、Ｖｎ）を印加する。トランジスタ１１７をオフ状態とすることにより、定電流ＩｃはダイオードＤｉ等に流れる。なお、主としてダイオードＤｉを例示して説明をする。
図５５において、図５４と同様に、Ｖ１電圧はａ方向またはｂ方向に可変あるいは設定することができる。
図５５において、図５４と同様に、Ｖ１電圧はａ方向またはｂ方向に可変あるいは設定することができる。
【0533】
トランジスタに印加するオフ電圧は、トランジスタ１１７がＳｉＣ（シリコンカーバイド）トランジスタの場合はオフ電圧をＶｎ電圧（Ｖ０よりも低い電圧）とし、ＩＧＢＴの場合は、オフ電圧を０Ｖとする。オフ電圧は、図５５に図示するように、ｃ方向、ｄ方向に可変、設定をすることができる。
【0534】
本発明の半導体試験装置または半導体素子の試験方法は、試験するトランジスタ１１７の種類に応じて、トランジスタ１１７に供給するオフ電圧を変更できるように構成している。
【0535】
オフ電圧（Ｖ１～Ｖ０～Ｖｎ）が印加されている時に、定電流Ｉｃを印加してトランジスタ１１７の温度を測定する（端子間電圧Ｖｉを測定する）。オフ電圧を印加している期間にダイオードＤｉに定電流Ｉｃを流す。
【0536】
ＳｉＣトランジスタ１１７の場合は、ゲート端子ｇにＶ０電圧よりも低い電圧が印加されることにより、トランジスタ１１７のオフ状態が安定し、温度情報Ｔｊの測定を安定して実施することができる。また、温度情報Ｔｊの測定時にノイズが乗りにくく、温度情報Ｔｊ（端子電圧Ｖｉ）の測定精度が向上する。
【0537】
ダイオードＤｉに定電流Ｉｃを流すときには、スイッチ回路１２２ｂ、スイッチ回路１２２ａをオフして、電源装置１３２からの電流がトランジスタ１１７に印加されないように制御、設定する。
【0538】
ダイオードＤｉに定電流Ｉｃを流すことにより、ダイオードＤｉ等の端子間電圧Ｖｉを取得し、オペアンプ回路１１６は端子間電圧に対応する端子間電圧Ｖｉを出力する。端子間電圧Ｖｉは温度測定回路１１５に入力され、温度測定回路１１５はトランジスタ１１７の温度に対応する温度情報Ｔｊを求める。
【0539】
温度情報Ｔｊはコントローラ回路１１１に転送され、コントローラ回路１１１は温度情報Ｔｊに基づいてトランジスタ１１７の試験の継続、停止、条件変更など、半導体試験装置のトランジスタ１１７の試験を制御する。
【0540】
以上の事項、内容は、ゲート端子に印加する電圧ＶｇのＶ１電圧をｂ方向、ｃ方向に変化させること、Ｖ０電圧をｃ方向、ｄ方向に変化させることは本発明の他の実施例においても適用できることは言うまでもない。
【0541】
図５６は、定電流Ｉｃを使用せず、トランジスタ１１７に試験電流Ｉｄを供給した状態で、トランジスタ１１７のチャンネル間電圧を測定する方法の説明図である。試験電流Ｉｄによるトランジスタ１１７の端子間電圧をＶｉ電圧とし、温度情報Ｔｊを得る。
【0542】
評価あるいは試験対象がトランジスタ１１７ｍの場合は、スイッチ回路１２４ｃ、スイッチ回路１２４ｄをオンさせて、試験電流Ｉｄをトランジスタ１１７ｍに供給し、チェンネル間電圧Ｖｉを取得する。評価あるいは試験対象がトランジスタ１１７ｓの場合は、スイッチ回路１２２ｂをオンさせて、試験電流Ｉｄをトランジスタ１１７ｓに供給し、チャンネル間電圧Ｖｉを取得する。
【0543】
パワーサイクル試験において、試験電流Ｉｄを供給して試験を実施すると、トランジスタ１１７の劣化、経時変化、特性により、チャンネル間電圧Ｖｉに変化が発生する。Ｖｉの測定等は、定電流Ｉｃを印加する実施例と同様に、１周期毎または複数周期毎に実施する。
【0544】
トランジスタ１１７が劣化あるいは変化している場合、トランジスタ１１７に試験電流Ｉｄを供給した状態で、トランジスタ１１７のチャンネル間電圧Ｖｉの変化を測定あるいは評価することにより、経時変化を取得することができる。
【0545】
図５６（ｄ）は、試験電流Ｉｄをトランジスタ１１７に供給し、ゲート端子ｇにＶ２電圧を印加している時にトランジスタ１１７のチャンネル間電圧Ｖｉを測定する。電圧測定Ｖｉは、ｔ１～ｔ２の期間とｔ５～ｔ６の期間のうち、少なくとも一方で実施する。
【0546】
図５６（ｅ）は、試験電流Ｉｄをトランジスタ１１７に供給し、ゲート端子ｇにＶ１電圧を印加している時にトランジスタ１１７のチャンネル間電圧Ｖｉを測定する。電圧測定Ｖｉは、ｔ３～ｔ４の期間で実施する。
また、ゲート端子電圧Ｖｇとして、Ｖ２電圧を印加しているｔ１～ｔ２、ｔ５～ｔ６期間にトランジスタ１１７のチャンネル間電圧Ｖｉ（Ｖｃｅ）を測定する。
また、ゲート端子電圧Ｖｇとして、Ｖ２電圧を印加しているｔ１～ｔ２、ｔ５～ｔ６期間にトランジスタ１１７のチャンネル間電圧Ｖｉ（Ｖｃｅ）を測定する。
【0547】
図５６の実施例は、ｔ１～ｔ２期間、ｔ３～ｔ４期間、ｔ５～ｔ６期間のいずれか１箇所以上でＶｉ電圧を測定する実施例である。測定あるいは取得されたＶｉ電圧を１周期ごと、あるいは複数周期ごとに取得し、Ｖｉ電圧の変化により、トランジスタ１１７の特性、特性変化を評価、試験をする。
【0548】
図５７に図示するように、ｔ６～ｔ７期間に定電流Ｉｃを供給し、また、ｔ５～ｔ６期間にゲート端子（ベース端子）ｇの印加電圧をＶ２電圧としても良い。オフ電圧はＶ０電圧、またはＶ０～Ｖｎ電圧に設定する。
【0549】
ｔ４～ｔ５期間は、トランジスタ１１７のｇ端子にＶ１電圧を印加し、トランジスタ１１７に試験電流Ｉｄを供給する。試験電流Ｉｄの供給は、所定の周期で実施する。なお、Ｖ１電圧は、１周期ごと、あるいは複数周期ごとに変化あるいは変更しても良い（矢印ａ、矢印ｂ）。ｔ４～ｔ５期間のＶ１電圧を変化あるいは設定することにより、トランジスタ１１７の発熱量が変化し、また、トランジスタ１１７のチャンネル間電圧Ｖｅｃ（Ｖｉ）が変化する。変化に伴って、ｔ５～ｔ６期間に供給する定電流ＩｃによるＴｊ（Ｖｉ）が変化する。変化割合、変化量を定量化することにより、トランジスタ１１７の劣化状態を定量的に把握することができる。
【0550】
図５８は本発明の他の実施例における半導体素子試験方法の説明図である。図５８（ｃ）に図示するように、ｔ２～ｔ５の期間は、ｇ端子の電圧は任意に変化させることができる。または、変化させる実施例である。ｔ２～ｔ５期間に印加する電圧は、ゲートドライバ回路１１３の出力に基づいて、トランジスタ１１７のゲート端子ｇへの電圧が変化させる。
【0551】
図５８（ｃ）に示す実施例では、ｔ２の時、Ｖ１ａ電圧であり、ｔ５の時Ｖ１ｂ電圧となるようにトランジスタ１１７のゲート信号電圧Ｖｇを変化させている。トランジスタ１１７のゲート端子ｇに印加する電圧により、トランジスタ１１７のチャンネル間抵抗が変化するから、トランジスタ１１７の発熱状態も変化する。発熱状態の変化により、多様な試験を実施あるいは実現できる。また、トランジスタ１１７のチャンネル間電圧Ｖｃｅ（Ｖｉ）が変化させることができるため、多様な試験条件を設定できる。
【0552】
トランジスタ１１７が劣化あるいは変化している場合、トランジスタ１１７に試験電流Ｉｄを供給した状態で、トランジスタ１１７のチャンネル間電圧Ｖｉの変化を測定あるいは評価することにより、経時変化を取得することができる。
【0553】
図５８（ｄ）は、試験電流Ｉｄをトランジスタ１１７に供給し、ゲート端子ｇにＶ２電圧を印加している時にトランジスタ１１７のチャンネル間電圧Ｖｉを測定する。電圧Ｖｉの測定は、ｔ１～ｔ２の期間とｔ５～ｔ６の期間のうち、少なくとも一方で実施する。
【0554】
図５８（ｅ）は、試験電流Ｉｄをトランジスタ１１７に供給し、ゲート端子ｇにＶ１電圧～Ｖ２電圧に変化させている時にトランジスタ１１７のチャンネル間電圧Ｖｉを測定する。電圧測定Ｖｉは、ｔ２～ｔ５の期間で実施し、Ｖｉの測定はｔ２～ｔ５の範囲で行う。
【0555】
図５９（ａ）に図示するように、試験電流Ｉｄをトランジスタ１１７に供給あるいは印加する時のゲート端子ｇに印加するゲート電圧Ｖｇを周期的に変化させても良い。図５９（ａ）では、Ａ期間、Ｃ期間では、Ｖ１ａ電圧を印加し、Ｂ期間では、Ｖ１ｂ電圧を印加している。Ａ期間（Ｃ期間）とＢ期間は、交互に繰り返される。
【0556】
以上のように、本発明は試験電流Ｉｄを印加する期間において、本発明はトランジスタ１１７のゲート端子電圧を複数の電圧に可変、あるいは電圧を連続的に変化させることができる。
【0557】
図５９（ｂ）に図示するように、図５８に示す電圧の変化を実施しても良い。Ａ期間、Ｃ期間では、Ｖ１ａ電圧からＶ１ｂ電圧に変化し、Ｂ期間では、Ｖ１ｂ電圧からＶ１ａ電圧に変化させている。Ａ期間（Ｃ期間）とＢ期間は、交互に繰り返される。
図５９（ｃ）に図示するように、ｔ１～ｔ２期間、ｔ６～ｔ７期間のゲート端子ｇへの端子電圧を変化させることもできる。
図５９（ｃ）に図示するように、ｔ１～ｔ２期間、ｔ６～ｔ７期間のゲート端子ｇへの端子電圧を変化させることもできる。
【0558】
図５９（ｃ）では、Ａ期間（Ｃ期間）において、ｔ１～ｔ２期間は、Ｖ１ｂ電圧をトランジスタ１１７のｇ端子に印加する。ｔ６～ｔ７間は、Ｖ２電圧をトランジスタ１１７のｇ端子に印加する。Ｂ期間において、ｔ１～ｔ２期間は、Ｖ１ｂ電圧をトランジスタ１１７のｇ端子に印加する。また、ｔ２～ｔ６期間もＶ１ｂ電圧を維持する。ｔ６～ｔ７間は、Ｖ２電圧をトランジスタ１１７のｇ端子に印加する。
【0559】
図５９（ｄ）では、Ａ期間、Ｂ期間、Ｃ期間において、ｔ１～ｔ２期間は、Ｖｎ電圧をトランジスタ１１７のｇ端子に印加する。ｔ６～ｔ７間は、Ｖ２電圧をトランジスタ１１７のｇ端子に印加する。Ａ期間（Ｃ期間）において、ｔ２～ｔ６期間は、Ｖ１ａ電圧をトランジスタ１１７のｇ端子に印加する。Ｂ期間において、ｔ２～ｔ６期間は、Ｖ１ｂ電圧をトランジスタ１１７のｇ端子に印加する。
【0560】
図５９において、端子間電圧Ｖｉを測定する期間、特性カーブ（特性式）の温度情報Ｔｊを求める期間は、ｔ６～ｔ７期間である。好ましくは、ｔ１～ｔ２期間にも測定する。ｔ１～ｔ２期間の端子電圧Ｖｉとｔ６～ｔ７期間の端子間電圧Ｖｉとを比較することにより、より多様な試験を実施することができ、また、試験をするトランジスタ１１７の評価状況を詳細に把握することができる。
図６０は、トランジスタ１１７ｍとトランジスタ１１７とを交互に試験を実施する実施例の説明図である。
図６０は、トランジスタ１１７ｍとトランジスタ１１７とを交互に試験を実施する実施例の説明図である。
【0561】
以下、説明および理解を容易にするため、トランジスタ１１７ｍはスイッチ回路１２２ａをオンすることにより、試験電流Ｉｄがトランジスタ１１７ｍに供給され、スイッチ回路１２４ｄがオンすることにより、トランジスタ１１７ｍのチャンネル間の電荷が放電されるとして説明する。また、トランジスタ１１７ｍのゲート端子はＶｇｍとし、トランジスタ１１７ｍに供給される試験電流はＩｄｍとする。
【0562】
トランジスタ１１７ｓはスイッチ回路１２２ｂをオンすることにより、試験電流Ｉｄがトランジスタ１１７ｓに供給され、スイッチ回路１２４ｃがオンすることにより、トランジスタ１１７ｓのチャンネル間の電荷が放電されるとして説明する。また、トランジスタ１１７ｓのゲート端子はＶｇｓとし、トランジスタ１１７ｓに供給される試験電流はＩｄｓとする。
【0563】
図６０は試験電流Ｉｄと定電流Ｉｃを１サイクルｔｓで実施する際のタイミングチャート図である。Ｖ１電圧をｔｏａ期間印加し、Ｖ２電圧をｔｏｂ期間印加する。トランジスタ１１７の通電期間後、Ｖ０電圧を印加してトランジスタ１１７をオフさせる。Ｖ１電圧、Ｖ２電圧、Ｖ０電圧を１サイクルｔｓとしてパワーサイクル試験（負荷試験）、アバランシェ試験等を実施する。
【0564】
トランジスタ１１７ｍとトランジスタ１１７ｓは交互にオンされる。したがって、トランジスタ１１７ｍとトランジスタ１１７ｓは交互に試験電流Ｉｄ（ＩｄｍまたはＩｄｓ）が印加される。Ｉｄは電源装置１3２ａから供給される。
【0565】
図５２で説明したように、スイッチ回路１２２ａがオンする前のｔｂ２から、スイッチ回路１２２ａオンした後のｔｂ１の期間、スイッチ回路１２４ｄがオンし、トランジスタ１１７ｍのチャンネル端子間の電荷が放電される。
【0566】
また、スイッチ回路１２２ａがオフする前のｔａ２から、スイッチ回路１２２ａがオフした後のｔａ１の期間、スイッチ回路１２４ｄがオンし、トランジスタ１１７ｍのチャンネル端子間の電荷が放電される。他の期間のスイッチ回路１２４ｄはオフ状態に維持される（図６０（ｄ１）、図６０（ｅ１））。
【0567】
トランジスタ１１７ｍのゲート端子ｇｍには、図６０（ａ１）に図示するように、ｔｏａ期間にＶ１電圧が印加され、ｔｏｂ期間にＶ２電圧が印加される。トランジスタ１１７ｍにオン電圧が印加される周期はｔｓである。
【0568】
トランジスタ１１７ｍがＶ０電圧からＶ１電圧に変化させる時刻は、スイッチ回路１２４ｄがオフ（ＯＦＦ）からオン（ＯＮ）に変化する前であっても良い。好ましくは、スイッチ回路１２４ｄがオフ（ＯＦＦ）からオン（ＯＮ）に変化した後、かつスイッチ回路１２４ｄがオン状態の期間にＶ０電圧からＶ１電圧に変化させることが好ましい。
トランジスタ１１７ｍに試験電流Ｉｄｍが流れる期間は、スイッチ回路１２２ａがオン状態で、スイッチ回路１２４ｄがオフの期間となる。
トランジスタ１１７ｍに試験電流Ｉｄｍが流れる期間は、スイッチ回路１２２ａがオン状態で、スイッチ回路１２４ｄがオフの期間となる。
【0569】
トランジスタ１１７ｍのゲート端子ｇｍに印加する電圧がＶ１電圧からＶ２電圧に変化させる時刻は、特に制約はないが、少なくとも定電流Ｉｃｍをトランジスタ１１７ｍ等に供給する前のタイミングで変化させる。Ｖ２電圧が印加されている期間に、定電流Ｉｃｍを供給し、トランジスタ１１７ｍの端子間電圧Ｖｉを測定する。
【0570】
トランジスタ１１７ｍのゲート端子ｇｍに印加する電圧がＶ２電圧からＶ１電圧に変化させる時刻は、スイッチ回路１２４ｄがオンからオフに変化した後、好ましくは、トランジスタ１１７ｍに供給する定電流Ｉｃｍを停止後に実施することが好ましい。
【0571】
図５２で説明したように、スイッチ回路１２２ａがオフする前のｔａ２から、スイッチ回路１２２ａがオフした後のｔａ１の期間、スイッチ回路１２４ｄがオンし、トランジスタ１１７ｍのチャンネル端子間の電荷が放電される（図６０（ｄ１）、図６０（ｅ１））。
トランジスタ１１７ｓもトランジスタ１１７ｍと同様に試験電流Ｉｄｓが供給されてパワーサイクル試験等が実施される。
トランジスタ１１７ｓもトランジスタ１１７ｍと同様に試験電流Ｉｄｓが供給されてパワーサイクル試験等が実施される。
【0572】
トランジスタ１１７ｍとトランジスタ１１７ｓは交互にオンされる。したがって、トランジスタ１１７ｍとトランジスタ１１７ｓは交互に試験電流Ｉｄ（ＩｄｍまたはＩｄｓ）が印加される。Ｉｄは電源装置１３２ａから供給される。トランジスタ１１７ｍとトランジスタ１１７ｓは同時に試験電流Ｉｄ（Ｉｄｍ、Ｉｄｓ）が供給されることがないため、低容量の電源装置１３２を採用できる。
【0573】
図５２で説明したように、スイッチ回路１２２ｂがオンする前のｔｂ２から、スイッチ回路１２２ｂオンした後のｔｂ１の期間、スイッチ回路１２４ｃがオンし、トランジスタ１１７ｓのチャンネル端子間の電荷が放電される。
【0574】
また、スイッチ回路１２２ｂがオフする前のｔａ２から、スイッチ回路１２２ｂがオフした後のｔａ１の期間、スイッチ回路１２４ｃがオンし、トランジスタ１１７ｓのチャンネル端子間の電荷が放電される。他の期間のスイッチ回路１２４ｃはオフ状態に維持される（図６０（ｄ１）、図６０（ｅ１））。
【0575】
トランジスタ１１７ｓのゲート端子ｇｓには、図６０（ａ１）に図示するように、ｔｏａ期間にＶ１電圧が印加され、ｔｏｂ期間にＶ２電圧が印加される。トランジスタ１１７ｓにオン電圧が印加される周期はｔｓである。
【0576】
トランジスタ１１７ｓがＶ０電圧からＶ１電圧に変化させる時刻は、スイッチ回路１２４ｃがオフ（ＯＦＦ）からオン（ＯＮ）に変化する前であっても良い。好ましくは、スイッチ回路１２４ｃがオフ（ＯＦＦ）からオン（ＯＮ）に変化した後、かつスイッチ回路１２４ｃがオン状態の期間にＶ０電圧からＶ１電圧に変化させることが好ましい。
トランジスタ１１７ｓに試験電流Ｉｄｓが流れる期間は、スイッチ回路１２２ｂがオン状態で、スイッチ回路１２４ｃがオフの期間となる。
トランジスタ１１７ｓに試験電流Ｉｄｓが流れる期間は、スイッチ回路１２２ｂがオン状態で、スイッチ回路１２４ｃがオフの期間となる。
【0577】
トランジスタ１１７ｓのゲート端子ｇｓに印加する電圧がＶ１電圧からＶ２電圧に変化させる時刻は、特に制約はないが、少なくとも定電流Ｉｃｓをトランジスタ１１７ｓ等に供給する前のタイミングで変化させる。Ｖ２電圧が印加されている期間に、定電流Ｉｃｓを供給し、トランジスタ１１７ｓの端子間電圧Ｖｉを測定する。
【0578】
トランジスタ１１７ｓのゲート端子ｇｓに印加する電圧がＶ２電圧からＶ１電圧に変化させる時刻は、スイッチ回路１２４ｄがオンからオフに変化した後、好ましくは、トランジスタ１１７ｓに供給する定電流Ｉｃｓを停止後に実施することが好ましい。
【0579】
図５２で説明したように、スイッチ回路１２２ｂがオフする前のｔａ２から、スイッチ回路１２２ａがオフした後のｔａ１の期間、スイッチ回路１２４ｃがオンし、トランジスタ１１７ｓのチャンネル端子間の電荷が放電される（図６０（ｄ１）、図６０（ｅ１））。
なお、図６０は、図５２の試験方法をｔｓサイクルで実施した実施例であるが、図５３でも同様に適用できることは言うまでもない。
なお、図６０は、図５２の試験方法をｔｓサイクルで実施した実施例であるが、図５３でも同様に適用できることは言うまでもない。
【0580】
図５２等において、Ｖ０電圧をオフ電圧としたが、Ｖ０電圧は１レベルの電位に限定するものではない。例えばＶ０ａ電圧とＶ０ｂ電圧等と複数にし、複数のオフ電圧を使用しても良い。例えば、Ｖ１電圧に変化させる前のオフ電圧を１０ｍ秒以下の期間、Ｖ０ａ電圧とし、他のオフ電圧の印加期間はＶ０ｂ電圧として良い。Ｖ０ａとＶ０ｂ電圧の電位レベルは、Ｖ０ａ＜Ｖ０ｂとすることが好ましい。Ｖ０ａ電圧を低くすることにより、Ｖ０ａ電圧からＶ１電圧の変化速度が大きくなり、オンオフ動作の中間状態が短くなる。
【0581】
【0582】
図６０の実施例では、トランジスタ１１７ｍのＶｇｍ信号に対応して図６０（ｅ１）に図示するようにスイッチ回路１２４ｄをオンさせて、トランジスタ１１７ｍのチャンネル間電圧または電源装置１３２の端子間の電荷を放電していた。また、トランジスタ１１７ｓのＶｇｓ信号に対応して図６０（ｅ２）に図示するようにスイッチ回路１２４ｃをオンさせて、トランジスタ１１７ｓのチャンネル間電圧または電源装置１３２の端子間の電荷を放電していた。
【0583】
図６１の実施例では、トランジスタ１１７ｍのＶｇｍ信号およびトランジスタ１１７ｓのＶｇｓ信号に共通に、図６１（ｅ３）に図示するように、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄをオンオフ制御する。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄのオンにより、トランジスタ１１７ｓ、トランジスタ１１７ｍのチャンネル間電圧、または電源装置１３２の端子間の電荷を放電することができる。
【0584】
また、図６１（ｅ４）に図示するように、トランジスタ１１７ｍのＶｇｍ信号およびトランジスタ１１７ｓのＶｇｓ信号に共通に、スイッチ回路１２４ｂをオンオフ制御する。スイッチ回路１２４ｂのオンにより、トランジスタ１１７ｓ、トランジスタ１１７ｍのチャンネル間電圧、または電源装置１３２の端子間の電荷を放電することができる。
【0585】
図６２は、トランジスタ１１７ｍとトランジスタ１１７ｓを同時にオンさせてパワーサイクル試験（負荷試験）等を実施する実施例のタイミングチャート図である。トランジスタ１１７ｓとトランジスタ１１７ｍは直列に接続されている。トランジスタ１１７ｍのゲート端子ｇｍとトランジスタ１１７ｓのゲート端子ｇｓには、共通のゲート電圧を印加する（図６２（ａ３））。
【0586】
試験電流Ｉｄは、スイッチ回路１２２ｂをオンさせることにより供給する（図６２（ｄ２））。スイッチ回路１２２ａは常時オフ状態に制御する。トランジスタ１１７ｓおよびトランジスタ１１７ｍのチャンネル間の電荷の放電は、スイッチ回路１２４ｂをオンさせる（図６２（ｅ４））か、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄを同時にオン状態にすることにより実施する。
試験電流Ｉｄ（試験電流Ｉｄｍ、試験電流Ｉｄｓ）は、ｔｏａ期間にトランジスタ１１７ｍおよびトランジスタ１１７ｓに供給される（図６２（ｂ３））。
定電流Ｉｃ（定電流Ｉｃｍ、定電流Ｉｃｓ）は、ｔｏｂ期間に、トランジスタ１１７ｍとトランジスタ１１７ｓに独立して供給される（図６２（ｃ３））。
試験電流Ｉｄ（試験電流Ｉｄｍ、試験電流Ｉｄｓ）は、ｔｏａ期間にトランジスタ１１７ｍおよびトランジスタ１１７ｓに供給される（図６２（ｂ３））。
定電流Ｉｃ（定電流Ｉｃｍ、定電流Ｉｃｓ）は、ｔｏｂ期間に、トランジスタ１１７ｍとトランジスタ１１７ｓに独立して供給される（図６２（ｃ３））。
【0587】
図６２（ｅ４）に図示するように、トランジスタ１１７ｍおよびトランジスタ１１７ｓのチャンネル間の電荷の放電は、スイッチ回路１２４ｂをオンさせる。または、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄを同時にオン状態にすることにより実施する。
【0588】
図１、図２、図８、図２１、図２６、図３０、図４０等の実施例において、上トランジスタ１１７ｓ、下トランジスタ１１７ｍの２つのトランジスタを有する半導体モジュール１１７のように図示し、説明したが本発明はこれに限定するものではない。たとえば、上トランジスタ１１７ｓまたは下トランジスタ１１７ｍの一方のみの構成であっても本発明の実施例は適用できることは言うまでもない。また、半導体モジュール１１７において３つ以上のトランジスタで構成される場合においても本発明の実施例が適用できることは言うまでもない。
【0589】
図２６等において上トランジスタ１１７ｓを配置あるいは実装していな構成の場合は、上トランジスタ１１７ｓのコレクタ（Ｃ）端子が接続される電源配線２１２と下トランジスタ１１７ｍのコレクタ（Ｃ）端子を接続する押圧具５０１を使用し、電源配線２１２と下トランジスタ１１７ｍのコレクタ（Ｃ）端子を電気的に接続すれば良い。
【0590】
図２６等において下トランジスタ１１７ｓを配置あるいは実装していな構成の場合は、上トランジスタ１１７ｓのエミッタ（Ｅ）端子と下トランジスタ１１７ｍのエミッタ（Ｅ）端子に接続された電源配線２１２とを接続する押圧具５０１を使用し、上トランジスタ１１７ｓのエミッタ（Ｅ）端子と源配線２１２を電気的に接続すれば良い。
【0591】
以上のように、下トランジスタ１１７ｍあるいは上トランジスタ１１８ｓのいずれかが配置あるいは実装されていない場合は、該当トランジスタ１１７の端子間を短絡する押圧具５１０を使用すること、あるいは配線で接続することにより、一方のトランジスタで試験あるいは評価ができるようにすれば良い。たとえば、図３０において、トランジスタ１１７ａ、トランジスタ１１７ｃ、トランジスタ１１７ｅが実装されていない構成、図３０において、トランジスタ１１７ｂ、トランジスタ１１７ｄ、トランジスタ１１７ｆが実装されていない構成が例示される。以上の事項は、半導体モジュール１１７を構成するトランジスタ数が３個以上の場合でも同様である。
以上の事項は、図５１～図６１の半導体素子（電気素子）の検査あるいは試験方法においても同様に適用できることは言うまでもない。
以上の事項は、図５１～図６１の半導体素子（電気素子）の検査あるいは試験方法においても同様に適用できることは言うまでもない。
【0592】
以上、図５１～図６１で説明した半導体素子（電気素子）試験方法は、本発明の実施例で説明した本発明の半導体素子（電気素子）試験装置に適用できる。また全部または一部を組み合わせることができることは言うまでもない。
【0593】
本発明の実施例において、試験を行うトランジスタ１１７は、ＩＧＢＴを例示して説明したが、これに限定するものではない。たとえば、図６２に図示しているように、ダイオード等の２端子素子であってもよい。また、半導体素子に限定されるものではなく、コンデンサ、抵抗等の電気素子であればいずれのものでも適用できる。
本明細書および図面に記載した事項あるいは内容は、一部または全部を相互に組み合わせることができることは言うまでもない。
本明細書および図面に記載した事項あるいは内容は、一部または全部を相互に組み合わせることができることは言うまでもない。
【0594】
以上、本明細書において、実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0595】
本発明は、トランジスタ等の半導体素子をスライド板５０５に積載して、試験装置の槽内に固定できる。また、電気素子の試験内容、電気素子の試験数に対応して、容易に接続変更できる。
【符号の説明】
【0596】
１１１ コントロール回路（コントローラ）
１１２ ゲート信号制御回路
１１３ ゲートドライバ回路
１１５ 温度測定回路
１１６ オペアンプ（バッファアンプ）
１１７ 電気素子（トランジスタ）
１１８ 定電流回路
１２２ スイッチ回路
１２４ スイッチ回路
１２５ 可変抵抗回路
１２７ アナログデジタル（ＡＤ）コンバータ回路
１２８ デジタルアナログ（ＤＡ）コンバータ回路
１３２ 電源装置
１３４ 加熱冷却プレート
１３７ 短絡回路
２０１ スイッチ回路基板
２０２ コネクタ
２０３ サンプル接続回路
２０４ 導体板
２０５ フォークプラグ
２０６ 接続ピン
２０８ コネクタ
２０９ デバイス制御回路
２１１ 接続配線
２１２ 電源配線
２１４ 隔壁
２１６ 開口部
２１９ 接続ボルト
２２０ 接触部
２２１ 固定ネジ
２２３ ヒートパイプ
２２６ 素子端子
２２７ （冷却）（加熱）冷却ファン
５００ 素子取付け台
５０１ 押圧具
５０２ 端子基板
５０３ デバイス台
５０４ コネクタ台
５０５ スライド板
５０６ カムフォロア
５０７ レールガイド
５０８ ソケットコネクタ（オス）
５０９ ソケットコネクタ（メス）
５１０ 温度センサ
５１１ 配線パターン
５１２ 固定穴
５１４ 固定穴
５１５ ランド
５１６ 放熱グリス
５１７ 導体板群
５１８ 取手
５１９ 制御回路部（基板）
５２０ 保持具
５２２ 加熱冷却機器部
５２３ 筐体（恒温槽装置）
５２４ 処理回路
５２５ ファン
５２６ 槽内
５２７ 扉
５２８ フォークコネクタ（接続部材）
５２９ 接点スイッチ（検出スイッチ）
５３０ 確認ランプ（確認表示灯）
５３１ 固定穴
５３２ 固定穴
５３３ 試験機部
５３４ 素子挿入部
５３５ 素子接続部
５３６ 接続具
５３７ 開口部
５３８ 放熱フィン
７０２ ＩＣ留め穴
７０４ 絶縁板
７０５ シールド板
７０７ （ピン）コネクタ
７０８ 絶縁シート（絶縁膜）
７０９ 導体板
７１０ ネジ穴
７１１ 金具軸
７１２ ケーブルコネクタ
７１３ 軸穴
７１４ ローレット付きナット
７１７ 押圧具支柱（押圧具固定支柱）
７２１ 接点金具
７２２ 接続金具
７２３ 留めネジ
７２４ 接続ピン
７２５ ケーブル取付けネジ
７２６ ピンソケット
７２７ 信号配線
７２８ 押圧ネジ
７３２ 信号ケーブル
７３７ 留め具
７３８ 接続検出部
７５１ フレーム枠
７５２ フレーム固定足
７５３ 前面カバー
７５４ 信号ケーブルコネクタ
７５５ 電源ケーブル取付け端子
７５６ 固定板支柱
７５７ 圧力調整具
７５８ 圧力調整具
７５９ 固定ネジ
７６０ 引き出しピン
７６１ ファン制御部
７６２ 操作パネル
７６３ 制御Ｉ／Ｆ
７６４ 警報器
７８１ 接続金具ピン
７８２ 分離固定板
７８３ 固定穴
７８４ 固定板ピン
７９１ 外部接続穴
８０１ スペーサ台
８０２ 固定板
８２１ ケーブルスペーサ台
１１２ ゲート信号制御回路
１１３ ゲートドライバ回路
１１５ 温度測定回路
１１６ オペアンプ（バッファアンプ）
１１７ 電気素子（トランジスタ）
１１８ 定電流回路
１２２ スイッチ回路
１２４ スイッチ回路
１２５ 可変抵抗回路
１２７ アナログデジタル（ＡＤ）コンバータ回路
１２８ デジタルアナログ（ＤＡ）コンバータ回路
１３２ 電源装置
１３４ 加熱冷却プレート
１３７ 短絡回路
２０１ スイッチ回路基板
２０２ コネクタ
２０３ サンプル接続回路
２０４ 導体板
２０５ フォークプラグ
２０６ 接続ピン
２０８ コネクタ
２０９ デバイス制御回路
２１１ 接続配線
２１２ 電源配線
２１４ 隔壁
２１６ 開口部
２１９ 接続ボルト
２２０ 接触部
２２１ 固定ネジ
２２３ ヒートパイプ
２２６ 素子端子
２２７ （冷却）（加熱）冷却ファン
５００ 素子取付け台
５０１ 押圧具
５０２ 端子基板
５０３ デバイス台
５０４ コネクタ台
５０５ スライド板
５０６ カムフォロア
５０７ レールガイド
５０８ ソケットコネクタ（オス）
５０９ ソケットコネクタ（メス）
５１０ 温度センサ
５１１ 配線パターン
５１２ 固定穴
５１４ 固定穴
５１５ ランド
５１６ 放熱グリス
５１７ 導体板群
５１８ 取手
５１９ 制御回路部（基板）
５２０ 保持具
５２２ 加熱冷却機器部
５２３ 筐体（恒温槽装置）
５２４ 処理回路
５２５ ファン
５２６ 槽内
５２７ 扉
５２８ フォークコネクタ（接続部材）
５２９ 接点スイッチ（検出スイッチ）
５３０ 確認ランプ（確認表示灯）
５３１ 固定穴
５３２ 固定穴
５３３ 試験機部
５３４ 素子挿入部
５３５ 素子接続部
５３６ 接続具
５３７ 開口部
５３８ 放熱フィン
７０２ ＩＣ留め穴
７０４ 絶縁板
７０５ シールド板
７０７ （ピン）コネクタ
７０８ 絶縁シート（絶縁膜）
７０９ 導体板
７１０ ネジ穴
７１１ 金具軸
７１２ ケーブルコネクタ
７１３ 軸穴
７１４ ローレット付きナット
７１７ 押圧具支柱（押圧具固定支柱）
７２１ 接点金具
７２２ 接続金具
７２３ 留めネジ
７２４ 接続ピン
７２５ ケーブル取付けネジ
７２６ ピンソケット
７２７ 信号配線
７２８ 押圧ネジ
７３２ 信号ケーブル
７３７ 留め具
７３８ 接続検出部
７５１ フレーム枠
７５２ フレーム固定足
７５３ 前面カバー
７５４ 信号ケーブルコネクタ
７５５ 電源ケーブル取付け端子
７５６ 固定板支柱
７５７ 圧力調整具
７５８ 圧力調整具
７５９ 固定ネジ
７６０ 引き出しピン
７６１ ファン制御部
７６２ 操作パネル
７６３ 制御Ｉ／Ｆ
７６４ 警報器
７８１ 接続金具ピン
７８２ 分離固定板
７８３ 固定穴
７８４ 固定板ピン
７９１ 外部接続穴
８０１ スペーサ台
８０２ 固定板
８２１ ケーブルスペーサ台
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】