(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024036296
(43)【公開日】2024-03-15
(54)【発明の名称】表示パネル及び表示パネルの製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240308BHJP
G09F 9/33 20060101ALI20240308BHJP
H01L 29/786 20060101ALI20240308BHJP
H01L 21/336 20060101ALI20240308BHJP
H10K 59/12 20230101ALI20240308BHJP
H01L 33/62 20100101ALI20240308BHJP
G09F 9/00 20060101ALI20240308BHJP
H05B 33/14 20060101ALN20240308BHJP
H10K 50/00 20230101ALN20240308BHJP
【ＦＩ】
G09F9/30 348A
G09F9/30 365
G09F9/33
H01L29/78 618B
H01L29/78 612Z
H10K59/12
H01L33/62
G09F9/00 338
H05B33/14 Z
H10K50/00
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023137562
(22)【出願日】2023-08-25
(31)【優先権主張番号】10-2022-0111970
(32)【優先日】2022-09-05
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】キム，ドンウク
(72)【発明者】
【氏名】チェ，チョンギ
(72)【発明者】
【氏名】キム，ヒョンホ
(72)【発明者】
【氏名】キム，ヒョンキ
(72)【発明者】
【氏名】イ，ヒョンボム
(72)【発明者】
【氏名】イ，ホンギ
【テーマコード（参考）】
3K107
5C094
5F110
5F142
5G435
【Ｆターム（参考）】
3K107AA01
3K107AA05
3K107BB01
3K107CC45
3K107EE04
3K107FF15
3K107GG12
3K107GG28
5C094AA21
5C094BA03
5C094BA26
5C094BA27
5C094DA13
5C094FB14
5C094FB15
5C094HA05
5C094HA07
5C094HA08
5C094JA08
5F110AA26
5F110BB01
5F110BB02
5F110BB11
5F110CC01
5F110CC02
5F110CC07
5F110CC08
5F110DD01
5F110DD02
5F110DD03
5F110DD13
5F110DD14
5F110DD17
5F110EE01
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE14
5F110EE30
5F110EE38
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF09
5F110GG01
5F110GG02
5F110GG13
5F110GG15
5F110HJ01
5F110HJ02
5F110HL01
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110HL11
5F110HL14
5F110NN03
5F110NN22
5F110NN23
5F110NN24
5F110NN27
5F110NN43
5F110NN44
5F110NN45
5F110NN46
5F110NN47
5F110NN71
5F110NN78
5F142AA81
5F142BA02
5F142BA32
5F142CB23
5F142CD02
5F142CD16
5F142CD44
5F142CG03
5F142CG42
5F142DB02
5F142DB24
5F142DB37
5F142FA03
5F142GA02
5G435AA17
5G435BB04
5G435BB05
5G435CC09
5G435KK05
5G435LL04
5G435LL07
5G435LL17
(57)【要約】
【課題】水素の排出が容易なダミー孔を含む表示パネル及び表示パネルの製造方法を提供する。
【解決手段】表示パネルは、複数の絶縁層、絶縁層の上側に配置される発光素子、第１トランジスタ、第１トランジスタと離隔された第１ダミー導電パターンを含む。第１トランジスタは、酸化物半導体パターンと、酸化物半導体パターンの上側に配置される第１ゲートとを含む。厚さ方向と垂直な一方向において、第１トランジスタと離隔され、絶縁層のうち少なくとも前記第１トランジスタと接触する第１接触絶縁層を貫通する第１ダミー孔が定義されるが、第１ダミー導電パターンは前記第１ダミー孔内に配置される。第１ダミー孔が定義された表示パネルは優れた信頼性を示す。
【選択図】図７
【解決手段】表示パネルは、複数の絶縁層、絶縁層の上側に配置される発光素子、第１トランジスタ、第１トランジスタと離隔された第１ダミー導電パターンを含む。第１トランジスタは、酸化物半導体パターンと、酸化物半導体パターンの上側に配置される第１ゲートとを含む。厚さ方向と垂直な一方向において、第１トランジスタと離隔され、絶縁層のうち少なくとも前記第１トランジスタと接触する第１接触絶縁層を貫通する第１ダミー孔が定義されるが、第１ダミー導電パターンは前記第１ダミー孔内に配置される。第１ダミー孔が定義された表示パネルは優れた信頼性を示す。
【選択図】図７
【特許請求の範囲】
【請求項1】
複数の絶縁層と、
前記複数の絶縁層の上側に配置される発光素子と、
酸化物半導体パターンと前記酸化物半導体パターンの上側に配置される第１ゲートとを含む第１トランジスタと、
前記第１トランジスタと離隔された第１ダミー導電パターンと、を含み、
厚さ方向と垂直な一方向において、前記第１トランジスタと離隔され、前記複数の絶縁層のうち少なくとも前記第１トランジスタと接触する第１接触絶縁層を貫通する第１ダミー孔が定義され、
前記第１ダミー導電パターンは前記第１ダミー孔内に配置される、表示パネル。
前記複数の絶縁層の上側に配置される発光素子と、
酸化物半導体パターンと前記酸化物半導体パターンの上側に配置される第１ゲートとを含む第１トランジスタと、
前記第１トランジスタと離隔された第１ダミー導電パターンと、を含み、
厚さ方向と垂直な一方向において、前記第１トランジスタと離隔され、前記複数の絶縁層のうち少なくとも前記第１トランジスタと接触する第１接触絶縁層を貫通する第１ダミー孔が定義され、
前記第１ダミー導電パターンは前記第１ダミー孔内に配置される、表示パネル。
【請求項2】
前記第１接触絶縁層は前記酸化物半導体パターンと前記第１ゲートとの間に配置される第１絶縁層を含み、
前記第１ダミー孔は前記第１絶縁層を貫通する、請求項１に記載の表示パネル。
前記第１ダミー孔は前記第１絶縁層を貫通する、請求項１に記載の表示パネル。
【請求項3】
前記一方向において、前記第１ダミー孔と前記酸化物半導体パターンとの間の第１離隔距離は１０μｍ以下である、請求項１に記載の表示パネル。
【請求項4】
前記表示パネルは、表示領域と非表示領域に区分され、
前記第１ダミー孔は前記表示領域に重畳する、請求項１に記載の表示パネル。
前記第１ダミー孔は前記表示領域に重畳する、請求項１に記載の表示パネル。
【請求項5】
前記第１トランジスタとは異なる層の上側に配置される第２トランジスタと、
前記第２トランジスタと離隔された第２ダミー導電パターンと、を含み、
前記第２トランジスタは、シリコン半導体パターンと、前記シリコン半導体パターンの上側に配置される第２ゲートと、を含み、
前記複数の絶縁層のうち少なくとも前記第２トランジスタと接触する第２接触絶縁層を貫通する第２ダミー孔が定義され、
前記第２ダミー導電パターンは前記第２ダミー孔内に配置される、請求項１に記載の表示パネル。
前記第２トランジスタと離隔された第２ダミー導電パターンと、を含み、
前記第２トランジスタは、シリコン半導体パターンと、前記シリコン半導体パターンの上側に配置される第２ゲートと、を含み、
前記複数の絶縁層のうち少なくとも前記第２トランジスタと接触する第２接触絶縁層を貫通する第２ダミー孔が定義され、
前記第２ダミー導電パターンは前記第２ダミー孔内に配置される、請求項１に記載の表示パネル。
【請求項6】
前記一方向において、前記第２ダミー孔と前記シリコン半導体パターンとの間の第２離隔距離は１０μｍ以下である、請求項５に記載の表示パネル。
【請求項7】
前記第２接触絶縁層は前記シリコン半導体パターンと前記第２ゲートとの間に配置される第２絶縁層を含み、
前記第１ダミー孔及び前記第２ダミー孔は前記第２絶縁層を貫通する、請求項５に記載の表示パネル。
前記第１ダミー孔及び前記第２ダミー孔は前記第２絶縁層を貫通する、請求項５に記載の表示パネル。
【請求項8】
前記第１ダミー導電パターンと前記第２ダミー導電パターンは同じ金属物質を含む、請求項５に記載の表示パネル。
【請求項9】
前記複数の絶縁層の下側に配置されるバッファ層を更に含み、
前記第１ダミー孔を介して前記バッファ層の上面が露出される、請求項１に記載の表示パネル。
前記第１ダミー孔を介して前記バッファ層の上面が露出される、請求項１に記載の表示パネル。
【請求項10】
ベース層を準備することと、
前記ベース層の上側に酸化物半導体パターンを形成することと、
前記酸化物半導体パターンの上側に直接配置される第１絶縁層を形成することと、
前記第１絶縁層の上側に直接配置される第１ゲートを形成することと、
前記酸化物半導体パターン及び前記第１ゲートと離隔され、前記第１絶縁層を貫通するように第１ダミー孔を形成することと、
前記第１ダミー孔に第１金属物質を提供して第１ダミー導電パターンを形成することと、を含む表示パネルの製造方法。
前記ベース層の上側に酸化物半導体パターンを形成することと、
前記酸化物半導体パターンの上側に直接配置される第１絶縁層を形成することと、
前記第１絶縁層の上側に直接配置される第１ゲートを形成することと、
前記酸化物半導体パターン及び前記第１ゲートと離隔され、前記第１絶縁層を貫通するように第１ダミー孔を形成することと、
前記第１ダミー孔に第１金属物質を提供して第１ダミー導電パターンを形成することと、を含む表示パネルの製造方法。
【請求項11】
前記第１ダミー孔を形成することは、
前記第１絶縁層をエッチングすることと、
前記エッチングされた領域に熱を提供することと、を含み、
前記熱を提供することは、３７０℃以上３９０℃以下の温度で行われる、請求項１０に記載の表示パネルの製造方法。
前記第１絶縁層をエッチングすることと、
前記エッチングされた領域に熱を提供することと、を含み、
前記熱を提供することは、３７０℃以上３９０℃以下の温度で行われる、請求項１０に記載の表示パネルの製造方法。
【請求項12】
前記酸化物半導体パターンを形成することの前に、
前記ベース層の上側にバッファ層を形成することと、
前記バッファ層の上側にシリコン半導体パターンを形成することと、
前記シリコン半導体パターンの上側に直接配置される第２絶縁層を形成することと、
前記第２絶縁層の上側に直接配置される第２ゲートを形成することと、を更に含み、
前記第１ゲートを形成することの後に、
前記シリコン半導体パターン及び前記第２ゲートと離隔され、前記第２絶縁層を貫通するように第２ダミー孔を形成することと、
前記第２ダミー孔に第２金属物質を提供して第２ダミー導電パターンを形成することと、を更に含む、請求項１０に記載の表示パネルの製造方法。
前記ベース層の上側にバッファ層を形成することと、
前記バッファ層の上側にシリコン半導体パターンを形成することと、
前記シリコン半導体パターンの上側に直接配置される第２絶縁層を形成することと、
前記第２絶縁層の上側に直接配置される第２ゲートを形成することと、を更に含み、
前記第１ゲートを形成することの後に、
前記シリコン半導体パターン及び前記第２ゲートと離隔され、前記第２絶縁層を貫通するように第２ダミー孔を形成することと、
前記第２ダミー孔に第２金属物質を提供して第２ダミー導電パターンを形成することと、を更に含む、請求項１０に記載の表示パネルの製造方法。
【請求項13】
前記第１ゲートを形成することの後に、前記シリコン半導体パターンに電気的に連結される第１コンタクト孔を形成することを更に含み、
前記第１ダミー孔と前記第１コンタクト孔は同じステップで形成される、請求項１２に記載の表示パネルの製造方法。
前記第１ダミー孔と前記第１コンタクト孔は同じステップで形成される、請求項１２に記載の表示パネルの製造方法。
【請求項14】
前記第１ダミー孔は前記第２絶縁層を貫通するように形成される、請求項１２に記載の表示パネルの製造方法。
【請求項15】
前記第１ダミー孔を形成することの後に、前記第２ゲートに電気的に連結される第２コンタクト孔を形成することをさらに含み、
前記第２コンタクト孔を形成することは、熱を提供することを含まない、請求項１２に記載の表示パネルの製造方法。
前記第２コンタクト孔を形成することは、熱を提供することを含まない、請求項１２に記載の表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ダミー孔を含む表示パネル及び表示パネルの製造方法に関する。
【背景技術】
【0002】
テレビ、携帯電話、タブレットＰＣ、ナビゲーション、ゲーム機などのようなマルチメディア表示装置は映像を表示するための表示パネルを備える。表示パネルは発光素子と発光素子を駆動するためのトランジスタとを含む。表示パネルに含まれる発光素子は回路から印加された電圧によって光を発光し、映像を生成する。表示パネルの信頼性を向上させるために発光素子及びトランジスタに関する研究が進められている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】韓国公開特許第１０－２０２１－００７７８６１号公報
【特許文献2】韓国公開特許第１０－２０２２－００６２２１２号公報
【特許文献3】中国特許出願公開第１１３３１４５７５号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的の一つは、水素の排出が容易なダミー孔を含む表示パネルを提供することである。また、本発明の目的の一つは、水素の排出が容易なダミー孔を形成するステップ含む表示パネルの製造方法を提供することである。
【課題を解決するための手段】
【0005】
本発明の一実施形態は、複数の絶縁層と、前記複数の絶縁層の上側に配置される発光素子と、酸化物半導体パターンと前記酸化物半導体パターンの上側に配置される第１ゲートとを含む第１トランジスタと、前記第１トランジスタと離隔された第１ダミー導電パターンと、を含み、厚さ方向と垂直な一方向において、前記第１トランジスタと離隔され、前記複数の絶縁層のうち少なくとも前記第１トランジスタと接触する第１接触絶縁層を貫通する第１ダミー孔が定義されるが、前記第１ダミー導電パターンは前記第１ダミー孔内に配置される表示パネルを提供する。
【0006】
前記第１接触絶縁層は前記酸化物半導体パターンと前記第１ゲートとの間に配置される第１絶縁層を含むが、前記第１ダミー孔は前記第１絶縁層を貫通してよい。
【0007】
前記一方向において、前記第１ダミー孔と前記酸化物半導体パターンとの間の第１離隔距離は１０μｍ以下であってよい。
【0008】
前記表示パネルは表示領域と非表示領域に区分されるが、前記第１ダミー孔は前記表示領域に重畳してよい。
【0009】
前記表示パネルは、前記第１トランジスタとは異なる層の上側に配置される第２トランジスタと、前記第２トランジスタと離隔された第２ダミー導電パターンと、を含み、前記第２トランジスタは、シリコン半導体パターンと、前記シリコン半導体パターンの上側に配置される第２ゲートと、を含み、前記複数の絶縁層のうち少なくとも前記第２トランジスタと接触する第２接触絶縁層を貫通する第２ダミー孔が定義され、前記第２ダミー導電パターンは前記第２ダミー孔内に配置されてよい。
【0010】
前記一方向において、前記第２ダミー孔と前記シリコン半導体パターンとの間の第２離隔距離は１０μｍ以下であってよい。
【0011】
前記第２接触絶縁層は前記シリコン半導体パターンと前記第２ゲートとの間に配置される第２絶縁層を含むが、前記第１ダミー孔及び前記第２ダミー孔は前記第２絶縁層を貫通してよい。
【0012】
前記第１ダミー孔は前記第２絶縁層を貫通してよい。
【0013】
前記第２ゲートの上側に配置される上部電極を更に含んでよい。
【0014】
前記第１ダミー導電パターンと前記第２ダミー導電パターンは同じ金属物質を含んでよい。
【0015】
前記表示パネルは前記複数の絶縁層の下側に配置されるバッファ層を更に含み、前記第１ダミー孔を介して前記バッファ層の上面が露出されてよい。
【0016】
本発明の一実施形態は、ベース層を準備することと、前記ベース層の上側に酸化物半導体パターンを形成することと、前記酸化物半導体パターンの上側に直接配置される第１絶縁層を形成することと、前記第１絶縁層の上側に直接配置される第１ゲートを形成することと、前記酸化物半導体パターン及び前記第１ゲートと離隔され、前記第１絶縁層を貫通するように第１ダミー孔を形成することと、前記第１ダミー孔に第１金属物質を提供して第１ダミー導電パターンを形成することと、を含む表示パネルの製造方法を提供する。
【0017】
前記第１ダミー孔を形成することは、前記第１絶縁層をエッチングすることと、前記エッチングされた領域に熱を提供することと、を含んでよい。
【0018】
前記熱を提供することは、３７０℃以上３９０℃以下の温度で行われてよい。
【0019】
前記表示パネルの製造方法は、前記酸化物半導体パターンを形成することの前に、前記ベース層の上側にバッファ層を形成することと、前記バッファ層の上側にシリコン半導体パターンを形成することと、前記シリコン半導体パターンの上側に直接配置される第２絶縁層を形成することと、前記第２絶縁層の上側に直接配置される第２ゲートを形成することと、を更に含み、前記第１ゲートを形成することの後に、前記シリコン半導体パターン及び前記第２ゲートと離隔され、前記第２絶縁層を貫通するように第２ダミー孔を形成することと、前記第２ダミー孔に第２金属物質を提供して第２ダミー導電パターンを形成することと、を更に含んでよい。
【0020】
前記表示パネルの製造方法は、前記第１ゲートを形成することの後に、前記シリコン半導体パターンに電気的に連結される第１コンタクト孔を形成することを更に含むが、前記第１ダミー孔と前記第１コンタクト孔は同じことで形成されてよい。
【0021】
前記第１ダミー孔と前記第２ダミー孔は同じことで形成されてよい。
【0022】
前記第１ダミー孔は前記第２絶縁層を貫通するように形成されてよい。
【0023】
前記第１金属物質と前記第２金属物質は同じであってよい。
【0024】
前記表示パネルの製造方法は、前記第１ダミー孔を形成することの後、前記第２ゲートに電気的に連結される第２コンタクト孔を形成することを更に含んでよい。
【0025】
前記第２コンタクト孔を形成することは熱を提供することを含まなくてもよい。
【0026】
前記表示パネルの製造方法は、前記第１ダミー孔を形成することの後に、前記第１ゲートに電気的に連結される第３コンタクト孔を形成することを更に含んでよい。
【0027】
前記第３コンタクト孔を形成することは熱を提供することを含まなくてもよい。
【発明の効果】
【0028】
本発明の一実施形態の表示パネルは、トランジスタと接触する絶縁層を貫通するダミー孔を含むことで優れた信頼性を示す。
【0029】
本発明の一実施形態の表示パネルの製造方法は、トランジスタと接触する絶縁層を貫通するダミー孔を形成するステップを含むことで製造の信頼性を向上する。
【図面の簡単な説明】
【0030】
【図1】本発明の一実施形態の表示装置を示す平面図である。
【図2】本発明の一実施形態による表示装置のブロック図である。
【図3】本発明の一実施形態による画素の等価回路図である。
【図4】本発明の一実施形態による画素を駆動するための駆動信号の波形図である。
【図5】本発明の一実施形態による画素の一部構成を示す平面図である。
【図6】本発明の一実施形態の表示パネルを示す断面図である。
【図7】本発明の一実施形態の表示パネルを示す断面図である。
【図8】本発明の一実施形態の表示パネルを示す断面図である。
【図9】本発明の一実施形態の表示パネルの製造方法を示す順序図である。
【図10】本発明の一実施形態の表示パネルの製造ステップを概略的に示す図である。
【図11】本発明の一実施形態の表示パネルの製造ステップを概略的に示す図である。
【図12】本発明の一実施形態の表示パネルの製造ステップを概略的に示す図である。
【図13】本発明の一実施形態の表示パネルの製造ステップを概略的に示す図である。
【図14】本発明の一実施形態の表示パネルの製造ステップを概略的に示す図である。
【図15A】比較例の表示パネルにおける電圧による電流を示すグラフである。
【図15B】本発明の一実施形態の表示パネルにおける電圧による電流を示すグラフである。
【図16A】本発明の一実施形態の表示パネルにおける電圧による電流を示すグラフである。
【図16B】本発明の一実施形態の表示パネルにおける電圧による電流を示すグラフである。
【図16C】本発明の一実施形態の表示パネルにおける電圧による電流を示すグラフである。
【図16D】本発明の一実施形態の表示パネルにおける電圧による電流を示すグラフである。
【図16E】本発明の一実施形態の表示パネルにおける電圧による電流を示すグラフである。
【発明を実施するための形態】
【0031】
本発明は、様々な変更が可能であり、様々な形態として実施することができる。以下において、特定の実施形態を図面に例示し、本発明を詳細に説明する。しかし、本発明は、以下で説明される特定の形態に限定されるものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物は本開示に含まれるものと理解される。
【0032】
本明細書等において、ある構成要素（または領域、層、部分など）が他の構成要素の「上にある」、「結合される」、または「結合される」と言及される場合には、それは他の構成要素の上に直接配置・連結・結合され得るか、またはそれらの間に第３の構成要素が配置され得ることを意味する。
【0033】
図面の同一の符号は同じ構成要素を指す。また、図面において、構成要素の厚さ、割合、及び寸法は技術的内容の効果的な説明のために誇張されている。「及び／または」は、関連する構成要素が定義する一つ以上の組み合わせを全て含む。
【0034】
第１、第２などの用語は、様々な構成要素の説明に使用されるが、前記の構成要素は前記の用語によって限定されない。前記の用語は一つの構成要素を他の構成要素から区別する目的で使用される。例えば、本発明の範囲を逸脱することなく、第１構成要素は第２構成要素と命名されてよく、第２構成要素が第１構成要素と命名されてもよい。単数の表現は、文脈上明白に異なることが示されない限り、複数の表現を含む。
【0035】
また、「下に」、「下側に」、「上に」、「上側に」などの用語は、図面に示される各構成要素の関係性を説明するために使用される。前記の用語は相対的な概念であって、図面に示した方向を基準に説明される。
【0036】
「含む」または「有する」などの用語は明細書の上に記載された特徴、数字、ステップ、動作、構成要素、部品、またはこれらを組み合わせたものを指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではない。
【0037】
異なることを意図して定義されない限り、本明細書等で使用された全ての用語（技術的及び科学的用語を含む）は、本発明の属する技術分野の当業者によって一般的に理解されるようなものと同じ意味を有する。また、一般的に使用される辞書で定義された用語のような用語は、関連技術の脈絡で有する意味と一致する意味を有すると解釈すべきであって、ここで明示的に定義されない限り、過度に理想的であるか形式的な意味で解釈してはならない。
【0038】
以下では図面を参照して本発明の一実施形態の表示パネルについて説明する。図１は、本発明の一実施形態の表示装置を示す平面図である。
【0039】
図１を参照すると、本発明の一実施形態の表示パネルＤＰは、表示領域ＤＰ－ＡＡと非表示領域ＤＰ－ＮＡＡとを含む。非表示領域ＤＰ－ＮＡＡは表示領域ＤＰ－ＡＡと隣接し、表示領域ＤＰ－ＡＡの少なくとも一部を囲む。表示領域ＤＰ－ＡＡに画素ＰＸが配置され、非表示領域ＤＰ－ＮＡＡに複数の配線及び駆動回路が配置される。非表示領域ＤＰ－ＮＡＡの一側にデータ駆動回路ＤＤＣが配置される。表示領域ＤＰ－ＡＡは映像（または画像）が表示される領域であり、非表示領域ＤＰ－ＮＡＡは映像（または画像）が表示されない領域である。
【0040】
表示領域ＤＰ－ＡＡは第１方向軸ＤＲ１及び第２方向軸ＤＲ２によって定義される平面を含む。本明細書等において、第１方向軸ＤＲ１と第２方向軸ＤＲ２は互いに直交し、第３方向軸ＤＲ３は第１方向軸Ｒ１と第２方向軸ＤＲ２が定義する平面に対して法線方向である。本明細書で説明される第１乃至第３方向軸ＤＲ１、ＤＲ２、ＤＲ３が指示する方向は相対的な概念であって、他の方向に変換されてもよい。また、第１乃至第３方向軸ＤＲ１、ＤＲ２、ＤＲ３が指示する方向は第１乃至第３方向と説明され、同じ符号が使用されてもよい。
【0041】
表示パネルＤＰの厚さ方向は、第１方向軸ＤＲ１及び第２方向軸ＤＲ２が定義する平面に対して法線方向である第３方向軸ＤＲ３に平行な方向である。本明細書等において、表示パネルＤＰを構成する部材の前面（または上面）と背面（または下面）は第３方向軸ＤＲ３を基準に定義される。本明細書において、「平面」とは第１方向軸ＤＲ１及び第２方向軸ＤＲ２が定義する平面を意味し、「断面」とは前記平面に垂直であって、第３方向軸ＤＲ３に平行な断面を意味する。
【0042】
表示パネルＤＰは発光型表示パネルである。例えば、表示パネルＤＰは、有機発光表示パネル、無機発光表示パネル、マイクロＬＥＤ表示パネル、マイクロＯＬＥＤ表示パネル、またはナノＬＥＤ表示パネルである。
【0043】
図２は、本発明の一実施形態による表示装置ＤＤのブロック図である。図３は、一本発明の形態による画素ＰＸの等価回路図である。図４は、本発明の一実施形態による画素ＰＸを駆動するための駆動信号の波形図である。
【0044】
図２を参照すると、表示装置ＤＤは、表示パネルＤＰと、タイミング制御部ＴＣと、走査駆動回路ＳＤＣと、データ駆動回路ＤＤＣとを含む。タイミング制御部ＴＣ、走査駆動回路ＳＤＣ、データ駆動回路ＤＤＣのうち少なくとも一つは駆動チップの形態として提供されるか、または表示パネルＤＰに直接形成される。本明細書等において、ある構成要素が他の構成要素の上に「直接形成／配置」されるとは、ある構成要素と他の構成要素との間に第３の構成要素が形成／配置されないことを意味する。また、ある構成要素が他の構成要素の上に「直接形成／配置」されるとは、ある構成要素と他の構成要素が「接触」することを意味する。
【0045】
タイミング制御部ＴＣは入力映像信号を受信し、走査駆動回路ＳＤＣとのインターフェースの仕様に適合するように入力映像信号のデータフォーマットを変換して映像データＤ－ＲＧＢを生成する。タイミング制御部ＴＣは、映像データＤ－ＲＧＢと各種制御信号ＤＣＳ、ＳＣＳを出力する。
【0046】
走査駆動回路ＳＤＣは、タイミング制御部ＴＣから走査制御信号ＳＣＳを受信する。走査制御信号ＳＣＳは、走査駆動回路ＳＤＣの動作を開始する垂直開始信号と、信号の出力時期を決定するクロック信号などを含む。走査駆動回路ＳＤＣは複数のスキャン信号を生成し、対応する信号ラインＳＬ１乃至ＳＬｎ、ＧＬ１乃至ＧＬｎ、ＨＬ１乃至ＨＬｎにスキャン信号を順次に出力する。また、走査駆動回路ＳＤＣは走査制御信号ＳＣＳに応答して複数の発光制御信号を生成し、対応する発光ラインＥＬ１乃至ＥＬｎに発光制御信号を出力する。
【0047】
データ駆動回路ＤＤＣは、タイミング制御部ＴＣからデータ制御信号ＤＣＳと映像データＤ－ＲＧＢとを受信する。データ駆動回路ＤＤＣは映像データＤ－ＲＧＢをデータ信号に変換し、データ信号を後述する複数のデータラインＤＬ１乃至ＤＬｍに出力する。データ信号は映像データＤ－ＲＧＢの階調値に対応するアナログ電圧である。
【0048】
複数のグループの信号ラインは、第１グループの走査ラインＳＬ１乃至ＳＬｎと、第２グループの走査ラインＧＬ１乃至ＧＬｎと、第３グループの走査ラインＨＬ１乃至ＨＬｎと、発光ラインＥＬ１乃至ＥＬｎと、データラインＤＬ１乃至ＤＬｍと、第１電圧ラインＰＬと、第２電圧ラインＶＬ１と、第３電圧ラインＶＬ２とを含む。第１グループの走査ラインＳＬ１乃至ＳＬｎ、第２グループの走査ラインＧＬ１乃至ＧＬｎ、第３グループの走査ラインＨＬ１乃至ＨＬｎ、及び発光ラインＥＬ１乃至ＥＬｎは第１方向ＤＲ１に延長され、第１方向ＤＲ１に交差する第２方向ＤＲ２に並べられる。データラインＤＬ１乃至ＤＬｍは、第１グループの走査ラインＳＬ１乃至ＳＬｎ、第２グループの走査ラインＧＬ１乃至ＧＬｎ、第３グループの走査ラインＨＬ１乃至ＨＬｎ、及び発光ラインＥＬ１乃至ＥＬｎに絶縁するように交差する。
【0049】
第１電圧ラインＰＬ、第２電圧ラインＶＬ１、及び第３電圧ラインＶＬ２それぞれは、第１方向ＤＲ１に延長される成分及び第２方向ＤＲ２に延長される成分のうち少なくとも一つを含む。第１電圧ラインＰＬ、第２電圧ラインＶＬ１、及び第３電圧ラインＶＬ２それぞれは、第１方向ＤＲ１に延長される成分及び第２方向ＤＲ２に延長される成分を含む。第１電圧ラインＰＬ、第２電圧ラインＶＬ１、及び第３電圧ラインＶＬ２の構造及び形状は互いに独立して設計される。
【0050】
複数の画素ＰＸそれぞれは、上述した信号ラインのうち対応する信号ラインに電気的に連結される。画素ＰＸの駆動回路の構成によって画素ＰＸと信号ラインの連結関係が変更される。
【0051】
第１電圧ラインＰＬは第１電源電圧ＥＬＶＤＤを受信する。表示パネルＤＰには第２電源電圧ＥＬＶＳＳが印加される。第２電源電圧ＥＬＶＳＳは第１電源電圧ＥＬＶＤＤより低いレベルを有する。
【0052】
第２電圧ラインＶＬ１は第１初期化電圧Ｖｉｎｔを受信する。第１初期化電圧Ｖｉｎｔは第１電源電圧ＥＬＶＳＳより低いレベルを有する。第３電圧ラインＶＬ２は第２初期化電圧ＶＡｉｎｔを受信する。第２初期化電圧ＶＡｉｎｔ第１電源電圧ＥＬＶＤＤより低いレベルを有する。第１初期化電圧Ｖｉｎｔと第２初期化電圧ＶＡｉｎｔは一定レベルを有するバイアス電圧である。第１初期化電圧Ｖｉｎｔと第２初期化電圧ＶＡｉｎｔは互いに異なるレベルを有する。第２初期化電圧ＶＡｉｎｔは第１初期化電圧Ｖｉｎｔより低い電圧を有する。
【0053】
複数の画素ＰＸは互いに異なる色相の光を生成する複数のグループを含む。例えば、複数の画素ＰＸは、赤色光を生成する赤色画素、緑色光を生成する緑色画素、及び青色光を生成する青色画素を含む。赤色画素の発光素子、緑色画素の発光素子、及び青色画素の発光素子は互いに異なる物質からなる発光層を含む。但し、これは例示的なものであって、本発明の一実施形態はこれに限定されない。例えば、発光素子は同じ物質からなる発光層を含み、発光層から生成される光がカラーフィルタを通過して赤色光、緑色光、及び／または青色光が生成されてもよい。
【0054】
図３では、第１グループの走査ラインＳＬ１乃至ＳＬｎのうちｉ番目の走査ラインＳＬｉに連結され、複数のデータラインＤＬ１乃至ＤＬｍのうちｊ番目のデータラインＤＬｊに連結される画素ＰＸｉｊを例示的に示している。画素ＰＸｉｊは、画素駆動回路ＰＣ（以下、画素回路）と発光素子ＬＤを含む。
【0055】
図３を参照すると、画素回路ＰＣは第１乃至第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、及びキャパシタＣｓｔとを含む。第１トランジスタＴ１、第２トランジスタＴ２、及び第５乃至第７トランジスタＴ５、Ｔ６、Ｔ７はＰ型トランジスタであり、第３トランジスタＴ３及び第４トランジスタＴ４はＮ型トランジスタである。但し、これに限らず、第１乃至第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７はＰ型トランジスタまたはＮ型トランジスタのうちいずれか一つの型であってもよい。
【0056】
以下では、Ｎ型トランジスタの入力領域（または入力電極）はドレイン（またはトレイン領域）と説明され、Ｐ型トランジスタの入力領域はソース（またはソース領域）と説明され、Ｎ型トランジスタの出力領域（または出力電極）はソース（またはソース領域）と説明され、Ｐ型トランジスタの出力領域はドレイン（またはトレイン領域）と説明される。一方、図示とは異なり、第１乃至第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７のうち少なくとも一つは省略されてもよい。
【0057】
例えば、第１トランジスタＴ１、第２トランジスタＴ２、及び第５乃至第７トランジスタＴ５、Ｔ６、Ｔ７はシリコントランジスタである。第３トランジスタＴ３及び第４トランジスタＴ４は酸化物トランジスタである。
【0058】
第１トランジスタＴ１は駆動トランジスタであり、第２トランジスタＴ２はスイッチングトランジスタである。キャパシタＣｓｔは、第１電源電圧ＥＬＶＤＤを受信する第１電圧ラインＰＬと基準ノードＲＮとの間に電気的に連結される。キャパシタＣｓｔは、基準ノードＲＮに電気的に連結される第１電極ＣＥ１０と、第１電圧ラインＰＬに電気的に連結される第２電極ＣＥ２０とを含む。
【0059】
第１トランジスタＴ１は第１電圧ラインＰＬと発光素子ＬＤの一つの電極（例えば、アノード）との間に電気的に連結される。第１トランジスタＴ１のソースＳ１は第１電圧ラインＰＬと電気的に連結される。本明細書において、「トランジスタと信号ラインまたはトランジスタとトランジスタとの間に電気的に連結される」とは、「トランジスタのソース、ドレイン、ゲートが信号ラインと一体の形状を有するか、連結電極を介して連結される」ことを意味する。第１トランジスタＴ１のソースＳ１と第１電圧ラインＰＬとの間には他のトランジスタが配置されるか省略される。
【0060】
第１トランジスタＴ１のドレインＤ１は発光素子ＬＤのアノードと電気的に連結される。第１トランジスタＴ１のドレインＤ１と発光素子ＬＤのアノードとの間には他のトランジスタが配置されるか省略される。第１トランジスタＴ１のゲートＧ１は基準ノードＲＮに電気的に連結される。
【0061】
第２トランジスタＴ２はｊ番目のデータラインＤＬｊと第１トランジスタＴ１のソースＳ１との間に電気的に連結される。第２トランジスタＴ２のソースＳ２はｊ番目のデータラインＤＬｊに電気的に連結され、第２トランジスタＴ２のドレインＤ２は第１トランジスタＴ１のソースＳ１に電気的に連結される。第２トランジスタＴ２のゲートＧ２は第１グループのｉ番目の走査ラインＳＬｉに電気的に連結される。
【0062】
第３トランジスタＴ３は基準ノードＲＮと第１トランジスタＴ１のドレインＤ１との間に電気的に連結される。第３トランジスタＴ３のドレインＤ３は第１トランジスタＴ１のドレインＤ１に電気的に連結され、第３トランジスタＴ３のソースＳ３は基準ノードＲＮに電気的に連結される。第３トランジスタＴ３のゲートＧ３－１、Ｇ３－２は第２グループのｉ番目の走査ラインＧＬｉに電気的に連結される。
【0063】
第４トランジスタＴ４は基準ノードＲＮと第２電圧ラインＶＬ１との間に電気的に連結される。第４トランジスタＴ４のドレインＤ４基準ノードＲＮに電気的に連結され、第４トランジスタＴ４のソースＳ４は第２電圧ラインＶＬ１に電気的に連結される。第４トランジスタＴ４のゲートＧ４－１、Ｇ４－２は第３グループのｉ番目の走査ラインＨＬｉに電気的に連結される。
【0064】
図３において、第３トランジスタＴ３及び第４トランジスタＴ４は複数のゲートを含むと示したが、本発明の一実施形態はこれに限定されない。例えば、第３トランジスタＴ３及び第４トランジスタＴ４のうち少なくとも一つは一つのゲートのみを含んでもよい。
【0065】
第５トランジスタＴ５第１電圧ラインＰＬと第１トランジスタＴ１のソースＳ１との間に電気的に連結される。第５トランジスタＴ４のソースＳ５は第１電圧ラインＰＬに電気的に連結され、第５トランジスタＴ５のドレインＤ５は第１トランジスタＴ１のソースＳ１に電気的に連結される。第５トランジスタＴ５のゲートＧ５はｉ番目の発光ラインＥＬｉに電気的に連結される。
【0066】
第６トランジスタＴ６は、第１トランジスタＴ１のドレインＤ１と発光素子ＬＤとの間に電気的に連結される。第６トランジスタＴ６のソースＳ６は第１トランジスタＴ１のドレインＤ１に電気的に連結され、第６トランジスタＴ６のドレインＤ６は発光素子ＬＤのアノードに電気的に連結される。第６トランジスタＴ６のゲートＧ６はｉ番目の発光ラインＥＬｉに電気的に連結される。これとは異なり、第６トランジスタＴ６のゲートＧ６は第５トランジスタＴ５のゲートＧ５とは異なる信号ラインに連結されてもよい。
【0067】
第７トランジスタＴ７は、第６トランジスタＴ６のドレインＤ６と第３電圧ラインＶＬ２との間に電気的に連結される。第７トランジスタＴ７のソースＳ７は第６トランジスタＴ６のドレインＤ６に電気的に連結され、第７トランジスタＴ７のドレインＤ７は第３電圧ラインＶＬ２に電気的に連結される。第７トランジスタＴ７のゲートＧ７は第１グループのｉ＋１番目の走査ラインＳＬｉ＋１に電気的に連結される。
【0068】
図３及び図４を参照して画素ＰＸｉｊの動作をより詳細に説明する。表示装置ＤＤはフレーム区間ごとに映像を表示する。それぞれのフレーム区間の間、第１グループの走査ラインＳＬ１乃至ＳＬｎ、第２グループの走査ラインＧＬ１乃至ＧＬｎ、第３グループの走査ラインＨＬ１乃至ＨＬｎ、及び発光ラインＥＬ１乃至ＥＬｎそれぞれの信号ラインは順次にスキャンニングされる。図４はいずれか一つのフレーム区間のうち一部を示している。
【0069】
図４を参照すると、信号ＥＭｉ、ＧＩｉ、ＧＷｉ、ＧＣｉ、ＧＷｉ＋１それぞれは一部区間の間にハイレベル（Ｖ－ＨＩＧＨ）を有し、一部区間の間にロウレベルＶ－ＬＯＷを有する。Ｎ型トランジスタは対応する信号がハイレベルＶ－ＨＩＧＨを有する際にターンオンされ、Ｐ型トランジスタは対応する信号がロウレベルＶ－ＬＯＷを有する際にターンオンされる。
【0070】
発光制御信号ＥＭｉがハイレベルＶ－ＨＩＧＨを有すれば、第５トランジスタＴ５及び第６トランジスタＴ６がターンオフされる。第５トランジスタＴ５と第６トランジスタＴ６がターンオフされたら、第１電圧ラインＰＬと発光素子ＬＤとの間に電流パスが形成されない。よって、該当区間は非発光区間と定義される。
【0071】
第３グループのｉ番目の走査ラインＨＬｉに印加されたスキャン信号ＧＩｉがハイレベルＶ－ＨＩＧＨを有すれば、第４トランジスタＴ４がターンオンされる。第４トランジスタＴ４がターンオンされたら、第１初期化電圧Ｖｉｎｔによって基準ノードＲＮが初期化される。第１グループのｉ番目の走査ラインＳＬｉに印加されるスキャン信号ＧＷｉがロウレベルＶ－ＬＯＷを有し、第２グループのｉ番目の走査ラインＧＬｉにスキャン信号ＧＷｉがハイレベルＶ－ＨＩＧＨを有すれば、第２トランジスタＴ２及び第３トランジスタＴ３がターンオンされる。
【0072】
基準ノードＲＮが第１初期1化電圧Ｖｉｎｔに初期化されているため、第１トランジスタＴ１がターンオンされている状態である。第１トランジスタＴ１がターンオンされたら、データ信号Ｄｊ（図３）に対応する電圧が基準ノードＲＮに提供される。この際、キャパシタＣｓｔはデータ信号Ｄｊに対応する電圧を保存する。データ信号Ｄｊに対応する電圧は、データ信号Ｄｊから第１トランジスタＴ１の閾値（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ，Ｖｔｈ）だけ減少した電圧である。
【0073】
第１グループのｉ＋１番目の走査ラインＳＬｉ＋１に印加されたスキャン信号ＧＷｉ＋１がロウレベルＶ－ＬＯＷを有すれば、第７トランジスタＴ７がターンオンされる。第７トランジスタＴ７がターンオンされることで、発光素子ＬＤのアノードは第２初期化電圧ＶＡｉｎｔに初期化される。発光素子ＬＤの寄生キャパシタが放電される。
【0074】
発光制御信号ＥＭｉがロウレベルＶ－ＬＯＷを有すれ第５トランジスタＴ５及び第６トランジスタＴ６がターンオンされる。第５トランジスタＴ５がターンオンされたら、第１電源電圧ＥＶＬＤＤが第１トランジスタＴ１に提供される。第６トランジスタＴ６がターンオンされたら、第１トランジスタＴ１と発光素子ＬＤが電気的に連結される。発光素子ＬＤは提供される電流量に対応する輝度の光を生成する。
【0075】
図５は、図３を参照して説明した画素ＰＸｉｊの一部構成、コンタクト孔ＣＨ、及び連結電極ＣＮＥを示す平面図である。コンタクト孔ＣＨ及び連結電極ＣＮＥは画素ＰＸｉｊの構成を電気的に連結する。コンタクト孔ＣＨは後述する第１乃至第３コンタクト孔ＣＨ１、ＣＨ２、ＣＨ３（図７）を含む。
【0076】
詳細には、図５では画素ＰＸｉｊの構成のうち第１乃至第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、第１グループのｉ番目の走査ラインＳＬｉ、ｉ番目の発光ラインＥＬｉ、第２グループのｉ番目の走査ラインＧＬｉ、第３グループのｉ番目の走査ラインＨＬｉ、第１電圧ラインＰＬ、第２電圧ラインＶＬ１、第３電圧ラインＶＬ２、及びｊ番目のデータラインＤＬｊを示している。但し、図５に示した画素ＰＸｉｊの構成の連結関係は例示的なものであって、いずれか一つの実施形態に限定されない。
【0077】
図５を参照すると、第１トランジスタＴ１、第３トランジスタＴ３、及び第４トランジスタＴ４に隣接するようにダミー孔ＤＨ－ａ、ＤＨ－ｂ、ＤＨ－ｃが形成される。本発明の一実施形態の表示パネルＤＰはダミー孔ＤＨ－ａ、ＤＨ－ｂ、ＤＨ－ｃが定義されたものである。図５において、ダミー孔ＤＨ－ａと第３トランジスタＴ３との間の離隔距離ＤＳ－１は１０μｍ以下である。第１トランジスタＴ１と隣接したダミー孔ＤＨ－ｂと第１トランジスタＴ１との間の離隔距離ＤＳ－２は１０μｍ以下である。第４トランジスタＴ４と隣接したダミー孔ＤＨ－ｃの間の離隔距離ＤＳ－３は１０μｍ以下である。ダミー孔ＤＨ－ａ、ＤＨ－ｂ、ＤＨ－ｃは表示パネルＤＰの製造ステップにおいて水素を排出するために形成される。トランジスタＴ１、Ｔ３、Ｔ４との離隔距離が１０μｍ以下であるダミー孔ＤＨ－ａ、ＤＨ－ｂ、ＤＨ－ｃが形成される本発明の一実施形態の表示パネルＤＰは優れた信頼性を示す。詳細は後述されるが、ダミー孔は、図７を参照して説明する。
【0078】
図６は、本発明の一実施形態の表示パネルを示す断面図である。図６を参照すると、表示パネルＤＰは、順次に積層されるベース層１１０と、回路層１２０と、発光素子層１３０と、封止層１４０とを含む。図示とは異なり、ベース層１１０、回路層１２０、発光素子層１３０、及び封止層１４０のうち隣接した２つの層の間に機能層が更に配置されてもよい。
【0079】
ベース層１１０は、回路層１２０が配置されるベース面を提供する。ベース層１１０はフレキシブル（ｆｌｅｘｉｂｌｅ）基板である。ベース層１１０は、ガラス基板、金属基板、または高分子基板などである。しかし、本発明の一実施形態のベース層１１０はこれに限らず、ベース層１１０は無機層、有機層、または複合材料層を含んでもよい。
【0080】
バッファ層１１０は単層または多層を含む。例えば、ベース層１１０は、第１合成樹脂層と、多層または単層の無機層と、前記多層または単層の無機層の上側に配置される第２合成樹脂層とを含む。第１合成樹脂層及び第２合成樹脂層それぞれはポリイミド系樹脂を含む。また、第１合成樹脂層及び第２合成樹脂層それぞれは、アクリル系樹脂、メタクリル系樹脂、ポリイソプレン系樹脂、ビニル系樹脂、エポキシ系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリアミド系樹脂、及びぺリレン系樹脂のうち少なくとも一つを含む。本明細書等において、「〇〇系」樹脂とは「〇〇」の作用基を含むことを意味する。
【0081】
回路層１２０はベース層１１０の上側に配置される。回路層１２０は、絶縁層、半導体パターン、及び信号ラインなどを含む。発光素子層１３０は回路層１２０の上側に配置される。発光素子層１３０は発光素子ＬＤ（図３及び図７）を含む。例えば、発光素子ＬＤ（図３及び図７）は、有機発光物質、無機発光物質、有機－無機発光物質、量子ドット、量子ロッド、マイクロＬＥＤ、またはナノＬＥＤを含む。
【0082】
封止層１４０は発光素子層１３０の上側に配置される。封止層１４０は、水分、酸素、及びほこり粒子などのような異物から発光素子層１３０を保護する。封止層１４０は少なくとも一つの無機層を含む。封止層１４０は、無機層、有機層、及び無機層が順次に積層される構造物を含む。
【0083】
図７は図６のＸＸ’領域に対応する部分を示しており、本発明の一実施形態の表示パネルＤＰを具体的に示す断面図である。図７では、発光素子ＬＤ及び画素回路ＰＣのシリコントランジスタＳ－ＴＦＴ及び酸化物トランジスタＯ－ＴＦＴが示されている。また、図７は図５のＩ－Ｉ’線に対応する部分を示す断面図であり、図７ではコンタクト孔ＣＨ１、ＣＨ３が追加に示されている。図５において、第３トランジスタＴ３と隣接したダミー孔ＤＨ－ａは図７の第１ダミー孔ＤＨ－１に対応する。図５において、第１トランジスタＴ１と隣接したダミー孔ＤＨ－ｂは図７の第２ダミー孔ＤＨ－２に対応する。第１ダミー孔ＤＨ－１及び第２ダミー孔ＤＨ－２については後ほどより詳細に説明する。
【0084】
図３の等価回路図において、第３及び第４トランジスタＴ３、Ｔ４は酸化物トランジスタＯ－ＴＦＴであり、残りのトランジスタＴ１、Ｔ２、Ｔ５、Ｔ６、Ｔ７はシリコントランジスタＳ－ＴＦＴである。これとは異なり、画素回路ＰＣはシリコントランジスタＳ－ＴＦＴ及び酸化物トランジスタＯ－ＴＦＴのうちいずれか一つのトランジスタのみを含んでもよい。以下では、シリコントランジスタＳ－ＴＦＴは図３の第１トランジスタＴ１と説明され、酸化物トランジスタＯ－ＴＦＴは図３の第３トランジスタＴ３と説明される。
【0085】
図７を参照すると、表示パネルＤＰはベース層１１０の上側に配置されるバリア層ＢＲを更に含む。バリア層ＢＲは外部から異物が流入されることを防止する。バリア層ＢＲは少なくとも一つの無機層を含む。バリア層ＢＲは酸化シリコン層及び窒化シリコン層を含む。酸化シリコン層及び窒化シリコン層をそれぞれは複数で提供され、酸化シリコン層と窒化シリコン層は交互に積層される。
【0086】
バリア層ＢＲの上側にバッファ層ＢＦが配置される。バッファ層ＢＦは、ベース層１１０から金属原子や不純物が上側の第１半導体パターンＳＰ１に拡散する現象を防止する。バッファ層ＢＦは少なくとも一つの無機層を含む。バッファ層ＢＦは、例えば、酸化シリコン層及び窒化シリコン層を含む。
【0087】
バッファ層ＢＦの上側に第１半導体パターンＳＰ１が配置される。第１半導体パターンＳＰ１はシリコン半導体パターンを含む。例えば、シリコン半導体パターンは非晶質シリコン、多結晶シリコンなどを含む。より詳細には、第１半導体パターンＳＰ１は低温ポリシリコンを含む。
【0088】
図７は第１半導体パターンＳＰ１の一部分を示しており、他の領域に第１半導体パターンＳＰ１が更に配置されてもよい。第１半導体パターンＳＰ１はドーピング可否によって電気的性質が異なり得る。第１半導体パターンＳＰ１は伝導率が高い第１部分と伝導率が低い第２部分を含む。第１部分は、Ｎ型ドーパントまたはＰ型ドーパントでドーピングされる。Ｐ型トランジスタはＰ型ドーパントでドーピングされるドーピング部分を含み、Ｎ型トランジスタはＭ型ドーパントでドーピングされるドーピング部分を含む。第２部分はドーピングされていない部分であるか、第１部分に比べ低い濃度でドーピングされた部分である。
【0089】
第１部分の伝導性は第２部分の伝導性より大きく、第１部分は実質的に電極または信号ラインの役割をする。第２部分は実質的にトランジスタのチャネル領域（またはアクティブ領域）に当たる。つまり、第１半導体パターンのＳＰ１一部分はトランジスタのチャネルであり、他の一部分はトランジスタのソースまたはドレインであり、また他の一部分は連結電極または連結信号ラインである。
【0090】
シリコントランジスタＳ－ＴＦＴの第１ソース領域ＳＥ１、第１チャネル領域ＡＣ１（またはアクティブ領域）、及び第１ドレイン領域ＤＥ１は第１半導体パターンＳＰ１からなる。第１ソース領域ＳＥ１及び第１ドレイン領域ＤＥ１は断面上で第１チャネル領域ＡＣ１から互いに反対方向に延長される。第１ソース領域ＳＥ１及び第１ドレイン領域ＤＥ１は第１コンタクト孔ＣＨ１を介して対応する信号ライン及び発光素子ＬＤに電気的に連結される。
【0091】
バッファ層ＢＦの上側に第１絶縁層１０が配置される。第1絶縁層１０は第1半導体パターンＳＰ１をカバーする。第１絶縁層１０は無機層である。第１絶縁層１０は、酸化アルミニウム、酸化チタン、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ジルコニウム、及び酸化ハフニウムのうち少なくとも一つを含む。第１絶縁層１０は単層の酸化シリコン層である。第１絶縁層１０及び後述する第２乃至第５絶縁層２０、３０、４０、５０それぞれは単層または多層構造を有し、異なる物質のうち一つを含む。
【0092】
第１絶縁層１０の上側にシリコントランジスタＳ－ＴＦＴのゲートＧＴ１（以下、第１ゲート）が配置される。第１ゲートＧＴ１は第２コンタクト孔ＣＨ２を介して対応する信号ラインに電気的に連結される。第１ゲートＧＴ１は金属パターンの一部分である。第１ゲートＧＴ１第１チャネル領域ＡＣ１に重畳する。第１半導体パターンＳＰ１をドーピングする工程において、第１ゲートＧＴ１マスクである。第１ゲートＧＴ１は、銀（Ａｇ）、銀を含む合金、モリブデニウム（Ｍｏ）、モリブデニウムを含む合金、アルミニウム（Ａｌ）、アルミニウムを含む合金、アルミニウム窒化物（ＡｌＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、クロム窒化物（ＣｒＮ）、チタン（Ｔｉ）、チタンを含む合金、タンタル（Ｔａ）、白金（Ｐｔ）、スカンジウム（Ｓｃ）などを含む。例えば、第１ゲートＧＴ１は、アルミニウム層とアルミニウム層の上側に配置されるチタン層とを含む。アルミニウム層及びチタン層を含む第１ゲートＧＴ１は相対的に低い抵抗を有するため駆動速度が向上される。
【0093】
第１絶縁層１０の上側に第２絶縁層２０が配置されるが、第２絶縁層２０は第１ゲートＧＴ１をカバーする。第２絶縁層２０の上側に第１ゲートＧＴ１と重畳する上部電極ＵＥが配置される。上部電極ＵＥは、銀（Ａｇ）、銀を含む合金、モリブデニウム（Ｍｏ）、モリブデニウムを含む合金、アルミニウム（Ａｌ）、アルミニウムを含む合金、アルミニウム窒化物（ＡｌＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、クロム窒化物（ＣｒＮ）、チタン（Ｔｉ）、チタンを含む合金、タンタル（Ｔａ）、白金（Ｐｔ）、スカンジウム（Ｓｃ）などを含む。例えば、上部電極ＵＥは、アルミニウム層とアルミニウム層の上側に配置されるチタン層とを含む。
【0094】
上部電極ＵＥには開口部ＵＥ＿ＯＨが定義される。上部電極ＵＥの開口部ＵＥ＿ＯＨはシリコントランジスタＳ－ＴＦＴの第１ゲートＧＴ１と重畳する。
【0095】
第２絶縁層２０の上側に第３ゲートＧＴ２－２が配置される。酸化物トランジスタＯ－ＴＦＴが２つのゲートを含めば、第３ゲートＧＴ２－２は酸化物トランジスタＯ－ＴＦＴの下側に配置されるゲートである。これとは異なり、酸化物トランジスタＯ－ＴＦＴが一つのゲートを含めば、第３ゲートＧＴ２－２は遮蔽電極である。
【0096】
第２絶縁層２０の上側に第３絶縁層３０が配置される。第２半導体パターンＳＰ２は第３絶縁層３０の上側に配置される。第２半導体パターンＳＰ２は酸化物トランジスタＯ－ＴＦＴのチャネル領域ＡＣ２を含む。第２半導体パターンＳＰ２は酸化物半導体パターンを含む。第２半導体パターンＳＰ２は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、インジウム錫亜鉛酸化物（ＩＴＺＯ）、インジウム錫ガリウム酸化物（ＩＴＧＯ）、インジウムガリウム錫亜鉛酸化物（ＩＧＴＺＯ）、亜鉛酸化物（ＺｎＯｘ）、またはインジウム酸化物（Ｉｎ２Ｏ３）などの透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）を含む。亜鉛酸化物（ＺｎＯｘ）は酸化亜鉛（ＺｎＯ）及び／または過酸化亜鉛（ＺｎＯ２）である。
【0097】
酸化物半導体は、透明導電性酸化物の還元可否によって区分される複数の領域を含む。透明導電性酸化物が還元された領域（以下、還元領域）は還元されていない領域（以下、非還元領域）に比べ大きい伝導性を有する。還元領域は実質的にトランジスタのソース／ドレインまたは信号ラインの役割をする。非還元領域は実質的にトランジスタの半導体領域（またはチャネル）に当たる。つまり、第２半導体パターンＳＰ２の一部領域はトランジスタの半導体領域であり、他の一部領域はトランジスタのソース領域／ドレイン領域であり、また他の一部分は信号伝達領域である。
【0098】
第３絶縁層３０の上側に第４絶縁層４０が配置される。第４絶縁層４０は第２半導体パターンＳＰ２をカバーする。第４絶縁層４０の上側に酸化物トランジスタＯ－ＴＦＴのゲートＧＴ２－１（以下、第２ゲート）が配置される。酸化物トランジスタＯ－ＴＦＴは２つのゲートを含むが、２つのゲートは第２絶縁層２０の上側に第３ゲートＧＴ２－２と第４絶縁層４０の上側に配置される第２ゲートＧＴ２－１である。第２絶縁層２０の上側に配置される第３ゲートＧＴ２－２は第５絶縁層４０の上側に配置される第２ゲートＧＴ２－１は電気的に連結される。但し、本発明の一実施形態はこれに限らず、酸化物トランジスタＯ－ＴＦＴは一つのゲートを含んでもよい。
【0099】
酸化物トランジスタＯ－ＴＦＴの第２ソース領域ＳＥ２、第２チャネル領域ＡＣ２（またはアクティブ領域）、及び第２ドレイン領域ＤＥ２は第２半導体パターンＳＰ２からなる。第２ソース領域ＳＥ２及び第２ドレイン領域ＤＥ２は、断面上で第２チャネル領域ＡＣ２から互いに反対方向に延長される。第２ソース領域ＳＥ２、第２ドレイン領域ＤＥ２、及び第２ゲートＧＴ２－１は第３コンタクト孔ＣＨ３を介して対応する信号ライン及び発光素子ＬＤに電気的に連結される。
【0100】
酸化物トランジスタＯ－ＴＦＴの第２ゲートＧＴ２－１は金属パータンの一部分である。酸化物トランジスタＯ－ＴＦＴの第２ゲートＧＴ２－１は第２チャネル領域ＡＣ２に重畳する。第２ゲートＧＴ２－１は、（Ａｇ）、銀を含む合金、モリブデニウム（Ｍｏ）、モリブデニウムを含む合金、アルミニウム（Ａｌ）、アルミニウムを含む合金、アルミニウム窒化物（ＡｌＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、クロム窒化物（ＣｒＮ）、チタン（Ｔｉ）、チタンを含む合金、タンタル（Ｔａ）、白金（Ｐｔ）、スカンジウム（Ｓｃ）などを含む。例えば、第２ゲートＧＴ２－１は、順次に積層されるチタン層と、アルミニウム層と、チタン層とを含む。アルミニウム層及びチタン層を含む第２ゲートＧＴ２－１は相対的に低い抵抗を有するため駆動速度が向上される。
【0101】
第４絶縁層４０の上側に第５絶縁層５０が配置されるが、第５絶縁層５０は第２ゲートＧＴ２－２をカバーする。第１絶縁層１０乃至第５絶縁層５０それぞれは無機層である。
第５絶縁層５０の上側に第６絶縁層６０が配置され、第６絶縁層６０の上側に第７絶縁層７０が配置される。第６絶縁層６０及び第７絶縁層７０はそれぞれ有機層である。第６絶縁層６０及び第７絶縁層７０それぞれは、ＢＣＢ（ベンゾシクロブテン）、ポリイミド、ＨＭＤＳＯ（ヘキサメチルジシロキサン）、ポリメチルメタクリレート（ＰＭＭＡ）や、ポリスチレン（ＰＳ）のような一般の汎用高分子、フェノール系グループを有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ－キシレン系高分子、ビニルアルコール系高分子、及びこれらのブレンドなどを含む。
第５絶縁層５０の上側に第６絶縁層６０が配置され、第６絶縁層６０の上側に第７絶縁層７０が配置される。第６絶縁層６０及び第７絶縁層７０はそれぞれ有機層である。第６絶縁層６０及び第７絶縁層７０それぞれは、ＢＣＢ（ベンゾシクロブテン）、ポリイミド、ＨＭＤＳＯ（ヘキサメチルジシロキサン）、ポリメチルメタクリレート（ＰＭＭＡ）や、ポリスチレン（ＰＳ）のような一般の汎用高分子、フェノール系グループを有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ－キシレン系高分子、ビニルアルコール系高分子、及びこれらのブレンドなどを含む。
【0102】
発光素子ＬＤは、第１電極ＡＥと、第１電極ＡＥの上側に配置される発光層ＥＭＬと、発光層ＥＭＬの上側に配置される第２電極ＣＥとを含む。第１電極ＡＥは第７絶縁層７０の上側に配置される。
【0103】
第１電極ＡＥはアノードである。第１電極ＡＥは、透明電極、半透明電極、または反射電極である。第１電極ＡＥは、銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、またはこれらの化合物などからなる反射層と、反射層の上側に形成される透明または半透明電極層とを含む。透明または半透明電極層は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、亜鉛酸化物（ＺｎＯｘ）、インジウム酸化物（Ｉｎ２Ｏ３）、及びアルミニウムドーピングされた亜鉛酸化物（ＡＺＯ）を含む群から選択される少なくとも一つ以上を含む。例えば、第１電極ＡＥはＩＴＯ／Ａｇ／ＩＴＯの積層構造を含む。
【0104】
第７絶縁層７０の上側に画素定義膜ＰＤＬが配置される。画素定義膜ＰＤＬは透明な性質を有するか、光を吸収する性質を有する。例えば、光を吸収する画素定義膜ＰＤＬはブラック成分（ｂｌａｃｋ ｃｏｌｏｒｉｎｇ ａｇｅｎｔ）を含む。ブラック成分はブラック染料、ブラック顔料を含む。ブラック成分はカーボンブラック、クロムのような金属またはこれらの酸化物を含む。画素定義膜ＰＤはが遮光特性を有する遮蔽パターンに該当する。
【0105】
画素定義膜ＰＤＬは第１電極ＡＥの一部分をカバーする。例えば、画素定義膜ＰＤＬには第１電極ＡＥの一部分を露出させる画素開口部Ｐ＿ＯＨが定義される。画素定義膜ＰＤＬは第１電極ＡＥの縁と第２電極ＣＥとの距離を増加させる。それによって、画素定義膜ＰＤＬによって第１電極ＡＥの縁でアークなどが発生することを防止することができる。
【0106】
発光層ＥＭＬは、有機発光物質、無機発光物質、有機－無機発光物質、量子ドット、量子ロッド、マイクロＬＥＤ、またはナノＬＥＤを含む。図示は省略されるが、第１電極ＡＥと発光層ＥＭＬとの間には正孔制御層が配置される。正孔制御層は、正孔注入層、正孔輸送層、及び電子阻止層のうち少なくとも一つを含む。発光層ＥＭＬと第２電極ＣＥとの間には電子制御層が配置される。電子制御層は、電子注入層、電子輸送層、及び電子阻止層とのうち少なくとも一つを含む。
【0107】
第２電極ＣＥはカソードである。第２電極ＣＥは共通層として配置される。第２電極ＣＥは共通電極と称される。例えば、第２電極ＣＥは、Ａｇ、Ｍｇ、Ｃｕ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａ、ＬｉＦ、Ｍｏ、Ｔｉ、Ｗ、Ｉｎ、Ｓｎ、及びＺｎのうちから選択される少なくとも一つ、これらのうちから選択される２種以上の化合物、これらのうちから選択される２種以上の混合物、またはこれらの酸化物を含む。
【0108】
本発明の一実施形態において、酸化物トランジスタＯ－ＴＦＴと接触する第１接触絶縁層を貫通する第１ダミー孔ＤＨ－１が定義される。例えば、厚さ方向ＤＲ３を基準に、第１接触絶縁層は酸化物トランジスタＯ－ＴＦＴの上側で接触する。第１接触絶縁層は第４絶縁層４０と第５絶縁層５０とを含む。第５絶縁層５０は第２ゲートＧＴ２－１の上側で酸化物トランジスタＯ－ＴＦＴと接触する。第４絶縁層４０は第２半導体パターンＳＰ２と第２ゲートＧＴ２－１との間に配置され、第２半導体パターンＳＰ２及び第２ゲートＧＴ２－１と接触する。第１ダミー孔ＤＨ－１は、少なくとも第４絶縁層４０及び第５絶縁層５０を貫通する。第１ダミー孔ＤＨ－１は第４絶縁層４０及び第５絶縁層５０を貫通し、第４絶縁層４０の下側に配置される少なくとも一つの絶縁層を更に貫通する。
【0109】
本発明の一実施形態において、第１ダミー孔ＤＨ－１は酸化物トランジスタＯ－ＴＦＴと離隔されている。第１ダミー孔ＤＨ－１と第２半導体パターンＳＰ２との間の第１離隔距離ＤＴ１は０μｍ超過１０μｍ以下である。例えば、第１離隔距離ＤＴ１は３．４μｍ以上７．４μｍ以下である。但し、これは例示的なものであって、本発明の一実施形態はこれに限定されない。
【0110】
第１ダミー孔ＤＨ－１と第２半導体パターンＳＰ２との間の第１離隔距離ＤＴ１は厚さ方向ＤＲ１に垂直な一方向における直線距離である。第１ダミー孔ＤＨ－１と第２半導体パターンＳＰ２との間の第１離隔距離ＤＴ１は、第２半導体パターンＳＰ２の端から第１ダミー孔ＤＨ－１までの距離である。第１ダミー孔ＤＨ－１と第２半導体パターンＳＰ２との間の第１離隔距離ＤＴ１は、第２半導体パターンＳＰ２及び第２ゲートＧＴ２－１と接触する第４絶縁層４０が配置される平面上における距離である。
【0111】
図７では、酸化物トランジスタＯ－ＴＦＴの第２ソース領域ＳＥ２から第１ダミー孔ＤＨ－１までの離隔距離を第１離隔距離ＤＴ１と示している。但し、これは例示的なものであって、第１ダミー孔ＤＨ－１の位置は図示した位置に限定されない。厚さ方向ＤＲ３に垂直な一方向において、第２半導体パターンＳＰ２の端から１０μｍ以下で離隔された位置に第１ダミー孔ＤＨ－１が形成される。第１ダミー孔ＤＨ－１は表示パネルの製造工程の途中に水素を排出するための通路として使用される。
【0112】
第２半導体パターンＳＰ２の端から１０μｍ超過で離隔された位置に形成されるダミー孔は、表示パネルの製造工程の途中で水素を排出することが容易ではないという特性を示す。排出できなかった水素は酸化物トランジスタの閾値電圧Ｖｔｈを負の値になるようにする。本発明の一実施形態において、第２半導体パターンＳＰ２の端から１０μｍ以下で離隔された位置に第１ダミー孔ＤＨ－１が形成される表示パネルＤＰは、水素の排出に対する信頼性が向上される。それによって、酸化物トランジスタＯ－ＴＦＴの閾値電圧が負の値になることを防止し、表示パネルＤＰの信頼性が向上される。
【0113】
図７を参照すると、第１ダミー孔ＤＨ－１は発光素子ＬＤに重畳する。発光素子ＬＤは表示領域ＤＰ－ＡＡ（図１）に配置されるため、第１ダミー孔ＤＨ－１は表示領域ＤＰ－ＡＡ（図１）に重畳する。第１ダミー孔ＤＨ－１内には第１ダミー導電パターンＤＣ－１が配置される。つまり、第１ダミー孔ＤＨ－１は金属物質で詰められている。図７では一つの第１ダミー孔ＤＨ－１を示したが、第１ダミー孔ＤＨ－１の数はこれに限らず、複数の第１ダミー孔が形成されてもよい。
【0114】
第１ダミー孔ＤＨ－１は第３絶縁層３０、第３絶縁層３０の下側に配置される第２絶縁層２０、及び第１絶縁層１０を更に貫通する。第１絶縁層１０を貫通する第１ダミー孔ＤＨ－１はバッファ層ＢＦの上面を露出させる。一方、図７の図示とは異なり、第１ダミー孔ＤＨ－１は第１絶縁層１０の一部のみを通過し、厚さ方向ＤＲ３でバッファ層ＢＦから所定距離だけ離隔されたように形成されてもよい。
【0115】
本発明の一実施形態において、シリコントランジスタＳ－ＴＦＴと接触する第２接触絶縁層を貫通する第２ダミー孔ＤＨ－２が定義される。例えば、厚さ方向ＤＲ３を基準に、第２接触絶縁層はシリコントランジスタＳ－ＴＦＴの上側で接触する。図７を参照すると、第２接触絶縁層は第１絶縁層１０と第２絶縁層２０とを含む。第１絶縁層１０は第１半導体パターンＳＰ１と第１ゲートＧＴ１との間に配置され、第１半導体パターンＳＰ１及び第１ゲートＧＴ１と接触する。第２絶縁層２０は第１ゲートＧＴ１の上側でシリコントランジスタＳ－ＴＦＴと接触する。第２ダミー孔ＤＨ－２は少なくとも第１絶縁層２０及び第２絶縁層２０を貫通する。第２ダミー孔ＤＨ－２は第１絶縁層１０及び第２絶縁層２０を貫通し、第２絶縁層２０の上側に配置される少なくとも一つの絶縁層を更に貫通する。
【0116】
本発明の一実施形態において、第２ダミー孔ＤＨ－２はシリコントランジスタＳ－ＴＦＴと離隔されている。第２ダミー孔ＤＨ－２とシリコントランジスタＳ－ＴＦＴが含む第１半導体パターンＳＰ１との間の第２離隔距離ＤＴ２は０μｍ超過１０μｍ以下である。
【0117】
第２ダミー孔ＤＨ－２と第１半導体パターンＳＰ１との間の第２離隔距離ＤＴ２は厚さ方向ＤＲ３に垂直な一方向における直線距離である。第２ダミー孔ＤＨ－２と第１半導体パターンＳＰ１との間の第２離隔距離ＤＴ２は、第１半導体パターンＳＰ１の端から第２ダミー孔ＤＨ－２までの直線距離である。第２ダミー孔ＤＨ－２と第１半導体パターンＳＰ１との間の第２離隔距離ＤＴ２は、第１半導体パターンＳＰ１及び第２１ゲートＧＴ１と接触する第１絶縁層１０が配置される平面上における距離である。
【0118】
図７では、シリコントランジスタＳ－ＴＦＴの第１ドレイン領域ＤＥ１から第２ダミー孔ＤＨ－２までの離隔距離を第２離隔距離ＤＴ２と示している。但し、これは例示的なものであって、第２ダミー孔ＤＨ－２の形成位置はこれに限定されない。厚さ方向ＤＲ３に垂直な一方向において、第１半導体パターンＳＰ１の端から１０μｍ以下で離隔された位置に第２ダミー孔ＤＨ－２が形成される。
【0119】
第１半導体パターンＳＰ１の端から１０μｍ超過で離隔された位置に形成されるダミー孔は、表示パネルの製造工程の途中に水素を排出することが容易ではないという特性を示す。また、ダミー孔が形成されていない表示パネルは不必要な水素を含むようになる。排出できなかった水素はシリコントランジスタの駆動を低下させる。本発明の一実施形態において、第２半導体パターンＳＰ１の端から１０μｍ以下で離隔された位置に第２ダミー孔ＤＨ－２が形成される表示パネルＤＰは、水素の排出に対する信頼性が向上される。それによって、シリコントランジスタＳ－ＴＦＴの駆動低下を防止し、表示パネルＤＰの信頼性が向上される。
【0120】
図７を参照すると、第２ダミー孔ＤＨ－２は発光素子ＬＤに重畳する。発光素子ＬＤは表示領域ＤＰ－ＡＡ（図１）に配置されるため、第２ダミー孔ＤＨ－２は表示領域ＤＰ－ＡＡ（図１）に重畳する。図７では一つの第２ダミー孔ＤＨ－２を示したが、第２ダミー孔ＤＨ－２の数はこれに限らず、複数の第２ダミー孔が形成されてもよい。
【0121】
第２ダミー孔ＤＨ－２内には第２ダミー導電パターンＤＣ－２が配置される。つまり、第２ダミー孔ＤＨ－２には金属物質が提供される。第１ダミー孔ＤＨ－１に配置される第１ダミー導電パターンＤＣ－１と第２ダミー孔ＤＨ－２に配置される第２ダミー導電パターンＤＣ－２は同じ金属物質を含む。
【0122】
第２ダミー孔ＤＨ－２は第３乃至第５絶縁層３０、４０、５０を貫通する。第２ダミー孔ＤＨ－２は第１ダミー孔ＤＨ－１と同じステップで形成される。それによって、第１ダミー孔ＤＨ－１が貫通する第３乃至第５絶縁層３０、４０、５０を第２ダミー孔ＤＨ－２が貫通するように形成される。
【0123】
第１絶縁層１０を貫通する第２ダミー孔ＤＨ－２はバッファ層ＢＦの上面を露出させる。一方、図示とは異なり、第２ダミー孔ＤＨ－２は第１絶縁層１０の一部のみを通過し、厚さ方向ＤＲ３でバッファ層ＢＦから所定距離だけ離隔されたように形成されてもよい。
【0124】
図７を参照して説明した第１ダミー孔ＤＨ－１に関する内容は、図５に示したダミー孔ＤＨ－ａ、ＤＨ－ｃに同じく適用される。また、図７を参照して説明した第２ダミー孔ＤＨ－２に関する内容は図５に示したダミー孔ＤＨ－ｂに同じく適用される。
【0125】
図８は本発明の他の実施形態を示す断面図であって、図７に比べ第１ダミー孔ＤＨ－１ａが貫通する第１接触絶縁層に差がある。図８に関する説明において、図１乃至図７を参照して説明した内容と重複する内容の説明は省略され、図１乃至図７を参照して説明した内容と異なる点を中心に説明する。
【0126】
図８を参照すると、第１ダミー孔ＤＨ－１ａは第４絶縁層４０と第５絶縁層５０とを貫通する。図８に示した第１ダミー孔ＤＨ－１ａは第１乃至第３絶縁層１０、２０、３０を貫通しない。第１接触絶縁層は第４絶縁層４０及び第５絶縁層５０とを含み、第１乃至第３絶縁層１０、２０、３０を含まない。
【0127】
第１ダミー孔ＤＨ－１ａは第４絶縁層４０及び第５絶縁層５０を貫通し、第２ダミー孔ＤＨ－２は第１乃至第５絶縁層１０、２０、３０、４０、５０を貫通する。後述する本発明の一実施形態の表示パネルの製造方法において、第１ダミー孔ＤＨ－１ａは第１乃至第３絶縁層１０、２０、３０を貫通せず、第４絶縁層４０及び第５絶縁層５０を貫通するように形成される。
【0128】
本発明の一実施形態の表示パネルは、本発明の一実施形態の表示パネルの製造方法を用いて形成される。図９は、本発明の一実施形態の表示パネルの製造方法を示す順序図である。図１０乃至図１４は、本発明の一実施形態の表示パネルの製造ステップを概略的に示す図である。以下、図９乃至図１４を参照して説明する本発明の一実施形態に対する表示パネルの製造方法に関する説明において、図１乃至図８で説明した内容と重複する内容の説明は省略され、図１乃至図８で説明した内容と異なる点を中心に説明する。
【0129】
図９を参照すると、本発明の一実施形態の表示パネルの製造方法は、ベース層を準備するステップＳ１００と、ベース層の上側に酸化物半導体パターンを形成するステップＳ２００と、酸化物半導体パターンの上側に直接配置される第４絶縁層を形成するステップＳ３００と、第４絶縁層の上側に直接配置される第２ゲートを形成するステップＳ４００と、第１ダミー孔を形成するステップＳ５００と、前記第１ダミー孔に金属物質を提供して第１ダミー導電パターンを形成するステップＳ６００と、を含む。第１ダミー孔ＤＨ－１（図７）は、酸化物半導体パターン（つまり、第２半導体パターンＳＰ２）及び酸化物半導体パターンＳＰ２の上側に配置される第２ゲートＧＴ２－１と離隔されたように形成される。酸化物半導体パターンＳＰ２及び第２ゲートＧＴ２－１を形成するステップから酸化物トランジスタＯ－ＴＦＴが形成される。
【0130】
図１０を参照すると、酸化物トランジスタＯ－ＴＦＴを形成する前にシリコントランジスタＳ－ＴＦＴが形成される。本発明の一実施形態の表示パネルの製造方法は、酸化物半導体パターンを形成するステップＳ２００の前に、ベース層１１０の上側にバッファ層ＢＦを形成するステップと、バッファ層ＢＦの上側にシリコン半導体パターン（つまり、第１半導体パターンＳＰ１）を形成するステップと、シリコン半導体パターンの上側に第１絶縁層１０を形成するステップと、第１絶縁層１０の上側に第１ゲートＧＴ１を形成するステップと、を更に含む。第１絶縁層１０は第１半導体パターンＳＰ１の上側に直接形成され、第１ゲートＧＴ１は第１絶縁層１０の上側に直接形成される。
【0131】
第１ゲートＧＴ１を形成するステップの後、順次に第２絶縁層２０、上部電極ＵＥ、第３絶縁層３０が形成される。上部電極ＵＥを形成するステップで酸化物トランジスタＯ－ＴＦＴの第３ゲートＧＴ２－２が形成される。第３絶縁層３０が形成された後、第２半導体パターンＳＰ２が形成される。酸化物トランジスタＯ－ＴＦＴの第２ゲートＧＴ２－１を形成するステップの後、第５絶縁層５０が形成される。
【0132】
図１１は、第１ダミー孔を形成するステップＳ５００を示している。第１ダミー孔ＤＨ－１は第４絶縁層５０及び第５絶縁層５０を貫通するように形成される。上述したように、第４絶縁層４０及び第５絶縁層５０は第２半導体パターンＳＰ２及び／または第２ゲートＧＴ２－１と接触する絶縁層である。また、第２ミー孔ＤＨ－１は第４絶縁層４０の下側に配置される第１乃至第３絶縁層１０、２０、３０を更に貫通する。本発明の一実施形態の表示パネルの製造方法において、シリコントランジスタＳ－ＴＦＴ及び酸化物トランジスタＯ－ＴＦＴが形成された後、第１ダミー孔ＤＨ－１が形成される。それによって、酸化物トランジスタＯ－ＴＦＴを形成する前に形成された第１乃至第３絶縁層１０、２０、３０を貫通するように第１ダミー孔ＤＨ－１が形成される。
【0133】
これとは異なり、第１ダミー孔ＤＨ－１ａ（図８）は第４絶縁層４０及び第５絶縁層５０を貫通し、第１乃至第３絶縁層１０、２０、３０は貫通しないように形成されてもよい。例えば、第４絶縁層４０及び第５絶縁層５０を貫通し、第１乃至第３絶縁層１０、２０、３０は貫通しない第１ダミー孔ＤＨ－１ａ（図８）を形成するためにマスクが提供される。但し、これは例示的なものであって、第１ダミー孔ＤＨ－１ａ（図８）の形成方法はこれに限定されない。
【0134】
シリコン半導体パターンＳＰ１が対応する信号ライン及び／または発光素子に電気的に連結されるように第１コンタクト孔ＣＨ１が形成される。第１コンタクト孔ＣＨ１を形成するステップで第１ダミー孔ＤＨ－１が形成される。第１ダミー孔ＤＨ－１と第１コンタクト孔ＣＨ１は同じステップで形成される。例えば、第１ダミー孔ＤＨ－１と第１コンタクト孔ＣＨ１は同時にエッチングされる。
【0135】
第１コンタクト孔ＣＨ１はシリコン半導体パターンＳＰ１の上側に配置される第２乃至第５絶縁層２０、３０、４０、５０を貫通するように形成される。第１コンタクト孔ＣＨ１は第１ソース領域ＳＥ１及び第１ドレイン領域ＤＥ１に電気的に連結される。
【0136】
第１ダミー孔ＤＨ－１は第２半導体パターンＳＰ２の端から離隔距離が１０μｍ以下の位置に形成される。第１ダミー孔ＤＨ－１を形成するステップは、酸化物トランジスタＯ－ＴＦＴと接触する絶縁層をエッチングするステップと、エッチングされた領域に熱を提供するステップと、を含む。第１乃至第５絶縁層１０、２０、３０、４０、５０を貫通する第１ダミー孔ＤＨ－１が形成されるようにエッチング工程が行われる。次に、エッチングされた領域に熱ＨＴが提供される。熱ＨＴが提供されることで、第１ダミー孔ＤＨ－１を介して水素が排出される。
【0137】
熱ＨＴの提供は、３７０℃以上３９０℃以下の温度で行われる。３７０℃以上３９０℃以下の温度で熱ＨＴが提供されることで水素（Ｈ２）が排出される。水素が排出されなければ、水素は酸化物トランジスタの閾値電圧を負の値に移動させ、表示パネルの信頼性を低下させる。
【0138】
３７０℃未満の温度で熱が提供される場合には、水素の排出が容易ではなくなり、３９０℃超過の温度で熱が提供される場合には、表示パネルを構成する部材が損傷する。第１ダミー孔ＤＨ－１を形成するステップにおいて、３７０℃以上３９０℃以下の温度で熱が提供されるステップを含む本発明の一実施形態の表示パネルの製造方法は優れた製造信頼性を示す。本発明の一実施形態の表示パネルの製造方法から製造された本発明の一実施形態の表示パネルは優れた信頼性を示す。
【0139】
本発明の一実施形態において、第２ダミー孔ＤＨ－２は第１ダミー孔ＤＨ－１と同じステップで形成される。第２ダミー孔ＤＨ－２は第１半導体パターンＳＰ１及び第１ゲートＧＴ１と離隔するように形成される。第２ダミー孔ＤＨ－２は、シリコントランジスタＳ－ＴＦＴと接触する第１絶縁層１０及び第２絶縁層２０を貫通する用に形成される。また、第２ダミー孔ＤＨ－２は、酸化物トランジスタＯ－ＴＦＴと上側及び下側で接触する第３乃至第５絶縁層３０、４０、５０を貫通するように形成される。第１乃至第５絶縁層１０、２０、３０、４０、５０を貫通するようにエッチング工程が行われて第２ダミー孔ＤＨ－２が形成される。エッチング工程の後、熱ＨＴが提供されて、第２ダミー孔ＤＨ－２を介して水素が排出される。
【0140】
熱ＨＴの提供は、３７０℃以上３９０℃以下の温度で行われる。３７０℃以上３９０℃以下の温度で熱ＨＴが提供されることで水素（Ｈ２）が排出される。水素が排出されない場合には、水素はシリコントランジスタの駆動能力を低下させる。第２ダミー孔ＤＨ－２を形成するステップにおいて、３７０℃以上３９０℃以下の温度で熱が提供されるステップを含む本発明の一実施形態の表示パネルの製造方法は優れた製造信頼性を示す。本発明の一実施形態の表示パネルの製造方法から製造された本発明の一実施形態の表示パネルは優れた信頼性を示す。
【0141】
熱ＨＴを提供して水素を排出した後、洗浄するステップが行われる。第１コンタクト孔ＣＨ１、第１ダミー孔ＤＨ－１、及び第２ダミー孔ＤＨ－２を形成するステップの後、洗浄のための溶液などが提供される。
【0142】
図１２を参照すると、次に第２コンタクト孔ＣＨ２が形成される。第２コンタクト孔ＣＨ２は、シリコントランジスタＳ－ＴＦＴの第１ゲートＧＴ１が対応する信号ラインまたは発光素子ＬＤに電気的に連結されるように形成される。この際、第２コンタクト孔ＣＨ２は第１ゲートＧＴ１の上側に配置される第２乃至第５絶縁層２０、３０、４０、５０を貫通するように形成される。
【0143】
また、第２コンタクト孔ＣＨ２は、酸化物トランジスタＯ－ＴＦＴの第３ゲートＧＴ２－２が対応する信号ラインまたは発光素子ＬＤに電気的に連結されるように形成される。この際、第２コンタクト孔ＣＨ２は第３乃至第５絶縁層３０、４０、５０を貫通するように形成される。第２コンタクト孔ＣＨ２を形成するステップはエッチングするステップを含み、熱を提供するステップを含まない。
【0144】
図１３を参照すると、第２コンタクト孔ＣＨ２が形成された後、第３コンタクト孔ＣＨ３が形成される。第３コンタクト孔ＣＨ３は、第２ゲートＧＴ２－１が対応する信号ラインまたは発光素子ＬＤに電気的に連結されるように形成される。この際、第３コンタクト孔ＣＨ３は第２ゲートＧＴ２－１の上側に配置される第５絶縁層５０を貫通する。
【0145】
また、第３コンタクト孔ＣＨ３は、第２半導体パターンＳＰ２が対応する信号ラインまたは発光素子ＬＤに電気的に連結されるように形成される。この際、第３コンタクト孔ＣＨ３は第２半導体パターンＳＰ２の上側に配置される第４絶縁層４０及び第５絶縁層５０を貫通するように形成される。第３コンタクト孔ＣＨ３を形成するステップはエッチングするステップを含み、熱を提供するステップを含まない。
【0146】
図１４では、第１ダミー孔ＤＨ－１に第１金属物質を提供して第１ダミー導電パターンＤＣ－１が形成され、第２ダミー孔ＤＨ－２に第２金属物質を提供して第２ダミー導電パターンＤＣ－２が形成されていることを示している。第１金属物質と第２金属物質は同じである。また、第１乃至第３コンタクト孔ＣＨ１、ＣＨ２、ＣＨ３に金属物質が提供される。例えば、第１乃至第３コンタクト孔ＣＨ１、ＣＨ２、ＣＨ３に提供される金属物質、第１金属物質、及び第２金属物質は同じである。但し、本発明の一実施形態はこれに限らず、第１乃至第３コンタクト孔ＣＨ１、ＣＨ２、ＣＨ３に提供される金属物質のうち少なくとも一つは第１金属物質と異なってもよい。
【0147】
以下では本発明の各実施形態及び比較例を参照しながら、本発明の一実施形態による表示パネルについて詳細に説明する。以下に示す各実施形態は本発明の理解を助けるための一例示であって、本発明の範囲はこれに限定されない。
【0148】
図１５Ａ及び図１５Ｂは、比較例及び本発明の一実施形態の表示パネルにおける酸化物トランジスタの電圧Ｖｇによる電流Ｉｄを測定して示すグラフである。図１５Ａの比較例１乃至３はダミー孔が形成されていない表示パネルであり、同じ表示パネルを３つ提供したものである。図１５Ｂの実施形態１乃至３はダミー孔が形成されている表示パネルであり、同じ表示パネルを３つ提供したものである。つまり、図１５Ｂの実施形態１乃至３は本発明の一実施形態による表示パネルである。
【0149】
図１５Ａ及び図１５Ｂを参照すると、図１５Ａの比較例１乃至３に比べ、図１５Ｂの実施形態１乃至３は電圧が０に近接した値を示し、電流値も類似したレベルを示すことが分かる。つまり、ダミー孔が形成されている実施形態１乃至３は駆動特性が安定化していることが分かる。ダミー孔が形成されていない比較例１乃至３は、ダミー孔が形成されていないことで電圧が負の値に移動しており、電流値の偏差が相対的に大きいことが分かる。つまり、ダミー孔が形成されていない比較例１乃至３は駆動特性が不安定なことが分かる。それによって、本発明の一実施形態において、酸化物トランジスタと接触する絶縁層を貫通するダミー孔が形成されている表示パネルは優れた信頼性を示すと判断される。
【0150】
図１６Ａ乃至図１６Ｅは、ダミー孔が形成されている本発明の一実施形態の表示パネルにおける酸化物トランジスタの電圧Ｖｇによる電流Ｉｄを測定して示すグラフである。図１６Ａ乃至図１６Ｅの各実施形態はダミー孔と半導体パターンとの間の離隔距離のみ異なっており、離隔距離が１０μｍ以下である。つまり、各実施形態ＥＡ１乃至ＥＡ３、ＥＢ１乃至ＥＢ３、ＥＣ１乃至ＥＣ３、ＥＤ１乃至ＥＤ３、及びＥＥ１乃至ＥＥ３は本発明の一実施形態によるダミー孔と半導体パターンとの間の離隔距離の範囲を満足する。
【0151】
図１６Ａの各実施形態ＥＡ１乃至ＥＡ３は離隔距離が約７．４μｍであって、同じ表示パネルを３つ提供したものである。図１６Ｂの各実施形態ＥＢ１乃至ＥＢ３は離隔距離が約６．４μｍであって、同じ表示パネルを３つ提供したものである。図１６Ｃの各実施形態ＥＣ１乃至ＥＣ３は離隔距離が約５．４μｍであって、同じ表示パネルを３つ提供したものである。図１６Ｄの各実施形態ＥＤ１乃至ＥＤ３は離隔距離が約４．４μｍであって、同じ表示パネルを３つ提供したものである。図１６Ｅの各実施形態ＥＥ１乃至ＥＥ３は離隔距離が約３．４μｍであって、同じ表示パネルを３つ提供したものである。
【0152】
図１６Ａ乃至図１６Ｅを参照すると、ダミー孔と半導体パターンとの間の離隔距離が１０μｍ以下である本発明の一実施形態の表示パネルにおいて、酸化物トランジスタは駆動特性が安定化していることが分かる。また、離隔距離が相対的に短くなるほど酸化物トランジスタは優れた駆動特性を示すことが分かる。それによって、本発明の一実施形態において、ダミー孔と半導体パターンとの間の離隔距離が１０μｍ以下である表示パネルのトランジスタは駆動特性が安定化される。
【0153】
本発明の一実施形態の表示パネルの製造方法は、ベース層の上側に酸化物半導体パターン、第１絶縁層、ゲートを順次に形成するステップを含み、酸化物半導体パターン及びゲートと離隔されたようにダミー孔を形成するステップを含む。また、本発明の一実施形態の表示パネルの製造方法は、ダミー孔に金属物資を提供してダミー導電パターンを形成するステップを含む。第１絶縁層は酸化物半導体パターン及びゲートと接触するように形成されるが、ダミー孔は第１絶縁層を貫通するように形成される。ダミー孔は酸化物半導体パターンを含むトランジスタと接触する第１絶縁層を貫通するように形成され、不必要な水素を除去するための通路として使用される。それによって、酸化物半導体パターンを含むトランジスタと接触する第１絶縁層を貫通するようにダミー孔を形成するステップを含む本発明の一実施形態の表示パネルの製造方法は、優れた製造信頼性を示す。
【0154】
本発明の一実施形態の表示パネルは、絶縁層、絶縁層の上側に配置される発光素子、発光素子に電気的に連結されるトランジスタを含む。トランジスタは、酸化物半導体パターンと、酸化物半導体パターンの上側に配置されるゲートとを含む。本発明の一実施形態の表示パネルにおいて、絶縁層のうち酸化物半導体パターンを含むトランジスタと接触する接触絶縁層を貫通する第１ダミー孔が定義されるが、第１ダミー孔の内には第１ダミー導電パターンが配置される。第１ダミー孔が定義された本発明の一実施形態の表示パネルは、水素が排出されることで優れた信頼性を示す。
【0155】
本発明の一実施形態として例示した表示パネル及び表示パネルの製造方法の各種構成は、本発明の趣旨を逸脱しない範囲で相互に矛盾しない限り、適宜入れ替え可能である。また、本発明の一実施形態として例示した表示パネル及び表示パネルの製造方法の各種構成は、本発明の趣旨を逸脱しない範囲で相互に矛盾しない限り、適宜組み合わせてもよい。
【0156】
本発明の好ましい各実施形態を説明したが、当該技術分野における当業者または当該技術分野における通常の知識を有する者であれば、後述する特許請求の範囲に記載された本発明の思想及び技術領域から逸脱しない範囲内で、本発明を様々に修正及び変更可能である。
【0157】
よって、本発明の技術的範囲は明細書の詳細な説明に記載の内容に限らず、特許請求の範囲によって決められる。
【符号の説明】
【0158】
ＤＰ：表示パネル、ＬＤ：発光素子、ＳＰ２：酸化物半導体パターン、ＧＴ２－１：第１ゲート、Ｏ－ＴＦＴ：第１トランジスタ、ＤＣ－１：第１ダミー導電パターン、ＤＨ－１：第１ダミー孔
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図16A】
【図16B】
【図16C】
【図16D】
【図16E】
