知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024003662
(43)【公開日】2024-01-15
(54)【発明の名称】デジタル移相器
(51)【国際特許分類】
H01P 1/185 20060101AFI20240105BHJP
H01P 1/02 20060101ALI20240105BHJP
【ＦＩ】
H01P1/185
H01P1/02 A
【審査請求】有
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022102955
(22)【出願日】2022-06-27
(11)【特許番号】
(45)【特許公報発行日】2023-02-08
(71)【出願人】
【識別番号】000005186
【氏名又は名称】株式会社フジクラ
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】上道 雄介
(57)【要約】
【課題】接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができるデジタル移相器を提供する。
【解決手段】デジタル移相器１００は、複数のデジタル移相回路１０が縦続接続された複数のデジタル移相回路群３０と、２つのデジタル移相回路群３０の間を接続する１つ以上のベンド型の接続部２０とを備え、少なくとも１つのデジタル移相回路群３０をなすデジタル移相回路１０の少なくとも１つは、移相量の分布を緩和する緩和回路ＲＣとされている。
【選択図】図１
【解決手段】デジタル移相器１００は、複数のデジタル移相回路１０が縦続接続された複数のデジタル移相回路群３０と、２つのデジタル移相回路群３０の間を接続する１つ以上のベンド型の接続部２０とを備え、少なくとも１つのデジタル移相回路群３０をなすデジタル移相回路１０の少なくとも１つは、移相量の分布を緩和する緩和回路ＲＣとされている。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、
２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、
を備え、
前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記内側線路の外側に設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサを少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされている、
デジタル移相器。
２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、
を備え、
前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記内側線路の外側に設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサを少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされている、
デジタル移相器。
【請求項2】
前記緩和回路は、前記緩和回路以外の前記デジタル移相回路と比較して大きな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凹部を緩和する第１緩和回路と、
前記緩和回路以外の前記デジタル移相回路と比較して小さな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凸部を緩和する第２緩和回路と、
の少なくとも一方を含む請求項１記載のデジタル移相器。
前記緩和回路以外の前記デジタル移相回路と比較して小さな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凸部を緩和する第２緩和回路と、
の少なくとも一方を含む請求項１記載のデジタル移相器。
【請求項3】
両端が前記接続部に接続される少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは前記第１緩和回路とされている、請求項２記載のデジタル移相器。
【請求項4】
前記デジタル移相回路における前記低遅延モードに設定するか又は前記高遅延モードに設定するかの制御は、最も外側に位置する２つの前記デジタル移相回路のうち、前記コンデンサが設けられている側の前記デジタル移相回路から開始され、前記デジタル移相回路の接続順に順次行われる、請求項２記載のデジタル移相器。
【請求項5】
前記デジタル移相回路が制御される方向における少なくとも１つの前記接続部の後側に位置する少なくとも１つの前記デジタル移相回路は、前記第１緩和回路とされている、請求項４記載のデジタル移相器。
【請求項6】
前記デジタル移相回路が制御される方向における少なくとも１つの前記接続部の前側に位置する少なくとも１つの前記デジタル移相回路は、前記第２緩和回路とされている、請求項４記載のデジタル移相器。
【請求項7】
前記第１緩和回路は、長さが前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも大きいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも大きいという条件のうち少なくとも１つを満足し、
前記第２緩和回路は、長さが前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件のうち少なくとも１つを満足する、
請求項２から請求項６の何れか一項に記載のデジタル移相器。
前記第２緩和回路は、長さが前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件のうち少なくとも１つを満足する、
請求項２から請求項６の何れか一項に記載のデジタル移相器。
【請求項8】
前記デジタル移相回路は、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記コンデンサを接続するか否かを切り替える電子スイッチを備える、請求項１から請求項６の何れか一項に記載のデジタル移相器。
【請求項9】
前記接続部は、２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記信号線路同士を接続する第１の接続線路と、
２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記内側線路同士を接続する第２の接続線路と、
前記第１の接続線路及び前記第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、
少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、
を備える請求項１から請求項６の何れか一項に記載のデジタル移相器。
２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記内側線路同士を接続する第２の接続線路と、
前記第１の接続線路及び前記第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、
少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、
を備える請求項１から請求項６の何れか一項に記載のデジタル移相器。
【請求項10】
前記接続部は、２つの前記デジタル移相回路群の最端部に位置する前記デジタル移相回路の前記外側線路同士を接続する第３の接続線路を備える請求項９記載のデジタル移相器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル移相器に関する。
【背景技術】
【0002】
下記非特許文献１には、マイクロ波、準ミリ波、又はミリ波等の高周波信号を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、実際には多数が縦続接続された状態で半導体基板上に実装される。即ち、デジタル移相回路は、実際のデジタル移相器の構成における単位ユニットであり、数十個が縦続接続されることによって所望の機能を発揮する。
【0003】
デジタル移相器の構成が、上記のデジタル移相回路が一列に繋げられた構成である場合にはデジタル移相器の長さが長くなる。デジタル移相器の長さを短くするためには、デジタル移相器の構成を、折れ曲がりの構造を有するベンド型の線路等の接続部を用いて折り曲げた構成にすることが考えられる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、多数のデジタル移相回路が縦続接続された構成のデジタル位相器においては、移相量に分布が生じないことが望ましい。しかしながら、上述したベンド型の線路等の接続部を用いて折り曲げた構成のデジタル位相器は、良好な入出力インピーダンス整合が取られている状況においても、接続部の前後で生ずる微弱な反射に起因して移相量に分布が生じてしまう。
【0006】
本発明は、上記事情に鑑みてなされたものであり、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができるデジタル移相器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明の第１の態様によるデジタル移相器（１００）は、複数のデジタル移相回路（１０）が縦続接続された複数のデジタル移相回路群（３０）と、２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部（２０）と、を備え、前記デジタル移相回路は、信号線路（１）、前記信号線路の両側に設けられた一対の内側線路（２）、前記内側線路の外側に設けられた一対の外側線路（３）、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体（４ａ）、前記外側線路の各他端に接続された第２の接地導体（４ｂ）、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ（７ａ、７ｂ）、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサ（５）を少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路（ＲＣ）とされている。
【0008】
本発明の第１の態様によるデジタル移相器では、接続部を介して接続される少なくとも１つのデジタル移相回路群をなすデジタル移相回路の少なくとも１つが、移相量の分布を緩和する緩和回路とされている。これにより、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができる。
【0009】
また、本発明の第２の態様によるデジタル移相器は、本発明の第１の態様によるデジタル移相器において、前記緩和回路が、前記緩和回路以外の前記デジタル移相回路と比較して大きな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凹部を緩和する第１緩和回路（ＲＣ１）と、前記緩和回路以外の前記デジタル移相回路と比較して小さな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凸部を緩和する第２緩和回路（ＲＣ２）と、の少なくとも一方を含む。
【0010】
また、本発明の第３の態様によるデジタル移相器は、本発明の第２の態様によるデジタル移相器において、両端が前記接続部に接続される少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは前記第１緩和回路とされている。
【0011】
また、本発明の第４の態様によるデジタル移相器は、本発明の第２又は第３の態様によるデジタル移相器において、前記デジタル移相回路における前記低遅延モードに設定するか又は前記高遅延モードに設定するかの制御は、最も外側に位置する２つの前記デジタル移相回路のうち、前記コンデンサが設けられている側の前記デジタル移相回路から開始され、前記デジタル移相回路の接続順に順次行われる。
【0012】
また、本発明の第５の態様によるデジタル移相器は、本発明の第４の態様によるデジタル移相器において、前記デジタル移相回路が制御される方向における少なくとも１つの前記接続部の後側に位置する少なくとも１つの前記デジタル移相回路が、前記第１緩和回路とされている。
【0013】
また、本発明の第６の態様によるデジタル移相器は、本発明の第４の態様によるデジタル移相器において、前記デジタル移相回路が制御される方向における少なくとも１つの前記接続部の前側に位置する少なくとも１つの前記デジタル移相回路は、前記第２緩和回路とされている。
【0014】
また、本発明の第７の態様によるデジタル移相器は、本発明の第２から第６の何れかの態様によるデジタル移相器において、前記第１緩和回路が、長さが前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも大きいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも大きいという条件のうち少なくとも１つを満足し、前記第２緩和回路が、長さが前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件のうち少なくとも１つを満足する。
【0015】
また、本発明の第８の態様によるデジタル移相器は、本発明の第１から第７の何れかの態様によるデジタル移相器において、前記デジタル移相回路が、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記コンデンサを接続するか否かを切り替える電子スイッチ（７ｄ）を備える。
【0016】
また、本発明の第９の態様によるデジタル移相器は、本発明の第１から第８の何れかの態様によるデジタル移相器において、前記接続部が、２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記信号線路同士を接続する第１の接続線路（２１）と、２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記内側線路同士を接続する第２の接続線路（２２）と、前記第１の接続線路及び前記第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層（２４、２５）と、少なくとも前記第２の接続線路と前記グランド層とを接続するビアホール（４０、４２）と、を備える。
【0017】
また、本発明の第１０の態様によるデジタル移相器は、本発明の第９の態様によるデジタル移相器において、前記接続部が、２つの前記デジタル移相回路群の最端部に位置する前記デジタル移相回路の前記外側線路同士を接続する第３の接続線路（２３）を備える。
【発明の効果】
【0018】
本発明によれば、接続部の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができるという効果がある。
【図面の簡単な説明】
【0019】
【図1】本発明の一実施形態によるデジタル移相器の概略構成を示す平面図である。
【図2】本発明の一実施形態におけるデジタル移相回路の構成を示す斜視図である。
【図3】本発明の一実施形態におけるデジタル移相回路の高遅延モードを説明する図である。
【図4】本発明の一実施形態におけるデジタル移相回路の低遅延モードを説明する図である。
【図5】本発明の一実施形態における緩和回路のうちの第１緩和回路を説明する図である。
【図6】本発明の一実施形態における緩和回路のうちの第２緩和回路を説明する図である。
【図7】本発明の一実施形態における接続部の要部構成を示す平面図である。
【図9】本発明の一実施形態における接続部の変形例を示す断面図である。
【図10】デジタル移相器において生ずる移相量の分布の一例を示す図である。
【発明を実施するための形態】
【0020】
以下、図面を参照して本発明の実施形態によるデジタル移相器について詳細に説明する。尚、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。
【0021】
〈デジタル移相器〉
図１は、本発明の一実施形態によるデジタル移相器の概略構成を示す平面図である。図１に示す通り、本実施形態のデジタル移相器１００は、複数のデジタル移相回路１０（１０－１～１０－４０）と、複数の接続部２０（２０－１～２０－３）とを備える。このようなデジタル移相器１００は、所定の周波数帯域の信号Ｓを、縦続接続された複数のデジタル移相回路１０によって移相する。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域を有する高周波信号である。
図１は、本発明の一実施形態によるデジタル移相器の概略構成を示す平面図である。図１に示す通り、本実施形態のデジタル移相器１００は、複数のデジタル移相回路１０（１０－１～１０－４０）と、複数の接続部２０（２０－１～２０－３）とを備える。このようなデジタル移相器１００は、所定の周波数帯域の信号Ｓを、縦続接続された複数のデジタル移相回路１０によって移相する。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域を有する高周波信号である。
【0022】
複数のデジタル移相回路１０は、電気的に縦続接続されている。図１では、４０個のデジタル移相回路１０（１０－１～１０－４０）が縦続接続されている例を図示しているが、縦続接続されるデジタル移相回路１０の数は任意である。図１に示す例では、説明の便宜上、縦続接続されている４０個のデジタル移相回路１０を、信号Ｓが流れる順番に、デジタル移相回路１０－１，１０－２，…，１０－４０としている。但し、信号Ｓが流れる方向は逆でもよい。
【0023】
ここで、デジタル移相回路１０は、複数個を単位としてデジタル移相回路群３０を構成する。具体的に、１番目から１０番目までのデジタル移相回路１０－１～１０－１０は、デジタル移相回路群３０－１を構成し、１１番目から２０番目までのデジタル移相回路１０－１１～１０－２０は、デジタル移相回路群３０－２を構成する。また、２１番目から３０番目までのデジタル移相回路１０－２１～１０－３０は、デジタル移相回路群３０－３を構成し、３１番目から４０番目までのデジタル移相回路１０－３１～１０－４０は、デジタル移相回路群３０－４を構成する。
【0024】
換言すると、デジタル移相器１００は、複数のデジタル移相回路１０－１～１０－１０が縦続接続されたデジタル移相回路群３０－１と、複数のデジタル移相回路１０－１１～１０－２０が縦続接続されたデジタル移相回路群３０－２とを有する。また、デジタル移相器１００は、複数のデジタル移相回路１０－２１～１０－３０が縦続接続されたデジタル移相回路群３０－３と、複数のデジタル移相回路１０－３１～１０－４０が縦続接続されたデジタル移相回路群３０－４とを有する。
【0025】
ここで、本実施形態では、デジタル移相回路１０－１～１０－４０の少なくとも１つが、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和する緩和回路ＲＣとされている。緩和回路ＲＣには、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とがある。第１緩和回路ＲＣ１は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して大きな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凹部（図１０参照）を緩和する回路である。第２緩和回路ＲＣ２は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０と比較して小さな移相量を有するデジタル移相回路１０であって、上記の移相量の分布の凸部（図１０参照）を緩和する回路である。
【0026】
図１では、デジタル移相回路１０－１０，１０－１１が緩和回路ＲＣとされている例を図示している。例えば、デジタル移相回路１０－１０は、第２緩和回路ＲＣ２とされており、デジタル移相回路１０－１１は、第１緩和回路ＲＣ１とされている。尚、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）の具体的構成、及び、デジタル移相回路１０の何れを緩和回路ＲＣにするかの詳細については後述する。
【0027】
接続部２０は、ベンド型の形状を有しており、２つのデジタル移相回路群３０を接続する。図１に示す例において、接続部２０は、１８０°ベンドの形状を有している。具体的に、接続部２０－１は、デジタル移相回路群３０－１の信号Ｓが入力される一端とは反対側の他端と、デジタル移相回路群３０－２の一端とを接続する。接続部２０－２は、デジタル移相回路群３０－２の他端と、デジタル移相回路群３０－３の一端とを接続する。接続部２０－３は、デジタル移相回路群３０－３の他端と、デジタル移相回路群３０－４の一端とを接続する。
【0028】
つまり、接続部２０－１は、デジタル移相回路群３０－１におけるデジタル移相回路１０－１０と、デジタル移相回路群３０－２におけるデジタル移相回路１０－１１とを接続する。接続部２０－２は、デジタル移相回路群３０－２におけるデジタル移相回路１０－２０と、デジタル移相回路群３０－３におけるデジタル移相回路１０－２１とを接続する。接続部２０－３は、デジタル移相回路群３０－３におけるデジタル移相回路１０－３０と、デジタル移相回路群３０－４におけるデジタル移相回路１０－３１とを接続する。
【0029】
デジタル移相回路群３０－１とデジタル移相回路群３０－２とが接続部２０－１によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。また、デジタル移相回路群３０－２とデジタル移相回路群３０－３とが接続部２０－２によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。同様に、デジタル移相回路群３０－３とデジタル移相回路群３０－４とが接続部２０－３によって接続されることにより、信号Ｓの経路が１８０°折り曲げられる。このように、デジタル移相回路群３０－１～３０－４は、互いに並行に配列され、接続部２０－１～２０－３を介してメアンダ状に接続されている。尚、接続部２０の詳細については後述する。
【0030】
〈デジタル移相回路〉
図２は、本発明の一実施形態におけるデジタル移相回路の構成を示す斜視図である。図２に示す通り、デジタル移相回路１０は、信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ、及び第４の電子スイッチ７ｄ）、及びスイッチ制御部８を備える。
図２は、本発明の一実施形態におけるデジタル移相回路の構成を示す斜視図である。図２に示す通り、デジタル移相回路１０は、信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ、及び第４の電子スイッチ７ｄ）、及びスイッチ制御部８を備える。
【0031】
信号線路１は、所定方向に延在する直線状の帯状導体である。即ち、信号線路１は、一定幅Ｗ１、一定厚、及び所定長さを有する長尺板状の導体である。図２に示す例では、信号線路１には、手前側から奥側に向かって信号Ｓが流れる。
【0032】
第１の内側線路２ａは、直線状の帯状導体である。即ち、第１の内側線路２ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、信号線路１の一方側（図１における右側）に所定の距離Ｍ１だけ離間している。
【0033】
第２の内側線路２ｂは、直線状の帯状導体である。即ち、第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、信号線路１の他方側（図１における左側）に所定の距離Ｍ１だけ離間している。
【0034】
第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
【0035】
第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
【0036】
第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。
【0037】
第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂに直交するように設けられている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
【0038】
第１の接地導体４ａは、左右方向における一端（図１における右端）が第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。また、第１の接地導体４ａは、左右方向における他端（図１における左端）が第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。
【0039】
第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚、及び所定長さを有する長尺板状の導体である。
【0040】
第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
【0041】
第２の接地導体４ｂは、左右方向における一端（図１における右端）が第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。また、第２の接地導体４ｂは、左右方向における他端（図１における左端）が第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。即ち、第２の接地導体４ｂは、左右方向における位置が第１の接地導体４ａと同一である。
【0042】
コンデンサ５は、信号線路１の他端と第２の接地導体４ｂとの間に設けられる。例えば、コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が第４の電子スイッチ７ｄに対して電気的に接続されている。例えば、コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。尚、コンデンサ５は、平行平板の対向面積に応じた静電容量Ｃａを有する。但し、コンデンサ５は平行平板コンデンサに替えて、櫛歯型コンデンサを用いてもよい。
【0043】
複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ａは、上下方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0044】
接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様に上下方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0045】
接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｃは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0046】
接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｄは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
【0047】
接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｅは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。
【0048】
接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的且つ機械的に接続する導体である。例えば、接続導体６ｆは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。
【0049】
接続導体６ｇは、信号線路１の他端とコンデンサ５の上部電極とを電気的且つ機械的に接続する導体である。例えば、接続導体６ｇは、上下方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）がコンデンサ５の上部電極に接続する。
【0050】
第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。第１の電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。
【0051】
第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。第１の電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0052】
第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。第２の電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
【0053】
第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第２の電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0054】
第３の電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。第３の電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。尚、図２に示す例では、第３の電子スイッチ７ｃは、信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。尚、第３の電子スイッチ７ｃは、必要がなければ使用しなくてもよい。
【0055】
第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第３の電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0056】
第４の電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、コンデンサ５に対して直列に接続される。第４の電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。図２に示す例では、第４の電子スイッチ７ｄは、ドレイン端子がコンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
【0057】
第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第４の電子スイッチ７ｄは、スイッチ制御部８の制御によって、コンデンサ５の下部電極及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0058】
スイッチ制御部８は、複数の電子スイッチ７である第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ、及び第４の電子スイッチ７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。
【0059】
図２ではデジタル移相回路１０の機械的構造が解り易いようにデジタル移相回路１０を斜視した模式図を示しているが、実際のデジタル移相回路１０は、半導体製造技術を利用することにより、多層構造物として形成される。
【0060】
一例として、デジタル移相回路１０は、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ、及び第２の外側線路３ｂが第１の導電層に形成されている。第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する第２の導電層に形成されている。第１の導電層に形成された構成要素と第２の導電層に形成された構成要素とは、ビアホール（via hole）によって相互に接続される。複数の接続導体６は、絶縁層内に埋設されたビアホールに相当する。
【0061】
次に、本実施形態におけるデジタル移相回路１０の動作について説明する。デジタル移相回路１０は、動作モードとして、高遅延モードと低遅延モードとを有する。デジタル移相回路１０は、高遅延モード又は低遅延モードで動作する。
【0062】
《高遅延モード》
図３は、本発明の一実施形態におけるデジタル移相回路の高遅延モードを説明する図である。高遅延モードは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図３に示す通り、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。
図３は、本発明の一実施形態におけるデジタル移相回路の高遅延モードを説明する図である。高遅延モードは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図３に示す通り、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。
【0063】
第１の電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとの電気的な接続が遮断された状態となる。第２の電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとの電気的な接続が遮断された状態となる。第４の電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。
【0064】
信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図３に示す通り、第１の外側線路３ａ及び第２の外側線路３ｂを流れる。
【0065】
高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値Ｌが高い。高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。また、第４の電子スイッチ７ｄが閉状態になることで、信号線路１の他端と第２の接地導体４ｂとがコンデンサ５で電気的に接続されるため、デジタル移相回路１０の静電容量値Ｃも高い。よって、高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。
【0066】
《低遅延モード》
図４は、本発明の一実施形態におけるデジタル移相回路の低遅延モードを説明する図である。低遅延モードは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示す通り、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。
図４は、本発明の一実施形態におけるデジタル移相回路の低遅延モードを説明する図である。低遅延モードは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示す通り、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。
【0067】
第１の電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとが電気的に接続された状態となる。第２の電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとが電気的に接続された状態となる。
【0068】
信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ２が流れる。低遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図４に示す通り、第１の内側線路２ａ及び第２の内側線路２ｂを流れる。
【0069】
低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値Ｌが低い。低遅延モードでの遅延量は、高遅延モードでの遅延量よりも小さくなる。また、信号線路１の他端にはコンデンサ５が接続されているが、第４の電子スイッチ７ｄが開状態であるため、コンデンサ５の静電容量は機能せず（信号線路１からは見えず）コンデンサ５の静電容量に比べて極めて小さい寄生容量が存在するのみである。よって、低遅延モードでは、高遅延モードよりも小さい遅延量を得ることができる。
【0070】
ここで、低遅延モードでは、第３の電子スイッチ７ｃが閉状態に制御されることにより、信号線路１の損失を意図的に増加させることも可能である。これは、低遅延モードにおける高周波信号の損失を高遅延モードにおける高周波信号の損失と同程度とするためのものである。
【0071】
即ち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路１０から出力される高周波信号の振幅差を招来させるものである。このような事情に対して、デジタル移相回路１０では、低遅延モードで第３の電子スイッチ７ｃを閉状態に制御することにより、上記振幅差を解消することもある。
【0072】
〈緩和回路〉
《第１緩和回路》
図５は、本発明の一実施形態における緩和回路のうちの第１緩和回路を説明する図である。第１緩和回路ＲＣ１の基本的な構成は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０（以下、「標準デジタル移相回路ＳＴ」という）とほぼ同様である。但し、第１緩和回路ＲＣ１は、標準デジタル移相回路ＳＴと比較して大きな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
《第１緩和回路》
図５は、本発明の一実施形態における緩和回路のうちの第１緩和回路を説明する図である。第１緩和回路ＲＣ１の基本的な構成は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）以外のデジタル移相回路１０（以下、「標準デジタル移相回路ＳＴ」という）とほぼ同様である。但し、第１緩和回路ＲＣ１は、標準デジタル移相回路ＳＴと比較して大きな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
【0073】
具体的に、第１緩和回路ＲＣ１は、以下に列挙する条件の少なくとも１つを満足する構成である。
・条件１：長さが標準デジタル移相回路ＳＴよりも長い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも短い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも長い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも大きい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも大きい
・条件１：長さが標準デジタル移相回路ＳＴよりも長い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも短い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも長い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも大きい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも大きい
【0074】
図５（ａ）は、上記の「条件１」を満足する第１緩和回路ＲＣ１を示す図である。図５（ａ）に示す第１緩和回路ＲＣ１は、長さ（信号線路１、内側線路２、外側線路３等の長さ）Ｐａが、標準デジタル移相回路ＳＴの長さＰよりも長い。
【0075】
図５（ｂ）は、上記の「条件２」を満足する第１緩和回路ＲＣ１を示す図である。図５（ｂ）に示す第１緩和回路ＲＣ１は、信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑａが、標準デジタル移相回路ＳＴにおける信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑよりも短い。
【0076】
図５（ｃ）は、上記の「条件３」を満足する第１緩和回路ＲＣ１を示す図である。図５（ｃ）に示す第１緩和回路ＲＣ１は、信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒａが、標準デジタル移相回路ＳＴにおける信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒよりも長い。
【0077】
図５（ｄ）は、上記の「条件４」を満足する第１緩和回路ＲＣ１を示す図である。図５（ｄ）に示す第１緩和回路ＲＣ１は、コンデンサ５の大きさが、標準デジタル移相回路ＳＴにおけるコンデンサ５の大きさよりも大きい。尚、図示は省略しているが、上記の「条件５」を満足する第１緩和回路ＲＣ１は、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂ（図２～４参照）の大きさが、標準デジタル移相回路ＳＴの第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの大きさよりも大きい。
【0078】
第１緩和回路ＲＣ１は、上述の通り、標準デジタル移相回路ＳＴと比較して大きな移相量を有する。このため、標準デジタル移相回路ＳＴに代えて第１緩和回路ＲＣ１を用いることで、移相量を大きくすることができる。従って、例えば、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凹部（図１０参照）を有している場合には、第１緩和回路ＲＣ１を用いることで、その凹部を緩和することができる。
【0079】
《第２緩和回路》
図６は、本発明の一実施形態における緩和回路のうちの第２緩和回路を説明する図である。第２緩和回路ＲＣ２の基本的な構成は、第１緩和回路ＲＣ１と同様に、標準デジタル移相回路ＳＴとほぼ同様である。但し、第２緩和回路ＲＣ２は、標準デジタル移相回路ＳＴと比較して小さな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
図６は、本発明の一実施形態における緩和回路のうちの第２緩和回路を説明する図である。第２緩和回路ＲＣ２の基本的な構成は、第１緩和回路ＲＣ１と同様に、標準デジタル移相回路ＳＴとほぼ同様である。但し、第２緩和回路ＲＣ２は、標準デジタル移相回路ＳＴと比較して小さな移相量を有するように、標準デジタル移相回路ＳＴとは若干構成が異なる。
【0080】
具体的に、第２緩和回路ＲＣ２は、以下に列挙する条件の少なくとも１つを満足する構成である。
・条件１：長さが標準デジタル移相回路ＳＴよりも短い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも長い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも短い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも小さい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも小さい
・条件１：長さが標準デジタル移相回路ＳＴよりも短い
・条件２：信号線路１と内側線路２との距離が標準デジタル移相回路ＳＴよりも長い
・条件３：信号線路１と外側線路３との距離が標準デジタル移相回路ＳＴよりも短い
・条件４：コンデンサ５が標準デジタル移相回路ＳＴよりも小さい
・条件５：電子スイッチ７ａ，７ｂが標準デジタル移相回路ＳＴよりも小さい
【0081】
図６（ａ）は、上記の「条件１」を満足する第２緩和回路ＲＣ２を示す図である。図６（ａ）に示す第２緩和回路ＲＣ２は、長さ（信号線路１、内側線路２、外側線路３等の長さ）Ｐａが、標準デジタル移相回路ＳＴの長さＰよりも短い。
【0082】
図６（ｂ）は、上記の「条件２」を満足する第２緩和回路ＲＣ２を示す図である。図６（ｂ）に示す第２緩和回路ＲＣ２は、信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑａが、標準デジタル移相回路ＳＴにおける信号線路１と内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）との距離Ｑよりも長い。
【0083】
図６（ｃ）は、上記の「条件３」を満足する第２緩和回路ＲＣ２を示す図である。図６（ｃ）に示す第２緩和回路ＲＣ２は、信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒａが、標準デジタル移相回路ＳＴにおける信号線路１と外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）との距離Ｒよりも短い。
【0084】
図６（ｄ）は、上記の「条件４」を満足する第２緩和回路ＲＣ２を示す図である。図６（ｄ）に示す第２緩和回路ＲＣ２は、コンデンサ５の大きさが、標準デジタル移相回路ＳＴにおけるコンデンサ５の大きさよりも小さい。尚、図示は省略しているが、上記の「条件５」を満足する第２緩和回路ＲＣ２は、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂ（図２～４参照）の大きさが、標準デジタル移相回路ＳＴの第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの大きさよりも小さい。
【0085】
第２緩和回路ＲＣ２は、上述の通り、標準デジタル移相回路ＳＴと比較して小さな移相量を有する。このため、標準デジタル移相回路ＳＴに代えて第２緩和回路ＲＣ２を用いることで、移相量を小さくすることができる。従って、例えば、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凸部を有している場合（図１０参照）には、第２緩和回路ＲＣ２を用いることで、その凸部を緩和することができる。
【0086】
〈接続部〉
図７は、本発明の一実施形態における接続部の要部構成を示す平面図である。図８は、図７中のＡ－Ａ線に沿う矢視断面図である。尚、本実施形態のデジタル移相器１００は、３つの接続部２０（接続部２０－１，２０－２，２０－３）を備えるが、３つの接続部２０は同様の構成であるため、ここでは、接続部２０－１について説明する。図７，図８に示す通り、接続部２０－１は、第１の接続線路２１、第２の接続線路２２、第３の接続線路２３、第１のグランド層２４、及び第２のグランド層２５を備える。
図７は、本発明の一実施形態における接続部の要部構成を示す平面図である。図８は、図７中のＡ－Ａ線に沿う矢視断面図である。尚、本実施形態のデジタル移相器１００は、３つの接続部２０（接続部２０－１，２０－２，２０－３）を備えるが、３つの接続部２０は同様の構成であるため、ここでは、接続部２０－１について説明する。図７，図８に示す通り、接続部２０－１は、第１の接続線路２１、第２の接続線路２２、第３の接続線路２３、第１のグランド層２４、及び第２のグランド層２５を備える。
【0087】
第１の接続線路２１は、例えば、一定幅Ｗ２、一定厚、及び所定長さを有する長尺板状の導体である。第１の接続線路２１は、デジタル移相回路１０－１０の信号線路１と、デジタル移相回路１０－１１の信号線路１とを接続する。デジタル移相回路１０－１０の信号線路１から出力される信号Ｓは、第１の接続線路２１を介してデジタル移相回路１０－１１の信号線路１に入力される。尚、第１の接続線路２１の幅Ｗ２は、信号線路１の幅Ｗ１と同様であってもよいし、幅Ｗ１よりも広くてもよい。
【0088】
第２の接続線路２２は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第２の接続線路２２は、信号線路１の延在方向と同一な方向に延在する。第２の接続線路２２は、第１の接続線路２１と平行に設けられており、所定の距離Ｍ２だけ離間している。具体的には、第２の接続線路２２は、第１の接続線路２１の両側において第１の接続線路２１から所定の距離Ｍ２だけ離間して配置されている。尚、以下の説明において、第１の接続線路２１の一方側に配置された第２の接続線路２２を、「第２の接続線路２２ａ」といい、第１の接続線路２１の他方側に配置された第２の接続線路２２を、「第２の接続線路２２ｂ」という場合がある。
【0089】
所定の距離Ｍ２は、所定の距離Ｍ１と同等であってもよいし、所定の距離Ｍ１よりも短い距離であってもよい。例えば、所定の距離Ｍ１が１０μｍである場合には、所定の距離Ｍ２は１０μｍ未満に設定されてもよい。より好ましくは、所定の距離Ｍ２は、例えば２．５μｍ又は２μｍ以下であり、第１の接続線路２１に対して第２の接続線路２２を可能な限り接近させることが望ましい。本実施形態において、第１の接続線路２１に対し第２の接続線路２２を製造限界又は製造限界近くまで接近させてもよい。
【0090】
第２の接続線路２２は、デジタル移相回路１０－１０の内側線路２と、デジタル移相回路１０－１１の内側線路２とを接続する。図１に示す例では、第２の接続線路２２ａは、一端がデジタル移相回路１０－１０の第１の内側線路２ａに接続され、他端がデジタル移相回路１０－１１の第１の内側線路２ａに接続される。第２の接続線路２２ｂは、一端がデジタル移相回路１０－１０の第２の内側線路２ｂに接続され、他端がデジタル移相回路１０－１１の第２の内側線路２ｂに接続される。
【0091】
第３の接続線路２３は、第１の接続線路２１の一方側及び他方側の両側において、第２の接続線路２２よりも第１の接続線路２１から遠い位置に設けられる帯状導体である。第３の接続線路２３は、第１の接続線路２１に対して第２の接続線路２２を挟んだ状態で第１の接続線路２１から所定距離を隔てて平行に設けられている。尚、以下の説明において、第１の接続線路２１の一方側に配置された第３の接続線路２３を、「第３の接続線路２３ａ」といい、第１の接続線路２１の他方側に配置された第３の接続線路２３を、「第３の接続線路２３ｂ」という場合がある。
【0092】
第３の接続線路２３は、デジタル移相回路１０－１０の外側線路３と、デジタル移相回路１０－１１の外側線路３とを接続する。図１に示す例では、第３の接続線路２３ａは、一端がデジタル移相回路１０－１０の第１の外側線路３ａに接続され、他端がデジタル移相回路１０－１１の第１の外側線路３ａに接続される。第３の接続線路２３ｂは、一端がデジタル移相回路１０－１０の第２の外側線路３ｂに接続され、他端がデジタル移相回路１０－１１の第２の外側線路３ｂに接続される。
【0093】
第１のグランド層２４は、第１の接続線路２１及び第２の接続線路２２から所定距離を隔てた上方に設けられている。第１のグランド層２４は、第１のグランド層２４の幅が少なくとも各第２の接続線路２２の一方側の側面２２０まで延在していることが好ましい。側面２２０とは、第１の接続線路２１が配置されている側とは反対の側面である。
【0094】
第１のグランド層２４は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４０を介して接続されている。ビアホール４０は、図７に示す通り、第２の接続線路２２ａに沿って複数配列されているとともに、第２の接続線路２２ｂに沿って複数配列されている。
【0095】
第２のグランド層２５は、第１の接続線路２１及び第２の接続線路２２から所定距離を隔てた下方に設けられている。第２のグランド層２５は、第２のグランド層２５の幅が少なくとも各第２の接続線路２２の一方側の側面２２０まで延在していることが好ましい。
【0096】
第２のグランド層２５は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４２を介して接続されている。ビアホール４２は、ビアホール４０と同様に、第２の接続線路２２ａに沿って複数配列されているとともに、第２の接続線路２２ｂに沿って複数配列されている。
【0097】
図９は、本発明の一実施形態における接続部の変形例を示す断面図である。図９に示す通り、接続部２０は、第１のグランド層２４が、第３の接続線路２３の上方まで延在し、且つ、第２のグランド層２５が、第３の接続線路２３の下方まで延在するものであってもよい。
【0098】
この変形例において、第１のグランド層２４は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４０を介して接続され、第３の接続線路２３ａ及び第３の接続線路２３ｂのそれぞれに対してビアホール４１を介して接続されている。尚、図９に例示される構成では、ビアホール４１は、第３の接続線路２３ａに沿って複数配列されるとともに、第３の接続線路２３ｂに沿って複数配列される。
【0099】
また、第２のグランド層２５は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４２を介して接続され、第３の接続線路２３ａ及び第３の接続線路２３ｂのそれぞれに対してビアホール４３を介して接続されている。尚、図９に例示される構成では、ビアホール４３は、ビアホール４１と同様に、第３の接続線路２３ａに沿って複数配列されるとともに、第３の接続線路２３ｂに沿って複数配列される。
【0100】
尚、図８及び図９に示す例では、接続部２０－１は、第１のグランド層２４と第２のグランド層２５とを有しているが、これに限定されず、第１のグランド層２４と第２のグランド層２５との少なくとも一方を備えていればよい。即ち、第１の接続線路２１の上方及び下方の少なくとも一方にグランド層が配置されていればよい。
【0101】
〈デジタル移相器の特性〉
図１０は、デジタル移相器において生ずる移相量の分布の一例を示す図である。図１０に示す移相量分布は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）が設けられていないデジタル移相回路についてのものである。尚、図１０に示すグラフは、横軸にデジタル移相回路１０の番号（「１」～「４０」）をとり、縦軸にデジタル移相回路１０毎の移相量をとってある。
図１０は、デジタル移相器において生ずる移相量の分布の一例を示す図である。図１０に示す移相量分布は、緩和回路ＲＣ（第１緩和回路ＲＣ１、第２緩和回路ＲＣ２）が設けられていないデジタル移相回路についてのものである。尚、図１０に示すグラフは、横軸にデジタル移相回路１０の番号（「１」～「４０」）をとり、縦軸にデジタル移相回路１０毎の移相量をとってある。
【0102】
図１０に示す移相量分布は、デジタル移相回路１０－１～１０－４０の全てが高遅延モードに設定されている状態から、デジタル移相回路１０－１～１０－４０の順で、順次低遅延モードへ切り替え制御を行った場合に得られたものである。図１０（ａ）に示す移相量分布は、信号Ｓの周波数が３０［ＧＨｚ］の場合のものである。図１０（ｂ）に示す移相量分布は、信号Ｓの周波数が２７［ＧＨｚ］の場合のものである。図１０（ｃ）に示す移相量分布は、信号Ｓの周波数が２４［ＧＨｚ］の場合のものである。デジタル移相器１００の理想的な特性は、図１０に示すグラフの上部が平坦であること（移相量の分布がないこと）である。
【0103】
尚、デジタル移相回路１０－１～１０－４０の制御は、デジタル移相回路１０－１から開始され、デジタル移相回路１０－１～１０－４０の接続順に順次行われる。これは、デジタル移相回路１０－ｎ（ｎは、１≦ｎ≦３９を満たす整数）では、デジタル移相回路１０－（ｎ＋１）が接続された側とは反対側（の接地導体）にコンデンサ５が設けられている（接続されている）ためである。
【0104】
つまり、メアンダ状に接続されたデジタル移相回路群３０－１～３０－４をなすデジタル移相回路１０のうち、最も外側に位置するのは、デジタル移相回路１０－１及びデジタル移相回路１０－４０である。これらデジタル移相回路１０－１及びデジタル移相回路１０－４０のうち、デジタル移相回路１０－２が接続された側とは反対側にコンデンサ５が設けられているデジタル移相回路１０－１から制御が開始される。
【0105】
尚、図１０において、符号Ｐ１が付された破線は、接続部２０－１の位置を示しており、符号Ｐ２が付された破線は、接続部２０－２の位置を示しており、符号Ｐ２が付された破線は、接続部２０－３の位置を示している。
【0106】
まず、図１０（ａ）を参照すると、接続部２０の間（位置Ｐ１と位置Ｐ２との間、位置Ｐ２と位置Ｐ３との間）において、移相量の分布に凹部が生じていることが分かる。また、接続部２０の前側（位置Ｐ１，Ｐ２，Ｐ３の前側）において移相量が大きくなっていることが分かる。尚、接続部２０の前側とは、デジタル移相回路１０の制御方向（デジタル移相回路１０－１からデジタル移相回路１０－４０に向かう方向）における前側である。
【0107】
このため、信号Ｓの周波数が３０［ＧＨｚ］の場合には、両端が接続部２０に接続される少なくとも１つのデジタル移相回路群３０（デジタル移相回路群３０－２，３０－３）をなすデジタル移相回路１０の少なくとも１つを第１緩和回路ＲＣ１とするのが望ましい。また、少なくとも１つの接続部２０の前側に位置する少なくとも１つ以上（好ましくは、少なくとも２つ以上）のデジタル移相回路１０を第２緩和回路ＲＣ２とするのが望ましい。
【0108】
例えば、図１に示すデジタル移相器１００において、デジタル移相回路群３０－２をなすデジタル移相回路１０－１４，１０－１５、及び、デジタル移相回路群３０－３をなすデジタル移相回路１０－２４，１０－２５を第１緩和回路ＲＣ１とするのが望ましい。また、接続部２０－１の前側に位置するデジタル移相回路１０－９，１０－１０、接続部２０－２の前側に位置するデジタル移相回路１０－１９，１０－２０、接続部２０－３の前側に位置するデジタル移相回路１０－２９，１０－３０を第２緩和回路ＲＣ２とするのが望ましい。
【0109】
次に、図１０（ｂ）を参照すると、接続部２０の後側（位置Ｐ１，Ｐ２，Ｐ３の後側）において移相量が大幅に小さくなっており、接続部２０の前側（位置Ｐ１，Ｐ２，Ｐ３の前側）において移相量が大きくなっていることが分かる。尚、接続部２０の後側とは、デジタル移相回路１０の制御方向（デジタル移相回路１０－１からデジタル移相回路１０－４０に向かう方向）における後側である。
【0110】
このため、信号Ｓの周波数が２７［ＧＨｚ］の場合には、少なくとも１つの接続部２０の後側に位置するデジタル移相回路１０の少なくとも１つを第１緩和回路ＲＣ１とするのが望ましい。また、少なくとも１つの接続部２０の前側に位置する少なくとも１つ以上（好ましくは、少なくとも３つ以上）のデジタル移相回路１０を第２緩和回路ＲＣ２とするのが望ましい。
【0111】
例えば、図１に示すデジタル移相器１００において、接続部２０－１の後側に位置するデジタル移相回路１０－１１、接続部２０－２の後側に位置するデジタル移相回路１０－２１、接続部２０－３の後側に位置するデジタル移相回路１０－３１を第１緩和回路ＲＣ１とするのが望ましい。また、接続部２０－１の前側に位置するデジタル移相回路１０－８～１０－１０、接続部２０－２の前側に位置するデジタル移相回路１０－１８～１０－２０、接続部２０－３の前側に位置するデジタル移相回路１０－２８～１０－３０を第２緩和回路ＲＣ２とするのが望ましい。
【0112】
続いて、図１０（ｃ）を参照すると、図１０（ｂ）と同様に、接続部２０の後側（位置Ｐ１，Ｐ２，Ｐ３の後側）において移相量が小さくなっていることが分かる。但し、接続部２０の前側（位置Ｐ１，Ｐ２，Ｐ３の前側）における移相量は、図１０（ｂ）ほど大きくはなっていないことが分かる。
【0113】
このため、信号Ｓの周波数が２４［ＧＨｚ］の場合には、少なくとも１つの接続部２０の後側に位置するデジタル移相回路１０の少なくとも１つを第１緩和回路ＲＣ１とするのが望ましい。例えば、図１に示すデジタル移相器１００において、接続部２０－１の後側に位置するデジタル移相回路１０－１１、接続部２０－２の後側に位置するデジタル移相回路１０－２１、接続部２０－３の後側に位置するデジタル移相回路１０－３１を第１緩和回路ＲＣ１とするのが望ましい。
【0114】
以上の通り、本実施形態では、複数のデジタル移相回路１０が縦続接続された複数のデジタル移相回路群３０と、２つのデジタル移相回路群３０の間を接続する１つ以上のベンド型の接続部２０とを備え、少なくとも１つのデジタル移相回路群３０をなすデジタル移相回路１０の少なくとも１つが、移相量の分布を緩和する緩和回路ＲＣとされている。このため、接続部２０の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができる。
【0115】
ここで、上記の緩和回路ＲＣは、標準デジタル移相回路ＳＴと比較して大きな移相量を有するデジタル移相回路１０である第１緩和回路ＲＣ１と、標準デジタル移相回路ＳＴと比較して小さな移相量を有するデジタル移相回路１０である第２緩和回路ＲＣ２との少なくとも一方を含む。第１緩和回路ＲＣ１を用いることで移相量の分布の凹部を緩和することができ、第２緩和回路ＲＣ２を用いることで移相量の分布の凸部を緩和することができる。このように、第１緩和回路ＲＣ１と第２緩和回路ＲＣ２とを用いることで、移相量の分布が凹部を有するものであっても、凸部を有するものであっても対応することが可能である。
【0116】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、信号Ｓの周波数が２４，２７，３０［ＧＨｚ］である場合について説明したが、信号Ｓの周波数は、２４，２７，３０［ＧＨｚ］以外であってもよい。例えば、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域における任意の周波数であってよい。
【0117】
また、上記実施形態では、デジタル移相器１００が、標準デジタル移相回路ＳＴ、第１緩和回路ＲＣ１、及び第２緩和回路ＲＣ２で構成されている例について説明した。しかしながら、デジタル移相器１００は、標準デジタル移相回路ＳＴと第１緩和回路ＲＣ１とによってのみ構成されていてもよく、標準デジタル移相回路ＳＴと第２緩和回路ＲＣ２とによってのみ構成されていてもよい。
【符号の説明】
【0118】
１…信号線路、２…内側線路、３…外側線路、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ、７ａ，７ｂ…電子スイッチ、７ｄ…電子スイッチ、１０…デジタル移相回路、２０…接続部、２１…第１の接続線路、２２…第２の接続線路、２３…第３の接続線路、２４…第１のグランド層、２５…第２のグランド層、３０…デジタル移相回路群、４０，４２…ビアホール、１００…デジタル移相器、ＲＣ…緩和回路、ＲＣ１…第１緩和回路、ＲＣ２…第２緩和回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【手続補正書】
【提出日】2022-11-25
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
複数のデジタル移相回路が縦続接続された複数のデジタル移相回路群と、
２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、
を備え、
前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記内側線路の外側に設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサを少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされており、
前記緩和回路は、前記緩和回路以外の前記デジタル移相回路と比較して大きな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凹部を緩和する第１緩和回路と、
前記緩和回路以外の前記デジタル移相回路と比較して小さな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凸部を緩和する第２緩和回路と、
の少なくとも一方を含む、
デジタル移相器。
２つの前記デジタル移相回路群の間を接続する１つ以上のベンド型の接続部と、
を備え、
前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記内側線路の外側に設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサを少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは、移相量の分布を緩和する緩和回路とされており、
前記緩和回路は、前記緩和回路以外の前記デジタル移相回路と比較して大きな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凹部を緩和する第１緩和回路と、
前記緩和回路以外の前記デジタル移相回路と比較して小さな移相量を有する前記デジタル移相回路であって、前記移相量の分布の凸部を緩和する第２緩和回路と、
の少なくとも一方を含む、
デジタル移相器。
【請求項2】
両端が前記接続部に接続される少なくとも１つの前記デジタル移相回路群をなす前記デジタル移相回路の少なくとも１つは前記第１緩和回路とされている、請求項１記載のデジタル移相器。
【請求項3】
前記デジタル移相回路における前記低遅延モードに設定するか又は前記高遅延モードに設定するかの制御は、最も外側に位置する２つの前記デジタル移相回路のうち、前記コンデンサが設けられている側の前記デジタル移相回路から開始され、前記デジタル移相回路の接続順に順次行われる、請求項１記載のデジタル移相器。
【請求項4】
前記デジタル移相回路が制御される方向における少なくとも１つの前記接続部の後側に位置する少なくとも１つの前記デジタル移相回路は、前記第１緩和回路とされている、請求項３記載のデジタル移相器。
【請求項5】
前記デジタル移相回路が制御される方向における少なくとも１つの前記接続部の前側に位置する少なくとも１つの前記デジタル移相回路は、前記第２緩和回路とされている、請求項３記載のデジタル移相器。
【請求項6】
前記第１緩和回路は、長さが前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも大きいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも大きいという条件のうち少なくとも１つを満足し、
前記第２緩和回路は、長さが前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件のうち少なくとも１つを満足する、
請求項１から請求項５の何れか一項に記載のデジタル移相器。
前記第２緩和回路は、長さが前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記信号線路と前記内側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも長いという条件、前記信号線路と前記外側線路との距離が前記緩和回路以外の前記デジタル移相回路よりも短いという条件、前記コンデンサが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件、及び前記一対の電子スイッチが前記緩和回路以外の前記デジタル移相回路よりも小さいという条件のうち少なくとも１つを満足する、
請求項１から請求項５の何れか一項に記載のデジタル移相器。
【請求項7】
前記デジタル移相回路は、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記コンデンサを接続するか否かを切り替える電子スイッチを備える、請求項１から請求項５の何れか一項に記載のデジタル移相器。
【請求項8】
前記接続部は、２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記信号線路同士を接続する第１の接続線路と、
２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記内側線路同士を接続する第２の接続線路と、
前記第１の接続線路及び前記第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、
少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、
を備える請求項１から請求項５の何れか一項に記載のデジタル移相器。
２つの前記デジタル移相回路群の端部に位置する前記デジタル移相回路の前記内側線路同士を接続する第２の接続線路と、
前記第１の接続線路及び前記第２の接続線路の上方及び下方の少なくとも一方に配置されるグランド層と、
少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、
を備える請求項１から請求項５の何れか一項に記載のデジタル移相器。
【請求項9】
前記接続部は、２つの前記デジタル移相回路群の最端部に位置する前記デジタル移相回路の前記外側線路同士を接続する第３の接続線路を備える請求項８記載のデジタル移相器。