公報発行日 2024年3月18
公報URL https://ipforce.jp/patent-jp-P_A1-2024-36808 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
【課題】大きな負荷容量に対して位相特性が安定している低消費電力の電圧出力回路を実現する。
【解決手段】電圧出力回路は、基準電圧Vrefを生成する電圧生成回路1と、基準電圧Vrefを非反転入力とする差動増幅回路2と、差動増幅回路2の出力を入力とするソースフォロア回路3と、差動増幅回路の出力を入力とし、出力が電圧出力端子OUTに接続されたソースフォロア回路4と、ソースフォロア回路3の出力と差動増幅回路の反転入力とを接続する帰還回路5とを備える。ソースフォロア回路3を構成するトランジスタQ1のゲート-ソース電圧とソースフォロア回路4を構成するトランジスタQ2のゲート-ソース電圧は、等しい値に設定されている。
【選択図】 図1
本発明によれば、出力が差動増幅回路の反転入力側にフィードバックされる第1のソースフォロア回路と、外部への出力回路となる第2のソースフォロア回路とを設けることにより、大きな負荷容量に対して位相特性が安定している低消費電力の電圧出力回路を実現することができる。
知財ポータルサイト IP Force にログインして確認する (無料)
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります