特開 2024-36834 画像処理装置、エッジ検出方法及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024036834

(43)【公開日】2024-03-18

(54)【発明の名称】画像処理装置、エッジ検出方法及びプログラム

(51)【国際特許分類】

   G06T 7/136 20170101AFI20240311BHJP

   G06V 10/44 20220101ALI20240311BHJP

【ＦＩ】

G06T7/136

G06V10/44

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022141340

(22)【出願日】2022-09-06

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＪＡＶＡ

２．ＰＹＴＨＯＮ

(71)【出願人】

【識別番号】000001443

【氏名又は名称】カシオ計算機株式会社

(74)【代理人】

【識別番号】110001254

【氏名又は名称】弁理士法人光陽国際特許事務所

(72)【発明者】

【氏名】笹倉 三奈登

【テーマコード（参考）】

5L096

【Ｆターム（参考）】

5L096EA05

5L096FA06

5L096GA34

5L096GA51

5L096GA53

(57)【要約】

【課題】エッジ検出におけるヒステリシス閾値処理の処理時間を短縮することである。
【解決手段】画像処理装置は、エッジの強さの評価値が第１の閾値とより大きな第２の閾値との間の第１画素と、評価値が第２の閾値よりも大きい第２画素と、を用いて、注目画素ｐ１が第１画素であった場合に、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れかに第２画素又は第１画素を示すラベルが付与されていたときには当該ラベルと同じラベルを注目画素ｐ１に付与し、何れのラベルも付与されていないときには新たな通し記号をラベルとして注目画素ｐ１に付与する。画像処理装置は、ラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成し、生成された対応テーブルに基づいて第１画素のそれぞれに対してエッジ画素とするか否かを判定する。
【選択図】図１０

【特許請求の範囲】

【請求項1】

エッジの強さを示す評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になる第１画素のうち前記評価値が前記第２の閾値よりも大きい第２画素に直接的に隣接する第１画素及び他の前記第１画素を介して前記第２画素に間接的に隣接する第１画素をエッジ画素として判定する画像処理装置であって、
注目画素が前記第１画素であった場合に、当該注目画素に隣接するスキャン済みの画素の何れかに前記第２画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第２画素を示すラベルが付与されておらず且つ当該注目画素に隣接するスキャン済みの画素の何れかに前記第１画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第１画素を示すラベルと前記第２画素を示すラベルとの何れもが付与されていないときには新たな通し記号を前記第１画素を示すラベルとして前記注目画素に付与する付与手段と、
前記付与手段によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成手段と、
前記生成手段により生成された対応テーブルに基づいて前記第１画素のそれぞれに対してエッジ画素とするか否かを判定する判定手段と、
を備えることを特徴とする画像処理装置。

【請求項2】

前記付与手段は、前記注目画素に隣接するスキャン済みの画素間で互いに異なるラベルがそれぞれの画素において前記第１画素を示すラベルとして付与されていた場合には、前記通し記号が若い方のラベルを前記注目画素に付与する、
ことを特徴とする請求項１に記載の画像処理装置。

【請求項3】

前記付与手段は、前記注目画素が前記第１画素であった場合に、当該注目画素に隣接するスキャン済みの画素の何れかに前記第２画素を示すラベルが付与されていたときには当該ラベルと同じラベルをエッジ画素を示すラベルとして前記注目画素に付与する、
ことを特徴とする請求項１に記載の画像処理装置。

【請求項4】

画像データにノイズ除去を行い、当該ノイズ除去された画像データから輪郭を抽出する輪郭抽出を行い、当該輪郭抽出された画像データに、エッジの強さが極大となる部分以外を除外する非極大抑制を行う前処理手段を備え、
前記付与手段は、前記非極大抑制された画像データの画像の画素にラベルを付与する、
ことを特徴とする請求項１から３の何れか一項に記載の画像処理装置。

【請求項5】

キャニー法によりエッジを検出する画像処理装置であって、
注目画素におけるエッジの強さを示す評価値と前記注目画素に隣接するスキャン済みの画素に付与されているラベルの付与状態とに基づいて当該注目画素に所定のラベルを付与する付与手段と、
前記付与手段によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成手段と、
前記評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になっている画素のそれぞれに対して、前記生成手段により生成された対応テーブルに基づいてエッジ画素とするか否かを判定する判定手段と、
を備え、
前記付与手段は、前記注目画素における前記評価値が前記第１の閾値と前記第２の閾値との間であった場合に、前記注目画素に隣接するスキャン済みの画素の何れかに前記評価値が前記第１の閾値よりも大きいことを示すラベルが付与されているか否かの違いによって異なるラベルを前記注目画素に付与する、
ことを特徴とする画像処理装置。

【請求項6】

エッジの強さを示す評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になる第１画素のうち前記評価値が前記第２の閾値よりも大きい第２画素に直接的に隣接する第１画素及び他の前記第１画素を介して前記第２画素に間接的に隣接する第１画素をエッジ画素として判定する画像処理装置が実行するエッジ検出方法であって、
注目画素が前記第１画素であった場合に、当該注目画素に隣接するスキャン済みの画素の何れかに前記第２画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第２画素を示すラベルが付与されておらず且つ当該注目画素に隣接するスキャン済みの画素の何れかに前記第１画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第１画素を示すラベルと前記第２画素を示すラベルとの何れもが付与されていないときには新たな通し記号を前記第１画素を示すラベルとして前記注目画素に付与する付与工程と、
前記付与工程によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成工程と、
前記生成工程により生成された対応テーブルに基づいて前記第１画素のそれぞれに対してエッジ画素とするか否かを判定する判定工程と、
を含むことを特徴とするエッジ検出方法。

【請求項7】

画像処理装置がキャニー法によりエッジを検出するエッジ検出方法であって、
注目画素におけるエッジの強さを示す評価値と前記注目画素に隣接するスキャン済みの画素に付与されているラベルの付与状態とに基づいて当該注目画素に所定のラベルを付与する付与工程と、
前記付与工程によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成工程と、
前記評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になっている画素のそれぞれに対して、前記生成工程により生成された対応テーブルに基づいてエッジ画素とするか否かを判定する判定工程と、
を含み、
前記付与工程は、前記注目画素における前記評価値が前記第１の閾値と前記第２の閾値との間であった場合に、前記注目画素に隣接するスキャン済みの画素の何れかに前記評価値が前記第１の閾値よりも大きいことを示すラベルが付与されているか否かの違いによって異なるラベルを前記注目画素に付与する、
ことを特徴とするエッジ検出方法。

【請求項8】

エッジの強さを示す評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になる第１画素のうち前記評価値が前記第２の閾値よりも大きい第２画素に直接的に隣接する第１画素及び他の前記第１画素を介して前記第２画素に間接的に隣接する第１画素をエッジ画素として判定する画像処理装置のコンピュータを、
注目画素が前記第１画素であった場合に、当該注目画素に隣接するスキャン済みの画素の何れかに前記第２画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第２画素を示すラベルが付与されておらず且つ当該注目画素に隣接するスキャン済みの画素の何れかに前記第１画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第１画素を示すラベルと前記第２画素を示すラベルとの何れもが付与されていないときには新たな通し記号を前記第１画素を示すラベルとして前記注目画素に付与する付与手段、
前記付与手段によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成手段、
前記生成手段により生成された対応テーブルに基づいて前記第１画素のそれぞれに対してエッジ画素とするか否かを判定する判定手段、
として機能させることを特徴とするプログラム。

【請求項9】

キャニー法によりエッジを検出する画像処理装置のコンピュータを、
注目画素におけるエッジの強さを示す評価値と前記注目画素に隣接するスキャン済みの画素に付与されているラベルの付与状態とに基づいて当該注目画素に所定のラベルを付与する付与手段、
前記付与手段によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成手段、
前記評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になっている画素のそれぞれに対して、前記生成手段により生成された対応テーブルに基づいてエッジ画素とするか否かを判定する判定手段、
として機能させ、
前記付与手段は、前記注目画素における前記評価値が前記第１の閾値と前記第２の閾値との間であった場合に、前記注目画素に隣接するスキャン済みの画素の何れかに前記評価値が前記第１の閾値よりも大きいことを示すラベルが付与されているか否かの違いによって異なるラベルを前記注目画素に付与する、
ことを特徴とするプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像処理装置、エッジ検出方法及びプログラムに関する。

【背景技術】

【0002】

従来、画像データの画像の明るさが鋭敏に、より形式的に言えば不連続に変化している箇所をエッジとして特定するアルゴリズムであるエッジ検出が知られている。また、エッジ検出として、キャニー法（Canny Edge Detection）が知られている。キャニー法は、２つの閾値を用いてエッジの画素を検出するヒステリシス閾値処理を含む。

【0003】

例えば、診断画像データからヒステリシス閾値処理を含むエッジデータ抽出処理によりエッジデータを抽出し、抽出したエッジデータに類似する下顎モデルの輪郭モデルデータを検索する診断支援コンピュータが知られている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開第２０１２／１２８１２１号

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１には、ヒステリシス閾値処理の具体的な処理について記載されていない。一般的には、例えばＯｐｅｎＣＶ（Open source Computer Vision library）のように、ヒステリシス閾値処理に再帰法が採用されている。ＯｐｅｎＣＶは、オープンソースのコンピュータビジョン向けのライブラリであり、画像処理、画像解析、機械学習などの機能を持つ、所定の言語（Ｃ／Ｃ＋＋、Ｊａｖａ、Ｐｙｔｈｏｎ、ＭＡＴＬＡＢ（登録商標）など）用ライブラリである。

【0006】

しかし、再帰法は高位合成で回路化できない。高位合成とは、プログラムをハードウェアロジックに変換する技術である。組み込み開発ではスタック（メモリ資源）の都合上、再帰法は実装に適さない。

【0007】

そこで、論理回路におけるキャニー法のヒステリシス閾値処理ではヒステリシス閾値を超えた画素（ヒステリシス閾値処理でエッジにする画素）の検出にラスタスキャンを複数回繰り返す方法が用いられる。ラスタスキャンとは、２次元の画像について、まず主走査方向に１次元的に連続する各画素をスキャン（走査）して走査線を得て、ついで主走査方向に直角な副走査方向に同様の走査線で各画素をスキャンして、２次元の面で画像の各画素をスキャンする方法である。しかし、ラスタスキャンを複数回繰り返す方法では、ラスタスキャンの回数が増えることで処理にかかる時間が増大する。

【0008】

本発明の課題は、エッジ検出におけるヒステリシス閾値処理の処理時間を短縮することである。

【課題を解決するための手段】

【0009】

上記課題を解決するために、本発明に係る第１の態様の画像処理装置は、エッジの強さを示す評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になる第１画素のうち前記評価値が前記第２の閾値よりも大きい第２画素に直接的に隣接する第１画素及び他の前記第１画素を介して前記第２画素に間接的に隣接する第１画素をエッジ画素として判定する画像処理装置であって、注目画素が前記第１画素であった場合に、当該注目画素に隣接するスキャン済みの画素の何れかに前記第２画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第２画素を示すラベルが付与されておらず且つ当該注目画素に隣接するスキャン済みの画素の何れかに前記第１画素を示すラベルが付与されていたときには当該ラベルと同じラベルを前記注目画素に付与し、当該注目画素に隣接するスキャン済みの画素の何れにも前記第１画素を示すラベルと前記第２画素を示すラベルとの何れもが付与されていないときには新たな通し記号を前記第１画素を示すラベルとして前記注目画素に付与する付与手段と、前記付与手段によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成手段と、前記生成手段により生成された対応テーブルに基づいて前記第１画素のそれぞれに対してエッジ画素とするか否かを判定する判定手段と、を備えることを特徴とする。
また、本発明に係る第２の態様の画像処理装置は、キャニー法によりエッジを検出する画像処理装置であって、注目画素におけるエッジの強さを示す評価値と前記注目画素に隣接するスキャン済みの画素に付与されているラベルの付与状態とに基づいて当該注目画素に所定のラベルを付与する付与手段と、前記付与手段によりラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルを生成する生成手段と、前記評価値が第１の閾値と当該第１の閾値よりも大きな第２の閾値との間になっている画素のそれぞれに対して、前記生成手段により生成された対応テーブルに基づいてエッジ画素とするか否かを判定する判定手段と、を備え、前記付与手段は、前記注目画素における前記評価値が前記第１の閾値と前記第２の閾値との間であった場合に、前記注目画素に隣接するスキャン済みの画素の何れかに前記評価値が前記第１の閾値よりも大きいことを示すラベルが付与されているか否かの違いによって異なるラベルを前記注目画素に付与する、ことを特徴とする。

【発明の効果】

【0010】

本発明によれば、エッジ検出におけるヒステリシス閾値処理の処理時間を短縮できる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施の形態の撮影システムを示すブロック図である。

【図2】実施の形態の撮影装置の機能構成を示すブロック図である。

【図3】ＰＣの機能構成を示すブロック図である。

【図4】撮影処理を示すフローチャートである。

【図5】図４の撮影処理のエッジ画像生成処理を示すフローチャートである。

【図6】（ａ）は、画像データの画素に対する評価値を示す図である。（ｂ）は、（ａ）の画像データの画素に対する画素値を示す図である。

【図7】画像のラスタスキャンの一例を示す図である。

【図8】図５のエッジ画像生成処理のヒステリシス閾値処理を示すフローチャートである。

【図9】図８のヒステリシス閾値処理のラベリング処理を示すフローチャートである。

【図10】（ａ）は、注目画素のラベリングの一例を示す図である。（ｂ）は、注目画素のラベリングの一例を示す図である。（ｃ）は、注目画素のラベリングの一例を示す図である。

【図11】（ａ）は、注目画素のラベリングの一例を示す図である。（ｂ）は、注目画素のラベリングの一例を示す図である。（ｃ）は、注目画素のラベリングの一例を示す図である。

【図12】接続情報配列の一例を示す図である。

【図13】図８のヒステリシス閾値処理のＬＵＴ作成処理を示すフローチャートである。

【図14】（ａ）は、図１２の接続情報配列に対応する初期化後のＬＵＴ配列の一例を示す図である。（ｂ）は、ラベル＝２の更新後のＬＵＴ配列を示す図である。（ｃ）は、最終的なＬＵＴ配列を示す図である。

【図15】（ａ）は、別例の接続情報配列を示す図である。（ｂ）は、（ａ）の接続情報配列に対応する初期化後のＬＵＴ配列を示す図である。（ｃ）は、ラベル＝４の更新後のＬＵＴ配列を示す図である。（ｄ）は、最終的なＬＵＴ配列を示す図である。

【図16】（ａ）は、各画素にラベルが割り当てられた画像の一例を示す図である。（ｂ）は、（ａ）の画像の各画素のＬＵＴ値を示す図である。

【図17】図８のヒステリシス閾値処理のエッジ画像出力処理を示すフローチャートである。

【図18】（ａ）は、撮影画像を示す図である。（ｂ）は、（ａ）の撮影画像のエッジ画像を示す図である。

【図19】変形例の撮影装置の機能構成を示すブロック図である。

【発明を実施するための形態】

【0012】

以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。なお、以下に述べる実施の形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施の形態及び図示例に限定するものではない。

【0013】

図１～図１８（ｂ）を参照して、本発明に係る実施の形態を説明する。まず、図１～図３を参照して、本実施の形態の装置構成を説明する。図１は、本実施の形態の撮影システム１を示すブロック図である。図２は、撮影装置１０の機能構成を示すブロック図である。図３は、ＰＣ２０の機能構成を示すブロック図である。

【0014】

図１に示すように、撮影システム１は、屋内又は屋外の所定範囲を撮影して、撮影した画像内の人、物体などの対象物を監視、管理するシステムである。例えば、撮影システム１は、夜間などの所定時間帯に所定施設の内部を撮影して、人としての侵入者を監視する防犯目的に用いられる。また、例えば、撮影システム１は、工場のラインを撮影して、物体としての製品を監視、管理する検査目的に用いられる。

【0015】

撮影システム１は、撮影装置１０と、ＰＣ（Personal Computer）２０と、を備える。撮影装置１０とＰＣ２０とは、通信ネットワークＮを介して通信接続されている。通信ネットワークＮは、例えば有線ＬＡＮ（Local Area Network）であるものとするが、これに限定されるものではない。通信ネットワークＮは、無線ＬＡＮ、ＷＡＮ（Wide Area Network）、専用線、インターネットなどにより構成してもよく、これらと有線ＬＡＮとの少なくとも２つを含むこととしてもよい。

【0016】

撮影装置１０は、所定範囲を撮影可能な位置に設けられた監視カメラであり、ＰＣ２０により遠隔操作が可能である。また、撮影装置１０は、撮影した撮影画像データからエッジ画像データを生成する機能を有し、撮影画像データ及びエッジ画像データをＰＣ２０に送信する。

【0017】

ＰＣ２０は、撮影装置１０から送信された撮影画像データ及びエッジ画像データを受信し、撮影画像データを表示可能に、エッジ画像データの画像解析を行う情報処理装置である。より具体的には、ＰＣ２０は、エッジ画像データを画像解析して、エッジ画像データの画像内の対象物の位置、幅、高さ、外形などを取得し、対象物の監視、管理を行う。また、ＰＣ２０は、ユーザ操作に応じて、撮影装置１０の遠隔操作を行う。また、ＰＣ２０は、撮影装置１０から通信ネットワークＮを介した遠隔位置に設置されているものとする。

【0018】

図２に示すように、撮影装置１０は、付与手段、生成手段、判定手段、前処理手段としてのＣＰＵ（Central Processing Unit）１１と、撮像部１２と、ＲＡＭ（Random Access Memory）１３と、通信部１４と、記憶部１５と、を備える。撮影装置１０の各部は、バス１６を介して接続されている。また、ＣＰＵ１１、ＲＡＭ１３、記憶部１５は、チップとしての制御部１１０として構成されている。

【0019】

ＣＰＵ１１は、撮影装置１０の各部を制御する。ＣＰＵ１１は、記憶部１５に記憶された各種プログラムのうち指定されたプログラムを読み出してＲＡＭ１３に展開し、展開されたプログラムとの協働で、各種処理を実行する。

【0020】

撮像部１２は、レンズなどの光学系と、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの撮像素子とを有するデジタルカメラ部である。撮像部１２は、光学系を介して所定範囲を撮影し、撮像素子により撮影画像データを生成してＣＰＵ１１に出力する。また、撮像部１２は、焦点距離、撮影範囲などを調整設定可能な調整機構を有するものとする。

【0021】

ＲＡＭ１３は、情報を読み出し及び書き込み可能な揮発性の半導体メモリである。ＲＡＭ１３は、ＣＰＵ１１に作業用のワークエリアを提供し、データ及びプログラムを一時的に記憶する。

【0022】

通信部１４は、通信ネットワークＮに接続するネットワークカードなどにより構成され、通信ネットワークＮ上の外部機器と情報の送受信を行う。ＣＰＵ１１は、通信部１４、通信ネットワークＮを介して、外部機器としてのＰＣ２０と情報の送受信を行う。

【0023】

記憶部１５は、ＲＯＭ（Read Only Memory）などの情報の読み出しが可能な記憶部により構成され、各種データ及び各種プログラムを記憶している。特に、記憶部１５は、後述する撮影処理を実行するための撮影プログラムＰ１を記憶しているものとする。なお、記憶部１５は、情報の読み出し及び書き込みが可能なフラッシュメモリなどにより構成されるものとしてもよい。

【0024】

図３に示すように、ＰＣ２０は、ＣＰＵ２１と、操作部２２と、ＲＡＭ２３と、表示部２４と、記憶部２５と、通信部２６と、を備える。ＰＣ２０の各部は、バス２７を介して接続されている。

【0025】

ＣＰＵ２１は、ＰＣ２０の各部を制御する。ＣＰＵ２１は、記憶部２５に記憶された各種プログラムのうち指定されたプログラムを読み出してＲＡＭ２３に展開し、展開されたプログラムとの協働で、各種処理を実行する。

【0026】

操作部２２は、キーボードと、マウスなどのポインティングデバイスとを有し、ユーザからのキー入力及び位置情報入力を受け付け、その操作情報をＣＰＵ２１に出力する。

【0027】

ＲＡＭ２３は、ＲＡＭ１３と同様の構成を有し、ＣＰＵ２１に作業用のワークエリアを提供し、データ及びプログラムを一時的に記憶する。

【0028】

表示部２４は、ＬＣＤ（Liquid Crystal Display）、ＥＬ（ElectroLuminescent）ディスプレイなどの表示パネルを有し、ＣＰＵ２１からの表示情報を表示パネルに表示する。

【0029】

記憶部２５は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）などで構成され、情報を読み出し及び書き込み可能な記憶部であり、各種情報や各種プログラムが記憶されている。

【0030】

通信部２６は、通信ネットワークＮに接続するネットワークカードなどにより構成され、通信ネットワークＮ上の外部機器と情報の送受信を行う。ＣＰＵ２１は、通信部２６、通信ネットワークＮを介して、外部機器としての撮影装置１０と情報の送受信を行う。

【0031】

つぎに、図４～図１８（ｂ）を参照して、撮影システム１の動作を説明する。図４は、撮影処理を示すフローチャートである。図５は、図４の撮影処理のエッジ画像生成処理を示すフローチャートである。図６（ａ）は、画像データの画素に対する評価値を示す図である。図６（ｂ）は、図６（ａ）の画像データの画素に対する画素値を示す図である。図７は、画像のラスタスキャンの一例を示す図である。図８は、図５のエッジ画像生成処理のヒステリシス閾値処理を示すフローチャートである。図９は、図８のヒステリシス閾値処理のラベリング処理を示すフローチャートである。図１０（ａ）は、注目画素のラベリングの一例を示す図である。図１０（ｂ）は、注目画素のラベリングの一例を示す図である。図１０（ｃ）は、注目画素のラベリングの一例を示す図である。図１１（ａ）は、注目画素のラベリングの一例を示す図である。図１１（ｂ）は、注目画素のラベリングの一例を示す図である。図１１（ｃ）は、注目画素のラベリングの一例を示す図である。

【0032】

図１２は、接続情報配列の一例を示す図である。図１３は、図８のヒステリシス閾値処理のＬＵＴ作成処理を示すフローチャートである。図１４（ａ）は、図１２の接続情報配列に対応する初期化後のＬＵＴ配列の一例を示す図である。図１４（ｂ）は、ラベル＝２の更新後のＬＵＴ配列を示す図である。図１４（ｃ）は、最終的なＬＵＴ配列を示す図である。図１５（ａ）は、別例の接続情報配列を示す図である。図１５（ｂ）は、図１５（ａ）の接続情報配列に対応する初期化後のＬＵＴ配列を示す図である。図１５（ｃ）は、ラベル＝４の更新後のＬＵＴ配列を示す図である。図１５（ｄ）は、最終的なＬＵＴ配列を示す図である。図１６（ａ）は、各画素にラベルが割り当てられた画像の一例を示す図である。図１６（ｂ）は、図１６（ａ）の画像の各画素のＬＵＴ値を示す図である。図１７は、図８のヒステリシス閾値処理のエッジ画像出力処理を示すフローチャートである。図１８（ａ）は、撮影画像Ｉ１を示す図である。図１８（ｂ）は、図１８（ａ）の撮影画像Ｉ１のエッジ画像Ｉ２を示す図である。

【0033】

まず、撮影装置１０で実行される撮影処理を説明する。撮影システム１において、あらかじめ、撮影装置１０と、ＰＣ２０とが、通信ネットワークＮを介して通信接続されているものとする。そして、ＰＣ２０のＣＰＵ２１は、操作部２２を介してユーザからの撮影装置１０の撮像部１２などの設定情報の操作入力を受け付け、通信部２６を介して、設定情報を撮影装置１０に送信する。撮影装置１０のＣＰＵ１１は、通信部１４を介して、設定情報をＰＣ２０から受信し、設定情報に基づいて撮像部１２などの設定を行ったものとする。

【0034】

そして、ＰＣ２０のＣＰＵ２１は、操作部２２を介してユーザからの撮影処理の実行指示の入力を受け付け、通信部２６を介して、撮影処理の実行指示を撮影装置１０に送信する。撮影装置１０のＣＰＵ１１は、通信部１４を介して、撮影処理の実行指示をＰＣ２０から受信したことをトリガとして、記憶部１５に記憶された撮影プログラムＰ１に従い、撮影処理を実行する。

【0035】

図４に示すように、まず、ＣＰＵ１１は、撮像部１２により、設定された撮影範囲の撮影を行い１フレームの撮影画像データを生成する（ステップＳ１１）。そして、ＣＰＵ１１は、キャニー法により、ステップＳ１１で生成された１フレームの撮影画像データから１フレームのエッジ画像データを生成するエッジ画像生成処理を行う（ステップＳ１２）。

【0036】

ここでは、ステップＳ１１において、生成される撮影画像データは、撮影画像の各画素の画素値が複数階調（例えば、０（黒）～２５５（白））のグレースケール画像の画像データであるものとして説明する。しかし、これに限定されるものではなく、例えば、ステップＳ１１で、撮像部１２により撮影されカラーの撮影画像データが生成されるものとする。そして、ステップＳ１２で、カラーの撮影画像データからグレースケール画像の撮影画像データに変換され、変換後のグレースケール画像の撮影画像データからエッジ画像データが生成される構成としてもよい。

【0037】

そして、ＣＰＵ１１は、通信部１４を介して、ステップＳ１１で生成された１フレームの撮影画像データと、ステップＳ１２で生成された１フレームのエッジ画像データとをＰＣ２０に送信する（ステップＳ１３）。

【0038】

ステップＳ１３に対応して、ＰＣ２０のＣＰＵ２１は、通信部２６を介して、撮影画像データ及びエッジ画像データを撮影装置１０から受信して記憶部１５に記憶し、受信した撮影画像データを表示部２４にライブ表示する。また、ＣＰＵ２１は、操作部２２を介するユーザの操作入力に応じて、リアルタイム処理又はバッチ処理により、記憶部１５に記憶されたエッジ画像データの画像解析処理を行う。

【0039】

なお、ステップＳ１２では、ＣＰＵ１１が、撮影画像データの複数フレームごとに１つのエッジ画像データを生成する構成としてもよい。この場合、ステップＳ１３で撮影画像データがリアルタイムにＰＣ２０に送信され、エッジ画像データが撮影画像データの複数フレームごとにＰＣ２０に送信される。また、ステップＳ１３では、ＣＰＵ１１が、エッジ画像データのみをＰＣ２０に送信し、ＰＣ２０にエッジ画像データの画像解析のみをさせる構成としてもよい。

【0040】

そして、ＣＰＵ１１は、例えばＰＣ２０からユーザにより操作入力された撮影処理の終了指示を受信したか否かにより、撮影処理を終了するか否かを判別する（ステップＳ１４）。ステップＳ１４に対応して、ＰＣ２０では、操作部２２を介するユーザからの撮影処理の終了指示が入力されると、通信部２６を介して、撮影処理の終了指示を撮影装置１０に送信する。撮影処理を終了しない場合（ステップＳ１４；ＮＯ）、ステップＳ１１に移行される。撮影処理を終了する場合（ステップＳ１４；ＹＥＳ）、撮影処理が終了する。

【0041】

ついで、図５を参照して、図４のステップＳ１２のエッジ画像生成処理を詳細に説明する。まず、ＣＰＵ１１は、ステップＳ１１で生成された撮影画像データに対してガウシアンフィルタなどを用いてノイズ除去の処理を行う（ステップＳ２１）。ガウシアンフィルタは、注目画素に近いほど、平均値を計算するときの重みを大きくし、遠くなるほど重みを小さくなるようにガウス分布の関数を用いてレートを計算するフィルタである。

【0042】

そして、ＣＰＵ１１は、ステップＳ２１でノイズ除去された撮影画像データに対してソーベルフィルタを用いて大まかな輪郭抽出（微分値算出）の処理を行う（ステップＳ２２）。ソーベルフィルタは、ガウシアン平滑化処理を行うフィルタであり、画像の平均化を行いながらエッジ強調を行うフィルタ処理を行い、ノイズを低減しながらエッジを強調（輪郭抽出）できる。

【0043】

ソーベルフィルタは、次式（１）に示す画像の横方向（主走査方向ｘとする）のカーネルＫｘと、次式（２）に示すｙ方向（副走査方向ｙとする）のカーネルＫｙと、を有する。

【数1】

【0044】

ステップＳ２２では、ノイズ除去された撮影画像データの画像のラスタスキャンされる注目画素及びその周囲の８つの周辺画素の画素値（の行列）Ｇ０に対して、式（１）、式（２）のソーベルフィルタのカーネルＫｘ，Ｋｙを用いて、次式（３）、（４）により、注目画素の主走査方向ｘの微分値であるエッジの強さＧｘと、同じく副走査方向ｙの微分値であるエッジの強さＧｙと、が算出される。
Ｇｘ＝Ｇ０＊Ｋｘ …（３）
Ｇｙ＝Ｇ０＊Ｋｙ …（４）
ただし、＊：畳み込み積分である。

【0045】

そして、ＣＰＵ１１は、ステップＳ２２で輪郭抽出された撮影画像データに対して、エッジの強さが極大となる部分を除外する（エッジの線を細くする）非極大抑制の処理を行う（ステップＳ２３）。非極大抑制では、具体的には、まず、次式（５）により、ステップＳ２２で輪郭抽出された撮影画像データの画像のラスタスキャンされる注目画素のエッジの強さＧｘ，Ｇｙから、エッジの強さの大きさ（単に、エッジの強さとする）Ｇが算出される。

【数2】

【0046】

ここで、次式（５）のエッジの強さＧは、Ｌ２ノルムにより算出されている。なお、Ｌ１ノルムによるエッジの強さＧは、Ｇ＝｜Ｇｘ｜＋｜Ｇｙ｜により算出される。このように、Ｌ２ノルム、Ｌ１ノルムは、ベクトル空間で長さ（大きさ）を与える関数である。Ｌ２ノルムによるエッジの強さＧは、Ｌ１ノルムによるエッジの強さＧよりも正確に算出される。Ｌ１ノルムによるエッジの強さＧは、Ｌ２ノルムによるエッジの強さＧよりも計算量及び計算時間が少ない。

【0047】

そして、次式（６）により、エッジの強さＧｘ，Ｇｙから、エッジの角度θ（実際にはエッジの線に直交する向き（エッジの法線方向））が算出される。

【数3】

【0048】

そして、エッジの角度θが、０°（－２２．５°～２２．５°）、４５°（２２．５°～４７．５°）、９０°（４７．５°～１１２．５°）、１３５°（１１２．５°～１５７．５°）の４つに分類される。そして、エッジの法線方向の３画素のエッジの強さＧを用いて、中央の画素のエッジの強さＧが残す２つの画素のエッジの強さＧよりも大きければ、その部分が極大点となり、そうでなければ、この中央の画素のエッジの強さＧが最大とならない部分が除外される。

【0049】

また、ステップＳ２３では、非極大抑制された撮影画像データの画像の各画素のエッジの大きさＧが算出され、ＲＡＭ１３に記憶される。

【0050】

そして、ＣＰＵ１１は、ステップＳ２３で非極大抑制された撮影画像データに対して、ヒステリシス閾値処理を行い（ステップＳ２４）、エッジ画像生成処理を終了する。

【0051】

ここで、図６（ａ）、図６（ｂ）を参照して、ステップＳ２４のヒステリシス閾値処理の概要を説明する。図６（ａ）に、ステップＳ２３で非極大抑制された撮影画像データについて、例えば主走査方向ｘに並んだ複数画素の画素（画素位置）に対する評価値Ｇ（式（５）のエッジの強さＧ）の一例を示す。ヒステリシス閾値処理では、評価値Ｇの閾値として、小さな閾値ＴＨ１と、閾値ＴＨ１よりも大きな閾値ＴＨ２と、が用いられる。閾値ＴＨ１は、「確実にエッジでない画素」であるか否かを判別するための評価値Ｇの閾値である。閾値ＴＨ２は、「確実にエッジである画素」であるか否かを判別するための評価値Ｇの閾値である。このため、評価値Ｇ≦閾値ＴＨ１の画素が、「確実にエッジでない画素」となる。評価値Ｇ≧閾値ＴＨ２の画素は、「確実にエッジである画素」となる。閾値ＴＨ１＜評価値Ｇ＜閾値ＴＨ２の画素は、エッジにするか否かが未確定な「エッジかもしれない画素」となる。

【0052】

図６（ａ）において、画素が連続的に隣接した領域Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０を考える。領域Ｒ１，Ｒ５，Ｒ７は、それぞれ、評価値Ｇ≦閾値ＴＨ１である画素が連続的に隣接した領域である。また、領域Ｒ２～Ｒ４，Ｒ６，Ｒ８～Ｒ１０は、それぞれ、評価値Ｇ＞閾値ＴＨ１である画素が連続的に隣接した領域である。そのうち、領域Ｒ２，Ｒ４，Ｒ６，Ｒ８，Ｒ１０は、それぞれ、閾値ＴＨ１＜評価値Ｇ＜閾値ＴＨ２である画素が連続的に隣接した領域である。また、領域Ｒ３，Ｒ９は、それぞれ、評価値Ｇ≧閾値ＴＨ２である画素が連続的に隣接した領域である。

【0053】

領域Ｒ１，Ｒ５，Ｒ７は、それぞれ、「確実にエッジでない画素」からなる。領域Ｒ３，Ｒ９は、それぞれ、「確実にエッジである画素」からなる。領域Ｒ２，Ｒ４，Ｒ６，Ｒ８，Ｒ１０は、それぞれ、「エッジかもしれない画素」からなる。そのうち、領域Ｒ２，Ｒ４，Ｒ８，Ｒ１０は、それぞれ、領域Ｒ３，Ｒ９の「確実にエッジである画素」に直接的に隣接（接続）する「エッジかもしれない画素」と、他の「エッジかもしれない画素」を介して領域Ｒ３，Ｒ９の「確実にエッジである画素」に間接的に隣接（接続）する「エッジかもしれない画素」と、からなる。また、領域Ｒ６は、領域Ｒ３，Ｒ９の「確実にエッジである画素」に直接的にも間接的にも隣接（接続）しない「エッジかもしれない画素」からなる。ヒステリシス閾値を超えたエッジ画素（ヒステリシス閾値処理でエッジにする画素）は、領域Ｒ３，Ｒ９の「確実にエッジである画素」と、当該「確実にエッジである画素」に直接的に又は間接的に隣接（接続）する領域Ｒ２，Ｒ４，Ｒ８，Ｒ１０の「エッジかもしれない画素」と、になる。ヒステリシス閾値を超えない画素（ヒステリシス閾値処理でエッジにしない画素）は、領域Ｒ１，Ｒ５，Ｒ７の「確実にエッジでない画素」と、領域Ｒ３，Ｒ９の「確実にエッジである画素」に直接的に又は間接的に隣接（接続）しない領域Ｒ６の「エッジかもしれない画素」と、になる。

【0054】

このため、図６（ｂ）に示すように、ヒステリシス閾値を超えたエッジ画素としての領域Ｒ２～Ｒ４，Ｒ８～Ｒ１０の画素を画素値２５５（白）のエッジ画素とし、ヒステリシス閾値を超えない画素としての領域Ｒ１，Ｒ５～Ｒ７の画素を画素値０（黒）の画素として、非極大抑制された撮影画像データからエッジ画像データ（の各画素）が生成される。上記の説明では、主走査方向ｘの隣接画素を考えているが、副走査方向ｙの隣接画素と、主走査方向ｘ及び副走査方向ｙの対角方向の隣接画素と、についても同様である。このため、エッジにする画素を判定するには、非極大抑制された撮影画像データの画像の各画素について、「確実にエッジである画素」に対して、主走査方向ｘと、副走査方向ｙと、主走査方向ｘ及び副走査方向ｙの対角方向とのいずれかに隣接する「エッジかもしれない画素」を順にチェックしていく必要がある。

【0055】

その手法として、上記［背景技術］に記載した再帰法では、画像の注目画素について周辺画素を調べる場合に、当該周辺画素を調べた後、当該周辺画素を注目画素としてさらにその周辺画素を調べていくことを繰り返すため、大きなメモリ容量を使ってしまう。

【0056】

図７に示すように、一般的なラスタスキャンでは、画像の各画素について、副走査方向ｙの位置の値が一番小さく主走査方向ｘの位置の値が一番小さい画素から主走査方向ｘに各画素を注目画素として走査していく（実線の矢印）。そして、主走査方向ｘの位置の値が一番大きい画素までスキャンすると、副走査方向ｙの位置の値が１つ大きく主走査方向ｘの位置の値が一番小さい画素に注目画素を移動する（破線の矢印）。そして、当該移動後の画素から主走査方向ｘに各画素を走査していき、副走査方向ｙの位置の値が１つ大きく主走査方向ｘの位置の値が一番小さい画素に注目画素を移動することを繰り返す。

【0057】

上記［背景技術］に記載した従来のラスタスキャンを用いる方法では、図７の一方向のラスタスキャンに加え、異なる方向のラスタスキャンが必要となり、複数回のラスタスキャンが必要となる。図７と異なる方向のラスタスキャンとは、例えば、副走査方向ｙの位置の値が一番大きく主走査方向ｘの位置の値が一番小さい画素から主走査方向ｘに各画素を注目画素として走査していき、副走査方向ｙの位置の値が１つ小さく主走査方向ｘの位置の値が一番小さい画素に注目画素を移動することを繰り返すラスタスキャンである。

【0058】

ついで、図８を参照して、図５のステップＳ２４のヒステリシス閾値処理を詳細に説明する。まず、ＣＰＵ１１は、ステップＳ２３で非極大抑制された撮影画像データに対して、ラベリング処理を行う（ステップＳ３１）。

【0059】

ここで、図９を参照して、図８のステップＳ３１のラベリング処理を詳細に説明する。まず、ＣＰＵ１１は、ステップＳ２３で非極大抑制された撮影画像データの画像の全ての画素のうち、例えば図７のラスタスキャンにより、次にスキャンする未選択の画素を注目画素として選択する（ステップＳ４１）。

【0060】

そして、ＣＰＵ１１は、ステップＳ２３でＲＡＭ１３に記憶されている、ステップＳ４１で選択中の注目画素（以下、ラベリング処理において単に注目画素という）の評価値（エッジの強さ）Ｇを参照する（ステップＳ４２）。

【0061】

そして、ＣＰＵ１１は、ステップＳ４２で参照した注目画素の評価値Ｇと、閾値ＴＨ１，ＴＨ２とを用いて、注目画素が、確実にエッジである画素か又はエッジかもしれない画素であるか否かを判別する（ステップＳ４３）。図６（ａ）で説明したように、確実にエッジである画素は、注目画素の評価値Ｇ≧閾値ＴＨ２の画素である。エッジかもしれない画素は、閾値ＴＨ１＜注目画素の評価値Ｇ＜閾値ＴＨ２の画素である。

【0062】

注目画素が、確実にエッジである画素でもなくかつエッジかもしれない画素でもない場合（ステップＳ４３；ＮＯ）、注目画素が確実にエッジでない画素であり、ＣＰＵ１１は、この注目画素には数値を１以上に設定したラベルの割り当て（付与）をしない（ステップＳ４４）。ステップＳ４４では、具体的には、ラベル＝０が注目画素に割り当てられて、割り当てられたラベルの数値が注目画素に対応付けられてＲＡＭ１３に記憶される。

【0063】

ラベルとは、画像データの画像のうち、「エッジかもしれない画素」及び「確実にエッジである画素」の少なくとも一方からなる画素群であって、（１回の）ラスタスキャンにおける注目画素とスキャン済みの周辺画素とで互いに接続（隣接）しない画素群を分類するための分類の識別情報である。画素群は、互いに連続的に隣接する複数の画素を有する群である。本実施の形態において、ラベルの識別情報は、昇順の自然数の数値（通し番号）とするが、これに限定されるものではなく、アルファベットなどの通し記号としてもよい。

【0064】

スキャン済みの周辺画素とは、例えば図７のラスタスキャンにおいて注目画素に隣接し、かつ注目画素のスキャン時にスキャン済みの方向の周辺画素であり、具体的には注目画素の左上、上、右上、左の４つの方向の隣接画素である。注目画素の左上の隣接画素は、－ｘ方向及び－ｙ方向の対角方向に隣接する画素である。注目画素の上の隣接画素は、－ｙ方向に隣接する画素である。注目画素の右上の隣接画素は、＋ｘ方向及び－ｙ方向の対角方向に隣接する画素である。注目画素の左の隣接画素は、－ｘ方向に隣接する画素である。

【0065】

１回のラスタスキャンの実行中には、選択される注目画素と当該注目画素のスキャン済の周辺画素との直接的な隣接（接続）の有無を判別できるが、注目画素と未スキャンの画素との接続を判別できない。例えば、「エッジかもしれない画素」である注目画素と、未スキャンの「確実にエッジである画素」とが接続するか否かを判別できない。このため、ラベリング処理において、１回のラスタスキャンの実行中に、「エッジかもしれない画素」である注目画素が、スキャン済みの周辺画素で「エッジかもしれない画素」及び「確実にエッジである画素」の少なくとも一方からなる画素群の画素に隣接（接続）する場合に、当該接続している画素群の画素のラベルを注目画素に割り当てておき、同じく注目画素が、スキャン済みの周辺画素で他の画素群の画素に隣接（接続）しない場合に、未割当の新たな通し番号のラベルを注目画素に割り当てておく。そして、当該ラスタスキャン後に、各ラベルの画素群の画素同士が接続しているか否かを判定すればよい。

【0066】

また、ラベル＝１は、「確実にエッジにする画素」であることを示す。ラベル＝１は、０を除く最小の通し番号である。このため、注目画素が「確実にエッジである画素」である場合には、ラベル＝１が注目画素に割り当てられる。また、注目画素が「エッジかもしれない画素」であり、かつ「確実にエッジである画素」である周辺画素に隣接（直接的に接続）する場合にも、ラベル＝１が注目画素に割り当てられる。さらに、注目画素が「エッジかもしれない画素」であり、かつ「確実にエッジである画素」にラベル「１」が割り当てられた他の「エッジかもしれない画素」を介して間接的に隣接（接続）される場合にも、ラベル＝１が注目画素に割り当てられる。

【0067】

このようにして、「エッジかもしれない画素」には、数値を１以上に設定したラベルが割り当てられる。また、「確実にエッジでない画素」には、数値を１以上に設定したラベルが割り当てられない（実際には、スキャンの足跡を残すため、ラベル＝０が割り当てられる）ものとする。

【0068】

そして、ＣＰＵ１１は、非極大抑制された撮影画像データの画像の全ての画素のうち、ステップＳ４１で未選択の画素（注目画素）があるか否かを判別する（ステップＳ４５）。

【0069】

未選択の画素（注目画素）がある場合（ステップＳ４５；ＹＥＳ）、ステップＳ４１に移行される。未選択の画素（注目画素）がない場合（ステップＳ４５；ＮＯ）、ラベリング処理が終了する。

【0070】

注目画素が、確実にエッジである画素か又はエッジかもしれない画素である場合（ステップＳ４３；ＹＥＳ）、ＣＰＵ１１は、注目画素が、エッジかもしれない画素であるか否かを判別する（ステップＳ４６）。注目画素が、エッジかもしれない画素でない場合（ステップＳ４６；ＮＯ）、注目画素が、確実にエッジである画素であり、ＣＰＵ１１は、ラベル＝１を注目画素に割り当て、割り当てられたラベルの数値を注目画素に対応付けてＲＡＭ１３に記憶する（ステップＳ４７）。

【0071】

注目画素が、エッジかもしれない画素である場合（ステップＳ４６；ＹＥＳ）、ＣＰＵ１１は、ＲＡＭ１３に記憶されている注目画素のスキャン済みの４つの周辺画素の付与済のラベルを参照し、注目画素のスキャン済みの４つの周辺画素の少なくとも１つに数値が１以上に設定されたラベルが割り当てられているか否かを判別する（ステップＳ４８）。

【0072】

スキャン済みの周辺画素の少なくとも１つにラベルが割り当てられている場合（ステップＳ４８；ＹＥＳ）、ＣＰＵ１１は、注目画素のスキャン済みの４つの周辺画素のラベルのうち、数値が０でない最小のラベルを注目画素に割り当て、割り当てられたラベルの数値を注目画素に対応付けてＲＡＭ１３に記憶する（ステップＳ４９）。

【0073】

スキャン済みの周辺画素の何れにもラベルが割り当てられていない場合（ステップＳ４８；ＮＯ）、ＣＰＵ１１は、初期値を２として、それまでに割り当てた最も大きいラベルの数値＋１（通し番号）を新ラベルとして注目画素に割り当て、割り当てられたラベルの数値を注目画素に対応付けてＲＡＭ１３に記憶する（ステップＳ５０）。つまり、ステップＳ５０が初めて実行される場合には、新ラベルとしてラベル＝２が注目画素に割り当てられ、ステップＳ５０が２回目以降に実行される場合には、ラベルとして未割当の通し番号が注目画素に割り当てられる。

【0074】

ステップＳ４７又はＳ４９の後、ステップＳ５１に移行される。ステップＳ５１から後述するステップＳ５５までを、接続情報配列を生成する接続情報配列生成処理Ｌ１とする。ラベリング処理は、ステップＳ４１～Ｓ４５のラスタスキャンを含むループ処理内に、ループ処理である接続情報配列生成処理Ｌ１を有する二重ループ構造となっている。接続情報配列は、例えば図１２に示すように、「接続元ラベル」、「接続先ラベル」の項目を有するテーブルである。「接続元ラベル」は、注目画素を接続元の画素とし、接続元である注目画素のラベルの数値の項目である。「接続先ラベル」は、「接続元ラベル」の注目画素に直接的に接続（隣接）する画素を接続先の画素とし、接続先の画素のラベルの数値の項目である。また、接続情報配列の各レコードを「接続情報」と表現するものとする。

【0075】

接続情報配列生成処理Ｌ１において、まず、ＣＰＵ１１は、ステップＳ４１で選択中の注目画素のスキャン済みの４つの全周辺画素のうちから、未選択の１つの周辺画素を選択する（選択周辺画素とする）（ステップＳ５１）。そして、ＣＰＵ１１は、選択周辺画素に対応付けてＲＡＭ１３に記憶されているラベルを参照する（ステップＳ５２）。

【0076】

そして、ＣＰＵ１１は、ステップＳ４７又はＳ４９で割り当てられた注目画素のラベルと、ステップＳ５２で参照された選択周辺画素のラベルとが異なるか否かを判別する（ステップＳ５３）。
なお、この判別は選択周辺画素のラベルの値が１以上の場合に行い、ラベルの値が０の場合には行わない。

【0077】

注目画素のラベルと選択周辺画素のラベルとが異なる場合（ステップＳ５３；ＹＥＳ）、ＣＰＵ１１は、接続情報配列に当該注目画素のラベルと当該選択周辺画素のラベルとの組み合わせを隣接関係にあるラベルの組み合わせとして格納し、格納後の接続情報配列をＲＡＭ１３に記憶する（ステップＳ５４）。ステップＳ５４では、具体的には、注目画素のラベルの数値と、当該注目画素に隣接（接続）する選択周辺画素の異なるラベルの数値との組み合わせが、接続情報配列の「接続先ラベル」と「接続元ラベル」との１レコードとして対応付けられて格納される。また、ステップＳ５４では、注目画素のラベルと選択周辺画素のラベルとの組み合わせが、既に接続情報配列に格納されている場合には、重複を避けるため、当該ラベルの組み合わせが接続情報配列に格納されない。

【0078】

そして、ＣＰＵ１１は、注目画素のスキャン済みの４つの全周辺画素のうち、ステップＳ５１で未選択の周辺画素があるか否かを判別する（ステップＳ５５）。未選択の周辺画素がある場合（ステップＳ５５；ＹＥＳ）、ステップＳ５１に移行される。未選択の周辺画素がない場合（ステップＳ５５；ＮＯ）、ステップＳ４５に移行される。このように、ループ処理Ｌ１は、注目画素のラベルに基づいて、注目画素と選択周辺画素との接続情報を接続情報配列に格納するループ処理である。また、ステップＳ５０の実行後、ステップＳ４５に移行される。

【0079】

ここで、図１０（ａ）～図１２を参照して、図９のラベリング処理の具体例を説明する。まず、図１０（ａ）～図１１（ｃ）を参照して、ステップＳ４１～Ｓ５０のラベルの割当ての具体例を説明する。図１０（ａ）に示すように、撮影画像データは、ラスタスキャンにより選択中の注目画素ｐ１と、注目画素ｐ１を中心として、左上の周辺画素ｐ２、上の周辺画素ｐ３、右上の周辺画素ｐ４、左の周辺画素ｐ５、右の周辺画素ｐ６、左下の周辺画素ｐ７、下の周辺画素ｐ８、右下の周辺画素ｐ９、を含むものとする。周辺画素ｐ２～ｐ５は、注目画素ｐ１のスキャン時に、スキャン済みの周辺画素であり、ラベルの割当に関係する。周辺画素ｐ６～ｐ９は、注目画素ｐ１のスキャン時に、未スキャンの周辺画素であり、ラベルの割当に関係しない。

【0080】

注目画素ｐ１にラベリングする例として、図１０（ａ）のケース（第１のケースとする）と、図１０（ｂ）のケース（第２のケースとする）と、図１０（ｃ）のケース（第３のケースとする）と、図１１（ａ）のケース（第４のケースとする）と、図１１（ｂ）のケース（第５のケースとする）と、図１１（ｃ）のケース（第６のケースとする）と、を説明する。ここで、閾値ＴＨ１＝５０、閾値ＴＨ２＝１５０とする。

【0081】

図１０（ａ）に示すように、第１のケースでは、注目画素ｐ１は、評価値Ｇ＝２００であり、閾値ＴＨ２以上であるため、確実にエッジである画素であり、スキャン済みの周辺画素ｐ２～ｐ５の評価値Ｇに関わらず、ステップＳ４７でラベル＝１が割り当てられる。

【0082】

図１０（ｂ）に示すように、第２のケースでは、注目画素ｐ１は、評価値Ｇ＝１００であり、エッジかもしれない画素である。また、スキャン済みの周辺画素ｐ２～ｐ５の評価値Ｇがいずれも閾値ＴＨ１以下であり、注目画素ｐ１のラベリングより前に、ステップＳ４４でラベル＝０が割り当てられている。ここで、注目画素ｐ１のラベリングより前に、スキャン済みのエッジかもしれない画素に新ラベルが割り当てられていないとすると、注目画素ｐ１は、ステップＳ５０で、ラベル＝２（新ラベルの初期値）が割り当てられる。

【0083】

図１０（ｃ）に示すように、第３のケースでは、注目画素ｐ１は、評価値Ｇ＝１００であり、エッジかもしれない画素である。また、スキャン済みの周辺画素ｐ２～ｐ５の評価値Ｇがいずれも閾値ＴＨ１以下であり、注目画素ｐ１のラベリングより前に、ステップＳ４４でラベル＝０が割り当てられている。ここで、注目画素ｐ１のラベリングより前に、スキャン済みのエッジかもしれない画素に割り当てられているラベルの最大値が２であるとすると、注目画素ｐ１は、ステップＳ５０で、ラベル＝３（割り当て済みの最大のラベル「２」＋１）が割り当てられる。

【0084】

図１１（ａ）に示すように、第４のケースでは、注目画素ｐ１は、評価値Ｇ＝１３０であり、エッジかもしれない画素である。また、スキャン済みの周辺画素ｐ２の評価値Ｇ＝２００が閾値ＴＨ２以上であり、注目画素ｐ１のラベリングより前に、ステップＳ４７でラベル＝１が割り当てられている。加えて、スキャン済みの周辺画素ｐ３～ｐ５の評価値Ｇがいずれも閾値ＴＨ１以下であり、注目画素ｐ１のラベリングより前に、ステップＳ４４でラベル＝０が割り当てられている。このため、注目画素ｐ１は、ステップＳ４９で、スキャン済みの周辺画素ｐ２～ｐ５のうち０でない最小のラベル＝１が割り当てられる。

【0085】

図１１（ｂ）に示すように、第５のケースでは、注目画素ｐ１は、評価値Ｇ＝１３０であり、エッジかもしれない画素である。また、スキャン済みの周辺画素ｐ２の評価値Ｇ＝２００が閾値ＴＨ２以上であり、注目画素ｐ１のラベリングより前に、ステップＳ４７でラベル＝１が割り当てられている。加えて、スキャン済みの周辺画素ｐ４の評価値Ｇ＝１３０であり、閾値ＴＨ１より大きく閾値ＴＨ２より小さいため、注目画素ｐ１のラベリングより前に、ステップＳ４９でラベル＝２が割り当てられている。さらに、スキャン済みの周辺画素ｐ３，ｐ５の評価値Ｇがいずれも閾値ＴＨ１以下であり、注目画素ｐ１のラベリングより前に、ステップＳ４４でラベル＝０が割り当てられている。このため、注目画素ｐ１は、ステップＳ４９で、スキャン済みの周辺画素ｐ２～ｐ５のうち０でない最小のラベル＝１が割り当てられる。

【0086】

図１１（ｃ）に示すように、第６のケースでは、注目画素ｐ１は、評価値Ｇ＝１３０であり、閾値ＴＨ１より大きく閾値ＴＨ２より小さいため、エッジかもしれない画素である。また、スキャン済みの周辺画素ｐ２，ｐ４の評価値Ｇが、それぞれ、１００，１２０であり、注目画素ｐ１のラベリングより前に、ステップＳ４９又はＳ５０により、それぞれ、４，２が割り当てられている。加えて、スキャン済みの周辺画素ｐ３，ｐ５の評価値Ｇはいずれも閾値ＴＨ１以下であり、注目画素ｐ１のラベリングより前に、ステップＳ４４でラベル＝０が割り当てられている。このため、注目画素ｐ１のラベルは、ステップＳ４９で、周辺画素ｐ２～ｐ５のうち０でない最小の２が割り当てられる。

【0087】

ついで、接続情報配列生成処理Ｌ１の具体例を説明する。一例として、ラベリング処理において、ラスタスキャン中に、図１１（ｂ）の注目画素ｐ１のラベル割当が行われた後、別の画素としての図１１（ｃ）の注目画素ｐ１のラベル割当が行われる例を説明するものとする。まず、ラベリング処理のラスタスキャン開始後のステップＳ４１～Ｓ５０において、ステップＳ４９で図１１（ｂ）の注目画素ｐ１にラベル＝１が割り当てられたものとする。このステップＳ４９の実行後に、接続情報配列生成処理Ｌ１が実行される。この場合、図１１（ｂ）に示すように、注目画素ｐ１には、注目画素ｐ１のラベル＝１とは異なるラベル＝２のスキャン済みの周辺画素ｐ４が隣接している。このため、ステップＳ５１でスキャン済み周辺画素ｐ４が選択周辺画素として選択された場合に、ステップＳ５４により、図１２に示す接続情報配列の１番目（１行目）のレコードの「接続元ラベル」の値に、注目画素ｐ１のラベルの「１」が格納され、同レコードの「接続先ラベル」の値に、注目画素ｐ１のラベルが「１」で同じスキャン済みの周辺画素ｐ２ではなく、ラベルの数値が異なりかつ０でない選択周辺画素ｐ４のラベルの「２」が格納される。つまり、接続元ラベル＝１と、接続先ラベル＝２と、の組み合わせが、隣接関係にあるラベルの組み合わせとして接続情報配列の１レコード目に格納される。

【0088】

その後、ラベリング処理のラスタスキャンが進み、ラスタスキャン中のステップＳ４１～Ｓ５０において、ステップＳ４９で別の注目画素としての図１１（ｃ）の注目画素ｐ１にラベル＝２が割り当てられたものとする。このステップＳ４９の実行後に、接続情報配列生成処理Ｌ１が実行される。この場合、図１１（ｃ）に示すように、注目画素ｐ１には、注目画素ｐ１のラベル＝２とは異なるラベル＝４のスキャン済みの周辺画素ｐ２が隣接している。このため、ステップＳ５１でスキャン済み周辺画素ｐ２が選択周辺画素として選択された場合に、ステップＳ５４により、図１２に示す接続情報配列の２番目（２行目）のレコードの「接続元ラベル」の値に、注目画素ｐ１のラベルの「２」が格納され、同じレコードの「接続先ラベル」の値に、注目画素ｐ１のラベルが「２」で同じ周辺画素ｐ４ではなく、ラベルが異なりかつ０でない選択周辺画素ｐ２のラベルの「４」が格納される。つまり、接続元ラベル＝２と、接続先ラベル＝４と、の組み合わせが、隣接関係にあるラベルの組み合わせとして接続情報配列の２レコード目に格納される。

【0089】

このようにして、各注目画素について、接続情報配列に順次「接続元ラベル」及び「接続先ラベル」の値が格納され、１フレームの撮影画像データについて、１つの接続情報配列が生成される。

【0090】

図８に戻り、ＣＰＵ１１は、ステップＳ３１で生成された接続情報配列を用いて、エッジかもしれない画素のうち、エッジにする画素のラベルを示すＬＵＴ（Look Up Table）配列を作成するＬＵＴ作成処理を行う（ステップＳ３２）。

【0091】

図１３を参照して、ステップＳ３２のＬＵＴ作成処理を詳細に説明する。ここで、ＬＵＴ作成処理の概要を説明する。ＬＵＴ作成処理は、図９のラベリング処理で生成された接続情報配列の「接続元ラベル」と「接続先ラベル」との各レコードにおけるラベルの数値の組み合わせから、各ラベルが、エッジにする画素に対応するラベルか否かを示すＬＵＴ配列が作成される。図１４（ａ）に示すように、ＬＵＴ配列は、「ラベル」と、「ＬＵＴ値」と、の項目を有するテーブルである。「ラベル」は、ラベリング処理により、非極大抑制された撮影画像データの画像の各画素に割り当てられたラベルの数値である。「ＬＵＴ値」は、「ラベル」がエッジにする画素に対応するラベルか（＝１）否か（＝０）を示す数値である。エッジにする画素に対応するラベルとは、「確実にエッジである画素」に対応するラベル＝１と、「確実にエッジである画素」に直接的に又は間接的に隣接（接続）する「エッジかもしれない画素」のラベルと、である。なお、図１４（ａ）などに示すＬＵＴ配列では、「ラベル」＝０に対応する「ＬＵＴ値」を記載していないが、「ラベル」＝０に対応する「ＬＵＴ値」は、０に設定されるものとする。

【0092】

あるラベルと他のラベルとの隣接関係の組み合わせは、接続情報配列の各レコードに格納されている。このため、接続情報配列について、必ずエッジにする画素となるラベル「１」を基準として、各レコードを格納順に選択していき、ラベル「１」に直接的に隣接するラベルと、他のラベルを介して間接的に隣接するラベルと、をチェックしていけばよい。ただし、ラベル「１」に隣接する（エッジにする画素の）ラベルが見つかった場合に、当該見つかったラベルにさらに隣接するラベルをチェックすることが必要であり、当該チェックと同様なチェックを、隣接するラベルが見つからなくなるまで繰り返す必要がある。特に、接続情報配列の各レコードの格納順によっては、隣接するラベルのチェックの漏れが発生するおそれがあるため、当該チェックの繰り返しとして、接続情報配列の１番目のレコードから最後のレコードまでの一通りのレコードの選択を、隣接するラベルが見つかる度に繰り返すことが必要である。

【0093】

まず、ＣＰＵ１１は、ＬＵＴ配列を初期化してＲＡＭ１３に記憶する（ステップＳ６１）。ＬＵＴ配列の初期化は、図１４（ａ）に示すように、「ラベル」＝１のとき、「ＬＵＴ値」＝１とし、「ラベル」＝１以外のとき、「ＬＵＴ値」＝０として、ＬＵＴ配列に格納する処理とする。この初期化では、「ラベル」は、１から、ステップＳ３１のラベリング処理でラベリングされたラベルの最大値までの昇順の自然数の値が設定されるものとする。

【0094】

そして、ＣＰＵ１１は、更新フラグを０に設定（クリア）する（ステップＳ６２）。更新フラグは、ステップＳ６３～Ｓ６７の処理を繰り返すか否かを示すフラグである。更新フラグ＝１である場合に、ステップＳ６３～Ｓ６７の処理を繰り返すことを示し、更新フラグ＝０である場合に、ステップＳ６３～Ｓ６７の処理を行わないことを示す。上述したように、ラベル「１」に直接的に又は間接的に隣接する新たなラベルが見つけられ、ＬＵＴ配列の「ＬＵＴ値」が更新される場合に更新フラグ＝１に設定される。そして、ＣＰＵ１１は、ステップＳ３１で生成されたＲＡＭ１３上の接続情報配列を参照し、「接続元ラベル」及び「接続先ラベル」を有する全レコードから、未選択の１つのレコードを接続情報としてその格納順に選択する（ステップＳ６３）。

【0095】

そして、ＣＰＵ１１は、ステップＳ６３で選択中の接続情報の「接続元ラベル」及び「接続先ラベル」について、ＬＵＴ配列の「ＬＵＴ値」が１の「ラベル」と、同じく「ＬＵＴ値」が０の「ラベル」とが接続（隣接）していることを示すか否かを判別する（ステップＳ６４）。選択中の接続情報が、「ＬＵＴ値」が１の「ラベル」と、「ＬＵＴ値」が０の「ラベル」とが接続していることを示す場合（ステップＳ６４；ＹＥＳ）、ＣＰＵ１１は、ＬＵＴ配列において、接続していることを示す「ＬＵＴ値」が０の「ラベル」の「ＬＵＴ値」を１に更新する（ステップＳ６５）。

【0096】

そして、ＣＰＵ１１は、更新フラグを１に更新する（ステップＳ６６）。そして、ＣＰＵ１１は、ステップＳ３１で生成された接続情報配列に、ステップＳ６３で未選択の接続情報があるか否かを判別する（ステップＳ６７）。未選択の接続情報がある場合（ステップＳ６７；ＹＥＳ）、ステップＳ６３に移行される。選択中の接続情報が、「ＬＵＴ値」が１の「ラベル」と、「ＬＵＴ値」が０の「ラベル」とが接続していることを示さない場合（ステップＳ６４；ＮＯ）、ステップＳ６７に移行される。

【0097】

未選択の接続情報がない場合（ステップＳ６７；ＮＯ）、ＣＰＵ１１は、更新フラグが０であるか否かを判別する（ステップＳ６８）。更新フラグが１である場合（ステップＳ６８；ＮＯ）、ステップＳ６２に移行される。更新フラグが０である場合（ステップＳ６８；ＹＥＳ）、ＬＵＴ作成処理が終了する。

【0098】

ここで、図１４（ａ）～図１５（ｄ）を参照して、ＬＵＴ作成処理の具体例を説明する。まず、図１４（ａ）～図１４（ｃ）を参照して、ラベリング処理で図１２に示す接続情報配列が生成された場合に、ＬＵＴ作成処理により作成されるＬＵＴ配列の一例を説明する。

【0099】

まず、図１４（ａ）に示すように、ＬＵＴ作成処理のステップＳ６１により、ＬＵＴ配列は、「ラベル」＝１，２，３，４に対応して、「ＬＵＴ値」が１，０，０，０となるように初期化される。また、図１２の接続情報配列の１レコード目では、「接続元ラベル」の１に対応して「接続先ラベル」の２が格納されている。初期化後のＬＵＴ配列では、「接続ラベル」の１に対応する「ラベル」の１の「ＬＵＴ値」が１であり、「接続ラベル」の２に対応する「ラベル」の２の「ＬＵＴ値」が０である。そして、ステップＳ６２で更新フラグ＝０に設定され、ステップＳ６３で接続情報配列の１レコード目の接続情報が選択され、ステップＳ６４；ＹＥＳの後のステップＳ６５で、図１４（ｂ）のＬＵＴ配列に示すように、「ラベル」の２に対応する「ＬＵＴ値」が１に更新され、ステップＳ６６で更新ラベル＝１にされる。ＬＵＴ配列は４つのレコードからなるため、ステップＳ６７でステップＳ６３に移行され、接続情報配列の２レコード目の接続情報が選択される。

【0100】

図１２の接続情報配列の２レコード目では、「接続元ラベル」の２に対応して「接続先ラベル」の４が格納されている。「ラベル」の２の更新後のＬＵＴ配列では、「接続先ラベル」の２に対応する「ラベル」の２の「ＬＵＴ値」が１に更新されており、「接続ラベル」の４に対応する「ラベル」の４の「ＬＵＴ値」が０である。このため、ステップＳ６４；ＹＥＳの後のステップＳ６５で、図１４（ｃ）のＬＵＴ配列に示すように、「ラベル」の４に対応する「ＬＵＴ値」が１に更新される。

【0101】

そして、ステップＳ６６で更新フラグ＝１にされたまま、ステップＳ６８によりステップＳ６２に移行され更新フラグ＝０に設定されるものの、図１２の接続情報配列では、図１４（ｃ）のＬＵＴ配列からステップＳ６５でさらに「ＬＵＴ値」が更新されることがない。このため、更新フラグ＝０にされたまま、ＬＵＴ作成処理が終了し、最終的なＬＵＴ配列は、図１４（ｃ）のＬＵＴ配列となる。

【0102】

ついで、図１５（ａ）～図１５（ｄ）を参照して、ラベリング処理で別の接続情報配列が生成された場合に、ＬＵＴ作成処理により作成されるＬＵＴ配列の一例を説明する。ここでは、図１５（ａ）に示す接続情報配列が得られたものとする。

【0103】

まず、図１５（ｂ）に示すように、ＬＵＴ作成処理のステップＳ６１により、ＬＵＴ配列は、「ラベル」＝１，２，３，４に対応して、「ＬＵＴ値」が１，０，０，０となるように初期化される。そして、図１２の接続情報配列の１レコード目では、「接続元ラベル」の２に対応して「接続先ラベル」の４が格納されている。初期化後のＬＵＴ配列では、「接続ラベル」の２に対応する「ラベル」の２の「ＬＵＴ値」が０であり、「接続ラベル」の４に対応する「ラベル」の４の「ＬＵＴ値」も０である。そして、ステップＳ６２で更新フラグ＝０に設定され、ステップＳ６３で接続情報配列の１レコード目の接続情報が選択されるが、ステップＳ６４；ＮＯとなり、ステップＳ６７により、ステップＳ６３に移行される。

【0104】

図１５（ａ）の接続情報配列の２レコード目では、「接続元ラベル」の１に対応して「接続先ラベル」の４が格納されている。初期化後のＬＵＴ配列では、「接続ラベル」の１に対応する「ラベル」の１の「ＬＵＴ値」が１であり、「接続ラベル」の４に対応する「ラベル」の４の「ＬＵＴ値」が０である。そして、ステップＳ６３で接続情報配列の２レコード目の接続情報が選択され、ステップＳ６４；ＹＥＳの後のステップＳ６５で、図１５（ｃ）のＬＵＴ配列に示すように、「ラベル」の４に対応する「ＬＵＴ値」が１に更新され、ステップＳ６６で更新ラベル＝１にされる。図１５（ｃ）のＬＵＴ配列には、図１５（ａ）の接続情報配列の１レコード目の接続情報が反映されていない。

【0105】

そして、ステップＳ６６で更新フラグ＝１にされたまま、ステップＳ６８によりステップＳ６２に移行され更新フラグ＝０に設定される。そして、ステップＳ６３で接続情報配列の１レコード目の接続情報が再度選択され、ステップＳ６４；ＹＥＳの後のステップＳ６５で、図１５（ｄ）のＬＵＴ配列に示すように、「ラベル」の４に対応する「ＬＵＴ値」が１に更新される。

【0106】

そして、ステップＳ６６で更新フラグ＝１にされ、ステップＳ６８によりステップＳ６２に移行され更新フラグ＝０に設定されるものの、図１５（ａ）の接続情報配列では、図１５（ｄ）のＬＵＴ配列からステップＳ６５でさらに「ＬＵＴ値」が更新されることがない。このため、更新フラグ＝０にされたまま、ＬＵＴ作成処理が終了し、最終的なＬＵＴ配列は、図１５（ｄ）のＬＵＴ配列となる。

【0107】

図８に戻り、ＣＰＵ１１は、ステップＳ３２で生成されたＬＵＴ配列を用いて、エッジ画像データを生成するエッジ画像出力処理を行う（ステップＳ３３）。

【0108】

ここで、図１６（ａ）、図１６（ｂ）を参照して、非極大抑制された撮影画像データの画像に割り当てられた各画素のラベルの一例と、当該各画素のラベルに対応する各画素のＬＵＴ値を説明する。図５の非極大抑制処理により、非極大抑制された撮影画像データが得られ、図９のラベリング処理により、図１６（ａ）に示すように、非極大抑制された撮影画像データの画像の各画素にラベル＝０～４が割り当てられ、図１２に示す接続情報配列が得られたものとする。ここで、図１６（ａ）の画像のラベル＝１の画素が「確実にエッジである画素」とし、ラベル＝２，３，４の画素が「エッジかもしれない画素」とする。

【0109】

そして、図１３のＬＵＴ作成処理により、図１２に示す接続情報配列を用いて、図１４（ｃ）に示すＬＵＴ配列が作成される。すると、この図１４（ｃ）に示すＬＵＴ配列が適用されることで、図１６（ａ）の画像の各画素のラベルに対応して、図１６（ｂ）の画像の各画素に示すように、図１２に示す接続情報配列の「ラベル」＝１，２，４に対応する画素に「ＬＵＴ値」＝１が割り当てられる。すると、図１６（ｂ）の画像に示すように、「確実にエッジである画素」であるラベル＝１の画素に直接的又は間接的に隣接（接続）されるラベル＝１，２，４のみにＬＵＴ値＝１が割り当てられ、その他の画素にＬＵＴ値＝０が割り当てられていることが分かる。このため、ＬＵＴ値＝１の画素をエッジにする画素とし、ＬＵＴ値＝０の画素をエッジにしない画素とすれば、エッジ画像データが生成できる。

【0110】

ついで、図１７を参照して、図８のステップＳ３３のエッジ画像出力処理を詳細に説明する。まず、ＣＰＵ１１は、ステップＳ２３で非極大抑制された撮影画像データの画像の全ての画素のうち、例えば図７のラスタスキャンにより、次にスキャンする未選択の画素を注目画素として選択する（ステップＳ７１）。

【0111】

そして、ＣＰＵ１１は、ステップＳ７１で選択中の注目画素（以下、エッジ画像出力処理において単に注目画素という）に対応付けてＲＡＭ１３に記憶されているラベルを参照する（ステップＳ７２）。そして、ＣＰＵ１１は、図１３のＬＵＴ作成処理で作成されてＲＡＭ１３に記憶されているＬＵＴ配列を参照する（ステップＳ７３）。

【0112】

そして、ＣＰＵ１１は、ステップＳ７３で参照したＬＵＴ配列において、ステップＳ７２で参照した注目画素の「ラベル」に対応する「ＬＵＴ値」が１であるか否かを判別する（ステップＳ７４）。ステップＳ７４において、注目画素で「ラベル」＝０である場合には「ＬＵＴ値」＝０にされる。注目画素のラベルに対応するＬＵＴ値が１である場合（ステップＳ７４；ＹＥＳ）、ＣＰＵ１１は、注目画素を、ヒステリシス閾値を超えた画素（ヒステリシス閾値処理でエッジにする画素）として出力する（ステップＳ７５）。

【0113】

注目画素のラベルに対応するＬＵＴ値が０である場合（ステップＳ７４；ＮＯ）、ＣＰＵ１１は、注目画素を、ヒステリシス閾値を超えていない画素（ヒステリシス閾値処理でエッジとしない画素）として出力する（ステップＳ７６）。そして、ＣＰＵ１１は、非極大抑制された撮影画像データの画像の全ての画素のうち、ステップＳ７１で未選択の画素（注目画素）があるか否かを判別する（ステップＳ７７）。

【0114】

未選択の画素（注目画素）がある場合（ステップＳ７７；ＹＥＳ）、ステップＳ７１に移行される。未選択の画素（注目画素）がない場合（ステップＳ７７；ＮＯ）、ＣＰＵ１１は、ステップＳ７５で出力されたヒステリシス閾値を超えていない画素をエッジ画素とし、ステップＳ７６で出力されたヒステリシス閾値を超えていない画素を黒画素として含むエッジ画像のエッジ画像データを生成し（ステップＳ７８）、エッジ画像出力処理を終了する。

【0115】

ここで、図１８（ａ）、図１８（ｂ）を参照して、図５のエッジ画像生成処理で生成されたエッジ画像データの具体例を説明する。図１８（ａ）に示すように、図４の撮影処理のステップＳ１１で、撮影画像Ｉ１の撮影画像データが生成されたものとする。撮影画像Ｉ１は、エッジが分かりやすい被写体の撮影画像としており、画像サイズ：３２０×２４０である。

【0116】

そして、図１８（ｂ）に示すように、図５のエッジ画像生成処理で、撮影画像Ｉ１の撮影画像データから、エッジ画像Ｉ２のエッジ画像データが生成される。ただし、閾値ＴＨ１：５０、閾値ＴＨ２：１５０、Ｌ２ノルムとした。また、ヒステリシス閾値を超えた画素（エッジ）：白色、ヒステリシス閾値を超えない画素：黒色である。エッジ画像Ｉ２によれば、図５のエッジ画像生成処理により、適切にエッジがとれていることが分かる。

【0117】

また、撮影画像Ｉ１の撮影画像データからのエッジ画像データの生成について、従来のラスタスキャンを複数回行うヒステリシス閾値処理と、本実施の形態の図８のヒステリシス閾値処理とを比較する。従来のラスタスキャンを複数回行うヒステリシス閾値処理では、ヒステリシス閾値処理でのラスタスキャンの回数：２１回、ヒステリシス閾値処理にかかる時間：８９２７［μｓ］であった。本実施の形態の図８のヒステリシス閾値処理では、図９のラベリング処理でのラスタスキャンの回数：１回であり、ヒステリシス閾値処理にかかる時間：２０９３［μｓ］であった。なお、本実施の形態の図８のヒステリシス閾値処理でのラスタスキャンの回数：２回である。このように、本実施の形態の図９のラベリング処理では、従来のラスタスキャンを複数回行うヒステリシス閾値処理に比べて、ラスタスキャンの回数が少ないため、処理にかかる時間が短縮されている。

【0118】

以上、本実施の形態によれば、撮影装置１０は、エッジの強さを示す評価値が閾値ＴＨ１と閾値ＴＨ１よりも大きな閾値ＴＨ２との間になる第１画素としての「エッジかもしれない画素」のうち評価値Ｇが閾値ＴＨ２よりも大きい第２画素としての「確実にエッジである画素」に直接的に隣接する「エッジかもしれない画素」及び他の「エッジかもしれない画素」を介して「確実にエッジである画素」に間接的に隣接する「エッジかもしれない画素」をエッジ画素（エッジにする画素）として判定する。撮影装置１０は、注目画素ｐ１が「エッジかもしれない画素」であった場合に、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れかに「確実にエッジである画素」を示すラベル「１」が付与されていたときにはラベル「１」と同じラベルを注目画素ｐ１に付与し、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れにも「確実にエッジである画素」を示すラベルが付与されておらず且つ注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れかに「エッジかもしれない画素」を示すラベルが付与されていたときには当該ラベルと同じラベルを注目画素ｐ１に付与し、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れにも「エッジかもしれない画素」を示すラベルと「確実にエッジである画素」を示すラベルとの何れもが付与されていないときには新たな通し記号としての通し番号を「エッジかもしれない画素」を示すラベルとして注目画素ｐ１に付与するＣＰＵ１１を備える。ＣＰＵ１１は、ラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルとしての接続情報配列を生成する。ＣＰＵ１１は、生成された接続情報配列に基づいて「エッジかもしれない画素」のそれぞれに対してエッジ画素とするか否かを判定する。

【0119】

また、撮影装置１０は、キャニー法によりエッジを検出する。撮影装置１０は、注目画素ｐ１におけるエッジの強さを示す評価値Ｇと注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５に付与されているラベルの付与状態とに基づいて注目画素ｐ１に所定のラベルを付与するＣＰＵ１１を備える。ＣＰＵ１１は、ラベルが付与された各画素において隣接関係にあるラベルの組み合わせを示す対応テーブルとしての接続情報配列を生成する。ＣＰＵ１１は、評価値Ｇが閾値ＴＨ１と閾値ＴＨ１よりも大きな閾値ＴＨ２との間になっている「エッジかもしれない画素」のそれぞれに対して、生成された接続情報配列に基づいてエッジにする画素とするか否かを判定する。ＣＰＵ１１は、注目画素ｐ１における評価値Ｇが閾値ＴＨ１と閾値ＴＨ２との間であった場合に、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れかに評価値Ｇが閾値ＴＨ１よりも大きいことを示すラベルが付与されているか否かの違いによって異なるラベルを注目画素ｐ１に付与する。

【0120】

このため、エッジ検出におけるヒステリシス閾値処理のラスタスキャンの回数を低減できるので、ヒステリシス閾値処理（を含むエッジ画像生成処理）の処理時間を短縮できる。

【0121】

また、ＣＰＵ１１は、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５間で互いに異なるラベルがそれぞれの画素において「エッジかもしれない画素」を示すラベルとして付与されていた場合には、通し番号が小さい方（若い方）のラベルを注目画素ｐ１に付与する。このため、「エッジかもしれない画素」のラベルを正確かつ容易に付与できる。

【0122】

また、ＣＰＵ１１は、注目画素ｐ１が「エッジかもしれない画素」であった場合に、注目画素ｐ１に隣接するスキャン済みの周辺画素ｐ２～ｐ５の何れかに「確実にエッジである画素」を示すラベル「１」が付与されていたときには当該ラベルと同じラベルをエッジにする画素を示すラベルとして注目画素ｐ１に付与する。このため、エッジにするのに適切な「エッジかもしれない画素」をエッジにする画素とすることができる。

【0123】

また、ＣＰＵ１１は、撮影画像データにノイズ除去を行い、ノイズ除去された撮影画像データから輪郭抽出を行い、輪郭抽出された撮影画像データに、エッジの強さが極大となる部分以外を除外する非極大抑制を行う。ＣＰＵ１１は、ヒステリシス閾値処理のラベリング処理により、非極大抑制された撮影画像データの画像の画素にラベルを付与する。このため、キャニー法により適切にエッジ画像データを生成できる。

【0124】

以上の説明では、本発明に係るプログラムのコンピュータ読み取り可能な媒体としてＲＯＭ、フラッシュメモリなどの記憶部１５を使用した例を開示したが、この例に限定されない。その他のコンピュータ読み取り可能な媒体として、他の不揮発性メモリ、ＣＤ－ＲＯＭなどの可搬型記録媒体を適用することが可能である。また、本発明に係るプログラムのデータを通信回線を介して提供する媒体として、キャリアウエーブ（搬送波）も本発明に適用される。

【0125】

なお、上記実施の形態における記述は、本発明に係る画像処理装置、エッジ検出方法及びプログラムの一例であり、これに限定されるものではない。

【0126】

例えば、上記実施の形態では、図９のラベリング処理において、ループ処理Ｌ１がステップＳ４１～Ｓ４５のラスタスキャンのループ処理内の二重ループである構成としたが、これに限定されるものではない。ループ処理Ｌ１を除くラベリング処理を実行した後に、撮影画像データのラスタスキャンを伴うループ処理Ｌ１を別に実行する構成としてもよい。この構成では、ヒステリシス閾値処理のラスタスキャンの回数が３回になるが、依然として、従来のラスタスキャンを複数回行うヒステリシス閾値処理よりもラスタスキャンの回数を少なくすることができる。

【0127】

また、上記実施の形態では、撮影システム１として、ＣＰＵ１１が図５のステップＳ２４のヒステリシス閾値処理を含む撮影処理を行う撮影装置１０を用いる構成としたが、これに限定されるものではない。撮影装置１０に代えて、図１９に示す撮影装置１０ａを用いる構成としてもよい。図１９は、撮影装置１０ａの機能構成を示すブロック図である。

【0128】

撮影装置１０ａは、撮影装置１０と同様の構成であるが、さらに制御手段としての画像処理回路１７を備える。また、記憶部１５には、撮影プログラムＰ１に代えて、撮影プログラムＰ２を記憶しているものとする。

【0129】

画像処理回路１７は、図４のエッジ画像生成処理を実行する論理回路であり、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）などでチップとして構成される。

【0130】

撮影プログラムＰ２は、撮影プログラムＰ１と同様に、図４の撮影処理と同様の第２の撮影処理を実行させるためのプログラムである。ただし、第２の撮影処理では、ＣＰＵ１１自体が図４のエッジ画像生成処理を実行するのではなく、ＣＰＵ１１が、画像処理回路１７に図４のエッジ画像生成処理を行わせる。なお、画像処理回路１７が図８のヒステリシス閾値処理を行う論理回路とし、上記第２の撮影処理では、ＣＰＵ１１が、画像処理回路１７に図８のヒステリシス閾値処理を行わせる構成としてもよい。

【0131】

本発明の実施の形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。

【符号の説明】

【0132】

１ 撮影システム
１０，１０ａ 撮影装置
１１０ 制御部
１１ ＣＰＵ
１２ 撮像部
１３ ＲＡＭ
１４ 通信部
１５ 記憶部
１６ バス
１７ 画像処理回路
２０ ＰＣ
２１ ＣＰＵ
２２ 操作部
２３ ＲＡＭ
２４ 表示部
２５ 記憶部
２６ 通信部
２７ バス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】