(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024036861
(43)【公開日】2024-03-18
(54)【発明の名称】半導体素子
(51)【国際特許分類】
H01L 29/786 20060101AFI20240311BHJP
H01L 21/336 20060101ALI20240311BHJP
H10K 85/20 20230101ALI20240311BHJP
H10K 10/40 20230101ALI20240311BHJP
H10K 71/10 20230101ALI20240311BHJP
H10K 85/00 20230101ALI20240311BHJP
H01L 21/28 20060101ALI20240311BHJP
【FI】
H01L29/78 618B
H01L29/78 619A
H01L29/78 616V
H01L29/28 250E
H01L29/28 100A
H01L29/28 310E
H01L29/28 280
H01L21/28 301R
H01L21/28 301B
H01L29/78 618A
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2022141384
(22)【出願日】2022-09-06
(71)【出願人】
【識別番号】000000918
【氏名又は名称】花王株式会社
(74)【代理人】
【識別番号】110000040
【氏名又は名称】弁理士法人池内アンドパートナーズ
(72)【発明者】
【氏名】浅井 光夫
【テーマコード(参考)】
4M104
5F110
【Fターム(参考)】
4M104AA10
4M104BB13
4M104BB16
4M104BB18
4M104CC01
4M104DD34
4M104DD36
4M104DD37
4M104DD43
4M104DD52
4M104DD53
4M104FF13
4M104GG08
4M104HH20
5F110AA14
5F110CC07
5F110DD01
5F110DD02
5F110DD04
5F110DD05
5F110DD12
5F110DD13
5F110DD14
5F110DD17
5F110EE02
5F110EE03
5F110EE04
5F110EE08
5F110EE42
5F110EE43
5F110EE44
5F110EE45
5F110FF01
5F110FF02
5F110FF03
5F110FF09
5F110FF23
5F110FF36
5F110GG01
5F110GG21
5F110GG25
5F110GG28
5F110GG29
5F110GG41
5F110GG42
5F110GG58
5F110HK02
5F110HK03
5F110HK04
5F110HK07
5F110HK09
5F110HK21
5F110HK32
5F110HK33
5F110HK34
5F110NN13
5F110NN14
5F110NN15
5F110NN27
5F110NN28
5F110NN36
(57)【要約】
【課題】一態様において、ヒステリシスが小さく、且つ、ドレイン電圧の大小により閾値電圧が変化することが抑制された、CNTを使用した半導体素子を提供する。
【解決手段】本開示は、一態様において、ゲート電極2と、ソース電極3と、ドレイン電極4と、前記ソース電極3及びドレイン電極3と接する半導体層5と、前記半導体層5を前記ゲート電極2と絶縁するゲート絶縁層6とを含み、前記半導体層5がカーボンナノチューブのネットワーク構造を含み、前記半導体層5が、比誘電率が5.0以下の封止層で封止されており、前記ソース電極3およびドレイン電極4のうちの前記半導体層5と接する部分が、周期律表第6族元素で形成されている、半導体素子に関する。
【選択図】
図1
【特許請求の範囲】
【請求項1】
ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、
前記半導体層がカーボンナノチューブのネットワーク構造を含み、
前記半導体層が、比誘電率が5.0以下の封止層で封止されており、
前記ソース電極およびドレイン電極のうちの前記半導体層と接する部分が、周期律表第6族元素で形成されている、半導体素子。
【請求項2】
前記ソース電極および前記ドレイン電極のうちの前記第6族元素で形成された層の平均厚さがいずれも25nm以上である、請求項1に記載の半導体素子。
【請求項3】
前記第6族元素がクロムである、請求項1または2に記載の半導体素子。
【請求項4】
前記封止層の平均厚さが200nm以上である、請求項1~3のいずれかの項に記載の半導体素子。
【請求項5】
前記封止層がフッ素樹脂、アクリル樹脂、スチレン系樹脂、ビニル系樹脂、オレフィン系樹脂からなる群から選ばれる一種類以上の樹脂を含有する、請求項1~4のいずれかの項に記載の半導体素子。
【請求項6】
前記カーボンナノチューブが単層カーボンナノチューブである、請求項1~5のいずれかの項に記載の半導体素子。
【請求項7】
前記半導体層に含まれるカーボンナノチューブのうちの半導体カーボンナノチューブの含有率が70質量%以上である、請求項1~6のいずれかの項に記載の半導体素子。
【請求項8】
ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含む半導体素子の製造方法であり、
カーボンナノチューブ分散液を用いて、カーボンナノチューブのネットワーク構造を含む半導体層を形成すること、
前記半導体層の上に、前記半導体層に接し周期律表第6族元素層を含むソース電極およびドレイン電極を形成すること、
前記半導体層を封止し、比誘電率が5.0以下の封止層を形成することを含む、半導体素子の製造方法。
【請求項9】
前記カーボンナノチューブ分散液のカーボンナノチューブ濃度が0.1μg/mL以上7.0μg/mL以下である、請求項8に記載の半導体素子の製造方法。
【請求項10】
前記半導体層の形成において、
前記カーボンナノチューブ分散液を塗布して塗膜を形成し、前記カーボンナノチューブを被塗布面に吸着させ、前記塗膜が未乾燥のうちに前記塗膜から余分なカーボンナノチューブを除去した後、乾燥処理を行って、前記半導体層を形成する、請求項8または9に記載の半導体素子の製造方法。
【請求項11】
前記余分なカーボンナノチューブの除去を、洗浄液を用いた洗浄により行う、請求項10に記載の半導体素子の製造方法。
【請求項12】
前記余分なカーボンナノチューブの除去を、前記塗膜を洗浄液に浸漬させることにより行う、請求項10又は11に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体素子、当該半導体素子の製造方法等に関する。
【背景技術】
【0002】
近年、IoT(Internet of Things)が社会へ普及することで、様々なモノがインターネットに接続され、多種多様な半導体素子が求められ始めている。これらの多種多様な半導体素子では、様々な基板が使用され、例えば、フレキシブル基板を用いて作製された柔軟性を有する半導体素子や、印刷等の簡易なプロセスに適用可能な材料を用いて製造可能な半導体素子が盛んに検討されている。
【0003】
カーボンナノチューブ(CNT)は、電界効果移動度が高く、高い薬品安定性を有する。また、CNTは、溶液に分散可能なため、簡易なプロセスに適用可能な材料であり、様々な基板に対して塗布または成膜が可能である。故に、CNTは、半導体層を形成するための材料として候補に挙げられており、CNTを用いた半導体素子の検討が盛んに行われている。具体的には、CNTをチャネルに使用したCNT電界効果型トランジスタ(CNT-FET)に関する研究が勢力的に行われている。
【0004】
特許文献1には、ナノカーボンと、溶媒と、ポリオキシエチレンアルキルエーテルとを含むことを特徴とするナノカーボンインクを用い、ソース電極とドレイン電極の間のチャネル層形成領域に、前記ナノカーボンインクを付着させ、チャネル層を形成する工程を有することを特徴とする半導体デバイスの製造方法が開示され、印刷法によるTFTの作製において、ナノカーボンからなるチャネル層を形成する際に、ナノカーボン密度が適切な範囲にあるチャネル層を形成することができることが示されている。
【0005】
特許文献2には、電流ヒステリシスが低減された分子トランジスタとして、酸化物からなる絶縁体基材と、該絶縁体基材上に形成されたナノ構造体からなる半導体チャネルと、該半導体チャネルを両者の間に挟むように配置されたソース電極およびドレイン電極と、上記半導体チャネルの導通を制御するゲート電圧を上記半導体チャネルに印加するためのゲート電極とを備える分子トランジスタであって、上記絶縁体基材上に、該絶縁体基材表面に化学的に結合した疎水性膜が形成されており、上記半導体チャネル上に有機強誘電体層が形成されており、上記半導体チャネルが、上記疎水性膜と上記有機強誘電体層との間に挟持されていることを特徴とする分子トランジスタが開示されている。
【0006】
非特許文献1には、ヒステリシスの低減のために、CNTの高密度かつ不均一なランダムネットワークからなる半導体層をフッ素系樹脂で覆うことが開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】WO2019/066074号公報
【特許文献2】特開2007-96129号公報
【非特許文献】
【0008】
【非特許文献1】T.-J. Ha et.al., Appl. Master. Interface, 2014, 6, 8441-8446.
【発明の概要】
【発明が解決しようとする課題】
【0009】
半導体素子を実用に供するためには、その電気特性が、種々の使用条件において安定であることが必要である。具体的には、例えば、ヒステリシスが小さいことや、ドレイン電圧の大小にかかわらず閾値電圧が一定であることが求められている。
【0010】
特許文献1に開示の半導体素子は、チャネル層または半導体層が大気に暴露された状態で動作するので、ヒステリシスが大きいという問題がある。
特許文献2に開示の分子トランジスタは、不揮発性メモリーとしての使用を前提とした構成であり、半導体チャネルに有機強誘電体層が形成されており、有機強誘電体層に印加される電圧によって閾値電圧を変化させることによりメモリーとしての効果を実現しているが、印加電圧により閾値電圧が変化するため、増幅器等の通常のトランジスタとしての使用には適さない。
非特許文献1に開示の半導体素子は、半導体層をフッ素系樹脂で封止することで、ヒステリシスの低減に成功しているが、ドレイン電圧の大小により閾値電圧が変化してしまうという問題があった。例えば、ドレイン電圧(ドレイン・ソース間電圧)があまり高くない線形領域での閾値電圧の方が、ドレイン電圧が大きい飽和領域での閾値電圧よりも小さくなるという問題があった。
【0011】
本開示は、一態様において、ヒステリシスが小さく、且つ、ドレイン電圧の大小により閾値電圧が変化することが抑制された、CNTを使用した半導体素子、およびその製造方法を提供する。
【課題を解決するための手段】
【0012】
本開示は、一態様において、ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、前記半導体層がカーボンナノチューブのネットワーク構造を含み、前記半導体層が、比誘電率が5.0以下の封止層で封止されており、前記ソース電極およびドレイン電極のうちの前記半導体層と接する部分が、周期律表第6族元素で形成されている、半導体素子に関する。
【0013】
本開示は、一態様において、ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含む半導体素子の製造方法であり、
カーボンナノチューブ分散液を用いて、カーボンナノチューブのネットワーク構造を含む半導体層を形成すること、
前記半導体層の上に、前記半導体層に接し周期律表第6族元素層を含むソース電極およびドレイン電極を形成すること、
前記半導体層を封止し、比誘電率が5.0以下の封止層を形成することを含む、半導体素子の製造方法に関する。
【発明の効果】
【0014】
本開示によれば、ヒステリシスが小さく、且つ、ドレイン電圧の大小により閾値電圧が変化することが抑制された、CNTを使用した半導体素子を提供できる。
【図面の簡単な説明】
【0015】
【
図1】
図1は、本開示の一態様の半導体素子の模式的斜視図である。
【
図2】
図2は、
図1に示した半導体素子の模式的I-I断面図である。
【
図3】
図3は、本開示の一態様の半導体素子を構成するカーボンナノチューブのネットワーク構造を説明する模式図である。
【
図4】
図4は、本開示の別の態様の半導体素子の模式的断面図である。
【
図5】
図5A~
図5Cは、本開示の一態様の半導体素子の製造方法の各工程図である。
【
図6】
図6A~
図6Cは、本開示の一態様の半導体素子の製造方法の各工程図である。
【
図7】
図7は、実施例1の半導体素子を構成する半導体層の原子間力顕微鏡(AFM)像である。
【発明を実施するための形態】
【0016】
ドレイン電圧の大小により閾値電圧が変化することは半導体層に原因があると考えられがちである。しかし、本発明者らは、CNTで構成された半導体層と、ソース電極(S電極)およびドレイン電極(D電極)(以下、これらを総称して「SD電極」と呼ぶ場合がある。)との接触部分にも原因があると考え、鋭意検討の結果、SD電極のうちのCNTと接する部分を周期表の第6族元素で形成し、加えて、電気的に不活性な材料で半導体層を封止することにより、ヒステリシスを効果的に低減でき、且つ、上記閾値電圧の変化を低減できることを見出した。
【0017】
ソース電極とドレイン電極が、各々、周期表の第6族元素の層(以下、「第6族元素層」と呼ぶ場合がある。)を含み、当該第6族元素層と半導体層とが接することで上記閾値電圧の変化を低減できる理由は明らかではないが、次のように推察している。下記文献には、第6族元素はその電子構造によりCNTと6配位の結合構造を作り、導電性を向上させることが報告されている。ソース電極およびドレイン電極のうちのCNTと接する部分を第6族元素で形成することにより、CNTとこれらの電極との電気的接続が改善され、ドレイン電圧の大小により閾値電圧が変化することが抑制されると推察される。
文献:I. Kalinina et. al., Macromol. Chem. Phys. 2012, 213 1001-1019
【0018】
また、半導体層の大気に対する暴露を制限するために、半導体層を封止層にて覆うことは、ヒステリシス低減の観点から有効であると考えられる。封止層は半導体層の電気特性に影響を与えないために、電気的に不活性な材料、具体的には半導体層に電子や正孔をドープすることなく、比誘電率が小さく強誘電性を持たない材料であることが好ましい。封止層が、半導体層に電子や正孔をドープしうる材料で形成されている場合、ドレイン電圧の高低に応じて半導体層の電荷状態が変化して閾値電圧が変化しやすい。封止層が、比誘電率が大きい材料や強誘電性を示す材料で形成されている場合、特にドレイン電圧が高い場合に封止層と半導体層の界面に電荷が誘起されて閾値電圧が変化しやすく、ヒステリシスも大きくなりやすい。通常、比誘電率が5.0以下の材料であれば強誘電性を示さない。封止層が、比誘電率が5.0以下の材料で形成されていると、ヒステリシスの低減のみならず、期せずして前記閾値電圧の変化も抑制されることが分かった。
【0019】
以上の通り、本開示の半導体素子では、SD電極のうちのCNTと接する部分を第6族元素で形成し、且つ、半導体層を比誘電率が5.0以下の材料で封止することで、ヒステリシスが効果的に低減でき、且つ、ドレイン電圧の大小により閾値電圧が変化することも効果的に抑制できる。
【0020】
以下、本開示の一態様の半導体素子について、図面を参照しながら説明する。
【0021】
図1および
図2に示すように、本開示の半導体素子は、一態様において、CNT-電界効果型トランジスタ(CNT-FET)であり、好ましくは、p型CNT電界効果型トランジスタである。半導体素子1は、ゲート電極2と、ソース電極3と、ドレイン電極4と、半導体層5とを含む。半導体層5とゲート電極2との間にはゲート絶縁層6が配置されて、ゲート絶縁層6は、半導体層5とゲート電極2とを絶縁している。
図1および
図2に示した態様では、ソース電極3とドレイン電極4は、半導体層5のゲート絶縁層6側の面の反対面上に所定の間隔(チャネル長)を開けて形成されているが、別の一態様において、ソース電極とドレイン電極は、ゲート電極と絶縁されている限り、半導体層のゲート絶縁層6側の面に形成してもよい。半導体層5のうちのソース電極3とドレイン電極4の間に配置された部分(チャネル領域)は、半導体層5の大気との接触防止のために封止層8により覆われている。同じ理由により、ソース電極とドレイン電極とを半導体層のゲート絶縁膜側の面に形成する態様では、半導体層の大気に対して露出した面、例えば、半導体層の絶縁層側の面の反対面(全面)が封止層により覆われていると好ましく、加えてその端面も封止層により覆われていると好ましい。半導体素子1では、半導体層5は、好ましくは、製造が容易で、流せる電流量も大きい、CNTのネットワーク構造を含む。
【0022】
[ソース電極、ドレイン電極]
ソース電極3およびドレイン電極4は、チャネルとして機能する半導体層5のCNTネットワーク構造により電気的に接続されている。
図2から良くわかるように、ソース電極3及びドレイン電極4は、各々第6族元素で形成された第6族元素層31、41を含み、当該第6族元素層31,41が、半導体層5と接している。第6族元素としては、クロム(Cr)、モリブデン(Mo)、タングステン(W)が挙げられるが、なかでもクロム(Cr)が好ましい。第6族元素層の酸化劣化防止および電極の導電性を確保する観点から、ソース電極3及びドレイン電極4は、更に、第6族元素層の半導体層5側の面の反対面上に、第6族元素以外の導電材料で形成された上層32,43を1層以上含む多層構造をしている。ソース電極及びドレイン電極は、別の一態様において、第6族元素層からなる単層構造であってもよい。前記導電材料については特に制限はなく、例えば、チタン、銅、金、白金、クロム、アルミニウム、パラジウム、モリブデンなどの金属、ポリシリコンなどの半導体、酸化錫インジウム(ITO)などの導電性金属酸化物が挙げられるが、なかでも、化学的に安定であることから金が好ましい。第6族元素層および前記上層の形成方法としては、材料に応じて、真空蒸着、電子線ビーム、スパッタリング、メッキ、CVD、イオンプレーティングコーティング、インクジェット、印刷などの、従来から公知の方法が挙げられる。
【0023】
前記第6族元素層31,41の平均厚さは、ヒステリシスを低減し且つ閾値電圧の変化を抑制する観点から、好ましは1nm以上、より好ましくは5nm以上、更に好ましくは20nm以上である。また、CNT-FETの加工性の観点から、好ましくは1000nm以下、より好ましくは500nm以下である。本開示において、第6族元素層の平均厚さは、例えば、断面が
図2のようになるようにCNT-FETをその厚さ方向に切断することで測定試料を作成し、CNT-FETの断面を走査型電子顕微鏡で観察することで計測できる。
【0024】
前記上層32,42の平均厚さ(上層が多層構造である場合は各層の厚みの合計)は、前記第6族元素層31、41の酸化劣化防止や電極の導電性を確保する観点から、好ましは5nm以上、より好ましくは10nm以上、更に好ましくは20nm以上であり、CNT-FETの加工性の観点から好ましくは1000nm以下、より好ましくは500nm以下である。本開示において、上層の平均厚さは、例えば、断面が
図2のようになるようにCNT-FETをその厚さ方向に切断することで測定試料を作成し、CNT-FETの断面を走査型電子顕微鏡で観察することで計測できる。
【0025】
チャネル長(L)およびチャネル幅(W)については、従来公知の寸法でよく、チャネル長(L)は、例えば10μm以上1000μm以下であり、チャネル幅(W)は、例えば10μm以上10000μm以下であるが、本開示はこれらに限定されない。
【0026】
[封止層]
本開示の半導体素子1では、半導体層5を防水、防塵するために、半導体層5が外気に触れることを防止する封止層8によって封止されている。封止層8は、単一層で構成されていても構わないが、積層された複数の層から構成されていていてもよい。封止層8を形成する材料は、その比誘電率が、ヒステリシスを小さくし且つ閾値電圧の変化を抑制する観点から、好ましくは5.0以下、より好ましく4.0以下、さらに好ましくは3.0以下であり、比誘電率の下限について特に制限はないが、通常1.5以上である。封止層8を形成する材料の比誘電率は、実施例に記載の方法にて測定した値である。
【0027】
封止層8を形成する材料としては、半導体層に電子や正孔をドープすることがない、電気的に不活性な化合物が好ましく、疎水的なポリマーが好ましく、封止の際にCNTと副反応を生じない材料が好ましい。また、ヒステリシスを低減し且つ閾値電圧の変化を抑制する観点から、好ましくはスチレン系樹脂、フッ素樹脂およびアクリル系樹脂から選ばれる少なくとも1種の重合体が挙げられる。
【0028】
スチレン系樹脂としては、ポリスチレン(P-St)(比誘電率2.5)、アクリロニトリル-スチレン共重合体(AS)(比誘電率2.9)、アクリロニトリル-ブタジエン-スチレン共重合体(ABS)(比誘電率3.2)等が、フッ素系樹脂としては、市販品として、CYTOP(登録商標)のCTL-809A(AGC社製)(比誘電率2.1)等が、アクリル系樹脂としては、ポリメタクリル酸メチル(PMMA)(比誘電率2.8)、ポリメタクリル酸ブチル(比誘電率2.7)等が挙げられる。封止層8の材料は、これらの樹脂材料のうちの1種でもよいし2種以上の組合せでもよい。また、封止層8の材料は、これらの中でも、ヒステリシスを小さくし且つ閾値電圧の変化を抑制する観点から、CYTOP(登録商標)のCTL-809A(比誘電率2.1)、ポリスチレン(比誘電率2.5)およびPMMA(比誘電率2.8)から選ばれる1種以上の重合体が好ましく、CYTOP(登録商標)のCTL-809A(比誘電率2.1)がより好ましい。
【0029】
ソース電極3とドレイン電極4の間の領域(チャネル領域)における、封止層8の平均厚さ(複数層積層して構成されている場合が各層の平均厚さの合計)は、十分な水分や酸素等に対するバリア性を確保してヒステリシス低減させる観点から、好ましくは200nm以上、より好ましくは500nm以上、さらに好ましくは1000nm以上である。封止層の平均厚さの上限について特に制限は無いが、好ましくは1mm以下である。本開示において、封止層8の平均厚さは、原子間力顕微鏡(AFM)または触針式表面形状測定器により測定できる。
【0030】
[ゲート電極、ゲート絶縁膜]
本開示の一態様の半導体素子1は、いわゆるボトムゲート型の半導体素子であり、シリコン基板がゲート電極2として機能し、シリコン基板の一方の主面に形成された熱酸化膜SiO
2がゲート絶縁膜6として機能している。また、
図1および
図2に示した例では、シリコン基板の一方の主面の全面がゲート絶縁膜6により被覆されているが、半導体層5とシリコン基板とが絶縁できればよく、少なくともソース電極3、ドレイン電極4および半導体層5が配置された領域がゲート絶縁層6で被覆されていればよい。
【0031】
ゲート絶縁層6は、単層構造であってもよいし、多層構造であってもよいし、部分的に多層構造であってもよい。ゲート絶縁層6のトータルの厚さは、ゲートのリーク電流を十分に小さくする観点から好ましくは10nm以上、より好ましくは20nm以上である。また、動作電圧を小さくする観点から好ましくは500nm以下、より好ましくは200nm以下である。ゲート絶縁層の材料としては、例えば、酸化シリコン、窒化シリコン、酸化ハフニウム等の無機化合物、ビニルフェノール樹脂、パラキシレン樹脂、フッ化ビニリデン樹脂、ポリイミド樹脂などの有機化合物が挙げられる。
【0032】
本開示の半導体素子は、シリコン基板がゲート電極2として機能する形態に限定されず、少なくとも電極が配置される面が絶縁性の基板を備え、当該基板にゲート電極が配置された形態であってもよい。基板は、例えば、ガラス、サファイア、アルミナ焼結体、シリコンウエハ、およびそれらの表面が酸化膜で被覆された基板等の無機材料であってよいし、ポリイミド(PI)樹脂、ポリエステル樹脂、ポリアミド樹脂、エポキシ樹脂、ポリサルフォン樹脂、ポリアミド樹脂等から構成されるシートであってもよいし、これらからなるフィルム状のフレキシブル材料であってもよい。
【0033】
ゲート電極の材料としては、導電性を有するものであれば特に制限はなく、例えば、金、白金、クロム、チタン、アルミニウムなどの金属や、不純物ドープ等により導電性を持たせたシリコンなどの半導体が挙げられる。ゲート電極は、例えば、任意の位置にこれらの金属を蒸着等して形成される。別個に準備した金属薄膜を、ゲート電極として前記基板の任意の位置に配置して、ゲート電極としてもよい。これらの電極の形成方法としては、材料に応じて、真空蒸着、電子線ビーム、スパッタリング、メッキ、CVD、イオンプレーティングコーティング、インクジェット、印刷などの、従来から公知の方法が挙げられる。
【0034】
本開示の半導体素子は、ゲート電極の位置により、バックゲート型、サイドゲート型、トップゲート型の各種態様を採ることができる。
【0035】
[半導体層]
半導体層を構成するCNTは、グラフェンシートが筒状に巻かれて形成された細い円筒状のものである。半導体層5は、CNTのネットワーク構造により構成される。本開示において、CNTのネットワーク構造は、隣接するCNT同士が絡み合いながら広範囲にわたって網目状に繋がった構造である。本開示において、ネットワーク構造とは、半導体層のCNTが特定の方向に配向しておらず、1本のCNTが好ましくは他の5本以上のCNTと交差している構造をいう。CNTは、その長手方向が、二次元方向にランダムに配向することで一方向に揃うことなく全方向に散在する。CNTが、このようなネットワーク構造をとることで、半導体層に大きな電流を流すことができ、特定の方向に配向していないために導電性に異方性が現れることも無い。さらに、当該ネットワーク構造では、1本のCNTがソース電極とドレイン電極をつなぐのではなく、複数本のCNTでソース電極とドレイン電極の間の導電パスを形成するため、微量の金属型CNTが混入した場合にも、ソース電極とドレイン電極を短絡することなく、良好なon/off比を得ることができる。
【0036】
本開示において、CNTのネットワーク構造は、厚さ方向のCNT密度が高く、例えば、2本のCNTが交差する交点およびその付近においてさらに1本以上のCNTがそれらの上または下に積み重なった部分がネットワーク構造内に多く存在する多層構造であってもよい。しかし、on/off比の向上の観点から、CNTのネットワーク構造は、好ましくは実質的に単層のCNT膜である。半導体層が、実質的に単層のCNT膜であると、ゲート電極から相対的に遠くに位置するCNTに対してもゲートの電圧が十分にかかることで、良好なon/off比を得ることができる。尚、CNTのネットワーク構造が実質的に単層のCNT膜であることは、半導体層の平均膜厚が5nm以下であることにより確認できる。
【0037】
図3に示すように、CNTのネットワーク構造が、好ましくは、実質的に、2本のCNT50が互いに交差し、その繰り替えしによって平面方向へ網目状に繋がったCNTのネットワーク構造である。実質的に単層のCNT膜には、好ましくは、厚さ方向(半導体層5の表面と直交する方向)に3本以上のCNTが積み重なった部分が実質的に存在せず、より好ましくはほぼ存在せず、さらに好ましくは存在しない。半導体層が、実質的に単層のCNT膜であることは、原子間力顕微鏡(AFM)を用いた断面観察により確認できる。
【0038】
半導体層5の平均膜厚は、on/off比の向上の観点から、好ましくは5nm以下、より好ましくは4nm以下、さらに好ましくは3nm以下である。半導体層5の平均膜厚は、十分な電流量の確保の観点から、好ましくは0.1nm以上、より好ましくは0.3nm以上である。本開示において、半導体層5の平均膜厚は、原子間力顕微鏡(AFM)により測定できる。
【0039】
また、実質的に単層のCNT膜の効果を得るために、CNTは、非凝集状態であり、バンドルしていない状態であることが好ましい。バンドル状態とは複数本のCNTが互いに付着して束ねられている状態であり、このようなCNTを半導体層に用いると、複層のCNTを用いた場合と同様に、ゲートの電圧がかかりにくくなりon/off比が悪化する。CNT1本あたりの長さの10%以上が他のCNTと重なり合っているとバンドル状態にあるといえる。CNTの直径は1~2nm程度なので、半導体層の平均膜厚が5nm以下であれば、実質的にバンドルの無い(すなわち非バンドル状態の)半導体層となる。
【0040】
CNTネットワークの密度は、十分なドレイン電流を得る観点から100本/μm2以上であることが好ましい。また、密度が高過ぎると微量に混入した金属型CNTによってソース-ドレイン電極間に導電パスが形成されてこれらが短絡し、その結果、on/off比が低下する。本開示では、on/off比の低下を抑制する観点から、前記密度は8000本/μm2以下であることが好ましい。
【0041】
半導体層5を構成するCNTは、グラフェンシートを、1層に巻いたシングルウォールカーボンナノチューブ(SWCNT)のみ、または、SWCNTと、2層に巻いたダブルウォールカーボンナノチューブ(DWCNT)や3層以上に巻いたマルチウォールカーボンナノチューブ(MWCNT)との混合物であってもよいが、これらのなかでも、リーク電流を低減して十分なon/off比を確保する観点から、実質的にSWCNTのみで構成するのが好ましく、SWCNTのみで構成するのがより好ましい。なお、これらのCNTは、公知の手段、例えば、ラマン分光法などにより見分けることができる。
【0042】
CNTには、金属性を示す金属型CNTと、半導体性を示す半導体型CNTとがあり、半導体層5を構成するCNTとしては、半導体型CNTが好ましい。CNTは、高圧一酸化炭素不均化法(HiPco法)、改良直噴熱分解合成法(e-DIPS法)、アーク放電法、レーザーアブレーション法等の従来から公知の合成方法により合成されたものでよい。しかし、これらの一般的な合成方法により合成されるSWCNTは、約1/3の金属型SWCNTと約2/3の半導体型SWCNTを含む混合物であるため、半導体型SWCNTの含有率を高める技術を前記混合物に適用して得たCNT分散液を用いて半導体層5を形成するのが好ましい。半導体層5を構成するCNTのうちの半導体型CNTの含有率は、好ましくは70質量%以上、より好ましくは80質量%以上、さらに好ましくは90質量%以上、さらにより好ましくは95質量%以上である。
【0043】
本開示において、半導体層5における半導体型CNTの含有率は、半導体層5の形成に用いられるCNT分散液中のCNT全量(半導体型CNTと金属型CNTの合計)に対する半導体型CNTの割合とみなすことができる。本開示において、CNT分散液中および半導体層5中の半導体型CNTの割合は、例えば、実施例に記載のラマン分光光度計を用いたラマンスペクトルの測定結果から算出できる。
【0044】
SWCNTの平均直径は、十分な電界効果移動度の確保の観点から、好ましくは0.5nm以上、より好ましくは0.8nm以上であり、そして、半導体として適切なバンドギャップを持たせてリーク電流を抑え、十分なon/off比を確保する観点から、好ましくは3nm以下、より好ましくは2nm以下である。SWCNTの平均直径は、透過型電子顕微鏡を用い得られた画像から10本以上のCNTについて直径を測定し平均することで算出できる。
【0045】
SWCNTの平均長さは、CNTの交点を減らして十分な移動度を確保する観点から、好ましくは0.1μm以上、より好ましくは0.3μm以上、さらに好ましくは0.5μm以上であり、そして、混入した金属型CNTに起因するリーク電流を低減し十分なon/off比を確保する観点から、半導体素子のソース電極とドレイン電極の間隔(チャネル長)より短いことが好ましく、より好ましくはチャネル長の2/3以下、さらに好ましくはチャネル長の半分以下である。例えば、好ましくは100μm以下、より好ましくは50μm以下、さらに好ましくは20μm以下、さらにより好ましくは10μm以下である。SWCNTの平均長さは、例えば、透過型電子顕微鏡を用い得られた画像から10本以上のCNTについて長さを測定し平均することで算出できる。
【0046】
本開示の半導体素子は、
図4に示すように、CNTの吸着性を高める観点から、ゲート絶縁層6の表面が表面処理剤により処理されることにより吸着層9が形成され、吸着層9は、半導体層5とゲート絶縁層6の間に配置され、これらと接する構造が好ましい。アニオン基を有する化合物は、ゲート絶縁層6上に存在することで電荷トラップの原因となり、ヒステリシスの増加原因、またはon/off比の低下要因となりうることから、吸着層9は、アニオン基を有さない化合物にて形成されていると好ましい。
【0047】
吸着層9は、例えば、アニオン基を有さないシランカップリング剤等にて形成されていると好ましく、3-アミノプロピルトリエトキシシラン(APTES)、メチルトリエトキシシラン(MTES)、メチルトリメトキシシラン(MTMS)、N-2-(アミノエチル)-3-アミノプロピルトリメトキシシラン、オクタデシルトリクロロシラン(OTS)、フッ素置換オクタトリクロロシラン(PFOTS)、テトラシアノキノジメタン等のシランカップリング剤等にて形成されていると好ましい。吸着層9は、例えば、これらの材料を有機溶剤に溶解して得た溶液をディップコーティング法等の塗布法にてゲート絶縁層6に塗布して形成してもよいし、気相法等にて形成してもよい。
【0048】
[半導体素子の製造方法]
次に、
図1および
図2に示した半導体素子1の製造方法を説明する。
図5A~Cおよび
図6A~Cは、半導体素子1の製造方法を工程順に示す断面図である。
【0049】
まず、
図5Aに示すように、一方の主面がゲート絶縁膜6により覆われたゲート電極2を用意する。具体的には、一方の主面が熱酸化されることによって形成された酸化シリコン(SiO
2)層(ゲート絶縁膜6)を有するシリコン基板(ゲート電極2)を準備する。
【0050】
次いで、
図5Bに示すように、ゲート絶縁膜6のゲート電極2側の面の反対面の全面に、CNT分散液を塗布して塗膜15を形成する。そしてしばらく静置することによりCNTをゲート絶縁膜6の表面に十分に吸着させる。その後、乾燥処理を行う前に、塗膜15から余分なCNTを除去して前記塗膜の厚みを減じる。次いで、残余の塗膜に対して乾燥処理を行って、
図5Cに示すように、実質的に単層のCNT膜を半導体層5'として形成する。CNT分散液の塗布は、ディスペンサーを用いてCNT分散液を滴下する方法、インクジェット印刷、スクリーン印刷、オフセット印刷等の印刷法、スピンコート法、ディップコート法等の方法により行える。なかでも、均質性の良好なCNTのネットワーク構造を形成する観点から、ディスペンサーを用いてCNT分散液を滴下する方法やスピンコート法が好ましい。CNTの、CNT分散液の被塗布面(ゲート絶縁膜6の表面、または、吸着層9(
図4参照)に塗布する場合は吸着層9の表面)への吸着は、CNTと被塗布面との疎水相互作用によって行われる。塗膜15からの余分なCNTの除去は、乾燥処理を行う前に、好ましくは、後述の洗浄処理により行う。実質的に単層のCNT膜の形成は、洗浄処理前の塗膜15の厚さ、CNT分散液におけるCNTの濃度、CNT分散液を塗布してから洗浄するまでの時間等を適宜調整することにより行える。
【0051】
(CNT分散液)
CNT分散液は、CNTと分散媒とを含み、必要に応じて、CNTの分散剤を含む。CNT分散液におけるCNTの濃度は、十分な電流量の確保の観点から、好ましくは0.1μg/mL以上、より好ましくは0.5μg/mL以上、さらに好ましくは1.0μg/mL以上であり、実質的に単層で均質なCNTのネットワーク構造を形成する観点から、好ましくは7.0μg/mL以下、より好ましくは5.0μg/mL以下、さらに好ましくは3.0μg/mL以下である。
【0052】
分散媒としては、水性媒体が好ましく、水性媒体としては、純水、イオン交換水、精製水又は蒸留水が好ましく、純水がより好ましい。水性媒体は、水以外に、メタノール、エタノール、イソプロピルアルコール等の低級アルコールや、アセトン、テトラヒドロフラン、ジメチルホルムアミド等の水溶性有機溶媒を含んでいてもよい。
【0053】
本開示の一態様では、例えば、金属型CNTと半導体型CNTとの混合物に対して半導体型CNTの含有率を高める技術を適用して得られたCNT分散液を用いて、半導体層5を形成するのが好ましい。本開示の一態様では、例えば、特開2021-080121号公報、特開2021-080120号公報、特開2021-080119号公報、または特開2019-202912号公報等に記載の方法により得られる半導体型SWCNT分散液を用いて、半導体層5を形成するのが好ましい。これらの半導体型SWCNT分散液は、CNTの分散剤として、例えば、アクリル酸系樹脂を含む。これらの公報に開示のアクリル酸系樹脂としては、例えば、ポリアクリル酸、アクリル酸とフェノキシジオキシエチレンアクリレート(PDEA)との共重合体、アクリル酸とメトキシジオキシプロピレンアクリレート(MDPA)との共重合体、アクリル酸とポリエチレングリコールモノアクリレート(エチレンオキシ基の平均付加モル数は2~10)との共重合体、ポリエチレングリコールモノメタクリレート(エチレンオキシ基の平均付加モル数が2~45)等の単独重合体が挙げられる。
【0054】
前記半導体型SWCNT分散液に含まれるCNTのうち、半導体型CNTの含有率は、好ましくは70質量%以上、より好まししくは80質量%以上、さらに好ましくは90質量%以上、さらにより好ましくは95質量%以上である。
【0055】
塗膜15の形成直後から、余分なCNTの除去のための洗浄処理を開始するまでの静置時間は、CNTが下層、すなわち、ゲート絶縁層6または吸着層9に対するCNTの吸着を適切に行う観点から、好ましくは1分以上、より好ましくは5分以上、さらに好ましくは10分以上、さらにより好ましくは30分以上であり、生産性の観点から、好ましくは180分以下、より好ましくは120分以下、さらに好ましくは90分以下である。
【0056】
[洗浄処理]
本開示の半導体素子の製造方法は、一態様において、半導体層5の形成において、CNT分散液を被塗布面に塗布して塗膜を形成し、CNTを被塗布面に吸着させ、塗膜が未乾燥のうちに塗膜から余分なCNTを除去した後、乾燥処理を行って、前記半導体層を形成する。ここで、未乾燥とは、CNT分散液の構成成分である分散媒が完全に蒸発する前の状態を指し、例えば、後述する乾燥処理を開始する前の状態を指す。
塗膜15からの余分なCNTの除去は、例えば、洗浄処理により行う。洗浄処理は、上記静置時間を経て、CNTの下層への吸着が適切に行われた後、例えば、塗膜15に洗浄液を注ぎかけるか、または、塗膜15とゲート絶縁層6とゲート電極2とを含む積層体を浴槽内の洗浄液に浸漬させる等の方法により行える。実質的に単層のCNT膜であり均質なCNTのネットワーク構造を形成する観点から、塗膜15を含む前記積層体を浴槽内の洗浄液に浸漬させて洗浄する方法が好ましい。洗浄液としては、下層に吸着しており実質的に単層のCNT膜を構成するCNTまで除去してしまわないために、例えば、超純水、エタノール、メタノール等のアルコールやアセトン、テトラヒドロフラン(THF)等の極性溶媒が好ましい。浸漬時間は、好ましくは1分以上、より好ましくは3分以上、さらに好ましくは5分以上、さらにより好ましくは10分以上、さらにより好ましくは30分以上であり、そして、好ましくは180分以下、より好ましくは120分以下、さらに好ましくは90分以下、さらにより好ましくは80分以下である。
【0057】
上記のようにして洗浄された塗膜15に対して乾燥処理を行って分散媒を揮発させ、半導体層5'とする。乾燥処理は、例えば、所定の温度に設定された雰囲気下に配置することにより行う。当該雰囲気の温度は、好ましくは50℃以上、より好ましくは80℃以上、さらに好ましくは100℃以上であり、そして、好ましくは250℃以下、より好ましくは220℃以下、さらに好ましくは200℃以下である。乾燥時間は、好ましくは5分以上、より好ましくは10分以上、さらに好ましくは20分以上、さらにより好ましくは30分以上であり、そして、好ましくは240分以下、より好ましくは180分以下、さらに好ましくは120分以下、さらにより好ましくは90分以下である。
【0058】
次に、
図6Aに示すように、半導体層5'上に、ソース電極3およびドレイン電極4の第6族元素層31,41および上層32,42を各々この順で形成する。これらの層の形成方法は、従来から公知の方法でよく、例えば、半導体層5'のゲート絶縁膜6側の面の反対面上に、メタルマスクを配置し、メタルマスクの開口部に、各々、ソース電極3、ドレイン電極4となる金属材料を真空蒸着する。
【0059】
次に、
図6Bに示すように、半導体層5'のうちの余分な部分をエッチングにより除去した後、ソース電極3およびドレイン電極4が形成されたシリコン基板2を、100℃以上200℃以下で30分以上60分以下加熱して、ゲート絶縁層6や半導体層5に吸着している微量水分を除去するとともに、アニーリングする。
【0060】
次に、
図6Cに示すように、半導体層5のうちのソース電極3とドレイン電極4の間に配置された部分(チャネル領域)の上に封止層8を形成する。具体的には、例えば、封止層8を形成する樹脂の溶液をスピンコート等の塗布方法により塗布し、その後、必要に応じて乾燥させることにより封止層8を形成する。
【実施例0061】
以下、実施例により本開示をさらに詳細に説明するが、これらは例示的なものであって、本開示はこれら実施例に制限されるものではない。
【0062】
1.各種パラメーターの測定方法
[重合体の重量平均分子量の測定]
SWCNT分散液の調製に使用した重合体の重量平均分子量は、ゲルパーミエーションクロマトグラフィー(以下「GPC」ともいう)法を用いて下記条件で測定した。
<GPC条件>
測定装置:HLC―8320GPC(東ソー株式会社製)
カラム:α―M + α―M(東ソー株式会社製)
溶離液:60mmol/L、H3PO4および50mmol/L、LiBrのN,N-ジメチルホルムアミド(DMF)溶液
流量:1.0mL/min
カラム温度:40℃
検出:RI
サンプルサイズ:0.5mg/mL
標準物質:単分散ポリスチレン(東ソー株式会社製)
【0063】
[半導体型SWCNTの含有率]
分散する前のSWCNTと、スライドガラス上で乾燥させたSWCNT分散液(分散した後のSWCNT)について、レーザーラマン顕微鏡(ナノフォトン(株)「RAMAN touch」)を用いて励起波長633nmでそれぞれラマンスペクトルを測定した。633nm励起のラマンスペクトルのRBM(Radial Breathing mode)ピーク(100~350cm-1)において、半導体型SWCNTに固有のピークと金属型SWCNTに固有のピークが存在する。分散する前のSWCNTの金属型SWCNT固有のピーク面積Amに対する半導体型SWCNTに固有のピークの面積Asの比(As/m)と、SWCNT分散液の金属型SWCNT固有のピーク面積Amに対する半導体型SWCNTに固有のピークの面積Asの比(As/m')を算出することで、分散した後のSWCNTの半導体型SWCNTの含有率を計算することができる。分散する前のSWCNTの半導体含有率67質量%を基準とし、下記式からSWCNT分散液における半導体型SWCNT含有率を計算できる。
【0064】
半導体型SWCNTの含有率=[(0.67/As/m)×As/m'×100]/[0.33+(0.67/As/m)×As/m']
【0065】
[SWCNTの平均直径及び平均長さの測定]
SWCNTの平均直径及び平均長さは、透過型電子顕微鏡を用い得られた画像から10本以上のCNTについて直径及び長さをそれぞれ測定し平均することで算出した。
【0066】
[半導体層の平均膜厚の測定]
原子間力顕微鏡(AFM)を用いて、熱酸化膜(SiO2)表面から半導体層表面までの高さを任意に5か所計測し、それを平均することによって、半導体層の平均膜厚を測定した。
【0067】
[カーボンナノチューブネットワークのカーボンナノチューブ密度の測定]
原子間力顕微鏡を用いて、半導体層のうちのソース電極とドレイン電極との間の領域(チャネル領域)の画像を入手し、そのうちの1μm四方の1つの辺上に存在するCNTの本数を2乗した値をカーボンナノチューブ密度(本/μm2)として計測した。
【0068】
[封止層の平均厚さの測定]
触針式表面形状測定器を用いて、ソース電極とドレイン電極との間における、半導体層表面から封止層表面までの高さを任意に5か所計測し、それを平均することによって、封止層の平均厚さを測定した。
【0069】
[封止層の比誘電率]
封止層の比誘電率は、封止層に用いた樹脂をフィルム状に成型し、インピーダンスアナライザを用いた容量法にて、25℃、1MHzで測定した。
【0070】
[SD電極(第6族元素層および上層)の平均厚さの測定]
第6族元素層および上層の平均厚さの測定のために、半導体素子の電気特性の測定後、断面が
図2のような断面になるようにCNT-FETを切断することで測定試料を作成した。次に、CNT-FETの切断面を走査型電子顕微鏡で観察することで、第6族元素層および上層の平均厚さを各々計測し、その結果を表1に示した。
【0071】
[ヒステリシスの測定]
半導体素子における伝達特性を大気中で測定した。ゲート電圧(Vgs)を変化させた時のドレイン電流(Ids)を、半導体特性評価装置(KEITHLEY株式会社製)を用いて測定した。ドレイン電圧(Vds)は-1Vに設定し、ゲート電圧(Vgs)を20V~-20Vの間を往復するように掃引した。ドレイン電流(Ids)が-100nAにおける行き(20Vから-20Vへのスキャン)と帰り(-20Vから20Vへのスキャン)のゲート電圧差の絶対値|Vgs1-Vgs2|からヒステリシスを算出した。その結果は下記表1に示している。
【0072】
[閾値電圧差の測定]
上記の方法でヒステリシスを算出した後、ドレイン電圧を-20Vに設定し、ゲート電圧20V~-20Vで同様に掃引した。大きな電流が流れ始めるときの電圧である閾値電圧を正確に算出するのは難しい。そのため、行きのドレイン電流(Ids)が-100nAとなる時のゲート電圧(Vgs)を、ドレイン電圧の大小による閾値電圧の変化の程度を評価するための便宜上の閾値電圧とすることとし、ドレイン電圧(Vds)を-1V(線形領域)に設定した時の閾値電圧(Vgs3)と、ドレイン電圧(Vds)を-20V(飽和領域)に設定した時の閾値電圧(Vgs4)の差ΔVg(=Vgs4-Vgs3)を求めた。その結果は下記表1に示している。
【0073】
[CNT分散液の作製]
ポリエチレングリコール(9)モノメタクリレート(PEG(9)MA、新中村化学社製、「MG-90G、ポリオキシエチレンの平均付加モル数は9)を原料モノマーとして特開2021-80120号公報に記載の方法で合成した重合体(重量平均分子量:100,000)を、超純水に溶解して0.5wt%PEG(9)MA水溶液を得た。0.5wt%PEG(9)MA水溶液30gに、単層CNT(NanoIntegris社製「HiPco-Raw」、平均直径1.0nm、平均長さ0.5μm)を30mg添加して、混合液を得た。
次いでスターラーで撹拌しながら、超音波ホモジナイザー(Branson社製「450D」)で、出力30%、液温10℃の条件にて10分間分散させた。その後、分散後の溶液を超遠心分離機(日立工機(株)社製「CX100GXII」、ローターS50)を用いて回転数50000rpm、液温20℃の条件にて60分間遠心処理を行った。その上澄み液を体積基準で液面から80%採取することで、CNT全量(半導体型CNTと金属型CNTの合計)に対する半導体型CNTの割合(半導体型CNTの含有率)が98質量%であり、下記実施例1~5、比較例1~3に使用するCNT分散液を得た。
尚、用いたSWCNTは100~220cm-1付近に金属型SWCNT固有のピークを有し、220~350cm-1付近に半導体型SWCNT固有のピークを有している。
【0074】
[実施例1]
厚さ200nmの熱酸化膜(SiO2)が堆積している1cm2(主面の面積)のシリコン基板に対して、気相法によって3-アミノプロピルトリエトキシシラン(APTES)の吸着層を形成した。次に上記の方法で得たCNT分散液を、純水で希釈してCNTの質量で1.45μg/mLの濃度に調整した。それを吸着層の全面に塗布して塗膜を形成した後、室温下で1時間静置した。その後、乾燥処理を行う前に、塗膜が形成されたシリコン基板を、超純水に60分間浸漬させることにより、余分なCNTを除去し、その後、超純水から引き揚げ、180℃の雰囲気下で60分間乾燥させて、平均膜厚が2nmの半導体層を得た。AFM画像から半導体層のカーボンナノチューブのネットワーク密度は625本/μm2であった。また、原子間力顕微鏡を用いて、半導体層のうちのソース電極とドレイン電極との間の領域(チャネル領域)のうちの1μm四方の画像観察を行ったところ、CNTは、その長手方向が、二次元方向にランダムに配向しており、1本のCNTに対し他の5本以上のCNTと交差していた。また、前記1μm四方で観察される全てのCNTについて、CNTの長手方向の長さのうちの他のCNTと重なり合う部分(交差する部分)の長さの合計は3%であった。
【0075】
次に、チャネル長(L)とチャネル幅(W)がそれぞれ100μmと1000μmとなるように、メタルマスクを通して、Crを平均厚さが30nm、次いで、当該Cr層の上にAuを平均厚さが30nmとなるように、それぞれ真空蒸着して、2層構造(Cr層/Au層)のソース電極およびドレイン電極を各々形成した。ソース電極、ドレイン電極が形成された基板を180℃で1時間加熱した。次いで、余分な半導体層をエッチングにより除去した後、フッ素樹脂(CYTOP(登録商標)、CTL―809A、AGC社製)を、スピンコート塗布(1段階目:500rpmで5s,2段階目:3000rpmで20s)した。その後、180℃で60分間加熱して、平均厚さが600nmの封止層を形成した。このようにして、
図1および
図2に示した半導体素子を作製した。
【0076】
[実施例2]
スピンコート塗布(1段階目:500rpmで5s, 2段階目:2000rpmで20s)した後、180℃で60分間加熱して、平均厚さが1200nmの封止層を形成したこと以外は、実施例1と同様にして半導体素子を作成した。
【0077】
[実施例3]
フッ素樹脂(CYTOP(登録商標)、CTL―809A、AGC社製)の代わりに、ポリスチレン(重量平均分子量:35000)の1wt%クロロホルム溶液を用いてスピンコート塗布(1800rpm、30s)し、平均厚さが600nmの封止層を形成した以外は実施例1と同様にして半導体素子を形成した。
【0078】
[実施例4]
ポリスチレン1wt%クロロホルム溶液の代わりにPMMA(重量平均分子量:15000)の1wt%クロロホルム溶液を用いて封止層を形成した以外は実施例3と同様にして半導体素子を形成した。
【0079】
[実施例5]
Cr層の厚さを5nmとしたこと以外は実施例1と同様にして半導体素子を形成した。
【0080】
[比較例1]
ソース電極およびドレイン電極において、Crの代わりにTiを用いた以外は実施例1と同様にして半導体素子を作成した。
【0081】
[比較例2]
封止層を形成しなかったこと以外は、実施例1と同様にして半導体素子を作成した。
【0082】
[比較例3]
ポリスチレン1wt%クロロホルム溶液の代わりにポリフッ化ビニリデン(KFポリマー#7200、クレハ製)の1wt%アセトン溶液を用いて封止層を形成した以外は実施例3と同様にして半導体素子を形成した。
【0083】
【0084】
図7に、実施例1の半導体素子を構成する半導体層の原子間力顕微鏡写真を示している。
図7に示されるように、半導体層が、CNTのネットワーク構造を有していることが確認できる。
【0085】
表1に示すように、実施例1~5では、ソース電極およびドレイン電極のうちの半導体層と接する部分が、周期律表第6族元素であるCrで形成されており、且つ、半導体層が、比誘電率が5.0以下の材料で形成されているので、比較例よりも、ヒステリシスが小さく、且つ、ドレイン電圧の大小により閾値電圧が変化することが抑制されている。比較例3では、ソース電極およびドレイン電極のうちの半導体層と接する部分が、周期律表第6族元素であるCrで形成されていても、半導体層が、比誘電率が5.0以下の材料で形成されていないので、実施例よりも、ヒステリシスが大きく、閾値電圧の変化も大きかった。
以上説明した通り、本開示によれば、ヒステリシスが小さく、且つ、ドレイン電圧の大小により閾値電圧が変化することが抑制された半導体素子を提供できるので、これを用いるデバイス性能の向上に寄与できる。