特開 2024-36894 駆動回路装置、及び振動搬送装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024036894

(43)【公開日】2024-03-18

(54)【発明の名称】駆動回路装置、及び振動搬送装置

(51)【国際特許分類】

   H02N 2/06 20060101AFI20240311BHJP

   B65G 27/32 20060101ALI20240311BHJP

【ＦＩ】

H02N2/06

B65G27/32

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2022141434

(22)【出願日】2022-09-06

(71)【出願人】

【識別番号】000002059

【氏名又は名称】シンフォニアテクノロジー株式会社

(74)【代理人】

【識別番号】110001841

【氏名又は名称】弁理士法人ＡＴＥＮ

(72)【発明者】

【氏名】河合 遼

(72)【発明者】

【氏名】忽那 真志

【テーマコード（参考）】

3F037

5H681

【Ｆターム（参考）】

3F037BA03

3F037CA14

3F037CA17

3F037CB06

3F037CC05

5H681AA00

5H681BC00

5H681CC07

5H681DD15

5H681EE24

5H681FF25

5H681FF30

5H681FF32

(57)【要約】

【課題】複数の容量性負荷を駆動する駆動回路装置において、各容量性負荷への印加電圧の意図しない変動を抑制する。
【解決手段】駆動回路装置５０は、第１容量性負荷７３の電源であるコンデンサ６６と、第１レグ７１と、第２レグ７２と、第２容量性負荷８３の電源であるコンデンサ６９と、第３レグ８１と、第４レグ８２とを備える。第１容量性負荷７３は、第１端子Ｔ１と第２端子Ｔ２との間に配置されている。第１容量性負荷７３は、第３端子Ｔ３と第４端子Ｔ４との間に配置されている。第２端子Ｔ２と第４端子Ｔ４とは、電気的に短絡されている。コンデンサ６６とコンデンサ６９とは、互いに電気的に絶縁されている。
【選択図】図１１

【特許請求の範囲】

【請求項1】

第１の容量成分を有する第１容量性負荷と、第２の容量成分を有する第２容量性負荷と、を駆動する駆動回路装置であって、
前記第１容量性負荷の電源である第１直流電源と、
前記第１直流電源と直列に接続された一対の第１スイッチング素子を有する第１レグと、
前記一対の第１スイッチング素子と並列に接続された一対の第２スイッチング素子を有する第２レグと、
前記第２容量性負荷の電源である、前記第１直流電源とは別の第２直流電源と、
前記第２直流電源と直列に接続された一対の第３スイッチング素子を有する第３レグと、
前記一対の第３スイッチング素子と並列に接続された一対の第４スイッチング素子を有する第４レグと、を備え、
前記第１容量性負荷は、前記第１レグにおいて前記一対の第１スイッチング素子の間に配置された第１端子と、前記第２レグにおいて前記一対の第２スイッチング素子の間に配置された第２端子との間に配置され、
前記第２容量性負荷は、前記第３レグにおいて前記一対の第３スイッチング素子の間に配置された第３端子と、前記第４レグにおいて前記一対の第４スイッチング素子の間に配置された第４端子との間に配置され、
前記第２端子と前記第４端子とは、電気的に短絡され、
前記第１直流電源と前記第２直流電源とは、互いに電気的に絶縁されていることを特徴とする駆動回路装置。

【請求項2】

請求項１に記載の駆動回路装置と、
前記駆動回路装置によって駆動されることで搬送品を搬送するように構成された搬送部と、を備える振動搬送装置であって、
前記第１容量性負荷は、前記搬送部を振動させるように構成された第１圧電素子を含み、
前記第２容量性負荷は、前記搬送部を振動させるように構成された第２圧電素子を含むことを特徴とする振動搬送装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、容量性負荷を駆動する駆動回路装置、及び、当該駆動回路装置を備える振動搬送装置に関する。

【背景技術】

【0002】

特許文献１には、圧電素子（容量性負荷）が取り付けられた搬送部を振動させることによって搬送品を搬送するパーツフィーダが開示されている。当該パーツフィーダは、圧電素子に交流電圧を印加するための電源回路（駆動回路）として、いわゆるハーフブリッジインバータ回路を有する。ハーフブリッジインバータ回路は、直流電源と、直流電源と直列に接続された一対のスイッチング素子（レグとも呼ばれる）と、を有する。圧電素子は、一対のスイッチング素子の間に配置された端子（第１端子）と、電位がゼロになる端子（第２端子）との間に配置されている。また、第１端子と第２端子との間において、インダクタンスの成分を有するリアクトルが、圧電素子と直列に接続されている。一対のスイッチング素子に、位相が互いに１８０°異なる所定周波数のスイッチング信号が印加されることにより、第１端子と第２端子との間に上記所定周波数の電位差が発生する。このような電位差によって、圧電素子が上記所定周波数で駆動される。以下、上記所定周波数を駆動周波数と呼ぶ。

【0003】

上記ハーフブリッジインバータ回路は、特許文献２に記載のリニアフィーダに設けられた２つの圧電素子の各々に対応して適用可能である。当該リニアフィーダは、一方の圧電素子及びその周辺部の共振周波数（第１共振周波数）、並びに他方の圧電素子及びその周辺部の共振周波数（第２共振周波数）の両方に近い駆動周波数で２つの圧電素子を駆動するように構成されている。当該リニアフィーダにおいては、一方の圧電素子に印加される交流電圧の位相と他方の圧電素子に印加される交流電圧の位相との差を所定値（９０°）に維持するための制御が行われる。これにより、リニアフィーダに設けられた搬送部において、搬送品を安定的に高速搬送するための進行波が生成される。また、当該リニアフィーダは、駆動周波数が最適な値になるよう駆動周波数を自動的に調節する追尾手段を有する。追尾手段は、一方の圧電素子による搬送部の振動の振幅と、他方の圧電素子による搬送部の振動の振幅とを略一致させるために駆動周波数を調節するように構成されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１９３４３２号公報

【特許文献2】特開２０１９－１９３３４０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述した第１共振周波数及び第２共振周波数は、一般的に、各圧電素子の動作時の温度上昇等に起因して変動する。上述した追尾手段は、このような変動に追随するために駆動周波数の調整を行う。しかしながら、第１共振周波数及び第２共振周波数の近傍において駆動周波数が調整されたときに、搬送品の搬送が不安定になることが分かった。搬送の不安定化の原因は、上述したハーフブリッジインバータ回路において各圧電素子に印加される交流電圧の振幅及び位相が、各々の共振周波数の近傍において急激に変化することである、と本願発明者によって知見された。

【0006】

本発明の目的は、複数の容量性負荷を駆動する駆動回路装置において、各容量性負荷への印加電圧の意図しない変動を抑制することである。

【課題を解決するための手段】

【0007】

第１の発明の駆動回路装置は、第１の容量成分を有する第１容量性負荷と、第２の容量成分を有する第２容量性負荷と、を駆動する駆動回路装置であって、前記第１容量性負荷の電源である第１直流電源と、前記第１直流電源と直列に接続された一対の第１スイッチング素子を有する第１レグと、前記一対の第１スイッチング素子と並列に接続された一対の第２スイッチング素子を有する第２レグと、前記第２容量性負荷の電源である、前記第１直流電源とは別の第２直流電源と、前記第２直流電源と直列に接続された一対の第３スイッチング素子を有する第３レグと、前記一対の第３スイッチング素子と並列に接続された一対の第４スイッチング素子を有する第４レグと、を備え、前記第１容量性負荷は、前記第１レグにおいて前記一対の第１スイッチング素子の間に配置された第１端子と、前記第２レグにおいて前記一対の第２スイッチング素子の間に配置された第２端子との間に配置され、前記第２容量性負荷は、前記第３レグにおいて前記一対の第３スイッチング素子の間に配置された第３端子と、前記第４レグにおいて前記一対の第４スイッチング素子の間に配置された第４端子との間に配置され、前記第２端子と前記第４端子とは、電気的に短絡され、前記第１直流電源と前記第２直流電源とは、互いに電気的に絶縁されていることを特徴とする。

【0008】

従来のハーフブリッジインバータ回路で、容量性負荷の共振周波数の近傍において容量性負荷に印加される交流電圧の振幅及び位相は、リアクトルのインピーダンスに起因して大きく変化することが本願発明者によって知見された。そこで、本願発明者は、リアクトルを除去し又はリアクトルのインダクタンスを非常に小さくすることで、容量性負荷への印加電圧の変化を抑制することに思い至った。しかし、単にハーフブリッジインバータ回路においてリアクトルを除去すると、一対のスイッチング素子の両方がオフされているときに、容量性負荷から電荷を解放できなくなる（すなわち、容量性負荷が放電できなくなる）。これにより、一対のスイッチング素子に印加されるスイッチング信号のデューティ比を変更しても、容量性負荷への印加電圧の実効値を変更できず、当該実効値を制御できないことが分かった（詳細については、後述の実施形態において説明する）。

【0009】

そこで、本発明では、まず、第１容量性負荷が、第１レグの第１端子と第２レグの第２端子との間に配置され、第２容量性負荷が、第３レグの第３端子と第４レグの第４端子との間に配置されている。言い換えれば、第１容量性負荷及び第２容量性負荷の各々がフルブリッジインバータ回路に接続されている。フルブリッジインバータ回路においては、一対の第１スイッチング素子のいずれか１つ及び一対の第２スイッチング素子のいずれか１つがオンになっている状態を維持することにより、第１容量性負荷の放電経路を確保できる。同様に、第２容量性負荷の放電経路も確保できる。このような構成において、第１レグへのスイッチング信号と第２レグへのスイッチング信号との位相差を制御することにより、第１容量性負荷への印加電圧の実効値を調節できる。同様に、第２容量性負荷への印加電圧の実効値も調節できる。詳細については、後述の実施形態において説明する。

【0010】

また、本発明では、第２端子と第４端子とが電気的に短絡されている。これにより、第１容量性負荷の一方の端子と第２容量性負荷の一方の端子とが等電位化される。さらに、本発明では、第１直流電源と第２直流電源とが互いに電気的に絶縁されている。これにより、各スイッチング素子の作動状態によらず、第１直流電源と第２直流電源との短絡を防止できる。したがって、当該短絡による駆動回路装置の故障を防止できる。

【0011】

以上より、複数の容量性負荷を駆動する駆動回路装置において、各容量性負荷への印加電圧の意図しない変動を抑制できる。

【0012】

第２の発明の振動搬送装置は、前記第１の発明の駆動回路装置と、前記駆動回路装置によって駆動されることで搬送品を搬送するように構成された搬送部と、を備える振動搬送装置であって、前記第１容量性負荷は、前記搬送部を振動させるように構成された第１圧電素子を含み、前記第２容量性負荷は、前記搬送部を振動させるように構成された第２圧電素子を含むことを特徴とする。

【0013】

本発明では、第１容量性負荷の共振周波数及び第２容量性負荷の共振周波数の近傍で駆動周波数を調整しても、第１圧電素子による搬送部の振動の振幅及び位相の急激な変化、及び、第２圧電素子による搬送部の振動の振幅及び位相の急激な変化を抑制できる。したがって、パーツを安定的に搬送できる。

【図面の簡単な説明】

【0014】

【図1】本実施形態に係るパーツフィーダの斜視図である。

【図2】リニアフィーダの平面図である。

【図3】（ａ）は、リニアフィーダの断面斜視図であり、（ｂ）は、図２のIII(b)-III(b)線断面図である。

【図4】（ａ）～（ｃ）は、駆動手段の模式図である。

【図5】進行波生成部の構成を示す模式図である。

【図6】搬送面に発生する進行波の説明図である。

【図7】リアクトルを有する従来の駆動回路装置を示す回路図である。

【図8】（ａ）、（ｂ）は、従来の駆動回路装置に印加されるスイッチング信号を示すグラフであり、（ｃ）、（ｄ）は、所定部分に印加される電圧を示すグラフである。

【図9】（ａ）は、圧電素子に印加される交流電圧の振幅の駆動周波数依存性を示すグラフであり、（ｂ）は、当該交流電圧の位相の駆動周波数依存性を示すグラフである。

【図10】（ａ）～（ｄ）の各々は、従来の駆動回路装置から単にリアクトルを除いた構成における制御信号又は電圧を示すグラフである。

【図11】本実施形態に係る駆動回路装置を示す回路図である。

【図12】（ａ）～（ｄ）の各々は、駆動回路装置に印加されるスイッチング信号を示すグラフである。

【図13】（ａ）～（ｃ）の各々は、駆動回路装置における所定部分に印加される電圧を示すグラフである。

【発明を実施するための形態】

【0015】

次に、本発明の実施形態について説明する。説明の便宜上、図１に示す方向を前後左右上下方向とする。上下方向は、重力が作用する鉛直方向である。前後方向は、上下方向と直交する所定の方向である。左右方向は、上下方向及び前後方向の両方と直交する方向である。

【0016】

（パーツフィーダの概略構成）
本実施形態に係るパーツフィーダ１の概略構成について、図１を参照しつつ説明する。図１は、パーツフィーダ１の斜視図である。パーツフィーダ１は、ボウルフィーダ２と、リニアフィーダ３（本発明の振動搬送装置）とを備える。ボウルフィーダ２は、ワークＷ（本発明の搬送品）をリニアフィーダ３に供給するための装置である。リニアフィーダ３は、ボウルフィーダ２の前端部に接続されている。ボウルフィーダ２及びリニアフィーダ３は、いずれもたわみ進行波を利用してワークＷを搬送する。本実施形態では、リニアフィーダ３に本発明を適用した場合について説明する。なお、ボウルフィーダ２に本発明を適用することも可能である。

【0017】

ボウルフィーダ２は、ワークＷが収容されるボウル本体１１を有する。ボウル本体１１は、略逆円錐台状の部材である。ボウル本体１１は、上部が開口している。ボウル本体１１の内周壁には、底部から螺旋状に上昇するらせんトラック１２が形成されている。ボウル本体１１は、ボウル駆動手段（不図示）によって振動させられる。ワークＷは、らせんトラック１２に沿ってリニアフィーダ３に向かって上昇する。

【0018】

リニアフィーダ３は、ボウルフィーダ２から供給されたワークＷを前方に搬送するように構成されている。リニアフィーダ３は、搬送部２１と、進行波生成部２２とを有する。搬送部２１は、たわみ進行波が生成される部材である。進行波生成部２２は、搬送部２１を超音波振動させるように構成されている。進行波生成部２２が搬送部２１を振動させると、搬送部２１の上面に形成された搬送面３１にたわみ進行波が発生する。このたわみ進行波によって、ワークＷは搬送面３１に沿って前方に搬送され、次工程に供給される。

【0019】

（リニアフィーダの詳細構成）
次に、リニアフィーダ３の詳細構成について説明する。前述したように、リニアフィーダ３は、搬送部２１と、進行波生成部２２とを有する。

【0020】

搬送部２１について、図２、図３（ａ）及び図３（ｂ）を参照しつつ説明する。図２は、リニアフィーダ３の平面図である。図３（ａ）は、リニアフィーダ３の断面斜視図である。図３（ｂ）は、図２のＩＩＩ（ｂ）－ＩＩＩ（ｂ）線断面図であり、リニアフィーダ３の前後方向に直交する断面図である。

【0021】

搬送部２１は、例えば金属製の略平板状の部材である。搬送部２１は、上下方向から見たときに略矩形状である。搬送部２１は、長手方向に直交する断面が略凹状になっている（図３（ｂ）参照）。図２、図３（ａ）及び図３（ｂ）に示すように、搬送部２１は、固定部２１Ｆと振動部２１Ｖとを有する。図３（ｂ）において、一点鎖線で囲まれた部分が固定部２１Ｆであり、二点鎖線で囲まれた部分が振動部２１Ｖである。固定部２１Ｆは、搬送部２１の平面視中央部に形成された部分である。固定部２１Ｆは、平面視周辺部よりも厚みが小さい略長円形状の部分である。固定部２１Ｆは、上下方向において押さえ板３８及び押さえ板３９によって挟まれ、複数の止着具４０によって押さえ板３８及び押さえ板３９に固定されている。振動部２１Ｖは、固定部２１Ｆの平面視外側に形成された部分である。振動部２１Ｖは、固定部２１Ｆよりも厚みが大きい部分である。

【0022】

図３（ｂ）に示すように、振動部２１Ｖは、断面視で略矩形状である。振動部２１Ｖの上面には、搬送トラック２７（図２のハッチング部分参照）が形成されている。搬送トラック２７は、ワークＷが搬送される溝である。搬送トラック２７は、メイントラック２８とリターントラック２９とを有する。メイントラック２８は、ワークＷを次工程の装置へ供給するための経路である。メイントラック２８は、搬送部２１の後端部から前端部に亘って延びている。メイントラック２８は、ワークＷが載る搬送面３１を有する。リターントラック２９は、一部のワークＷをボウルフィーダ２に戻すための経路である。リターントラック２９は、平面視略Ｕ字状の搬送面３２を有する。

【0023】

進行波生成部２２について、図４（ａ）～図４（ｃ）及び図５を参照しつつ説明する。図４（ａ）～図４（ｃ）は、後述する駆動手段２３を示す図である。図４（ａ）は駆動手段２３の平面図である。図４（ｂ）は駆動手段２３の側面図である。図４（ｃ）は駆動手段２３の裏面図である。図５は、進行波生成部２２の構成を示す模式図である。

【0024】

進行波生成部２２は、例えば、２つの駆動手段２３（駆動手段２３ａ、２３ｂ）と、スイッチング信号生成部４１と、駆動回路部４２とを有する（図５参照）。進行波生成部２２は、スイッチング信号生成部４１によって生成されたスイッチング信号に基づき、駆動回路部４２が２つの駆動手段２３を振動させるように構成されている。本実施形態において、振動部２１Ｖと、駆動手段２３ａ、２３ｂと、駆動回路部４２とを有する装置を駆動回路装置５０と呼ぶ。駆動回路装置５０のより詳細については後述する。

【0025】

２つの駆動手段２３は、振動部２１Ｖに沿って伸縮することで振動部２１Ｖを振動させるように構成されている。２つの駆動手段２３は、振動部２１Ｖの搬送トラック２７の裏面に貼り付けられている（図３（ａ）、図３（ｂ）参照）。より詳細には、搬送トラック２７は、それぞれ前後方向に延びた２つの直線部分を有する。２つの直線部分は、左右方向において固定部２１Ｆを隔てて互いに反対側に配置されている。２つの駆動手段２３の一方は、一方の直線部分の裏面に貼り付けられている。２つの駆動手段２３の他方は、他方の直線部分の裏面に貼り付けられている。

【0026】

各駆動手段２３は、図４（ａ）～図４（ｃ）に示すように、例えば４つの圧電素子１６を有する。各圧電素子１６は、電圧が印加されたときに変形する素子である。

【0027】

より具体的な構成の例として、４つの圧電素子１６は、セラミックス部１７と、４つの電極１８と、電極１９とを有する。セラミックス部１７は、矩形の薄板状の部材である。４つの電極１８は、セラミックス部１７を平面視したときの上面（説明の便宜上、表面と呼ぶ）に貼り付けられている。電極１９は、セラミックス部１７を平面視したときの下面（説明の便宜上、裏面と呼ぶ）に貼り付けられている。

【0028】

セラミックス部１７は、電圧を印加されることによりたわむ圧電体セラミックスの部材である。セラミックス部１７は、所定方向に沿って長く延びている。セラミックス部１７は、４つの圧電素子１６における共通の部材である。予め定められた波長をλとしたとき、セラミックス部１７には、所定方向においてλ／２の間隔で、極性（＋、－）が交互に反転するように分極処理が施されている。４つの電極１８は、セラミックス部１７の分極した部分の表面に、所定方向においてλ／２の間隔で貼り付けられている。電極１９は、セラミックス部１７の裏面の電位を同電位（コモン電位）にするためのものである。電極１９は、セラミックス部の裏面と同程度の面積を有する。電極１９も、４つの圧電素子１６における共通の部材である。これらの構成によって、４つの圧電素子１６が、所定方向においてλ／２の間隔で、極性を交互に反転させつつ並べられている。

【0029】

搬送トラック２７の一方の直線部分の裏面に駆動手段２３ａが配置されている。搬送トラック２７の他方の直線部分の裏面に駆動手段２３ｂが配置されている。駆動手段２３ａは、４つの圧電素子１６ａ（本発明の第１圧電素子）を有する。各圧電素子１６ａは、容量成分（本発明の第１の容量成分）を有する。駆動手段２３ｂは、４つの圧電素子１６ｂ（本発明の第２圧電素子）を有する。各圧電素子１６ｂは、容量成分（本発明の第２の容量成分）を有する。４つの圧電素子１６ａのうち最も前方の圧電素子１６ａの中央部と、４つの圧電素子１６ｂのうち最も前方の圧電素子１６ｂの中央部との間には、振動部２１Ｖに沿って（ｎ＋１／４）λの隔たりがある（図示省略）。ｎは、０以上の整数である。

【0030】

なお、電極１９の代わりに、電極１８と同程度の面積を有する４つの電極が、セラミックス部１７を挟んで電極１８と対向するように裏面に貼り付けられていても良い。その場合、裏面に貼り付けられた４つの電極の電位は、例えばジャンパ線等で共通化される。また、各駆動手段２３が有する圧電素子１６の数は、４つに限られない。

【0031】

スイッチング信号生成部４１は、駆動回路部４２に送られる複数のスイッチング信号を生成するように構成されている。複数のスイッチング信号は、駆動回路部４２が有する複数のスイッチング素子（後述）のオンオフを所定のタイミングで切り替えるための信号である。スイッチング信号生成部４１は、所定の周波数、デューティ比及び位相を有するスイッチング信号を生成及び出力可能に構成されている。スイッチング信号の周波数は、例えば超音波領域の周波数であっても良い。スイッチング信号の周波数は、例えば、後述する追尾部４４によって自動的に調整されることが可能であっても良い。スイッチング信号生成部４１は、駆動回路部４２と電気的に接続されている。スイッチング信号生成部４１によって生成される信号の詳細については後述する。なお、図５に示された「第１の信号群」とは、駆動回路部４２に送られる複数のスイッチング信号のうち、駆動手段２３ａを動作させるための複数のスイッチング信号を意味する。同じく、「第２の信号群」とは、駆動手段２３ｂを動作させるための複数のスイッチング信号を意味する。

【0032】

駆動回路部４２は、振動部２１Ｖを加振するための交流電圧を２つの駆動手段２３に印加するように構成されている。駆動回路部４２は、スイッチング信号生成部４１から送られてきた複数のスイッチング信号に基づいて、所定の波形、振幅、周波数及び位相を有する交流電圧を出力するように構成されている。駆動回路部４２は、駆動手段２３ａに印加される第１交流電圧及び駆動手段２３ｂに印加される第２交流電圧を出力するように構成されている。なお、第１交流電圧の位相と第２交流電圧の位相が互いに９０°異なるように、スイッチング信号生成部４１から駆動回路部４２に複数のスイッチング信号が送られる。駆動回路部４２のより詳細な構成については後述する。

【0033】

第１交流電圧が駆動手段２３ａに印加され且つ第２交流電圧が駆動手段２３ｂに印加されたとき、駆動手段２３ａと駆動手段２３ｂが伸縮する。これにより、振動部２１Ｖ全体において、上下方向にのみ振動する２つの定在波が発生する。２つの定在波の波長は、上述したλと概ね等しい。２つの定在波の位相は、互いに約９０°異なる。一方の定在波の節の位置と他方の定在波の節の位置は、概ねλ／４ずれている。２つの定在波が重なり合ったとき、搬送面３１、３２において一方向へ進行するたわみ進行波が生じる。たわみ進行波によって、搬送面３１、３２の各点が上下方向及び水平方向に振動する。

【0034】

さらに、進行波生成部２２は、例えば、差分検出部４３と、追尾部４４とを有する（図５参照）。進行波生成部２２は、差分検出部４３によって２つの定在波の振幅の差分を検出し、当該差分をゼロに近づけるために、追尾部４４によってスイッチング信号の周波数を調整する。詳細については、例えば特開２０１９－１９３３４０号公報を参照されたい。

【0035】

（たわみ進行波の具体例）
搬送面３１に発生するたわみ進行波について、図６（ａ）～図６（ｄ）を参照しつつ説明する。図６（ａ）～図６（ｄ）は、搬送面３１に発生するたわみ進行波を側面から見た図である。たわみ進行波は、図６（ａ）において実線の矢印で示す方向（後方）へ、周期Ｔで進行する。振動部２１Ｖの振動の中立軸Ｎは、例えば振動部２１Ｖの上下方向における中心に位置している。

【0036】

時刻ｔ＝０において、搬送面３１上のある質点Ｚが、最も上昇した状態であるとする（図６（ａ）参照）。その後、質点Ｚは下降するとともに前方に移動し、時刻ｔ＝Ｔ／４において最も前方に位置する（図６（ｂ）参照）。また、質点Ｚは、時刻ｔ＝２Ｔ／４においては最も下方に位置し（図６（ｃ）参照）、時刻３Ｔ／４においては最も後方にある（図６（ｄ）参照）。このように、質点Ｚは、楕円軌道ＥＯを描くように上下方向及び前後方向に運動する。楕円軌道ＥＯにおいて、質点Ｚが最も上方にあるとき、搬送面３１とワークＷとの間の摩擦力による水平方向（搬送方向）の推進力が発生し、たわみ進行波の進行方向とは逆方向へワークＷが搬送される。このように、搬送面３１上の各部分が、搬送方向の速度成分と上下方向の速度成分とを有するように楕円運動することで、ワークＷが搬送方向へ搬送される。搬送面３２についても同様である。

【0037】

（従来の駆動回路部の問題点等）
本実施形態の駆動回路装置５０の詳細について説明する前に、従来の駆動回路装置１００（図７参照）の問題点等について以下説明する。より具体的には、駆動回路装置１００の構成の例、駆動回路装置１００を駆動するためのスイッチング信号等の例、駆動回路装置１００において発生する問題点、及び、後述のリアクトル１２３、１３３を駆動回路装置１００から除いた場合に発生する問題点を述べる。

【0038】

まず、駆動回路装置１００の構成について、図７の回路図を参照しつつ説明する。駆動回路装置１００は、電源部１０１と、ハーフブリッジインバータ回路１０２と、ハーフブリッジインバータ回路１０３とを有する（それぞれ、図７の二点鎖線で囲まれた部分を参照）。駆動回路装置１００は、電源部１０１によって駆動されるハーフブリッジインバータ回路１０２によって、第１容量性負荷１２４を駆動するように構成されている。第１容量性負荷１２４は、上述した振動部２１Ｖと駆動手段２３ａ（図５参照）とを有する。また、駆動回路装置１００は、同じく電源部１０１によって駆動されるハーフブリッジインバータ回路１０３によって、上述した振動部２１Ｖと駆動手段２３ｂ（図５参照）を含む第２容量性負荷１３４を駆動するように構成されている。

【0039】

電源部１０１は、例えば、直流電源１１１と、コンデンサ１１２、１１３とを有する。電源部１０１は、直流電源１１１の電源電圧（以下、説明の便宜上Ｖｓと呼ぶ）をコンデンサ１１２及びコンデンサ１１３によって分割するように構成されている。コンデンサ１１２及びコンデンサ１１３は、直流電源１１１と直列に接続されている。コンデンサ１１２は、直流電源１１１の正端子に電気的に接続されている。コンデンサ１１３は、直流電源１１１の負端子に電気的に接続されている。コンデンサ１１２の容量とコンデンサ１１３の容量は略等しい。コンデンサ１１２とコンデンサ１１３との間の端子の電位が、駆動回路装置１００の基準電位である。

【0040】

ハーフブリッジインバータ回路１０２は、直流電源１１１と直列に接続されている。ハーフブリッジインバータ回路１０２は、スイッチング素子１２１、１２２と、リアクトル１２３と、第１容量性負荷１２４とを有する。スイッチング素子１２１、１２２は、例えば一般的なＮ型の電界効果トランジスタ（ＦＥＴ）である。スイッチング素子１２１、１２２の各々は、上述したスイッチング信号生成部４１（図５参照）において生成されたスイッチング信号によってオンオフされる。スイッチング信号は、各スイッチング素子１２１、１２２のゲートに入力される。スイッチング素子１２１、１２２は、直流電源１１１と直列に接続されている。スイッチング素子１２１のドレインは、直流電源の正端子と接続されている。スイッチング素子１２１のソースは、スイッチング素子１２２のドレインと接続されている。スイッチング素子１２２のソースは、直流電源の負端子と接続されている。このように配置された一対のスイッチング素子１２１、１２２は、一般的にレグとも呼ばれる。スイッチング素子１２１には、還流ダイオード１２１Ｄが並列に接続されている。スイッチング素子１２２には、還流ダイオード１２２Ｄが並列に接続されている。スイッチング素子１２１、１２２の各々の構成は、上述したものに限られない。

【0041】

リアクトル１２３は、第１容量性負荷１２４に流れる電流が急激に変化することを抑制するための素子である。リアクトル１２３は、インダクタンスの成分を有する。リアクトル１２３は、第１容量性負荷１２４と直列に接続されている。リアクトル１２３の一方の端子は、スイッチング素子１２１とスイッチング素子１２２との間の端子に接続されている。リアクトル１２３の他方の端子は、第１容量性負荷１２４の一方の端子に接続されている。第１容量性負荷１２４は、上述したように、振動部２１Ｖと駆動手段２３ａ（図５参照）とを含む。第１容量性負荷１２４は、容量成分を有する。第１容量性負荷１２４の一方の端は、リアクトル１２３の他方の端子に接続されている。第１容量性負荷１２４の他方の端子は、コンデンサ１１２とコンデンサ１１３との間の端子に接続されている。以上の配置により、リアクトル１２３及び第１容量性負荷１２４の両端に印加される電圧（以下、説明の便宜上Ｖｏと呼ぶ）は、－Ｖｓ／２から＋Ｖｓ／２までの範囲で変化する。第１容量性負荷１２４の両端に印加される電圧（以下、説明の便宜上Ｖｐと呼ぶ）も、－Ｖｓ／２から＋Ｖｓ／２までの範囲で変化する。

【0042】

ハーフブリッジインバータ回路１０３は、スイッチング素子１３１、１３２と、リアクトル１３３と、第２容量性負荷１３４とを有する。ハーフブリッジインバータ回路１０３は、直流電源１１１と直列に接続されている。ハーフブリッジインバータ回路１０３は、ハーフブリッジインバータ回路１０２と並列に接続されている。スイッチング素子１３１、１３２は、ハーフブリッジインバータ回路１０２のスイッチング素子１２１、１２２と同様の構成をそれぞれ有し、且つ、ハーフブリッジインバータ回路１０３内においてスイッチング素子１２１、１２２と同様に配置されている。スイッチング素子１３１、１３２には、還流ダイオード１３１Ｄ、１３２Ｄがそれぞれ並列に接続されている。

【0043】

リアクトル１３３は、ハーフブリッジインバータ回路１０２のリアクトル１２３と同様の構成を有し、且つ、ハーフブリッジインバータ回路１０３内においてリアクトル１２３と同様に配置されている。第２容量性負荷１３４は、上述したように、振動部２１Ｖと駆動手段２３ｂ（図５参照）とを含む。第２容量性負荷１３４は、容量成分を有する。第２容量性負荷１３４は、ハーフブリッジインバータ回路１０３内において、第１容量性負荷１２４と同様に配置されている。

【0044】

次に、駆動回路装置１００を駆動するためのスイッチング信号等の例について、図８（ａ）～図８（ｄ）を参照しつつ説明する。図８（ａ）～図８（ｄ）のグラフの横軸は全て時間を示す。図８（ａ）は、スイッチング素子１２１に印加される第１スイッチング信号の時間変化を示すグラフである。図８（ａ）のグラフの縦軸は、第１スイッチング信号のオン、オフを示す。図８（ｂ）は、スイッチング素子１２２に印加される第２スイッチング信号の時間変化を示すグラフである。図８（ｂ）のグラフの縦軸は、第２スイッチング信号のオン、オフを示す。図８（ｃ）は、上述したＶｏの時間変化を示すグラフである。図８（ｃ）のグラフの縦軸は、Ｖｏを示す。図８（ｄ）は、上述したＶｐの時間変化を示すグラフである。図８（ｄ）のグラフの縦軸は、Ｖｐを示す。

【0045】

以下では、ハーフブリッジインバータ回路１０２及びハーフブリッジインバータ回路１０３のうち、ハーフブリッジインバータ回路１０２の動作の詳細について説明する。ハーフブリッジインバータ回路１０３の動作の詳細な説明は省略する。ハーフブリッジインバータ回路１０３において、第２容量性負荷１３４に印加される交流電圧の位相が第１容量性負荷１２４に印加される交流電圧の位相に対して９０°ずれるように、スイッチング信号生成部４１（図５参照）においてスイッチング信号が生成される。

【0046】

ハーフブリッジインバータ回路１０２は、電源部１０１及びスイッチング信号生成部４１（図５参照）によって動作させられる。スイッチング信号生成部４１は、スイッチング素子１２１に印加される第１スイッチング信号（図８（ａ）参照）と、スイッチング素子１２２に印加される第２スイッチング信号（図８（ｂ）参照）とを生成可能である。第１スイッチング信号の周波数と第２スイッチング信号の周波数は略同じである。以下、説明の便宜上、当該周波数をスイッチング周波数（ｆｓ）とする。第１スイッチング信号の周期及び第２スイッチング信号の周期をＴｓとしたとき、Ｔｓ＝１／ｆｓである（図８（ａ）及び図８（ｂ）参照）。第１スイッチング信号の位相と第２スイッチング信号の位相は略１８０°異なる。第１スイッチング信号のデューティ比と第２スイッチング信号のデューティ比は略同じである。第１スイッチング信号のデューティ比及び第２スイッチング信号のデューティ比は、いずれも５０％以下である。すなわち、第１スイッチング信号及び第２スイッチング信号のうち一方がオンであるとき、他方はオフである。

【0047】

Ｖｏの時間変化について、図８（ｃ）を参照しつつ、順を追って簡単に説明する。まず、第１スイッチング信号が所定のタイミングでオンになったとき、電流がスイッチング素子１２１、リアクトル１２３、第１容量性負荷１２４及びコンデンサ１１２を流れる。このとき、Ｖｏは＋Ｖｓ／２になる。また、第１容量性負荷１２４が充電される。第１スイッチング信号がオフになったとき、リアクトル１２３に流れる電流が維持されようとするため、電流が還流ダイオード１２２Ｄ、リアクトル１２３、第１容量性負荷１２４及びコンデンサ１１３を流れる。このとき、Ｖｏは－Ｖｓ／２になる。なお、当該電流は時間経過に伴って減衰し、Ｖｏはゼロになる（又はゼロに近づく）。次に、第２スイッチング信号がオンになったとき、電流がスイッチング素子１２２、リアクトル１２３、第１容量性負荷１２４及びコンデンサ１１３を流れる。このとき、Ｖｏは－Ｖｓ／２になる。また、第１容量性負荷１２４が充電される。第２スイッチング信号がオフになったとき、電流が還流ダイオード１２１Ｄ、リアクトル１２３、第１容量性負荷１２４及びコンデンサ１１２を流れる。このとき、Ｖｏは＋Ｖｓ／２になる。この繰り返しによって、Ｖｏは－Ｖｓ／２と＋Ｖｓ／２との間で周期的に変化する。Ｖｏの周期は上述したＴｓである。Ｖｏの周波数は上述したｆｓである。Ｖｏの時間変化の波形は、例えば図８（ｃ）に示すように、概ね矩形波状である。Ｖｏの実効値は、第１スイッチング信号及び第２スイッチング信号のデューティ比に応じて変化する。

【0048】

Ｖｐは、リアクトル１２３によって電流変化が抑制されることに起因して、Ｖｏと比べて波形が滑らかになる（図８（ｄ）参照）。Ｖｐの位相はＶｏの位相に対してややずれている。Ｖｐが第１容量性負荷１２４に印加されることによって、駆動手段２３ａ及び振動部２１Ｖが振動する。同様に、Ｖｐの位相と略９０°異なる交流電圧が第２容量性負荷１３４に印加されることによって、駆動手段２３ｂ及び振動部２１Ｖが振動する。

【0049】

次に、駆動回路装置１００において発生する問題点について説明する。スイッチング周波数は、各駆動手段２３及び振動部２１Ｖの振動効率（すなわち、振幅）を極力大きくするため、第１容量性負荷１２４の共振周波数及び第２容量性負荷１３４の共振周波数に概ね等しくなるように設定される。以下、第１容量性負荷１２４の共振周波数を第１共振周波数と呼ぶ。第２容量性負荷１３４の共振周波数を第２共振周波数と呼ぶ。第１共振周波数及び第２共振周波数は、例えば超音波領域の周波数（２０ｋＨｚ以上）である。また、上述した差分検出部４３及び追尾部４４によって、スイッチング周波数が頻繁に微調整される。スイッチング周波数が微調整されたときに、駆動回路装置１００を備える従来のパーツフィーダ（不図示）によるワークＷの搬送が不安定化すること（例えば、搬送速度の大きな変動など）が、本願発明者によって知見された。

【0050】

搬送の不安定化の原因について、図９（ａ）及び図９（ｂ）を参照しつつ説明する。図９（ａ）は、Ｖｐの実効値とスイッチング周波数との関係を示すグラフである。図９（ｂ）は、ＶｏとＶｐとの位相差と、スイッチング周波数との関係を示すグラフである。

【0051】

第１共振周波数をｆ１としたとき、スイッチング周波数がｆ１の近傍で変化したときに、Ｖｐの実効値（図９（ａ）参照）及びＶｏとＶｐとの位相差（図９（ｂ）参照）が大きく変動することが分かった。この現象は、第１容量性負荷１２４及び第２容量性負荷１３４の両方において生じる。また、第１共振周波数と第２共振周波数とを完全に同一にすることは一般的に困難であり、第１共振周波数と第２共振周波数との間に多少の差が生じる。これにより、スイッチング周波数の変化によって第１容量性負荷１２４の振動の振幅と第２容量性負荷１３４の振動の振幅との比が大きく変動する。さらに、スイッチング周波数の変化に伴い、第１容量性負荷１２４の振動と第２容量性負荷１３４の振動との位相差も大きく変動する。このような位相差の変動に起因して、スイッチング周波数の微調整が行われた際に、上述した２つの定在波の位相差が変動し、たわみ進行波の生成が困難になり、ワークＷの搬送が不安定になるという問題がある。

【0052】

上述したＶｏとＶｐとの位相差の発生は、駆動回路装置１００にリアクトル１２３、１３３が設けられていることに起因すると本願発明者は考えた。この理由は以下のとおりである。リアクトル１２３のインピーダンスをＺＬとし、第１容量性負荷１２４のインピーダンスをＺｐとしたとき、ＶｐとＶｏとの関係は下記の数式によって示される。

【0053】

Ｖｐ＝Ｖｏ×Ｚｐ／（ＺＬ＋Ｚｐ）

【0054】

上記の式によれば、駆動回路装置１００からリアクトル１２３、１３３を取り除くことによって、ＺＬが実質的にゼロとなり、ＶｐがＶｏと略等しくなる。また、Ｖｏの実効値及び位相は、スイッチング周波数には依存しない。したがって、ＶｐがＶｏと略等しければ、スイッチング周波数の変化によるＶｐの実効値及び位相の大きな変化も起こらない。本願発明者は以上のように考察した。

【0055】

しかしながら、駆動回路装置１００から単純にリアクトル１２３、１３３を取り除くと、別の問題が発生することが分かった。この問題について、図１０（ａ）～図１０（ｄ）を参照しつつ説明する。図１０（ａ）及び図１０（ｂ）は、図８（ａ）及び図８（ｂ）とそれぞれ同じグラフである。図１０（ｃ）は、図８（ｃ）と同様に、Ｖｏの時間変化を示すグラフである。図１０（ｄ）は、図８（ｄ）と同様に、Ｖｐの時間変化を示すグラフである。

【0056】

駆動回路装置１００からリアクトル１２３、１３３が取り除かれた構成では、Ｖｐ（≒Ｖｏ）は以下のように振る舞う。第１スイッチング信号（図１０（ａ）参照）がオンになったとき、Ｖｏは＋Ｖｓ／２になる（図１０（ｃ）参照）。また、リアクトル１２３による電流変化の抑制が行われないため、第１容量性負荷１２４が一瞬で充電される。したがって、Ｖｏが＋Ｖｓ／２になるのと略同時に、Ｖｐが＋Ｖｓ／２になる（図１０（ｄ）参照）。第１スイッチング信号がオフになったとき、第１容量性負荷１２４から電荷が解放されず、Ｖｏ及びＶｐは＋Ｖｓ／２に維持される。第２スイッチング信号（図１０（ｂ）参照）がオンになったとき、Ｖｏは－Ｖｓ／２になる（図１０（ｃ）参照）。また、リアクトル１２３による電流の抑制が行われないため、第１容量性負荷１２４が一瞬で充電される。したがって、Ｖｏが－Ｖｓ／２になるのと略同時に、Ｖｐが－Ｖｓ／２になる（図１０（ｄ）参照）。第２スイッチング信号がオフになったとき、第１容量性負荷１２４から電荷が解放されず、Ｖｏは－Ｖｓ／２に維持される（図１０（ｃ）参照）。これの繰り返しにより、第１スイッチング信号及び第２スイッチング信号のデューティ比によらず、Ｖｏ及びＶｐは、デューティ比５０％の矩形波になる。このため、Ｖｐの実効値を制御できなくなる。したがって、駆動回路装置１００から単にリアクトル１２３、１３３を取り除いても、駆動回路装置１００を正常に動作させることができない。

【0057】

そこで、各容量性負荷を正常に動作させつつ、各容量性負荷への印加電圧の意図しない変動を抑制するため、駆動回路装置５０は以下のように構成されている。

【0058】

（駆動回路装置の詳細構成）
本実施形態の駆動回路装置５０の詳細構成について、図１１の回路図を参照しつつ説明する。駆動回路装置５０は、電源部５１と、フルブリッジインバータ回路５２と、フルブリッジインバータ回路５３とを有する。フルブリッジインバータ回路５２は、後述の第１容量性負荷７３を駆動するための回路である。フルブリッジインバータ回路５３は、後述の第２容量性負荷８３を駆動するための回路である。

【0059】

電源部５１は、交流電源６１と、第１直流電源部６２と、第２直流電源部６３とを有する。第１直流電源部６２は、フルブリッジインバータ回路５２を駆動するための直流電源回路である。第２直流電源部６３は、フルブリッジインバータ回路５３を駆動するための直流電源回路である。

【0060】

第１直流電源部６２は、交流電源６１と合わせて、例えば公知の絶縁型フライバック・コンバータを構成している。第１直流電源部６２は、トランス６４と、ダイオード６５と、コンデンサ６６（本発明の第１直流電源）とを有する。トランス６４は、電磁誘導を利用して交流電源６１の電源電圧（交流電圧）を変圧する機器である。トランス６４は、１次コイル及び２次コイルを有する。１次コイルは、交流電源６１と直列に接続されている。２次コイルは、ダイオード６５及びコンデンサ６６と直列に接続されている。ダイオード６５は、変圧された交流電圧を整流する。コンデンサ６６は、ダイオード６５によって整流された交流電圧を直流電圧に変換する。

【0061】

第２直流電源部６３は、第１直流電源部６２と同様、交流電源６１と合わせて、例えば絶縁型フライバック・コンバータを構成している。第２直流電源部６３は、トランス６７と、ダイオード６８と、コンデンサ６９（本発明の第２直流電源）とを有する。トランス６７の１次コイルは、交流電源６１と直列に接続され、且つトランス６４の１次コイルと並列に接続されている。トランス６７の２次コイルは、ダイオード６８及びコンデンサ６９と直列に接続されている。ダイオード６８はダイオード６５と同様の機能を有する。コンデンサ６９はコンデンサ６６と同様の機能を有する。コンデンサ６９は、コンデンサ６６と電気的に絶縁されている。

【0062】

フルブリッジインバータ回路５２は、第１レグ７１と、第２レグ７２と、第１容量性負荷７３とを有する。第１レグ７１は、第１直流電源部６２と直列に接続されている。第１レグ７１は、一対の第１スイッチング素子７４（第１スイッチング素子７４Ａ、７４Ｂ）を有する。第１スイッチング素子７４Ａ、７４Ｂは直列に接続されている。第１スイッチング素子７４Ａには還流ダイオード７４ＡＤが並列に接続されている。第１スイッチング素子７４Ｂには還流ダイオード７４ＢＤが並列に接続されている。第１スイッチング素子７４Ａと第１スイッチング素子７４Ｂとの間には、第１端子Ｔ１が配置されている。

【0063】

第２レグ７２は、第１直流電源部６２と直列且つ第１レグ７１と並列に接続されている。第２レグ７２は、一対の第２スイッチング素子７５（第２スイッチング素子７５Ａ、７５Ｂ）を有する。第２スイッチング素子７５Ａ、７５Ｂは直列に接続されている。第２スイッチング素子７５Ａには還流ダイオード７５ＡＤが並列に接続されている。第２スイッチング素子７５Ｂには還流ダイオード７５ＢＤが並列に接続されている。第２スイッチング素子７５Ａと第２スイッチング素子７５Ｂとの間には、第２端子Ｔ２が配置されている。

【0064】

第１容量性負荷７３は、上述した振動部２１Ｖと駆動手段２３ａ（図５参照）とを有する。第１容量性負荷７３は、第１端子Ｔ１と第２端子Ｔ２との間に配置されている。第１端子Ｔ１と第２端子Ｔ２との間には、リアクトルが配置されていない。第１端子Ｔ１と第１容量性負荷７３との間には、配線のみが設けられている。第２端子Ｔ２と第１容量性負荷７３との間には、同じく配線のみが設けられている。第１容量性負荷７３の共振周波数は、例えば２０ｋＨｚ以上である。

【0065】

フルブリッジインバータ回路５３は、第３レグ８１と、第４レグ８２と、第２容量性負荷８３とを有する。第３レグ８１は、第２直流電源部６３と直列に接続されている。第３レグ８１は、一対の第３スイッチング素子８４（第３スイッチング素子８４Ａ、８４Ｂ）を有する。第３スイッチング素子８４Ａ、８４Ｂは直列に接続されている。第３スイッチング素子８４Ａには還流ダイオード８４ＡＤが並列に接続されている。第３スイッチング素子８４Ｂには還流ダイオード８４ＢＤが並列に接続されている。第３スイッチング素子８４Ａと第３スイッチング素子８４Ｂとの間には、第３端子Ｔ３が配置されている。

【0066】

第４レグ８２は、第２直流電源部６３と直列且つ第３レグ８１と並列に接続されている。第４レグ８２は、一対の第４スイッチング素子８５（第４スイッチング素子８５Ａ、８５Ｂ）を有する。第４スイッチング素子８５Ａ、８５Ｂは直列に接続されている。第４スイッチング素子８５Ａには還流ダイオード８５ＡＤが並列に接続されている。第４スイッチング素子８５Ｂには還流ダイオード８５ＢＤが並列に接続されている。第４スイッチング素子８５Ａと第４スイッチング素子８５Ｂとの間には、第４端子Ｔ４が配置されている。

【0067】

第２容量性負荷８３は、上述した振動部２１Ｖと駆動手段２３ｂ（図５参照）とを有する。第２容量性負荷８３は、第３端子Ｔ３と第４端子Ｔ４との間に配置されている。第３端子Ｔ３と第４端子Ｔ４との間には、リアクトルが配置されていない。第３端子Ｔ３と第２容量性負荷８３との間には、配線のみが設けられている。第４端子Ｔ４と第２容量性負荷８３との間には、同じく配線のみが設けられている。第２容量性負荷８３の共振周波数は、例えば２０ｋＨｚ以上である。

【0068】

第２端子Ｔ２と第４端子Ｔ４は、電気的に互いに短絡されている。これにより、第１容量性負荷７３の一方（第２端子Ｔ２側）の端子の電位と、第２容量性負荷８３の一方（第４端子Ｔ４側）の端子の電位は略等しい。当該電位が、フルブリッジインバータ回路５２、５３における基準電位である。

【0069】

（駆動回路装置の動作）
以上の構成を有する駆動回路装置５０の動作について、図１２（ａ）～図１３（ｃ）を参照しつつ説明する。図１２（ａ）～図１３（ｃ）のグラフの横軸は、全て時間を示す。図１２（ａ）は、第１スイッチング素子７４Ａに印加されるスイッチング信号（以下、説明の便宜上、信号Ａと呼ぶ）の時間変化を示すグラフである。図１２（ａ）のグラフの縦軸は、信号Ａのオン、オフを示す。図１２（ｂ）は、第１スイッチング素子７４Ｂに印加されるスイッチング信号（以下、説明の便宜上、信号Ｂと呼ぶ）の時間変化を示すグラフである。図１２（ｂ）のグラフの縦軸は、信号Ｂのオン、オフを示す。図１２（ｃ）は、第２スイッチング素子７５Ａに印加されるスイッチング信号（以下、説明の便宜上、信号Ｃと呼ぶ）の時間変化を示すグラフである。図１２（ｃ）のグラフの縦軸は、信号Ｃのオン、オフを示す。図１２（ｄ）は、第２スイッチング素子７５Ｂに印加されるスイッチング信号（以下、説明の便宜上、信号Ｄと呼ぶ）の時間変化を示すグラフである。図１２（ｄ）のグラフの縦軸は、信号Ｄのオン、オフを示す。

【0070】

図１３（ａ）は、第１スイッチング素子７４Ｂのドレインとソースとの間に印加される電圧（以下、説明の便宜上ＶｏＬと呼ぶ）の時間変化を示すグラフである。図１３（ａ）のグラフの縦軸は、ＶｏＬを示す。図１３（ｂ）は、第２スイッチング素子７５Ｂのドレインとソースとの間に印加される電圧（以下、説明の便宜上ＶｏＲと呼ぶ）の時間変化を示すグラフである。図１３（ｂ）のグラフの縦軸は、ＶｏＲを示す。図１３（ｃ）は、第１容量性負荷７３に印加される電圧（以下、説明の便宜上Ｖｐ１と呼ぶ）の時間変化を示すグラフである。図１３（ｃ）のグラフの縦軸は、Ｖｐ１を示す。

【0071】

以下では、フルブリッジインバータ回路５２及びフルブリッジインバータ回路５３のうち、フルブリッジインバータ回路５２の動作の詳細について説明する。説明の便宜上、第１直流電源部６２の電源電圧をＶｄｃとする。上述したように、第１スイッチング素子７４Ｂに印加される電圧をＶｏＬとする。第２スイッチング素子７５Ｂに印加される電圧をＶｏＲとする。第１容量性負荷７３に印加される電圧をＶｐ１とする。Ｖｐ１＝ＶｏＬ－ＶｏＲである。

【0072】

スイッチング信号生成部４１（図５参照）は、所定のスイッチング周波数（ｆｓ）を有する信号Ａ（図１２（ａ）参照）を生成及び出力する。スイッチング周波数は、例えば２０ｋＨｚ以上である。信号Ａのデューティ比は、例えば５０％である。信号Ａは、第１スイッチング素子７４Ａのゲートに印加される。また、スイッチング信号生成部４１は、信号Ａと略同じ周波数の信号Ｂ（図１２（ｂ）参照）を生成及び出力する。信号Ｂのデューティ比は、例えば５０％である。信号Ｂは、第１スイッチング素子７４Ｂのゲートに印加される。信号Ｂの位相は、信号Ａの位相と略１８０°異なる。信号Ａ及び信号Ｂの一方がオンのとき、他方はオフである。

【0073】

また、スイッチング信号生成部４１は、信号Ｃ（図１２（ｃ）参照）を生成及び出力する。信号Ｃの周波数は、信号Ａの周波数と略等しい。信号Ｃの位相は、信号Ａの位相に対して所定の位相だけ異なる。信号Ａと信号Ｃとの位相差を、例えばΦと呼ぶ（図１２（ａ）及び図１２（ｃ）においては図示省略。図１３（ａ）及び図１３（ｂ）を参照されたい）。信号Ｃのデューティ比は、例えば５０％である。信号Ｃは、第２スイッチング素子７５Ａのゲートに印加される。また、スイッチング信号生成部４１は、信号Ｃと略同じ周波数の信号Ｄ（図１２（ｄ）参照）を生成及び出力する。信号Ｄのデューティ比は、例えば５０％である。信号Ｄは、第２スイッチング素子７５Ｂのゲートに印加される。信号Ｄの位相は、信号Ｃの位相と略１８０°異なる。信号Ｃ及び信号Ｄの一方がオンのとき、他方はオフである。

【0074】

信号Ａがオン且つ信号Ｂがオフのとき、第１スイッチング素子７４Ａはオン、且つ第１スイッチング素子７４Ｂはオフである。このとき、第１直流電源部６２の電源電圧のほぼ全てが第１スイッチング素子７４Ｂに印加される。したがって、ＶｏＬはＶｄｃと略等しい（図１３（ａ）参照）。また、信号Ａがオフ且つ信号Ｂがオンのとき、第１スイッチング素子７４Ａはオフ、且つ第１スイッチング素子７４Ｂはオンである。このとき、ＶｏＬはゼロと略等しい（図１３（ａ）参照）。このように、ＶｏＬの波形は、デューティ比５０％の矩形波状になる。

【0075】

同様に、信号Ｃがオン且つ信号Ｄがオフのとき、ＶｏＲはＶｄｃと略等しい（図１３（ｂ）参照）。信号Ｃがオフ且つ信号Ｄがオンのとき、ＶｏＲはゼロと略等しい（図１３（ｂ）参照）。このように、ＶｏＲの波形は、デューティ比５０％の矩形波状になる。ＶｏＲの位相は、ＶｏＬの位相とΦだけ異なる（図１３（ａ）及び図１３（ｂ）参照）。

【0076】

これにより、Ｖｐ１（＝ＶｏＬ－ＶｏＲ）は、－Ｖｄｃと＋Ｖｄｃとの間で振動する（図１３（ｃ）参照）。振動の周波数はｆｓと略等しい。これにより、第１容量性負荷７３をｆｓと略同じ周波数で駆動できる。

【0077】

スイッチング信号生成部４１がＶｏＬとＶｏＲとの位相差（すなわち、Φ）を変化させることによって、Ｖｐ１の実効値を調節することが可能である。Φが０°に近いほど、Ｖｐ１の実効値は小さい。Φが１８０°に近いほど、Ｖｐ１の実効値は大きい。このようにして、リアクトルが設けられていないフルブリッジインバータ回路５２において、第１容量性負荷７３の振動の大きさを調節できる。また、スイッチング周波数が変更されても、第１容量性負荷７３の振動の大きさ及び位相が大きく変動することを抑制できる。なお、Φは、第２容量性負荷８３の振動の大きさ等との関係を考慮して、駆動回路装置５０の駆動前又は駆動中に適切に設定されることが求められる。

【0078】

フルブリッジインバータ回路５３の動作の詳細な説明は省略する。第２容量性負荷８３に印加される交流電圧の位相が第１容量性負荷７３に印加される交流電圧の位相に対して９０°ずれるように、スイッチング信号生成部４１（図５参照）においてスイッチング信号が生成される。これによって、第２容量性負荷８３が駆動される。なお、第３スイッチング素子８４Ａ、８４Ｂに印加されるスイッチング信号の位相と、第４スイッチング素子８５Ａ、８５Ｂに印加されるスイッチング信号の位相との差は、駆動回路装置５０の駆動前又は駆動中に適切に設定されることが求められる。

【0079】

以上のように、第１容量性負荷７３及び第２容量性負荷８３がフルブリッジインバータ回路５２、５３にそれぞれ接続されている。フルブリッジインバータ回路５２においては、一対の第１スイッチング素子７４のいずれか１つ及び一対の第２スイッチング素子７５のいずれか１つがオンになっている状態を維持することにより、第１容量性負荷７３の放電経路を確保できる。同様に、フルブリッジインバータ回路５３において、第２容量性負荷８３の放電経路も確保できる。このような構成において、第１レグ７１へのスイッチング信号と第２レグ７２へのスイッチング信号との位相差を調節することにより、第１容量性負荷への印加電圧の実効値を調節できる。同様に、第２容量性負荷への印加電圧の実効値も調節できる。

【0080】

また、第２端子Ｔ２と第４端子Ｔ４とが電気的に短絡されている。これにより、第１容量性負荷７３の一方の端子と第２容量性負荷８３の一方の端子とが等電位化される。さらに、第１直流電源として機能するコンデンサ６６と、第２直流電源として機能するコンデンサ６９とが互いに電気的に絶縁されている。これにより、各スイッチング素子の作動状態によらず、コンデンサ６６とコンデンサ６９との短絡を防止できる。したがって、当該短絡による駆動回路装置５０の故障を防止できる。以上より、駆動回路装置５０において、各容量性負荷への印加電圧の意図しない変動を抑制できる。

【0081】

また、従来の駆動回路装置１００においては、リアクトルと容量性負荷によって構成されるインピーダンスの共振周波数が存在する。当該共振周波数は、駆動周波数と比較すると非常に低い。このため、誤って低周波数のスイッチング信号が駆動回路装置１００に印加された場合に、駆動回路装置１００に大電流が流れることにより駆動回路装置１００が故障するおそれがあった。本実施形態の駆動回路装置５０においては、リアクトルが設けられていないため、当該共振周波数は存在しない。このため、上述した大電流が駆動回路装置５０に流れるリスクを回避できる。

【0082】

また、第１容量性負荷７３の共振周波数の近傍でスイッチング周波数（駆動周波数）を調整しても、圧電素子１６ａによる搬送部２１の振動の振幅及び位相の急激な変化を抑制できる。また、第２容量性負荷８３の共振周波数の近傍で駆動周波数を調整しても、圧電素子１６ｂによる搬送部２１の振動の振幅及び位相の急激な変化を抑制できる。したがって、ワークＷを安定的に搬送できる。

【0083】

次に、前記実施形態に変更を加えた変形例について説明する。但し、前記実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。

【0084】

（１）前記実施形態において、駆動回路装置５０は、２０ｋＨｚ以上の高周波数のスイッチング信号によって駆動されるリニアフィーダ３に適用されるものとした。しかしながら、これには限られない。駆動回路装置５０は、より低い周波数のスイッチング信号によって駆動される振動搬送装置に適用されても良い。

【0085】

（２）前記までの実施形態において、フルブリッジインバータ回路５２、５３は、Ｖｐ１が２つの電圧レベル（－Ｖｄｃ及び＋Ｖｄｃ）の間で振動するように構成されているものとした。このようなフルブリッジインバータ回路は、一般的に「２レベルのフルブリッジインバータ回路」と呼ばれる。しかしながら、これには限られない。フルブリッジインバータ回路５２、５３は、３つ以上の電圧のレベルを有する、いわゆる「３レベル以上のフルブリッジインバータ回路」であっても良い。

【0086】

（３）前記までの実施形態において、駆動回路装置５０に印加されるスイッチング信号のデューティ比は５０％であるものとした。しかしながら、これには限られない。デューティ比は、例えば５０％未満であっても良い。

【0087】

（４）前記までの実施形態において、フルブリッジインバータ回路５２、５３にはリアクトルが設けられていないものとした。しかしながら、これには限られない。例えば、上述したＶｐ１の周波数依存性が問題とならない程度の微小なインダクタンス成分を有するリアクトルが、フルブリッジインバータ回路５２及び／又は５３に設けられていても良い。

【0088】

（５）前記までの実施形態において、駆動回路装置５０によって２つの駆動手段２３（駆動手段２３ａ、２３ｂ）が駆動されるものとした。しかしながら、これには限られない。リニアフィーダ３などの振動搬送装置は、例えば、圧電素子を有する３つ以上の駆動手段（不図示）を備えていても良い。駆動回路装置５０は、３つ以上の駆動手段を駆動可能に構成されていても良い。

【0089】

（６）前記までの実施形態において、電源部５１の例として、絶縁型フライバック・コンバータを挙げた。しかしながら、これには限られない。電源部５１は、他の構成を有していても良い。或いは、電源部５１は、互いに電気的に絶縁された２つの直流電源を有していても良い。

【符号の説明】

【0090】

３ リニアフィーダ（振動搬送装置）
１６ａ 圧電素子（第１圧電素子）
１６ｂ 圧電素子（第２圧電素子）
２１ 搬送部
５０ 駆動回路装置
６６ コンデンサ（第１直流電源）
６９ コンデンサ（第２直流電源）
７１ 第１レグ
７２ 第２レグ
７３ 第１容量性負荷
７４ 第１スイッチング素子
７４Ａ 第１スイッチング素子
７４Ｂ 第１スイッチング素子
７５ 第２スイッチング素子
７５Ａ 第２スイッチング素子
７５Ｂ 第２スイッチング素子
８１ 第３レグ
８２ 第４レグ
８３ 第２容量性負荷
８４ 第３スイッチング素子
８４Ａ 第３スイッチング素子
８４Ｂ 第３スイッチング素子
８５ 第４スイッチング素子
８５Ａ 第４スイッチング素子
８５Ｂ 第４スイッチング素子
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｔ３ 第３端子
Ｔ４ 第４端子
Ｗ ワーク（搬送品）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】