知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ トヨタ自動車株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024036956
(43)【公開日】2024-03-18
(54)【発明の名称】基準電圧生成回路
(51)【国際特許分類】
G05F 3/22 20060101AFI20240311BHJP
【ＦＩ】
G05F3/22
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022141535
(22)【出願日】2022-09-06
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(74)【代理人】
【識別番号】110000567
【氏名又は名称】弁理士法人サトー
(72)【発明者】
【氏名】近藤 雅哉
(72)【発明者】
【氏名】古田 善一
(72)【発明者】
【氏名】根塚 智裕
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420NA24
5H420NB02
5H420NB12
5H420NC18
(57)【要約】
【課題】実装が容易な構成で、電圧を調整できる基準電圧生成回路を提供する。
【解決手段】基準電圧生成回路１は、電流源２とグランドとの間に接続されるツェナーダイオード３、ツェナーダイオード３に並列に接続される電流生成回路５を備える。電流生成回路５は、電流を２つの経路に分岐させる分岐部を有し、抵抗素子Ｒ１～Ｒ３により分圧した電圧を出力する抵抗分圧回路、トランジスタ回路及び電圧制御回路を備える。トランジスタ回路は、コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタＢＪＴ１、ＢＪＴ２、トランジスタＢＪＴ１のエミッタとグランドとの間に接続される、抵抗素子Ｒ４及びＲ５を直列に接続した直列抵抗回路を有し、トランジスタＢＪＴ２のエミッタが抵抗素子Ｒ４及びＲ５の共通接続点に接続される。オペアンプ４はトランジスタＢＪＴ１、ＢＪＴ２のそれぞれのコレクタ電位が等しくなるように制御する。
【選択図】図１
【解決手段】基準電圧生成回路１は、電流源２とグランドとの間に接続されるツェナーダイオード３、ツェナーダイオード３に並列に接続される電流生成回路５を備える。電流生成回路５は、電流を２つの経路に分岐させる分岐部を有し、抵抗素子Ｒ１～Ｒ３により分圧した電圧を出力する抵抗分圧回路、トランジスタ回路及び電圧制御回路を備える。トランジスタ回路は、コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタＢＪＴ１、ＢＪＴ２、トランジスタＢＪＴ１のエミッタとグランドとの間に接続される、抵抗素子Ｒ４及びＲ５を直列に接続した直列抵抗回路を有し、トランジスタＢＪＴ２のエミッタが抵抗素子Ｒ４及びＲ５の共通接続点に接続される。オペアンプ４はトランジスタＢＪＴ１、ＢＪＴ２のそれぞれのコレクタ電位が等しくなるように制御する。
【選択図】図１
【特許請求の範囲】
【請求項1】
電流源（２）とグランドとの間に接続されるツェナーダイオード（３）と、
このツェナーダイオードに並列に接続される、絶対温度に比例する正の温度依存性を有する電流を生成する電流生成回路（５～９）とを備え、
前記電流生成回路は、
電流を、２つの経路に分岐させる分岐部を有し、抵抗素子により分圧した基準電圧として出力する抵抗分圧回路（Ｒ１～Ｒ３）と、
コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタ（ＢＪＴ１，ＢＪＴ２）と、これら２つのＮＰＮトランジスタの一方のエミッタとグランドとの間に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（Ｒ４，Ｒ５）と、を有し、他方のエミッタが、前記複数の抵抗素子の共通接続点に接続されるトランジスタ回路と、
前記２つのＮＰＮトランジスタのそれぞれのコレクタ電位が等しくなるように制御する電圧制御回路（４）とを備える基準電圧生成回路。
このツェナーダイオードに並列に接続される、絶対温度に比例する正の温度依存性を有する電流を生成する電流生成回路（５～９）とを備え、
前記電流生成回路は、
電流を、２つの経路に分岐させる分岐部を有し、抵抗素子により分圧した基準電圧として出力する抵抗分圧回路（Ｒ１～Ｒ３）と、
コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタ（ＢＪＴ１，ＢＪＴ２）と、これら２つのＮＰＮトランジスタの一方のエミッタとグランドとの間に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（Ｒ４，Ｒ５）と、を有し、他方のエミッタが、前記複数の抵抗素子の共通接続点に接続されるトランジスタ回路と、
前記２つのＮＰＮトランジスタのそれぞれのコレクタ電位が等しくなるように制御する電圧制御回路（４）とを備える基準電圧生成回路。
【請求項2】
前記電圧制御回路は、２つの入力端子が前記トランジスタ回路のそれぞれのコレクタに接続され、出力端子が前記ベースに接続されるオペアンプで構成される請求項１記載の基準電圧生成回路。
【請求項3】
前記抵抗分圧回路は、前記ツェナーダイオードに並列に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（ＲＡ，ＲＢ）を備え、
前記分岐部は、前記直列抵抗回路を構成する抵抗素子の何れかの共通接続点より、電流を２つの経路に分岐させる請求項１又は２記載の基準電圧生成回路。
前記分岐部は、前記直列抵抗回路を構成する抵抗素子の何れかの共通接続点より、電流を２つの経路に分岐させる請求項１又は２記載の基準電圧生成回路。
【請求項4】
前記抵抗分圧回路は、前記トランジスタ回路のそれぞれのコレクタ電位を調整する電位調整回路を備えている請求項１又は２記載の基準電圧生成回路。
【請求項5】
前記電位調整回路は、複数の抵抗素子（Ｒ）を直列に接続した直列抵抗回路と、
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える請求項４記載の基準電圧生成回路。
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える請求項４記載の基準電圧生成回路。
【請求項6】
前記電流源と、生成した基準電圧を出力する端子との間の経路に、ＰＮ接合を有する半導体素子（ＢＪＴ３）を備える請求項１又は２記載の基準電圧生成回路。
【請求項7】
前記半導体素子は、前記電流源と前記電流生成回路を構成する抵抗分圧回路との間に接続されている請求項６記載の基準電圧生成回路。
【請求項8】
前記半導体素子は、ベースが前記分岐部における分岐点に接続され、エミッタが前記基準電圧を出力する端子となるＮＰＮトランジスタであり、
前記ＮＰＮトランジスタのコレクタに接続される電流源（４２）を備える請求項６記載の基準電圧生成回路。
前記ＮＰＮトランジスタのコレクタに接続される電流源（４２）を備える請求項６記載の基準電圧生成回路。
【請求項9】
前記抵抗分圧回路は、前記トランジスタ回路のそれぞれのコレクタ電位を調整する電位調整回路を備えている請求項７記載の基準電圧生成回路。
【請求項10】
前記電位調整回路は、複数の抵抗素子（Ｒ）を直列に接続した直列抵抗回路と、
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える請求項９記載の基準電圧生成回路。
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える請求項９記載の基準電圧生成回路。
【請求項11】
前記抵抗分圧回路は、前記トランジスタ回路のそれぞれのコレクタ電位を調整する電位調整回路を備えている請求項８記載の基準電圧生成回路。
【請求項12】
前記電位調整回路は、複数の抵抗素子（Ｒ）を直列に接続した直列抵抗回路と、
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える請求項１１記載の基準電圧生成回路。
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える請求項１１記載の基準電圧生成回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基準電圧を生成する回路に関する。
【背景技術】
【0002】
基準電圧を生成する回路については、様々な構成が提案されているが、例えば、以下のような構成の回路がある。カレントミラー回路により、バイポーラトランジスタの接合電圧に依存した、絶対温度に比例する正の温度特性をもつＩptat（proportional to absolute temperature）電流を生成し、その電流に基いて生成される電圧を、ツェナーダイオードの生成電圧から減算する。その結果、ツェナーダイオードの生成電圧における正の温度依存性が補正され、温度に依存しない出力電圧が得られる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国第２０２００２１８３０２号明細書
【特許文献2】米国特許第１０９５５８６８号
【特許文献3】米国第２０２１０１２４３８６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記構成の回路では、電流Ｉptatに誤差が生じ易い。すなわち、ＭＯＳカレントミラーで生成した電流Ｉptatと、ミラーの元となる電流との比率がばらつき易く、その比率で決まる電流Ｉptatに誤差が生じる。さらに、エミッタ接地増幅率が小さいトランジスタでは、ベースからの貫通電流が大きいため、電流Ｉptatには、その貫通電流分の誤差も生じる。
【0005】
また、電流Ｉptatを調整しようとすると、調整用のトリミング機構の実装が難しい。例えば、上記のような回路構成において、電流Ｉptatを生成する回路の抵抗をＭＯＳスイッチでトリミングすることを想定すると、抵抗とＭＯＳスイッチとを直列に接続することになる。したがって、ＭＯＳスイッチに電流が流れるため、ＭＯＳスイッチが有する抵抗分の影響を受けてしまう。
本発明は上記事情に鑑みてなされたものであり、その目的は、実装が容易な構成で、電圧を調整できる基準電圧生成回路を提供することにある。
本発明は上記事情に鑑みてなされたものであり、その目的は、実装が容易な構成で、電圧を調整できる基準電圧生成回路を提供することにある。
【課題を解決するための手段】
【0006】
請求項１記載の基準電圧生成回路によれば、電流源とグランドとの間に接続されるツェナーダイオードと、そのツェナーダイオードに並列に接続される、絶対温度に比例する正の温度依存性を有する電流を生成する電流生成回路とを備える。電流生成回路は、電流を、２つの経路に分岐させる分岐部を有し、抵抗素子により分圧した電圧を基準電圧として出力する抵抗分圧回路と、トランジスタ回路及び電圧制御回路とを備える。
【0007】
トランジスタ回路は、コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタと、これら２つのＮＰＮトランジスタの一方のエミッタとグランドとの間に接続される、複数の抵抗素子を直列に接続した直列抵抗回路と、を有し、他方のエミッタが、前記複数の抵抗素子の共通接続点に接続される。電圧制御回路は、２つのＮＰＮトランジスタのそれぞれのコレクタ電位が等しくなるように制御する。
【0008】
このように構成すれば、上記の正の温度依存性を有する電流Ｉptatは、２つのＮＰＮトランジスタのベースエミッタ間における電圧差ΔＶＢＥに依存した電流であり、トランジスタのペアに流れるコレクタ電流は、抵抗分圧回路及び電圧制御回路により高精度に制御できる。抵抗分圧回路において２つの経路の抵抗比を変更することで、電流Iptatを調整できる。抵抗分圧回路で分圧した電圧を基準電圧とするので、カレントミラー回路を介すことなく、当該回路による誤差の影響がないので、基準電圧の温度依存性を精度良く補正できる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態において、基準電圧生成回路を示す回路図
【図2】第２実施形態において、基準電圧生成回路を示す回路図
【図3】第３実施形態において、基準電圧生成回路を示す回路図
【図4】電位調整回路の構成を示す図
【図5】第４実施形態において、基準電圧生成回路を示す回路図
【図6】第５実施形態において、基準電圧生成回路を示す回路図
【発明を実施するための形態】
【0010】
（第１実施形態）
図１に示すように、本実施形態の基準電圧生成回路１では、電源Ｖｃｃとグランドとの間に、電流源２及びツェナーダイオード３の直列回路が接続されている。ツェナーダイオード３のカソードには、抵抗素子Ｒ１の一端が接続され、抵抗素子Ｒ１の他端には、抵抗素子Ｒ２及びＲ３の一端が接続されている。抵抗素子Ｒ１と抵抗素子Ｒ２及びＲ３との共通接続点が分岐部に相当する。バイポーラトランジスタであるＢＪＴ１及び２のベースは共通に接続され、ＢＪＴ１及び２のコレクタは、それぞれ抵抗素子Ｒ２及びＲ３の他端に接続されている。
図１に示すように、本実施形態の基準電圧生成回路１では、電源Ｖｃｃとグランドとの間に、電流源２及びツェナーダイオード３の直列回路が接続されている。ツェナーダイオード３のカソードには、抵抗素子Ｒ１の一端が接続され、抵抗素子Ｒ１の他端には、抵抗素子Ｒ２及びＲ３の一端が接続されている。抵抗素子Ｒ１と抵抗素子Ｒ２及びＲ３との共通接続点が分岐部に相当する。バイポーラトランジスタであるＢＪＴ１及び２のベースは共通に接続され、ＢＪＴ１及び２のコレクタは、それぞれ抵抗素子Ｒ２及びＲ３の他端に接続されている。
【0011】
ＢＪＴ１のエミッタとグランドとの間には、抵抗素子Ｒ４及びＲ５の直列回路が接続され、それらの共通接続点には、ＢＪＴ２のエミッタが接続されている。また、ＢＪＴ１及び２のコレクタは、それぞれオペアンプ４の反転入力端子、非反転入力端子に接続されている。電圧制御回路に相当するオペアンプ４の出力端子は、ＢＪＴ１及び２のベースに接続されている。
【0012】
以上において、抵抗素子Ｒ１～Ｒ３は抵抗分圧回路に相当し、抵抗素子Ｒ４及びＲ５の直列回路は、抵抗直列回路に相当する。ＢＪＴ１及び２並びに抵抗直列回路は、トランジスタ回路に相当する。ツェナーダイオード３に並列に接続されている回路部分は、電流生成回路５を構成している。
【0013】
次に、本実施形態の作用について説明する。ノード（１）～（７）を以下のように定義する。
・ノード（１）：ツェナーダイオード３のカソード
・ノード（２）：抵抗素子Ｒ１と抵抗素子Ｒ２及びＲ３の共通接続点
・ノード（３）、（４）：ＢＪＴ１、２のコレクタ
・ノード（５）：ＢＪＴ１及び２のベース
・ノード（６）、（７）：ＢＪＴ１、２のエミッタ
・ノード（１）：ツェナーダイオード３のカソード
・ノード（２）：抵抗素子Ｒ１と抵抗素子Ｒ２及びＲ３の共通接続点
・ノード（３）、（４）：ＢＪＴ１、２のコレクタ
・ノード（５）：ＢＪＴ１及び２のベース
・ノード（６）、（７）：ＢＪＴ１、２のエミッタ
【0014】
基準電圧生成回路１は、基準電圧ＶＲＥＦを生成してノード（２）より出力する。基準電圧ＶＲＥＦは、以下のように生成される。抵抗Ｒ２＝Ｒ３とし、ＢＪＴ１とＢＪＴ２との面積比をｎ：１とする。ノード（５）～（７）の電圧をＶ５～Ｖ７とする。また、ＢＪＴ１、２のベースエミッタ間電圧を、それぞれＶＢＥ１、ＶＢＥ２とする。
ＶＢＥ１＝Ｖ５－Ｖ６ …（１）
ＶＢＥ２＝Ｖ５－Ｖ７ …（２）
抵抗素子Ｒ４に係る電位差（Ｖ６－Ｖ７）は（３）式となる。
Ｖ６－Ｖ７＝ΔＶＢＥ１＝ＶＢＥ２－ＶＢＥ１＝（ｋＢＴ／ｑ）ｌｏｇｎ …（３）
ｋＢはボルツマン定数、Ｔは絶対温度、ｑは電荷素量である。
ＶＢＥ１＝Ｖ５－Ｖ６ …（１）
ＶＢＥ２＝Ｖ５－Ｖ７ …（２）
抵抗素子Ｒ４に係る電位差（Ｖ６－Ｖ７）は（３）式となる。
Ｖ６－Ｖ７＝ΔＶＢＥ１＝ＶＢＥ２－ＶＢＥ１＝（ｋＢＴ／ｑ）ｌｏｇｎ …（３）
ｋＢはボルツマン定数、Ｔは絶対温度、ｑは電荷素量である。
【0015】
電圧（Ｖ６－Ｖ７）は絶対温度に正比例しており、結果としてＢＪＴ１側には絶対温度に正比例した電流Ｉｐｔａｔ＝｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎが流れる。また、ノード（３）、（４）の電圧は、オペアンプ４の作用により等しくなる。そして、抵抗Ｒ２＝Ｒ３であるから、ＢＪＴ２側にもＢＪＴ１側と同様に電流Ｉｐｔａｔが流れる。
【0016】
以上から、ノード（１）の電圧をツェナー電圧Ｖｚとすると,ノード（２）の電圧Ｖ２は以下の（４）式で記述される。
Ｖ２＝ＶＲＥＦ＝ＶＺ－２Ｒ１Ｉｐｔａｔ
＝ＶＺ－２Ｒ１｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎ …（４）
（４）式において、電流Ｉｐｔａｔの温度依存性を抵抗比で調整することで、ツェナー電圧Ｖｚの温度依存性を打ち消した電圧が得られていることが分かる。
Ｖ２＝ＶＲＥＦ＝ＶＺ－２Ｒ１Ｉｐｔａｔ
＝ＶＺ－２Ｒ１｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎ …（４）
（４）式において、電流Ｉｐｔａｔの温度依存性を抵抗比で調整することで、ツェナー電圧Ｖｚの温度依存性を打ち消した電圧が得られていることが分かる。
【0017】
以上のように本実施形態によれば、基準電圧生成回路１は、電流源２とグランドとの間に接続されるツェナーダイオード３と、ツェナーダイオード３に並列に接続される電流生成回路５とを備える。電流生成回路５は、電流を２つの経路に分岐させる分岐部を有し、抵抗素子Ｒ１～Ｒ３により分圧した電圧を出力する抵抗分圧回路と、トランジスタ回路及び電圧制御回路とを備える。
【0018】
トランジスタ回路は、コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタＢＪＴ１、ＢＪＴ２と、トランジスタＢＪＴ１のエミッタとグランドとの間に接続される、抵抗素子Ｒ４及びＲ５を直列に接続した直列抵抗回路とを有し、トランジスタＢＪＴ２のエミッタが抵抗素子Ｒ４及びＲ５の共通接続点に接続される。オペアンプ４は、トランジスタＢＪＴ１、ＢＪＴ２のそれぞれのコレクタ電位が等しくなるように制御する。
【0019】
このように構成すれば、上記の正の温度依存性を有する電流Ｉptatは、２つのＮＰＮトランジスタＢＪＴ１、ＢＪＴ２のベースエミッタ間における電圧差ΔＶＢＥに依存した電流であり、トランジスタＢＪＴ１、ＢＪＴ２のペアに流れるコレクタ電流は、抵抗分圧回路及びオペアンプ４により高精度に制御できる。抵抗分圧回路において２つの経路の抵抗比を変更することで、電流Iptatを調整できる。抵抗分圧回路で分圧した電圧を基準電圧ＶＲＥＦとするので、カレントミラー回路を介すことなく、当該回路による誤差の影響がないので、基準電圧ＶＲＥＦの温度依存性を精度良く補正できる。
【0020】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図２に示すように、第２実施形態の基準電圧生成回路１１では、抵抗素子ＲＡ及びＲＢの直列回路が、ツェナーダイオード３に並列に接続されている。そして、抵抗素子Ｒ１の上端は、抵抗素子ＲＡ及びＲＢの共通接続点に接続されている。以上において、抵抗素子ＲＡ及びＲＢの直列回路に、第１実施形態の電流生成回路５に相当する構成を加えたものが、電流生成回路６を構成している。
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図２に示すように、第２実施形態の基準電圧生成回路１１では、抵抗素子ＲＡ及びＲＢの直列回路が、ツェナーダイオード３に並列に接続されている。そして、抵抗素子Ｒ１の上端は、抵抗素子ＲＡ及びＲＢの共通接続点に接続されている。以上において、抵抗素子ＲＡ及びＲＢの直列回路に、第１実施形態の電流生成回路５に相当する構成を加えたものが、電流生成回路６を構成している。
【0021】
次に、第２実施形態の作用について説明する。電流Ｉｐｔａｔについては、第１実施形態と同様である。抵抗素子ＲＡ及びＲＢの共通接続点をノード（２’）とすると、ノード（２’）の電圧Ｖ２’は、以下の（５）式で記述される。
Ｖ２’＝Ｖ２＋２Ｒ１Ｉｐｔａｔ
＝Ｖ２＋２Ｒ１｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎ …（５）
Ｖ２’＝Ｖ２＋２Ｒ１Ｉｐｔａｔ
＝Ｖ２＋２Ｒ１｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎ …（５）
【0022】
抵抗素子ＲＡを流れる電流をＩ，抵抗素子ＲＢを流れる電流をＩ’とすると、
Ｉ＝Ｉ’＋２Ｉｐｔａｔ …（６）
であり、抵抗素子ＲＡの端子電圧ＲＡＩを示す（７）式から、電流Ｉ’は（８）式のようになる。
ＲＡＩ＝ＶＺ－ＲＢＩ’ …（７）
ＲＡ（Ｉ’＋２Ｉｐｔａｔ）＝ＶＺ－ＲＢＩ’
Ｉ’＝（Ｖｚ－２ＲＡＩｐｔａｔ）／（ＲＡ＋ＲＢ） …（８）
（Ｖ２’＝ＲＢＩ’）であるから、電圧Ｖ２’は（９）式となる。
Ｖ２’＝ＲＢ（ＶＺ－２ＲＡＩｐｔａｔ）／（ＲＡ＋ＲＢ） …（９）
Ｉ＝Ｉ’＋２Ｉｐｔａｔ …（６）
であり、抵抗素子ＲＡの端子電圧ＲＡＩを示す（７）式から、電流Ｉ’は（８）式のようになる。
ＲＡＩ＝ＶＺ－ＲＢＩ’ …（７）
ＲＡ（Ｉ’＋２Ｉｐｔａｔ）＝ＶＺ－ＲＢＩ’
Ｉ’＝（Ｖｚ－２ＲＡＩｐｔａｔ）／（ＲＡ＋ＲＢ） …（８）
（Ｖ２’＝ＲＢＩ’）であるから、電圧Ｖ２’は（９）式となる。
Ｖ２’＝ＲＢ（ＶＺ－２ＲＡＩｐｔａｔ）／（ＲＡ＋ＲＢ） …（９）
【0023】
（５）式及び（９）式から、基準電圧生成回路１１の出力電圧ＶＲＥＦを求めると、（１０）式となる。
Ｖ２＝ＶＲＥＦ＝ＲＢＶＺ／（ＲＡ＋ＲＢ）
－２（ＲＡＲＢ＋Ｒ１ＲＡ＋Ｒ１ＲＢ）Ｉｐｔａｔ／（ＲＡ＋ＲＢ）
…（１０）
Ｖ２＝ＶＲＥＦ＝ＲＢＶＺ／（ＲＡ＋ＲＢ）
－２（ＲＡＲＢ＋Ｒ１ＲＡ＋Ｒ１ＲＢ）Ｉｐｔａｔ／（ＲＡ＋ＲＢ）
…（１０）
【0024】
以上のように第２実施形態によれば、（１０）式において、電流Ｉｐｔａｔの温度依存性を抵抗比で調整することで、ツェナー電圧ＶＺの温度依存性を打ち消した基準電圧ＶＲＥＦを得ることができる。
【0025】
（第３実施形態）
図３に示す第３実施形態の基準電圧生成回路２１では、ボックスで囲んだ抵抗素子Ｒ２及びＲ３を、図４に示すように、抵抗値を変更可能な構成としたものである。抵抗素子Ｒ２及びＲ３の上端を端子Ａ，下端を端子Ｂとし、オペアンプ４の入力端子に接続されるノード（３’）、（４’）を端子Ｃとする。例えば４つの抵抗素子Ｒを直列に接続し、各抵抗素子の共通接続点及び端子Ｂと、端子Ｃとの間に４つのスイッチＳＷ１～ＳＷ４を接続する。これらのスイッチＳＷ１～ＳＷ４は、例えばＭＯＳＦＥＴとする。以上において、抵抗素子ＲとスイッチＳＷ１～ＳＷ４とは、電位調整回路に相当し、ツェナーダイオード３に並列に接続されている回路部分が電流生成回路７を構成している。
図３に示す第３実施形態の基準電圧生成回路２１では、ボックスで囲んだ抵抗素子Ｒ２及びＲ３を、図４に示すように、抵抗値を変更可能な構成としたものである。抵抗素子Ｒ２及びＲ３の上端を端子Ａ，下端を端子Ｂとし、オペアンプ４の入力端子に接続されるノード（３’）、（４’）を端子Ｃとする。例えば４つの抵抗素子Ｒを直列に接続し、各抵抗素子の共通接続点及び端子Ｂと、端子Ｃとの間に４つのスイッチＳＷ１～ＳＷ４を接続する。これらのスイッチＳＷ１～ＳＷ４は、例えばＭＯＳＦＥＴとする。以上において、抵抗素子ＲとスイッチＳＷ１～ＳＷ４とは、電位調整回路に相当し、ツェナーダイオード３に並列に接続されている回路部分が電流生成回路７を構成している。
【0026】
次に、第３実施形態の作用について説明する。トランジスタＢＪＴ１，ＢＪＴ２のベースエミッタ間電圧を、それぞれＶＢＥ１，ＶＢＥ２とすると、これらは以下のように表わされる。
ＶＢＥ１＝Ｖ５－Ｖ６ …（１１）
ＶＢＥ２＝Ｖ５－Ｖ７ …（１２）
ＶＢＥ１＝Ｖ５－Ｖ６ …（１１）
ＶＢＥ２＝Ｖ５－Ｖ７ …（１２）
【0027】
これらより、抵抗素子Ｒ４の端子電圧である電位差（Ｖ６－Ｖ７）は、（１３）式となる。尚、トランジスタＢＪＴ１，ＢＪＴ２のコレクタ電流を、それぞれＩＣ１，ＩＣ２とする。
Ｖ６－Ｖ７＝ΔＶＢＥ＝ＶＢＥ２－ＶＢＥ１
＝ｋＢＴ／ｑ｛ｌｏｇｎ＋ｌｏｇ（ＩＣ２／ＩＣ１）｝ …（１３）
コレクタ電流ＩＣ１は、（１４）式となる。
ＩＣ１＝ｋＢＴ／（ｑＲ４）｛ｌｏｇｎ＋ｌｏｇ（ＩＣ２／ＩＣ１）｝ …（１４）
Ｖ６－Ｖ７＝ΔＶＢＥ＝ＶＢＥ２－ＶＢＥ１
＝ｋＢＴ／ｑ｛ｌｏｇｎ＋ｌｏｇ（ＩＣ２／ＩＣ１）｝ …（１３）
コレクタ電流ＩＣ１は、（１４）式となる。
ＩＣ１＝ｋＢＴ／（ｑＲ４）｛ｌｏｇｎ＋ｌｏｇ（ＩＣ２／ＩＣ１）｝ …（１４）
【0028】
ノード（３’）、（４’）の電圧は、オペアンプ４の作用により等しくなるから、ノード（２）とノード（３’）との電位差と、ノード（２）とノード（４’）との電位差も等しくなる。したがって、抵抗素子Ｒ２、Ｒ３の重み付けを変更することで、ノード（２）とノード（３’）との間、ノード（２）とノード（４’）との間の抵抗値をそれぞれＲ２’、Ｒ３’に調整すると、トランジスタＢＪＴ２に流れるコレクタ電流ＩＣ２は、（１５）式となる。
ＩＣ２＝（Ｒ２’／Ｒ３’）ＩＣ１ …（１５）
ＩＣ２＝（Ｒ２’／Ｒ３’）ＩＣ１ …（１５）
【0029】
ノード（１）の電圧はツェナー電圧ＶＺであるから、ノード（２）の電圧Ｖ２、つまり基準電圧生成回路２１の出力電圧ＶＲＥＦ、を求めると、（１６）式となる。
Ｖ２＝ＶＲＥＦ＝ＶＺ－Ｒ１（ＩＣ１＋ＩＣ２）
＝ＶＺ－ｋＢＴＲ１／（ｑＲ４）（１＋Ｒ２’／Ｒ３’）
×｛ｌｏｇｎ＋ｌｏｇ（Ｒ２’／Ｒ３’）｝ …（１６）
Ｖ２＝ＶＲＥＦ＝ＶＺ－Ｒ１（ＩＣ１＋ＩＣ２）
＝ＶＺ－ｋＢＴＲ１／（ｑＲ４）（１＋Ｒ２’／Ｒ３’）
×｛ｌｏｇｎ＋ｌｏｇ（Ｒ２’／Ｒ３’）｝ …（１６）
【0030】
以上のように構成される第３実施形態によれば、（１６）式において、電流Ｉｐｔａｔの温度依存性を抵抗比（Ｒ１／Ｒ４）で調整することで、ツェナー電圧ＶＺの温度依存性を打ち消すことができる。また、抵抗比（Ｒ２’／Ｒ３’）を、抵抗素子Ｒ２、Ｒ３の重み付けを変更して調整することで、電流Ｉｐｔａｔのばらつきの影響を補正できる。
【0031】
（第４、第５実施形態）
図５に示す第４実施形態の基準電圧生成回路３１は、第１実施形態の基準電圧生成回路１における電流源２と抵抗素子Ｒ１との間に、ダイオード接続したＮＰＮトランジスタＢＪＴ３を接続した構成である。ツェナーダイオード３に並列に接続されている回路部分が電流生成回路８を構成している。
図５に示す第４実施形態の基準電圧生成回路３１は、第１実施形態の基準電圧生成回路１における電流源２と抵抗素子Ｒ１との間に、ダイオード接続したＮＰＮトランジスタＢＪＴ３を接続した構成である。ツェナーダイオード３に並列に接続されている回路部分が電流生成回路８を構成している。
【0032】
また、図６に示す第５実施形態の基準電圧生成回路４１は、第１実施形態の基準電圧生成回路１におけるノード（２）にトランジスタＢＪＴ３のベースを接続している。トランジスタＢＪＴ３のコレクタには、電流源２と同様の電流源４２が接続され、トランジスタＢＪＴ３のエミッタより電圧ＶＲＥＦが出力される。ツェナーダイオード３に並列に接続されている回路部分が電流生成回路９を構成している。
【0033】
次に、第４、第５実施形態の作用について説明する。トランジスタＢＪＴ３のベースエミッタ電圧をＶＢＥ３とする。基準電圧生成回路３１、４１の出力電圧ＶＲＥＦは、第１実施形態のツェナー電圧ＶＺを、（ＶＺ－ＶＢＥ３）に置換えれば良い。
ＶＲＥＦ＝（ＶＺ－ＶＢＥ３）－２Ｒ１｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎ …（１７）
（１７）式において、電流Ｉｐｔａｔの温度依存性を抵抗比で調整することで、電圧（ＶＺ－ＶＢＥ３）の温度依存性を打ち消すことができる。
また、（１７）式において、電圧ＶＲＥＦの応力依存性は、（１８）式で表される。
ＶＲＥＦ＝（ＶＺ－ＶＢＥ３）－２Ｒ１｛ｋＢＴ／（ｑＲ４）｝ｌｏｇｎ …（１７）
（１７）式において、電流Ｉｐｔａｔの温度依存性を抵抗比で調整することで、電圧（ＶＺ－ＶＢＥ３）の温度依存性を打ち消すことができる。
また、（１７）式において、電圧ＶＲＥＦの応力依存性は、（１８）式で表される。
【0034】
【数1】
【0035】
（１８）式において、ツェナーダイオード２のカソード、アノード間の電圧ＶＺの応力依存性に対して、非線形素子の電圧ＶＢＥ３が有する応力依存性が同程度のものを選べばＶＲＥＦの応力依存性を打ち消すことができる。
【0036】
（その他の実施形態）
スイッチ回路は、ＭＯＳＦＥＴに限らない。
電位調整回路を構成する抵抗素子及びスイッチ回路の数は、個別の設計に応じて適宜変更すれば良い。
第３実施形態の抵抗値を変更可能な構成を、第４、第５実施形態に適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
スイッチ回路は、ＭＯＳＦＥＴに限らない。
電位調整回路を構成する抵抗素子及びスイッチ回路の数は、個別の設計に応じて適宜変更すれば良い。
第３実施形態の抵抗値を変更可能な構成を、第４、第５実施形態に適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0037】
本件は、特許請求の範囲に記載の発明に加え、以下のような発明を含む。
［１］
電流源（２）とグランドとの間に接続されるツェナーダイオード（３）と、
このツェナーダイオードに並列に接続される、絶対温度に比例する正の温度依存性を有する電流を生成する電流生成回路（５～９）とを備え、
前記電流生成回路は、
電流を、２つの経路に分岐させる分岐部を有し、抵抗素子により分圧した基準電圧として出力する抵抗分圧回路（Ｒ１～Ｒ３）と、
コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタ（ＢＪＴ１，ＢＪＴ２）と、これら２つのＮＰＮトランジスタの一方のエミッタとグランドとの間に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（Ｒ４，Ｒ５）と、を有し、他方のエミッタが、前記複数の抵抗素子の共通接続点に接続されるトランジスタ回路と、
前記２つのＮＰＮトランジスタのそれぞれのコレクタ電位が等しくなるように制御する電圧制御回路（４）とを備える基準電圧生成回路。
［２］
前記電圧制御回路は、２つの入力端子が前記トランジスタ回路のそれぞれのコレクタに接続され、出力端子が前記ベースに接続されるオペアンプで構成される［１］記載の基準電圧生成回路。
［３］
前記抵抗分圧回路は、前記ツェナーダイオードに並列に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（ＲＡ，ＲＢ）を備え、
前記分岐部は、前記直列抵抗回路を構成する抵抗素子の何れかの共通接続点より、電流を２つの経路に分岐させる［１］又は［２］記載の基準電圧生成回路。
［４］
前記電流源と、生成した基準電圧を出力する端子との間の経路に、ＰＮ接合を有する半導体素子（ＢＪＴ３）を備える請求項［１］から［３］の何れか一つに記載の基準電圧生成回路。
［５］
前記半導体素子は、前記電流源と前記電流生成回路を構成する抵抗分圧回路との間に接続されている［４］記載の基準電圧生成回路。
［６］
前記半導体素子は、ベースが前記分岐部における分岐点に接続され、エミッタが前記基準電圧を出力する端子となるＮＰＮトランジスタであり、
前記ＮＰＮトランジスタのコレクタに接続される電流源（４２）を備える［４］記載の基準電圧生成回路。
［７］
前記抵抗分圧回路は、前記トランジスタ回路のそれぞれのコレクタ電位を調整する電位調整回路を備えている［１］から［６］の何れか一項に記載の基準電圧生成回路。
［８］
前記電位調整回路は、複数の抵抗素子（Ｒ）を直列に接続した直列抵抗回路と、
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える［７］記載の基準電圧生成回路。
［１］
電流源（２）とグランドとの間に接続されるツェナーダイオード（３）と、
このツェナーダイオードに並列に接続される、絶対温度に比例する正の温度依存性を有する電流を生成する電流生成回路（５～９）とを備え、
前記電流生成回路は、
電流を、２つの経路に分岐させる分岐部を有し、抵抗素子により分圧した基準電圧として出力する抵抗分圧回路（Ｒ１～Ｒ３）と、
コレクタが前記２つの経路にそれぞれ接続され、ベースが共通に接続される２つのＮＰＮトランジスタ（ＢＪＴ１，ＢＪＴ２）と、これら２つのＮＰＮトランジスタの一方のエミッタとグランドとの間に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（Ｒ４，Ｒ５）と、を有し、他方のエミッタが、前記複数の抵抗素子の共通接続点に接続されるトランジスタ回路と、
前記２つのＮＰＮトランジスタのそれぞれのコレクタ電位が等しくなるように制御する電圧制御回路（４）とを備える基準電圧生成回路。
［２］
前記電圧制御回路は、２つの入力端子が前記トランジスタ回路のそれぞれのコレクタに接続され、出力端子が前記ベースに接続されるオペアンプで構成される［１］記載の基準電圧生成回路。
［３］
前記抵抗分圧回路は、前記ツェナーダイオードに並列に接続される、複数の抵抗素子を直列に接続した直列抵抗回路（ＲＡ，ＲＢ）を備え、
前記分岐部は、前記直列抵抗回路を構成する抵抗素子の何れかの共通接続点より、電流を２つの経路に分岐させる［１］又は［２］記載の基準電圧生成回路。
［４］
前記電流源と、生成した基準電圧を出力する端子との間の経路に、ＰＮ接合を有する半導体素子（ＢＪＴ３）を備える請求項［１］から［３］の何れか一つに記載の基準電圧生成回路。
［５］
前記半導体素子は、前記電流源と前記電流生成回路を構成する抵抗分圧回路との間に接続されている［４］記載の基準電圧生成回路。
［６］
前記半導体素子は、ベースが前記分岐部における分岐点に接続され、エミッタが前記基準電圧を出力する端子となるＮＰＮトランジスタであり、
前記ＮＰＮトランジスタのコレクタに接続される電流源（４２）を備える［４］記載の基準電圧生成回路。
［７］
前記抵抗分圧回路は、前記トランジスタ回路のそれぞれのコレクタ電位を調整する電位調整回路を備えている［１］から［６］の何れか一項に記載の基準電圧生成回路。
［８］
前記電位調整回路は、複数の抵抗素子（Ｒ）を直列に接続した直列抵抗回路と、
一端が共通に接続され、他端が直列抵抗回路の個別の端子に接続される複数のスイッチ回路（ＳＷ１～ＳＷ４）とを備える［７］記載の基準電圧生成回路。
【符号の説明】
【0038】
図面中、１は基準電圧回路、２は電流源、３はツェナーダイオード、４はオペアンプ、５は電流生成回路、Ｒ１～Ｒ５は抵抗素子、ＢＪＴ１及び２はＮＰＮトランジスタを示す。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】