特開 2024-37540 記憶装置及び記憶装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024037540

(43)【公開日】2024-03-19

(54)【発明の名称】記憶装置及び記憶装置の製造方法

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240312BHJP

   H10N 50/10 20230101ALI20240312BHJP

【ＦＩ】

H01L27/105 447

H01L43/08 Z

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2022142460

(22)【出願日】2022-09-07

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】北川 英二

【テーマコード（参考）】

4M119

5F092

【Ｆターム（参考）】

4M119AA15

4M119AA17

4M119BB01

4M119DD01

4M119DD24

4M119DD39

4M119DD42

4M119EE22

4M119EE27

4M119GG01

4M119JJ03

4M119JJ04

4M119JJ12

4M119JJ13

4M119JJ14

5F092AA05

5F092AA15

5F092AB07

5F092AC11

5F092BB23

5F092BB36

5F092BB43

5F092BC04

5F092BE03

5F092CA02

5F092CA03

5F092CA08

5F092CA09

5F092EA07

(57)【要約】

【課題】 データを正しく読み出すことができる記憶装置を提供する。
【解決手段】 一実施形態による記憶装置は、第１強磁性層と、第１強磁性層上の第１絶縁層と、第１絶縁層上の第２強磁性層と、第１強磁性層の側面上、第１絶縁層の側面上、及び第２強磁性層の側面上に亘って広がる第１酸化物と、第１強磁性層、第１絶縁層、及び第２強磁性層を覆い、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第２酸化物と、第２酸化物上のシリコン窒化物とを含む。
【選択図】 図４

【特許請求の範囲】

【請求項1】

第１強磁性層と、
前記第１強磁性層上の第１絶縁層と、
前記第１絶縁層上の第２強磁性層と、
前記第１強磁性層の側面上、前記第１絶縁層の側面上、及び前記第２強磁性層の側面上に亘って広がる第１酸化物と、
前記第１強磁性層、前記第１絶縁層、及び前記第２強磁性層を覆い、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第２酸化物と、
前記第２酸化物上のシリコン窒化物と、
を備える記憶装置。

【請求項2】

前記第２酸化物は、１ｎｍ以下の厚さを有する、
請求項１に記載の記憶装置。

【請求項3】

前記第１酸化物は、前記第１強磁性層、前記第１絶縁層、及び前記第２強磁性層の少なくとも１つに含まれる少なくとも１つの原子の酸化物を含む、
請求項１に記載の記憶装置。

【請求項4】

前記第２酸化物は、前記第１酸化物の前記第１強磁性層、前記第１絶縁層、及び前記第２強磁性層と面する面と対向する面上に位置する、
請求項１に記載の記憶装置。

【請求項5】

第１方向に沿って前記第１強磁性層と並び、前記第１強磁性層上に位置する導電体と、
前記第１方向と交わる第２方向に沿って前記導電体と並ぶ絶縁体と、
前記絶縁体上に設けられ、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第３酸化物と、
をさらに備える、
請求項１に記載の記憶装置。

【請求項6】

第１方向に沿って前記第１強磁性層と並び、前記第１強磁性層と接する導電体と、
前記導電体上に設けられ、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第３酸化物と、
をさらに備える、
請求項１に記載の記憶装置。

【請求項7】

第１強磁性層と、
前記第１強磁性層上の第１絶縁層と、
前記第１絶縁層上の第２強磁性層と、
前記第１強磁性層の側面上、前記第１絶縁層の側面上、及び前記第２強磁性層の側面上に亘って広がる第１酸化物と、
前記第１酸化物上に設けられ、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第２酸化物と、
前記第２酸化物上のシリコン窒化物と、
を備え、
前記第１絶縁層の前記第２酸化物と面する部分の酸素濃度は、前記第１絶縁層の中央の部分の酸素濃度より高い、
記憶装置。

【請求項8】

前記第１酸化物は、前記第１強磁性層、前記第１絶縁層、及び前記第２強磁性層の少なくとも１つに含まれる少なくとも１つの原子の酸化物を含む、
請求項７に記載の記憶装置。

【請求項9】

前記第２酸化物は、前記第１酸化物の前記第１強磁性層、前記第１絶縁層、及び前記第２強磁性層と面する面と対向する面上に位置する、
請求項７に記載の記憶装置。

【請求項10】

第１方向に沿って前記第１強磁性層と並び、前記第１強磁性層上に位置する導電体と、
前記第１方向と交わる第２方向に沿って前記導電体と並ぶ絶縁体と、
前記絶縁体上に設けられ、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第３酸化物と、
をさらに備える、
請求項７に記載の記憶装置。

【請求項11】

第１方向に沿って前記第１強磁性層と並び、前記第１強磁性層と接する導電体と、
前記導電体上に設けられ、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第３酸化物と、
をさらに備える、
請求項７に記載の記憶装置。

【請求項12】

第１積層体に対して第１イオンビームを用いる第１エッチングを行って、第２積層体を形成することと、
前記第２積層体の側面を含む第１領域を酸化することと、
前記第２積層体の側面上に、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第２酸化物を形成することと、
前記第２酸化物に対して、第２イオンビームを用いる第２エッチングを行うことと、
を備える、
記憶装置の製造方法。

【請求項13】

前記第２エッチングは、前記第１領域を部分的に除去する、
請求項１２に記載の記憶装置の製造方法。

【請求項14】

前記第２エッチングの後、前記第２酸化物上に、シリコン窒化物を形成することをさらに備える、
請求項１２に記載の記憶装置の製造方法。

【請求項15】

前記第１エッチングの開始から前記第２酸化物の形成の開始まで前記第２積層体は処理装置内に維持され、前記第２積層体は前記第２酸化物の堆積前に前記処理装置内で酸素を用いた自然酸化により酸化される、
請求項１２に記載の記憶装置の製造方法。

【請求項16】

前記第２積層体は、第１強磁性層と、前記第１強磁性層上の第１絶縁層と、前記第１絶縁層上の第２強磁性層と、を含む、
請求項１２に記載の記憶装置の製造方法。

【請求項17】

前記第１領域は、前記第１強磁性層、前記第１絶縁層、及び前記第２強磁性層の少なくとも１つに含まれる少なくとも１つの原子を含む、
請求項１６に記載の記憶装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、概して記憶装置及び記憶装置の製造方法に関する。

【背景技術】

【0002】

動的に可変な抵抗を有する素子を用いてデータを記憶する記憶装置が知られている。記憶装置は、データを正しく記憶すること及び読み出すことを求められる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第９１１７９２４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

データを正しく読み出すことができる記憶装置を提供しようとするものである。

【課題を解決するための手段】

【0005】

一実施形態による記憶装置は、第１強磁性層と、上記第１強磁性層上の第１絶縁層と、上記第１絶縁層上の第２強磁性層と、上記第１強磁性層の側面上、上記第１絶縁層の側面上、及び上記第２強磁性層の側面上に亘って広がる第１酸化物と、上記第１強磁性層、上記第１絶縁層、及び上記第２強磁性層を覆い、酸化マグネシウム、酸化アルミニウム、酸化シリコン、又はアルカリ土類金属酸化物を備える第２酸化物と、上記第２酸化物上のシリコン窒化物とを含む。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の記憶装置の機能ブロックを示す図。

【図2】第１実施形態のメモリセルアレイの回路図。

【図3】第１実施形態のメモリセルアレイの一部の斜視図。

【図4】第１実施形態のメモリセルの構造の例の断面を示す図。

【図5】第１実施形態の記憶装置の製造工程の間の状態を示す図。

【図6】第１実施形態の記憶装置の製造工程の間の状態を示す図。

【図7】第１実施形態の記憶装置の製造工程の間の状態を示す図。

【図8】第１実施形態の記憶装置の製造工程の間の状態を示す図。

【図9】第１実施形態の記憶装置の製造工程の間の状態を示す図。

【図10】第１実施形態の記憶装置の製造工程の間の状態を拡大して示す図。

【図11】第１実施形態の酸化物の厚さとシャント不良率の関係を示す図。

【図12】参考用の記憶装置の一部の製造工程の間の状態を示す図。

【図13】参考用のＭＴＪ素子中の酸素原子の分布を示す図。

【図14】第１実施形態のＭＴＪ素子中の酸素原子の分布を示す図。

【図15】第１実施形態の酸化物の厚さとＭＴＪ素子の最小の抵抗の関係を示す図。

【図16】第１実施形態の第１変形例の記憶装置の機能ブロックを示す図。

【図17】第１実施形態の第１変形例のメモリセルの回路構成を示す図。

【図18】第１実施形態の第１変形例のメモリセルの構造の例の断面を示す図。

【図19】第１実施形態の第２変形例のメモリセルの構造の例の断面を示す図。

【図20】第１実施形態の第２変形例のメモリセルの構造の例の断面を示す図。

【発明を実施するための形態】

【0007】

以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。或る記述済みの実施形態に後続する実施形態では、記述済みの実施形態と異なる点が主に記述される。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。

【0008】

図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。

【0009】

本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

【0010】

以下、実施形態の記述に、ｘｙｚ直交座標系が用いられる。以下の記述において、「下」との記述及びその派生語並びに関連語は、ｚ軸上のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、ｚ軸上のより大きい座標の位置を指す。

【0011】

１．第１実施形態
１．１．構造（構成）
１．１．１．全体の構成
図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。記憶装置１は、データを記憶する装置である。記憶装置１は、可変な抵抗を示す磁性体の積層体を用いてデータを記憶する。図１に示されているように、記憶装置１は、メモリセルアレイ１１、入出力回路１２、制御回路１３、ロウ選択回路１４、カラム選択回路１５、書込み回路１６、及び読出し回路１７を含む。

【0012】

メモリセルアレイ１１は、配列された複数のメモリセルＭＣの集合である。メモリセルＭＣは、データを不揮発に記憶することができる。メモリセルアレイ１１中には、複数のワード線ＷＬ、及び複数のビット線ＢＬが位置している。各メモリセルＭＣは、１つのワード線ＷＬ及び１つのビット線ＢＬと接続されている。ワード線ＷＬは行（ロウ）と関連付けられている。ビット線ＢＬは列（カラム）と関連付けられている。１つの行の選択及び１つの列の選択により、１つのメモリセルＭＣが特定される。

【0013】

入出力回路１２は、データ及び信号の入出力を行う回路である。入出力回路１２は、記憶装置１の外部から、例えばメモリコントローラから、制御信号ＣＮＴ、コマンドＣＭＤ、アドレス情報ＡＤＤ、及びデータＤＡＴを受け取る。入出力回路１２は、データＤＡＴを出力する。データＤＡＴは、記憶装置１でのデータ書込みの場合は、書込みデータである。データＤＡＴは、記憶装置１からのデータ読出しの場合は、読出しデータである。

【0014】

制御回路１３は、記憶装置１の動作を制御する回路である。制御回路１３は、入出力回路１２から制御信号ＣＮＴ及びコマンドＣＭＤを受け取る。制御回路１３は、制御信号ＣＮＴによって指示される制御及びコマンドＣＭＤに基づいて、書込み回路１６及び読出し回路１７を制御する。具体的には、制御回路１３は、メモリセルアレイ１１へのデータの書込みの間に、データ書込みに使用される電圧を書込み回路１６に供給する。また、制御回路１３は、メモリセルアレイ１１からのデータの読出しの間に、データ読出しに使用される電圧を読出し回路１７に供給する。

【0015】

ロウ選択回路１４は、メモリセルＭＣの行を選択する回路である。ロウ選択回路１４は、入出力回路１２からアドレス情報ＡＤＤを受け取り、受け取られたアドレス情報ＡＤＤにより特定される行と関連付けられた１つのワード線ＷＬを選択された状態にする。

【0016】

カラム選択回路１５は、メモリセルＭＣの列を選択する回路である。カラム選択回路１５は、入出力回路１２からアドレス情報ＡＤＤを受け取り、受け取られたアドレス情報ＡＤＤにより特定される列と関連付けられた１又は複数のビット線ＢＬを選択された状態にする。

【0017】

書込み回路１６は、入出力回路１２から書込みデータＤＡＴを受け取り、制御回路１３の制御及び書込みデータＤＡＴに基づいて、データ書込みに使用される電圧をカラム選択回路１５に供給する。

【0018】

読出し回路１７は、制御回路１３の制御に基づいて、データ読出しに使用される電圧を使用して、メモリセルＭＣに保持されているデータを決定する。決定されたデータは、読出しデータＤＡＴとして、入出力回路１２に供給される。読出し回路１７は、センスアンプを含む。

【0019】

１．１．２．メモリセルアレイの回路構成
図２は、第１実施形態のメモリセルアレイ１１の回路図である。図２に示されているように、メモリセルアレイ１１中には、Ｍ＋１（Ｍは自然数）本のワード線ＷＬ（ＷＬ＿０、ＷＬ＿１、…、ＷＬ＿Ｍ）、及びＮ＋１（Ｎは自然数）本のビット線ＢＬ（ＢＬ＿０、ＢＬ＿１、…、ＢＬ＿Ｎ）が位置している。

【0020】

各メモリセルＭＣは、１つのワード線ＷＬ及び１つのビット線ＢＬと接続されている。各メモリセルＭＣは、１つのＭＴＪ素子ＭＴＪ及び１つのスイッチング素子ＳＥを含む。各メモリセルＭＣにおいて、ＭＴＪ素子ＭＴＪとスイッチング素子ＳＥは直列に接続されている。各メモリセルＭＣのスイッチング素子ＳＥは、１つのビット線ＢＬと接続されている。各メモリセルＭＣのＭＴＪ素子ＭＴＪは、１つのワード線ＷＬと接続されている。

【0021】

ＭＴＪ素子ＭＴＪは、トンネル磁気抵抗効果を示し、例えば、磁気トンネル接合（Magnetic Tunnel Junction； ＭＴＪ）を含む素子である。ＭＴＪ素子ＭＴＪは、低抵抗の状態と高抵抗の状態との間を切り替わることができる可変抵抗素子である。ＭＴＪ素子ＭＴＪは、２つの抵抗状態の違いを利用して、１ビットのデータを記憶することができる。例えば、ＭＴＪ素子ＭＴＪは、低抵抗状態によって“０”データを記憶し、高抵抗状態によって“１”データを記憶する。

【0022】

スイッチング素子ＳＥは、自身の両端の電気的接続又は切断を行う素子である。スイッチング素子ＳＥは、２つの端子を有する。スイッチング素子ＳＥは、２端子間に印加される電圧が或る第１閾値未満の場合、高抵抗状態、例えば電気的に非導通状態（オフ状態）である。２端子間に印加される電圧が上昇して、第１閾値以上になると、スイッチング素子ＳＥは低抵抗状態、例えば電気的に導通状態（オン状態）になる。低抵抗状態のスイッチング素子ＳＥの２端子間に印加される電圧が低下して、第２閾値以下になると、スイッチング素子ＳＥは高抵抗状態になる。スイッチング素子ＳＥは、このような第１方向に印加される電圧の大きさに基づく高抵抗状態及び低抵抗状態の間の切替わりの機能と同じ機能を、第１方向と反対の第２方向についても有する。すなわち、スイッチング素子ＳＥは、双方向スイッチング素子である。スイッチング素子ＳＥのオン又はオフにより、このスイッチング素子ＳＥと接続されたＭＴＪ素子ＭＴＪへの電流の供給の有無、すなわちＭＴＪ素子ＭＴＪの選択又は非選択が制御されることが可能である。

【0023】

１．１．３．メモリセルアレイの構造
図３は、第１実施形態のメモリセルアレイ１１の一部の斜視図である。図３に示されているように、複数の導電体２１及び複数の導電体２２が設けられている。

【0024】

導電体２１は、ｘ軸に沿って延び、ｙ軸に沿って並ぶ。各導電体２１は、１つのワード線ＷＬとして機能する。

【0025】

導電体２２は、導電体２１の上方に位置する。導電体２２は、ｙ軸に沿って延び、ｘ軸に沿って並ぶ。各導電体２２は、１つのビット線ＢＬとして機能する。

【0026】

導電体２１と導電体２２の交点の各々に１つのメモリセルＭＣが設けられている。メモリセルＭＣは、ｘｙ面に沿って行列状に配列されている。各メモリセルＭＣは、スイッチング素子ＳＥとして機能する構造と、ＭＴＪ素子ＭＴＪとして機能する構造を含む。スイッチング素子ＳＥとして機能する構造及びＭＴＪ素子ＭＴＪとして機能する構造は、各々、１又は複数の層を含む。例えば、ＭＴＪ素子ＭＴＪとして機能する構造は、スイッチング素子ＳＥとして機能する構造の上面上に位置する。メモリセルＭＣの下面は、１つの導電体２１の上面と接している。メモリセルＭＣの上面は、１つの導電体２２の下面と接している。

【0027】

１．１．４．メモリセル
図４は、第１実施形態のメモリセルの構造の例の断面を示す。

【0028】

メモリセルＭＣは、図３を参照して上記されているように、ＭＴＪ素子ＭＴＪ及びスイッチング素子ＳＥを含み、さらに、キャップ層３９、酸化物４１、酸化物４２、導電体４４、及びシリコン窒化物４６を含む。

【0029】

スイッチング素子ＳＥは、可変抵抗材料３２を含む。可変抵抗材料３２は、動的に可変な抵抗を示す材料であり、例えば、層の形状を有する。可変抵抗材料３２は、２端子間スイッチング素子であり、２端子のうちの第１端子は可変抵抗材料３２の上面及び下面の一方であり、２端子のうちの第２端子は可変抵抗材料３２の上面及び下面の他方である。２端子間に印加される電圧が或る第１閾値未満の場合、可変抵抗材料は高抵抗状態、例えば電気的に非導通状態である。２端子間に印加される電圧が上昇し、第１閾値以上になると、可変抵抗材料は低抵抗状態、例えば電気的に導通状態になる。低抵抗状態の可変抵抗材料３２の２端子間に印加される電圧が低下し、第２閾値以下になると、可変抵抗材料は高抵抗状態になる。

【0030】

可変抵抗材料３２は、絶縁体と、絶縁体にイオン注入により導入されたドーパントを含む。絶縁体は、例えば、酸化物を含み、ＳｉＯ_２又はＳｉＯ_２から実質的になる材料を含む。ドーパントは、例えば、ヒ素（Ａｓ）、及びゲルマニウム（Ｇｅ）を含む。本明細書及び特許請求の範囲において、「実質的になる（又は、構成される）」という記載及び同種の記載は、或る材料から「実質的になる」構成要素が意図せぬ不純物を含有することを許容することを意味する。

【0031】

スイッチング素子ＳＥは、下部電極３１及び上部電極３３をさらに含み得る。図４は、そのような例を示す。可変抵抗材料３２は下部電極３１の上面上に位置し、上部電極３３は可変抵抗材料３２の上面上に位置する。下部電極３１及び上部電極３３は、窒化チタン（ＴｉＮ）を含むか、窒化チタンから実質的になる。

【0032】

ＭＴＪ素子ＭＴＪは、強磁性層３５、絶縁層３６、及び強磁性層３７を含む。

【0033】

強磁性層３５は、強磁性を示す材料の層である。強磁性層３５は、スイッチング素子ＳＥの上面上に位置する。強磁性層３５は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含み、コバルト鉄ボロン又はホウ化鉄の層を含む。強磁性層３５は、複数の層を含んでいてもよい。そのような層は、金属などの導電体の層を含む。金属の例は、プラチナ（Ｐｔ）及びルテニウム（Ｒｕ）を含む。

【0034】

強磁性層３５は、強磁性層３５、絶縁層３６、及び強磁性層３７の界面を貫く方向に沿った磁化容易軸を有し、例えば、界面に対して４５°以上９０°以下の角度の磁化容易軸を有し、例えば、界面と直交する方向に沿う磁化容易軸を有する。強磁性層３５の磁化の向きはメモリセルＭＣでのデータの読出し及び書込みによっても不変であることを意図されている。強磁性層３５は、いわゆる参照層（ＲＬ）として機能することができる。以下、強磁性層３５は、参照層３５と称される場合がある。強磁性層３５は、例えば、円錐台の形状を有する。

【0035】

絶縁層３６は、絶縁体の層である。絶縁層３６は、強磁性層３５の上面上に位置する。絶縁層３６は、例えば、酸化マグネシウム（ＭｇＯ）を含むか、酸化マグネシウムから実質的になり、いわゆるトンネルバリア（ＴＢ）として機能する。以下、絶縁層３６は、トンネルバリア層と称される場合がある。絶縁層３６は、例えば、円錐台の形状を有する。

【0036】

強磁性層３７は、強磁性を示す材料の層である。強磁性層３７は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含むか、コバルト鉄ボロン又はホウ化鉄から実質的になる。強磁性層３７は、強磁性層３５、絶縁層３６、及び強磁性層３７の界面を貫く方向に沿う磁化容易軸を有し、例えば、界面に対して４５°以上９０°以下の角度の磁化容易軸を有し、例えば、界面と直交する方向に沿う磁化容易軸を有する。強磁性層３７の磁化の向きはメモリセルＭＣへのデータ書込みによって可変であり、強磁性層３７は、いわゆる記憶層（ＳＬ）として機能することができる。以下、強磁性層３７は、記憶層３７と称される場合がある。強磁性層３７は、例えば、円錐台の形状を有する。

【0037】

記憶層３７の磁化の向きが参照層３５の磁化の向きと平行であると、ＭＴＪ素子ＭＴＪは、或る低い抵抗を有する。記憶層３７の磁化の向きが参照層３５の磁化の向きと反平行であると、ＭＴＪ素子ＭＴＪは、記憶層３７の磁化の向きと参照層３５の磁化の向きが平行である場合の抵抗よりも高い抵抗を有する。

【0038】

記憶層３７から参照層３５に向かって或る大きさの書込み電流Ｉｗｐが流れると、記憶層３７の磁化の向きは参照層３５の磁化の向きと平行になる。参照層３５から記憶層３７に向かって或る大きさの書込み電流Ｉｗａｐが流れると、記憶層３７の磁化の向きは参照層３５の磁化の向きと反平行になる。

【0039】

酸化物４１は、参照層３５の側面、トンネルバリア層３６の側面、及び記憶層３７の側面上に位置する。酸化物４１は、参照層３５の側面、トンネルバリア層３６の側面、及び記憶層３７の側面上に亘って広がっている。酸化物４１は、少なくとも、トンネルバリア層３６の側面を覆い、且つ、ＭＴＪ素子ＭＴＪの側面のうち、トンネルバリア層３６と参照層３５の界面を含む部分、及びトンネルバリア層３６と記憶層３７の界面を含む部分を覆う。酸化物４１は、例えば、参照層３５の側面の全体、トンネルバリア層３６の側面の全体、及び記憶層３７の側面の全体を覆う。

【0040】

酸化物４１は、参照層３５に含まれる元素の酸化物、及び（又は）記憶層３７に含まれる元素の酸化物を含むか、参照層３５に含まれる元素の酸化物、及び（又は）記憶層３７に含まれる元素の酸化物から実質的になる。酸化物４１は、さらに、上部電極３３に含まれる元素の酸化物を含み得る。

【0041】

キャップ層３９は、記憶層３７の上面及び酸化物４１の上面上に位置する。キャップ層３９は、例えば、記憶層３７及び酸化物４１の上面を覆う。キャップ層３９は、遷移金属を含む層及び（又は）酸化物の層を含む。遷移金属の例は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、及びロジウム（Ｒｈ）を含む。酸化物の例は、酸化マグネシウム、酸化アルミニウム、及び酸化ガドリニウムを含む。

【0042】

導電体４４は、キャップ層３９の上面上に位置する。導電体４４は、例えば、キャップ層３９の上面を覆う。導電体４４は、窒化チタンを含むか、窒化チタンから実質的になる。

【0043】

酸化物４２は、酸化物４１の側面（ＭＴＪ素子と反対側の表面）上に位置する。酸化物４２は、少なくとも、酸化物４１の側面のうちの、トンネルバリア層３６と参照層３５の界面の高さの位置から、トンネルバリア層３６と記憶層３７の界面の高さの位置に亘って延びている。酸化物４２は、酸化物４１の側面のうちの、記憶層３７の上面の高さの位置から、参照層３５の下面の高さの位置に亘って延びている。酸化物４２は、例えば、酸化物４１の側面の全体を覆う。酸化物４２は、さらに、キャップ層３９及び導電体４４の側面を覆っていてもよい。

【0044】

酸化物４２は、以下の酸化物を含むか、以下の酸化物から実質的になる。酸化物４２の酸化されている元素として、酸化されやすい、酸化物が安定しているために窒化されにくい、及び（又は）窒化された状態でも絶縁性を維持する元素が使用される。さらに、酸化物４２として、後述の第１ＩＢＥ（Ion Beam Etching）でのイオンビームに対して遅いレートを有する、すなわち、第１ＩＢＥに対して高い耐性を有していて、第１ＩＢＥで削られにくい酸化物が使用される。酸化物の例は、アルカリ土類金属（カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及びラジウム（Ｒａ））の酸化物、酸化マグネシウム、及び酸化アルミニウムを含む。アルカリ土類金属、マグネシウム、及びアルミニウムは酸化されやすく、アルカリ土類金属酸化物、酸化マグネシウム、酸化アルミニウムは安定しているため、アルカリ土類金属、マグネシウム、及びアルミニウムは窒化されにくい。さらに、アルカリ土類金属酸化物、酸化マグネシウム、及び酸化アルミニウムは、酸化物の一部が窒化されても絶縁性を維持する。具体的には、酸化物４２は、アルカリ土類金属酸化物、すなわち酸化カルシウム、酸化ストロンチウム、酸化バリウム、及び（又は）酸化ラジウム、酸化マグネシウム、並びに（或いは）酸化アルミニウムを含むか、酸化カルシウム、酸化ストロンチウム、酸化バリウム、酸化ラジウム、酸化マグネシウム、及び（又は）酸化アルミニウムから実質的になる。酸化物４２は、酸化シリコンを含むか、酸化シリコンから実質的になっていてもよい。

【0045】

酸化物４２は、１ｎｍ以下の厚さを有する。酸化物４２の厚さについては、後に詳述される。

【0046】

シリコン窒化物４６は、酸化物４２の側面（ＭＴＪ素子と反対側の表面）上に位置する。シリコン窒化物４６は、例えば、酸化物４２の側面を覆う。

【0047】

１．２．製造方法
図５乃至図９は、第１実施形態の記憶装置の製造工程の間の状態を順に示す。図５乃至図８は、図４に示される領域と同じ領域を示す。図９は、図４の一部とその近傍の領域を示し、具体的には、図４に示されるメモリセルＭＣと、その隣のメモリセルＭＣの一部を示す。

【0048】

図５に示されているように、導電体３１Ａ、可変抵抗材料３２Ａ、導電体３３Ａ、強磁性体３５Ａ、絶縁体３６Ａ、強磁性体３７Ａ、導電体３９Ａ、及び導電体４４Ａが、この順で堆積される。導電体３１Ａ、可変抵抗材料３２Ａ、導電体３３Ａ、強磁性体３５Ａ、絶縁体３６Ａ、強磁性体３７Ａ、導電体３９Ａ、及び導電体４４Ａは、それぞれ、後の工程によって、下部電極３１、可変抵抗材料３２、上部電極３３、強磁性層３５、絶縁層３６、強磁性層３７、及びキャップ層３９に成形される要素である。導電体４４Ａは、後の工程によって、導電体４４になる要素である。堆積の方法の例は、化学気相成長（Chemical Vapor Deposition； ＣＶＤ）及びスパッタリングを含む。

【0049】

導電体４４Ａは、メモリセルＭＣが形成される予定の領域の直上において残存し、その他の領域において開口４４Ａ１を有する。

【0050】

図６に示されているように、ここまでの工程によって得られる構造が、ＩＢＥにより、部分的に除去される。図６のＩＢＥは、第１ＩＢＥと称される場合がある。第１ＩＢＥは、導電体４４Ａをマスクとして用いて行われる。イオンビームは、開口４４Ａ１中を進行し、開口４４Ａ１の中の要素を削る。第１ＩＢＥにより、導電体３９Ａ、強磁性体３７Ａ、絶縁体３６Ａ、及び強磁性体３５Ａは、それぞれ、キャップ層３９、強磁性層３７、絶縁層３６、及び強磁性層３５へと成形される。第１ＩＢＥにより導電体４４Ａの上面は低下するとともに部分的に削られて、導電体４４になる。また、導電体３３Ａの上面のうち、開口４４Ａ１中の部分が露出する。導電体３３Ａの上面のうちの露出している部分は第１ＩＢＥにより削られて、削られた部分の表面の位置が低下する。

【0051】

ＩＢＥは、イオンビームが衝突した物体の状態を変化させ得る。このため、第１ＩＢＥの実行の結果、強磁性層３７、絶縁層３６、及び強磁性層３５の側面の状態が変化し得る。すなわち、ＩＢＥは、イオンビームが衝突した物体にカスケード効果を起こす。カスケード効果によって、イオンビームが衝突した物体の表面の原子が周囲に移動する。このため、強磁性層３７、絶縁層３６、及び強磁性層３５の側面に、強磁性層３７、絶縁層３６、及び強磁性層３５のそれぞれに含まれる原子が混ざり合った混合領域５１が形成される。強磁性体３５Ａ、絶縁体３６Ａ、及び強磁性体３７Ａは、図４を参照して上記されている原子を含み、含まれている原子のいくつかは金属である。よって、混合領域５１は、導電性を有する。

【0052】

また、ＩＢＥによるイオンビームが衝突した物体から除去された原子が周りの物体に堆積し、再堆積層５２が形成される。そのような原子は、導電体４４Ａ、導電体３９Ａ、強磁性体３７Ａ、絶縁体３６Ａ、強磁性体３５Ａ、及び導電体３３Ａから削られた原子を含む。再堆積層５２は、強磁性層３７の側面上、絶縁層３６の側面上、及び強磁性層３５の側面上に亘って広がり、具体的には、混合領域５１の表面上に亘って広がる。強磁性体３５Ａ、強磁性体３７Ａ、導電体３９Ａ、及び導電体４４Ａは、図４を参照して上記されている原子を含み、含まれている原子のいくつかは金属である。よって、再堆積層５２は、導電性を有する。

【0053】

図７に示されているように、混合領域５１及び再堆積層５２が、酸化されて酸化物４１になる。酸化は、混合領域５１及び再堆積層５２が酸化される強度でよく、混合領域５１及び再堆積層５２以外の部分、例えば、強磁性層３７及び（又は）及び強磁性層３５の一部などが酸化されることは必要ではない。また、混合領域５１及び再堆積層５２は極薄い。このため、酸化は、非常に弱い強度で行われる。例えば、酸化は、酸化のための特別及び（又は）専用の工程を経ることなく行われることが可能である。具体的には、酸化の方法は、第１ＩＢＥを行うＩＢＥ装置のチャンバー内での酸素を用いた酸化（in-situ自然酸化）と、第１ＩＢＥ後の大気への暴露による大気酸化を含む。大気酸化は、in-situ自然酸化より強い。in-situ自然酸化は、図６に示されている工程の開始から後述の図８に示されている工程の開始までの間、製造中のメモリセルＭＣを図６及び図８に示されている工程を行うための装置内に維持したまま装置内に酸素を流すことで形成される。このため、図６に示される工程の開始から後述の図８に示されている工程の開始までの間、製造中のメモリセルＭＣは大気に晒されない。

【0054】

図８に示されているように、ここまでの工程によって得られる構造の全体に酸化物４２Ａが堆積される。酸化物４２Ａは、後の工程によって酸化物４２に成形される要素である。酸化物４２Ａは、酸化物４１及びキャップ層３９の側面を覆い、導電体４４の上面及び側面を覆う。また、酸化物４２Ａは、導電体３３Ａの上面のうち、強磁性層３５及び酸化物４１により覆われていない部分を覆う。酸化物４２Ａは、酸化物４２の厚さと同等の厚さを有する。

【0055】

図９に示されているように、酸化物４２Ａが、ＩＢＥにより部分的に除去される。図９のＩＢＥは、第２ＩＢＥと称される場合がある。第２ＩＢＥによって、酸化物４２Ａから酸化物４２が形成される。すなわち、第２ＩＢＥは、各メモリセルＭＣの導電体４４の上面上の部分を除去する。また、第２ＩＢＥは、酸化物４２Ａのうち、各メモリセルＭＣの側面上の部分の一部を薄くする。

【0056】

第２ＩＢＥの条件、特に、エネルギーと、酸化物４２（酸化物４２Ａ）の厚さは互いに関係する。第２ＩＢＥの条件は、少なくとも、第２ＩＢＥの結果、酸化物４２が残存する条件である。酸化物４２Ａが非常に薄いことに起因して、イオンビームの一部は、酸化物４２Ａを通過して、酸化物４１に到達すると考えられる。このため、第２ＩＢＥによって、酸化物４１が部分的に削られ、酸化物４１は薄くなる。第２ＩＢＥは、このように酸化物４１を薄くすることを目的の１つとして行われる。このため、第２ＩＢＥのエネルギーの下限は、酸化物４２Ａの厚さに基づいて、イオンビームが酸化物４２Ａを通過して酸化物４１を部分的に除去できる大きさを有する。一方、イオンビームのエネルギーが高過ぎると、イオンビームは、酸化物４１も通過し得る。酸化物４１を通過したイオンビームは、強磁性層３７、絶縁層３６、及び（又は）強磁性層３５に到達し、強磁性層３７、絶縁層３６、及び（又は）強磁性層３５の結晶構造を破壊し得る。このことは、ＭＴＪ素子ＭＴＪの磁気特性を劣化させる。よって、第２ＩＢＥのエネルギーの上限は、第２ＩＢＥによるイオンビームが、ＭＴＪ素子ＭＴＪに求められる磁気特性を下回るほどに強磁性層３７、絶縁層３６、及び強磁性層３５の結晶構造を破壊しない大きさを有する。

【0057】

また、第２ＩＢＥは、強磁性層３７、絶縁層３６、及び強磁性層３５の界面に垂直な軸に対して１０°程度の角度で進行するイオンビームを使用する。

【0058】

第２ＩＢＥはこのようなエネルギー条件及び角度を使用して行われ、さらに、酸化物４２Ａは、第２ＩＢＥに対して高い耐性、すなわち高い硬度を有する。よって、酸化物４２Ａのうち導電体３３Ａの上面上の部分、すなわち、隣合うメモリセルＭＣの間の部分は、第２ＩＢＥによっても削られ切れずに残存する。

【0059】

図９を使用して記述されている第２ＩＢＥの後、図４に示されているように、酸化物４２の表面（ＭＴＪ素子ＭＴＪと反対側の表面）上に、シリコン窒化物４６が形成される。次に、エッチングによって、酸化物４２Ａが除去されるとともに、導電体３３Ａ、可変抵抗材料３２Ａ、及び導電体３１Ａが、それぞれ、上部電極３３、可変抵抗材料３２、及び下部電極３１に成形される。エッチングの例は、ＲＩＥ（Reactive Ion Etching）及びＩＢＥを含む。こうして、図４に示される構造が完成する。

【0060】

図１０は、第１実施形態の記憶装置の一部の製造工程の間の状態を示す。図１０は、図６、図７、図８、図９、及び図４に示される状態の一部を拡大して示す。

【0061】

図６を参照して上記されているとともに図１０の部分（ａ）に示されているように、第１ＩＢＥによって、混合領域５１及び再堆積層５２が形成される。製造工程のうちの図１０の部分（ａ）に示される段階（図６に示される段階）では、混合領域５１及び再堆積層５２は、導電性を有している。図１０では、混合領域５１及び再堆積層５２中の矢印によって、混合領域５１及び再堆積層５２の導電性が表現されている。

【0062】

図７を参照して上記されているとともに図１０の部分（ｂ）に示されているように、混合領域５１及び再堆積層５２が酸化されることにより、酸化物４１が形成される。混合領域５１及び再堆積層５２であった部分は、酸化により導電性を失っている。

【0063】

図８を参照して上記されているとともに図１０の部分（ｃ）に示されているように、酸化物４１の表面上に、酸化物４２Ａが形成される。

【0064】

図９を参照して上記されているとともに図１０の部分（ｄ）に示されているように、第２ＩＢＥにより酸化物４２Ａが部分的に除去され、酸化物４２が形成される。第２ＩＢＥのイオンビームの一部は、酸化物４２Ａを介して酸化物４１に到達し、酸化物４１を部分的に除去する。この結果、図１０の部分（ｄ）に示されているように、酸化物４１の厚さは、第２ＩＢＥが行われる前の厚さから減少する。

【0065】

図４を参照して上記されているとともに図１０の部分（ｅ）に示されているように、シリコン窒化物４６が形成される。

【0066】

１．３．酸化物４２の厚さ
酸化物４２は、以下に記述されているように、１ｎｍ以下の厚さを有する。厚さは、例えば、酸化物４２の酸化物４１と面する面と、酸化物４２のシリコン窒化物４６と面する面の間の距離である。酸化物４２の厚さは、例えば、酸化物４２の種々の位置での厚さのうちの最大の厚さである。

【0067】

図１１は、第１実施形態の酸化物４２の厚さとシャント不良率の関係を示す。シャント不良は、トンネルバリア層３６の側面上の導電性の物質によって、参照層３５と記憶層３７が導通する不良を指す。シャント不良率は、或る数のＭＴＪ素子のうち、或る条件に基づいてシャント不良が起こっていると判断されたＭＴＪ素子の割合を指す。条件は、例えば、ＭＴＪ素子の抵抗値及び（又は）磁気抵抗比（ＭＲ比）に基づく。すなわち、複数のＭＴＪ素子の抵抗値及び（又は）ＭＲ比の正規分布よりも或る範囲以上に小さい抵抗値及び（又は）ＭＲ比を有するＭＴＪ素子においてシャント不良が起こっていると判断される。ＭＲ比は、或るＭＴＪ素子の高抵抗状態のときの抵抗と低抵抗状態のときの抵抗の比である。

【0068】

図１１は、縦軸において、シャント不良率を任意単位で示す。図１１は、酸化物４２の形成の方法の２つのパターンについて示す。製造方法の記述において述べられているように、酸化物４２は、酸化物４２の位置に位置する導電性の物質を酸化することによって形成される。シャント不良の抑制のために、導電性物質を強く酸化することが考えられる。一方、シャント不良が抑制できるのであれば、導電性物質の酸化は、弱くても済む。酸化の方法は、第１ＩＢＥを行うＩＢＥ装置内でのin-situ自然酸化及び第１ＩＢＥ後に大気への暴露による大気酸化を含む。

【0069】

図１１は、酸化物４２が酸化アルミニウムである例を示す。

【0070】

図１１から明らかなように、いずれのパターンにおいても、酸化物４２の厚さが１ｎｍ以下であると、１ｎｍ超である場合と比べて顕著にシャント不良率が低い。特に、in-situ自然酸化を使用した場合に、１ｎｍでのシャント不良率の低下が顕著である。図７を参照して上記されているように、酸化物４２の酸化は、弱い酸化でよい。酸化物４２の厚さが１ｎｍ以下であると、in-situ自然酸化のような非常に弱い酸化であっても、大気酸化と同程度の低いシャント不良率を達成できる。よって、酸化物４２は、１ｎｍ以下の厚さを有する。

【0071】

１．４．利点（効果）
第１実施形態によれば、以下に記述されているように、シャント不良の発生を抑制されているとともに抑制された抵抗を有するＭＴＪ素子が提供されることが可能である。

【0072】

一般に、ＭＴＪ素子へと加工される材料を個別の複数のＭＴＪ素子へと成形するためのＩＢＥ（例えば、上記の第１ＩＢＥ）によって、混合領域５１及び再堆積層５２のような混合領域及び再堆積層が不可避的に形成される。混合領域及び再堆積層は、導電性の原子を含むため、酸化によって絶縁体にされる。これらの導電性原子は、酸化されにくい原子を含み得る。酸化されにくい原子を酸化するために、参考用の記憶装置の製造方法として、混合領域及び再堆積層は強く酸化される。この強い酸化により、混合領域及び再堆積層以外の部分も酸化され得る。図１２は、参考用の記憶装置の一部の製造工程の間の状態を示す。

【0073】

図１２は、参考用の記憶装置のＭＴＪ素子ＭＴＪｒを示し、第１実施形態の図１０と同様の領域を示す。ＭＴＪ素子ＭＴＪｒは、参照層３５ｒ、トンネルバリア層３６ｒ、及び記憶層３７ｒを含む。図１２の部分（ａ）は、第１実施形態の図１０の部分（ａ）と同様であり、混合領域５１ｒ及び再堆積層５２ｒが形成されていることを示す。

【0074】

図１２の部分（ｂ）に示されているように、第１実施形態の図７の工程と同様、混合領域５１ｒ及び再堆積層５２ｒが酸化される。酸化は、第１実施形態の図７の工程と異なり、強く行われる。強い酸化により、混合領域５１ｒ及び再堆積層５２ｒが酸化物４１ｒへと変換されるだけでなく、参照層３５ｒのうちのトンネルバリア層３６ｒと面する部分及び記憶層３７ｒのうちのトンネルバリア層３６ｒと面する部分が不可避的に酸化される。この結果、参照層３５ｒのうちのトンネルバリア層３６ｒと面する部分に酸化領域３５１が形成され、記憶層３７ｒのうちのトンネルバリア層３６ｒと面する部分に酸化領域３７１が形成される。酸化領域３５１及び３７１は、それぞれ、これらの領域が酸化されていない状態での抵抗より高い抵抗を有する。このため、ＭＴＪ素子ＭＴＪｒに書込み回路１６を使用して書込み電流を供給しようとすると、ＭＴＪ素子ＭＴＪｒに必要な書込み電流Ｉｗｐ及びＩｗａｐが供給されない。このため、シャント不良を抑制する目的で製造途中のＭＴＪ素子ＭＴＪｒを強く酸化すると、ＭＴＪ素子ＭＴＪｒに十分な大きさの書込み電流Ｉｗｐ及びＩｗａｐが流れず、ＭＴＪ素子ＭＴＪｒに対するデータ書込み不良が生じ得る。または、高抵抗のＭＴＪ素子ＭＴＪｒに十分な大きさの書込み電流Ｉｗｐ及びＩｗａｐを供給するために高い電圧を印加できる書込み回路を使用すると、トンネルバリア層３６が破壊される場合がある。よって、ＭＴＪ素子ＭＴＪｒに、より高電圧を印加することもできない。このように、シャント不良率とデータ書込み不良はトレードオフの関係を有する。

【0075】

図１２の部分（ｃ）に示されているように、酸化物４１ｒ上にシリコン窒化物４６ｒが堆積される。シリコン窒化物４６ｒ中の窒素は酸化物４１ｒへと拡散する。窒素は、酸化物４１ｒ中で、酸素原子を置換し得る。このため、酸化物４１ｒ中の或る金属、例えば鉄は、酸化している状態では絶縁性であるものの、窒化している状態では導電性を有する。このような金属と結合している酸素原子がシリコン窒化物４６ｒから拡散してきた窒素原子と置換される結果、酸化物４１ｒが導電体６１に変化し得る。導電体６１は、ＭＴＪ素子ＭＴＪｒのシャント不良率を上げ得る。

【0076】

第１実施形態によれば、ＭＴＪ素子ＭＴＪの側面上に酸化物４１が位置し、酸化物４１上に１ｎｍ以下の厚さの酸化物４２が設けられ、酸化物４２上にシリコン窒化物４６が設けられる。酸化物４２は、酸化されやすい元素の酸化物であり、酸化されている状態が安定しているゆえに窒化されにくく、窒化されても絶縁性を有する。よって、酸化物４２は、接触するシリコン窒化物４６から拡散してきた窒素によって窒化物へと変化しづらい。このため、酸化物４２が窒化物となって絶縁性を減じてシャント不良率を上げることが抑制されることが可能である。また、酸化物４２の酸化されている元素は、窒化された状態であっても高い絶縁性を有するため、酸化物４２の一部が窒化しても、酸化物４２は高い絶縁性を保ってシャント不良を抑制できる。

【0077】

また、酸化物４２によって、酸化物４１とシリコン窒化物４６は接触していない。このことによって、シリコン窒化物４６から拡散してきた窒素原子が酸化物４１に到達し難い。よって、酸化物４１中の金属酸化物が金属窒化物に変わって酸化物４１の絶縁性を減じることが抑制されることが可能である。このことは、シャント不良を抑制できる。

【0078】

また、酸化物４２は、１ｎｍ以下の厚さを有する。このため、イオンビームが酸化物４２を通過しやすい。このことは、酸化物４２よりも内側に位置する酸化物４１を、酸化物４２を通過するイオンビームによって部分的に除去することを可能にする。すなわち、酸化物４１の部分的な除去が可能であることによって、酸化物４１によるシャント不良の発生に対する寄与が減じられる。実際、図１２に示されているとともに上記されているように、酸化物４２が１ｎｍ以下であると、顕著にシャント不良率が低い。

【0079】

酸化物４１によるシャント不良の発生に対する寄与が小さいため、酸化物４１の酸化の程度が低くても、シャント不良が起こり難い。このため、混合領域５１及び再堆積層５２の酸化が参考用のＭＴＪ素子ＭＴＪｒでの混合領域５１ｒ及び再堆積層５２ｒの酸化より弱くても、ＭＴＪ素子ＭＴＪのシャント不良は、ＭＴＪ素子ＭＴＪｒでのシャント不良よりも起こり難い。よって、図７に示されている工程による混合領域５１及び再堆積層５２の酸化は弱く行われることが可能である。このことは、参照層３５のうちのトンネルバリア層３６と面する部分が酸化領域３５１のように酸化されたり、記憶層３７のうちのトンネルバリア層３６と面する部分が酸化領域３７１のように酸化されることを抑制する。よって、ＭＴＪ素子ＭＴＪに、ＭＴＪ素子ＭＴＪｒと異なり、十分な大きさの書込み電流Ｉｗｐ及びＩｗａｐが供給されることが可能である。よって、ＭＴＪ素子ＭＴＪに対する書込み不良がＭＴＪ素子ＭＴＪｒに対する書込み不良よりも起こり難い。

【0080】

図１３は、参考用のＭＴＪ素子中の酸素原子の分布を示す。図１４は、第１実施形態のＭＴＪ素子中の酸素原子の分布を示す。図１２を参照して上記されているとともに図１３に示されているようにＭＴＪ素子ＭＴＪｒの側面の領域ＡＳｒの酸素濃度は低く、他方、図１４に示されているようにＭＴＪ素子ＭＴＪの側面の領域ＡＳの酸素濃度は、領域ＡＳｒの酸素濃度より高い。このことに少なくとも部分的に基づいて、ＭＴＪ素子ＭＴＪのシャント不良率は、発明者らの実験によると、ＭＴＪ素子ＭＴＪｒのシャント不良率の１８．７％である。また、図１２を参照して上記されているとともに図１３に示されているようにトンネルバリア層３６ｒ及びその上下の領域を含む領域ＡＭｒの酸素濃度は高く、他方、図１４に示されているようにＭＴＪ素子ＭＴＪのトンネルバリア層３６及びその上下の領域を含む領域ＡＭの酸素濃度は領域ＡＭｒの酸素濃度より低い。

【0081】

このような酸素濃度の分布により、ＭＴＪ素子ＭＴＪの領域ＡＴの酸素濃度分布及びＭＴＪ素子ＭＴＪｒの領域ＡＴｒの酸素濃度分布は以下のようになっている。

【0082】

領域ＡＴは、トンネルバリア層３６、及びＭＴＪ素子ＭＴＪのうちのトンネルバリア層３６の脇の領域からなる。トンネルバリア層３６の脇の領域は、トンネルバリア層３６とｘ軸に沿って並ぶ部分（酸化物４１及び酸化物４２の一部）である。

【0083】

領域ＡＴｒは、トンネルバリア層３６ｒ、及びＭＴＪ素子ＭＴＪｒのうちのトンネルバリア層３６ｒの脇の領域からなる。トンネルバリア層３６ｒの脇の領域は、トンネルバリア層３６ｒとｘ軸に沿って並ぶ部分（酸化物４１ｒ）である。

【0084】

図１３に示されているように、ＭＴＪ素子ＭＴＪｒの領域ＡＴｒでは、トンネルバリア層３６ｒの部分の酸素濃度は高く、脇の領域の酸素濃度は、トンネルバリア層３６ｒの部分の酸素濃度より低い。一方、ＭＴＪ素子ＭＴＪの領域ＡＴでは、トンネルバリア層３６の部分の酸素濃度は低く、脇の領域の酸素濃度は、トンネルバリア層３６の部分の酸素濃度より高い。特に、領域ＡＴでは、脇の領域の酸素濃度は、トンネルバリア層３６の中央での酸素濃度より高い。

【0085】

また、ＭＴＪ素子ＭＴＪの領域ＡＭでの酸素濃度が低いことに少なくとも部分的に基づいて、図１５に示されているように、ＭＴＪ素子ＭＴＪの最小の抵抗は低い。図１５は、第１実施形態の酸化物４２の厚さとＭＴＪ素子ＭＴＪの最小の抵抗の関係を示す。最小の抵抗は、例えば、或る数のＭＴＪ素子が示す最小の抵抗値の平均である。図１５は、縦軸において、最小の抵抗を任意単位で示す。図１５は、酸化物４２が酸化アルミニウムである例を示す。

【0086】

図１５に示されているように、最小の抵抗は低い。また、図１５から、大気酸化よりもin-situ自然酸化のケースの方が、最小の抵抗が低く、混合領域５１及び再堆積層５２の酸化が弱いと、ＭＴＪ素子ＭＴＪの最小の抵抗が低いことが分かる。ＭＴＪ素子ＭＴＪの最小の抵抗は、発明者らの実験によると、ＭＴＪ素子ＭＴＪｒの最小の抵抗の４４．７％である。

【0087】

ここまで記述されているように、第１実施形態によれば、シャント不良の抑制と抵抗上昇の抑制が両立されることが可能である。

【0088】

１．５．変形例
１．５．１．第１変形例
図１６は、第１実施形態の第１変形例の記憶装置の機能ブロックを示す。図１６に示されているように、第１変形例の記憶装置１ｂは、メモリセルアレイ１１ｂを含む。メモリセルアレイ１１ｂ中には、複数のビット線￣ＢＬがさらに位置している。１つのビット線ＢＬと１つのビット線￣ＢＬはビット線対を構成する。各メモリセルＭＣｂは、１つのビット線ＢＬと１つのビット線￣ＢＬとの間に接続されており、１つのワード線ＷＬと接続されている。

【0089】

図１７は、第１実施形態の第１変形例のメモリセルの回路構成を示す。図１７に示されているように、各メモリセルＭＣｂは、ＭＴＪ素子ＭＴＪとトランジスタＴＲを含む。トランジスタＴＲは、例えば、ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。ＭＴＪ素子ＭＴＪは、第１端において、トランジスタＴＲのソース及びドレインの一方と接続されている。ＭＴＪ素子ＭＴＪの第２端は、１つのビット線￣ＢＬと接続されている。トランジスタＴＲのソース及びドレインの他方は、ビット線ＢＬと接続されている。トランジスタＴＲの制御端子（ゲート電極）は、１つのワード線ＷＬと接続されている。

【0090】

図１８は、第１実施形態の第１変形例のメモリセルの構造の例の断面を示す。図１８に示されているように、図示せぬ半導体基板の上方に、層間絶縁体６４が設けられている。層間絶縁体６４中に導電体６５が設けられている。各導電体６５は、その下端において、基板の表面に形成されたトランジスタＴＲ（図示せず）の１対のソース／ドレイン領域の一方と接続されている。各トランジスタＴＲの１対のソース／ドレイン領域の他方は、ビット線ＢＬとして機能する導電体と接続されている。

【0091】

層間絶縁体６４の上面上に、酸化物４２Ａが位置している。酸化物４２Ａは、図９を参照して上記されている工程の間に形成される酸化物４２Ａである。すなわち、図８を参照して上記されているのと同じく、製造途中のメモリセルＭＣｂのそれぞれの導電体４４の側面上、それぞれのキャップ層３９の側面上、及びそれぞれの酸化物４１の表面上に、酸化物４２Ａが形成される。この工程の段階では、酸化物４２Ａは、部分的に層間絶縁体６４の上面上に位置する。そして、図９を参照して上記されているのと同じ工程によって酸化物４２Ａが部分的に除去されるときに、酸化物４２Ａのうちの層間絶縁体６４の上面上の部分が残存する。この後にＭＴＪ素子ＭＴＪより下方の構造に対するエッチングが行われることがない。このため、層間絶縁体６４の上面上に酸化物４２Ａが残存する。

【0092】

各導電体６５の上面上に１つのメモリセルＭＣｂが位置している。メモリセルＭＣｂは、第１実施形態の基本形態のメモリセルＭＣに含まれる構成要素の組から、スイッチング素子ＳＥが除かれた構成要素の組を含む。ただし、各窒化シリコン４６ｂは、隣合うメモリセルＭＣｂのそれぞれの酸化物４２の表面上に亘る。さらに、各窒化シリコン４６ｂは、酸化物４２Ａも覆う。

【0093】

１．５．２．第２変形例
スイッチング素子ＳＥとして機能する構造がＭＴＪ素子ＭＴＪとして機能する構造の上面上に位置していてもよい。図１９は、そのような例を示し、第１実施形態の第２変形例のメモリセルの構造の例の断面を示す。

【0094】

図１９に示されているように、第２変形例の各メモリセルＭＣｃは、その下側の部分においてＭＴＪ素子ＭＴＪを含み、その上側の部分においてスイッチング素子ＳＥを含む。ＭＴＪ素子ＭＴＪは、導電体２１の上面上に位置する。スイッチング素子ＳＥは、記憶層３７の上面上に位置する。スイッチング素子ＳＥは、可変抵抗材料３２ｃを含み、さらに、下部電極３１ｃ及び上部電極３３ｃを含み得る。スイッチング素子ＳＥは、円錐台の形状を有する。導電体４４は、スイッチング素子ＳＥの上面上に位置する。酸化物４２ｃは、スイッチング素子ＳＥの側面上にも位置し、例えば、スイッチング素子ＳＥの側面を覆う。

【0095】

導電体２１の上面上に、第１変形例と同様に、酸化物４２Ａが位置している。図９を参照して上記されている工程の間に形成される酸化物４２Ａである。すなわち、図８を参照して上記されているのと同じく、製造途中のメモリセルＭＣｃのそれぞれの導電体４４の側面上、それぞれのスイッチング素子ＳＥの側面上、及びそれぞれの酸化物４１の表面上に、酸化物４２Ａが形成される。この工程の段階では、酸化物４２Ａは、部分的に導電体２１の上面上に位置する。そして、図９を参照して上記されているのと同じ工程によって酸化物４２Ａが部分的に除去されるときに、酸化物４２Ａのうちの導電体２１の上面上の部分が残存する。この後にＭＴＪ素子ＭＴＪより下方の構造に対するエッチングが行われることがない。このため、導電体２１の上面上に酸化物４２Ａが残存する。

【0096】

図２０に示されるように、各メモリセルＭＣｃは、電極５５を含んでいてもよい。電極５５は、記憶層３７の上面及び酸化物４１の上面上に位置する。電極５５は、例えば、記憶層３７及び酸化物４１の上面を覆う。電極５５は、例えば、窒化チタンを含むか、窒化チタンからなる。下部電極３１ｃは、電極５５の上面上に位置する。

【0097】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0098】

１…記憶装置、１１…メモリセルアレイ、１２…入出力回路、１３…制御回路、１４…ロウ選択回路、１５…カラム選択回路、１６…書込み回路、１７…読出し回路、ＭＣ…メモリセル、ＢＬ…ビット線、ＷＬ…ワード線、ＭＴＪ…ＭＴＪ素子、ＳＥ…スイッチング素子、２１…導電体、２２…導電体、３１…下部電極、３２…可変抵抗材料、３３…上部電極、３５…強磁性層、３６…絶縁層、３７…強磁性層、４１…酸化物、４２…酸化物、４４…導電体、４６…シリコン窒化物、５１…混合領域、５２…再堆積層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】