特開 2024-38555 電子装置の製造方法および素子転写用基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024038555

(43)【公開日】2024-03-21

(54)【発明の名称】電子装置の製造方法および素子転写用基板

(51)【国際特許分類】

   H05K 3/34 20060101AFI20240313BHJP

【ＦＩ】

H05K3/34 504A

H05K3/34 507E

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022142633

(22)【出願日】2022-09-08

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】武政 健一

(72)【発明者】

【氏名】山田 一幸

(72)【発明者】

【氏名】浅田 圭介

(72)【発明者】

【氏名】磯野 大樹

【テーマコード（参考）】

5E319

【Ｆターム（参考）】

5E319AA03

5E319AA07

5E319AB05

5E319AC01

5E319AC11

5E319BB20

5E319CC46

5E319CD15

5E319GG15

(57)【要約】

【課題】電子装置の性能を向上させる。
【解決手段】転写用基板７０は、面７１ｆおよび面７１ｂを備えた基板７１と、基板７１の面７１ｆ上に、互いに離間するように固定された複数の素子保持部材７２と、を有している。複数の素子保持部材７２は、弾性体であり、基板７１の線膨張係数は、複数の素子保持部材７２の線膨張係数よりも小さい。複数の素子保持部材７２のそれぞれは、１個のＬＥＤ素子２０を接着させて保持することが可能な素子保持面７２ｆと、素子保持面７２ｆの反対側に位置し、基板７１に接着された基板接着面７２ｂと、を有している。基板接着面７２ｂの面積は、素子保持面７２ｆの面積よりも大きい。
【選択図】図１２

【特許請求の範囲】

【請求項1】

（ａ）第１面および前記第１面の反対側の第２面を備えた第１基板と、前記第１基板の第１面上に互いに離間するように固定された複数の素子保持部材と、を備えた素子転写用基板を準備する工程、
（ｂ）前記素子転写用基板の前記複数の素子保持部材と、複数の素子とをそれぞれ貼り付けて前記素子転写用基板により前記複数の素子を保持する工程、
（ｃ）複数のバンプ電極が配列された第２基板を準備して、前記複数のバンプ電極と、前記素子転写用基板に保持された前記複数の素子の電極とをそれぞれ接触させる工程、
（ｄ）前記複数のバンプ電極と、前記複数の素子の電極とがそれぞれ接触した複数の接触部分のうちの一部に選択的にレーザを照射し、前記レーザが照射された素子の電極とバンプ電極とを接合する工程、
を有し、
前記複数の素子保持部材は、弾性体であり、
前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さく、
前記複数の素子保持部材のそれぞれは、
１個の素子を接着させて保持することが可能な素子保持面と、
前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、
を有し、
前記基板接着面の面積は、前記素子保持面の面積よりも大きい、電子装置の製造方法。

【請求項2】

請求項１において、
前記素子保持面の面積は、前記素子の被接着面の２倍未満である、電子装置の製造方法。

【請求項3】

第１面および前記第１面の反対側の第２面を備えた第１基板と、
前記第１基板の第１面上に、互いに離間するように固定された複数の素子保持部材と、
を有し、
前記複数の素子保持部材は、弾性体であり、
前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さく、
前記複数の素子保持部材のそれぞれは、
１個の素子を接着させて保持することが可能な素子保持面と、
前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、
を有し、
前記基板接着面の面積は、前記素子保持面の面積よりも大きい、素子転写用基板。

【請求項4】

請求項３において、
前記素子保持面の面積は、前記素子の被接着面の２倍未満である、素子転写用基板。

【請求項5】

（ａ）第１面および前記第１面の反対側の第２面を備えた第１基板と、前記第１基板の第１面上に固定された複数の素子保持部材と、を備えた素子転写用基板を準備する工程、
（ｂ）前記素子転写用基板の前記複数の素子保持部材と、複数の素子とをそれぞれ貼り付けて前記素子転写用基板により前記複数の素子を保持する工程、
（ｃ）複数のバンプ電極が配列された第２基板を準備して、前記複数のバンプ電極と、前記素子転写用基板に保持された前記複数の素子の電極とをそれぞれ接触させる工程、
（ｄ）前記複数のバンプ電極と、前記複数の素子の電極とがそれぞれ接触した複数の接触部分のうちの一部に選択的にレーザを照射し、前記レーザが照射された素子の電極とバンプ電極とを接合する工程、
を有し、
前記複数の素子保持部材は、弾性体であり、
前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さく、
前記複数の素子保持部材のそれぞれは、
２個以上の素子を接着させて保持することが可能な素子保持面と、
前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、
を有し、
前記基板接着面の面積は、前記素子保持面の面積以上であり、
前記（ｄ）工程では、
１個の素子保持部材に接着保持される前記２個以上の素子には、一括して前記レーザが照射される、電子装置の製造方法。

【請求項6】

第１面および前記第１面の反対側の第２面を備えた第１基板と、
前記第１基板の第１面上に、互いに離間するように固定された複数の素子保持部材と、
を有し、
前記複数の素子保持部材は、弾性体であり、
前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さく、
前記複数の素子保持部材のそれぞれは、
２個以上の素子を接着させて保持することが可能な素子保持面と、
前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、
を有し、
前記基板接着面の面積は、前記素子保持面の面積よりも大きい、素子転写用基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子装置の製造方法および素子転写用基板に関する。

【背景技術】

【0002】

基板上に配列された複数の電極に電子部品（素子）を転写する電子装置の製造方法がある。例えば、特開２０２１－５６３２号公報（特許文献１）には、基板上にマイクロＬＥＤ素子を転写するための転写用基板として、弾性体の第１面から突出した複数の突起部を備えた転写用基板が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－５６３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

基板上に素子を転写する工程では、複数の素子保持部の先端に素子を保持した状態でレーザを照射することにより、基板上のバンプ電極と素子の電極との接触部分を加熱して基板上に素子が実装される。複数の素子保持部のそれぞれが一体に形成されている場合、以下の課題が生じることが判った。例えば、基板上のバンプ電極に接触する複数の素子のうちの一部に選択的にレーザを照射する場合、素子保持部を構成する樹脂の一部が熱収縮する。これにより、レーザが照射されていない領域に配置された素子保持部の位置がずれて、当該領域に保持された素子の電極と基板のバンプ電極とが接触しない状態になる場合がある。また例えば、複数の素子保持部のそれぞれが互いに離間するように基板（転写用基板の基材となる基板）上に接着固定する場合、素子保持部と基板との接着面積が小さいことにより、素子保持部材の接着強度が不足する懸念があることが判った。

【0005】

本発明の目的は、電子装置の性能を向上させる技術を提供することにある。

【課題を解決するための手段】

【0006】

一実施の形態に係る電子装置の製造方法は、（ａ）第１面および前記第１面の反対側の第２面を備えた第１基板と、前記第１基板の第１面上に互いに離間するように固定された複数の素子保持部材と、を備えた素子転写用基板を準備する工程と、（ｂ）前記素子転写用基板の前記複数の素子保持部材と、複数の素子とをそれぞれ貼り付けて前記素子転写用基板により前記複数の素子を保持する工程と、（ｃ）複数のバンプ電極が配列された第２基板を準備して、前記複数のバンプ電極と、前記素子転写用基板に保持された前記複数の素子の電極をそれぞれ接触させる工程と、（ｄ）前記複数のバンプ電極と、前記複数の素子の電極とがそれぞれ接触した複数の接触部分のうちの一部に選択的にレーザを照射し、前記レーザが照射された素子の電極とバンプ電極とを接合する工程と、を有している。前記複数の素子保持部材は、弾性体である。前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さい。前記複数の素子保持部材のそれぞれは、１個の素子を接着させて保持することが可能な素子保持面と、前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、を有している。前記基板接着面の面積は、前記素子保持面の面積よりも大きい。

【0007】

他の実施の形態に係る素子転写用基板は、第１面および前記第１面の反対側の第２面を備えた第１基板と、前記第１基板の第１面上に、互いに離間するように固定された複数の素子保持部材と、を有している。前記複数の素子保持部材は、弾性体であり、前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さい。前記複数の素子保持部材のそれぞれは、１個の素子を接着させて保持することが可能な素子保持面と、前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、を有している。前記基板接着面の面積は、前記素子保持面の面積よりも大きい。

【0008】

他の実施の形態に係る電子装置の製造方法は、（ａ）第１面および前記第１面の反対側の第２面を備えた第１基板と、前記第１基板の第１面上に固定された複数の素子保持部材と、を備えた素子転写用基板を準備する工程と、（ｂ）前記素子転写用基板の前記複数の素子保持部材と、複数の素子とをそれぞれ貼り付けて前記素子転写用基板により前記複数の素子を保持する工程と、（ｃ）複数のバンプ電極が配列された第２基板を準備して、前記複数のバンプ電極と、前記素子転写用基板に保持された前記複数の素子の電極をそれぞれ接触させる工程と、（ｄ）前記複数のバンプ電極と、前記複数の素子の電極とがそれぞれ接触した複数の接触部分のうちの一部に選択的にレーザを照射し、前記レーザが照射された素子の電極とバンプ電極とを接合する工程と、を有している。前記複数の素子保持部材は、弾性体である。前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さい。前記複数の素子保持部材のそれぞれは、２個以上の素子を接着させて保持することが可能な素子保持面と、前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、を有している。前記基板接着面の面積は、前記素子保持面の面積以上である。前記（ｄ）工程では、１個の素子保持部材に接着保持される前記２個以上の素子には、一括して前記レーザが照射される。

【0009】

他の実施の形態に係る素子転写用基板は、第１面および前記第１面の反対側の第２面を備えた第１基板と、前記第１基板の第１面上に、互いに離間するように固定された複数の素子保持部材と、を有している。前記複数の素子保持部材は、弾性体である。前記第１基板の線膨張係数は、前記複数の素子保持部材の線膨張係数よりも小さく、前記複数の素子保持部材のそれぞれは、２個以上の素子を接着させて保持することが可能な素子保持面と、前記素子保持面の反対側に位置し、前記第１基板に接着された基板接着面と、を有している。前記基板接着面の面積は、前記素子保持面の面積よりも大きい。

【図面の簡単な説明】

【0010】

【図1】電子装置の一実施形態であるマイクロＬＥＤ表示装置の構成例を示す平面図である。

【図2】図１に示す画素周辺の回路の構成例を示す回路図である。

【図3】図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。

【図4】図３のＡ－Ａ線に沿った拡大断面図である。

【図5】図３に示すＬＥＤ素子を取り除いた状態の基板構造体を示す拡大平面図である。

【図6】電子装置の一実施態様である表示装置の製造方法の工程フローの一例を示す説明図である。

【図7】図５のＢ－Ｂ線に沿った拡大断面図である。

【図8】図６に示す転写用基板準備工程で準備する転写用基板の斜視図である。

【図9】図８のＣ－Ｃ線に沿った拡大断面図である。

【図10】図９に示す転写用基板の素子保持部材のそれぞれが、素子を保持した状態を示す拡大断面図である。

【図11】図１０に示す転写用基板を図７に示す基板構造体に押し付けた状態を示す拡大断面図である。

【図12】図１１に示す複数の接触部分の一部にレーザを照射した状態を模式的に示す拡大断面図である。

【図13】図１２に対する検討例を示す拡大断面図である。

【図14】図１２に示す複数の素子と素子保持部材とを剥離させた状態を示す拡大断面図である。

【図15】図１４に示す素子保持部材を基板接着面側から視た平面図である。

【図16】図８に対する変形例である転写用基板の構成例を示す斜視図である。

【図17】図１６のＤ－Ｄ線に沿った拡大断面図である。

【図18】図１７に示す転写用基板を用いた電子装置の製造方法におけるレーザ照射工程を示す拡大断面図である。

【発明を実施するための形態】

【0011】

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。

【0012】

以下の実施の形態では、複数の電子部品を搭載するためのバンプ電極アレイが配列された電子装置の例として、複数のマイクロＬＥＤ素子が搭載されたマイクロＬＥＤ表示装置、およびマイクロＬＥＤ素子が搭載される前のバンプ電極アレイ装置を取り上げて説明する。

【0013】

＜電子装置＞
まず、本実施の形態の電子装置であるマイクロＬＥＤ表示装置の構成例について説明する。図１は、電子装置の一実施形態であるマイクロＬＥＤ表示装置の構成例を示す平面図である。図１では、表示領域ＤＡと周辺領域ＰＦＡとの境界、制御回路５、駆動回路６、および複数の画素ＰＩＸのそれぞれを二点鎖線で示している。図２は、図１に示す画素周辺の回路の構成例を示す回路図である。

【0014】

図１に示すように、本実施の形態の表示装置ＤＳＰ１は、表示領域ＤＡと、表示領域ＤＡの周囲を枠状に囲む周辺領域ＰＦＡと、表示領域ＤＡ内に行列上に配列された複数の画素ＰＩＸと、を有している。また、表示装置ＤＳＰ１は、基板１０と、基板１０上に形成された制御回路５と、基板１０上に形成された駆動回路６と、を有している。基板１０はガラスまたは樹脂から成る。基板１０は、面１０ｔおよび面１０ｔの反対側の面１０ｂを備えている。

【0015】

制御回路５は、表示装置ＤＳＰ１の表示機能の駆動を制御する制御回路である。例えば、制御回路５は、基板１０上に実装されたドライバＩＣ（Integrated Circuit）である。図１に示す例では、制御回路５は、基板１０が備える４辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路５は、複数の画素ＰＩＸに接続される配線（映像信号配線）ＶＬ（図２参照）を駆動する信号線駆動回路を含んでいる。ただし、制御回路５の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバＩＣは、回路基板上に搭載されている場合がある。また例えば、配線ＶＬを駆動する信号線駆動回路は、制御回路５とは別に形成されている場合がある。

【0016】

駆動回路６は、複数の画素ＰＩＸのうち、走査信号線ＧＬ（後述する図２参照）を駆動する回路を含む。また、駆動回路６は、複数の画素ＰＩＸのそれぞれに搭載されたＬＥＤ素子に基準電位を供給する回路を含む。駆動回路６は、制御回路５からの制御信号に基づいて、複数の走査信号線ＧＬを駆動する。図１に示す例では、駆動回路６は、基板１０が備える４辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路６の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路６が回路基板上に搭載されている場合がある。

【0017】

次に、図２を用いて画素ＰＩＸの回路構成例について説明する。なお、図２では、４個の画素ＰＩＸを代表的に取り上げて図示しているが、図１に示す複数の画素ＰＩＸのそれぞれが、図２に示す画素ＰＩＸと同様の回路を備えている。以下では、画素ＰＩＸが備えるスイッチ、およびＬＥＤ素子２０を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路５（図１参照）から供給される映像信号Ｖｓｇに応じてＬＥＤ素子２０の発光状態を制御する電圧信号方式の回路である。

【0018】

図２に示すように、画素ＰＩＸは、ＬＥＤ素子２０を備えている。ＬＥＤ素子２０は、上記したマイクロ発光ダイオードである。ＬＥＤ素子２０はアノード電極２０ＥＡおよびカソード電極２０ＥＫを有している。ＬＥＤ素子２０のカソード電極２０ＥＫは、基準電位（固定電位）ＰＶＳが供給される配線ＶＳＬに接続されている。ＬＥＤ素子２０のアノード電極２０ＥＡは、配線３１を介してスイッチング素子ＳＷのドレイン電極ＥＤと電気的に接続されている。

【0019】

画素ＰＩＸは、スイッチング素子ＳＷを備えている。スイッチング素子ＳＷは、制御信号Ｇｓに応答して画素回路と配線ＶＬ との接続状態（オンまたはオフの状態）を制御するトランジスタである。スイッチング素子ＳＷは、例えば薄膜トランジスタである。スイッチング素子ＳＷがオン状態の時、画素回路には、配線ＶＬ から映像信号Ｖｓｇが入力される。

【0020】

駆動回路６は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路６は、制御回路５（図１参照）から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Ｇｓを出力する。

【0021】

複数の走査信号線ＧＬのそれぞれは、Ｘ方向に延びている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極に接続されている。走査信号線ＧＬに制御信号Ｇｓが供給されると、スイッチング素子ＳＷがオン状態となり、ＬＥＤ素子２０に映像信号Ｖｓｇが供給される。

【0022】

＜ＬＥＤ素子の周辺構造＞
次に、図１に示す複数の画素ＰＩＸのそれぞれに配置されるＬＥＤ素子の周辺構造について説明する。図３は、図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。図３では、図４に示す無機絶縁層１４の図示を省略している。図３では、半導体層、電極、および走査信号線の輪郭を点線で示している。図４は、図３のＡ－Ａ線に沿った拡大断面図である。図５は、図３に示すＬＥＤ素子を取り除いた状態の基板構造体を示す拡大平面図である。

【0023】

図３に示すように、表示装置ＤＳＰ１は、画素ＰＩＸ１を含む複数の画素ＰＩＸ（図４に示す例では画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３）を有している。複数の画素ＰＩＸのそれぞれは、スイッチング素子ＳＷと、ＬＥＤ素子（発光素子）２０と、配線３１と、配線３２と、を有している。なお、画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のそれぞれには、例えば赤、緑、および青のうち、いずれか一色の可視光を出射するＬＥＤ素子２０が搭載され、ＬＥＤ素子２０を駆動するスイッチング素子ＳＷが形成されている。画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のＬＥＤ素子から出射される可視光の出力およびタイミングを制御することにより、カラー表示が可能となる。このように互いに異なる色の可視光を出射する複数の画素ＰＩＸを組み合わせる場合、各色用の画素ＰＩＸを副画素と呼び、複数の画素ＰＩＸのセットを画素と呼ぶ場合がある。本実施の形態では、上記副画素に相当する部分が画素ＰＩＸと呼ばれる。

【0024】

配線３１は、スイッチング素子ＳＷのドレイン電極ＥＤおよびＬＥＤ素子２０のアノード電極２０ＥＡのそれぞれに電気的に接続されている。配線３２は、スイッチング素子ＳＷのソース電極ＥＳに接続されている。図３に示す例では、配線３２は屈曲した構造を備え、一方の端部がスイッチング素子ＳＷのソース電極ＥＳに接続され、他方の端部は、配線ＶＬ に接続されている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極ＥＧとして利用される。

【0025】

表示装置ＤＳＰ１は、Ｙ方向に沿って複数の画素ＰＩＸ（図２参照）に亘って延び、かつ、配線３２と電気的に接続される配線ＶＬ と、Ｙ方向に交差（図３では直交）するＸ方向沿って複数の画素ＰＩＸに亘って延び、かつ、ＬＥＤ素子２０のカソード電極２０ＥＫに電気的に接続された配線ＶＳＬと、を更に有している。配線ＶＬと配線ＶＳＬとは、図３に示す配線交差部ＬＸＰにおいて、絶縁層４１を介して交差している。配線ＶＬと配線ＶＳＬとの間に絶縁層４１が介在しているので、配線ＶＬと配線ＶＳＬとは電気的に離間されている。なお、図３に示すレイアウトは、一例であって、種々の変形例がある。例えば、図３に対する変形例の一つとして、スイッチング素子ＳＷが図示しないゲート電極を有し、ゲート電極が走査信号線ＧＬと接続された構造であってもよい。この変形例では、走査信号線ＧＬが、半導体層５０と重ならない位置に配置される場合がある。

【0026】

図４に示すように、表示装置ＤＳＰ１は、ガラスまたは樹脂から成る基板１０と、基板１０上に積層された複数の絶縁層とを含む電子装置である。表示装置ＤＳＰ１が有する複数の絶縁層は、基板１０上に積層される無機絶縁層１１、無機絶縁層１２、無機絶縁層１３、および無機絶縁層１４を含む。基板１０は面１０ｆおよび面１０ｆの反対側の面１０ｂを有している。無機絶縁層１１，１２，１３、および１４のそれぞれは、基板１０の面１０ｆ上に積層されている。

【0027】

スイッチング素子ＳＷは、基板１０上に形成された無機絶縁層１２と、無機絶縁層１２上に形成された半導体層５０と、半導体層５０のドレイン領域に接続されたドレイン電極ＥＤと、半導体層５０のソース領域に接続されたソース電極ＥＳと、半導体層５０を覆う無機絶縁層１３と、を含んでいる。配線３１および配線３２のそれぞれは、例えば、チタンまたはチタン合金から成る導体層と、アルミニウムまたはアルミニウム合金から成る導体層と、の積層膜である。チタン層の間にアルミニウム層が挟まれた積層膜は、ＴＡＴ積層膜と呼ばれる。

【0028】

図４に示す例は、ゲート電極ＥＧが半導体層５０と基板１０との間にある、ボトムゲート方式の例である。ボトムゲート方式の場合、無機絶縁層１２のうち、ゲート電極ＥＧと半導体層５０との間にある部分がゲート絶縁層として機能する。また、無機絶縁層１２は、半導体層５０を形成するための下地層としても機能する。なお、ゲート電極ＥＧの位置は図４に示す例には限定されず、例えば変形例として後述するトップゲート方式であってもよい。

【0029】

無機絶縁層１１，１２，１３，および１４のそれぞれを構成する材料は特に限定されない。例えば、酸化ケイ素（ＳｉＯ_２）や窒化ケイ素（ＳｉＮ）などを例示することができる。また、半導体層５０は、例えばケイ素から成るシリコン膜にＰ型またはＮ型の導電型の不純物がドープされた半導体膜である。

【0030】

ソース電極ＥＳおよびドレイン電極ＥＤのそれぞれは、半導体層５０のソース領域およびドレイン領域のいずれか一方との電気的なコンタクトをとるためのコンタクトプラグである。コンタクトプラグの材料は、例えばタングステンなどを例示できる。なお、図４に対する変形例として、無機絶縁層１３に半導体層５０のソース領域およびドレイン領域を露出させるコンタクトホールが形成され、コンタクトホール内に配線３１の一部分および配線３２の一部分がそれぞれ埋め込まれている場合がある。この場合、配線３１および配線３２のうち、コンタクトホール内に埋め込まれた部分が半導体層５０に接触し、配線３１および配線３２と半導体層５０との接触界面をドレイン電極ＥＤおよびソース電極ＥＳと見做すことができる。

【0031】

また、図５に示すように、表示装置ＤＳＰ１は、平面視において規則的に配列された複数のバンプ電極３３を備えている。バンプ電極３３は、基板１０（図４参照）上に電子部品を実装するための端子である。本実施の形態の場合、バンプ電極３３は、図４に示すＬＥＤ素子２０を搭載するための端子である。このため、２個のバンプ電極の一方は、ＬＥＤ素子２０のアノード電極２０ＥＡに接続され、他方はＬＥＤ素子２０のカソード電極２０ＥＫに接続されている。このため、本実施の形態の場合、複数のバンプ電極３３は、ＬＥＤ素子２０（図３参照）の実装予定領域に２個隣り合って配列されている。

【0032】

図４に示すように、バンプ電極３３は、無機絶縁層１４に形成された開口部１４Ｈと重なる位置で配線３１に接続され、かつ、無機絶縁層１４から突出している。また、バンプ電極３３は、例えば、錫を含む半田から成る。あるいは、バンプ電極３３は、銅など、半田よりも電気伝導度が高い金属材料からなる金属層と、半田層との積層体である場合がある。

【0033】

＜電子装置の製造方法＞
次に、図３に示す表示装置ＤＳＰ１の製造方法を代表例として、本実施の形態の電子装置の製造方法について説明する。なお、以下では、図４に示す開口部１４Ｈにバンプ電極３３を形成する工程を中心に説明する。図６は、電子装置の一実施態様である表示装置の製造方法の工程フローの一例を示す説明図である。

【0034】

図６に示すように、本実施の形態の電子装置の製造方法は、基板構造体準備工程と、転写用基板準備工程と、素子保持工程と、素子押付工程と、レーザ照射工程と、素子剥離工程と電子装置取得工程と、を有している。

【0035】

図６に示す基板構造体準備工程では、図５に示す基板構造体ＳＵＢ１を準備する。図７は、図５のＢ－Ｂ線に沿った拡大断面図である。図７に示すように、基板構造体準備工程では、ガラスまたは樹脂から成る基板１０と、基板１０上に形成された配線３１と、配線３１を覆う無機絶縁層１４と、を備えた基板構造体ＳＵＢ１を準備する。図７に示す例では、基板１０上には、無機絶縁層１１、無機絶縁層１２、無機絶縁層１３、および無機絶縁層１４が積層され、配線３１は、無機絶縁層１３と無機絶縁層１４との間に配置されている。基板構造体ＳＵＢ１の大部分は無機絶縁層１４に覆われている。無機絶縁層１４には、配線３１と重なる位置および配線ＶＳＬと重なる位置に開口部１４Ｈが形成されている。開口部１４Ｈの底部において、配線３１および配線ＶＳＬのそれぞれは、無機絶縁層１４から露出している。

【0036】

複数のバンプ電極３３のそれぞれは、開口部１４Ｈ内に埋め込まれ、開口部１４Ｈの底部において、配線３１または配線ＶＳＬに接続されている。図５に示すように、平面視において、複数のバンプ電極３３のそれぞれは、電子部品（図３に示すＬＥＤ素子２０）を搭載する予定領域に、規則的に配置されている。

【0037】

バンプ電極３３は、図７に示すように、無機絶縁層１４の上方に突出するように形成されている。上記したように、配線３１の一部分および配線ＶＳＬの一部分が開口部１４Ｈにおいて無機絶縁層１４から部分的に露出しているので、バンプ電極３３は例えば、電気メッキ法により選択的に形成することができる。なお、バンプ電極３３の突出高さを高くするために、レジスト膜を用いてバンプ電極３３を形成する場合もある。

【0038】

次に、図６に示す転写用基板準備工程では、図８に示す転写用基板を準備する。図８は、図６に示す転写用基板準備工程で準備する転写用基板の斜視図である。図９は、図８のＣ－Ｃ線に沿った拡大断面図である。

【0039】

図８および図９に示す転写用基板（素子転写用基板）７０は、面７１ｆおよび面７１ｆの反対側の面７１ｂ（図９参照）を備えた基板７１と、基板７１の面７１ｆ上に、互いに離間するように固定された複数の素子保持部材７２と、を有している。複数の素子保持部材７２のそれぞれは、基板７１の面７１ｆに貼り付けられている。また、複数の素子保持部材７２は互いに離間して配置されている。

【0040】

基板７１は、転写用基板７０の剛性を確保するための支持基板である。基板７１は、例えば、石英、ガラスなど、酸化ケイ素を主成分とする合成基板である。また、複数の素子保持部材７２のそれぞれは、弾性体である。素子保持部材７２を構成する材料の例としては、例えば、天然ゴム（ＮＲ）、シリコーンゴム（ＳＩ）、ポリウレタン樹脂（ＰＵＲ）、フッ素ゴム（ＦＰＭ）などを例示することができる。またこれらのゴムを単独で用いる場合の他、混合して用いる場合もある。

【0041】

図９に示すように、複数の素子保持部材７２のそれぞれは、１個の素子（本実施の形態の場合にはＬＥＤ素子）を保持することが可能な素子保持面７２ｆと、素子保持面７２ｆの反対側に位置し、基板７１の面７１ｆに接着された基板接着面７２ｂと、を有している。基板７１と素子保持部材７２の基板接着面７２ｂとは接着剤を介して接着されている。接着剤には、例えば、アクリル系樹脂、ポリエステル系樹脂、塩化ビニル・酢酸ビニル共重合体樹脂、エチレン・アクリル酸エステル共重合体樹脂、エチレン・メタクリル酸エステル共重合体樹脂、ポリアミド系樹脂、ポリオレフィン系樹脂、塩素化ポリオレフィン系樹脂、エポキシ系樹脂、又はウレタン系樹脂などを用いることができる。同様に、素子保持部材７２の素子保持面７２ｆには、素子を保持するための粘着層が配置されている。粘着層は、例えば上記した接着剤と同様のものを用いることができる。ただし、素子保持部材７２に保持された素子を基板１０上に実装した後、素子と素子保持部材７２とを剥離させる必要があるので、素子に粘着させる粘着層の接着強度は、素子保持部材７２と基板７１とを接着させる接着剤よりも接着強度が低いことが好ましい。なお、本実施の形態に対する変形例として、素子保持部材７２自体を上記したような粘着性の樹脂で構成する場合がある。

【0042】

次に、図６に示す素子保持工程では、図１０に示すように複数の素子保持部材７２のそれぞれにＬＥＤ素子２０を保持させる。図１０は、図９に示す転写用基板の素子保持部材のそれぞれが、素子を保持した状態を示す拡大断面図である。本工程では、転写用基板７０の複数の素子保持部材７２と、複数のＬＥＤ素子２０とをそれぞれ貼り付けて転写用基板７０により複数のＬＥＤ素子２０を保持する。詳しくは、ＬＥＤ素子２０のうち、アノード電極２０ＥＡおよびカソード電極２０ＥＫが形成された面の反対側の面が素子保持部材７２の素子保持面７２ｆに粘着保持される。これにより、次に説明する図１１に示すように、複数のアノード電極２０ＥＡおよび複数のカソード電極２０ＥＫのそれぞれを、基板構造体ＳＵＢ１と対向させることができる。

【0043】

図１０に示す複数のＬＥＤ素子２０のそれぞれは、例えばサファイア基板上に形成される。完成した複数のＬＥＤ素子２０のそれぞれは、サファイア基板上から図示しない第１転写基板に転写され、その第１転写基板から図１０に示す転写用基板７０に転写される。このように、複数のＬＥＤ素子２０のそれぞれを形成するためのサファイア基板から図示しない第１転写基板を介して転写用基板７０に転写することで、図１０に示すようにＬＥＤ素子２０のアノード電極２０ＥＡおよびカソード電極２０ＥＫが素子保持部材７２の先端に位置した状態で保持される。

【0044】

次に、図６に示す素子押付工程では、図１１に示すように、複数のバンプ電極３３が配列された面ＳＵＢｆを備えた基板構造体ＳＵＢ１を準備して、転写用基板７０を基板構造体ＳＵＢ１に向かって押し付ける。図１１は、図１０に示す転写用基板を図７に示す基板構造体に押し付けた状態を示す拡大断面図である。

【0045】

本工程では、複数のバンプ電極３３と、転写用基板７０に保持された複数のＬＥＤ素子２０の電極（アノード電極２０ＥＡおよびカソード電極２０ＥＫ）とが対向した状態で転写用基板７０を基板構造体ＳＵＢ１に向かって押し付ける。これにより、複数のバンプ電極３３と、転写用基板７０に保持された複数のＬＥＤ素子２０の電極（アノード電極２０ＥＡおよびカソード電極２０ＥＫ）とをそれぞれ接触させる。

【0046】

次に、図６に示すレーザ照射工程では、図１２に示すように、複数のバンプ電極３３と、複数のＬＥＤ素子２０の電極とがそれぞれ接触した複数の接触部分のうちの一部に選択的にレーザＬＺを照射し、レーザＬＺが照射されたＬＥＤ素子２０の電極とバンプ電極３３とを接合する。図１２は、図１１に示す複数の接触部分の一部にレーザを照射した状態を模式的に示す拡大断面図である。図１３は、図１２に対する検討例を示す拡大断面図である。

【0047】

本工程では、アノード電極２０ＥＡまたはカソード電極２０ＥＫと、バンプ電極３３との接触部分にレーザＬＺを照射することで、接触部分を加熱する。これにより、バンプ電極３３に含まれる半田がアノード電極２０ＥＡまたはカソード電極２０ＥＫに接合される。

【0048】

なお、本工程の前に、ＬＥＤ素子２０のアノード電極２０ＥＡおよびカソード電極２０ＥＫのそれぞれに、予め半田膜が形成されている場合もある。この場合、半田を含むバンプ電極３３と電極に形成された半田膜とを容易に一体化させることができるので、バンプ電極３３とカソード電極２０ＥＫ（またはアノード電極２０ＥＡ）とを確実に接続することができる。

【0049】

図１２に示すように、複数のバンプ電極３３と、複数のＬＥＤ素子２０の電極とがそれぞれ接触した複数の接触部分のうちの一部に選択的にレーザＬＺを照射する場合、レーザＬＺの照射範囲を小さくすることができる。例えば、図１２に示すように、隣り合うバンプ電極３３の間に回路部品３５（例えば図３に示す配線ＶＬやスイッチング素子ＳＷ等が回路部品３５に相当する）が配置されている場合、レーザＬＺの照射範囲を小さくすることで、回路部品３５がレーザＬＺにより受ける熱影響を低減させることができる。

【0050】

なお、図１２では、小型のレーザ光源ＬＺＳから照射範囲の狭いレーザＬＺが照射されている例を示しているが、レーザＬＺの照射範囲を小さくする方法には種々の変形例がある。例えば、図示しない遮光膜の一部にレーザＬＺの透過可能な開口部を設けることにより、レーザＬＺの照射範囲を狭くすることができる。

【0051】

ここで、図１３に示す検討例の転写用基板７０Ａの場合、複数の素子保持部材７２Ａのそれぞれが弾性体を介して一体化されている点で図１２に示す転写用基板７０と相違する。詳しくは、図１３に示す転写用基板７０Ａの場合、基板接着面７２ｂ面を持つ基板接着部７３が基板７１の面７１ｆ全体を覆うように形成されている点で、図１２に示す転写用基板７０と相違する。素子保持面７２ｆを持つ複数の素子接着部７４は、基板接着部７３を介して一体に形成されている。転写用基板７０Ａを用いて本実施の形態と同様のレーザ照射工程を実施した場合、図１３に矢印を付して模式的に示すように、素子保持部材７２Ａの熱膨張に起因する力Ｆ１が作用する。本願発明者の検討によれば、この力Ｆ１に起因して、レーザＬＺを照射されているＬＥＤ素子２０の隣に配置されているＬＥＤ素子２０の位置がずれてしまう場合があることが判った。レーザ照射を停止すれば、素子保持部材７２Ａの基板接着部７３は収縮する。ただし、レーザ照射工程では、転写用基板７０Ａを基板構造体ＳＵＢ１に押し付けられた状態で、基板接着部７３が収縮するので素子押付工程と同じ位置（ＬＥＤ素子２０の電極とバンプ電極３３とが接触する位置）に戻るとは限らない。

【0052】

図１２に示す本実施の形態の転写用基板７０の場合、上記したように複数の素子保持部材７２は互いに離間されている。言い換えれば、複数の素子保持部材７２のそれぞれは、基板接着部７３および素子接着部７４を備え、複数の基板接着部７３のそれぞれは、互いに離間され、素子保持部材７２よりも線膨張係数が小さい基板７１に貼り付けられている。さらに言い換えれば、隣り合う素子保持部材７２の間では、基板７１の面７１ｆが露出している。基板接着部７３および素子接着部７４は同じ材料から成り、一体に形成されている。

【0053】

本実施の形態の場合、複数の素子保持部材７２が互いに離間されているので、レーザ照射工程においてレーザＬＺを選択的に照射した場合でも、素子保持部材７２の熱膨張の影響は、他の素子保持部材７２には及ばない。また、基板７１は、上記したように、基板７１は、例えば、石英、ガラスなど、酸化ケイ素を主成分とする合成基板であり、部分的に加熱された場合でも、熱膨張の影響は無視できる程小さい。このため、複数のＬＥＤ素子２０と複数のバンプ電極３３との位置関係は、素子押付工程が完了した後と同じ位置で維持される。したがって、レーザＬＺの照射位置を順次変更することにより、複数のＬＥＤ素子２０と複数のバンプ電極３３とを順番に接合させることができる。本実施の形態の場合、複数のＬＥＤ素子２０のうち、１個ずつ順番にレーザを照射する。

【0054】

次に、図６に示す素子剥離工程では、図１４に示すように、複数のＬＥＤ素子２０と、複数の素子保持部材７２の素子保持面７２ｆとを剥離させる。図１４は、図１２に示す複数の素子と素子保持部材とを剥離させた状態を示す拡大断面図である。図１５は、図１４に示す素子保持部材を基板接着面側から視た平面図である。

【0055】

本工程では、転写用基板７０と基板構造体ＳＵＢ１との距離を遠ざける。この時、複数のＬＥＤ素子２０の電極は、バンプ電極３３に接合されている。言い換えれば、複数のＬＥＤ素子２０は、基板構造体ＳＵＢ１に実装されており、ＬＥＤ素子２０とバンプ電極３３の固定強度は、ＬＥＤ素子２０と素子保持部材７２との接着強度よりも高い。このため、転写用基板７０を引き上げれば、素子保持部材７２の素子保持面７２ｆとＬＥＤ素子２０との界面が剥離する。

【0056】

ここで、本願発明者の検討によれば、互いに離間された複数の素子保持部材７２のそれぞれを独立して基板７１に貼り付けている場合、素子剥離工程において素子保持部材７２と基板７１との接着界面が剥離しないようにする必要があることが判った。すなわち、図１３に示す転写用基板７０Ａのように、基板７１の面７１ｆの全面に亘って基板接着部７３が接着されている場合、基板７１と素子保持部材７２Ａとの接着強度は十分に高いので、素子剥離工程において剥離するのは、素子保持部材７２Ａの素子保持面７２ｆとＬＥＤ素子２０との界面である。

【0057】

ところが、本実施の形態の素子保持部材７２のそれぞれを離間した場合、素子保持部材７２と基板７１との接着面積が小さくなる。このため、基板接着面７２ｂと基板７１との接着強度が、素子保持面７２ｆとＬＥＤ素子２０との接着強度よりも小さい場合には、素子保持部材７２がＬＥＤ素子２０に貼り付けられたまま基板７１から剥離してしまう懸念がある。

【0058】

そこで、転写用基板７０の場合、図１５に示すように、基板接着面７２ｂの面積は、素子保持面７２ｆの面積よりも大きい。基板接着面７２ｂの面積は、素子保持面７２ｆの面積よりも大きいことにより、基板接着面７２ｂと基板７１との接着強度が、素子保持面７２ｆとＬＥＤ素子２０との接着強度よりも大きい状態を維持することができる。この結果、素子剥離工程において、素子保持部材７２がＬＥＤ素子２０に貼り付けられたまま基板７１から剥離してしまう現象を防止できる。

【0059】

基板接着面７２ｂの面積は、素子保持面７２ｆの面積に対して１．５倍以上であることが好ましく、２倍以上であることが特に好ましい。なお、図１５に示す例では、基板接着面７２ｂおよび素子保持面７２ｆのそれぞれは、四角形になっているが、種々の変形例を適用できる。例えば、円形、三角形、あるいは５角形以上の多角形とすることができる。また、本実施の形態の場合、素子保持部材７２は、直方体形状から成る基板接着部７３および直方体形状から成る素子接着部７４を組み合わせた形状を成す。ただし、基板接着面７２ｂの面積が素子保持面７２ｆの面積よりも大きければ、上記した課題は解決できるので、素子保持部材７２の形状は種々の変形例がある。例えば、円錐台形、あるいは角錐台形の素子保持部材７２として、台形の天面および底面のうち、相対的に面積が大きい方を基板接着面７２ｂとする方法がある。

【0060】

ところで、素子保持面７２ｆの面積は、以下の観点から小さくすることが好ましい。すなわち、上記した素子押付工程やレーザ工程において、素子保持部材７２の素子保持面７２ｆのうち、ＬＥＤ素子２０に接着されていない部分が、基板構造体ＳＵＢ１のうち、バンプ電極３３以外の部分に接触することを回避することが好ましい。同様に、上記した素子保持工程において、図示しない第１転写基板から図１０に示す転写用基板７０に複数のＬＥＤ素子２０を転写する際に、素子保持面７２ｆの一部が第１転写基板の予定外の部分に接触することを回避することが好ましい。したがって、素子保持面７２ｆの面積は、ＬＥＤ素子２０の被接着面の面積と、位置合わせのマージンを考慮した範囲内において出来る限り小さくすることが好ましい。本実施の形態の場合、素子保持面７２ｆの面積は、１個のＬＥＤ素子２０を接着して保持することが可能な程度の大きさである。素子保持面７２ｆの面積は、ＬＥＤ素子２０の被接着面の面積の２倍未満である。一つの素子保持面７２ｆには、２個のＬＥＤ素子２０を保持することはできない。言い換えれば、素子保持面７２ｆの面積は、ＬＥＤ素子２０の被接着面の面積よりも大きく、かつ、ＬＥＤ素子２０の被接着面の２倍未満である。

【0061】

本実施の形態の場合、基板接着面７２ｂの面積が素子保持面７２ｆの面積よりも大きいので、基板７１と素子保持部材７２との接着強度に関わらず素子保持面７２ｆの面積を小さくすることが可能である。

【0062】

＜変形例＞
次に、図８に示す素子保持部材に対する変形例およびこれを用いた電子装置の製造方法の変形例について説明する。図１６は、図８に対する変形例である転写用基板の構成例を示す斜視図である。図１７は、図１６のＤ－Ｄ線に沿った拡大断面図である。図１８は、図１７に示す転写用基板を用いた電子装置の製造方法におけるレーザ照射工程を示す拡大断面図である。なお、以下では、図８～図１５を用いて説明した転写用基板７０およびこれを用いた電子装置の製造方法との相違点を中心に説明し、共通する部分に関しては重複する説明を原則として省略する。

【0063】

図１６および図１７に示す転写用基板７０Ｂは、素子保持部材７２が直方体形状になっている点、および素子保持面７２ｆの面積が大きい点で図８および図９に示す転写用基板７０と相違する。詳しくは、転写用基板７０Ｂの素子保持部材７２の素子保持面７２ｆの面積は、２個以上（図７に示す例では２個）のＬＥＤ素子２０（図１８参照）を接着させて保持することが可能な程度の大きさである。言い換えれば、転写用基板７０Ｂの素子保持部材７２の素子保持面７２ｆの面積は、ＬＥＤ素子２０の被接着面の２倍よりも大きい。

【0064】

本変形例の場合、１個の素子保持面７２ｆに２個以上のＬＥＤ素子２０（図１８参照）が保持されている。また、本変形例の場合、素子保持部材７２の形状は直方体であり、基板接着面７２ｂの面積と素子保持面７２ｆの面積とは互いに等しい。本変形例の場合、複数のＬＥＤ素子２０のそれぞれと、素子保持部材７２との接着面積は、基板接着面７２ｂと基板７１との接着面積に対して半分未満である。このため、基板接着面７２ｂの面積と素子保持面７２ｆの面積とが等しい場合でも図６に示す素子剥離工程において基板接着面７２ｂが剥離してしまう事を防止できる。

【0065】

なお、本変形例では、一例として、基板接着面７２ｂの面積と素子保持面７２ｆの面積とが等しい場合について取り上げたが、本変形例に対してさらに変形例を適用することができる。例えば、図１７に示す基板接着面７２ｂの面積が素子保持面７２ｆの面積よりもさらに大きい場合がある。基板接着面７２ｂの面積が素子保持面７２ｆの面積以上であれば、図６に示す素子剥離工程において基板接着面７２ｂが剥離してしまう事を防止できる。

【0066】

また、本変形例の場合、一つの素子保持部材７２に２個以上のＬＥＤ素子２０が接着されているので、図１２を用いて説明した例とはレーザ照射工程が相違する。すなわち、図１８に示すように、本変形例の電子装置の製造方法に含まれるレーザ照射工程では、１個の素子保持部材７２に接着保持される２個以上のＬＥＤ素子２０には、一括してレーザＬＺが照射される。

【0067】

１個の素子保持部材７２に接着保持される全てのＬＥＤ素子２０に対して同時にレーザＬＺを照射した場合、複数のＬＥＤ素子２０のそれぞれが備える電極は、同じタイミングで複数のバンプ電極３３に接合される。このため、仮に素子保持部材７２が熱膨張した場合でも熱膨張の影響により、ＬＥＤ素子２０とバンプ電極３３との位置がずれる前に接合を完了させることができる。また、図１８に示すように、レーザＬＺが照射されていない素子保持部材７２は、レーザＬＺが照射されている素子保持部材７２とは離間されている。このため、レーザＬＺが照射されていない素子保持部材７２に熱膨張の影響が及ぶことを防止できる。

【0068】

また、本変形例の場合、複数のバンプ電極３３に一括してレーザＬＺが照射されるので、隣り合うバンプ電極３３の間に回路部品３５が配置されている場合、回路部品３５にもレーザＬＺによる熱影響が及ぶ。熱影響による回路部品３５の損傷を抑制する観点からは、図１２に示すように、１個のＬＥＤ素子２０に選択的にレーザＬＺを照射する方法が特に好ましい。また、本変形例を適用する場合、レーザＬＺの照射範囲内に回路部品３５が配置されていない場合が特に好ましい。レーザＬＺの照射範囲内に回路部品３５が配置されている場合には、当該回路部品３５が、比較的配線幅の広い配線パターンなど、熱影響による損傷を生じにくいものであることが好ましい。

【0069】

本変形例では、１個の素子保持部材７２に２個のＬＥＤ素子が接着保持されている例について説明した。図示は省略するが、本変形例に対する更なる変形例として、１個の素子保持部材７２に３個以上のＬＥＤ素子が接着保持されている場合もある。ただし、一括しレーザＬＺが照射されるＬＥＤ素子２０の個数が増加するとレーザＬＺの照射範囲が広くなる。この場合、レーザＬＺの照射範囲内における加熱温度のバラつきを考慮する必要が生じる可能性がある。したがって、１個の素子保持部材７２に保持されるＬＥＤ素子２０の個数は２個または３個程度が特に好ましい。

【0070】

以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。

【0071】

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【産業上の利用可能性】

【0072】

本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。

【符号の説明】

【0073】

５ 制御回路
６ 駆動回路
１０ 基板
１０ｂ，１０ｆ 面
１１，１２，１３，１４ 無機絶縁層
１４Ｈ 開口部
２０ ＬＥＤ素子（発光素子，素子）
２０ＥＡ アノード電極
２０ＥＫ カソード電極
３０Ｂｔ１，３０Ｂｔ２ 面
３１，３２，３４，ＶＬ，ＶＳＬ 配線
３３ バンプ電極
３５ 回路部品
４１ 絶縁層
５０ 半導体層
７０，７０Ａ，７０Ｂ 転写用基板（素子転写用基板）
７１ 基板
７１ｂ，７１ｆ 面
７２ 素子保持部材
７２ｂ 基板接着面
７２ｆ 素子保持面
７３ 基板接着部
７４ 素子接着部
ＤＡ 表示領域
ＤＳＰ１ 表示装置（電子装置）
ＥＤ ドレイン電極
ＥＧ ゲート電極
ＥＳ ソース電極
Ｆ１ 力
ＧＬ 走査信号線
Ｇｓ 制御信号
ＬＸＰ 配線交差部
ＬＺ レーザ（レーザ光）
ＬＺＳ レーザ光源
ＰＦＡ 周辺領域
ＰＩＸ，ＰＩＸ１，ＰＩＸ２ 画素
ＰＶＳ 基準電位（固定電位）
ＳＵＢ１ 基板構造体
ＳＷ スイッチング素子
Ｖｓｇ 映像信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】